[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20110119486A - Double-sided display device and manufacturing method thereof - Google Patents

Double-sided display device and manufacturing method thereof Download PDF

Info

Publication number
KR20110119486A
KR20110119486A KR1020100039230A KR20100039230A KR20110119486A KR 20110119486 A KR20110119486 A KR 20110119486A KR 1020100039230 A KR1020100039230 A KR 1020100039230A KR 20100039230 A KR20100039230 A KR 20100039230A KR 20110119486 A KR20110119486 A KR 20110119486A
Authority
KR
South Korea
Prior art keywords
layer
substrate
display
pixels
forming
Prior art date
Application number
KR1020100039230A
Other languages
Korean (ko)
Other versions
KR101686096B1 (en
Inventor
이종권
김창동
박용인
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100039230A priority Critical patent/KR101686096B1/en
Publication of KR20110119486A publication Critical patent/KR20110119486A/en
Application granted granted Critical
Publication of KR101686096B1 publication Critical patent/KR101686096B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

본 발명은 일면에 형성되는 복수의 제1 화소 및 다른 일면에 형성되는 복수의 제2 화소를 포함하여 이루어져서, 양면에서 영상정보를 표시하는 양면표시장치에 관한 것으로, 유연성을 갖는 제1 기판과, 상기 제1 기판 상에 형성되고 상기 복수의 제1 화소에 각각 대응하는 복수의 제1 트랜지스터와, 상기 제1 기판 상에 형성되고 상기 복수의 제2 화소에 각각 대응하는 복수의 제2 트랜지스터를 포함하는 트랜지스터 어레이 기판; 상기 트랜지스터 어레이 기판의 일면에 대향하는 제1 커버기판; 상기 복수의 제1 화소에 대응하여, 상기 트랜지스터 어레이 기판과 상기 제1 커버기판 사이에 형성되는 제1 표시층; 상기 트랜지스터 어레이 기판의 다른 일면에 대향하는 제2 커버기판; 및 상기 복수의 제2 화소에 대응하여, 상기 트랜지스터 어레이 기판과 상기 제2 커버기판 사이에 형성되는 제2 표시층을 포함하여 이루어짐을 특징으로 한다.The present invention relates to a double-sided display device including a plurality of first pixels formed on one surface and a plurality of second pixels formed on the other surface and displaying image information on both sides thereof, the first substrate having flexibility; A plurality of first transistors formed on the first substrate and respectively corresponding to the plurality of first pixels, and a plurality of second transistors formed on the first substrate and respectively corresponding to the plurality of second pixels. A transistor array substrate; A first cover substrate facing one surface of the transistor array substrate; A first display layer formed between the transistor array substrate and the first cover substrate corresponding to the plurality of first pixels; A second cover substrate facing the other surface of the transistor array substrate; And a second display layer formed between the transistor array substrate and the second cover substrate in correspondence with the plurality of second pixels.

Description

양면표시장치 및 그의 제조방법{DUAL DISPLAY DEVICE and MANUFACTURING METHOD OF THE SAME}DOUBLE DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME

본 발명은 양면에 서로 다른 영상을 표시할 수 있는 양면표시장치 및 그의 제조방법에 관한 것이다.The present invention relates to a double-sided display device and a manufacturing method thereof capable of displaying different images on both sides.

최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display)분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.In recent years, as the information age has entered, the display field for visually expressing electrical information signals has been rapidly developed, and various flat panel display devices having excellent performance of thinning, light weight, and low power consumption have been developed. Flat Display Device has been developed to quickly replace the existing Cathode Ray Tube (CRT).

이 같은 평판 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 유기전계발광 표시장치(Organic Light Emitting Display: OLED), 전기영동표시장치(Electrophoretic Display: EPD, Electric Paper Display), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro luminescence Display Device: ELD) 및 전기습윤표시장치(Electro-Wetting Display: EWD) 등을 들 수 있다. 이들은 공통적으로 영상을 구현하는 평판 표시패널을 필수적인 구성요소로 하는 바, 평판 표시패널은 고유의 발광물질 또는 편광물질층을 사이에 두고 한 쌍의 기판을 대면 합착시킨 구성을 갖는다. 이 중에서, 액정표시장치(LCD)는 전계를 이용하여 액정의 광 투과율을 조절함으로써 영상을 표시하고, 유기전계발광표시장치는, 전자(electron)와 정공(hole)이 재결합(recombination)하여 발생된 여기자(exciton)로부터 비롯된 에너지에 의해 특정한 파장의 빛을 발생시키는 유기 발광 다이오드를 이용하여 영상 표시를 구현한다. Specific examples of such a flat panel display include a liquid crystal display (LCD), an organic light emitting display (OLED), an electrophoretic display (EPD, Electric Paper Display), Plasma Display Panel Device (PDP), Field Emission Display Device (FED), Electroluminescence Display Device (ELD) and Electro-Wetting Display (EWD) Etc. can be mentioned. They commonly have a flat panel display panel that implements an image as an essential component. The flat panel panel has a configuration in which a pair of substrates are faced to each other with a layer of a unique light emitting material or polarizer therebetween. Among them, a liquid crystal display (LCD) displays an image by adjusting the light transmittance of the liquid crystal by using an electric field, and an organic light emitting display device is generated by recombination of electrons and holes. An image display is implemented by using an organic light emitting diode that generates light having a specific wavelength by energy from excitons.

그리고, 전기 영동 표시 장치(EPD: Electro Phoretic Display Device)는 전차책(E-Book)에 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판, 이러한 두 장의 표시판 사이에 형성되어 있으며, 각각 흰색과 검은색을 띠고 있고 양성 (positive) 및 음성 (negative)으로 대전된 안료 입자를 가지는 전자 잉크(electric ink)를 포함하는 미소 캡슐(micro capsule)로 이루어진다. 이러한 전기 영동 표시 장치는 마주하는 두 전극에 전압을 인가하여 전극 양단에 전위 차를 발생시킴으로서 검은색과 흰색을 띤 대전된 안료 입자들을 각각 반대 극성의 전극으로 이동시켜 영상을 표시한다. 그러므로, 전기 영동 표시 장치는 반사율(reflectivity)과 대비비(contrast ratio)가 높고 액정 표시 장치와는 달리 시야각(viewing angle)에 대한 의존성이 없어서 종이와 같이 편안한 느낌으로 영상을 표시 할 수 있는 장점을 가지고 있으며, 검은색과 흰색의 쌍안정(bistable)한 특성을 가지고 있어 지속적인 전압의 인가없이 영상을 유지할 수 있어 소비 전력이 작은 장점이 있다.In addition, an electrophoretic display device (EPD) is one of flat panel display devices used in an E-book, and is formed between two display panels on which field generating electrodes are formed, and between the two display panels. And a microcapsule comprising an electric ink, each having white and black color and having positively and negatively charged pigment particles. Such an electrophoretic display generates a potential difference across two electrodes by applying a voltage to two opposite electrodes, thereby moving black and white charged pigment particles to electrodes having opposite polarities, respectively, to display an image. Therefore, the electrophoretic display has a high reflectivity and contrast ratio, and unlike a liquid crystal display, there is no dependence on the viewing angle so that an image can be displayed with a comfortable feeling like paper. It has a bistable characteristic of black and white, which can maintain an image without applying continuous voltage, and thus has a small power consumption.

한편, 평판표시장치는 얇은 두께 및 저소비전력의 장점이 있어, 양면에서 서로 다른 영상정보를 표시하는 양면표시장치로 제작될 수 있으며, 양면표시장치는 광고판 또는 안내표지판 또는 스크린 등을 대신하는 표시장치로써 그 수요가 증가하고 있는 추세이다.On the other hand, the flat panel display device has the advantages of thin thickness and low power consumption, and can be manufactured as a double-sided display device displaying different image information on both sides, and the double-sided display device is a display device that replaces an advertisement board or a guide sign or a screen. As a result, the demand is increasing.

종래의 양면표시장치는, 제1 방향으로 영상을 표시하는 제1 패널과 제2 방향으로 영상을 표시하는 제2 패널을 영상이 표시되는 면의 배면끼리 서로 마주보도록 부착하여 형성된다. 여기서, 제1 패널과 제2 패널 각각은, 복수의 화소를 정의하고 복수의 화소의 휘도를 각각 제어하는 복수의 스위칭트랜지스터를 구비한 트랜지스터 어레이 기판과, 트랜지스터 어레이 기판에 대향하는 커버기판과, 트랜지스터 어레이 기판과 제1 커버기판 사이에 형성되는 발광층 또는 편광층을 포함하여 이루어진다. The conventional double-sided display device is formed by attaching a first panel for displaying an image in a first direction and a second panel for displaying an image in a second direction so that the rear surfaces of the surfaces on which the image is displayed face each other. Here, each of the first panel and the second panel includes a transistor array substrate having a plurality of switching transistors defining a plurality of pixels and controlling the luminance of the plurality of pixels, a cover substrate facing the transistor array substrate, and a transistor. It comprises a light emitting layer or a polarizing layer formed between the array substrate and the first cover substrate.

이와 같이, 종래의 양면표시장치는, 제1 패널의 트랜지스터 어레이 기판과 제2 패널의 트랜지스터 어레이 기판을 모두 포함하므로, 두께 및 무게를 줄이기 어려운 단점이 있다. As described above, the conventional double-sided display device includes both the transistor array substrate of the first panel and the transistor array substrate of the second panel, and thus, it is difficult to reduce the thickness and weight.

그리고, 제1 패널과 제2 패널 각각을 마련하는 과정 및 제1 패널과 제2 패널을 부착하는 과정을 포함하는 공정을 통해 제조되므로, 제조공정이 복잡하고, 수율 향상이 어려우며, 제조비용이 상승하는 문제점이 있다. 또한, 제1 패널과 제2 패널 사이에 점착층이 반드시 구비되어야 하므로, 양면표시장치의 수명이 점착층의 점착성 유지기간에 의존하는 문제점이 있다. 이때, 제1 패널과 제2 패널은 평평하게 부착되어야 하므로, 제1 패널과 제2 패널의 부착과정이 용이해지도록, 제1 패널과 제2 패널 각각의 트랜지스터 어레이 기판은 단단한 기판을 이용하여 형성된다. 이에 따라, 종래의 양면표시장치는 유연한(flexible) 표시장치로 제작될 수 없어서, 실용성이 낮은 문제점이 있다. In addition, since the manufacturing process is performed through a process including preparing a first panel and a second panel, and attaching the first panel and the second panel, the manufacturing process is complicated, yield improvement is difficult, and manufacturing cost is increased. There is a problem. In addition, since the adhesive layer must be provided between the first panel and the second panel, there is a problem in that the life of the double-sided display device depends on the adhesive holding period of the adhesive layer. In this case, since the first panel and the second panel should be attached flat, the transistor array substrate of each of the first panel and the second panel is formed using a rigid substrate to facilitate the attachment process of the first panel and the second panel. do. Accordingly, the conventional double-sided display device cannot be manufactured as a flexible display device, and thus has a problem of low practicality.

본 발명은 일면에 형성되는 복수의 제1 화소 및 다른 일면에 형성되는 복수의 제2 화소를 포함하여 양면에서 서로 다른 영상정보를 표시 가능하고, 복수의 제1 화소와 복수의 제2 화소 각각의 휘도를 제어하는 복수의 제1 트랜지스터와 복수의 제2 트랜지스터, 복수의 제1 픽셀전극과 복수의 제2 픽셀전극을 하나의 기판에 형성할 수 있어, 종래기술보다 얇은 두께 및 가벼운 무게로 형성될 수 있고, 점착층을 제거할 수 있으며, 제조공정이 용이해질 수 있는 양면표시장치 및 그를 제조하는 방법을 제공한다.The present invention can display different image information on both sides including a plurality of first pixels formed on one surface and a plurality of second pixels formed on the other surface, and each of the plurality of first pixels and the plurality of second pixels A plurality of first transistors, a plurality of second transistors, a plurality of first pixel electrodes, and a plurality of second pixel electrodes for controlling luminance may be formed on a single substrate, and thus may be formed to have a thinner thickness and lighter weight than the prior art. The present invention provides a double-sided display device and a method of manufacturing the same, which can remove the adhesive layer and facilitate the manufacturing process.

이와 같은 과제를 해결하기 위하여, 본 발명은 일면에 제1 표시부 및 다른 일면에 제2 표시부를 구비하여 양면에서 영상정보를 표시하는 양면표시장치에 있어서, 제1 기판; 상기 제1 기판의 일면에 형성되며 상기 제1 표시부를 구성하는 복수의 제1 단위화소; 상기 제1 기판의 다른 일면에 형성되며 상기 제2 표시부를 구성하는 복수의 제2 단위화소; 상기 제1 기판 상에 형성되며 상기 복수의 제1 단위화소에 각각 대응되는 복수의 제1 스위칭 소자와, 상기 복수의 제1 스위칭 소자와 동일면에 형성되며 상기 복수의 제2 단위화소에 각각 대응되는 복수의 제2 스위칭 소자를 포함하는 어레이 기판; 상기 제1 표시부에 형성되어 있는 제1 표시층; 상기 제2 표시부에 형성되어 있는 제2 표시층을 포함하는 것을 특징으로 하는 양면표시장치를 제공한다.In order to solve the above problems, the present invention provides a double-sided display device for displaying image information on both sides with a first display unit on one surface and a second display unit on the other surface, the first substrate; A plurality of first unit pixels formed on one surface of the first substrate and constituting the first display unit; A plurality of second unit pixels formed on the other surface of the first substrate and constituting the second display unit; A plurality of first switching elements formed on the first substrate and respectively corresponding to the plurality of first unit pixels, and formed on the same surface as the plurality of first switching elements and respectively corresponding to the plurality of second unit pixels. An array substrate including a plurality of second switching elements; A first display layer formed on the first display unit; It provides a double-side display device comprising a second display layer formed on the second display unit.

그리고, 본 발명은, 일면에 형성되는 복수의 제1 화소 및 다른 일면에 형성되는 복수의 제2 화소를 포함하여 양면에 영상정보를 표시하는 양면표시장치를 제조하는 방법에 있어서, 이송기판 상에 상기 복수의 제2 화소에 각각 대응하는 복수의 제1 픽셀전극을 형성하는 단계; 상기 복수의 제1 픽셀전극을 포함하는 상기 이송기판 상의 일부에 유연성을 갖는 제1 기판을 형성하는 단계; 상기 제1 기판과, 상기 복수의 제1 화소에 각각 대응하는 복수의 제1 트랜지스터와, 상기 복수의 제2 화소에 각각 대응하는 복수의 제2 트랜지스터를 포함하는 트랜지스터 어레이 기판을 마련하는 단계; 상기 트랜지스터 어레이 기판의 일면 상에, 상기 복수의 제1 화소에 대응하는 제1 표시층을 마련하는 단계; 상기 제1 기판과 상기 이송기판을 분리하여, 상기 트랜지스터 어레이 기판에서 상기 이송기판을 제거하는 단계; 및 상기 트랜지스터 어레이 기판의 다른 일면 상에, 상기 복수의 제2 화소에 대응하는 제2 표시층을 마련하는 단계를 포함함을 특징으로 하는 양면표시장치의 제조방법을 제공한다.In addition, the present invention provides a method of manufacturing a double-side display device for displaying image information on both surfaces, including a plurality of first pixels formed on one surface and a plurality of second pixels formed on the other surface, the method comprising: Forming a plurality of first pixel electrodes respectively corresponding to the plurality of second pixels; Forming a flexible first substrate on a portion of the transfer substrate including the plurality of first pixel electrodes; Providing a transistor array substrate including the first substrate, a plurality of first transistors respectively corresponding to the plurality of first pixels, and a plurality of second transistors respectively corresponding to the plurality of second pixels; Providing a first display layer corresponding to the plurality of first pixels on one surface of the transistor array substrate; Removing the transfer substrate from the transistor array substrate by separating the first substrate and the transfer substrate; And providing a second display layer corresponding to the plurality of second pixels on the other surface of the transistor array substrate.

이상과 같이, 본 발명의 실시예에 따른 양면표시장치는, 일면에 형성되는 복수의 제1 화소와 다른 일면에 형성되는 복수의 제2 화소를 포함하여 이루어지고, 복수의 제1 화소와 복수의 제2 화소를 각각 제어하는 복수의 제1 트랜지스터와 복수의 제2 트랜지스터를 포함하여, 양면에 서로 다른 영상정보를 표시한다. 이때, 복수의 제1 트랜지스터와 복수의 제2 트랜지스터는 하나의 기판의 일면 상에 형성되고, 복수의 제1 화소 각각에 대응하는 화소전압을 인가하는 복수의 제1 픽셀전극은 상기 기판의 상면에 형성되고, 복수의 제2 화소 각각에 대응하는 화소전압을 인가하는 복수의 제2 픽셀전극은 기판의 배면에 형성된다. 즉, 복수의 제1 화소와 복수의 제2 화소 모두에 대응하는 트랜지스터 어레이 기판이 일체로 형성될 수 있다. 그러므로, 복수의 제1 화소와 복수의 제2 화소 각각에 대응하는 두 개의 트랜지스터 어레이 기판을 합착한 구조를 갖는 종래기술에 비해, 적어도 하나의 기판을 제거할 수 있어, 두께가 감소하고 무게가 절감될 수 있다. 그리고, 하나의 기판 상에 복수의 제1 트랜지스터와 복수의 제2 트랜지스터가 동시에 형성가능하고, 두 개의 기판을 부착할 필요가 없으므로, 제조공정이 더욱 용이해지고, 제조비용이 감소하여, 수율이 향상될 수 있다. 또한, 유연한(flexible) 하나의 기판을 이용하여 트랜지스터 어레이 기판을 형성할 수 있으므로, 유연한 표시장치로 제조될 수 있어, 실용성이 향상될 수 있다.As described above, the double-sided display device according to the exemplary embodiment of the present invention includes a plurality of first pixels formed on one surface and a plurality of second pixels formed on the other surface, and the plurality of first pixels and the plurality of first pixels. Different image information is displayed on both surfaces, including a plurality of first transistors and a plurality of second transistors respectively controlling the second pixel. In this case, the plurality of first transistors and the plurality of second transistors are formed on one surface of one substrate, and the plurality of first pixel electrodes applying pixel voltages corresponding to each of the plurality of first pixels are disposed on the upper surface of the substrate. And a plurality of second pixel electrodes applying a pixel voltage corresponding to each of the plurality of second pixels is formed on the rear surface of the substrate. That is, transistor array substrates corresponding to both the plurality of first pixels and the plurality of second pixels may be integrally formed. Therefore, compared with the prior art having a structure in which two transistor array substrates corresponding to each of a plurality of first pixels and a plurality of second pixels are bonded together, at least one substrate can be removed, thereby reducing thickness and weight. Can be. Further, since a plurality of first transistors and a plurality of second transistors can be simultaneously formed on one substrate, and two substrates do not need to be attached, the manufacturing process becomes easier, the manufacturing cost is reduced, and the yield is improved. Can be. In addition, since the transistor array substrate may be formed using one flexible substrate, the transistor array substrate may be manufactured as a flexible display device, thereby improving practicality.

도 1은 본 발명의 실시예에 따른 양면표시장치를 나타낸 단면도이다.
도 2는 도 1에 도시된 트랜지스터 어레이 기판을 나타낸 단면도이다.
도 3a 및 도 3b는 도 2에 도시된 트랜지스터 어레이 기판의 등가회로도이다.
도 4는 본 발명의 실시예에 따른 양면표시장치의 제조방법을 나타낸 순서도이다.
도 5a와 도 5b는 도 4에 도시된 제1 기판을 형성하는 단계를 나타낸 공정도이다.
도 5c는 쉬트 형태의 플라스틱 물질로 이루어진 기판을 이용하여 형성된 트랜지스터의 특성을 나타낸 그래프이다.
도 5d는 폴리이미드를 코팅하여 이루어진 기판을 이용하여 형성된 트랜지스터의 특성을 나타낸 그래프이다.
도 6은 도 4에 도시된 트랜지스터 어레이 기판을 마련하는 단계의 세부 단계를 나타낸 순서도이다.
도 7a 내지 도 7b는 도 6에 도시된 트랜지스터 어레이 기판을 마련하는 단계를 나타낸 공정도이다.
도 8은 본 발명의 제1 실시예에 따른 양면표시장치를 나타낸 단면도이다.
도 9a 및 도 9b는 본 발명의 제1 실시예에 따른 양면표시장치를 제조하는 과정을 나타낸 공정도이다.
도 10은 본 발명의 제2 실시예에 따른 양면표시장치를 나타낸 단면도이다.
도 11a 내지 도 11d는 본 발명의 제2 실시예에 따른 양면표시장치를 제조하는 과정을 나타낸 공정도이다.
도 12는 본 발명의 제3 실시예에 따른 양면표시장치를 나타낸 단면도이다.
도 13a 내지 도 13d는 본 발명의 제3 실시예에 따른 양면표시장치를 제조하는 과정을 나타낸 공정도이다.
도 14는 본 발명의 제4 실시예에 따른 양면표시장치를 나타낸 단면도이다.
도 15a 내지 도 15d는 본 발명의 제4 실시예에 따른 양면표시장치를 제조하는 과정을 나타낸 공정도이다.
1 is a cross-sectional view illustrating a double-sided display device according to an exemplary embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating the transistor array substrate illustrated in FIG. 1.
3A and 3B are equivalent circuit diagrams of the transistor array substrate shown in FIG.
4 is a flowchart illustrating a manufacturing method of a double-sided display device according to an exemplary embodiment of the present invention.
5A and 5B are process diagrams illustrating the steps of forming the first substrate illustrated in FIG. 4.
5C is a graph showing the characteristics of a transistor formed using a substrate made of a sheet-like plastic material.
5D is a graph showing the characteristics of a transistor formed using a substrate formed by coating polyimide.
FIG. 6 is a flowchart illustrating detailed steps of preparing a transistor array substrate illustrated in FIG. 4.
7A to 7B are process diagrams illustrating the steps of preparing the transistor array substrate shown in FIG. 6.
8 is a cross-sectional view illustrating a double-side display device according to a first embodiment of the present invention.
9A and 9B are process diagrams illustrating a process of manufacturing a double-sided display device according to a first embodiment of the present invention.
10 is a cross-sectional view illustrating a double-side display device according to a second embodiment of the present invention.
11A through 11D are process diagrams illustrating a process of manufacturing a double-side display device according to a second exemplary embodiment of the present invention.
12 is a cross-sectional view illustrating a double-sided display device according to a third exemplary embodiment of the present invention.
13A to 13D are process diagrams illustrating a process of manufacturing a double-sided display device according to a third exemplary embodiment of the present invention.
14 is a cross-sectional view illustrating a double-sided display device according to a fourth exemplary embodiment of the present invention.
15A to 15D are process diagrams illustrating a process of manufacturing a double-sided display device according to a fourth exemplary embodiment of the present invention.

이하, 본 발명의 실시예에 따른 양면표시장치 및 그의 제조방법에 대하여, 첨부한 도면을 참고하여, 상세히 설명한다.Hereinafter, a double-sided display device and a manufacturing method thereof according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 1 내지 도 3b를 참고하여, 본 발명의 실시예에 따른 양면표시장치에 대해 설명한다.First, a double-sided display device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 3B.

도 1은 본 발명의 실시예에 따른 양면표시장치를 나타낸 단면도이고, 도 2는 도 1에 도시된 트랜지스터 어레이 기판을 나타낸 단면도이다. 도 3a 및 도 3b는 도 2에 도시된 트랜지스터 어레이 기판의 등가회로도이다. 1 is a cross-sectional view illustrating a double-sided display device according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the transistor array substrate illustrated in FIG. 1. 3A and 3B are equivalent circuit diagrams of the transistor array substrate shown in FIG.

본 발명의 실시예에 따른 양면표시장치는, 일면에 제1 표시부 및 다른 일면에 제2 표시부를 구비하여 양면에서 영상정보를 표시하는 장치로써, 제1 표시부와 제2 표시부 사이에 배치되는 제1 기판, 제1 기판의 일면에 형성되어 제1 표시부를 구성하는 복수의 제1 단위화소(이하, "복수의 제1 화소"로 지칭함)와, 제1 기판의 다른 일면에 형성되어 제2 표시부를 구성하는 복수의 제2 단위화소(이하, "복수의 제2 화소"로 지칭함)와, 상기 제1 기판 상에 형성되고 상기 복수의 제1 화소에 각각 대응되는 복수의 제1 스위칭 소자와, 상기 복수의 제1 스위칭 소자와 동일면에 형성되고 상기 복수의 제2 화소에 각각 대응되는 복수의 제2 스위칭소자를 포함하는 어레이 기판과, 상기 제1 표시부에 형성되어 있는 제1 표시층과 상기 제2 표시부에 형성되어 있는 제2 표시층을 포함하는 것을 특징으로 한다. 여기서, 상기 제1 및 제2 표시부는 상기 어레이 기판의 양면에 각각 대향하는 제1 커버기판과 제2 커버기판을 각각 포함한다. 그리고, 상기 제1 기판은 내열성을 갖는 유연한 플라스틱 물질로 이루어지며, 특히 폴리이미드(Polyimide)로 이루어진다. A double-sided display device according to an embodiment of the present invention is a device for displaying image information on both sides by including a first display unit on one surface and a second display unit on the other surface, and a first display unit disposed between the first display unit and the second display unit. A plurality of first unit pixels (hereinafter, referred to as "a plurality of first pixels") formed on one side of the substrate and the first substrate to form the first display unit, and the second display unit formed on the other side of the first substrate. A plurality of second unit pixels (hereinafter, referred to as "a plurality of second pixels") to constitute; a plurality of first switching elements formed on the first substrate and respectively corresponding to the plurality of first pixels; An array substrate including a plurality of second switching elements formed on the same surface as the plurality of first switching elements and corresponding to the plurality of second pixels, and a first display layer and the second formed on the first display unit. The second display layer formed on the display unit It is characterized by including. The first and second display units may include a first cover substrate and a second cover substrate respectively opposite to both surfaces of the array substrate. In addition, the first substrate is made of a flexible plastic material having heat resistance, and in particular, made of polyimide.

상기 복수의 제1 스위칭 소자와 상기 복수의 제2 스위칭 소자 각각은 게이트전극, 게이트절연층, 반도체층, 소스전극 및 드레인전극을 포함하여 이루어진 박막트랜지스터로 구성될 수 있다. 이때, 상기 어레이 기판은 박막 트랜지스터로 각각 이루어진 복수의 제1 스위칭 소자와 복수의 제2 스위칭 소자를 포함하므로, 이하, "트랜지스터 어레이 기판"으로도 지칭한다. 그리고, 상기 어레이 기판은 복수의 제1 스위칭 소자와 복수의 제2 스위칭 소자를 덮어서 표면을 보호하는 보호층, 상기 복수의 제1 스위칭 소자에 각각 연결되는 복수의 제1 픽셀전극 및 상기 복수의 제2 스위칭 소자에 각각 연결되는 복수의 제2 픽셀전극을 더 포함한다. 여기서, 복수의 제1 픽셀전극은 보호층에 형성되고, 보호층에 복수의 제1 화소에 각각 대응하여 형성된 복수의 제1 콘택홀을 통해 상기 복수의 제1 스위칭 소자와 각각 연결된다. 그리고, 복수의 제2 픽셀전극은 상기 제1 기판의 배면에 형성되고, 복수의 제2 화소에 각각 대응하여 형성된 복수의 제1 콘택홀을 통해 상기 복수의 제2 스위칭 소자와 각각 연결된다. Each of the plurality of first switching elements and the plurality of second switching elements may include a thin film transistor including a gate electrode, a gate insulating layer, a semiconductor layer, a source electrode, and a drain electrode. In this case, since the array substrate includes a plurality of first switching elements and a plurality of second switching elements each formed of a thin film transistor, the array substrate is also referred to as a "transistor array substrate". The array substrate may include a protective layer covering a plurality of first switching elements and a plurality of second switching elements to protect a surface, a plurality of first pixel electrodes connected to the plurality of first switching elements, and the plurality of first switching elements, respectively. The apparatus further includes a plurality of second pixel electrodes respectively connected to the second switching elements. Here, the plurality of first pixel electrodes are formed in the protective layer, and are connected to the plurality of first switching elements, respectively, through the plurality of first contact holes respectively formed in the protective layer corresponding to the plurality of first pixels. The plurality of second pixel electrodes are formed on the rear surface of the first substrate, and are connected to the plurality of second switching elements through a plurality of first contact holes respectively formed corresponding to the plurality of second pixels.

상기 제1 표시층은 전자잉크층과 제1 공통전극을 포함하고, 상기 제2 표시층은 전자잉크층과 제2 공통전극을 포함하여 이루어질 수 있다. 또는, 상기 제1 표시층은 유기전계발광층을 포함하고, 상기 제2 표시층은 전자잉크층을 포함하여 이루어질 수 있다. 또는, 상기 제1 표시층은 액정층을 포함하고, 상기 제2 표시층은 전자잉크층을 포함하여 이루어질 수 있다. 여기서, 상기 유기전계발광층은 상기 복수의 제1 화소 각각에 대응하여 형성되는 적어도 하나의 유기층이다.The first display layer may include an electron ink layer and a first common electrode, and the second display layer may include an electron ink layer and a second common electrode. Alternatively, the first display layer may include an organic light emitting layer, and the second display layer may include an electron ink layer. Alternatively, the first display layer may include a liquid crystal layer, and the second display layer may include an electron ink layer. Here, the organic light emitting layer is at least one organic layer formed corresponding to each of the plurality of first pixels.

도면을 참고하여, 본 발명의 실시예에 따른 양면표시장치에 대해 더욱 구체적으로 설명하면, 다음과 같다.Referring to the drawings, a double-sided display device according to an embodiment of the present invention will be described in more detail.

본 발명의 실시예에 따른 양면표시장치는, 제1 표시부에 대응하여 일면에 형성되는 복수의 제1 화소 및 제2 표시부에 대응하여 다른 일면에 형성되는 복수의 제2 화소를 포함하여 이루어져서, 양면에서 서로 다른 영상정보를 표시한다. 이러한 본 발명의 실시예에 따른 양면표시장치(100)는, 도 1에 도시된 바와 같이, 복수의 제1 화소에 각각 대응하는 복수의 제1 트랜지스터와 복수의 제2 화소에 각각 대응하는 복수의 제2 트랜지스터를 포함하는 트랜지스터 어레이 기판(110), 트랜지스터 어레이 기판(110)의 일면과 대향하는 제1 커버기판(120), 복수의 제1 화소에 대응하여 트랜지스터 어레이 기판(110)과 제1 커버기판(120) 사이에 형성되는 제1 표시층(130), 트랜지스터 어레이 기판(110)의 다른 일면과 대향하는 제2 커버기판(140) 및 복수의 제2 화소에 대응하여 트랜지스터 어레이 기판(110)과 제2 커버기판(140) 사이에 형성되는 제2 표시층(150)을 포함하여 이루어진다.The double-sided display device according to the exemplary embodiment of the present invention includes a plurality of first pixels formed on one surface corresponding to the first display part and a plurality of second pixels formed on the other surface corresponding to the second display part, Displays different image information. As shown in FIG. 1, the double-sided display device 100 according to the exemplary embodiment of the present invention includes a plurality of first transistors corresponding to the plurality of first pixels and a plurality of second pixels respectively corresponding to the plurality of first pixels. A transistor array substrate 110 including a second transistor, a first cover substrate 120 facing one surface of the transistor array substrate 110, and a transistor array substrate 110 and a first cover corresponding to a plurality of first pixels. The transistor array substrate 110 corresponds to the first display layer 130 formed between the substrate 120, the second cover substrate 140 facing the other surface of the transistor array substrate 110, and the plurality of second pixels. And a second display layer 150 formed between the second cover substrate 140 and the second cover substrate 140.

여기서, 트랜지스터 어레이 기판(110)은, 도 2에 도시된 바와 같이, 유연성을 갖는 제1 기판(111), 제1 기판(111) 상에 형성되는 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2), 복수의 제1 트랜지스터(TFT1)와 각각 연결되는 복수의 제1 픽셀전극(PX1) 및 복수의 제2 트랜지스터(TFT2)와 각각 연결되는 복수의 제2 픽셀전극(PX2)을 포함하여 이루어진다. 참고로, 도 2는 하나의 제1 화소와 하나의 제2 화소를 포함하는 트랜지스터 어레이 기판(110)의 일부에 대한 단면을 나타낸 도면이다.Here, as illustrated in FIG. 2, the transistor array substrate 110 includes a flexible first substrate 111, a plurality of first transistors TFT1 and a plurality of first transistors formed on the first substrate 111. The plurality of first pixel electrodes PX1 connected to the second transistor TFT2, the plurality of first transistors TFT1, and the plurality of second pixel electrodes PX2 connected to the plurality of second transistors TFT2, respectively. It is made to include. For reference, FIG. 2 is a cross-sectional view of a portion of the transistor array substrate 110 including one first pixel and one second pixel.

제1 기판(111)은, 소정의 용매에서 용해가능한 용해성을 갖고, 습식 식각, 건식 식각 또는 레이저 등을 통해 패터닝이 가능하며, 제1 트랜지스터(TFT1) 및 제2 트랜지스터(TFT2) 각각에 구비되는 반도체층의 증착 공정 시에 가해지는 공정온도의 열에 내열성을 갖는 플라스틱 물질로 이루어진다. 이러한 플라스틱 물질로는 폴리이미드(polyimide)를 들 수 있다. 특히, 제1 기판(111)이 폴리이미드(polyimide)로 이루어지는 경우, 소정의 용매에 용해된 상태에서 이송기판에 코팅됨으로써 형성될 수 있어, 이송기판에 부착되기 위한 점착층을 제거할 수 있고, 패터닝이 가능하여 필요에 따라 제1 기판(111)을 관통하는 콘택홀을 형성할 수 있으며, 반도체층을 증착하기 위한 공정온도인 섭씨 350도의 온도에 대해 내열성을 가지고 있어 반도체층의 증착공정에서 높은 열의 온도에 의해 형태가 변형되는 것이 방지될 수 있다. The first substrate 111 may be soluble in a predetermined solvent, and may be patterned by wet etching, dry etching, or laser, and may be provided in each of the first transistor TFT1 and the second transistor TFT2. It is made of a plastic material having heat resistance to the heat of the process temperature applied during the deposition process of the semiconductor layer. Such plastic materials include polyimide. Particularly, when the first substrate 111 is made of polyimide, the first substrate 111 may be formed by coating the transfer substrate in a state dissolved in a predetermined solvent, thereby removing an adhesive layer for adhering to the transfer substrate. It is possible to form a contact hole penetrating through the first substrate 111 as needed, and has heat resistance to a temperature of 350 degrees Celsius, which is a process temperature for depositing a semiconductor layer, so that it is high in the deposition process of the semiconductor layer. The deformation of the form by the temperature of the heat can be prevented.

복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2) 각각은, 제1 기판(111) 상에 형성되는 게이트전극(G), 게이트전극(G)을 포함한 제1 기판(111) 상의 전면에 형성되는 게이트절연층(112), 게이트절연층(112) 상에 게이트전극(G)과 적어도 일부가 중첩되어 형성되는 반도체층(113), 반도체층(113) 상에 게이트전극(G)의 양측과 각각 중첩되어 형성되는 소스전극(S1, S2)과 드레인전극(D1, D2)을 포함하여 이루어진다. 이때, 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)의 상부에, 즉, 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2) 각각의 소스전극(S1, S2)과 드레인전극(D1, D2)를 포함한 게이트절연층(112)의 전면에, 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)를 물리적 또는 전기적으로 보호하기 위한 보호층(114)이 형성된다. Each of the plurality of first transistors TFT1 and the plurality of second transistors TFT2 may be formed on the first substrate 111 including the gate electrode G and the gate electrode G formed on the first substrate 111. The gate insulating layer 112 formed on the entire surface, the semiconductor layer 113 formed at least partially overlapping with the gate electrode G on the gate insulating layer 112, and the gate electrode G on the semiconductor layer 113. It comprises a source electrode (S1, S2) and drain electrodes (D1, D2) formed to overlap each of both sides of. In this case, the source electrodes S1 and S2 of the plurality of first transistors TFT1 and the plurality of second transistors TFT2, that is, the plurality of first transistors TFT1 and the plurality of second transistors TFT2, respectively. ) And a protective layer 114 for physically or electrically protecting the plurality of first transistors TFT1 and the plurality of second transistors TFT2 on the entire surface of the gate insulating layer 112 including the drain electrodes D1 and D2. ) Is formed.

복수의 제1 픽셀전극(PX1)은, 보호층(114) 상에 복수의 제1 트랜지스터(TFT1)의 일부영역과 각각 대응하여 형성되는 복수의 제1 콘택홀(115)을 통해 복수의 제1 트랜지스터(TFT1)와 각각 연결된다. 이때, 복수의 제1 콘택홀(115)은 보호층(114)에 복수의 제1 트랜지스터(TFT1) 각각의 드레인전극(D1)의 일부 영역에 대응하여 각각 형성된다. 그리고, 제1 픽셀전극(PX1)은 보호층(114) 상에 복수의 제1 화소의 화소영역과 각각 대응하여 형성되고, 복수의 제1 콘택홀(115)을 통해 복수의 제1 트랜지스터(TFT1) 각각의 드레인전극(D1)과 각각 연결된다.The plurality of first pixel electrodes PX1 are formed through the plurality of first contact holes 115 formed on the passivation layer 114 to correspond to partial regions of the plurality of first transistors TFT1, respectively. It is connected to the transistor TFT1, respectively. In this case, the plurality of first contact holes 115 are formed in the passivation layer 114 to correspond to a portion of the drain electrode D1 of each of the plurality of first transistors TFT1. The first pixel electrode PX1 is formed on the passivation layer 114 to correspond to the pixel regions of the plurality of first pixels, respectively, and the plurality of first transistors TFT1 through the plurality of first contact holes 115. Are connected to the respective drain electrodes D1.

복수의 제2 픽셀전극(PX2)은 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2) 그리고 복수의 제1 픽셀전극(PX1)이 형성되지 않는 제1 기판(111)의 배면에 형성되고, 제1 기판(111)과 게이트절연층(112)에 형성된 복수의 제2 콘택홀(116)을 통해 복수의 제2 트랜지스터(TFT2)와 각각 연결된다. 이때, 복수의 제2 콘택홀(116)은 게이트절연층(112)과 제1 기판(111)에 복수의 제2 픽셀전극(PX2)의 일부 영역과 대응하여 각각 형성되거나, 또는 제2 트랜지스터(TFT2)의 반도체층(113), 게이트절연층(112) 및 제1 기판(111)에 복수의 제2 픽셀전극(PX2)의 일부 영역과 대응하여 각각 형성된다. 즉, 복수의 제2 콘택홀(116)은 적어도 게이트절연층(112)과 제1 기판(111)을 관통하여 복수의 제2 픽셀전극(PX2)의 일부 영역이 노출되도록 형성된다. 그리고, 복수의 제2 트랜지스터(TFT2)의 드레인전극(D2)은 복수의 제2 콘택홀(116)을 통해 복수의 제2 픽셀전극(PX2)과 각각 연결된다.The plurality of second pixel electrodes PX2 is disposed on the rear surface of the first substrate 111 on which the plurality of first transistors TFT1, the plurality of second transistors TFT2, and the plurality of first pixel electrodes PX1 are not formed. And a plurality of second transistors TFT2 through the plurality of second contact holes 116 formed in the first substrate 111 and the gate insulating layer 112. In this case, the plurality of second contact holes 116 may be formed in the gate insulating layer 112 and the first substrate 111 to correspond to the partial regions of the plurality of second pixel electrodes PX2, respectively, or the second transistor ( The semiconductor layer 113, the gate insulating layer 112, and the first substrate 111 of the TFT2 are formed to correspond to a part of the plurality of second pixel electrodes PX2. That is, the plurality of second contact holes 116 are formed to penetrate at least the gate insulating layer 112 and the first substrate 111 to expose some regions of the plurality of second pixel electrodes PX2. The drain electrodes D2 of the plurality of second transistors TFT2 are respectively connected to the plurality of second pixel electrodes PX2 through the plurality of second contact holes 116.

한편, 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)는, 도 3a에 도시된 바와 같이, 제1 트랜지스터 구동부(200)와 제2 트랜지스터 구동부(300)에 의해 각각 구동된다. 즉, 복수의 제1 트랜지스터(TFT1)는 트랜지스터 어레이 기판(110)과 연결되는 제1 게이트 구동부(210)에서 인가된 게이트 신호에 의해 각각 턴온/턴오프되고, 턴온 시에 제1 소스/드레인 구동부(220)의 데이터신호를 제1 픽셀전극(PX1)으로 인가한다. 그리고, 복수의 제2 트랜지스터(TFT2)는 트랜지스터 어레이 기판(110)과 연결되는 제2 게이트 구동부(310)에서 인가된 게이트 신호에 의해 각각 턴온/턴오프되고, 턴온 시에 제2 소스/드레인 구동부(320)의 데이터신호를 제2 픽셀전극(PX2)으로 인가한다. Meanwhile, the plurality of first transistors TFT1 and the plurality of second transistors TFT2 are driven by the first transistor driver 200 and the second transistor driver 300, respectively, as shown in FIG. 3A. That is, the plurality of first transistors TFT1 are turned on / off by a gate signal applied from the first gate driver 210 connected to the transistor array substrate 110, and the first source / drain driver is turned on when the first transistor TFT1 is turned on. The data signal of 220 is applied to the first pixel electrode PX1. The plurality of second transistors TFT2 are turned on / off by a gate signal applied from the second gate driver 310 connected to the transistor array substrate 110, and the second source / drain driver is turned on. The data signal of 320 is applied to the second pixel electrode PX2.

또는, 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)가 동일한 전압레벨의 문턱 전압을 갖는 경우, 도 3b에 도시된 바와 같이, 공통게이트구동부(400)를 공유하여, 공통게이트구동부(400)에서 인가된 게이트 신호에 의해 동시에 턴온/턴오프될 수도 있다. 다만, 이 경우에도, 복수의 제1 트랜지스터(TFT1)는 제1 소스/드레인 구동부(220)로부터 데이터신호를 인가받고, 복수의 제2 트랜지스터(TFT2)는 제2 소스/드레인 구동부(320)로부터 데이터신호를 인가받는다.Alternatively, when the plurality of first transistors TFT1 and the plurality of second transistors TFT2 have threshold voltages having the same voltage level, as illustrated in FIG. 3B, the common gate driver 400 may be shared to share the common gate. It may be turned on / off at the same time by the gate signal applied from the driver 400. However, even in this case, the plurality of first transistors TFT1 receives a data signal from the first source / drain driver 220, and the plurality of second transistors TFT2 may be supplied from the second source / drain driver 320. The data signal is applied.

그리고, 본 발명의 실시예에 따른 양면표시장치(100)는 복수의 제1 화소에 대응하는 제1 표시층(130)과 복수의 제2 화소에 대응하는 제2 표시층(150)을 포함한다. 여기서, 제2 표시층(150)은 상반되는 극성으로 대전되고 반사성을 갖는 두 종류의 안료입자와 상기 안료입자가 분산된 용매를 밀봉한 형태로 구성된 마이크로캡슐을 포함하는 전자잉크층으로 이루어진다. 그리고, 제1 표시층(130)은, 상반되는 극성으로 대전되고 반사성을 갖는 두 종류의 안료입자와 상기 안료입자가 분산된 용매를 밀봉한 형태로 구성된 마이크로캡슐을 포함하는 전자잉크층, 또는, 주입된 캐리어에 의해 광을 방출하는 적어도 하나의 유기층, 또는, 전계에 따라 선택적으로 광을 산란하는 액정셀을 포함하는 액정층으로 이루어질 수 있다. 제1 커버기판(120), 제1 표시층(130), 제2 커버기판(140) 및 제2 표시층(150)에 대해서는 이하에서 각 실시예 별로 상세히 설명하기로 한다.The double-sided display device 100 according to an exemplary embodiment of the present invention includes a first display layer 130 corresponding to a plurality of first pixels and a second display layer 150 corresponding to a plurality of second pixels. . Here, the second display layer 150 is composed of an electron ink layer including microcapsules formed in a form in which two kinds of pigment particles charged with opposite polarities and reflective properties and a solvent in which the pigment particles are dispersed are sealed. The first display layer 130 may include an electron ink layer including two types of pigment particles charged with opposite polarities and reflecting polarity, and microcapsules formed by sealing a solvent in which the pigment particles are dispersed. The liquid crystal layer may include at least one organic layer emitting light by the injected carrier, or a liquid crystal layer including a liquid crystal cell that selectively scatters light according to an electric field. The first cover substrate 120, the first display layer 130, the second cover substrate 140, and the second display layer 150 will be described in detail for each embodiment below.

이상과 같이, 본 발명의 실시예에 따른 양면표시장치(100)는 하나의 제1 기판(111)을 이용하여 복수의 제1 화소에 대응하는 복수의 제1 트랜지스터(TFT1)와 복수의 제1 픽셀전극(PX1) 및 복수의 제2 화소에 대응하는 복수의 제2 트랜지스터(TFT2)와 복수의 제2 픽셀전극(PX2)를 형성한다. 이에 따라, 복수의 제1 화소와 복수의 제2 화소에 각각 대응하는 두 개의 트랜지스터 어레이 기판을 부착한 구조를 갖는 종래기술에 비해, 얇은 두께 및 가벼운 무게로 형성될 수 있다. 두 개의 기판을 부착할 필요가 없으므로, 내구성 및 내열성이 낮은 것으로 알려진 점착층에 의해 장치의 신뢰도가 약화되는 것을 방지할 수 있고, 수명 감소를 방지할 수 있다. 이 뿐만 아니라, 반드시 단단한 기판을 이용하여 트랜지스터 어레이 기판을 형성할 필요가 없으므로, 유연한 표시장치로 제작될 수 있어, 실용성이 향상될 수 있다. 또한, 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)가 동시에 형성될 수 있어, 제조공정이 보다 용이해질 수 있으므로, 수율이 향상될 수 있다.As described above, the double-sided display device 100 according to the exemplary embodiment of the present invention uses a plurality of first transistors TFT1 and a plurality of first transistors corresponding to the plurality of first pixels using one first substrate 111. A plurality of second transistors TFT2 and a plurality of second pixel electrodes PX2 corresponding to the pixel electrode PX1 and the plurality of second pixels are formed. As a result, compared with the prior art having a structure in which two transistor array substrates respectively corresponding to the plurality of first pixels and the plurality of second pixels are attached, they may be formed with a thin thickness and a light weight. Since it is not necessary to attach two substrates, it is possible to prevent the reliability of the device from being weakened by the adhesive layer known to be low in durability and heat resistance, and to prevent a decrease in life. In addition, since it is not necessary to form the transistor array substrate by using a rigid substrate, it can be manufactured with a flexible display device, and the practicality can be improved. In addition, since the plurality of first transistors TFT1 and the plurality of second transistors TFT2 may be formed at the same time, the manufacturing process may be easier, and thus the yield may be improved.

이하에서는, 도 4 내지 도 7을 참고하여, 본 발명의 실시예에 따른 양면표시장치의 제조방법에 대해 설명한다.Hereinafter, a method of manufacturing a double-side display device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 4 to 7.

도 4는 본 발명의 실시예에 따른 양면표시장치의 제조방법을 나타낸 순서도이다. 도 5a와 도 5b는 도 4에 도시된 제1 기판을 형성하는 단계를 나타낸 공정도이다. 그리고, 도 5c는 쉬트 형태의 플라스틱 물질로 이루어진 기판을 이용하여 형성된 트랜지스터의 특성을 나타낸 그래프이고, 도 5d는 폴리이미드를 코팅하여 이루어진 기판을 이용하여 형성된 트랜지스터의 특성을 나타낸 그래프이다. 도 6은 도 4에 도시된 트랜지스터 어레이 기판을 마련하는 단계의 세부 단계를 나타낸 순서도이다. 도 7a 및 도 7b는 도 6에 도시된 트랜지스터 어레이 기판을 마련하는 단계를 나타낸 공정도이다.4 is a flowchart illustrating a manufacturing method of a double-sided display device according to an exemplary embodiment of the present invention. 5A and 5B are process diagrams illustrating the steps of forming the first substrate illustrated in FIG. 4. 5C is a graph showing the characteristics of a transistor formed using a substrate made of a sheet-like plastic material, and FIG. 5D is a graph showing the characteristics of a transistor formed using a substrate formed by coating a polyimide. FIG. 6 is a flowchart illustrating detailed steps of preparing a transistor array substrate illustrated in FIG. 4. 7A and 7B are process diagrams illustrating the steps of preparing the transistor array substrate shown in FIG. 6.

본 발명의 실시예에 따른 양면표시장치의 제조방법은, 도 4에 도시된 바와 같이, 단단하고 평평한 이송기판 상에 복수의 제2 화소에 각각 대응하는 복수의 제2 픽셀전극(PX2)을 형성하는 단계(S100), 복수의 제2 픽셀전극(PX2)을 포함한 이송기판의 일부에 유연성을 갖는 제1 기판(111)을 형성하는 단계(S110), 제1 기판(111)과 복수의 제1 화소에 각각 대응하는 복수의 제1 트랜지스터(TFT1)와 복수의 제2 화소에 각각 대응하는 복수의 제2 트랜지스터(TFT2)를 포함하는 트랜지스터 어레이 기판(110)을 마련하는 단계(S120), 트랜지스터 어레이 기판(110)의 일면 상에 복수의 제1 화소에 대응하는 제1 표시층(130)을 마련하는 단계(S130), 제1 기판(111)과 이송기판을 분리하여 트랜지스터 어레이 기판(110)에서 이송기판을 제거하는 단계(S140) 및 트랜지스터 어레이 기판(110)의 다른 일면 상에 복수의 제2 화소에 대응하는 제2 표시층(150)을 마련하는 단계(S150)를 포함한다. In the method of manufacturing the double-sided display device according to the exemplary embodiment of the present invention, as illustrated in FIG. 4, a plurality of second pixel electrodes PX2 corresponding to the plurality of second pixels are formed on the rigid and flat transfer substrate. Forming a first substrate 111 having flexibility in a portion of a transfer substrate including a plurality of second pixel electrodes PX2 (S110), a first substrate 111, and a plurality of first substrates. (S120) preparing a transistor array substrate 110 including a plurality of first transistors TFT1 corresponding to pixels and a plurality of second transistors TFT2 respectively corresponding to a plurality of second pixels (S120). Preparing a first display layer 130 corresponding to a plurality of first pixels on one surface of the substrate 110 (S130), separating the first substrate 111 and the transfer substrate from the transistor array substrate 110. Removing the transfer substrate (S140) and the other of the transistor array substrate 110 And a step (S150) of providing the second display layer 150 corresponding to a plurality of second pixels on a side.

본 발명의 실시예에 따른 양면표시장치에서, 복수의 제2 화소에 각각 대응하는 복수의 제2 픽셀전극(PX2)은 제1 기판(111)의 배면에 형성된다. 이에, 제1 기판을 형성하는 단계(S110) 이전에, 이송기판 상에 복수의 제2 화소에 각각 대응하는 복수의 제2 픽셀전극(PX2)을 형성한다(S100). In the double-sided display device according to the exemplary embodiment of the present invention, the plurality of second pixel electrodes PX2 respectively corresponding to the plurality of second pixels is formed on the rear surface of the first substrate 111. Accordingly, before forming the first substrate (S110), a plurality of second pixel electrodes PX2 corresponding to the plurality of second pixels are formed on the transfer substrate (S100).

다음, 제1 기판(111)을 형성하는 단계(S110)에서, 복수의 제2 픽셀전극(PX2)을 포함한 이송기판 상의 일부에 플라스틱 물질로 제1 기판(111)을 형성한다. 이때, 제1 기판(111)은 STS(Stainless Steel), PEN, PS, PC와 같은 플라스틱과 같이 쉬트형태로 마련되고, 접착층을 통해 이송기판에 부착되어, 제1 기판(111)을 형성할 수 있다. 또는, 도 5a에 도시된 바와 같이, 고체상태에서 패터닝이 가능하고 반도체층의 증착공정 시의 공정온도의 열에 내열성을 갖는 플라스틱 물질을 소정 용매에 용해된 상태에서 플라스틱 물질을 이송기판(CSub) 상에 떨어뜨린 후, 도 5b에 도시된 바와 같이, 플라스틱 물질을 평평하고 얇게 펼쳐서 이송기판(CSub) 상에 부착된 제1 기판(111)을 형성하는 것도 가능하다. 이때, 제1 기판(111)은, 고체상태에서 습식 식각, 건식 식각 또는 레이저 등을 통해 패터닝이 가능하며, 제1 트랜지스터(TFT1) 및 제2 트랜지스터(TFT2) 각각에 구비되는 반도체층의 증착 공정 시에 가해지는 공정온도의 열에 내열성을 가지며, 소정의 용매에 대해 용해성을 갖는 폴리이미드(polyimide)로 형성될 수 있다. Next, in step S110 of forming the first substrate 111, the first substrate 111 is formed of a plastic material on a portion of the transfer substrate including the plurality of second pixel electrodes PX2. In this case, the first substrate 111 may be provided in the form of a sheet such as plastic such as stainless steel (STS), PEN, PS, and PC, and may be attached to the transfer substrate through an adhesive layer to form the first substrate 111. have. Alternatively, as shown in FIG. 5A, the plastic material may be patterned in a solid state, and the plastic material may be transferred on a CSub in a state in which a plastic material having heat resistance to heat at a process temperature during the deposition process of the semiconductor layer is dissolved in a predetermined solvent. After dropping in, as shown in FIG. 5B, it is also possible to form the first substrate 111 attached to the transfer substrate CSub by flatly and thinly spreading the plastic material. In this case, the first substrate 111 may be patterned by wet etching, dry etching, or laser in a solid state, and the deposition process of the semiconductor layer provided in each of the first transistor TFT1 and the second transistor TFT2. It may be formed of polyimide having heat resistance to heat of the process temperature applied to the city and having solubility in a predetermined solvent.

예를 들어, 쉬트 형태의 플라스틱 물질로 이루어진 기판은 섭씨 200도 내외의 내열온도를 가지므로, 반도체층을 증착하기 위한 공정온도인 섭씨 350도의 열에 의해 쉽게 형태가 변형될 수 있다. 이에 따라, 쉬트 형태의 플라스틱 물질로 이루어진 기판을 이용하여 트랜지스터를 형성하는 경우, 섭씨 200도 이하의 온도에서 반도체층을 증착하여야 하므로, 도 5c에 도시된 바와 같이, 문턱전압(Vth)의 오차가 4V 이상으로 나타남으로써, 트랜지스터의 신뢰도가 낮아지는 문제점이 있다. 이에 반해, 소정의 용매에 용해된 상태로 코팅가능한 폴리이미드로 이루어진 기판은 섭씨 350도 이상의 내열온도를 가지므로, 반도체층을 증착하기 위한 공정온도인 섭씨 350도의 열에 의해 형태가 변형되지 않는다. 이에 따라, 폴리이미드로 이루어진 기판을 이용하여 트랜지스터를 형성하는 경우, 섭씨 350도의 온도에서 반도체층을 증착할 수 있어, 도 5d에 도시된 바와 같이, 문턱전압(Vth)의 오차가 2V 이하로 나타남으로써, 트랜지스터의 신뢰도가 도 5c에 도시된 트랜지스터보다 높다. 이에 따라, 폴리이미드로 이루어진 제1 기판(111)을 이용하는 경우, 트랜지스터 어레이 기판은 유연한(flexible) 기판으로 형성될 수 있으면서도, 트랜지스터의 신뢰도 저하 문제가 발생되지 않는다. 또한, 쉬트 형태의 플라스틱 물질로 이루어진 기판은 별도로 마련된 후 접착층을 통해야만 이송기판에 부착될 수 있으므로, 제조방법이 복잡해지고, 점착층의 내열성에 의한 형태변형이 발생될 수 있어, 수율 향상이 어렵고 공정오차가 높게 발생되는 문제점이 있다. 이에 반해, 폴리이미드로 이루어진 기판은 코팅 방식으로 이송기판과 결합될 수 있어, 기판의 형성과 동시에 이송기판과의 부착이 실시되어, 제조방법이 더욱 용이해지고, 점착층을 포함할 필요가 없으므로, 점착층에 의한 형태변형을 방지할 수 있어, 수율이 향상될 수 있고, 공정오차도 줄일 수 있는 장점이 있다. For example, since a substrate made of a sheet-shaped plastic material has a heat resistance temperature of about 200 degrees Celsius, it may be easily deformed by heat of 350 degrees Celsius, which is a process temperature for depositing a semiconductor layer. Accordingly, when the transistor is formed using a substrate made of a sheet-like plastic material, since the semiconductor layer is to be deposited at a temperature of 200 degrees Celsius or less, as shown in FIG. 5C, an error in the threshold voltage Vth may occur. By appearing at 4V or more, there is a problem that the reliability of the transistor is lowered. On the other hand, since the substrate made of a polyimide coatable in a predetermined solvent has a heat resistance temperature of 350 degrees Celsius or more, the shape is not changed by heat of 350 degrees Celsius, which is a process temperature for depositing a semiconductor layer. Accordingly, when the transistor is formed using a substrate made of polyimide, the semiconductor layer may be deposited at a temperature of 350 degrees Celsius, and as shown in FIG. 5D, an error of the threshold voltage Vth is 2V or less. As a result, the reliability of the transistor is higher than that of the transistor shown in Fig. 5C. Accordingly, in the case of using the first substrate 111 made of polyimide, the transistor array substrate may be formed of a flexible substrate, but the problem of deterioration of the reliability of the transistor does not occur. In addition, since a substrate made of a sheet-like plastic material can be attached to the transfer substrate only through a separate adhesive layer, the manufacturing method becomes complicated, and deformation of the adhesive layer may occur due to heat resistance of the adhesive layer. There is a problem that a high process error occurs. On the other hand, the substrate made of polyimide can be combined with the transfer substrate in a coating manner, so that the substrate is attached to the transfer substrate at the same time as the formation of the substrate, so that the manufacturing method becomes easier, and there is no need to include an adhesive layer. Form deformation due to the adhesive layer can be prevented, the yield can be improved, there is an advantage that can reduce the process error.

이어서, 도 4에 도시된 본 발명의 실시예에 따른 양면표시장치의 제조방법에 대해 설명한다.Next, a method of manufacturing the double-sided display device according to the exemplary embodiment of the present invention shown in FIG. 4 will be described.

복수의 제2 픽셀전극(PX2)을 형성하는 단계(S100)와, 제1 기판(111)을 형성하는 단계(S110)에 의해, 도 7a에 도시된 바와 같이, 복수의 제2 픽셀전극(PX2)이 이송기판(CSub) 상에 형성되고, 제1 기판(111)이 복수의 제2 픽셀전극(PX2) 상부에 복수의 제2 픽셀전극(PX2)을 커버하는 형태로 형성된다.By forming the plurality of second pixel electrodes PX2 (S100) and forming the first substrate 111 (S110), as illustrated in FIG. 7A, the plurality of second pixel electrodes PX2. ) Is formed on the transfer substrate CSub, and the first substrate 111 is formed to cover the plurality of second pixel electrodes PX2 on the plurality of second pixel electrodes PX2.

트랜지스터 어레이 기판을 마련하는 단계(S120)는 도 6에 도시된 바와 같이, 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2) 각각에 대응하여, 제1 기판(111) 상에 게이트전극(G)을 형성하는 단계(S121), 게이트전극(G)을 포함한 제1 기판(111)의 전면에 게이트절연층(112)을 형성하는 단계(S122), 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2) 각각에 대응하여, 게이트절연층(122) 상에 게이트전극(G)과 적어도 일부가 중첩되는 반도체층(113)을 형성하는 단계(S123), 제1 기판(111)과 게이트절연층(112)에 복수의 제2 픽셀전극(PX2)의 일부영역에 각각 대응하는 복수의 제2 콘택홀(116)을 형성하는 단계(S124), 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2) 각각에 대응하여, 반도체층(113) 상에 게이트전극(G)의 양측과 각각 중첩되는 소스전극(S1, S2)과 드레인전극(D1, D2)을 형성하는 단계(S125), 반도체층(113)과 소스전극(S1, S2)과 드레인전극(D1, D2)을 포함한 게이트절연층(112)의 전면에 보호층(114)을 형성하는 단계(S126), 보호층(114)에 복수의 제1 트랜지스터(TFT1)의 일부영역에 각각 대응하는 복수의 제1 콘택홀(115)을 형성하는 단계(S127) 및 보호층(114) 상에 복수의 제1 트랜지스터(TFT1)와 각각 연결되는 복수의 제1 픽셀전극(PX1)을 형성하는 단계(S128)를 포함한다. 이때, 복수의 제2 콘택홀(116)을 형성하는 단계에서, 도 7b에 도시된 바와 같이, 제2 픽셀전극(PX2)의 일부영역에 대응하여, 적어도 게이트절연층(112) 및 제1 기판(111)을 관통하는 제2 콘택홀(116)을 형성한다. 그리고, 소스전극(S1, S2)과 드레인전극(D1, D2)을 형성하는 단계에서, 복수의 제2 트랜지스터(TFT2)의 드레인전극(D2)은 복수의 제2 콘택홀(116)을 통해 복수의 제2 픽셀전극(PX2)와 각각 연결된다. As illustrated in FIG. 6, the preparing of the transistor array substrate (S120) corresponds to each of the plurality of first transistors TFT1 and the plurality of second transistors TFT2, and the gates are formed on the first substrate 111. Forming an electrode G (S121), forming a gate insulating layer 112 on the entire surface of the first substrate 111 including the gate electrode G (S122), and a plurality of first transistors TFT1. And corresponding to each of the plurality of second transistors TFT2, forming a semiconductor layer 113 on the gate insulating layer 122 at least partially overlapping the gate electrode G (S123) and the first substrate ( Forming a plurality of second contact holes 116 corresponding to partial regions of the plurality of second pixel electrodes PX2 in the 111 and the gate insulating layer 112 (S124), and the plurality of first transistors TFT1. ) And source electrodes S1 and S2 respectively overlapping both sides of the gate electrode G on the semiconductor layer 113, corresponding to each of the plurality of second transistors TFT2. ) And forming the drain electrodes D1 and D2 (S125), and protecting the entire surface of the gate insulating layer 112 including the semiconductor layer 113, the source electrodes S1 and S2, and the drain electrodes D1 and D2. Forming a layer 114 (S126), forming a plurality of first contact holes 115 corresponding to partial regions of the plurality of first transistors TFT1 in the protective layer 114 (S127), and And forming a plurality of first pixel electrodes PX1 connected to the plurality of first transistors TFT1 on the protective layer 114, respectively (S128). In this case, in the forming of the plurality of second contact holes 116, at least the gate insulating layer 112 and the first substrate corresponding to a partial region of the second pixel electrode PX2, as illustrated in FIG. 7B. A second contact hole 116 penetrating the 111 is formed. In the forming of the source electrodes S1 and S2 and the drain electrodes D1 and D2, the drain electrodes D2 of the plurality of second transistors TFT2 are formed through the plurality of second contact holes 116. Are respectively connected to the second pixel electrodes PX2.

한편, 도 2와 도 7b에서, 복수의 제2 콘택홀(116)은 제1 기판(111), 게이트절연층(112) 및 제2 트랜지스터(TFT)의 반도체층(113)을 관통하는 형태를 갖는 것으로 도시되었으나, 이와 달리, 드레인전극(D2)의 형태에 따라, 제1 기판(111)와 게이트절연층(112)만을 관통하는 형태를 갖도록 형성될 수도 있다.2 and 7B, the plurality of second contact holes 116 penetrate the first substrate 111, the gate insulating layer 112, and the semiconductor layer 113 of the second transistor TFT. Although illustrated as having, the shape of the drain electrode D2 may be formed so as to penetrate only the first substrate 111 and the gate insulating layer 112.

그리고, 도 2와 도 7b에서, 제1 트랜지스터(TFT1)의 드레인전극(D1)이 제1 콘택홀(115)을 통해 제1 픽셀전극(PX1)과 연결되고, 제2 트랜지스터(TFT2)의 드레인전극(D2)이 제2 픽셀전극(PX2)과 연결되는 것으로 도시되었으나, 이와 달리, 제1 트랜지스터(TFT1)와 제2 트랜지스터(TFT2)의 소자특성에 따라 드레인전극(D1, D2)이 아닌, 제1 트랜지스터(TFT1)와 제2 트랜지스터(TFT2) 각각의 소스전극(S1, S2)이 제1 픽셀전극(PX1)과 제2 픽셀전극(PX2)에 각각 연결될 수도 있다.2 and 7B, the drain electrode D1 of the first transistor TFT1 is connected to the first pixel electrode PX1 through the first contact hole 115 and the drain of the second transistor TFT2 is formed. Although the electrode D2 is illustrated as being connected to the second pixel electrode PX2, unlike the drain electrodes D1 and D2 according to device characteristics of the first transistor TFT1 and the second transistor TFT2, Source electrodes S1 and S2 of each of the first transistor TFT1 and the second transistor TFT2 may be connected to the first pixel electrode PX1 and the second pixel electrode PX2, respectively.

다음, 트랜지스터 어레이 기판(110)의 일면 상에 복수의 제1 화소에 대응하는 제1 표시층을 마련한다(S130). 이때, 트랜지스터 어레이 기판(110)의 일면에 대향하는 제1 커버기판(120)을 더 마련할 수도 있다.Next, a first display layer corresponding to the plurality of first pixels is formed on one surface of the transistor array substrate 110 (S130). In this case, the first cover substrate 120 may be further provided to face one surface of the transistor array substrate 110.

그리고, 제1 기판(111)과 이송기판(CSub)을 분리하여, 제1 커버기판과 제1 표시층이 마련된 트랜지스터 어레이 기판(110)에서 이송기판(CSub)을 제거한다(S140). 이때, 이송기판(CSub)의 제거는 열팽창계수의 차이를 이용하여 레이저를 통해 높은 온도의 열을 가하거나, UV 또는 건식 또는 습식과 같은 식각 방식을 이용하거나, 또는 물리적 힘에 의한 기계방식을 이용할 수 있다.Then, the first substrate 111 and the transfer substrate CSub are separated to remove the transfer substrate CSub from the transistor array substrate 110 provided with the first cover substrate and the first display layer (S140). At this time, the removal of the transfer substrate CSub may be performed by applying a high temperature heat through a laser by using a difference in thermal expansion coefficient, using an etching method such as UV or dry or wet method, or using a mechanical method by physical force. Can be.

그리고, 트랜지스터의 다른 일면 상에 복수의 제2 화소에 대응하는 제2 표시층을 마련한다(S150). 이때, 트랜지스터 어레이 기판(110)의 다른 일면에 대향하는 제2 커버기판(140)을 더 마련할 수도 있다.In operation S150, a second display layer corresponding to the plurality of second pixels is provided on the other surface of the transistor. In this case, the second cover substrate 140 facing the other surface of the transistor array substrate 110 may be further provided.

이하에서는 본 발명의 각 실시예에 따른 양면표시장치에 대해 설명한다.Hereinafter, a double-sided display device according to each embodiment of the present invention will be described.

도 8은 본 발명의 제1 실시예에 따른 양면표시장치를 나타낸 단면도이고, 도 9a 및 도 9b는 본 발명의 제1 실시예에 따른 양면표시장치를 제조하는 과정을 나타낸 공정도이다.8 is a cross-sectional view illustrating a double-sided display device according to a first embodiment of the present invention, and FIGS. 9A and 9B are flowcharts illustrating a process of manufacturing the double-sided display device according to the first embodiment of the present invention.

도 8에 도시된 바와 같이, 제1 실시예에 따른 양면표시장치는, 일면에 전기영동 표시방식으로 구동되는 복수의 제1 화소와, 다른 일면에 전기영동 표시방식으로 구동되는 복수의 제2 화소를 포함하여 이루어진다. As shown in FIG. 8, the double-sided display device according to the first embodiment includes a plurality of first pixels driven on one surface by an electrophoretic display method, and a plurality of second pixels driven on another surface by an electrophoretic display method. It is made, including.

즉, 제1 실시예에 따른 양면표시장치는, 복수의 제1 화소와 복수의 제2 화소 각각의 휘도를 제어하는 트랜지스터 어레이 기판(110a), 복수의 제1 화소에 대응하는 제1 커버기판(120a)과 제1 표시층(130a) 및 복수의 제2 화소에 대응하는 제2 커버기판(140)과 제2 표시층(150)을 포함하여 이루어진다. 여기서, 제1 표시층(130a)과 제2 표시층(150)은 상반되는 극성을 갖는 두 종류의 안료입자가 분산된 용매를 밀봉한 형태로 구성된 마이크로캡슐을 포함하는 전자잉크층으로 각각 형성된다. 이때, 제1 커버기판(120a)과 제2 커버기판(140)은 제거될 수도 있다.That is, the double-sided display device according to the first embodiment includes a transistor array substrate 110a for controlling luminance of each of a plurality of first pixels and a plurality of second pixels, and a first cover substrate corresponding to the plurality of first pixels. And a second cover substrate 140 and a second display layer 150 corresponding to the first display layer 130a and the plurality of second pixels. Here, each of the first display layer 130a and the second display layer 150 is formed of an electron ink layer including microcapsules formed by sealing a solvent in which two kinds of pigment particles having opposite polarities are dispersed. . In this case, the first cover substrate 120a and the second cover substrate 140 may be removed.

구체적으로, 제1 실시예에 따르면, 트랜지스터 어레이 기판(110a)은 제1 기판(111), 제1 기판(111) 상에 형성되는 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2), 복수의 제1 트랜지스터(TFT1)와 각각 연결되는 복수의 제1 픽셀전극(PX1), 복수의 제2 트랜지스터(TFT2)와 각각 연결되는 복수의 제2 픽셀전극(PX2), 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)의 상부에 형성되는 보호층(114a) 및 보호층(114a) 상에 평평하게 형성되는 상부보호층(114b)을 포함하여 이루어진다. 여기서, 제1 실시예에 따른 트랜지스터 어레이 기판(110a)에서, 보호층(114a) 상에 형성되는 상부보호층(114b) 및 상부보호층(114b) 상에 형성되는 복수의 제1 픽셀전극(PX1)을 제외한 나머지는, 앞서 도 2에서 도시한 트랜지스터 어레이 기판(110)에 대한 설명과 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다. Specifically, according to the first embodiment, the transistor array substrate 110a includes a first substrate 111, a plurality of first transistors TFT1 and a plurality of second transistors TFT2 formed on the first substrate 111. ), A plurality of first pixel electrodes PX1 connected to the plurality of first transistors TFT1, a plurality of second pixel electrodes PX2 connected to the plurality of second transistors TFT2, and a plurality of firsts, respectively. And a passivation layer 114a formed on the transistor TFT1 and the plurality of second transistors TFT2 and an upper passivation layer 114b formed flat on the passivation layer 114a. Here, in the transistor array substrate 110a according to the first embodiment, the upper protection layer 114b formed on the protection layer 114a and the plurality of first pixel electrodes PX1 formed on the upper protection layer 114b. Except), the description thereof is the same as the description of the transistor array substrate 110 illustrated in FIG. 2, and thus descriptions thereof will be omitted.

상부보호층(114b)은 보호층(114a) 상에 복수의 제2 트랜지스터(TFT2)의 상부를 포함한 복수의 제1 화소 각각의 화소영역에 대응하여 형성되어, 복수의 제1 픽셀전극(PX1)이 제1 표시층(130a)에 인접하여 형성될 수 있도록 한다. 복수의 제1 픽셀전극(PX1)은 상부보호층(114b) 상에 형성되고, 보호층(114a)과 상부보호층(114b)에 복수의 제1 트랜지스터(TFT1)의 일부영역과 대응하여 형성된 복수의 제1 콘택홀(115)을 통해 복수의 제1 트랜지스터(TFT1)와 각각 연결된다. The upper passivation layer 114b is formed on the passivation layer 114a to correspond to the pixel region of each of the plurality of first pixels including the tops of the plurality of second transistors TFT2, and thus, the plurality of first pixel electrodes PX1. It may be formed adjacent to the first display layer 130a. The plurality of first pixel electrodes PX1 are formed on the upper passivation layer 114b, and the plurality of first pixel electrodes PX1 are formed on the passivation layer 114a and the upper passivation layer 114b to correspond to partial regions of the plurality of first transistors TFT1. The first contact holes 115 are connected to the plurality of first transistors TFT1, respectively.

제1 커버기판(120a)은 투과성과 유연성을 갖는 물질로 형성되어, 트랜지스터 어레이 기판(110a)의 일면에 대향하는 제2 기판(121) 및 트랜지스터 어레이 기판(110a)에 마주하는 제2 기판(121)의 일면 상에 복수의 제1 화소에 대응하여 형성되는 제1 공통전극(122)을 포함하여 이루어진다. The first cover substrate 120a is formed of a material having transparency and flexibility, so that the second substrate 121 facing the one surface of the transistor array substrate 110a and the second substrate 121 facing the transistor array substrate 110a. ) Includes a first common electrode 122 formed on one surface of the second pixel to correspond to the plurality of first pixels.

제1 표시층(130a)은, 내측에 퍼져있는 복수의 마이크로 캡슐과, 복수의 마이크로 캡슐 사이에 채워져 있는 폴리머로 이루어진 바인더를 포함하는 전자잉크층으로 이루어진다. 이때, 각 마이크로 캡슐은 서로 상반된 극성을 갖는 두 종류의 안료입자가 분산되어 있는 용매를 밀봉한 형태로 구성된다. 예를들어, 마이크로 캡슐은 40um 내외의 지름을 갖는 구 형으로 형성되고, 그 내부에 IPA(isopropyl alcohol) 등으로 이루어진 용매와, 용매 내에 분산되는 두 종류의 안료입자가 밀봉되어 구성된다. 이때, 두 종류의 안료입자 중 하나는 나노크기로 형성되고 (-) 극성을 갖는 산화 티탄계 백색 안료 입자이고, 다른 하나는 나노크기로 형성되고 (+) 극성을 갖는 카본계 흑색 안료 입자인 것일 수 있다. 그리고, 제1 표시층(130a)은, 제1 공통전극(122) 상부에 막 형태로 형성되어, 제1 표시층(130a)과 제1 커버기판(120a)은 일체로 형성된다. 또한, 제1 표시층(130a)이 제1 커버기판(120a)과 트랜지스터 어레이 기판(110a) 사이에 배치되도록, 제1 표시층(130a)는 제1 접착층(AD1)을 통해 트랜지스터 어레이 기판(110a)의 일면에 부착된다.The first display layer 130a includes an electron ink layer including a plurality of microcapsules spread therein and a binder made of a polymer filled between the plurality of microcapsules. In this case, each microcapsule is formed in a sealed form in which two kinds of pigment particles having polarities opposite to each other are dispersed. For example, the microcapsules are formed in a spherical shape having a diameter of about 40 μm, and therein, a solvent made of IPA (isopropyl alcohol) or the like and two kinds of pigment particles dispersed in the solvent are sealed. At this time, one of the two kinds of pigment particles is a titanium oxide-based white pigment particles formed of nano size and having a (-) polarity, the other is carbon-based black pigment particles formed of a nano size and having a (+) polarity Can be. The first display layer 130a is formed on the first common electrode 122 in the form of a film, and the first display layer 130a and the first cover substrate 120a are integrally formed. In addition, the first display layer 130a is disposed between the first cover substrate 120a and the transistor array substrate 110a such that the first display layer 130a is disposed on the transistor array substrate 110a through the first adhesive layer AD1. It is attached to one side of).

이와 같이 전자잉크층으로 이루어진 제1 표시층(130a)은, 제1 픽셀전극(PX1)에 제1 공통전극(122)보다 높은 레벨의 전압이 인가되는 경우, (-) 극성을 갖는 백색 안료입자가 제1 픽셀전극(PX1) 측으로 인접하게 위치하고, (+) 극성을 갖는 흑색 안료입자가 광이 방출되는 방향에 배치된 제1 공통전극(122) 측으로 인접하게 위치함으로써, 해당 화소가 낮은 휘도를 나타내도록 한다. 이와 반대로, 제1 표시층(130a)은 제1 픽셀전극(PX1)에 제1 공통전극(122)보다 낮은 레벨의 전압이 인가되는 경우, (+) 극성을 갖는 흑색 안료입자가 제1 픽셀전극(PX1) 측으로 인접하게 위치하고, (-) 극성을 갖는 백색 안료입자가 광이 방출되는 방향에 배치된 제1 공통전극(122) 측으로 인접하게 위치함으로써, 해당 화소가 높은 휘도를 나타내도록 한다.As such, the first display layer 130a including the electron ink layer has white pigment particles having a negative polarity when a voltage having a higher level than that of the first common electrode 122 is applied to the first pixel electrode PX1. Is positioned adjacent to the first pixel electrode PX1, and black pigment particles having positive polarity are positioned adjacent to the first common electrode 122 arranged in the direction in which light is emitted, thereby reducing the luminance of the pixel. To indicate. On the contrary, when a voltage having a lower level than that of the first common electrode 122 is applied to the first pixel electrode PX1, black pigment particles having a positive polarity may be formed in the first display layer 130a. Located adjacent to the (PX1) side, the white pigment particles having the (-) polarity are located adjacent to the first common electrode 122 side arranged in the direction in which light is emitted, thereby causing the pixel to exhibit high luminance.

그리고, 제2 커버기판(140)은 투과성과 유연성을 갖는 물질로 형성되고, 트랜지스터 어레이 기판(110a)의 다른 일면에 대향하는 제3 기판(141)과, 트랜지스터 어레이 기판(110a)에 마주하는 제3 기판(141)의 일면 상에 복수의 제2 화소와 대응하여 형성되는 제2 공통전극(142)을 포함하여 이루어진다.The second cover substrate 140 is formed of a material having transparency and flexibility, and includes a third substrate 141 facing the other surface of the transistor array substrate 110a and a substrate facing the transistor array substrate 110a. The second common electrode 142 is formed on one surface of the third substrate 141 to correspond to the plurality of second pixels.

제2 표시층(150)은, 제1 표시층(130a)과 마찬가지로, 내측에 퍼져있는 복수의 마이크로 캡슐과, 복수의 마이크로 캡슐 사이에 채워져 있는 폴리머로 이루어진 바인더를 포함하는 전자잉크층으로 이루어진다. 이때, 각 마이크로 캡슐은 서로 상반된 극성을 갖는 두 종류의 안료입자가 분산되어 있는 용매를 밀봉한 형태로 구성된다. 그리고, 제2 표시층(150)은, 제2 공통전극(142) 상부에 막 형태로 형성되어, 제2 표시층(150)과 제2 커버기판(140)은 일체로 형성된다. 또한, 제2 표시층(150)이 제2 커버기판(140)과 트랜지스터 어레이 기판(110a) 사이에 배치되도록, 제2 표시층(150)는 제2 접착층(AD2)을 통해 트랜지스터 어레이 기판(110a)의 다른 일면에 부착된다.Similar to the first display layer 130a, the second display layer 150 includes an electron ink layer including a plurality of microcapsules spread therein and a binder made of a polymer filled between the microcapsules. In this case, each microcapsule is formed in a sealed form in which two kinds of pigment particles having polarities opposite to each other are dispersed. The second display layer 150 is formed in a film form on the second common electrode 142, and the second display layer 150 and the second cover substrate 140 are integrally formed. In addition, the second display layer 150 may be disposed between the second cover substrate 140 and the transistor array substrate 110a such that the second display layer 150 is disposed on the transistor array substrate 110a through the second adhesive layer AD2. Is attached to the other side of the

이와 같이 구성되는 제1 실시예의 양면표시장치를 제조하는 방법에 따르면, 복수의 제1 콘택홀(115)을 형성하는 단계(S127) 이전에, 보호층(114a) 상부에 상부보호층(114b)을 형성하는 단계를 더 포함하고, 제1 픽셀전극(PX1)을 형성하는 단계(S128)에서, 제1 픽셀전극(PX1)을 상부보호층(114b) 상에 형성한다는 점을 제외하면, 도 6에 도시한 양면표시장치의 제조방법과 동일하다. According to the method of manufacturing the double-sided display device according to the first embodiment configured as described above, before forming the plurality of first contact holes 115 (S127), the upper protective layer 114b is disposed on the protective layer 114a. 6, except that the first pixel electrode PX1 is formed on the upper passivation layer 114b in the step S128 of forming the first pixel electrode PX1. The same method as the manufacturing method of the double-sided display device shown in FIG.

그리고, 제1 실시예에 따르면, 도 4에서의 제1 커버기판(120a) 및 제1 표시층(130a)을 마련하는 단계(S130)는, 제2 기판(121) 상에 복수의 제1 화소에 대응하는 제1 공통전극(122)을 형성하여 제1 커버기판(120a)을 마련하는 단계, 제2 공통전극(121) 상에 제1 표시층(130a)을 마련하는 단계 및 트랜지스터 어레이 기판(110a)의 일면에 제1 표시층(130a)을 부착하는 단계를 포함한다. 이때, 트랜지스터 어레이 기판(110a)의 일면에 제1 표시층(130a)을 부착하는 단계에서, 도 9a에 도시된 바와 같이, 제1 표시층(130a)이 제1 커버기판(120a)과 트랜지스터 어레이 기판(110a) 사이에 위치하도록 정렬한 상태에서, 제1 표시층(130a) 상에 형성된 접착층(AD1)을 이용하여 제1 표시층(130a)과 트랜지스터 어레이 기판(110a)를 부착한다. 또한, 도 4에서의 제2 커버기판(140) 및 제2 표시층(150)을 마련하는 단계(S150)는, 제1 커버기판(120a) 및 제1 표시층(130a)을 마련하는 단계(S130)에서와 마찬가지로, 제3 기판(141) 상에 복수의 제2 화소에 대응하는 제2 공통전극(142)을 형성하여 제2 커버기판(140)을 마련하는 단계, 제2 공통전극(121) 상에 제2 표시층(150)을 마련하는 단계 및 트랜지스터 어레이 기판(110a)의 다른 일면에 제2 표시층(150)을 부착하는 단계를 포함한다. 이때, 트랜지스터 어레이 기판(110a)의 다른 일면에 제2 표시층(150)을 부착하는 단계에서, 도 9b에 도시된 바와 같이, 제2 표시층(150)이 제2 커버기판(140)과 트랜지스터 어레이 기판(110a) 사이에 위치하도록 정렬한 상태에서, 제2 표시층(150) 상에 형성된 접착층(AD2)을 이용하여 제2 표시층(140)과 트랜지스터 어레이 기판(110a)를 부착한다.In addition, according to the first exemplary embodiment, in the preparing of the first cover substrate 120a and the first display layer 130a of FIG. 4 (S130), the plurality of first pixels may be disposed on the second substrate 121. Forming a first common electrode 122 corresponding to the first cover substrate 120a, preparing a first display layer 130a on the second common electrode 121, and forming a transistor array substrate ( Attaching the first display layer 130a to one surface of 110a). At this time, in the step of attaching the first display layer 130a to one surface of the transistor array substrate 110a, as shown in FIG. 9A, the first display layer 130a is formed of the first cover substrate 120a and the transistor array. The first display layer 130a and the transistor array substrate 110a are attached to each other using the adhesive layer AD1 formed on the first display layer 130a while being aligned to be positioned between the substrates 110a. In addition, in the preparing of the second cover substrate 140 and the second display layer 150 in FIG. 4 (S150), the preparing of the first cover substrate 120a and the first display layer 130a may be performed ( As in S130, forming the second cover substrate 140 by forming the second common electrode 142 corresponding to the plurality of second pixels on the third substrate 141, and the second common electrode 121. Forming a second display layer 150 on the substrate) and attaching the second display layer 150 to the other surface of the transistor array substrate 110a. At this time, in the step of attaching the second display layer 150 to the other surface of the transistor array substrate 110a, as shown in FIG. 9B, the second display layer 150 is the second cover substrate 140 and the transistor. The second display layer 140 and the transistor array substrate 110a are attached to each other using the adhesive layer AD2 formed on the second display layer 150 while being aligned to be positioned between the array substrates 110a.

이러한 제1 실시예에 따른 양면표시장치는 트랜지스터 어레이 기판(110a)의 일면상에 복수의 제1 화소와 복수의 제2 화소에 각각 대응하는 두 개의 트랜지스터 어레이를 배치하더라도, 제1 표시층(130a)과 제2 표시층(150)으로 구비된 마이크로 캡슐이 트랜지스터 어레이 기판(110a)의 상면에 배치되므로, 개구율의 감소가 발생하지 않아서, 양면의 화질이 감소되지 않는 장점이 있다. 다만, 제1 실시예에 따른 양면표시장치는 화소의 턴온/턴오프 상태만을 제어하는 전기영동 표시방식으로만 구동되어, 별도로 컬러필터를 구비하지 않는 한 컬러 영상을 표시하기 어려운 문제점이 있다. In the double-side display device according to the first exemplary embodiment, even if two transistor arrays corresponding to the plurality of first pixels and the plurality of second pixels are disposed on one surface of the transistor array substrate 110a, the first display layer 130a may be used. ) And the microcapsule provided as the second display layer 150 are disposed on the upper surface of the transistor array substrate 110a, so that the reduction of the aperture ratio does not occur, and thus the image quality of both surfaces is not reduced. However, the double-sided display device according to the first embodiment is driven only by an electrophoretic display method of controlling only a turn-on / turn-off state of a pixel, and thus it is difficult to display a color image unless a separate color filter is provided.

이에, 본 발명의 제2 내지 제4 실시예에 따르면, 복수의 제1 화소는, 컬러 영상을 표시할 수 있도록, 유기발광다이오드를 이용한 유기전계발광 표시방식 또는 액정셀을 이용한 액정 표시방식으로 구동된다.Accordingly, according to the second to fourth embodiments of the present invention, the plurality of first pixels are driven by an organic light emitting display method using an organic light emitting diode or a liquid crystal display method using a liquid crystal cell so as to display a color image. do.

도 10은 본 발명의 제2 실시예에 따른 양면표시장치를 나타낸 단면도이고, 도 11a 내지 도 11d는 본 발명의 제2 실시예에 따른 양면표시장치를 제조하는 과정을 나타낸 공정도이다.10 is a cross-sectional view illustrating a double-sided display device according to a second exemplary embodiment of the present invention, and FIGS. 11A to 11D are process diagrams illustrating a process of manufacturing the double-sided display device according to the second exemplary embodiment of the present invention.

도 10에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 양면표시장치는, 일면에 유기전계발광 표시방식으로 구동되는 복수의 제1 화소와, 다른 일면에 전기영동 표시방식으로 구동되는 복수의 제2 화소를 포함하여 이루어진다. As shown in FIG. 10, the double-sided display device according to the second exemplary embodiment of the present invention includes a plurality of first pixels driven on an organic light emitting display method on one surface thereof, and a plurality of first pixels driven on an electrophoretic display method on the other surface thereof. It comprises a second pixel of.

즉, 제2 실시예에 따른 양면표시장치는, 복수의 제1 화소와 복수의 제2 화소 각각의 휘도를 제어하는 트랜지스터 어레이 기판(110b), 복수의 제1 화소에 대응하는 제1 커버기판(120b)과 제1 표시층(130b) 및 복수의 제2 화소에 대응하는 제2 커버기판(140)과 제2 표시층(150)을 포함하여 이루어진다. 여기서, 제1 표시층(130b)은 복수의 제1 화소 각각에 대응하여 형성되는 적어도 하나의 유기층(131)과 복수의 제1 화소 각각의 경계부에 대응하여 형성되는 뱅크(132)를 포함하여 이루어진다. 그리고, 제2 표시층(150)은, 제1 실시예에 따른 양면표시장치와 마찬가지로, 상반되는 극성을 갖는 두 종류의 안료입자가 분산된 용매를 밀봉한 형태로 구성된 마이크로캡슐을 포함하는 전자잉크층으로 이루어진다. That is, the double-sided display device according to the second embodiment includes a transistor array substrate 110b for controlling the luminance of each of the plurality of first pixels and the plurality of second pixels, and a first cover substrate corresponding to the plurality of first pixels. 120b), the first display layer 130b, and the second cover substrate 140 and the second display layer 150 corresponding to the plurality of second pixels. Here, the first display layer 130b includes at least one organic layer 131 formed corresponding to each of the plurality of first pixels and a bank 132 formed corresponding to a boundary of each of the plurality of first pixels. . The second display layer 150, like the double-sided display device according to the first embodiment, includes an electronic ink including microcapsules formed in a form in which a solvent in which two kinds of pigment particles having opposite polarities are dispersed is sealed. Consists of layers.

제2 실시예에 따른 트랜지스터 어레이 기판(110b)은, 제1 기판(111), 제1 기판(111) 상에 형성되는 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2), 복수의 제1 트랜지스터(TFT1)와 각각 연결되는 복수의 제1 픽셀전극(PX1), 복수의 제2 트랜지스터(TFT2)와 각각 연결되는 복수의 제2 픽셀전극(PX2), 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)의 상부에 형성되는 보호층(114)을 포함하며, 앞서 도 2에 도시한 트랜지스터 어레이 기판(110)에 대한 설명과 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다. The transistor array substrate 110b according to the second embodiment may include a first substrate 111, a plurality of first transistors TFT1, a plurality of second transistors TFT2, and a plurality of formed on the first substrate 111. A plurality of first pixel electrodes PX1 connected to the first transistor TFT1 of the plurality of pixels, a plurality of second pixel electrodes PX2 connected to the plurality of second transistors TFT2, and a plurality of first transistors TFT1 respectively; ) And a passivation layer 114 formed on the plurality of second transistors TFT2, and are the same as the description of the transistor array substrate 110 illustrated in FIG. 2. Let's do it.

제2 실시예에 따르면, 제1 커버기판(120b)은 제2 기판(121)과 복수의 제1 화소에 대응하는 제1 공통전극(122)을 포함한다. 그리고, 제1 표시층(130b)은, 트랜지스터 어레이 기판(110b) 상에 복수의 제1 화소 각각에 대응하는 적어도 하나의 유기층(131)을 포함한다. 이때, 복수의 제1 화소에 각각 대응하는 유기층(131)은 제1 픽셀전극(PX1)과 제1 공통전극(122)를 통해 주입된 캐리어에 반응하여, 특정 파장영역의 광을 각각 발생시킨다. 즉, 제1 공통전극(122), 유기물질(131) 및 제1 픽셀전극(PX1)은 캐소드전극, 유기층 및 애노드전극을 포함하는 유기발광다이오드를 구성한다. 이때, 유기층은 정공주입층, 정공수송층, 발광층, 전자수송층 및 전자주입층을 포함하여 이루어질 수 있다. 그리고, 유기층(131)는, 전류가 주입되면, 유기 분자가 여기 상태(excited state)로 들떴다가, 다시 원래의 기저 상태(ground state)로 돌아오면서 여분의 에너지를 빛으로 방출하는 원리를 이용하여 제1 화소 각각의 휘도를 표시한다.According to the second embodiment, the first cover substrate 120b includes a second substrate 121 and a first common electrode 122 corresponding to the plurality of first pixels. The first display layer 130b includes at least one organic layer 131 corresponding to each of the plurality of first pixels on the transistor array substrate 110b. In this case, the organic layer 131 corresponding to each of the plurality of first pixels reacts with the carrier injected through the first pixel electrode PX1 and the first common electrode 122 to generate light of a specific wavelength region. That is, the first common electrode 122, the organic material 131, and the first pixel electrode PX1 form an organic light emitting diode including a cathode, an organic layer, and an anode electrode. In this case, the organic layer may include a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer and an electron injection layer. In addition, the organic layer 131 uses a principle that, when a current is injected, the organic molecules enter an excited state and then return to the original ground state to emit extra energy as light. The luminance of each of the first pixels is displayed.

또한, 제2 실시예에 따르면, 제2 커버기판(140)은 제3 기판(141)과 복수의 제2 화소에 대응하는 제2 공통전극(142)을 포함한다. 또한, 제2 표시층(150)은 내측에 퍼져있는 복수의 마이크로 캡슐과, 복수의 마이크로 캡슐 사이에 채워져 있는 폴리머로 이루어진 바인더를 포함하는 전자잉크층으로 이루어지는데, 각 마이크로 캡슐은 서로 상반된 극성을 갖는 두 종류의 안료입자가 분산되어 있는 용매를 밀봉한 형태로 이루어진다. 여기서, 제2 실시예에 따른 제2 커버기판(140) 및 제2 표시층(150)은, 도 8에 도시한 제1 실시예에 따른 제2 커버기판(140) 및 제2 표시층(150)에 대한 설명과 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.In addition, according to the second embodiment, the second cover substrate 140 includes a third substrate 141 and a second common electrode 142 corresponding to the plurality of second pixels. In addition, the second display layer 150 includes a plurality of microcapsules spread therein and an electron ink layer including a binder made of a polymer filled between the plurality of microcapsules. Each microcapsule has polarities opposite to each other. It consists of the form which sealed the solvent in which the two types of pigment particle which it has disperse | distributed. Here, the second cover substrate 140 and the second display layer 150 according to the second embodiment may include the second cover substrate 140 and the second display layer 150 according to the first embodiment shown in FIG. 8. Since the description is the same as), duplicate descriptions will be omitted below.

이와 같이 구성되는 제2 실시예에 따른 양면표시장치를 제조하는 방법에 따르면, 도 4에서의 제1 커버기판(120a) 및 제1 표시층(130a)을 마련하는 단계(S130)는, 트랜지스터 어레이 기판(110b)의 상부에 복수의 제1 화소 각각의 경계부에 대응하는 뱅크(132)와 복수의 제1 화소 각각에 대응하는 적어도 하나의 유기층(131)을 형성하여, 제1 표시층(130b)을 마련하는 단계, 제2 기판(121) 상에 복수의 제1 화소에 대응하는 제1 공통전극(122)을 형성하여 제1 커버기판(120b)을 마련하는 단계, 제1 커버기판(120b)과 트랜지스터 어레이 기판(110b)을 합착하는 단계를 포함한다. 이때, 제1 표시층(130b)을 마련하는 단계에서, 도 11a에 도시된 바와 같이, 뱅크(132)는 트랜지스터 어레이 기판(110b) 상에 복수의 제1 화소 각각의 경계부에 대응하여 형성되고, 이후에, 도 11b에 도시된 바와 같이, 적어도 하나의 유기층(131)이 트랜지스터 어레이 기판(110b) 상의 뱅크(132)가 형성되지 않은 부분에 복수의 제1 화소 각각에 대응하여 형성된다. 그리고, 제1 커버기판(120b)과 트랜지스터 어레이 기판(110b)을 합착하는 단계에서, 도 11c에 도시된 바와 같이, 제1 커버기판(120b)을 제1 표시층(120b)의 상부에 정렬한 후, 유기층(131)이 형성되어 있는 트랜지스터 어레이 기판(110b)과 제1 커버기판(120b) 사이의 소정 공간에 외부로부터 산소 또는 수분이 유입되지 않도록 밀봉함과 동시에 트랜지스터 어레이 기판(110b)과 제1 커버기판(120b)을 합착한다. 또한, 제2 실시예에 따르면, 도 4에서의 제2 커버기판(140) 및 제2 표시층(150)을 마련하는 단계(S150)는, 제1 실시예에서와 같이, 제3 기판(141) 상에 복수의 제2 화소에 대응하는 제2 공통전극(142)을 형성하여 제2 커버기판을 마련하는 단계, 제2 공통전극(121) 상에 제2 표시층(150)을 마련하는 단계 및 트랜지스터 어레이 기판(110b)의 다른 일면에 제2 표시층(150)을 부착하는 단계를 포함한다. 이때, 트랜지스터 어레이 기판(110b)의 다른 일면에 제2 표시층(150)을 부착하는 단계에서, 도 11d에 도시된 바와 같이, 제2 표시층(150)이 제2 커버기판(140)과 트랜지스터 어레이 기판(110b) 사이에 위치하도록 정렬한 상태에서, 제2 표시층(150) 상에 형성된 접착층(AD)을 이용하여 제2 표시층(140)과 트랜지스터 어레이 기판(110b)를 부착한다.According to the method of manufacturing the double-sided display device according to the second embodiment configured as described above, the step (S130) of preparing the first cover substrate 120a and the first display layer 130a in FIG. The bank 132 corresponding to the boundary of each of the plurality of first pixels and the at least one organic layer 131 corresponding to each of the plurality of first pixels are formed on the substrate 110b to form the first display layer 130b. Forming a first common electrode 122 corresponding to the plurality of first pixels on the second substrate 121 to provide a first cover substrate 120b and a first cover substrate 120b. And bonding the transistor array substrate 110b to each other. In this case, in the preparing of the first display layer 130b, as illustrated in FIG. 11A, the bank 132 is formed on the transistor array substrate 110b corresponding to the boundary of each of the plurality of first pixels. Thereafter, as shown in FIG. 11B, at least one organic layer 131 is formed corresponding to each of the plurality of first pixels in a portion where the bank 132 on the transistor array substrate 110b is not formed. In the bonding of the first cover substrate 120b and the transistor array substrate 110b, as illustrated in FIG. 11C, the first cover substrate 120b is aligned with the upper portion of the first display layer 120b. Afterwards, the transistor array substrate 110b and the first cover substrate 120b are sealed to prevent oxygen or moisture from being introduced into the predetermined space between the transistor array substrate 110b and the first cover substrate 120b. 1 Attach the cover substrate 120b. In addition, according to the second embodiment, the step (S150) of preparing the second cover substrate 140 and the second display layer 150 in FIG. 4 is similar to that of the first embodiment. ) Forming a second cover substrate by forming a second common electrode 142 corresponding to the plurality of second pixels, and providing a second display layer 150 on the second common electrode 121. And attaching the second display layer 150 to the other surface of the transistor array substrate 110b. At this time, in the step of attaching the second display layer 150 to the other surface of the transistor array substrate 110b, as shown in FIG. 11D, the second display layer 150 is the second cover substrate 140 and the transistor. The second display layer 140 and the transistor array substrate 110b are attached to each other using the adhesive layer AD formed on the second display layer 150 while being aligned to be positioned between the array substrates 110b.

다음, 본 발명의 제3 및 제4 실시예에 따른 양면표시장치는, 일면에 액정 표시방식으로 구동되는 복수의 제1 화소와, 다른 일면에 전기영동 표시방식으로 구동되는 복수의 제2 화소를 포함하여 이루어진다. 이때, 제3 실시예에 따른 양면표시장치에 포함된 복수의 제1 화소는 외부로부터 입사되는 광을 이용하는 반사형 액정 표시방식으로 구동되고, 제4 실시예에 따른 양면표시장치에 포함된 복수의 제1 화소는 별도로 구비된 백라이트유닛에서 공급된 광을 이용하는 투과형 액정 표시방식으로 구동된다.Next, the double-sided display device according to the third and fourth exemplary embodiments of the present invention may include a plurality of first pixels driven on one surface by a liquid crystal display method, and a plurality of second pixels driven on the other surface by an electrophoretic display method. It is made to include. In this case, the plurality of first pixels included in the double-sided display device according to the third embodiment is driven by a reflective liquid crystal display using light incident from the outside, and the plurality of first pixels included in the double-sided display device according to the fourth embodiment. The first pixel is driven by a transmissive liquid crystal display using light supplied from a separately provided backlight unit.

먼저, 제3 실시예에 따른 양면표시장치에 대해 설명한다.First, the double-sided display device according to the third embodiment will be described.

도 12는 본 발명의 제3 실시예에 따른 양면표시장치를 나타낸 단면도이고, 도 13a 내지 도 13d는 본 발명의 제3 실시예에 따른 양면표시장치를 제조하는 과정을 나타낸 공정도이다.12 is a cross-sectional view illustrating a double-sided display device according to a third exemplary embodiment of the present invention, and FIGS. 13A to 13D are flowcharts illustrating a process of manufacturing the double-sided display device according to the third exemplary embodiment of the present invention.

본 발명의 제3 실시예에 따른 양면표시장치는 복수의 제1 화소와 복수의 제2 화소 각각의 휘도를 제어하는 트랜지스터 어레이 기판(110c), 복수의 제1 화소에 대응하는 제1 커버기판(120c)과 제1 표시층(130c) 및 복수의 제2 화소에 대응하는 제2 커버기판(140)과 제2 표시층(150)을 포함하여 이루어진다. 여기서, 제1 표시층(130c)은 전계에 따라 꼬인 방향이 조절되어 선택적으로 광을 산란하는 액정셀을 포함하는 액정층으로 이루어진다. The double-sided display device according to the third exemplary embodiment of the present invention includes a transistor array substrate 110c for controlling luminance of each of a plurality of first pixels and a plurality of second pixels, and a first cover substrate corresponding to the plurality of first pixels. And a second cover substrate 140 and a second display layer 150 corresponding to the first display layer 130c and the plurality of second pixels. Here, the first display layer 130c is formed of a liquid crystal layer including a liquid crystal cell that is twisted in accordance with an electric field and selectively scatters light.

구체적으로, 트랜지스터 어레이 기판(110c)은 제1 기판(111), 제1 기판(111) 상에 메쉬 패턴의 금속박막 형태로 형성되어 외부에서 입사된 광을 λ/2만큼 편광하여 제1 표시층(130c) 측으로 반사하는 편광반사층(117a), 편광반사층(117a) 상에 형성되는 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2), 복수의 제1 트랜지스터(TFT1)와 각각 연결되는 복수의 제1 픽셀전극(PX1), 복수의 제1 픽셀전극(PX1)과 교번하여 형성되어 복수의 제1 화소에 대응하는 공통전극이 인가되는 제1 공통전극(CX), 복수의 제2 트랜지스터(TFT2)와 각각 연결되는 복수의 제2 픽셀전극(PX2), 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)의 상부에 형성되는 보호층(114) 및 복수의 제1 픽셀전극(PX1)과 제1 공통전극(CX)를 포함한 보호층(116) 상부에 형성되는 컬러필터층(CF)을 포함하여 이루어진다. 이때, 편광반사층(117a)은 제1 기판(111) 상에 형성되고, 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)는 편광반사층(117a) 상에, 편광반사층(117a)과 절연된 상태로 형성된다. 즉, 도 12에서 구체적으로 도시되진 않았으나, 편광반사층(117a) 상부에 절연층(미도시)가 형성되고, 절연층(미도시) 상에 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2) 각각의 게이트전극(G)이 형성되고, 게이트 전극(G)을 포함한 절연층(미도시) 상에 게이트절연막(112)이 형성된다. 그리고, 제1 픽셀전극(PX1)과 제1 공통전극(CX)은 보호층(114) 상에 복수의 제1 화소 각각의 화소 개구부에 대응하여, 서로 교번하여 형성된다. 또한, 복수의 제2 콘택홀(116)은 제1 기판(111), 편광반사층(117a) 및 게이트절연막(112) 상에 형성된다. 또한, 컬러필터층(CF)은 제1 화소 각각의 화소영역에 대응하여, 보호층(114) 상에 형성되어, 제1 픽셀전극(PX1)과 공통전극(CX)를 둘러싸도록 위치한다. 이때, 컬러필터층(CF)는 광에서 특정파장영역의 광만을 투과하는 염료 또는 안료를 포함하여 이루어지며, R, G, B 중 어느 하나의 컬러에 대응할 수 있다. 이러한 점을 제외하면, 본 발명의 제3 실시예에 따른 트랜지스터 어레이 기판(110c)은, 앞서 도 2에 도시한 트랜지스터 어레이 기판(110)에 대한 설명과 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.In detail, the transistor array substrate 110c is formed on the first substrate 111 and the first substrate 111 in the form of a metal thin film in a mesh pattern to polarize light incident from the outside by λ / 2 to polarize the first display layer. A plurality of first transistors TFT1, a plurality of second transistors TFT2, and a plurality of first transistors TFT1 formed on the polarizing reflection layer 117a and the reflective reflection layer 117a reflecting toward 130c are respectively connected. The first common electrode CX and the plurality of second pixel electrodes PX1 that are alternately formed with the plurality of first pixel electrodes PX1 and to which a common electrode corresponding to the plurality of first pixels is applied A plurality of second pixel electrodes PX2 connected to the transistor TFT2, a protective layer 114 formed on the plurality of first transistors TFT1, and a plurality of second transistors TFT2, and a plurality of firsts, respectively. The color filter layer CF is formed on the passivation layer 116 including the pixel electrode PX1 and the first common electrode CX. Achieved. In this case, the polarization reflecting layer 117a is formed on the first substrate 111, and the plurality of first transistors TFT1 and the plurality of second transistors TFT2 are formed on the polarization reflecting layer 117a and the polarization reflecting layer 117a. It is formed insulated from. That is, although not specifically illustrated in FIG. 12, an insulation layer (not shown) is formed on the polarization reflection layer 117a, and the plurality of first transistors TFT1 and the plurality of second transistors are formed on the insulation layer (not shown). Each gate electrode G is formed, and a gate insulating film 112 is formed on an insulating layer (not shown) including the gate electrode G. The first pixel electrode PX1 and the first common electrode CX are alternately formed on the protective layer 114 to correspond to pixel openings of each of the plurality of first pixels. In addition, the plurality of second contact holes 116 are formed on the first substrate 111, the polarization reflection layer 117a, and the gate insulating layer 112. In addition, the color filter layer CF is formed on the passivation layer 114 to correspond to the pixel area of each of the first pixels, and is positioned to surround the first pixel electrode PX1 and the common electrode CX. In this case, the color filter layer CF may include a dye or a pigment that transmits only light of a specific wavelength region in light, and may correspond to any one of R, G, and B colors. Except for this point, since the transistor array substrate 110c according to the third embodiment of the present invention is the same as the description of the transistor array substrate 110 illustrated in FIG. 2, descriptions thereof will be omitted below. Shall be.

제3 실시예에 따른 제1 커버기판(120c)은 제2 기판(121)을 포함하여 이루어진다. 이때, 도 12에서 구체적으로 도시되진 않았으나, 제1 커버기판(120c)은 제2 기판(121)의 일면 상에 복수의 제1 화소 각각의 화소개구부 외곽에 대응하여 형성되어, 화소개구부 외곽에서의 빛샘현상을 방지하는 블랙매트릭스층(미도시)을 포함하여 이루어질 수 있다. 또한, 제1 커버기판(120c)은 트랜지스터 어레이 기판(110c)과 대향하지 않는 제2 기판(121)의 배면에 메쉬 패턴의 금속박막 형태로 형성되어, 액정층에서 외부로 진행하는 광을 편광하는 편광층(117b)을 더 포함하여 이루어진다. The first cover substrate 120c according to the third embodiment includes the second substrate 121. In this case, although not specifically illustrated in FIG. 12, the first cover substrate 120c may be formed on one surface of the second substrate 121 to correspond to an outer periphery of the pixel opening of each of the plurality of first pixels. It may comprise a black matrix layer (not shown) to prevent light leakage phenomenon. In addition, the first cover substrate 120c is formed on the back surface of the second substrate 121 that is not opposed to the transistor array substrate 110c in the form of a metal thin film in a mesh pattern, and polarizes light traveling from the liquid crystal layer to the outside. It further comprises a polarizing layer 117b.

그리고, 제1 표시층(130c)은 트랜지스터 어레이 기판(110c)과 제1 커버기판(120c) 사이에 주입되고, 전계에 따라 셀방향이 조절되어 선택적으로 광을 산란하는 액정셀을 포함하는 액정층으로 이루어진다. 이때, 제1 표시층(130c)의 액정셀은 각 제1 화소별로 제1 픽셀전극(PX1)과 제1 공통전극(CX) 사이에 형성된 전계에 따라, 셀방향이 조절되어, 외부로부터 입사되어 편광반사판(117a)에 의해 반사되고 λ/2만큼 편광된 광은 액정셀에 의해 산란되거나 또는 편광된 방향대로 편광판(117b) 측으로 향한다. 그리고, 편광판(117b)은 편광반사판(117a)에 의해 편광된 방향대로 진행하는 광, 즉, 산란되지 않은 광은 외부로 투과하지 않고, 액정셀에 의해 산란된 광만을 외부로 투과한다. 이에 따라, 제1 화소 각각의 휘도는, 제1 픽셀전극(PX1)과 제1 공통전극(CX) 사이에 형성된 전계를 대응하는 화소 개구율에 의해 조절된다. In addition, the first display layer 130c is injected between the transistor array substrate 110c and the first cover substrate 120c, and includes a liquid crystal cell in which a cell direction is adjusted according to an electric field to selectively scatter light. Is done. In this case, the liquid crystal cell of the first display layer 130c has a cell direction adjusted according to an electric field formed between the first pixel electrode PX1 and the first common electrode CX for each first pixel, and is incident from the outside. The light reflected by the polarizing reflector 117a and polarized by [lambda] / 2 is directed toward the polarizing plate 117b in the direction scattered or polarized by the liquid crystal cell. In addition, the polarizing plate 117b transmits the light traveling in the direction polarized by the polarizing reflector 117a, that is, the light that is not scattered to the outside, and transmits only the light scattered by the liquid crystal cell to the outside. Accordingly, the luminance of each of the first pixels is adjusted by the pixel aperture ratio corresponding to the electric field formed between the first pixel electrode PX1 and the first common electrode CX.

또한, 반사편광판(117a)과 편광판(117b)이 메쉬 패턴의 금속 박막으로 이루어짐에 따라, 내열성이 낮은 플라스틱으로 이루어지는 것에 비해, 반도체층(113)의 형성 공정에서 높은 열에 의해 반사편광판(117a)과 편광판(117b)의 형태가 변형되는 것이 방지될 수 있다. In addition, as the reflective polarizer 117a and the polarizer 117b are made of a metal thin film having a mesh pattern, the reflective polarizer 117a is formed by high heat in the process of forming the semiconductor layer 113, as compared with the plastic having low heat resistance. Deformation of the shape of the polarizing plate 117b can be prevented.

또한, 제3 실시예에 따르면, 제2 커버기판(140)은 제3 기판(141)과 복수의 제2 화소에 대응하는 제2 공통전극(142)을 포함한다. 또한, 제2 표시층(150)은 내측에 퍼져있는 복수의 마이크로 캡슐과, 복수의 마이크로 캡슐 사이에 채워져 있는 폴리머로 이루어진 바인더를 포함하는 전자잉크층으로 이루어지는데, 각 마이크로 캡슐은 서로 상반된 극성을 갖는 두 종류의 안료입자가 분산되어 있는 용매를 밀봉한 형태로 이루어진다. 여기서, 제3 실시예에 따른 제2 커버기판(140) 및 제2 표시층(150)은, 도 8에 도시한 제1 실시예에 따른 제2 커버기판(140) 및 제2 표시층(150)에 대한 설명과 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.In addition, according to the third embodiment, the second cover substrate 140 includes a third substrate 141 and a second common electrode 142 corresponding to the plurality of second pixels. In addition, the second display layer 150 includes a plurality of microcapsules spread therein and an electron ink layer including a binder made of a polymer filled between the plurality of microcapsules. Each microcapsule has polarities opposite to each other. It consists of the form which sealed the solvent in which the two types of pigment particle which it has disperse | distributed. Here, the second cover substrate 140 and the second display layer 150 according to the third embodiment may include the second cover substrate 140 and the second display layer 150 according to the first embodiment shown in FIG. 8. Since the description is the same as), duplicate descriptions will be omitted below.

이와 같이 구성되는 제3 실시예에 따른 양면표시장치를 제조하는 방법에 따르면, 도 6에서의 트랜지스터 어레이 기판을 마련하는 단계(S120)는, 게이트전극(G)을 형성하는 단계 이전에 편광반사층(117a)을 형성하는 단계를 더 포함하고, 복수의 제1 픽셀전극(PX1)을 형성하는 단계 이후에, 보호층(114) 상에 화소영역에 대응하여 컬러필터층(CF)을 형성하는 단계를 더 포함하며, 복수의 제1 픽셀전극(PX1)을 형성하는 단계에서, 보호층(114) 상에 복수의 제1 화소에 대응하는 제1 공통전극(CX)이 더 형성된다. 즉, 제1 공통전극(CX)과 복수의 제1 픽셀전극(PX1)은 동일한 마스크를 이용하여, 동시에 형성된다. 그리고, 편광반사층(117a)을 형성하는 단계는, 도 13a에 도시된 바와 같이, 이송기판(CSub) 상에 복수의 제2 픽셀전극(PX2)과 제1 기판(111)이 순차적으로 적층된 상태에서, 제1 기판(111) 상에 메쉬 패턴의 금속 박막 형태로 반사편광판(117a)을 형성한다. 이때, 반사편광판(117a)은 알루미늄 또는 은과 같이 반사율이 높은 금속으로 이루어질 수 있다. 그리고, 하부편광층(117c) 상부에, 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)를 전기적으로 보호하기 위한 절연층(미도시)을 형성하는 단계를 더 포함할 수 있다.According to the method of manufacturing the double-sided display device according to the third exemplary embodiment configured as described above, preparing the transistor array substrate in FIG. 6 (S120) may include forming a polarized light reflecting layer before forming the gate electrode (G). And forming the color filter layer CF on the passivation layer 114 corresponding to the pixel region after the forming of the plurality of first pixel electrodes PX1. In the forming of the plurality of first pixel electrodes PX1, a first common electrode CX corresponding to the plurality of first pixels is further formed on the passivation layer 114. That is, the first common electrode CX and the plurality of first pixel electrodes PX1 are simultaneously formed using the same mask. In the forming of the polarization reflection layer 117a, as shown in FIG. 13A, a plurality of second pixel electrodes PX2 and the first substrate 111 are sequentially stacked on the transfer substrate CSub. The reflective polarizer 117a is formed on the first substrate 111 in the form of a metal thin film having a mesh pattern. In this case, the reflective polarizer 117a may be made of a metal having high reflectance such as aluminum or silver. The method may further include forming an insulating layer (not shown) on the lower polarization layer 117c to electrically protect the plurality of first transistors TFT1 and the plurality of second transistors TFT2. .

그리고, 제3 실시예에 따르면, 도 4에서의 제1 커버기판과 제1 표시층을 마련하는 단계(S130)는, 투과성과 유연성을 갖는 물질로 이루어진 제3 기판(121)을 포함하는 제1 커버기판(120c)을 마련하는 단계, 트랜지스터 어레이 기판(110c)의 일면과 대향하여 제1 커버기판(120c)을 정렬하는 단계, 트랜지스터 어레이 기판(110c)과 제1 커버기판(120c) 사이에 액정층을 주입하여 제1 표시층(130c)을 마련하는 단계, 및 트랜지스터 어레이 기판(110c)과 제1 커버기판(120c)을 합착하는 단계를 포함한다. 이때, 제1 커버기판(120c)을 마련하는 단계는, 트랜지스터 어레이 기판(110c)과 마주하지 않는 제2 기판(미도시)의 배면에 편광판(117c)을 형성하는 단계를 포함한다. 그리고, 제1 커버기판(120c)을 정렬하는 단계에서, 도 13b에 도시된 바와 같이, 제1 커버기판(120c)을 트랜지스터 어레이 기판(110c)의 일면과 마주하도록 정렬한다. 이후, 도 13c에 도시된 바와 같이, 트랜지스터 어레이 기판(110c)과 제1 커버기판(120c) 사이에 액정층을 주입하여 제1 표시층(130c)을 마련하고, 트랜지스터 어레이 기판(110c)과 제1 커버기판(120c)을 합착한다.Further, according to the third embodiment, the step (S130) of preparing the first cover substrate and the first display layer in FIG. 4 includes a first substrate including a third substrate 121 made of a material having transparency and flexibility. Providing a cover substrate 120c, aligning the first cover substrate 120c to face one surface of the transistor array substrate 110c, and forming a liquid crystal between the transistor array substrate 110c and the first cover substrate 120c. Implanting a layer to form the first display layer 130c, and bonding the transistor array substrate 110c and the first cover substrate 120c to each other. In this case, the preparing of the first cover substrate 120c may include forming a polarizing plate 117c on a rear surface of the second substrate (not shown) that does not face the transistor array substrate 110c. In the step of aligning the first cover substrate 120c, as shown in FIG. 13B, the first cover substrate 120c is aligned to face one surface of the transistor array substrate 110c. Thereafter, as illustrated in FIG. 13C, a liquid crystal layer is injected between the transistor array substrate 110c and the first cover substrate 120c to prepare a first display layer 130c, and the transistor array substrate 110c and the first display layer 130c. 1 Attach the cover substrate 120c.

또한, 제3 실시예에 따르면, 도 4에서의 제2 커버기판(140) 및 제2 표시층(150)을 마련하는 단계(S150)는, 제3 기판(141) 상에 복수의 제2 화소에 대응하는 제2 공통전극(142)을 형성하여 제2 커버기판(140)을 마련하는 단계, 제2 공통전극(121) 상에 제2 표시층(150)을 마련하는 단계 및 트랜지스터 어레이 기판(110c)의 다른 일면에 제2 표시층(150)을 부착하는 단계를 포함한다. 이때, 트랜지스터 어레이 기판(110c)의 다른 일면에 제2 표시층(150)을 부착하는 단계에서, 도 13d에 도시된 바와 같이, 제2 표시층(150)이 제2 커버기판(140)과 트랜지스터 어레이 기판(110c) 사이에 위치하도록 정렬한 상태에서, 제2 표시층(150) 상에 형성된 접착층(AD)을 이용하여 제2 표시층(140)과 트랜지스터 어레이 기판(110c)를 부착한다.In addition, according to the third exemplary embodiment, in the preparing of the second cover substrate 140 and the second display layer 150 in FIG. 4 (S150), the plurality of second pixels on the third substrate 141 may be provided. Forming a second common electrode 142 corresponding to the second cover substrate 140, preparing a second display layer 150 on the second common electrode 121, and forming a transistor array substrate ( Attaching the second display layer 150 to the other surface of the 110c. At this time, in the step of attaching the second display layer 150 to the other surface of the transistor array substrate 110c, as shown in FIG. 13D, the second display layer 150 is the second cover substrate 140 and the transistor. The second display layer 140 and the transistor array substrate 110c are attached to each other using the adhesive layer AD formed on the second display layer 150 while being aligned to be positioned between the array substrates 110c.

다음, 제4 실시예에 따른 양면표시장치에 대해 설명한다.Next, the double-sided display device according to the fourth embodiment will be described.

도 14는 본 발명의 제4 실시예에 따른 양면표시장치를 나타낸 단면도이고, 도 15a 내지 도 15d는 본 발명의 제4 실시예에 따른 양면표시장치를 제조하는 과정을 나타낸 공정도이다.14 is a cross-sectional view illustrating a double-sided display device according to a fourth exemplary embodiment of the present invention, and FIGS. 15A to 15D are flowcharts illustrating a process of manufacturing the double-sided display device according to the fourth exemplary embodiment of the present invention.

본 발명의 제4 실시예에 따른 양면표시장치는 복수의 제1 화소와 복수의 제2 화소 각각의 휘도를 제어하는 트랜지스터 어레이 기판(110d), 복수의 제1 화소에 대응하는 제1 커버기판(120c)과 제1 표시층(130c) 및 복수의 제2 화소에 대응하는 제2 커버기판(140)과 제2 표시층(150)을 포함하여 이루어진다. 여기서, 제4 실시예에 따른 양면표시장치에서 제1 커버기판(120c), 제1 표시층(130c), 제2 커버기판(140) 및 제2 표시층(150)은, 도 12에 도시된 제3 실시예에 따른 양면표시장치에서와 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.The double-sided display device according to the fourth exemplary embodiment of the present invention includes a transistor array substrate 110d for controlling luminance of each of a plurality of first pixels and a plurality of second pixels, and a first cover substrate corresponding to the plurality of first pixels. And a second cover substrate 140 and a second display layer 150 corresponding to the first display layer 130c and the plurality of second pixels. In the double-sided display device according to the fourth embodiment, the first cover substrate 120c, the first display layer 130c, the second cover substrate 140, and the second display layer 150 are illustrated in FIG. 12. Since it is the same as in the double-sided display device according to the third embodiment, a description thereof will be omitted below.

제4 실시예에 따르면, 트랜지스터 어레이 기판(110d)은 제1 기판(111), 제1 기판(111) 상에 형성되어 제1 표시층(130c)에 광을 공급하는 백라이트유닛(160), 메쉬 패턴의 금속박막 형태로 형성되어 백라이트유닛(160)에서 제1 표시층(130c) 측으로 진행하는 광을 편광하는 하부 편광층(117c), 하부편광층(117c) 상에 형성되는 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2), 복수의 제1 트랜지스터(TFT1)와 각각 연결되는 복수의 제1 픽셀전극(PX1), 복수의 제1 픽셀전극(PX1)과 교번하여 형성되어 복수의 제1 화소에 대응하는 공통전극이 인가되는 제1 공통전극(CX), 복수의 제2 트랜지스터(TFT2)와 각각 연결되는 복수의 제2 픽셀전극(PX2), 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)의 상부에 형성되는 보호층(114) 및 복수의 제1 픽셀전극(PX1)과 제1 공통전극(CX)를 포함한 보호층(116) 상부에 형성되는 컬러필터층(CF)을 포함하여 이루어진다. 여기서, 백라이트유닛(160)은 제1 기판(111)의 일면 상의 적어도 하나의 일측 가장자리에 형성되어 광을 공급하는 광원(161) 및 제1 기판(111)의 일면 상에 형성되어 광원(161)에서 공급되는 광을 제1 표시층(130c)으로 구비된 액정층으로 전달하는 도파로(162)를 포함하여 이루어진다. 그리고, 하부 편광층(117c)은 도파로(162) 상에 형성되고, 게이트전극(G)은 하부 편광층(117c)상에 하부 편광층(117c)과 절연되어 형성된다. 즉, 도 14에서 구체적으로 도시되진 않았으나, 하부편광층(117c) 상부에 절연층(미도시)가 형성되고, 절연층(미도시) 상에 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2) 각각의 게이트전극(G)이 형성되고, 게이트 전극(G)을 포함한 절연층(미도시) 상에 게이트절연막(112)이 형성된다. 또한, 복수의 제2 콘택홀(116)은 제1 기판(111), 도파로(162), 하부편광층(117c) 및 게이트절연막(112) 상에 형성된다. 또한, 컬러필터층(CF)은 제1 화소 각각의 화소영역에 대응하여, 보호층(114) 상에 형성되어, 제1 픽셀전극(PX1)과 공통전극(CX)를 둘러싸도록 위치한다. 이때, 컬러필터층(CF)는 광에서 특정파장영역의 광만을 투과하는 염료 또는 안료를 포함하여 이루어지며, R, G, B 중 어느 하나의 컬러에 대응할 수 있다. 이러한 점을 제외하면, 본 발명의 제4 실시예에 따른 트랜지스터 어레이 기판(110d)은, 앞서 도 12에 도시한 제3 실시예에 따른 트랜지스터 어레이 기판(110c)에 대한 설명과 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.According to the fourth embodiment, the transistor array substrate 110d is formed on the first substrate 111 and the first substrate 111 to supply light to the first display layer 130c and the mesh. A plurality of first transistors formed on the lower polarizing layer 117c and the lower polarizing layer 117c which are formed in a patterned metal thin film and polarize light traveling from the backlight unit 160 to the first display layer 130c. A plurality of first pixel electrodes PX1 and a plurality of first pixel electrodes PX1 connected to the TFT1, the plurality of second transistors TFT2, and the plurality of first transistors TFT1, respectively, A first common electrode CX to which a common electrode corresponding to the first pixel of the pixel is applied, a plurality of second pixel electrodes PX2 connected to the plurality of second transistors TFT2, and a plurality of first transistors TFT1, respectively And a first common electric field with the passivation layer 114 and the plurality of first pixel electrodes PX1 formed on the plurality of second transistors TFT2. Comprises a color filter layer (CF) is formed on an upper protective layer (116) including (CX). Here, the backlight unit 160 is formed on at least one side edge of one surface of the first substrate 111 and is formed on one surface of the first substrate 111 and the light source 161 to supply light. And a waveguide 162 for transmitting the light supplied from the light source to the liquid crystal layer provided as the first display layer 130c. The lower polarization layer 117c is formed on the waveguide 162, and the gate electrode G is insulated from the lower polarization layer 117c on the lower polarization layer 117c. That is, although not specifically illustrated in FIG. 14, an insulating layer (not shown) is formed on the lower polarization layer 117c, and a plurality of first transistors TFT1 and a plurality of second transistors are disposed on the insulating layer (not shown). A gate electrode G of each of the transistors TFT2 is formed, and a gate insulating film 112 is formed on an insulating layer (not shown) including the gate electrode G. In addition, the plurality of second contact holes 116 are formed on the first substrate 111, the waveguide 162, the lower polarization layer 117c, and the gate insulating layer 112. In addition, the color filter layer CF is formed on the passivation layer 114 to correspond to the pixel area of each of the first pixels, and is positioned to surround the first pixel electrode PX1 and the common electrode CX. In this case, the color filter layer CF may include a dye or a pigment that transmits only light of a specific wavelength region in light, and may correspond to any one of R, G, and B colors. Except for this, the transistor array substrate 110d according to the fourth embodiment of the present invention is the same as the description of the transistor array substrate 110c according to the third embodiment shown in FIG. 12. Duplicate explanations will be omitted.

이와 같이 구성되는 제4 실시예에 따른 양면표시장치를 제조하는 방법에 따르면, 도 6에서의 트랜지스터 어레이 기판을 마련하는 단계(S120)는, 게이트전극(G)을 형성하는 단계 이전에 백라이트유닛(160)을 형성하는 단계와 편광반사층(117a)을 형성하는 단계를 더 포함하고, 복수의 제1 픽셀전극(PX1)을 형성하는 단계 이후에, 보호층(114) 상에 화소영역에 대응하여 컬러필터층(CF)을 형성하는 단계를 더 포함하며, 복수의 제1 픽셀전극(PX1)을 형성하는 단계에서, 보호층(114) 상에 복수의 제1 화소에 대응하는 제1 공통전극(CX)이 더 형성된다. 즉, 제1 공통전극(CX)과 복수의 제1 픽셀전극(PX1)은 동일한 마스크를 이용하여, 동시에 형성된다. According to the method of manufacturing the double-sided display device according to the fourth embodiment configured as described above, preparing the transistor array substrate (S120) in FIG. 6 may include a backlight unit before forming the gate electrode (G). And forming the polarization reflection layer 117a, and after forming the plurality of first pixel electrodes PX1, the color corresponding to the pixel area on the protective layer 114. The method may further include forming the filter layer CF, and in the forming of the plurality of first pixel electrodes PX1, the first common electrode CX corresponding to the plurality of first pixels on the passivation layer 114. This is further formed. That is, the first common electrode CX and the plurality of first pixel electrodes PX1 are simultaneously formed using the same mask.

그리고, 백라이트 유닛을 형성하는 단계는, 제1 기판(111)의 일면의 적어도 일측 가장자리에 광원(161)을 형성하는 단계와 제1 기판(111)의 일면 상에 도파로(162)를 형성하는 단계를 포함한다. 이후, 편광반사층(117a)을 형성하는 단계에서, 도 15a에 도시된 바와 같이, 하부편광층(117c)은 도파로(162) 상에 메쉬 패턴을 갖는 금속박막 형태로 형성된다. 그리고, 하부편광층(117c) 상부에, 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)를 전기적으로 보호하기 위한 절연층(미도시)을 형성하는 단계를 더 포함할 수 있다. The forming of the backlight unit may include forming a light source 161 on at least one edge of one surface of the first substrate 111 and forming a waveguide 162 on one surface of the first substrate 111. It includes. Subsequently, in the step of forming the polarization reflection layer 117a, as shown in FIG. 15A, the lower polarization layer 117c is formed in the form of a metal thin film having a mesh pattern on the waveguide 162. The method may further include forming an insulating layer (not shown) on the lower polarization layer 117c to electrically protect the plurality of first transistors TFT1 and the plurality of second transistors TFT2. .

제4 실시예에 따르면, 도 4에서의 제1 커버기판과 제1 표시층을 마련하는 단계(S130)는, 투과성과 유연성을 갖는 물질로 이루어진 제3 기판(121)을 포함하는 제1 커버기판(120c)을 마련하는 단계, 트랜지스터 어레이 기판(110d)의 일면과 대향하여 제1 커버기판(120c)을 정렬하는 단계, 트랜지스터 어레이 기판(110d)과 제1 커버기판(120c) 사이에 액정층을 주입하여 제1 표시층(130c)을 마련하는 단계, 및 트랜지스터 어레이 기판(110d)과 제1 커버기판(120c)을 합착하는 단계를 포함한다. 이때, 제1 커버기판(120c)을 마련하는 단계는, 트랜지스터 어레이 기판(110d)과 마주하지 않는 제2 기판(미도시)의 배면에 상부편광판(117c)을 형성하는 단계를 포함한다. 그리고, 제1 커버기판(120c)을 정렬하는 단계에서, 도 15b에 도시된 바와 같이, 제1 커버기판(120c)을 트랜지스터 어레이 기판(110d)의 일면과 마주하도록 정렬한다. 이후, 도 15c에 도시된 바와 같이, 트랜지스터 어레이 기판(110d)과 제1 커버기판(120c) 사이에 액정층을 주입하여 제1 표시층(130c)을 마련하고, 트랜지스터 어레이 기판(110d)과 제1 커버기판(120c)을 합착한다.According to the fourth embodiment, the preparing of the first cover substrate and the first display layer (S130) in FIG. 4 includes a first cover substrate including a third substrate 121 made of a material having transparency and flexibility. Preparing a 120c, arranging the first cover substrate 120c to face one surface of the transistor array substrate 110d, and forming a liquid crystal layer between the transistor array substrate 110d and the first cover substrate 120c. Implanting the first display layer 130c and bonding the transistor array substrate 110d and the first cover substrate 120c to each other. In this case, the preparing of the first cover substrate 120c may include forming the upper polarizing plate 117c on the rear surface of the second substrate (not shown) that does not face the transistor array substrate 110d. In the step of aligning the first cover substrate 120c, as shown in FIG. 15B, the first cover substrate 120c is aligned to face one surface of the transistor array substrate 110d. Thereafter, as illustrated in FIG. 15C, a liquid crystal layer is injected between the transistor array substrate 110d and the first cover substrate 120c to prepare the first display layer 130c, and the transistor array substrate 110d and the first display layer 130c are formed. 1 Attach the cover substrate 120c.

또한, 제4 실시예에 따르면, 도 4에서의 제2 커버기판(140) 및 제2 표시층(150)을 마련하는 단계(S150)는, 제3 기판(141) 상에 복수의 제2 화소에 대응하는 제2 공통전극(142)을 형성하여 제2 커버기판(140)을 마련하는 단계, 제2 공통전극(121) 상에 제2 표시층(150)을 마련하는 단계 및 트랜지스터 어레이 기판(110d)의 다른 일면에 제2 표시층(150)을 부착하는 단계를 포함한다. 이때, 트랜지스터 어레이 기판(110d)의 다른 일면에 제2 표시층(150)을 부착하는 단계에서, 도 15d에 도시된 바와 같이, 제2 표시층(150)이 제2 커버기판(140)과 트랜지스터 어레이 기판(110d) 사이에 위치하도록 정렬한 상태에서, 제2 표시층(150) 상에 형성된 접착층(AD)을 이용하여 제2 표시층(140)과 트랜지스터 어레이 기판(110d)를 부착한다.In addition, according to the fourth exemplary embodiment, in the preparing of the second cover substrate 140 and the second display layer 150 in FIG. 4 (S150), the plurality of second pixels on the third substrate 141 may be provided. Forming a second common electrode 142 corresponding to the second cover substrate 140, preparing a second display layer 150 on the second common electrode 121, and forming a transistor array substrate ( Attaching the second display layer 150 to the other surface of 110d). At this time, in the step of attaching the second display layer 150 to the other surface of the transistor array substrate 110d, as shown in FIG. 15D, the second display layer 150 is the second cover substrate 140 and the transistor. The second display layer 140 and the transistor array substrate 110d are attached to each other using the adhesive layer AD formed on the second display layer 150 while being aligned to be positioned between the array substrates 110d.

이상과 같이, 본 발명의 실시예에 따른 양면표시장치는 일면에 형성되는 복수의 제1 화소와 다른 일면에 형성되는 복수의 제2 화소를 포함하여 이루어지고, 복수의 제1 화소와 복수의 제2 화소를 각각 제어하는 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)를 포함하여, 양면에 서로 다른 영상정보를 표시한다. 이때, 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)는 동일한 기판(111)의 일면 상에 형성되고, 복수의 제1 화소 각각에 대응하는 화소전압을 인가하는 복수의 제1 픽셀전극(PX1)은 상기 기판(111)의 상면에 형성되고, 복수의 제2 화소 각각에 대응하는 화소전압을 인가하는 복수의 제2 픽셀전극(PX2)은 기판의 배면에 형성되므로, 복수의 제1 화소와 복수의 제2 화소 모두에 대응하는 트랜지스터 어레이 기판을 마련할 수 있다. 이에 따라, 복수의 제1 화소와 복수의 제2 화소 각각에 대응하는 트랜지스터 어레이 기판을 구비하는 종래기술에 비해, 적어도 하나의 기판을 제거할 수 있어, 두께가 감소하고 무게가 절감될 수 있다. 그리고, 하나의 기판(111) 상에 복수의 제1 트랜지스터(TFT1)와 복수의 제2 트랜지스터(TFT2)가 동시에 형성되고 두 개의 기판을 부착할 필요가 없으므로, 제조공정이 더욱 용이해지고, 제조비용이 감소하여, 수율이 향상될 수 있다. 또한, 두 개의 트랜지스터 어레이 기판을 부착한 종래기술과 달리, 유연한(flexible) 하나의 기판만을 이용하여 트랜지스터 어레이 기판을 형성할 수 있으므로, 유연성을 갖도록 제작될 수 있어, 실용성이 향상될 수 있다. As described above, the double-sided display device according to the exemplary embodiment of the present invention includes a plurality of first pixels formed on one surface and a plurality of second pixels formed on the other surface, and includes a plurality of first pixels and a plurality of first pixels. A plurality of first transistors TFT1 and a plurality of second transistors TFT2 respectively controlling two pixels are included to display different image information on both surfaces. In this case, the plurality of first transistors TFT1 and the plurality of second transistors TFT2 are formed on one surface of the same substrate 111, and the plurality of first transistors applying pixel voltages corresponding to each of the plurality of first pixels. The pixel electrode PX1 is formed on the top surface of the substrate 111, and the plurality of second pixel electrodes PX2 that apply pixel voltages corresponding to each of the plurality of second pixels are formed on the back surface of the substrate. A transistor array substrate corresponding to both the first pixel and the plurality of second pixels may be provided. Accordingly, at least one substrate can be removed, compared to the prior art having a transistor array substrate corresponding to each of the plurality of first pixels and the plurality of second pixels, thereby reducing thickness and weight. In addition, since a plurality of first transistors TFT1 and a plurality of second transistors TFT2 are simultaneously formed on one substrate 111 and two substrates do not need to be attached, the manufacturing process becomes easier and the manufacturing cost is increased. By this decrease, the yield can be improved. In addition, unlike the prior art in which two transistor array substrates are attached, since the transistor array substrate may be formed using only one flexible substrate, the transistor array substrate may be manufactured to have flexibility, thereby improving practicality.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes may be made without departing from the technical spirit of the present invention.

100: 양면표시장치 110: 트랜지스터 어레이 기판
111: 제1 기판 TFT1: 제1 트랜지스터(제1 스위칭 소자)
TFT2: 제2 트랜지스터(제2 스위칭 소자)
PX1: 제1 픽셀전극 PX2: 제2 픽셀전극
120: 제1 커버기판 130: 제1 표시층
140: 제2 커버기판 150: 제2 표시층
100: double-sided display device 110: transistor array substrate
111: first substrate TFT1: first transistor (first switching element)
TFT2: second transistor (second switching element)
PX1: first pixel electrode PX2: second pixel electrode
120: first cover substrate 130: first display layer
140: second cover substrate 150: second display layer

Claims (31)

일면에 제1 표시부 및 다른 일면에 제2 표시부를 구비하여 양면에서 영상정보를 표시하는 양면표시장치에 있어서,
제1 기판;
상기 제1 기판의 일면에 형성되며 상기 제1 표시부를 구성하는 복수의 제1 단위화소;
상기 제1 기판의 다른 일면에 형성되며 상기 제2 표시부를 구성하는 복수의 제2 단위화소;
상기 제1 기판 상에 형성되며 상기 복수의 제1 단위화소에 각각 대응되는 복수의 제1 스위칭 소자와, 상기 복수의 제1 스위칭 소자와 동일면에 형성되며 상기 복수의 제2 단위화소에 각각 대응되는 복수의 제2 스위칭 소자를 포함하는 어레이 기판;
상기 제1 표시부에 형성되어 있는 제1 표시층; 및
상기 제2 표시부에 형성되어 있는 제2 표시층을 포함하는 것을 특징으로 하는 양면표시장치.
A double-sided display device for displaying image information on both sides by having a first display unit on one side and a second display unit on the other side,
A first substrate;
A plurality of first unit pixels formed on one surface of the first substrate and constituting the first display unit;
A plurality of second unit pixels formed on the other surface of the first substrate and constituting the second display unit;
A plurality of first switching elements formed on the first substrate and respectively corresponding to the plurality of first unit pixels, and formed on the same surface as the plurality of first switching elements and respectively corresponding to the plurality of second unit pixels. An array substrate including a plurality of second switching elements;
A first display layer formed on the first display unit; And
And a second display layer formed on the second display unit.
제1항에 있어서,
상기 제1 표시부는 상기 어레이 기판의 일면과 대향하는 제1 커버기판을 더 포함하고,
상기 제2 표시부는 상기 어레이 기판의 다른 일면과 대향하는 제2 커버기판을 더 포함하는 것을 특징으로 하는 양면표시장치.
The method of claim 1,
The first display unit further includes a first cover substrate facing one surface of the array substrate,
And the second display unit further comprises a second cover substrate facing the other surface of the array substrate.
제1항에 있어서,
상기 제1 기판은,
소정의 용매에 대하여 용해성을 갖고 내열성을 갖는 유연한 플라스틱 물질로 이루어짐을 특징으로 하는 양면표시장치.
The method of claim 1,
The first substrate,
A double-sided display device comprising a flexible plastic material that is soluble in a predetermined solvent and has heat resistance.
제3항에 있어서,
상기 제1 기판은 폴리이미드(Polyimide)로 이루어짐을 특징으로 하는 양면표시장치.
The method of claim 3,
And the first substrate is made of polyimide.
제1항에 있어서,
상기 복수의 제1 스위칭 소자와 상기 복수의 제2 스위칭 소자 각각은,
상기 제1 기판 상에 형성되는 게이트전극;
상기 게이트전극을 포함한 제1 기판의 전면에 형성되는 게이트절연층;
상기 게이트절연층 상에 상기 게이트전극과 적어도 일부가 중첩되어 형성되는 반도체층; 및
상기 반도체층 상에 상기 게이트전극의 양측과 각각 중첩되어 형성되는 소스전극과 드레인전극을 포함하여 이루어진 박막 트랜지스터임을 특징으로 하는 양면표시장치.
The method of claim 1,
Each of the plurality of first switching elements and the plurality of second switching elements,
A gate electrode formed on the first substrate;
A gate insulating layer formed on an entire surface of the first substrate including the gate electrode;
At least a portion of the semiconductor layer overlapping the gate electrode on the gate insulating layer; And
And a thin film transistor including a source electrode and a drain electrode formed on the semiconductor layer and overlapping both sides of the gate electrode.
제1항에 있어서,
상기 어레이 기판은,
상기 복수의 제1 스위칭 소자와 각각 연결되는 복수의 제1 픽셀전극; 및
상기 복수의 제2 스위칭 소자와 각각 연결되는 복수의 제2 픽셀전극을 더 포함하여 이루어짐을 특징으로 하는 양면표시장치.
The method of claim 1,
The array substrate,
A plurality of first pixel electrodes connected to the plurality of first switching elements, respectively; And
And a plurality of second pixel electrodes connected to the plurality of second switching elements, respectively.
제1항에 있어서,
상기 어레이 기판은,
상기 복수의 제1 스위칭 소자와 복수의 제2 스위칭 소자를 덮어서 표면을 보호하는 보호층;
상기 보호층 상에 형성되고, 상기 보호층에 형성되며 상기 복수의 제1 단위화소에 각각 대응되는 복수의 제1 콘택홀을 통해 상기 복수의 제1 스위칭 소자와 각각 연결되는 복수의 제1 픽셀전극; 및
상기 제1 기판의 배면에 형성되며 제2 단위화소에 각각 대응되는 복수의 제2 콘택홀을 통해 상기 복수의 제2 스위칭 소자와 각각 연결되는 복수의 제2 픽셀전극을 더 포함함을 특징으로 하는 양면표시장치.
The method of claim 1,
The array substrate,
A protective layer covering a surface of the plurality of first switching elements and the plurality of second switching elements to protect a surface thereof;
A plurality of first pixel electrodes formed on the passivation layer and connected to the plurality of first switching elements through a plurality of first contact holes respectively formed on the passivation layer and corresponding to the plurality of first unit pixels, respectively. ; And
And a plurality of second pixel electrodes formed on a rear surface of the first substrate and connected to the plurality of second switching elements through a plurality of second contact holes respectively corresponding to the second unit pixels. Duplex Display.
제1항에 있어서,
상기 제1 및 제2 표시층은, 전자잉크층을 각각 포함함을 특징으로 하는 양면표시장치.
The method of claim 1,
And the first and second display layers each include an electronic ink layer.
제8항에 있어서,
상기 제1 표시층은, 상기 제1 픽셀전극과 더불어 상기 제1 표시층의 전자잉크층에 전계를 인가하는 제1 공통전극을 더 포함하고,
상기 제2 표시층은 상기 제2 픽셀전극과 더불어 상기 제2 표시층의 전자잉크층에 전계를 인가하는 제2 공통전극을 더 포함함을 특징으로 하는 양면표시장치.
The method of claim 8,
The first display layer further includes a first common electrode configured to apply an electric field to the electron ink layer of the first display layer together with the first pixel electrode.
And the second display layer further includes a second common electrode configured to apply an electric field to the electron ink layer of the second display layer together with the second pixel electrode.
제7항에 있어서,
상기 제1 표시층은, 유기전계발광층을 포함하고,
상기 제2 표시층은 전자잉크층을 포함함을 특징으로 하는 양면표시장치.
The method of claim 7, wherein
The first display layer includes an organic light emitting layer,
And the second display layer comprises an electron ink layer.
제10항에 있어서,
상기 제1 표시층은, 상기 복수의 제1 단위화소 각각의 경계부에 대응하여 형성되는 뱅크 및 상기 어레이 기판의 일면과 대향하는 제1 커버기판을 더 포함하고,
상기 유기전계발광층은 상기 복수의 제1 단위화소 각각에 대응하여 형성되는 적어도 하나의 유기층이고,
상기 제1 커버기판은 투명성과 유연성을 가지는 제2 기판과 상기 제2 기판의 일면에 형성되는 공통전극을 포함함을 특징으로 하는 양면표시장치.
The method of claim 10,
The first display layer further includes a bank formed corresponding to each boundary of each of the plurality of first unit pixels, and a first cover substrate facing one surface of the array substrate.
The organic light emitting layer is at least one organic layer formed corresponding to each of the plurality of first unit pixels,
And the first cover substrate includes a second substrate having transparency and flexibility and a common electrode formed on one surface of the second substrate.
제1항에 있어서,
상기 제1 표시층은, 전계에 따라 선택적으로 광을 산란하는 액정셀을 포함하는 액정층으로 이루어지고,
상기 제2 표시층은 전자잉크층을 포함함을 특징으로 하는 양면표시장치.
The method of claim 1,
The first display layer is formed of a liquid crystal layer including a liquid crystal cell that selectively scatters light according to an electric field,
And the second display layer comprises an electron ink layer.
제12항에 있어서,
상기 어레이 기판은,
상기 복수의 제1 단위화소에 대응하고, 상기 보호층 상에 상기 제1 픽셀전극과 교번하여 형성되는 제2 공통전극을 더 포함함을 특징으로 하는 양면표시장치.
The method of claim 12,
The array substrate,
And a second common electrode corresponding to the plurality of first unit pixels and alternately formed on the passivation layer with the first pixel electrode.
제12항에 있어서,
상기 제1 표시부는 투명성과 유연성을 갖는 제2 기판과 상기 제2 기판 상에 메쉬 패턴의 금속박막 형태로 형성되고, 액정층에서 외부로 진행하는 광을 편광하는 편광층을 더 포함하고,
상기 어레이 기판은 상기 제1 기판 상에 메쉬 패턴의 금속박막 형태로 형성되고, 외부에서 입사된 광을 편광하여 상기 액정층으로 반사하는 편광반사층을 더 포함함을 특징으로 하는 양면표시장치.
The method of claim 12,
The first display unit further includes a second substrate having transparency and flexibility, and a polarizing layer formed on the second substrate in the form of a metal thin film in a mesh pattern and polarizing light traveling from the liquid crystal layer to the outside.
And the array substrate is formed in the form of a metal pattern of a mesh pattern on the first substrate, and further comprises a polarization reflection layer that polarizes the light incident from the outside and reflects the light to the liquid crystal layer.
제12항에 있어서,
상기 제1 표시부는 투명성과 유연성을 갖는 제2 기판과 상기 제2 기판 상에 메쉬 패턴의 금속박막 형태로 형성되고, 액정층에서 외부로 진행하는 광을 편광하는 제1 편광층을 더 포함하고,
상기 어레이 기판은,
상기 제1 기판의 일면 상의 적어도 하나의 일측 가장자리에 형성되어 광을 공급하는 광원과 상기 제1 기판의 일면 상에 형성되어 상기 광원으로부터 공급된 광을 상기 액정층 측으로 전달하는 도파로를 포함하여 이루어지는 백라이트유닛; 및 상기 도파로 상에 메쉬 패턴의 금속박막 형태로 형성되어 상기 도파로에서 상기 액정층으로 입사되는 광을 편광하는 제2 편광층을 더 포함함을 특징으로 하는 양면표시장치.
The method of claim 12,
The first display unit further includes a second substrate having transparency and flexibility, and a first polarization layer formed on the second substrate in the form of a metal thin film in a mesh pattern, and polarizing light traveling from the liquid crystal layer to the outside.
The array substrate,
A backlight including a light source formed on at least one side edge of one surface of the first substrate to supply light and a waveguide formed on one surface of the first substrate to transfer light supplied from the light source to the liquid crystal layer; unit; And a second polarization layer formed on the waveguide in the form of a metal thin film having a mesh pattern to polarize light incident from the waveguide into the liquid crystal layer.
일면에 형성되는 복수의 제1 화소 및 다른 일면에 형성되는 복수의 제2 화소를 포함하여 양면에 영상정보를 표시하는 양면표시장치를 제조하는 방법에 있어서,
이송기판 상에 상기 복수의 제2 화소에 각각 대응하는 복수의 제1 픽셀전극을 형성하는 단계;
상기 복수의 제1 픽셀전극을 포함하는 상기 이송기판 상의 일부에 유연성을 갖는 제1 기판을 형성하는 단계;
상기 제1 기판과, 상기 복수의 제1 화소에 각각 대응하는 복수의 제1 트랜지스터와, 상기 복수의 제2 화소에 각각 대응하는 복수의 제2 트랜지스터를 포함하는 트랜지스터 어레이 기판을 마련하는 단계;
상기 트랜지스터 어레이 기판의 일면 상에, 상기 복수의 제1 화소에 대응하는 제1 표시층을 마련하는 단계;
상기 제1 기판과 상기 이송기판을 분리하여, 상기 트랜지스터 어레이 기판에서 상기 이송기판을 제거하는 단계; 및
상기 트랜지스터 어레이 기판의 다른 일면 상에, 상기 복수의 제2 화소에 대응하는 제2 표시층을 마련하는 단계를 포함함을 특징으로 하는 양면표시장치의 제조방법.
1. A method of manufacturing a double-side display device for displaying image information on both surfaces, including a plurality of first pixels formed on one surface and a plurality of second pixels formed on the other surface.
Forming a plurality of first pixel electrodes respectively corresponding to the plurality of second pixels on a transfer substrate;
Forming a flexible first substrate on a portion of the transfer substrate including the plurality of first pixel electrodes;
Providing a transistor array substrate including the first substrate, a plurality of first transistors respectively corresponding to the plurality of first pixels, and a plurality of second transistors respectively corresponding to the plurality of second pixels;
Providing a first display layer corresponding to the plurality of first pixels on one surface of the transistor array substrate;
Removing the transfer substrate from the transistor array substrate by separating the first substrate and the transfer substrate; And
And providing a second display layer on the other surface of the transistor array substrate, the second display layer corresponding to the plurality of second pixels.
제16항에 있어서,
상기 제1 기판을 형성하는 단계는,
상기 이송기판 상에, 소정의 용매에 대하여 용해성을 갖고, 내열성을 갖는 유연한 플라스틱 물질을 코팅하는 단계를 포함함을 특징으로 하는 양면표시장치의 제조방법.
The method of claim 16,
Forming the first substrate,
And coating a flexible plastic material that is soluble in a predetermined solvent and has heat resistance on the transfer substrate.
제17항에 있어서,
상기 제1 기판을 형성하는 단계에서, 상기 플라스틱 물질은 폴리이미드임을 특징으로 하는 양면표시장치의 제조방법.
The method of claim 17,
And forming the first substrate, wherein the plastic material is polyimide.
제16항에 있어서,
상기 트랜지스터 어레이 기판을 마련하는 단계는,
상기 복수의 제1 트랜지스터와 상기 복수의 제2 트랜지스터 각각에 대응하여, 상기 제1 기판 상에 게이트전극을 형성하는 단계;
상기 게이트전극을 포함한 상기 제1 기판의 전면에 게이트절연층을 형성하는 단계;
상기 복수의 제1 트랜지스터와 상기 복수의 제2 트랜지스터 각각에 대응하여, 상기 게이트절연층 상에 상기 게이트전극과 적어도 일부가 중첩되는 반도체층을 형성하는 단계;
상기 복수의 제1 픽셀전극의 일부영역에 각각 대응하는 복수의 제1 콘택홀을 형성하는 단계;
상기 복수의 제1 트랜지스터와 상기 복수의 제2 트랜지스터 각각에 대응하여, 상기 반도체층 상에 상기 게이트전극의 양측과 각각 중첩되는 소스전극과 드레인전극을 형성하는 단계; 및
상기 반도체층 및 상기 소스전극과 드레인전극을 포함한 상기 게이트절연층의 전면에 보호층을 형성하는 단계를 포함함을 특징으로 하는 양면표시장치의 제조방법.
The method of claim 16,
Preparing the transistor array substrate,
Forming a gate electrode on the first substrate corresponding to each of the plurality of first transistors and the plurality of second transistors;
Forming a gate insulating layer on an entire surface of the first substrate including the gate electrode;
Forming a semiconductor layer corresponding to each of the plurality of first transistors and the plurality of second transistors, the semiconductor layer at least partially overlapping the gate electrode on the gate insulating layer;
Forming a plurality of first contact holes respectively corresponding to partial regions of the plurality of first pixel electrodes;
Forming a source electrode and a drain electrode on the semiconductor layer, respectively corresponding to both sides of the gate electrode, corresponding to each of the plurality of first transistors and the plurality of second transistors; And
And forming a protective layer on an entire surface of the gate insulating layer including the semiconductor layer, the source electrode, and the drain electrode.
제19항에 있어서,
상기 소스전극과 드레인전극을 형성하는 단계에서, 상기 복수의 제2 트랜지스터는 상기 복수의 제1 콘택홀을 통해 상기 복수의 제1 픽셀전극과 각각 연결됨을 특징으로 하는 양면표시장치의 제조방법.
20. The method of claim 19,
In the forming of the source electrode and the drain electrode, the plurality of second transistors are connected to the plurality of first pixel electrodes through the plurality of first contact holes, respectively.
제20항에 있어서,
상기 트랜지스터 어레이 기판을 마련하는 단계는,
상기 보호층 상에 상기 복수의 제1 트랜지스터에 각각 대응하는 복수의 제2 콘택홀을 형성하는 단계; 및
상기 보호층 상에 상기 복수의 제2 콘택홀을 통해 상기 복수의 제1 트랜지스터와 각각 연결되는 복수의 제2 픽셀전극을 형성하는 단계를 더 포함함을 특징으로 하는 양면표시장치의 제조방법.
The method of claim 20,
Preparing the transistor array substrate,
Forming a plurality of second contact holes respectively corresponding to the plurality of first transistors on the protective layer; And
And forming a plurality of second pixel electrodes respectively connected to the plurality of first transistors through the plurality of second contact holes on the passivation layer.
제20항에 있어서,
상기 제2 표시층을 마련하는 단계는,
투과성과 유연성을 갖는 물질로 이루어진 제2 지지기판의 일면 상에 상기 복수의 제2 화소에 대응하는 제1 공통전극을 형성하여, 제1 커버기판을 마련하는 단계;
상기 제1 공통전극 상에, 상반되는 극성을 갖는 두 종류의 안료입자가 분산된 용매를 밀봉한 형태로 구성된 마이크로캡슐을 포함하는 전자잉크층으로 상기 제2 표시층을 형성하는 단계; 및
상기 제2 표시층이 상기 복수의 제2 픽셀전극과 상기 제1 공통전극 사이에 위치하도록, 상기 트랜지스터 어레이 기판의 다른 일면에 상기 제2 표시층을 부착하는 단계를 포함함을 특징으로 하는 양면표시장치의 제조방법.
The method of claim 20,
Preparing the second display layer may include
Providing a first cover substrate by forming a first common electrode corresponding to the plurality of second pixels on one surface of a second support substrate made of a material having transparency and flexibility;
Forming the second display layer on the first common electrode with an electron ink layer including microcapsules formed in a form in which a solvent in which two kinds of pigment particles having opposite polarities are dispersed is sealed; And
And attaching the second display layer to another surface of the transistor array substrate such that the second display layer is positioned between the plurality of second pixel electrodes and the first common electrode. Method of manufacturing the device.
제22항에 있어서,
상기 제1 표시층을 마련하는 단계는,
투과성과 유연성을 갖는 물질로 이루어진 제3 기판의 일면 상에, 상기 복수의 제1 화소에 대응하는 제2 공통전극을 형성하여, 제2 커버기판을 마련하는 단계;
상기 제2 공통전극 상에, 상반되는 극성을 갖는 두 종류의 안료입자가 분산된 용매를 밀봉한 형태의 마이크로캡슐을 포함하는 전자잉크층으로 상기 제1 표시층을 형성하는 단계; 및
상기 제1 표시층이 상기 복수의 제1 픽셀전극과 상기 제2 공통전극 사이에 위치하도록, 상기 트랜지스터 어레이 기판의 일면에 상기 제1 표시층을 부착하는 단계를 포함함을 특징으로 하는 양면표시장치의 제조방법.
The method of claim 22,
Preparing the first display layer may include
Preparing a second cover substrate by forming a second common electrode corresponding to the plurality of first pixels on one surface of a third substrate made of a material having transparency and flexibility;
Forming the first display layer on the second common electrode by using an electron ink layer including a microcapsule in which a solvent in which two kinds of pigment particles having opposite polarities are dispersed is sealed; And
And attaching the first display layer to one surface of the transistor array substrate such that the first display layer is positioned between the plurality of first pixel electrodes and the second common electrode. Manufacturing method.
제23항에 있어서,
상기 트랜지스터 어레이 기판을 마련하는 단계는, 상기 복수의 제2 콘택홀을 형성하는 단계 이전에, 상기 복수의 제2 트랜지스터 상부에 평탄한 상부보호층을 형성하는 단계를 더 포함하고,
상기 복수의 제2 픽셀전극을 형성하는 단계에서, 상기 복수의 제2 픽셀전극은 상기 상부보호층 상에 형성됨을 특징으로 하는 양면표시장치의 제조방법.
The method of claim 23, wherein
The preparing of the transistor array substrate may further include forming a planar upper passivation layer on the plurality of second transistors before forming the plurality of second contact holes.
And in the forming of the plurality of second pixel electrodes, the plurality of second pixel electrodes is formed on the upper passivation layer.
제22항에 있어서,
상기 제1 표시층을 마련하는 단계는,
상기 트랜지스터 어레이 기판의 상부에, 상기 복수의 제1 화소 각각의 경계부에 대응하는 뱅크와, 상기 복수의 제1 화소 각각에 대응하는 적어도 하나의 유기층으로 상기 제1 표시층을 형성하는 단계;
투과성과 유연성을 갖는 물질로 이루어진 제3 기판의 일면 상에 상기 복수의 제1 화소에 대응하는 제2 공통전극을 형성하여, 제2 커버기판을 마련하는 단계; 및
제1 표시층이 상기 제2 공통전극과 상기 복수의 제1 픽셀전극 사이에 위치하도록, 상기 제2 커버기판과 상기 트랜지스터 어레이 기판을 합착하는 단계를 포함함을 특징으로 하는 양면표시장치의 제조방법.
The method of claim 22,
Preparing the first display layer may include
Forming the first display layer on the transistor array substrate with a bank corresponding to a boundary of each of the plurality of first pixels and at least one organic layer corresponding to each of the plurality of first pixels;
Providing a second cover substrate by forming a second common electrode corresponding to the plurality of first pixels on one surface of a third substrate made of a material having transparency and flexibility; And
Bonding the second cover substrate to the transistor array substrate such that a first display layer is positioned between the second common electrode and the plurality of first pixel electrodes. .
제22항에 있어서,
상기 제1 표시층을 마련하는 단계는,
투과성과 유연성을 갖는 물질로 이루어진 제3 기판을 포함하는 제2 커버기판을 마련하는 단계;
상기 트랜지스터 어레이 기판의 일면과 대향하여 상기 제2 커버기판을 정렬하는 단계;
상기 트랜지스터 어레이 기판과 상기 제1 커버기판 사이에 전계에 따라 꼬인 방향이 조절되어 선택적으로 광을 산란하는 액정셀을 포함하는 액정층을 주입하여, 상기 제1 표시층을 형성하는 단계; 및
상기 트랜지스터 어레이 기판과 상기 제2 커버기판을 합착하는 단계를 포함함을 특징으로 하는 양면표시장치의 제조방법.
The method of claim 22,
Preparing the first display layer may include
Providing a second cover substrate comprising a third substrate made of a material having transparency and flexibility;
Aligning the second cover substrate to one surface of the transistor array substrate;
Forming a first display layer by injecting a liquid crystal layer including a liquid crystal cell in which a twisted direction is adjusted according to an electric field between the transistor array substrate and the first cover substrate to selectively scatter light; And
And bonding the transistor array substrate and the second cover substrate to each other.
제26항에 있어서,
상기 트랜지스터 어레이 기판을 마련하는 단계는, 상기 보호층 상에 상기 복수의 제1 화소와 대응하고, 상기 복수의 제2 픽셀전극과 교번하는 복수의 제2 공통전극을 형성하는 단계를 더 포함함을 특징으로 하는 양면표시장치의 제조방법.
The method of claim 26,
The preparing of the transistor array substrate may further include forming a plurality of second common electrodes corresponding to the plurality of first pixels and alternately with the plurality of second pixel electrodes on the passivation layer. A method of manufacturing a double-sided display device characterized in that.
제26항에 있어서,
상기 트랜지스터 어레이 기판을 마련하는 단계는, 상기 게이트전극을 형성하는 단계 이전에, 상기 제1 기판과 상기 게이트절연층 사이에, 외부에서 입사된 광을 편광하여 상기 액정층으로 반사하는 편광반사층을 형성하는 단계를 더 포함하고,
상기 제1 표시층을 마련하는 단계는, 상기 제3 기판 상에, 액정층에서 외부로 진행하는 광을 편광하는 편광층을 형성하는 단계를 더 포함함을 특징으로 하는 양면표시장치의 제조방법.
The method of claim 26,
The preparing of the transistor array substrate may include forming a polarization reflection layer between the first substrate and the gate insulation layer to polarize light incident from the outside and reflect the light to the liquid crystal layer before forming the gate electrode. Further comprising:
The preparing of the first display layer may further include forming a polarization layer on the third substrate to polarize light traveling from the liquid crystal layer to the outside.
제28항에 있어서,
상기 편광반사층을 형성하는 단계와 상기 편광층을 형성하는 단계에서,
상기 편광반사층과 상기 편광층은 메쉬 패턴의 금속박막 형태로 각각 형성됨을 특징으로 하는 양면표시장치의 제조방법.
The method of claim 28,
In the forming of the polarized light reflecting layer and the forming of the polarizing layer,
The polarization reflection layer and the polarization layer is a method of manufacturing a double-side display device, characterized in that each formed in the form of a metal film of a mesh pattern.
제26항에 있어서,
상기 트랜지스터 어레이 기판을 마련하는 단계는, 상기 게이트전극을 형성하는 단계 이전에,
상기 제1 기판의 일면 상의 적어도 하나의 일측 가장자리에 광을 공급하는 광원을 형성하는 단계;
상기 제1 기판의 일면 상에 상기 광원으로부터 공급된 광을 상기 액정층으로 전달하는 도파로를 형성하는 단계; 및
상기 도파로와 상기 게이트절연층 사이에, 상기 도파로에서 상기 액정층으로 입사되는 광을 편광하는 제1 편광층을 형성하는 단계를 더 포함하고,
상기 제1 표시층을 마련하는 단계는, 상기 제3 기판 상에, 액정층에서 외부로 진행하는 광을 편광하는 제2 편광층을 형성하는 단계를 더 포함함을 특징으로 하는 양면표시장치의 제조방법.
The method of claim 26,
The step of preparing the transistor array substrate, before forming the gate electrode,
Forming a light source for supplying light to at least one side edge on one surface of the first substrate;
Forming a waveguide for transmitting the light supplied from the light source to the liquid crystal layer on one surface of the first substrate; And
Forming a first polarization layer between the waveguide and the gate insulating layer to polarize light incident from the waveguide into the liquid crystal layer;
The preparing of the first display layer may further include forming a second polarization layer on the third substrate to polarize light traveling from the liquid crystal layer to the outside. Way.
제30항에 있어서,
상기 제1 편광층을 형성하는 단계와 상기 제2 편광층을 형성하는 단계에서,
상기 제1 편광층과 상기 제2 편광층은 메쉬 패턴의 금속박막 형태로 각각 형성됨을 특징으로 하는 양면표시장치의 제조방법.
The method of claim 30,
In the forming of the first polarizing layer and the forming of the second polarizing layer,
The first polarization layer and the second polarization layer is a method of manufacturing a double-side display device, characterized in that each formed in the form of a metal thin film of a mesh pattern.
KR1020100039230A 2010-04-27 2010-04-27 DUAL DISPLAY DEVICE and MANUFACTURING METHOD OF THE SAME KR101686096B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100039230A KR101686096B1 (en) 2010-04-27 2010-04-27 DUAL DISPLAY DEVICE and MANUFACTURING METHOD OF THE SAME

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100039230A KR101686096B1 (en) 2010-04-27 2010-04-27 DUAL DISPLAY DEVICE and MANUFACTURING METHOD OF THE SAME

Publications (2)

Publication Number Publication Date
KR20110119486A true KR20110119486A (en) 2011-11-02
KR101686096B1 KR101686096B1 (en) 2016-12-14

Family

ID=45391072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100039230A KR101686096B1 (en) 2010-04-27 2010-04-27 DUAL DISPLAY DEVICE and MANUFACTURING METHOD OF THE SAME

Country Status (1)

Country Link
KR (1) KR101686096B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160032344A (en) * 2014-09-15 2016-03-24 삼성디스플레이 주식회사 Display apparatus
KR20160120823A (en) * 2015-04-08 2016-10-19 삼성디스플레이 주식회사 Display device
KR20190077779A (en) * 2017-12-26 2019-07-04 엘지디스플레이 주식회사 organic light emitting display device and method of fabricating the same
US10529789B2 (en) 2017-09-12 2020-01-07 Samsung Display Co., Ltd. Double-sided display device
CN113467144A (en) * 2021-06-29 2021-10-01 福州京东方光电科技有限公司 Display substrate, display panel and display device
WO2022116305A1 (en) * 2020-12-04 2022-06-09 Tcl华星光电技术有限公司 Double-sided display panel and preparation method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210048005A (en) 2019-10-22 2021-05-03 삼성디스플레이 주식회사 Display Device and Method of manufacturing of the display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020032930A (en) * 2000-10-28 2002-05-04 구본준, 론 위라하디락사 Liquid Crystal Display Panel and Fabrication Method for the same
KR20040042249A (en) * 2002-11-13 2004-05-20 삼성오엘이디 주식회사 Organic electro luminesence display device with liquid crystal display portion
KR20060121486A (en) * 2005-05-24 2006-11-29 삼성에스디아이 주식회사 Duplex flat panel display
KR20090069828A (en) * 2007-12-26 2009-07-01 엘지디스플레이 주식회사 Double sided reflective liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020032930A (en) * 2000-10-28 2002-05-04 구본준, 론 위라하디락사 Liquid Crystal Display Panel and Fabrication Method for the same
KR20040042249A (en) * 2002-11-13 2004-05-20 삼성오엘이디 주식회사 Organic electro luminesence display device with liquid crystal display portion
KR20060121486A (en) * 2005-05-24 2006-11-29 삼성에스디아이 주식회사 Duplex flat panel display
KR20090069828A (en) * 2007-12-26 2009-07-01 엘지디스플레이 주식회사 Double sided reflective liquid crystal display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160032344A (en) * 2014-09-15 2016-03-24 삼성디스플레이 주식회사 Display apparatus
KR20160120823A (en) * 2015-04-08 2016-10-19 삼성디스플레이 주식회사 Display device
US10529789B2 (en) 2017-09-12 2020-01-07 Samsung Display Co., Ltd. Double-sided display device
KR20190077779A (en) * 2017-12-26 2019-07-04 엘지디스플레이 주식회사 organic light emitting display device and method of fabricating the same
WO2022116305A1 (en) * 2020-12-04 2022-06-09 Tcl华星光电技术有限公司 Double-sided display panel and preparation method
CN113467144A (en) * 2021-06-29 2021-10-01 福州京东方光电科技有限公司 Display substrate, display panel and display device
CN113467144B (en) * 2021-06-29 2024-03-26 福州京东方光电科技有限公司 Display substrate, display panel and display device

Also Published As

Publication number Publication date
KR101686096B1 (en) 2016-12-14

Similar Documents

Publication Publication Date Title
KR101686096B1 (en) DUAL DISPLAY DEVICE and MANUFACTURING METHOD OF THE SAME
US8077374B2 (en) Display devices using electrochromism and polymer dispersed liquid crystal and methods of driving the same
KR102414593B1 (en) Organic Light Emitting Display Device and Method for Manufacturing the Same
EP3671328A1 (en) Display device and multi-screen display device using the same
US11022836B2 (en) Polarizer and display device
US8987718B2 (en) Dual mode display devices and methods of manufacturing the same
US9379350B2 (en) Dual mode display apparatus and method of manufacturing the same
US20130271445A1 (en) Dual mode display device
US10580847B2 (en) Display device
WO2011058725A1 (en) Display device and method of manufacture thereof
TWI788646B (en) Electro-optic displays and methods of driving the same
KR20120098183A (en) Electro phoretic display and method for manufacturing the same
KR20130117112A (en) Method of fabricating organic light emitting device
TWI795334B (en) Method for producing a display and method of integrating electrophoretic displays
KR20160063116A (en) Dual display device and method for fabricating the same
US20190206903A1 (en) Display apparatus
US10495923B2 (en) Backlight module and liquid crystal display
KR20210116803A (en) Display device
KR101878926B1 (en) apparatus for displaying dual mode and manufacturing method of the same
US11700743B2 (en) Display device and method for manufacturing the same
KR101859525B1 (en) Flexible display device and method for manufacturing the same
KR102640018B1 (en) Display device capable of performing a mirror function
KR102706380B1 (en) Viewing angle control panel and display device including the same
WO2006103604A1 (en) Method of manufacturing an electrophoretic display device and an electrophoretic display device
KR20170055591A (en) Organic light emitting display device including organic light emitting diode and method for manufacturing the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100427

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150331

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100427

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160414

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20161027

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160414

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20161027

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160614

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20161128

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20161123

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20161027

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20160614

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20161207

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20161208

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200918