[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20110084512A - 전극 회로, 성막 장치, 전극 유닛 및 성막 방법 - Google Patents

전극 회로, 성막 장치, 전극 유닛 및 성막 방법 Download PDF

Info

Publication number
KR20110084512A
KR20110084512A KR1020117010339A KR20117010339A KR20110084512A KR 20110084512 A KR20110084512 A KR 20110084512A KR 1020117010339 A KR1020117010339 A KR 1020117010339A KR 20117010339 A KR20117010339 A KR 20117010339A KR 20110084512 A KR20110084512 A KR 20110084512A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
cathode
film
anode
Prior art date
Application number
KR1020117010339A
Other languages
English (en)
Inventor
고이치 마츠모토
히데노리 요다
사토히로 오카야마
야와라 모리오카
다로 야지마
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20110084512A publication Critical patent/KR20110084512A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67736—Loading to or unloading from a conveyor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table
    • H01L31/03685—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table including microcrystalline silicon, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0725—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/26—Plasma torches
    • H05H1/30—Plasma torches using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 전극 회로는, 플라즈마 CVD용 전극 회로로서: 교류 전원과; 이 교류 전원에 접속된 매칭 회로와; 애노드 전극과 캐소드 전극과의 쌍으로 이루어지고 상기 애노드 전극과 상기 캐소드 전극과의 전극면이 대면하도록 이들이 배치된 평행 평판 전극;을 구비하고, 상기 매칭 회로와, 상기 평행 평판 전극과, 상기 평행 평판 전극으로 생성된 플라즈마가 평형 회로를 구성한다.

Description

전극 회로, 성막 장치, 전극 유닛 및 성막 방법{Electrode circuit, film formation device, electrode unit, and film formation method}
본 발명은 전극 회로, 성막 장치, 전극 유닛 및 성막 방법에 관한 것이다.
본원은 2008년 11월 12일에 일본에 출원된 일본특원2008-289590호에 기초하여 우선권을 주장하고 그 내용을 여기에 원용한다.
현재의 태양전지는 단결정 Si형 및 다결정 Si형이 그 대부분을 차지하고 있는데 Si의 재료 부족 등이 우려된다. 그래서 최근에는 제조 비용이 저렴하고 재료 부족 리스크가 적은 박막 Si층이 형성된 박막 태양전지의 수요가 높아지고 있다. 또한 a-Si(아몰퍼스 실리콘)층만을 가진 종래형의 박막 태양전지에 추가하여, 최근에는 a-Si층과 μc-Si(마이크로 크리스탈 실리콘)층을 적층함으로써 광전 변환 효율(이하, 단순히 변환 효율이라고 하기도 한다)의 향상을 꾀한 탄뎀형 박막 태양전지의 수요가 높아지고 있다. 이 박막 태양전지의 박막 Si층(반도체층)의 성막에는 플라즈마 CVD장치를 사용하는 경우가 많다.
박막 태양전지로서의 변환 효율을 고려하면, 상기 탄뎀형 태양전지의 μc-Si층은 a-Si층과 비교하여 약 5배 정도의 막두께(1.5㎛정도)를 성막할 필요가 있다. 또 μc-Si층은 양질의 마이크로 크리스탈층을 균일하게 형성할 필요가 있기 때문에 성막 속도를 빠르게 하는 데에도 한계가 있다. 따라서 이들을 보충하기 위해 배치 처리수의 증가 등에 의해 생산성을 향상시킬 것이 요구되고 있다. 즉, 저성막 속도이면서 고 쓰루풋을 실현할 수 있는 성막 장치가 요구되고 있다.
그래서 하나의 성막실에 복수개의 고주파 전극(캐소드)이 내장되고 각 고주파 전극에 대응하는 수의 고주파 전원(RF전원)과 매칭 회로를 구비한 CVD장치가 제안되었다(예를 들면, 특허문헌 1 참조). 특허문헌 1의 CVD장치에서는 피성막체인 기판이 각 고주파 전극에 대향하도록 대향 전극(애노드)과 함께 성막실 내에 배치된다. 그리고 성막실 내가 진공으로 감압된 후 성막 가스가 성막실 내에 공급된다. 또 고주파 전극은 기판을 가열하기 위한 히터를 구비하고 있다. 이 히터에 의해 가열된 기판의 피성막면에 플라즈마에 의해 분해된 성막 가스(래디컬)가 도달함으로써 이 기판의 피성막면에 원하는 막이 형성된다.
특허문헌 1: 일본특개2005-158980호 공보
상술한 CVD장치 등 종래의 CVD장치에서는 고주파 전극이 불평형 회로로 구성된 매칭 회로를 사이에 두고 고주파 전원(RF전원)에 접속되어 있다. 즉, 이 CVD장치에서는 매칭 회로가 수용되는 매칭 박스, 성막실을 구성하는 챔버, 기판을 반송하기 위한 캐리어, 기판의 주연에 설치되는 마스크 및 애노드가 전기적으로 접지되고 고주파 전극에 고주파 전력이 입력된다.
이와 같이 매칭 회로가 불평형 회로로 구성되어 있으면 캐소드-애노드간 뿐만 아니라 캐소드-챔버간에도 전류가 흐른다. 따라서 캐소드-챔버간에도 방전이 일어나 챔버 내벽에 막이 형성된다. 이와 같이 챔버 내벽에 막이 형성되면 캐리어 반송시의 충격이나 성막 공정 중에 이 막이 박리되어 파티클의 원인이 될 우려가 있다.
또 마스크와 애노드가 함께 전기적으로 접지되면 캐소드와의 거리가 가까운 마스크 주변의 막이 두껍게 성막되고 그 결과로서 기판에 형성된 막의 두께가 불균일해진다는 문제가 있다.
또한 특허문헌 1의 CVD장치와 같이 하나의 성막실에 복수개의 고주파 전극이 배치된 경우 매칭 회로를 불평형 회로로 구성하면 하나의 매칭 회로가 에러 등에 의해 기능하지 않게 된 경우에 다른 고주파 전극의 전극 밸런스(방전 밸런스)가 붕괴되어 기판별 성막 상태가 불균일해진다는 문제가 있다.
그래서 본 발명은 상술한 사정을 감안하여 이루어진 것으로서, 복수의 기판을 동시에 성막 가능한 성막 장치에서 기판의 피성막면에 균일한 막을 형성할 수 있는 전극 회로, 성막 장치, 전극 유닛 및 성막 방법의 제공을 목적으로 한다.
본 발명은 상기 과제를 해결하여 상기 목적을 달성하기 위해 이하의 수단을 채용했다.
(1) 본 발명의 전극 회로는 플라즈마 CVD용 전극 회로로서, 교류 전원과; 이 교류 전원에 접속된 매칭 회로와; 애노드 전극과 캐소드 전극과의 쌍으로 이루어지고, 상기 애노드 전극과 상기 캐소드 전극과의 전극면이 대면하도록 이들이 배치된 평행 평판 전극;을 구비하고, 상기 매칭 회로와, 상기 평행 평판 전극과, 상기 평행 평판 전극으로 생성된 플라즈마가 평형 회로를 구성하고 있다.
상기 (1)에 기재된 전극 회로에 의하면, 매칭 회로와, 평행 평판 전극과, 평행 평판 전극으로 생성된 플라즈마로 구성되는 회로를 평형 회로로 하였기 때문에 전류의 왕래가 평행 평판 전극(애노드 전극과 캐소드 전극과의 쌍)간에서만 행해진다. 따라서 이 평행 평판 전극간에만 플라즈마가 생성된다. 따라서 평행 평판 전극간에 균일한 플라즈마가 생김으로써 기판의 피성막면에 균일한 막을 형성할 수 있다.
(2) 상기 (1)에 기재된 전극 회로는 1대의 상기 교류 전원에 대해 2조의 상기 평행 평판 전극이 접속되고, 이 2조의 평행 평판 전극에서의 서로의 상기 애노드 전극의 상기 전극면이 대면하여 평행하게 배치되고 이들 애노드 전극간에 상기 2조의 평행 평판 전극에서의 캐소드 전극이 배치되어 있는 것이 바람직하다.
상기 (2)의 경우, 1대의 교류 전원에 2조의 평행 평판 전극이 접속되기 때문에 2장의 기판을 동시에 성막할 수 있다. 또 매칭 회로와, 평행 평판 전극과, 평행 평판 전극으로 생성된 플라즈마로 구성되는 회로를 평형 회로로 함으로써 애노드 전극과 캐소드 전극과의 사이에 균일한 플라즈마를 생성할 수 있다. 따라서 애노드 전극과 캐소드 전극과의 사이에 기판을 각각 배치함으로써 이들 2장의 기판에 대해 그 피성막면에 균일한 막을 동시에 형성할 수 있다.
(3) 상기 (2)에 기재된 전극 회로는 상기 2조의 평행 평판 전극에서의 상기 캐소드 전극의 각 전극면은 하나의 캐소드 전극의 일면과 타면이어도 좋다.
상기 (3)의 경우 전극 회로의 소형화를 꾀할 수 있다.
(4) 상기 (1)에 기재된 전극 회로는 복수의 상기 교류 전원을 구비하고, 이 복수의 교류 전원 각각에 대해 상기 매칭 회로와 1조의 상기 평행 평판 전극이 접속되고, 상기 복수의 교류 전원 각각에 접속된 각각의 상기 평행 평판 전극에서의 각 상기 애노드 전극의 상기 전극면이 대면하여 평행하게 복수개 배치됨과 동시에 이들 애노드 전극간에 상기 평행 평판 전극에서의 상기 캐소드 전극이 각각 배치되고 상기 캐소드 전극끼리의 사이에 절연물이 배치되어 있는 것이 바람직하다.
상기 (4)의 경우, 복수의 교류 전원 각각에 평행 평판 전극이 접속되기 때문에 2장 이상의 기판을 동시에 성막할 수 있다. 또 매칭 회로와, 평행 평판 전극과, 평행 평판 전극으로 생성된 플라즈마로 구성되는 회로를 평형 회로로 함으로써 애노드 전극과 캐소드 전극과의 사이에 균일한 플라즈마를 생성할 수 있다. 따라서 애노드 전극과 캐소드 전극과의 사이에 기판을 배치함으로써 2장 이상의 기판 각각에 대해 그 피성막면에 균일한 막을 동시에 형성할 수 있다. 또 평행 평판 전극마다 교류 전원이 설치되어 있기 때문에 전원 출력치를 교류 전원별로 조정할 수 있고 각 평행 평판 전극간에 생성되는 플라즈마를 균일한 것으로 할 수 있다.
또한 캐소드 전극끼리 사이에 절연물을 설치함으로써 캐소드 전극에 인가되는 전압이 서로 간섭하지 않고 인가된다. 따라서 복수의 성막 공간의 방전이 서로 간섭하지 않고 행해져 보다 균일하고 안정적인 성막을 각 기판에 대해 행할 수 있다.
(5) 본 발명의 성막 장치는 하나의 성막실 내에 상기 (1)∼(4) 중 어느 한 항에 기재된 전극 회로가 복수개 설치된 성막 장치로서, 이들 복수의 전극 회로의 상기 평행 평판 전극이 각각의 상기 애노드 전극의 상기 전극면이 대면하여 평행하게 복수개 배치됨과 동시에 이들 애노드 전극간에 상기 평행 평판 전극에서의 상기 캐소드 전극이 각각 배치되어 있다.
상기 (5)에 기재된 성막 장치에 의하면, 매칭 회로와, 평행 평판 전극과, 평행 평판 전극으로 생성된 플라즈마로 구성되는 회로를 평형 회로로 하였기 때문에 전류의 왕래가 평행 평판 전극(애노드 전극과 캐소드 전극과의 쌍)간에서만 행해지고 평행 평판 전극간에만 플라즈마가 생성된다. 따라서 평행 평판 전극간에 균일한 플라즈마가 생김으로써 기판의 피성막면에 균일한 막을 형성할 수 있다. 또한 평형 회로를 구성함으로써 애노드 전극과 캐소드 전극과의 사이에만 전류가 흐르고 캐소드 전극과 성막실의 챔버와의 사이에는 이론상 전류가 흐르지 않기 때문에 이 부분에서는 방전이 일어나지 않아 챔버 내벽에 막이 형성되는 것을 방지할 수 있다. 그 결과 파티클의 발생을 방지할 수 있다.
(6) 본 발명의 전극 유닛은 상기 (1)∼(4) 중 어느 한 항에 기재된 전극 회로를 구비한 전극 유닛으로서, 성막실에 대해 상기 전극 회로가 일체적으로 착탈 가능하게 구성되어 있다.
상기 (6)에 기재된 전극 유닛에 의하면, 이 전극 유닛이 성막실에 대해 착탈 가능하게 구성되어 있기 때문에 전극 유닛을 용이하게 유지보수할 수 있다.
(7) 본 발명의 성막 방법은 상기 (5)에 기재된 성막 장치를 사용한 성막 방법으로서, 기판의 주연에 설치되는 마스크를 전기적으로 접지시켜 성막한다.
상기 (7)에 기재된 성막 방법에 의하면 마스크를 전기적으로 접지시킴으로써 기판의 피성막면에 의해 균일한 막을 형성할 수 있다.
상기 (1)에 기재된 전극 회로에 의하면 매칭 회로, 평행 평판 전극 및 평행 평판 전극으로 생성된 플라즈마로 구성되는 회로를 평형 회로로 하였기 때문에 전류의 왕래가 평행 평판 전극(애노드 전극과 캐소드 전극과의 쌍)간에서만 행해진다. 그 결과 이 평행 평판 전극간에만 플라즈마가 생성된다. 따라서 평행 평판 전극간에 균일한 플라즈마가 생겨 기판의 피성막면에 균일한 막을 형성할 수 있다.
도 1은, 본 발명의 제1 실시형태에서의 성막 장치에서 제조되는 박막 태양전지의 일례를 도시한 개략 단면도이다.
도 2는, 본 발명의 제1 실시형태에서의 성막 장치를 구비한 박막 태양전지 제조 장치의 일례를 도시한 개략 평면도이다.
도 3a는, 동 박막 태양전지 제조 장치에서의 성막실의 사시도이다.
도 3b는, 동 성막실의 다른 각도로부터의 사시도이다.
도 3c는, 동 성막실의 측면도이다.
도 4a는, 본 발명의 제1 실시형태에 관한 전극 유닛의 사시도이다.
도 4b는, 동 전극 유닛을 다른 각도에서 본 경우의 사시도이다.
도 4c는, 동 전극 유닛의 일부 분해 사시도이다.
도 4d는, 동 전극 유닛의 캐소드 유닛 및 애노드 유닛의 부분 단면도이다.
도 5는, 본 발명의 전극 회로에 구비된 매칭 회로의 일례를 도시한 개략 구성도이다.
도 6은, 동 매칭 회로의 예시 회로도이다.
도 7은, 도 6의 매칭 회로에서의 각 전극의 전위 파형도이다.
도 8a는, 본 발명의 성막 장치를 구비한 박막 태양전지 제조 장치에서의 삽입·취출실의 일례를 도시한 사시도이다.
도 8b는, 동 삽입·취출실의 다른 각도로부터의 사시도이다.
도 9는, 본 발명의 성막 장치를 구비한 박막 태양전지 제조 장치에서의 푸쉬풀 기구의 일례를 도시한 개략 구성도이다.
도 10a는, 본 발명의 성막 장치를 구비한 박막 태양전지 제조 장치에서의 기판 탈착실의 일례를 도시한 사시도이다.
도 10b는, 동 기판 탈착실의 정면도이다.
도 11은, 본 발명의 성막 장치를 구비한 박막 태양전지 제조 장치에서의 기판 수용 카셋트의 일례를 도시한 사시도이다.
도 12는, 본 발명의 성막 장치를 구비한 박막 태양전지 제조 장치에서의 캐리어의 일례를 도시한 사시도이다.
도 13은, 본 발명의 성막 방법을 적용한 박막 태양전지의 제조 방법의 과정을 도시한 설명도(1)이다.
도 14는, 동 박막 태양전지의 제조 방법의 과정을 도시한 설명도(2)이다.
도 15는, 동 박막 태양전지의 제조 방법의 과정을 도시한 설명도(3)이다.
도 16은, 본 동 박막 태양전지의 제조 방법의 과정을 도시한 설명도(4)이다.
도 17은, 동 박막 태양전지의 제조 방법의 과정을 도시한 설명도(5)이다.
도 18a는, 본 발명의 성막 장치를 구비한 박막 태양전지 제조 장치에서의 푸쉬풀 기구의 움직임을 도시한 설명도이다.
도 18b는, 본 발명의 성막 장치를 구비한 박막 태양전지 제조 장치에서의 푸쉬풀 기구의 움직임을 도시한 설명도이다.
도 19는, 본 발명의 성막 방법을 적용한 박막 태양전지의 제조 방법의 과정을 도시한 설명도(6)이다.
도 20은, 동 박막 태양전지의 제조 방법의 과정을 도시한 설명도(7)이다.
도 21은, 동 박막 태양전지의 제조 방법의 과정을 도시한 설명도(8)로서, 기판이 전극 유닛에 삽입되었을 때의 개략 단면도이다.
도 22는, 동 박막 태양전지의 제조 방법의 과정을 도시한 설명도(9)이다.
도 23은, 동 박막 태양전지의 제조 방법의 과정을 도시한 설명도(10)이다.
도 24는, 동 박막 태양전지의 제조 방법의 과정을 도시한 설명도(11)로서, 기판이 전극 유닛에 세팅되었을 때의 부분 단면도이다.
도 25는, 동 박막 태양전지의 제조 방법의 과정을 도시한 설명도(12)이다.
도 26은, 동 박막 태양전지의 제조 방법의 과정을 도시한 설명도(13)이다.
도 27은, 동 박막 태양전지의 제조 방법의 과정을 도시한 설명도(14)이다.
도 28은, 동 박막 태양전지의 제조 방법의 과정을 도시한 설명도(15)이다.
도 29는, 본 발명의 제2 실시형태에서의 성막 장치에 구비된 캐소드 유닛 및 애노드의 부분 단면도이다.
도 30은, 동 성막 장치에 구비된 매칭 회로의 개략 구성도이다.
도 31은, 본 발명의 제3 실시형태에서의 성막 장치에 구비된 캐소드 유닛 및 애노드의 부분 단면도이다.
(제1 실시형태)
본 발명의 제1 실시형태에 관한 성막 장치(박막 태양전지 제조 장치)에 대해서 도 1∼도 28에 기초하여 설명하기로 한다.
(박막 태양전지)
도 1은, 본 실시형태의 박막 태양전지 제조 장치에서 제조되는 박막 태양전지(100)의 일례를 모식적으로 도시한 단면도이다. 도 1에 도시한 것처럼 박막 태양전지(100)는 그 표면을 구성하는 기판(W)(예를 들면 유리 기판 등)과; 이 기판(W)상에 설치된 투명 도전막으로 이루어진 상부 전극(101)과; 아몰퍼스 실리콘으로 이루어진 톱 셀(102)과; 이 톱 셀(102)과 후술하는 보텀 셀(104)과의 사이에 설치된 투명 도전막으로 이루어진 중간 전극(103)과; 마이크로 크리스탈 실리콘으로 이루어진 보텀 셀(104)과; 투명 도전막으로 이루어진 버퍼층(105)과; 금속막으로 이루어진 이면 전극(106);이 적층되어 구성되어 있다. 즉, 박막 태양전지(100)는 아몰퍼스 실리콘/마이크로 크리스탈 실리콘 탄뎀형 태양전지이다. 이와 같은 탄뎀 구조의 박막 태양전지(100)에서는 단파장광을 톱 셀(102)에 흡수함과 동시에 장파장광을 보텀 셀(104)에서 흡수함으로써 발전 효율의 향상을 꾀한다.
톱 셀(102)은 p층(102p), i층(102i) 및 n층(102n)의 3층 구조를 이루고 각각이 아몰퍼스 실리콘(a-Si)으로 형성되어 있다. 보텀 셀(104)은 p층(104p), i층(104i) 및 n층(104n)의 3층 구조를 이루고 각각이 마이크로 크리스탈 실리콘(μc-Si)으로 형성되어 있다.
이와 같은 구성의 박막 태양전지(100)에서는 태양광에 포함되는 광자라는 에너지 입자가 i층에 닿으면 광기전력 효과에 의해 전자와 정공(hole)이 발생한다. 이 중에서 전자는 n층을 향해 이동하고 정공은 p층을 향해 이동한다. 이 광기전력 효과에 의해 발생한 전자/정공을 상부 전극(101)과 이면 전극(106)에서 취출함으로써 광에너지를 전기 에너지로 변환할 수 있다.
톱 셀(102)과 보텀 셀(104) 사이에 중간 전극(103)을 설치함으로써 톱 셀(102)을 통과하여 보텀 셀(104)에 도달하는 광의 일부가 중간 전극(103)에서 반사되어 다시 톱 셀(102)쪽에 입사된다. 따라서 셀의 감도 특성이 향상되어 효율의 향상을 꾀할 수 있다.
또 기판(W)쪽에서 입사된 태양광은 각 층을 통과한 후 이면 전극(106)에 반사된다. 이 박막 태양전지(100)에서는 광에너지의 변환 효율을 향상시키기 위해 상부 전극(101)에 입사된 태양 광의 광경로를 늘리는 프리즘 효과와 광의 봉쇄 효과를 목적으로 한 텍스쳐 구조가 채용되어 있다.
(박막 태양전지 제조 장치)
도 2는, 본 발명의 제1 실시형태에 관한 박막 태양전지 제조 장치(플라즈마CVD장치)의 개략 평면도이다. 도 2에 도시한 것처럼 이 박막 태양전지 제조 장치(10)는 복수의 기판(W)에 대해 마이크로 크리스탈 실리콘으로 구성된 보텀 셀(104)(반도체층)을 플라즈마 CVD에 의해 동시에 성막 가능한 성막실(11)과; 이 성막실(11)에 반입되는 성막 처리전 기판(W1)(기판(w))과, 성막실(11)에서 반출된 성막 처리후 기판(W2)(기판(w))을 동시에 수용 가능한 삽입·취출실(13)과; 성막 처리전 기판(W1) 및 성막 처리후 기판(W2)을 캐리어(21)(도 12 참조)에 탈착하는 기판 탈착실(15)과; 기판(W)을 캐리어(21)에 탈착하기 위한 기판 탈착 로봇(17)과; 기판(W)을 다른 처리실과의 반송을 위해 수용하는 기판 수용 카셋트(19);를 구비한다. 본 실시형태에서는 성막실(11), 삽입·취출실(13) 및 기판 탈착실(15)로 구성되는 기판 성막 라인(16)이 4개 설치되어 있다. 기판 탈착 로봇(17)은 마루면에 부설된 레일(18)위를 이동할 수 있다. 이로써 모든 기판 성막 라인(16)으로의 기판(W)의 수수를 1대의 기판 탈착 로봇(17)으로 행할 수 있다. 또한 성막실(11)과 삽입·취출실(13)이 일체화되어 기판 성막 모듈(14)을 구성하고 있으며 이 기판 성막 모듈(14)은 트랙 등의 차량에 적재 가능한 크기를 가지고 있다. 본 실시형태의 박막 태양전지 제조 장치에서는 후술하는 전극면(캐소드 전극과 애노드 전극과의 전극면)과 기판(W)의 피성막면이 평행하게 배치된 상태에서 성막이 이루어진다. 이 때 이들 전극면은 중력 방향과 평행한 상태에서 45도 미만의 각도를 이루도록 전극면이 배치된 상태에서 성막을 행한다(이하의 실시형태에서 동일). 즉, 기판(W)이 대략 연직된 상태에서 성막이 행해진다(나중에 상술한다).
도 3a∼도 3c는 성막실의 개략 구성도이다. 도 3a가 성막실의 사시도, 도 3b가 도 3a와는 다른 각도에서 성막실을 본 경우의 사시도, 도 3c가 성막실의 측면도이다.
이들 도 3a∼도 3c에 도시한 것처럼 성막실(11)은 박스 형태로 형성되어 있다. 성막실(11)의, 삽입·취출실(13)과 접속되는 제1 측면(23)에는 기판(W)이 탑재된 캐리어(21)가 통과 가능한 캐리어 반출입구(24)가 3군데 형성되어 있다. 이들 캐리어 반출입구(24)에는 이들 캐리어 반출입구(24)를 개폐하는 셔터(25)가 각각 설치되어 있다. 이들 셔터(25)를 닫은 경우 캐리어 반출입구(24)는 기밀성을 확보하여 봉지된다. 성막실(11)의 제1 측면(23)과 대향하는 제2 측면(27)에는 기판(W)에 성막하기 위한 전극 유닛(31)이 3기(基) 장착된다. 이들 전극 유닛(31)은 성막실(11)로부터 착탈 가능하다. 성막실(11)의 제3 측면 하부(28)에는 성막실(11)안의 공간을 진공 배기하기 위한 진공 펌프(30)가 배기관(29)을 사이에 두고 접속되어 있다(도 3c 참조, 도 3a 및 도 3b에서는 이들을 생략하였다).
도 4a∼도 4d는, 상기 박막 태양전지 제조 장치에 구비된 본 발명의 일실시형태에 관한 전극 유닛(31)의 개략 구성도이다. 도 4a는 전극 유닛(31)의 사시도, 도 4b는 도 4a와는 다른 각도에서 전극 유닛(31)을 본 경우의 사시도이다. 도 4c는 전극 유닛(31)의 일부 분해 사시도이다. 도 4d는 이 전극 유닛(31)에 설치된 캐소드 유닛 및 애노드 유닛(평행 평판 전극)의 부분 단면도이다.
전극 유닛(31)은 성막실(11)의 제2 측면(27)에 형성된 3군데의 개구부(26)에 착탈 가능하다(도 3b 참조). 전극 유닛(31)은 하부(바닥판부(62))의 네 코너에 차륜(61)이 하나씩 설치되고 있으며 마루면 위를 이동 가능하다. 차륜(61)이 설치된 바닥판부(62) 위에는 측판부(63)가 연직 방향을 따라 입설되어 있다. 이 측판부(63)는 성막실(11)의 제2 측면(27)의 개구부(26)를 폐색할 수 있는 크기를 가지고 있다. 즉, 전극 유닛(31)이 성막실(11)에 장착되었을 때에는 이 측판부(63)가 성막실(11)의 벽면 일부를 이루고 있다.
도 4c에 전극 유닛(31)의 변형예를 도시한다. 도 4c에 도시한 것처럼 차륜(61)이 딸린 바닥판부(62)는 캐소드 유닛(68)이나 애노드 유닛(90) 등이 장착된 측판부(63)와 분리·접속 가능한 대차(62A)로 해도 좋다. 이 경우 전극 유닛(31)을 성막실(11)에 접속한 후에는 측판부(63)에서 대차(62A)를 분리하고 공통 대차(62A)로서 다른 전극 유닛(31)의 이동에 사용할 수 있다.
측판부(63)의 한쪽 면(성막실(11)의 내부를 향하는 면)(65)에는 성막 처리시에 기판(W)의 양면에 배치되는 애노드 유닛(90)과 캐소드 유닛(68)이 설치되어 있다. 본 실시형태의 전극 유닛(31)은 캐소드 유닛(68)과, 이 캐소드 유닛(68)을 사이에 끼워 그 양측에 이간되어 배치된 한쌍의 애노드 유닛(90)을 구비하고 있다. 그리고 하나의 전극 유닛(31)에 2장의 기판(W)을 동시에 성막 가능하도록 되어 있다. 성막 처리시의 각 기판(W)은 연직 방향으로 대략 병행을 이루어 대향하도록 캐소드 유닛(68)의 양면쪽에 각각 배치되어 있다. 2개의 애노드 유닛(90)은 각 기판(W)의 두께 방향 바깥쪽에 각 기판(W)과 각각 대향한 상태로 배치되어 있다.
즉, 캐소드 유닛(68)과 애노드 유닛(90)으로 평행 평판형의 전극부를 구성한다. 애노드 유닛(90)은 판형의 애노드(67)와, 이 애노드(67)에 내장된 히터(H)(예를 들면 전열선 등)로 구성되어 있다.
또 측판부(63)의 다른쪽 면(69)에는, 애노드 유닛(90)을 구동시키기 위한 구동 장치(71)와, 성막할 때 캐소드 유닛(68)의 캐소드 중간 부재(76)에 급전하기 위한 매칭 박스(72)가 설치되어 있다. 또한 측판부(63)에는 캐소드 유닛(68)에 성막 가스를 공급하는 배관용 접속부(미도시)가 형성되어 있다.
각 애노드 유닛(90)에는 기판(W)의 온도를 조정하는 온도 제어부로서 히터(H)가 내장되어 있다. 또 측판부(63)에 설치된 구동 장치(71)에 의해 2개의 애노드 유닛(90),(90)이 서로 접근·이간되는 방향(수평 방향)으로 이동 가능하고 기판(W)과 캐소드 유닛(68)간의 이간 거리를 제어 가능하도록 되어 있다. 구체적으로는 기판(W)에 성막할 때에는 2개의 애노드 유닛(90),(90)이 캐소드 유닛(68)을 향해 이동하여 각 기판(W)과 접촉한다. 또한 2개의 애노드 유닛(90),(90)이 캐소드 유닛(68)에 접근하는 방향으로 이동하여 기판(W)과 캐소드 유닛(68)과의 이간 거리가 원하는 거리로 조절된다. 그 후 기판(W)에 성막을 하고 성막 종료후에 애노드 유닛(90),(90)이 서로 이간되는 방향으로 이동하여 애노드 유닛(90)과 기판(W)이 서로 이간되어 기판(W)을 전극 유닛(31)으로부터 용이하게 취출할 수 있다.
또한 애노드 유닛(90)은 구동 장치(71)에 힌지(미도시)를 사이에 두고 부착되어 있다. 이로써 전극 유닛(31)을 성막실(11)에서 빼낸 상태에서 애노드 유닛(90)(애노드(67))에서의 캐소드 유닛(68)측의 면(67A)이 측판부(63)의 한쪽 면(65)과 대략 평행해질 때까지 개폐되도록 회동 가능하다. 즉, 애노드 유닛(90)은 평면시에서 대략 90°회동 가능하도록 되어 있다(도 4a 참조).
캐소드 유닛(68)은 한쌍의 샤워 플레이트(캐소드)(75)와, 캐소드 중간 부재(76)와, 배기 덕트(79)와, 절연 부재(82)와, 급전 포인트(88)를 가지고 있다.
한쌍의 샤워 플레이트에는 각 애노드 유닛(90)(애노드(67))과 대향하는 면 각각에 소공(小孔)(미도시)이 복수개 형성되고, 이 소공에서 성막 가스가 기판(W)을 향해 분출된다. 이들 샤워 플레이트(75),(75)는 매칭 박스(72)와 전기적으로 접속되어 캐소드(고주파 전극)를 이루고 있다. 한쌍의 샤워 플레이트(75),(75) 사이에는 매칭 박스(72)와 전기적으로 접속된 캐소드 중간 부재(76)가 설치되어 있다. 즉 샤워 플레이트(75)는 캐소드 중간 부재(76)의 양측면에 이 캐소드 중간 부재(76)와 전기적으로 접속된 상태로 배치되어 있다.
이들 캐소드 중간 부재(76)와 샤워 플레이트(캐소드)(75)는 도전체로 형성되어 있다. 고주파 전원으로부터의 전압이 캐소드 중간 부재(76)를 통해 샤워 플레이트(캐소드)(75)에 인가된다. 즉, 플라즈마 발생을 위해서 이들 2장의 샤워 플레이트(75),(75)에 인가되는 전압은 동전위·동위상이 된다.
또 도 4d에 도시한 것처럼 캐소드 중간 부재(76)는 1장의 평판으로 구성된다. 이 캐소드 중간 부재(76)는 미도시된 고주파 전원과 매칭 박스(72)를 통해 전기적으로 접속되어 있다. 매칭 박스(72)는 캐소드 중간 부재(76)와 고주파 전원과의 매칭을 꾀한다. 하나의 매칭 박스(72)가 전극 유닛(31)의 측판부(63)의 다른쪽 면(69)에 설치되어 있다. 캐소드 중간 부재(76)에는 매칭 박스(72)를 통해 고주파 전원으로부터의 전압이 인가되는 급전 포인트(88)가 설치되어 있다. 급전 포인트(88)와 매칭 박스(72) 사이에는 배선이 부설되어 있다.
배선은 매칭 박스(72)에서 연장 돌출되어 캐소드 중간 부재(76)의 외주를 따라 급전 포인트(88)에 도달할 때까지 부설되어 있다. 캐소드 중간 부재(76)의 외주와 급전 포인트(88)와 상기 배선은, 예를 들면 알루미나나 석영 등으로 구성되는 절연 부재(82)에 의해 주위가 둘러싸여 있다.
도 5는, 하나의 전극 유닛(31)에서의 회로 구성도, 즉 본 발명의 일 실시형태에 관한 전극 회로(500)의 회로 구성도이다. 도 5에 도시한 것처럼 본 실시형태의 전극 회로(500)에서는 RF전원(고주파 전원)(201)과 캐소드 중간 부재(76)가 매칭 박스(72)를 통해 전기적으로 접속되어 있다. 이 전극 회로(500)는 RF전원(201)과; 매칭 박스(72)안의 매칭 회로(200)와; 캐소드 중간 부재(76)와; 애노드 유닛(90)과; 캐소드 중간 부재(76)와 애노드 유닛(90) 사이에 생성되는 플라즈마;로 구성되고, 이 전극 회로(500)가 평형 회로로 되어 있다. 구체적으로는 RF전원(201)과 매칭 회로(200)가 매칭 박스(72)안에 설치된 절연 트랜스(202)를 통해 전기적으로 접속되어 있다. 또 매칭 회로(200)의 한쪽이 캐소드 중간 부재(76)에 전기적으로 접속되고 다른 쪽이 애노드 유닛(90)(애노드(67))에 전기적으로 접속되어 있다. 본 실시형태의 전극 회로(500)에서는 애노드(67)가 캐소드 중간 부재(76)의 양측에 배치되어 있다. 또 각 애노드(67)의 전극면이 대면하여 배치되고 캐소드 중간 부재(76)의 일면이 한쪽의 애노드(67)와 대면하고 캐소드 중간 부재(76)의 타면이 다른 쪽 애노드(67)와 대면하여 배치되어 있다. 따라서 매칭 회로(200)의 다른 쪽은 도중에 분기되어 각각의 애노드(67)에 전기적으로 접속되어 있다. 매칭 회로(200)와, 캐소드 중간 부재(76) 및 애노드(67)와의 배선을 연결하는 방법은 반대여도 좋다.
이와 같이 RF전원(201)과; 매칭 회로(200)와; 캐소드 중간 부재(76)와; 애노드 유닛(90)과; 캐소드 중간 부재(76)와 애노드 유닛(90) 사이에 생성되는 플라즈마;로 구성되는 전극 회로(500)를 평형 회로로 함으로써 성막실(11)안에서 성막시의 전류의 왕래가 캐소드 중간 부재(76)와 애노드(67) 사이에서만 행해진다. 따라서 캐소드 중간 부재(76)와 애노드(67) 사이에만 플라즈마가 생성된다. 따라서 캐소드 중간 부재(76)와 애노드(67) 사이에 균일한 플라즈마가 생기고, 그 결과 기판(W)의 피성막면(WO)에 균일한 막을 형성할 수 있다.
또 전극 회로(500)를 평형 회로로 함으로써 성막실(11)안에 배치된 복수의 전극 유닛(31)중 하나가 에러 등에 의해 기능하지 않게 되더라도 그 영향을 받지 않고 다른 전극 유닛(31)의 캐소드 중간 부재(76)와 애노드(67) 사이에 균일한 플라즈마가 생성된다. 따라서 성막실(11)안에서 복수의 기판(W)에 대해 동시에 성막할 때 모든 기판(W)의 피성막면(WO)에 균일한 막을 형성할 수 있다.
또한 전극 회로(500)를 평형 회로로 함으로써 캐소드 중간 부재(76)와 애노드(67)와의 사이에만 전류가 흐르고 캐소드 중간 부재(76)와 성막실(11)의 내벽 사이에는 이론상 전류가 흐르지 않기 때문에 이 부분에서 방전이 일어나지 않는다. 따라서 성막실(11)의 내벽에 막이 형성되는 것을 방지할 수 있고 그 결과로서 파티클의 발생을 방지할 수 있다.
또 캐소드 유닛(68)(캐소드 중간 부재(76))에 전압을 인가함으로써 캐소드 유닛(68)과 그 양면측에 배치되어 있는 2장의 애노드(67)(애노드 유닛(90))과의 사이에 플라즈마를 생성할 수 있다. 즉, 하나의 캐소드 유닛(68)에 2장의 기판(W)을 동시에 성막 가능하다.
상술한 것처럼 전극 회로(500)를 평형 회로로 했을 때의 전극 파형에 대해서 설명하기로 한다.
도 6에 도시한 평형 회로(300)를 사용했을 때의, 전극A,B의 전압의 파형을 도 7에 도시한다.
도 7에 도시한 것처럼 전극A의 파형(301)과 전극B의 파형(302)은 위상이 180° 어긋난 전위 파형으로 되어 있다. 또 전극A 및 전극B에서는 이들 전위 파형을 합성했을 때의 직류 성분의 전압(VDC전압 성분)이 거의 발생하지 않는다. 즉, 본 실시형태의 박막 태양전지 제조 장치에 적용시키면 캐소드 중간 부재(76)와 성막실(11)의 내벽과의 사이에 흐르는 전류량이 억제되어 캐소드 중간 부재(76)와 애노드 유닛(90)(애노드(67))과의 사이에 대부분의 전류가 흐르게 된다. 따라서 캐소드 중간 부재(76)와 애노드 유닛(90) 사이에만 플라즈마가 발생한다. 따라서 상술한 것처럼 기판(W)에 대해 균일하게 막을 형성할 수 있다.
또 도 5에 도시한 것처럼 RF전원(201)과 매칭 회로(200) 사이에는 절연 트랜스(202)가 설치되어 있다. 따라서 본 실시형태의 전극 회로(500)에서는 절연 트랜스(202)를 매칭 회로(200)와 캐소드 중간 부재(76) 사이에 설치하는 경우보다도 임피던스가 높고 또 전압과 전류의 위상이 일치하기 때문에 절연 트랜스(202)를 소형화할 수 있다.
도 4d에 도시한 것처럼 캐소드 중간 부재(76)와 샤워 플레이트(75) 사이에는 각각 공간부(77)가 형성되어 있다. 이 공간부(77)에는 가스 공급 장치(미도시)에서 성막 가스가 도입된다. 공간부(77)는 이들 사이에 개재된 캐소드 중간 부재(76)로 분리되고 각각의 샤워 플레이트(75),(75)마다 대응하여 따로따로 형성되어 있다. 따라서 각 샤워 플레이트(75),(75)에서 방출되는 가스의 종류나 방출량을 독립적으로 제어할 수 있다. 즉, 공간부(77)는 가스 공급로의 역할을 하고 있다. 본 실시형태에서는 각 공간부(77)가 각각의 샤워 플레이트(75),(75)마다 대응하여 따로따로 형성되어 있기 때문에 캐소드 유닛(68)은 2계통의 가스 공급로를 가지고 있게 된다.
캐소드 유닛(68)의 주연부에는, 그 대략 전주(全周)에 걸쳐 중공형 배기 덕트(79)가 설치되어 있다. 이 배기 덕트(79)에는 성막 공간(81)안의 성막 가스나 반응 생성물(파우더)을 배기 덕트(79)에 도입하여 배기하기 위한 배기구(80)가 형성되어 있다. 구체적으로는, 성막할 때에 기판(W)과 샤워 플레이트(75) 사이에 형성되는 성막 공간(81)에 면하여 배기구(80)가 형성되어 있다. 배기구(80)는 캐소드 유닛(68)의 주연부를 따라 복수개 형성되어 있고 그 전주에 걸쳐 대략 균등하게 배기할 수 있도록 구성되어 있다.
캐소드 유닛(68)의 하부에 배치된 배기 덕트(79)에는 성막실(11)을 향한 면(83)에 개구부α(미도시)가 형성되어 있다. 이 개구부α에 의해 성막 공간(81)에서 배기된 성막 가스 등이 성막실(11)안에 배출된다. 성막실(11)안에 배출된 가스는 성막실(11)의 측면 하부(28)에 설치된 배기관(29)에서 외부로 배기된다(도 3c 참조).
배기 덕트(79)와 캐소드 중간 부재(76) 사이에는 유전체 및/또는 이 유전체의 적층 공간을 가진 절연 부재(82)가 설치되어 있다.
배기 덕트(79)는 접지 전위에 접속되어 있다. 배기 덕트(79)는 캐소드(75) 및 캐소드 중간 부재(76)로부터의 이상 방전을 방지하기 위한 쉴드 프레임으로서도 기능한다.
캐소드 유닛(68)의 주연부에는 배기 덕트(79)의 외주부에서 샤워 플레이트(캐소드)(75)의 외주부에 이르는 부위를 덮도록 각각 마스크(78)가 설치되어 있다.
이들 마스크(78)는 캐리어(21)에 설치된 후술하는 협지부(59)의 협지편(59A)(도 12, 도 24 참조)을 피복함과 동시에 성막할 때에 협지편(59A)과 일체가 되어 성막 공간(81)안의 성막 가스나 반응 생성물(파우더)을 배기 덕트(79)로 유도하기 위한 가스 유로(R)를 형성하였다. 즉 캐리어(21)(협지편(59A))와 샤워 플레이트(75) 사이 및 캐리어(21)(협지편(59A))와 배기 덕트(79) 사이에 가스 유로(R)가 형성되어 있다. 마스크(78)는 전기적으로 접지시켜도 좋다.
이와 같은 전극 유닛(31)을 설치함으로써 하나의 전극 유닛(31)에 기판(W)이 삽입되는 애노드 유닛(90)과 캐소드 유닛(68)과의 빈틈이 2군데 형성된다. 따라서 2장의 기판(W)을 하나의 전극 유닛(31)에 동시에 성막 가능하다.
통상 기판에 박막 Si층을 플라즈마 CVD법에 의해 성막할 때에는 기판과 캐소드 유닛과의 빈틈을 5∼15㎜ 정도로 설정하여야 한다. 따라서 기판의 출납시에 기판이 애노드 유닛 또는 캐소드 유닛에 접촉하여 손상하는 경우가 있다. 이에 반해 본 실시형태의 박막 태양전지 제조 장치에서는 애노드 유닛(90)과 캐소드 유닛(68) 사이에 기판(W)이 배치되고 애노드 유닛(90)(애노드(67))은 기판(W)과 접촉함과 동시에 기판(W)과 캐소드 유닛(68)과의 이격 거리를 조정하기 위해 이동 가능하다. 따라서 성막 전후에 애노드(67)와 캐소드 유닛(68)과의 이격 거리를 조절할 수 있다. 따라서 종래보다도 기판(W)의 출납을 용이하게 할 수 있다. 또 기판(W)을 출납할 때에 기판(W)이 애노드(67) 또는 캐소드 유닛(68)에 접촉하여 손상되는 것을 방지할 수 있다.
통상 기판에 성막할 때에는 기판을 가열하면서 행한다. 본 실시형태의 성막 장치에서는 히터(H)가 내장된 애노드(67)(애노드 유닛(90))와 기판(W)을 접촉시키기 때문에 그 히터(H)의 열을 효과적으로 기판(W)에 전열할 수 있다. 따라서 기판(W)에 고품질의 성막을 할 수 있다.
전극 유닛(31)의 캐소드 유닛(68) 및 애노드 유닛(90)은 퇴적된 막을 제거하기 위해 정기적으로 유지보수할 필요가 있다. 본 실시형태의 전극 유닛(31)은 성막실(11)로부터 착탈 가능하기 때문에 이들 캐소드 유닛(68) 및 애노드 유닛(90)의 유지보수를 용이하게 행할 수 있다. 또 예비의 전극 유닛(31)을 준비해두면 유지보수시에 성막실(11)에서 전극 유닛(31)을 떼내어도 이 예비의 전극 유닛(31) 대신에 장착함으로써 제조 라인을 정지시키지 않고 유지보수할 수 있다. 따라서 생산 효율을 향상시킬 수 있다. 이 결과로서 저 레이트로 성막되는 반도체층을 기판(W)에 형성할 때에도 고 쓰루풋으로 이 반도체층을 제조할 수 있다.
도 2에 도시한 것처럼 성막실(11)과 삽입·취출실(13) 사이 및 삽입·취출실(13)과 기판 탈착실(15) 사이를 캐리어(21)가 이동할 수 있도록 복수개의 이동 레일(37)이 성막실(11)∼기판 탈착실(15) 사이에 부설되어 있다. 이동 레일(37)은 성막실(11)과 삽입·취출실(13) 사이에서 분리되고 셔터(25)를 닫음으로써 캐리어 반출입구(24)가 밀폐된다.
도 8a 및 도 8b는 삽입·취출실(13)의 개략 사시도이다. 도 8a는 사시도, 도 8b는 도 8a와는 다른 각도에서 삽입·취출실(13)을 본 경우의 사시도이다. 도 8a 및 도 8b에 도시한 것처럼 삽입·취출실(13)은 박스 형태로 형성되어 있다. 삽입·취출실(13)의 제1 측면(33)은 성막실(11)의 제1 측면(23)과 기밀성을 확보하여 접속된다. 이 제1 측면(33)에는 3개의 캐리어(21)를 삽입 통과 가능한 개구부(32)가 형성되어 있다. 제1 측면(33)과 대향하는 제2 측면(34)은 기판 탈착실(15)에 접속된다. 이 제2 측면(34)에는 기판(W)이 탑재된 캐리어(21)가 통과 가능한 캐리어 반출입구(35)가 3군데 형성되어 있다. 캐리어 반출입구(35)에는 기밀성을 확보할 수 있는 셔터(36)가 설치되어 있다. 각 이동 레일(37)은 삽입·취출실(13)과 기판 탈착실(15) 사이에서 분리되어 있다. 셔터(36)를 닫음으로써 캐리어 반출입구(35)가 밀폐된다.
삽입·취출실(13)에는 이동 레일(37)을 따라 성막실(11)과 삽입·취출실(13) 사이에 캐리어(21)를 이동시키기 위한 푸쉬풀 기구(38)가 설치되어 있다. 도 9에 도시한 것처럼 이 푸쉬풀 기구(38)는 캐리어(21)를 계지하기 위한 계지부(48)와; 계지부(48)의 양단에 설치되어 이동 레일(37)과 대략 평행하게 배치된 한쌍의 가이드 부재(49)와; 계지부(48)를 가이드 부재(49)를 따라 이동시키기 위한 이동 장치(50);를 구비하고 있다.
또한 삽입·취출실(13)안에는 성막 처리전 기판(W1) 및 성막 처리후 기판(W2)을 동시에 수용하기 위한 이동 기구(미도시)가 설치되어 있다. 이 이동 기구는 평면시에서 캐리어(21)를 이동 레일(37)의 부설 방향과 대략 직교하는 방향을 향해 소정 거리 이동시킨다.
삽입·취출실(13)의 제3 측면 하부(41)에는 삽입·취출실(13)안을 진공 배기하기 위한 진공 펌프(43)가 배기관(42)을 통해 접속되어 있다(도 8b 참조).
도 10a 및 도 10b는, 기판 탈착실(15)의 개략 구성도이다. 도 10a는 기판 탈착실(15)의 사시도, 도 10b는 기판 탈착실(15)의 정면도이다. 도 10a 및 도 10b에 도시한 것처럼 기판 탈착실(15)은 프레임체로 이루어지고 삽입·취출실(13)의 제2 측면(34)에 접속되어 있다. 이 기판 탈착실(15)에서는 이동 레일(37)에 배치되어 있는 캐리어(21)에 대해 성막 처리전 기판(W1)의 장착과 성막 처리후 기판(W2)의 분리가 행해진다. 기판 탈착실(15)에는 캐리어(21)를 3개 병렬 배치할 수 있도록 되어 있다.
기판 탈착 로봇(17)은 구동 아암(45)을 가지고 있다(도 2 참조). 구동 아암(45)은 그 끝단에서 기판(W)을 흡착한다. 또 구동 아암(45)은 기판 탈착실(15)에 배치된 캐리어(21)와 기판 수용 카셋트(19) 사이를 구동한다. 이 구동 아암(45)이 기판 수용 카셋트(19)에서 성막 처리전 기판(W1)을 취출하고, 나아가 기판 탈착실(15)에 배치된 캐리어(21)에 성막 처리전 기판(W1)을 장착한다. 또 이 구동 아암(45)은 기판 탈착실(15)로 되돌아온 캐리어(21)로부터 성막 처리후 기판(W2)을 떼내어 기판 수용 카셋트(19)로 반송한다.
도 11은 기판 수용 카셋트(19)의 사시도이다. 도 11에 도시한 것처럼 기판 수용 카셋트(19)는 박스 형태로 형성되어 있으며 기판(W)을 복수매 수용 가능한 크기로 되어 있다. 이 기판 수용 카셋트(19)에서는 기판(W)이 그 피성막면을 수평으로 한 상태에서 상하 방향으로 복수매 적층되어 수용된다. 또 기판 수용 카셋트(19) 하부의 네 코너에는 캐스터(47)가 설치되어 있으며 다른 처리 장치로 용이하게 이동할 수 있도록 되어 있다.
도 12는 기판(W)을 반송하는 캐리어(21)의 사시도이다. 도 12에 도시한 것처럼 캐리어(21)는 기판(W)을 장착할 수 있는 액자형 프레임(51)을 2장 구비하고 있다. 즉, 하나의 캐리어(21)에 대해 2장의 기판(W)이 설치된다. 2장의 프레임(51),(51)은 그 상부에서 연결 부재(52)에 의해 연결되어 일체화되어 있다. 연결 부재(52)의 표면에는 이동 레일(37)에 재치되는 복수의 차륜(53)이 설치되어 있다. 이들 차륜(53)이 이동 레일(37)위를 구름으로써 캐리어(21)가 이동 레일(37)을 따라 이동할 수 있도록 되어 있다. 프레임(51)의 하부에는 캐리어(21)가 이동할 때에 기판(W)의 흔들림을 억제하기 위한 프레임 홀더(54)가 설치되어 있다. 이 프레임 홀더(54)의 하단은 각 방의 저면상에 설치된 단면 오목형의 레일 부재(55)에 감합되어 있다. 레일 부재(55)는 평면시의 경우에 이동 레일(37)을 따라 배치되어 있다. 프레임 홀더(54)를 복수의 롤러로 구성하면 보다 안정적인 반송이 가능해진다.
프레임(51)은 각각 주연부(57)와 협지부(59)를 가지고 있다. 프레임(51)에 형성된 개구부(56)에 기판(W)의 피성막면이 노출된다. 이 개구부(56)의 주연부(57)에서 협지부(59)가 기판(W)을 양면쪽에서 협지하여 고정한다.
기판(W)을 협지하고 있는 협지부(59)에는 스프링 등에 의해 탄성가압력이 작용하고 있다. 또 협지부(59)는 기판(W)의 표면(WO)(피성막면) 및 이면(WU)(배면)에 접촉하는 협지편(59A),(59B)을 가지고 있다(도 24 참조). 이들 협지편(59A)과 협지편(59B) 사이의 이격 거리는 상기 스프링 등을 통해 가변 가능하다. 즉, 이 이간 거리는 애노드(67)의 이동에 따라 협지편(59A)이 협지편(59B)에 대해 접근·이간되는 방향을 따라 가변 가능하다(상세한 것은 후술한다). 여기에서 1개의 이동 레일(37)위에는 각 방마다 1개의 캐리어(21)(1쌍(2장)의 기판(W)을 지지할 수 있는 1개의 캐리어(21))가 설치되어 있다. 즉, 성막실(11), 삽입·취출실(13) 및 기판 탈착실(15)로 구성되는 1조의 기판 성막 라인(16)에는 3개의 캐리어(21)가 설치되어 있다(3쌍 6매의 기판이 지지된다).
본 실시형태의 박막 태양전지 제조 장치(10)에서는 상술한 기판 성막 라인(16)이 4개 배치 구성되고 하나의 성막실(11)에 3개의 캐리어(21)가 수용되기 때문에 24매의 기판(W)을 대략 동시에 성막할 수 있다.
(박막 태양전지의 제조 방법)
다음으로 본 발명의 성막 방법의 일실시형태에 대해서 설명하기로 한다. 본 실시형태의 성막 방법은 상기 박막 태양전지 제조 장치(10)를 사용하여 기판(W)에 성막한다. 이 설명에서는 1조의 기판 성막 라인(16)의 도면을 사용하는데, 다른 3조의 기판 성막 라인(16)도 대략 동일한 흐름으로 기판(W)을 성막한다.
우선 도 13에 도시한 것처럼 성막 처리전 기판(W1)을 복수매 수용한 기판 수용 카셋트(19)를 소정의 위치에 배치한다.
계속해서 도 14에 도시한 것처럼 기판 탈착 로봇(17)의 구동 아암(45)을 움직여 기판 수용 카셋트(19)로부터 성막 처리전 기판(W1)을 1매 취출하고 이 성막 처리전 기판(W1)을 기판 탈착실(15)안의 캐리어(21)에 장착한다. 이 때 기판 수용 카셋트(19)에 수평 방향으로 배치된 성막 처리전 기판(W1)의 방향을 연직 방향으로 바꾸어 캐리어(21)에 장착한다. 이 동작을 다시 한번 반복하여 하나의 캐리어(21)에 2장의 성막 처리전 기판(W1)을 장착한다. 또한 이 동작을 반복하여 기판 탈착실(15)안의 나머지 2개의 캐리어(21)에도 성막 처리전 기판(W1)을 각각 장착한다. 즉 이 단계에서 성막 처리전 기판(W1)을 6매 장착한다.
계속해서 도 15에 도시한 것처럼 성막 처리전 기판(W1)이 설치된 3개의 캐리어(21)를 각 이동 레일(37)을 따라 거의 동시에 이동시켜 삽입·취출실(13)안에 수용한다. 삽입·취출실(13)에 캐리어(21)를 수용한 후 삽입·취출실(13)의 캐리어 반출입구(35)의 셔터(36)을 닫는다. 그 후 삽입·취출실(13)의 내부를 진공 펌프(43)를 사용하여 진공 상태로 유지한다.
계속해서 도 16에 도시한 것처럼 3개의 캐리어(21)를 평면시에서 각 이동 레일(37)이 부설된 방향과 직교하는 방향으로 상기 이동 기구를 사용하여 각각 소정 거리(반피치) 이동시킨다. 이 소정 거리란, 하나의 캐리어(21)가 재치된 이동 레일(37)과 여기에 인접한 이동 레일(37) 사이에 이 캐리어(21)가 위치할 때까지의 거리이다.
계속해서 도 17에 도시한 것처럼 성막실(11)의 셔터(25)를 열어 성막실(11)에서 성막이 종료된 성막 처리후 기판(W2)이 장착된 캐리어(21A)를, 삽입·취출실(13)에 푸쉬풀 기구(38)를 사용하여 이동시킨다. 이 때 성막 처리전 기판(W1)을 지지한 캐리어(21)와 성막 처리후 기판(W2)을 지지한 캐리어(21A)를 평면에서 바라본 경우 이들이 번갈아 병렬하도록 되어 있다. 그리고 이 상태를 소정 시간 유지함으로써 성막 처리후 기판(W2)에 축열되어 있는 열이 성막 처리전 기판(W1)에 전열된다. 즉, 성막 처리전 기판(W1)이 가열된다.
여기에서 푸쉬풀 기구(38)의 움직임을 설명하기로 한다. 여기에서는 성막실(11)안의 캐리어(21A)를 삽입·취출실(13)안으로 이동시킬 때의 움직임을 설명하기로 한다.
도 18a에 도시한 것처럼 푸쉬풀 기구(38)의 계지부(48)에 대해 성막 처리후 기판(W2)이 장착된 캐리어(21A)를 계지시킨다. 그리고 계지부(48)에 설치되어 있는 이동 장치(50)의 이동 아암(58)을 요동시킨다. 이 때 이동 아암(58)의 길이는 가변된다. 그러면 캐리어(21A)를 계지한 계지부(48)가 가이드 부재(49)에 안내되면서 이동하고, 도 18b에 도시한 것처럼 캐리어(21A)가 성막실(11)에서 삽입·취출실(13)안으로 이동한다. 이와 같이 구성함으로써 캐리어(21A)를 구동시키기 위한 구동원이 성막실(11)안에 불필요해진다.
계속해서 도 19에 도시한 것처럼 캐리어(21) 및 캐리어(21A)를 상기 이동 기구에 의해 이동 레일(37)과 직교하는 방향으로 이동시키고 성막 처리전 기판(W1)을 지지한 캐리어(21)를 각각의 이동 레일(37)의 위치까지 이동시킨다.
계속해서 도 20에 도시한 것처럼 푸쉬풀 기구(38)를 사용하여 성막 처리전 기판(W1)을 지지한 각 캐리어(21)를 성막실(11)안으로 이동시키고 이동 완료후에 셔터(25)를 닫는다. 성막실(11)안은 진공 상태가 유지되어 있다. 이 때 각 캐리어(21)에 설치된 성막 처리전 기판(W1)은 그들의 면방향을 따라 이동하고, 성막실(11)안에서 애노드 유닛(90)과 캐소드 유닛(68) 사이에 성막 처리전 기판(W1)의 표면(WO)이 연직 방향과 대략 병행을 이루도록 삽입된다(도 21 참조).
계속해서 도 21 및 도 22에 도시한 것처럼 전극 유닛(31)의 2개의 애노드 유닛(90)을 구동 장치(71)에 의해 서로 접근하는 방향으로 이동시켜 성막 처리전 기판(W1)의 이면(WU)에 대해 애노드 유닛(90)(애노드(67))을 접촉시킨다.
도 23에 도시한 것처럼 구동 장치(71)를 더 구동시키면 애노드(67)에 눌리도록 성막 처리전 기판(W1)이 캐소드 유닛(68)쪽을 향해 이동한다. 그리고 성막 처리전 기판(W1)과 캐소드 유닛(68)의 샤워 플레이트(75)와의 빈틈이 소정 거리(성막 거리)가 될 때까지 성막 처리전 기판(W1)을 이동시킨다. 이 성막 처리전 기판(W1)과 캐소드 유닛(68)의 샤워 플레이트(75)와의 빈틈(성막 거리)은 5∼15㎜의 범위내이며, 예를 들면 5㎜정도로 하는 것이 좋다.
이 때 성막 처리전 기판(W1)의 표면(WO)쪽에 접촉되어 있는 캐리어(21)의 협지부(59)의 협지편(59A)은 성막 처리전 기판(W1)의 이동(애노드 유닛(90)의 이동)에 따라 협지편(59B)에서 이간되는 방향을 향해 변위된다. 애노드 유닛(90)이 캐소드 유닛(68)으로부터 이간되는 방향을 향해 이동했을 때 협지편(59A)에는 도시되지 않은 스프링 등의 복원력이 작용한다. 따라서 이 협지편(59A)은 협지편(59B)쪽을 향해 변위된다. 이 때 성막 처리전 기판(W1)은 애노드(67)와 협지편(59A)으로 협지된다.
성막 처리전 기판(W1)이 캐소드 유닛(68)쪽을 향해 이동하면 협지편(59A)이 마스크(78)에 접촉하고 이 시점에서 애노드 유닛(90)의 이동이 정지된다(도 24 참조).
도 24에 도시한 것처럼 마스크(78)는 협지편(59A)의 표면과 기판(W)의 외연부를 덮음과 동시에 협지편(59A) 또는 기판(W)의 외연부와 밀접하도록 형성되어 있다. 즉 마스크(78)와, 협지편(59A) 또는 기판(W)의 외연부와의 맞춤면은 씰링면의 역할을 하고 있으며 이들 마스크(78)와, 협지편(59A) 또는 기판(W)의 외연부와의 사이로부터 성막 가스가 애노드(67)쪽으로 거의 누설되지 않도록 되어 있다. 이로써 성막 가스가 퍼지는 범위가 제한되어 불필요한 범위가 성막되는 것을 억제할 수 있다. 그 결과 클리닝 범위를 좁게 하는 것 및 클리닝 빈도를 줄일 수 있기 때문에 이 박막 태양전지 장치(10)의 가동율이 향상된다.
성막 처리전 기판(W1)의 이동은 협지편(59A) 또는 기판(W)의 외연부가 마스크(78)에 접촉함으로써 정지된다. 따라서 마스크(78)와 샤워 플레이트(75)의 간격, 및 마스크(78)와 배기 덕트(79)의 간격, 즉 가스 유로(R)의 두께 방향의 유로 치수는 성막 처리전 기판(W1)과 캐소드 유닛(68)과의 빈틈이 소정 거리가 되도록 설정되어 있다.
다른 형태로서, 마스크(78)를 배기 덕트(79)에 대해 탄성체를 사이에 두고 장착함으로써 기판과 샤워 플레이트(캐소드)(75)의 거리를 구동 장치(71)의 스트로크에 의해 임의로 변경할 수도 있다. 상기에서는 마스크(78)와 기판(W)이 접촉하는 것으로 하였으나, 성막 가스의 통과를 제한하는 미소한 간격을 띄우도록 마스크(78)와 기판(W)을 배치시켜도 좋다.
계속해서 캐소드 유닛(68)의 샤워 플레이트(75)로부터 성막 가스를 분출시킴과 동시에 매칭 박스(72)를 기동시켜 고주파 전원으로부터의 전압을 매칭 박스(72)와 캐소드 유닛(68)의 캐소드 중간 부재(76)를 통해 샤워 플레이트(캐소드)(75)에 인가한다. 이로써 성막 공간(81)에 플라즈마를 발생시켜 성막 처리전 기판(W1)의 표면(WO)에 성막을 한다. 이 때 애노드(67)에 내장되어 있는 히터(H)에 의해 성막 처리전 기판(W1)이 원하는 온도로 가열된다.
애노드 유닛(90)은 성막 처리전 기판(W1)이 원하는 온도에 도달하면 가열을 정지한다. 그러나 샤워 플레이트(캐소드)(75)에 전압이 인가됨으로써 성막 공간(81)에 플라즈마가 발생하면 시간이 흐름에 따라 이 플라즈마로부터의 입열(入熱)에 의해 애노드 유닛(90)이 가열을 정지해도 성막 처리전 기판(W1)의 온도가 원하는 온도보다도 상승할 우려가 있다. 이 경우 애노드 유닛(90)을, 온도를 지나치게 상승시킨 성막 처리전 기판(W1)을 냉각하기 위한 방열판으로서도 기능시킬 수 있다. 따라서 성막 처리전 기판(W1)은 성막 처리 시간의 시간 경과와 관계 없이 원하는 온도로 조정된다.
1회의 성막 처리 공정에서 복수의 층을 성막할 때에는 공급하는 성막 가스 재료를 소정 시간마다 바꿈으로써 실시할 수 있다.
성막중 및 성막후에 성막 공간(81)의 가스나 반응 부생성물(파티클)은 가스 유로(R)를 통해 캐소드 유닛(68)의 주연부에 형성된 배기구(80)에서 배기 덕트(79)로 유입된다. 이 중에서 배기 덕트(79)에 유입된 가스는 캐소드 유닛(68)의 하부에 배치된 배기 덕트(79)의 개구부α를 통과하여 성막실(11)의 측면 하부(28)에 설치된 배기관(29)에서 외부로 배기된다.
한편 성막할 때에 발생한 반응 부생성물(파티클)은 배기 덕트(79)의 내벽면에 부착시킴으로써 회수·처분할 수 있다.
성막실(11)안의 모든 전극 유닛(31)에서 상술한 처리와 같은 처리를 실행하기 때문에 6매의 기판 전부에 대해 동시에 성막 처리를 할 수 있다.
그리고 성막 처리가 종료되면 구동 장치(71)에 의해 2개의 애노드 유닛(90)을 서로 이간되는 방향으로 이동시키고 성막 처리후 기판(W2) 및 프레임(51)(협지편(59A))을 본래의 위치로 되돌린다(도 22 참조). 또 애노드 유닛(90)을 이간하는 방향으로 이동시킴으로써 성막 처리후 기판(W2)과 애노드 유닛(90)이 이간된다(도 21 참조).
계속해서 도 25에 도시한 것처럼 성막실(11)의 셔터(25)를 열고 각 캐리어(21)를 삽입·취출실(13)안에 푸쉬풀 기구(38)를 사용하여 이동시킨다. 이 때 삽입·취출실(13)안은 배기되고 이어서 성막될 성막 처리 전기판(W1)을 장착한 캐리어(21B)가 이미 배치되어 있다. 그리고 삽입·취출실(13)안에서 성막 처리후 기판(W2)의 축열을 성막 처리전 기판(W1)으로 전열하여 성막 처리후 기판(W2)의 온도를 낮춘다.
계속해서 도 26에 도시한 것처럼 각 캐리어(21B)를 성막실(11)안으로 이동시킨 후 상기 이동 기구에 의해 각 캐리어(21)를 이동 레일(37)의 위치까지 되돌린다.
계속해서 도 27에 도시한 것처럼 셔터(25)를 닫은 후 삽입·취출실(13)안을 대기압으로 하고 성막 처리후 기판(W2)이 소정 온도까지 저하된 후에 셔터(36)를 열어 각 캐리어(21)를 기판 탈착실(15)안으로 이동시킨다.
계속해서 도 28에 도시한 것처럼 기판 탈착실(15)안에서 각 성막 처리후 기판(W2)을 기판 탈착 로봇(17)에 의해 각 캐리어(21)로부터 떼내어 기판 수용 카셋트(19)로 이동시킨다. 모든 성막 처리후 기판(W2)의 분리가 완료되면 기판 수용 카셋트(19)를 다음 공정의 장소까지 이동시킴으로써 성막 처리가 종료된다.
본 실시형태에 의하면 캐소드 중간 부재(76)에 인가하는 전극 회로(500)를 평형 회로로 함으로써 캐소드 중간 부재(76)(캐소드 유닛(68))에 전압을 인가했을 때 캐소드 중간 부재(76)의 양면측에 배치되어 있는 2개의 애노드 유닛(90)(애노드(67))과 캐소드 중간 부재(76)와의 사이에만 플라즈마를 생성할 수 있다. 즉, 하나의 캐소드 유닛(68)에 2장의 기판(W)을 동시에 성막할 수 있다. 또 이와 같은 구성 전극 유닛(31)의 전극 회로(500)를 평형 회로로 구성함으로써 캐소드 중간 부재(76)와 애노드 유닛(90)과의 사이에 균일한 플라즈마를 생성할 수 있다. 따라서 캐소드 중간 부재(76)와 애노드 유닛(90)과의 사이에 기판(W)을 배치함으로써 2장의 기판(W)에 대해 그 피성막면(WO)에 균일한 막을 동시에 형성할 수 있다. 또한 전극 회로(500)를 평형 회로로 함으로써 캐소드 중간 부재(76)와 애노드 유닛(90)과의 사이에만 전류가 흐르고 캐소드 중간 부재(76)와 성막실(11)의 내벽과의 사이에는 이론상 전류가 흐르지 않는다. 따라서 방전이 일어나지 않아 성막실(11)의 내벽에 막이 형성되는 것을 방지할 수 있고 결과적으로 파티클의 발생을 방지할 수 있다.
또 전극 회로(500)를 평형 회로로 함으로써 성막실(11)안에 복수의 전극 유닛(31)이 배치되고 그 중 하나가 에러 등에 의해 기능하지 않게 되더라도 다른 전극 유닛(31)이 그로 인해 전극 밸런스를 무너뜨리지는 않는다. 따라서 다른 전극 유닛(31)의 캐소드 중간 부재(76)와 애노드(67)와의 사이에는 균일한 플라즈마가 생성된다. 따라서 성막실(11)안에 복수의 전극 유닛(31)을 배치하여 복수의 기판(W)에 대해 동시에 성막할 때 모든 기판(W)의 피성막면(WO)에 균일한 막을 형성할 수 있다.
또 RF전원(201)과 매칭 회로(200)와의 사이에 절연 트랜스(202)를 설치했기 때문에 매칭 회로(200)와 캐소드 유닛(68)과의 사이에 절연 트랜스를 설치하는 경우보다 임피던스가 높고 또 전압과 전류의 위상이 일치하기 때문에 절연 트랜스(202)를 소형화할 수 있다.
(제2 실시형태)
다음으로 본 발명의 제2 실시형태에 관한 전극 회로, 전극 유닛 및 성막 장치(박막 태양전지 제조 장치(10))에 대해서 도 29,30을 사용하여 설명하기로 한다. 본 실시형태는 제1 실시형태와 캐소드 유닛 및 매칭 회로의 구성이 다를 뿐이며 기타 구성은 제1 실시형태와 대략 동일하다. 따라서 동일 부분에는 동일 부호를 붙이고 상세한 설명은 생략한다.
본 실시형태에서의 박막 태양전지 제조 장치(10)는 제1 실시형태의 박막 태양전지 제조 장치(10)와 마찬가지로 복수의 기판(W)에 대해 동시에 마이크로 크리스탈 실리콘으로 구성된 보텀 셀(104)(반도체층)을 성막 가능한 성막실(11)과; 성막실(11)에 반입되는 성막 처리전 기판(W1)과, 성막실(11)에서 반출된 성막 처리후 기판(W2)을 동시에 수용 가능한 삽입·취출실(13)과; 성막 처리전 기판(W1) 및 성막 처리후 기판(W2)을 캐리어(21)에 탈착하는 기판 탈착실(15)과; 기판(W)을 캐리어(21)로부터 탈착하기 위한 기판 탈착 로봇(17)과; 기판(W)을 다른 처리실과의 반송을 위해서 수용하는 기판 수용 카셋트(19);를 구비하고 있다. 또 성막실(11)에는 전극 유닛(31)이 착탈 가능하게 설치되고 전극 유닛(31)의 애노드(67)에는 히터(H)가 내장되고 전극 유닛(31)의 측판부(63)에는 애노드(67)를 구동시키기 위한 구동 장치(71)와 매칭 박스(72)가 설치되어 있다. 이들의 기본적 구성도 전술한 제1 실시형태와 동일하다(이들은 이하의 실시형태에서도 동일).
본 실시형태의 박막 태양전지 제조 장치(10)에서 2장의 애노드(67),(67)(2개의 애노드 유닛(90),(90)) 사이에 배치되어 있는 캐소드 유닛(118)은 그 폭방향 대략 중앙에 평판형의 절연 부재(120)를 가지고 있다. 그리고 이 절연 부재(120)를 통해 1쌍의 RF 인가 부재(캐소드)(119)가 서로 대략 병행하게 배치되어 있다. 절연 부재(120)는, 예를 들면 알루미나나 석영 등으로 형성되어 있다. 1쌍의 RF 인가 부재(119)는 각각 평판형으로 형성되어 있다.
1쌍의 샤워 플레이트(75) 각각이 각 RF 인가 부재(119)와 대향하여 배치되어 있다. 각 샤워 플레이트(75)는 대응하는 RF 인가 부재(119)의 애노드(67)측의 면의 외주와 접한 상태로 배치되어 있다. 즉, 각 샤워 플레이트(75)와 RF 인가 부재(119)는 이들 외주에서 전기적으로 접속되어 있다. 각 샤워 플레이트(75)와 RF 인가 부재(119) 사이에는 성막 가스를 도입하기 위한 공간부(77)가 형성되어 있다.
각 RF 인가 부재(119)에는 매칭 박스(72)를 통해 RF 전원(고주파 전원)(201)으로부터의 전압이 인가되는 급전 포인트(88)가 설치되어 있다. 각 급전 포인트(88)와 매칭 박스(72) 사이에는 배선이 부설되어 있다. 각 급전 포인트(88) 및 배선은, 예를 들면 알루미나나 석영 등으로 구성되는 절연 부재(121)에 의해 이들 주위가 둘러싸여 있다.
도 30은, 본 실시형태의 전극 회로(500)(매칭 회로)의 회로 구성도이다.
도 30에 도시한 것처럼 본 실시형태의 전극 회로(500)는 RF 인가 부재(119)와 애노드 유닛(90)(애노드(67))과의 1조에 대해 매칭 박스(72)가 하나 설치되어 있다. 즉, 하나의 전극 유닛(31)에 매칭 박스(72)가 2개 설치되어 있다. 이와 같이 구성함으로써 RF 전원(201),(201)으로부터 각 RF 인가 부재(119),(119)에 인가되는 전압을 매칭 회로(200),(200)마다 조정할 수 있다. 따라서 절연 부재(120)를 통해 인접하여 설치된 각 회로의 밸런스를 용이하게 조정할 수 있게 된다. 또 이와 같이 구성할 때에는 사전에 페이즈 콘트롤러에 의해 매칭 회로(200),(200)끼리의 위상을 맞춰두는 것이 바람직하다.
따라서 상술한 제2 실시형태에 의하면, 전술한 제1 실시형태와 동일한 효과에 추가하여 2장의 RF 인가 부재(캐소드)(119),(119) 사이에 절연 부재(120)를 삽입함으로써 2개의 전극(캐소드)간의 상호 간섭을 억제할 수 있다.
또 상술한 제2 실시형태에 의하면 매칭 박스(72)를 각 매칭 회로(200),(200)에 설치함으로써 전극 밸런스의 조정을 용이하게 할 수 있다.
즉, 본 실시형태에서는 한쌍의 RF 인가 부재(119),(119) 사이에 절연 부재(120)를 설치함으로써 한쌍의 RF 인가 부재(119),(119)에 인가되는 전압이 서로 간섭하지 않고 인가된다. 따라서 2개의 성막 공간(81),(81)의 방전이 서로 간섭하지 않고 행해져 보다 균일하고 안정적인 성막을 행할 수 있다. 또 1조의 RF 인가 부재(119)-애노드 유닛(90)마다 매칭 박스(72)(매칭 회로(200))를 설치함으로써 매칭 회로(200)마다 RF 전원(201)의 출력을 조정할 수 있게 된다. 그 결과 절연 부재(120)를 통해 인접한 RF 인가 부재(119)-애노드 유닛(90) 사이에 생기는 각각의 플라즈마를 보다 확실하게 균일한 것으로 할 수 있다.
(제3 실시형태)
다음으로 본 발명의 제3 실시형태에 관한 전극 회로, 전극 유닛 및 성막 장치(박막 태양전지 제조 장치)를 도 31에 기초하여 설명하기로 한다.
여기에서 본 실시형태와 전술한 제2 실시형태와의 차이점은, 전술한 제2 실시형태의 캐소드 유닛(118)에서는 1쌍의 RF 인가 부재(119)가 절연 부재(120)를 통해 서로 대략 병행하게 배치되어 있는 데 반해, 본 실시형태의 캐소드 유닛(128)에서는 1쌍의 캐소드(RF 인가 부재)(119)가 전기적인 도통을 저해하는 저해 기구(어스 씰드)(130)를 통해 서로 대략 병행하게 배치되어 있는 점에 있다.
저해 기구(130)는 캐소드 유닛(128)의 폭방향 대략 중앙에 배치된 평판형의 어스판(131)과, 이 어스판(131)의 양면측에 배치된 1쌍의 씰드부(132),(132)로 구성되어 있다.
어스판(131)은 한쌍의 RF 인가 부재(119),(119) 사이에 개재됨과 동시에 어스판(131)은 그 일면쪽과 다른 면쪽에서 RF 인가 부재(119),(119)와 씰드부(132),(132)를 전기적으로 분리한다. 즉, 캐소드 유닛(128)은 어스판(131)에 의해 그 폭방향 양측에 전기적으로 구분된 상태로 되어 있다. 1쌍의 씰드부(132),(132)는 각각 어스판(131)과 캐소드(119) 사이에 개재되어 있다.
2개의 RF 인가 부재(119),(119) 각각과 이 어스판(131) 사이에 설치되는 씰드부(132),(132)에 어느 일정한 부유 용량을 갖도록 함으로써 2개의 RF 인가 부재(119),(119)간의 상호 간섭을 방지할 수 있다. 2개의 RF 인가 부재(119),(119) 각각과 어스판(131)간의 부유 용량의 형성은 이하의 구성에 의해 가능하다. 「1」RF 인가 부재(119)와 어스판(131) 사이에 유전체를 끼우거나, 또는 「2」RF 인가 부재(119)와 어스판(131) 사이에 1∼29㎜정도의 공간을 적층한다. 공간을 적층할 경우에는 이하의 어느 한 구성이 가능하다. (1)전기적으로 부유된 금속판을 간격을 띄우고 겹치거나 또는 (2)절연판을 간격을 띄우고 겹친다.
상술한 제3 실시형태에 의하면, 전술한 제1 실시형태와 동일한 효과에 추가하여 1쌍의 RF 인가 부재(119) 사이에 전기적인 도통을 저해하는 저해 기구(130)를 설치함으로써 1쌍의 RF 인가 부재(119)에 인가되는 전압이 서로 간섭하지 않고 인가된다.
따라서 2개의 성막 공간(81)의 방전이 서로 간섭하지 않고 행해진다. 또 샤워 플레이트(캐소드)(75)와 기판(W) 사이에 형성되는 성막 공간(81),(81)의 조건을 각각 별개로 설정할 수 있게 되어 2장의 기판(W)에 각각 개별적으로 튜닝할 수 있다. 따라서 2장의 기판(W) 각각에 균일하고 안정적인 성막을 행할 수 있다.
즉, 본 실시형태에서는 한쌍의 RF 인가 부재(119),(119) 사이에 저해 기구(130)를 설치함으로써 한쌍의 RF 인가 부재(119),(119)에 인가되는 전압이 서로 간섭하지 않고 인가된다. 따라서 2개의 성막 공간(81),(81)의 방전이 서로 간섭하지 않고 행해져 보다 균일하고 안정적인 성막을 기판(W)에 행할 수 있다. 또 1조의 RF인가 부재(119)-애노드 유닛(90)에 대해 매칭 박스(72)(매칭 회로(200))를 각각 설치함으로써 매칭 회로(200)마다 RF 전원(201)의 출력을 조정할 수 있게 된다. 그 결과 저해 기구(130)를 통해 인접한 RF 인가 부재(119)-애노드 유닛(90) 사이에 생기는 각각의 플라즈마를 보다 확실하게 균일한 것으로 할 수 있다.
아울러 본 발명의 기술 범위는 상술한 실시형태로 한정되지 않으며 본 발명의 취지를 벗어나지 않는 범위에서 상술한 실시형태에 여러가지 변경을 추가한 것을 포함한다. 즉, 실시형태에서 언급한 구체적인 형상이나 구성 등은 일례에 불과하며 적절히 변경할 수 있다.
예를 들면 상술한 제1 실시형태에서는 샤워 플레이트(캐소드)(75)와 캐소드 중간 부재(76)를 각각 별개로 설치한 경우에 대해서 설명하였다. 그러나 이에 한정되지 않으며 샤워 플레이트(캐소드)(75)와 캐소드 중간 부재(76)를 일체 성형으로 해도 좋다.
또 상술한 제2 실시형태 및 제3 실시형태에서는 샤워 플레이트(캐소드)(75)와 RF 인가 부재(119)를 각각 별개로 설치한 경우에 대해서 설명하였다. 그러나 이에 한정되지 않으며 샤워 플레이트(캐소드)(75)와 RF 인가 부재(119)를 일체 성형으로 해도 좋다.
또한 상기 실시형태에서 기재한 것처럼 캐소드와 애노드의 전극면과 기판(W)의 피성막면이 평행하게 배치된 상태에서 성막을 하면 된다. 따라서 제1 실시형태에서 기재한 것처럼 캐소드와 애노드의 전극면과 기판(W)이 중력 방향과 평행한 상태로부터 45도 미만의 각도를 이루도록 배치한 상태에서 성막을 행하는 성막 장치에 추가하여, 캐소드와 애노드의 전극면과 기판(W)이 수평인 상태로부터 45도 미만의 각도를 이루도록 배치한 상태에서 성막을 행하는 성막 장치에 본 발명을 적용해도 좋다.
<산업상 이용 가능성>
본 발명의 전극 회로에 의하면, 매칭 회로와, 평행 평판 전극과, 평행 평판 전극으로 생성된 플라즈마로 구성되는 회로를 평형 회로로 하였기 때문에 전류의 왕래가 평행 평판 전극(애노드 전극과 캐소드 전극과의 쌍)간에서만 행해진다. 그 결과 이 평행 평판 전극간에만 플라즈마가 생성된다. 따라서 평행 평판 전극간에 균일한 플라즈마가 생겨 기판의 피성막면에 균일한 막을 형성할 수 있다.
10 박막 태양전지 제조 장치(성막 장치)
11 성막실
31 전극 유닛
67 애노드(애노드 전극)
68,118,128 캐소드 유닛(캐소드 전극)
75 샤워 플레이트(캐소드)
76 캐소드 중간 부재(전극부)
78 마스크
90 애노드 유닛
102 톱 셀(막)
104 보텀 셀(막)
119 RF 인가 부재(캐소드)
120 절연 부재(절연물)
130 저해 기구(절연물)
200 매칭 회로
201 RF 전원(교류 전원)
500 전극 회로
W 기판
WO 표면(피성막면)

Claims (7)

  1. 플라즈마 CVD용 전극 회로로서:
    교류 전원;
    상기 교류 전원에 접속된 매칭 회로;
    애노드 전극과 캐소드 전극과의 쌍으로 이루어지고, 상기 애노드 전극과 상기 캐소드 전극과의 전극면이 대면하도록 배치된 평행 평판 전극;을 구비하고,
    상기 매칭 회로와, 상기 평행 평판 전극과, 상기 평행 평판 전극에서 생성된 플라즈마가 평형 회로를 구성하고 있는 것을 특징으로 하는 전극 회로.
  2. 제1항에 있어서, 1대의 상기 교류 전원에 대해 2조의 상기 평행 평판 전극이 접속되고,
    상기 2조의 평행 평판 전극에서의 서로의 상기 애노드 전극의 상기 전극면이 대면하여 평행하게 배치되고, 이들 애노드 전극간에 상기 2조의 평행 평판 전극에서의 캐소드 전극이 배치되어 있는 것을 특징으로 하는 전극 회로.
  3. 제2항에 있어서, 상기 2조의 평행 평판 전극에서의 상기 캐소드 전극의 각 전극면은 하나의 캐소드 전극의 일면과 타면인 것을 특징으로 하는 전극 회로.
  4. 제1항에 있어서, 복수의 상기 교류 전원을 구비하고,
    상기 복수의 교류 전원 각각에 대해 상기 매칭 회로와 1조의 상기 평행 평판 전극이 접속되고,
    상기 복수의 교류 전원 각각에 접속된 각각의 상기 평행 평판 전극에서의 각 상기 애노드 전극의 상기 전극면이 대면하여 평행하게 복수개 배치됨과 동시에 이들 애노드 전극간에 상기 평행 평판 전극에서의 상기 캐소드 전극이 각각 배치되고,
    상기 캐소드 전극끼리의 사이에 절연물이 배치되어 있는 것을 특징으로 하는 전극 회로.
  5. 하나의 성막실 내에,
    제1항∼제4항 중 어느 한 항에 기재된 전극 회로가 복수개 설치되고,
    이들 복수의 전극 회로의 상기 평행 평판 전극이 각각의 상기 애노드 전극의 상기 전극면이 대면하여 평행하게 복수개 배치됨과 동시에 이들 애노드 전극간에 상기 평행 평판 전극에서의 상기 캐소드 전극이 각각 배치되어 있는 것을 특징으로 하는 성막 장치.
  6. 제1항∼제4항 중 어느 한 항에 기재된 전극 회로를 구비한 전극 유닛으로서,
    성막실에 대해 상기 전극 회로가 일체적으로 착탈 가능하게 구성되어 있는 것을 특징으로 하는 전극 유닛.
  7. 제5항에 기재된 성막 장치를 사용한 성막 방법으로서,
    기판의 주연에 설치되는 마스크를 전기적으로 접지시켜 성막하는 것을 특징으로 하는 성막 방법.
KR1020117010339A 2008-11-12 2009-11-12 전극 회로, 성막 장치, 전극 유닛 및 성막 방법 KR20110084512A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-289590 2008-11-12
JP2008289590 2008-11-12

Publications (1)

Publication Number Publication Date
KR20110084512A true KR20110084512A (ko) 2011-07-25

Family

ID=42169814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117010339A KR20110084512A (ko) 2008-11-12 2009-11-12 전극 회로, 성막 장치, 전극 유닛 및 성막 방법

Country Status (7)

Country Link
US (1) US20110300694A1 (ko)
JP (1) JPWO2010055669A1 (ko)
KR (1) KR20110084512A (ko)
CN (1) CN102203317A (ko)
DE (1) DE112009002717T8 (ko)
TW (1) TW201026888A (ko)
WO (1) WO2010055669A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200002125A (ko) * 2018-06-29 2020-01-08 한국알박(주) 진공 성막 장치
KR20200002121A (ko) * 2018-06-29 2020-01-08 한국알박(주) 진공 성막 장치
KR102137904B1 (ko) 2019-04-03 2020-07-24 고재웅 스냅링 자동 결합장치 및 그 스냅링 결합툴

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2293343A4 (en) * 2008-06-06 2012-05-02 Ulvac Inc DEVICE FOR PRODUCING A THIN FILM SOLAR CELL
KR20140095557A (ko) * 2011-12-01 2014-08-01 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반송 장치
DE102014204159B3 (de) * 2014-03-06 2015-06-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hochfrequenzelektrodenvorrichtung
KR102398333B1 (ko) * 2014-12-11 2022-05-16 에바텍 아크티엔게젤샤프트 기판 탈가스용 챔버
WO2019004188A1 (ja) 2017-06-27 2019-01-03 キヤノンアネルバ株式会社 プラズマ処理装置
EP3648550B1 (en) 2017-06-27 2021-06-02 Canon Anelva Corporation Plasma treatment device
SG11201912567RA (en) 2017-06-27 2020-01-30 Canon Anelva Corp Plasma processing apparatus
KR102280323B1 (ko) 2017-06-27 2021-07-20 캐논 아네르바 가부시키가이샤 플라스마 처리 장치
EP4425529A2 (en) 2018-06-26 2024-09-04 Canon Anelva Corporation Plasma processing apparatus, plasma processing method, program, and memory medium
FR3104175B1 (fr) * 2019-12-06 2022-07-22 Commissariat Energie Atomique Nacelle pour dispositif de depot chimique en phase vapeur assiste par plasma
FR3104174B1 (fr) * 2019-12-06 2022-04-01 Commissariat Energie Atomique Nacelle pour dispositif de depot chimique en phase vapeur assiste par plasma a nettoyage facilite

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825806A (en) * 1984-02-17 1989-05-02 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Film forming apparatus
JPH0644554B2 (ja) * 1984-03-28 1994-06-08 株式会社富士電機総合研究所 プラズマｃｖｄ装置
JPH0719750B2 (ja) * 1984-06-22 1995-03-06 鐘淵化学工業株式会社 グロ−放電型成膜装置
US4664890A (en) * 1984-06-22 1987-05-12 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Glow-discharge decomposition apparatus
JPH0327120U (ko) * 1989-07-26 1991-03-19
DE4428136A1 (de) * 1994-08-09 1996-02-15 Leybold Ag Vakuum-Beschichtungsanlage
JPH08172054A (ja) * 1994-12-19 1996-07-02 Mitsubishi Electric Corp プラズマｃｖｄ方法、その装置およびそれを用いた半導体装置の製法
JP2004311837A (ja) * 2003-04-09 2004-11-04 Ngk Insulators Ltd 半導体製造装置用部材とその製造方法
JP4306322B2 (ja) * 2003-05-02 2009-07-29 株式会社Ｉｈｉ 薄膜形成装置の基板搬送装置
JP2005158980A (ja) * 2003-11-26 2005-06-16 Kaneka Corp Ｃｖｄ装置
JP2006196681A (ja) * 2005-01-13 2006-07-27 Sharp Corp プラズマ処理装置および同装置により製造された半導体素子
JP5367369B2 (ja) * 2005-08-26 2013-12-11 フジフィルム マニュファクチャリング ユーロプ ビー．ブイ． 放電プラズマを発生させ制御するための方法、装置および該装置の使用方法
JP5135720B2 (ja) * 2006-06-09 2013-02-06 富士電機株式会社 プラズマ処理装置
JP2008289590A (ja) 2007-05-23 2008-12-04 Olympia:Kk 遊技機、プログラムおよび情報記憶媒体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200002125A (ko) * 2018-06-29 2020-01-08 한국알박(주) 진공 성막 장치
KR20200002121A (ko) * 2018-06-29 2020-01-08 한국알박(주) 진공 성막 장치
KR102137904B1 (ko) 2019-04-03 2020-07-24 고재웅 스냅링 자동 결합장치 및 그 스냅링 결합툴

Also Published As

Publication number Publication date
DE112009002717T5 (de) 2013-03-21
WO2010055669A1 (ja) 2010-05-20
TW201026888A (en) 2010-07-16
CN102203317A (zh) 2011-09-28
DE112009002717T8 (de) 2013-06-13
JPWO2010055669A1 (ja) 2012-04-12
US20110300694A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
KR20110084512A (ko) 전극 회로, 성막 장치, 전극 유닛 및 성막 방법
KR101210555B1 (ko) 박막 태양전지 제조 장치
KR101215588B1 (ko) 박막 태양 전지 제조 장치
KR101221559B1 (ko) 성막 장치
KR101195088B1 (ko) 박막 태양 전지 제조 장치
KR101210533B1 (ko) 박막 태양 전지 제조 장치
KR101215089B1 (ko) 박막 태양전지 제조 장치
KR101221954B1 (ko) 박막 태양전지 제조 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application