KR20110082886A - High efficiency semiconductor photo device of epitaxial structure and manufacturing method thereof - Google Patents
High efficiency semiconductor photo device of epitaxial structure and manufacturing method thereof Download PDFInfo
- Publication number
- KR20110082886A KR20110082886A KR1020100002818A KR20100002818A KR20110082886A KR 20110082886 A KR20110082886 A KR 20110082886A KR 1020100002818 A KR1020100002818 A KR 1020100002818A KR 20100002818 A KR20100002818 A KR 20100002818A KR 20110082886 A KR20110082886 A KR 20110082886A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- barrier layer
- well
- type
- dbl
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 147
- 238000009792 diffusion process Methods 0.000 claims abstract description 49
- 150000004767 nitrides Chemical class 0.000 claims abstract description 32
- 230000003287 optical effect Effects 0.000 claims abstract description 18
- 230000000903 blocking effect Effects 0.000 claims abstract description 13
- 239000002019 doping agent Substances 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 150000001875 compounds Chemical class 0.000 claims description 11
- 229910052790 beryllium Inorganic materials 0.000 claims description 5
- 229910052793 cadmium Inorganic materials 0.000 claims description 5
- 229910052791 calcium Inorganic materials 0.000 claims description 5
- 229910052749 magnesium Inorganic materials 0.000 claims description 5
- 229910052725 zinc Inorganic materials 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 229910052788 barium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000010183 spectrum analysis Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명은 반도체 광소자에 관한 것으로서, 특히, 활성층의 다중 양자 우물(MQW: Multi-Quantum Well) 구조에 P형 또는 N형의 도펀트를 선택적으로 도핑한 배리어층을 갖는 구조와 각 배리어층의 상하에 도펀트의 확산을 방지하기 위한 확산 방지층(DBL: Diffusion Blocking Layer)을 삽입한 구조를 발광 다이오드(LED), 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 반도체 광소자에 적용하여 양자 효율을 향상시킬 수 있는 반도체 광소자 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor optical device, and more particularly, to a structure having a barrier layer in which a P-type or N-type dopant is selectively doped in a multi-quantum well (MQW) structure of an active layer, and top and bottom of each barrier layer. A quantum efficiency can be improved by applying a diffusion blocking layer (DBL) to prevent diffusion of dopants to semiconductor optical devices such as light emitting diodes (LEDs), laser diodes, photodetectors or solar cells. The present invention relates to a semiconductor optical device and a method of manufacturing the same.
발광 다이오드(LED), 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 반도체 광소자는 P형 반도체층과 N형 반도체층 사이에 활성층을 접합한 기본 구조를 가지며, 순방향 전압을 인가하면 활성층에서 여기된 전자가 재결합하면서 빛을 방출하는 원리로 동작한다.Semiconductor optical devices such as light emitting diodes (LEDs), laser diodes, photodetecting devices, or solar cells have a basic structure in which an active layer is bonded between a P-type semiconductor layer and an N-type semiconductor layer, and when a forward voltage is applied, electrons excited in the active layer Operates on the principle of emitting light by recombination.
이와 같은 발광 다이오드(LED)는 자동차 계기판, 미등, 키보드, 신호등이나 LCD 백라이트 등과 같은 각종 전자 기기의 발광 램프로서 이용되고 있으며, 레이저 다이오드나 광검출 소자는 스펙트럼 분석이나 인체 진단 등을 위한 장비 등 여러 산업계에서 다양하게 활용되고 있고, 최근 들어 신재생 에너지를 생산하기 위한 발전 설비에 사용되는 태양 전지에 대하여 그 효율을 높이기 위한 연구가 활발히 진행되고 있다. Such light emitting diodes (LEDs) are used as light emitting lamps for various electronic devices such as automobile dashboards, taillights, keyboards, traffic lights and LCD backlights, and laser diodes and photodetecting devices are used for equipment for spectrum analysis and human diagnosis. Various applications have been made in the industry, and researches to increase the efficiency of solar cells used in power generation facilities for producing renewable energy have been actively conducted in recent years.
일반적인 발광 다이오드 등 반도체 광소자에는 다중 양자 우물(MQW) 구조가 활성층에 적용되어 양자 효율을 향상시킬 수 있도록 한다. 그러나, 단순한 MQW 구조로는 양자 효율을 향상시키는데 한계가 있으므로 다양한 구조의 MQW에 대하여 많은 연구가 진행되고 있다. In a semiconductor optical device such as a general light emitting diode, a multi-quantum well (MQW) structure is applied to an active layer to improve quantum efficiency. However, since a simple MQW structure has a limitation in improving quantum efficiency, many studies have been conducted on MQWs having various structures.
본 발명에서는 MQW에 대한 구조를 다양하게 변경하여 양자 효율을 높임으로써 광소자의 성능을 향상시킬 수 있는 광소자 구조와 그 제조 방법에 대하여 제안하고자 한다. The present invention intends to propose an optical device structure and a method of manufacturing the same that can improve the performance of the optical device by increasing the quantum efficiency by varying the structure for the MQW.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 활성층의 MWQ 구조에 P형 또는 N형의 도펀트를 선택적으로 도핑한 배리어층을 갖는 구조로 양자 효율을 향상시킬 수 있는 반도체 광소자 및 그 제조 방법을 제공하는 데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to improve the quantum efficiency with a structure having a barrier layer selectively doped with a P-type or N-type dopant in the MWQ structure of the active layer. The present invention provides a semiconductor optical device and a method of manufacturing the same.
그리고, MWQ 구조의 각 배리어층의 상하에 도펀트의 확산을 방지하기 위한 확산 방지층(DBL)을 삽입하여 양자 효율을 더욱 개선하고 광소자의 성능을 향상시킬 수 있는 반도체 광소자 및 그 제조 방법을 제공하는 데 있다.In addition, by providing a diffusion barrier layer (DBL) to prevent the diffusion of the dopant in the upper and lower barrier layers of the MWQ structure to provide a semiconductor optical device that can further improve the quantum efficiency and the performance of the optical device and a method of manufacturing the same There is.
먼저, 본 발명의 특징을 요약하면, 상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일면에 따른 반도체 소자의 제조 방법은, N형 화합물 반도체층과 P형 화합물 반도체 층 사이에 활성층과 전자 차단층(EBL)을 갖는 광소자 구조를 형성하는 반도체 소자의 제조 방법으로서, 상기 활성층은 다중 양자 우물(MQW)층 구조를 포함하고, 상기 MQW층을 형성하는 과정은, 배리어층을 형성하는 제1과정, 상기 배리어층 상부에 우물층을 형성하는 제2과정, 및 상기 우물층 상부의 배리어층을 형성하는 제3과정을 포함하며, 상기 우물층 하부의 배리어층 또는 상기 우물층 상부의 배리어층이 소정 도펀트로 도핑된 것을 특징으로 한다.First, to summarize the features of the present invention, a method for manufacturing a semiconductor device according to an aspect of the present invention for achieving the above object of the present invention, the active layer and the electron between the N-type compound semiconductor layer and the P-type compound semiconductor layer A method of manufacturing a semiconductor device, which forms an optical device structure having a blocking layer (EBL), wherein the active layer includes a multi-quantum well (MQW) layer structure, and the forming of the MQW layer may include forming a barrier layer. A first process, a second process of forming a well layer on the barrier layer, and a third process of forming a barrier layer on the well layer, and a barrier layer below the well layer or a barrier layer on the well layer. Doped with the predetermined dopant.
위와 같은 제조 방법에 의하여 제조된 반도체 소자는, 상기 우물층 하부의 배리어층 또는 상기 우물층 상부의 배리어층을 형성하기 전에 해당 배리어층의 하부에 확산 방지층(DBL)을 형성하는 제4과정 및 상기 우물층 하부의 배리어층 또는 상기 우물층 상부의 배리어층을 형성한 후에 해당 배리어층의 상부의 확산 방지층(DBL)을 형성하는 제5과정을 더 포함하여 제조될 수 있다.In the semiconductor device manufactured by the above manufacturing method, a fourth process of forming a diffusion barrier layer (DBL) below the barrier layer before forming the barrier layer below the well layer or the barrier layer above the well layer; The method may further include a fifth process of forming a barrier layer under the well layer or a barrier layer over the well layer, and then forming a diffusion barrier layer DBL on the barrier layer.
상기 확산 방지층(DBL)은 상기 배리어층 또는 상기 우물층 보다 도펀트 농도가 적거나 조성비가 다른 AlxInyGa1 -x- yN (0<x<1, 0<y<1) 질화물 반도체층으로 이루어질 수 있다.The diffusion barrier layer (DBL) is an Al x In y Ga 1 -x- y N (0 <x <1, 0 <y <1) nitride semiconductor layer having a lower dopant concentration or a different composition ratio than the barrier layer or the well layer. Can be made.
상기 제1과정에 의해 형성된 배리어층 상부에 우물층의 형성과 배리어층의 형성을 순차로 복수회 반복한 구조를 포함한다.And a structure in which the formation of the well layer and the formation of the barrier layer are sequentially repeated a plurality of times on the barrier layer formed by the first process.
상기 제4과정에 의해 형성된 확산 방지층(DBL), 상기 제1과정에 의해 형성된 배리어층, 및 상기 제5과정에 의해 형성된 확산 방지층(DBL) 위에, 우물층의 형성, 확산 방지층(DBL)의 형성, 배리어층의 형성, 및 확산 방지층(DBL)의 형성을 순차로 복수회 반복한 구조를 포함한다.The well layer is formed on the diffusion barrier layer DBL formed by the fourth process, the barrier layer formed by the first process, and the diffusion barrier layer DBL formed by the fifth process, and the diffusion barrier layer DBL is formed. And a structure in which the formation of the barrier layer and the formation of the diffusion barrier layer (DBL) are sequentially repeated a plurality of times.
상기 복수회 반복된 구조에서 중간의 우물층 하부의 배리어층은 N형 도펀트로 도핑되고, 상기 중간의 우물층 상부의 배리어층은 P형 도펀트로 도핑된다.In the repeated structure, the barrier layer under the intermediate well layer is doped with an N-type dopant, and the barrier layer over the intermediate well layer is doped with a P-type dopant.
상기 N형 화합물 반도체층은 N형 도펀트로 도핑된 InxGa1 -xN(0<x<1) 질화물 반도체층이고, 상기 P형 화합물 반도체층은 P형 도펀트로 도핑된 InxGa1 -xN(0<x<1) 질화물 반도체층이다. The N-type compound semiconductor layer is an In x Ga 1 -x N (0 <x <1) nitride semiconductor layer doped with an N-type dopant, and the P-type compound semiconductor layer is In x Ga 1 - doped with a P-type dopant. x N (0 <x <1) nitride semiconductor layer.
상기 N형 도펀트는 Si, Ge, 또는 Sn 중 어느 하나이고, 상기 P형 도펀트는 Mg, Zn, Cd, Be, Ca 또는 Ba 중 어느 하나이다.The N-type dopant is any one of Si, Ge, or Sn, and the P-type dopant is any one of Mg, Zn, Cd, Be, Ca, or Ba.
상기 배리어층과 상기 우물층은 AlxInyGa1 -x- yN (0<x<1, 0<y<1) 질화물 반도체층이다.The barrier layer and the well layer is -x- y Al x In y Ga 1 N (0 <x <1, 0 <y <1) is a nitride semiconductor layer.
본 발명에 따른 반도체 광소자 및 그 제조 방법에 따르면, 활성층의 MWQ 구조에 P형 또는 N형의 도펀트를 선택적으로 도핑한 배리어층을 갖는 구조로 양자 효율을 향상시킬 수 있고, MWQ 구조의 각 배리어층의 상하에 도펀트의 확산을 방지하기 위한 확산 방지층(DBL)을 삽입하여 양자 효율을 더욱 개선하고 광소자의 성능을 향상시킬 수 있다.According to the semiconductor optical device and the manufacturing method thereof according to the present invention, the quantum efficiency can be improved by a structure having a barrier layer selectively doped with a P-type or N-type dopant in the MWQ structure of the active layer, and each barrier of the MWQ structure Inserting a diffusion barrier layer (DBL) to prevent the diffusion of the dopant in the upper and lower layers, it is possible to further improve the quantum efficiency and the performance of the optical device.
도 1은 본 발명의 일실시예에 따른 반도체 소자의 단면도를 설명하기 위한 도면이다.
도 2는 도 1의 구조와 기존 구조의 내부 양자 효율과 순방향 전압에 대한 비교 그래프이다.
도 3은 도 1의 구조와 기존 구조의 광강도에 대한 비교 그래프이다.
도 4는 기존의 InGaN 우물층과 GaN 배리어층 기반의 MQW 구조에 대한 발광 강도에 대한 그래프이다.
도 5는 기존의 InGaN 우물층과 InGaN 배리어층 기반의 MQW 구조에 대한 발광 강도에 대한 그래프이다.
도 6은 본 발명의 일실시예에 따라 선택적으로 도핑된 InGaN 우물층과 InGaN 배리어층 기반의 MQW 구조에 대한 발광 강도에 대한 그래프이다.
도 7은 배리어 타입별 전류에 대한 내부 양자 효율을 비교 설명하기 위한 그래프이다.
도 8은 우물층과 배리어층 사이의 도펀트 확산을 설명하기 위한 도면이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 소자의 단면도를 설명하기 위한 도면이다.
도 10은 도 9의 구조에서 확산 방지층의 역할을 설명하기 위한 밴드 다이어그램이다.
도 11은 도 9의 구조에 대한 확산 방지층의 두께별 XRD 강도에 대한 그래프이다.1 is a cross-sectional view illustrating a semiconductor device in accordance with an embodiment of the present invention.
FIG. 2 is a comparison graph of internal quantum efficiency and forward voltage of the structure of FIG. 1 and the existing structure.
3 is a comparison graph of the light intensity of the structure of FIG. 1 and the existing structure.
Figure 4 is a graph of the emission intensity for the MQW structure based on the existing InGaN well layer and GaN barrier layer.
FIG. 5 is a graph showing emission intensity of the MQW structure based on the conventional InGaN well layer and the InGaN barrier layer.
FIG. 6 is a graph of luminescence intensity for an MQW structure based on an InGaN well layer and an InGaN barrier layer selectively doped according to an embodiment of the present invention.
FIG. 7 is a graph for comparing and explaining an internal quantum efficiency with respect to a current for each barrier type.
8 is a view for explaining dopant diffusion between the well layer and the barrier layer.
9 is a cross-sectional view illustrating a semiconductor device in accordance with another embodiment of the present invention.
FIG. 10 is a band diagram for explaining the role of the diffusion barrier layer in the structure of FIG. 9.
FIG. 11 is a graph of XRD intensity for each thickness of the diffusion barrier layer of the structure of FIG. 9.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout. Like reference numerals in the drawings denote like elements.
도 1은 본 발명의 일실시예에 따른 반도체 소자(100)의 단면도를 설명하기 위한 도면이다.1 is a cross-sectional view illustrating a
도 1을 참조하면, 본 발명의 일실시예에 따른 반도체 소자(100)는, N형 도펀트로 도핑한 화합물 반도체 GaN 층(2 마이크로미터 정도)인 N형 질화물 반도체층(20), 배리어층(7.5 나노미터 정도)과 우물층(2.5 나노미터 정도)을 수회(5회 정도) 반복하여 MQW(multi quantum well) 구조로 형성한 활성층(30), Al0 .12Ga0 .88N 층(20 나노미터 정도)인 전자 차단층(EBL: electron blocking layer)(40), 및 P형 도펀트로 도핑한 화합물 반도체 GaN 층(100 나노미터 정도)인 P형 질화물 반도체층(50)을 에피(epitaxial) 구조로 차례로 적층한 구조를 갖는다. Referring to FIG. 1, a
이외에, P형 질화물 반도체층(50) 위에는 투명 도전막(ITO: In Tin Oxide)(52)이 형성된다. 이후 투명 도전막(52)과 N형 질화물 반도체층(20)에 전기적 접속을 위한 전극을 형성하기 위하여 먼저 소정 마스크 노광작업을 거쳐 필요한 부분을 식각한 후, 금속 물질을 증착하여 투명 도전막(52) 위의 일부 영역에 P형 콘택 금속 전극(54)이 110 나노미터 정도의 두께로 형성되도록 하며, N형 질화물 반도체층(20) 위의 일부 영역에 N형 콘택 금속 전극(22)이 110 나노미터 정도의 두께로 형성되도록 한다. P형 콘택 금속 전극(54)과 N형 콘택 금속 전극(22)은 Ni, Au, 또는 이들의 합금 등 금속 물질로 이루어질 수 있다. In addition, a transparent conductive film (ITO: In Tin Oxide) 52 is formed on the P-type
위에서, 활성층(30)에서 생성되는 전자의 확산을 차단하기 위한 전자 차단층(40)은 Al0 .12Ga0 .88N 층인 것으로 예를 들었으나, 이에 한정되는 것은 아니며, AlxGa1-xN (0<x<1)와 같이, Al과 Ga의 비율을 다르게 할 수도 있다. 전자 차단층(40)은 P형 도펀트(Mg 등)를 이용해 도펀트 농도 약 5*1019 정도로 도핑될 수 있다. Above, the
또한, 여기서 반도체 소자(100)는 3-5족 화합물 반도체(또는 질화물 반도체)를 기반으로 하는 소자 구조로서, 본 발명에서 언급하는 N형 도펀트는 Si, Ge, Sn 등 일 수 있고, P형 도펀트는 Mg, Zn, Cd, Be, Ca 및 Ba 등 일 수 있다. In addition, the
특히, 본 발명에서는 활성층(30)의 MWQ 구조에 P형 또는 N형의 도펀트를 선택적으로 도핑한 배리어층을 갖는 구조로 양자 효율을 향상시킬 수 있도록 하였다. 또한, 양자 효율을 더욱 개선하고 광소자의 성능을 향상시키기 위하여, MWQ 구조의 각 배리어층의 상하에 도펀트의 확산을 방지하기 위한 확산 방지층(DBL)을 삽입한 구조에 대하여는 도 9에서 기술하기로 한다.Particularly, in the present invention, the quantum efficiency can be improved by a structure having a barrier layer selectively doped with a P-type or N-type dopant in the MWQ structure of the
먼저, 활성층(30)의 MQW층을 형성하는 과정은 다음과 같다. 도 1 또는 도 10과 같이, 활성층(30)의 형성 과정은, N형 질화물 반도체층(20) 위에 배리어층을 형성한 후 그 위에 우물층과 배리어층을 순차 적층하는 과정으로 이루어진다. 즉, 활성층(30)은 N형 질화물 반도체층(20) 위에 배리어층을 형성한 후 그 위에 우물층의 형성과 배리어층의 형성을 순차로 복수회(예를 들어, 5회) 반복한 구조로 형성될 수 있다.First, the process of forming the MQW layer of the
여기서 활성층(30)을 구성하는 각 우물층과 각 배리어층은 In0 .15Ga0 .85N로 이루어질 수 있고, 다만, 이에 한정되는 것은 아니며, InxGa1 -xN(0<x<1)과 같이, In과 Ga의 비율을 다르게 할 수도 있다. 이외에도 각 우물층과 각 배리어층은 AlxInyGa1 -x-yN (0<x<1, 0<y<1) 질화물 반도체층일 수도 있다. 특히, 활성층(30)을 구성하는 우물층(들)과 배리어층(들) 중 어느 한 종류의 층이 소정 도펀트(N형 또는 P형 도펀트)에 의해 선택적으로 도핑되어 형성될 수 있다. 예를 들어, 우물층의 하부 배리어층에는 N형 도펀트로 도핑될 수 있으며, 우물층의 상부 배리어층에는 P형 도펀트로 도핑될 수 있다. Wherein each well layer and each barrier layer constituting the
특히, N형 질화물 반도체층(20) 위에 배리어층을 형성한 후 그 위에 우물층의 형성과 배리어층의 형성을 순차로 복수회 반복한 구조에서, 중간의 우물층 하부의 배리어층(들)은 N형 도펀트로 도핑되고, 해당 중간의 우물층 상부의 배리어층(들)은 P형 도펀트로 도핑될 수 있다. 예를 들어, 도 10과 같이, N형 질화물 반도체층(20) 위에 배리어층을 형성한 후 그 위에 우물층의 형성과 배리어층의 형성을 순차로 5회 반복한 구조에서, 중간의 3번째 우물층을 기준으로 그 하부의 배리어층(들)은 N형 도펀트로 도핑되고, 해당 3번째 우물층 상부의 배리어층(들)은 P형 도펀트로 도핑될 수 있다. 위에서도 기술한 바와 같이, 여기서 N형 도펀트는 Si, Ge, Sn 등 일 수 있고, P형 도펀트는 Mg, Zn, Cd, Be, Ca 및 Ba 등 일 수 있다. 각 도펀트는 소정의 도펀트 량, 예를 들어, 1*1019 정도의 도펀트 농도로 각 층에 도핑될 수 있다. In particular, in the structure in which the barrier layer is formed on the N-type
이와 같은 본 발명의 일실시예에 따른 도 1과 같은 구조의 반도체 소자(예를 들어, 발광 다이오드)의 내부 양자 효율(IQE)과 순방향 전압(Vf)을 기존의 다른 구조와 비교하면 도 2와 같다. When comparing the internal quantum efficiency (IQE) and the forward voltage (Vf) of the semiconductor device (for example, a light emitting diode) of the structure as shown in FIG. 1 according to an embodiment of the present invention with other conventional structures same.
도 2와 같이, 도 1과 같은 MQW 구조(도2의 Half doped InGaN)에서는 GaN를 배리어층으로 형성한 제1 기존 구조(도 2의 GaN)나 배리어층을 도핑하지 않은 제2 기존 구조(도 2의 u-InGaN) 보다 내부 양자 효율(IQE)이 증가하고 순방향 전압(Vf)이 감소함을 알 수 있다. 제1 기존 구조(도 2의 GaN)와 제2 기존 구조(도 2의 u-InGaN)에서 우물층은 InGaN층을 사용하였다. As shown in FIG. 2, in the MQW structure shown in FIG. 1 (half doped InGaN in FIG. 2), a first existing structure (GaN in FIG. 2) in which GaN is formed as a barrier layer or a second existing structure in which the barrier layer is not doped (FIG. It can be seen that the internal quantum efficiency IQE is increased and the forward voltage Vf is decreased than u-InGaN of 2. In the first existing structure (GaN of FIG. 2) and the second existing structure (u-InGaN of FIG. 2), an InGaN layer was used as the well layer.
또한, 도 3과 같이, 본 발명의 일시시예에 따른MQW 구조(도3의 Half doped InGaN)에서는 GaN를 배리어층으로 형성한 제1 기존 구조(도 3의 GaN)나 배리어층을 도핑하지 않은 제2 기존 구조(도 3의 u-InGaN) 보다 발광 강도가 높게 나타남을 알 수 있다. In addition, as shown in FIG. 3, in the MQW structure (Half doped InGaN of FIG. 3) according to the exemplary embodiment of the present invention, the first existing structure (GaN of FIG. 3) or the barrier layer in which GaN is formed as a barrier layer is not doped. It can be seen that the emission intensity is higher than that of the second existing structure (u-InGaN of FIG. 3).
도 4는 기존의 InGaN 우물층과 GaN 배리어층 기반의 MQW 구조(제1 기존 구조)에 대한 발광 강도에 대한 그래프이다. 도 5는 기존의 InGaN 우물층과 InGaN 배리어층 기반의 MQW 구조(제2 기존 구조)에 대한 발광 강도에 대한 그래프이다. 도 6은 본 발명의 일실시예에 따라 선택적으로 도핑된 InGaN 우물층과 InGaN 배리어층 기반의 MQW 구조(본 발명의 구조)에 대한 발광 강도에 대한 그래프이다. 도 4, 도 5, 및 도 6에서 비교하여 볼 수 있듯이, 우물층을 1내지 5회 반복한 구조에서, 본 발명의 구조에 따른 발광 강도(도 6)가 제1 기존 구조(도 4) 또는 제2 기존 구조(도 5)에서보다 훨씬 높은 것을 확인할 수 있다.4 is a graph of emission intensity of the MQW structure (first existing structure) based on the existing InGaN well layer and the GaN barrier layer. FIG. 5 is a graph showing light emission intensity of a conventional InGaN well layer and an InGaN barrier layer-based MQW structure (second existing structure). FIG. 6 is a graph of luminescence intensity for an MQW structure (structure of the present invention) based on an InGaN well layer and an InGaN barrier layer selectively doped in accordance with an embodiment of the present invention. As can be seen in comparison with FIGS. 4, 5, and 6, in the structure in which the well layer is repeated 1 to 5 times, the emission intensity (FIG. 6) according to the structure of the present invention is the first existing structure (FIG. 4) or It can be seen that much higher than in the second existing structure (FIG. 5).
도 7은 배리어 타입별(기존 제1, 2구조와 본 발명의 구조) 전류에 대한 내부 양자 효율을 비교 설명하기 위한 그래프이다. 도 7과 같이, 금속 전극들(22, 54)에 순방향 전압을 인가하고 전류에 대한 내부 양자 효율(IQE)을 비교하면, 본 발명의 일시예에 따른MQW 구조(도7의 Half doped InGaN)에서는 GaN를 배리어층으로 형성한 제1 기존 구조(도 7의 GaN)나 배리어층을 도핑하지 않은 제2 기존 구조(도 7의 u-InGaN) 보다 전류 0~1000A/cm2 범위에서 내부 양자 효율(IQE)이 훨씬 높게 나타남을 알 수 있다. FIG. 7 is a graph for comparing and explaining an internal quantum efficiency with respect to a current for each barrier type (the existing first and second structures and the structure of the present invention). As shown in FIG. 7, when the forward voltage is applied to the
한편, 도 1과 같은 MQW 구조를 개선하여 더욱 양자 효율을 높일 수 있다. 도 8과 같이, MQW를 구성하는 우물층의 상하부 배리어층의 도펀트들은 각 층의 형성 과정에서 우물층으로 도펀트가 확산되는 현상을 보인다. 예를 들어, N형 배리어층(N형 AlxGa1 - xN 층)을 형성한 후 우물층을 형성할 때 N형 도펀트가 우물층으로 확산되어 도핑 효과를 줄일 수 있으며, 또한, 우물층을 형성한 후 P형 배리어층(P형 AlxGa1-xN 층)을 형성할 때 P형 도펀트가 우물층으로 확산되어 도핑 효과를 줄일 수 있다. 도 8에서는 우물층의 하부에 N형 배리어층이 형성되고 우물층의 상부에 P형 배리어층이 형성될때의 도펀트 확산을 도시하였으나, 이에 한정되지 않으며, N형 배리어층-우물층-N형 배리어층 부분이나, P형 배리어층-우물층-P형 배리어층 부분에서도 도펀트가 우물층으로 확산되어 도핑효과를 줄일 수 있다. 이와 같은 도펀트 확산 현상은 광소자의 발광 성능을 저하시키게 되므로 도 9와 같은 반도체 광소자의 구조를 제안한다. Meanwhile, the quantum efficiency can be further improved by improving the MQW structure of FIG. 1. As shown in FIG. 8, the dopants of the upper and lower barrier layers of the well layer constituting the MQW show a phenomenon that the dopant is diffused into the well layer during the formation of each layer. For example, when forming the well layer after forming the N-type barrier layer (N-type Al x Ga 1 - x N layer), the N-type dopant may diffuse into the well layer to reduce the doping effect, and also, the well layer When the P-type barrier layer (P-type Al x Ga 1-x N layer) is formed, the P-type dopant is diffused into the well layer to reduce the doping effect. FIG. 8 illustrates dopant diffusion when an N-type barrier layer is formed below the well layer and a P-type barrier layer is formed above the well layer, but is not limited thereto. The N-type barrier layer-well layer-N-type barrier is not limited thereto. In the layer portion or the P-type barrier layer-well layer-P-type barrier layer portion, the dopant may diffuse into the well layer to reduce the doping effect. Since the dopant diffusion phenomenon reduces the light emitting performance of the optical device, the structure of the semiconductor optical device shown in FIG. 9 is proposed.
도 9는 본 발명의 다른 실시예에 따른 반도체 소자(200)의 단면도를 설명하기 위한 도면이다.9 is a cross-sectional view illustrating a
도 9를 참조하면, 본 발명의 다른 실시예에 따른 반도체 소자(200)는, N형 도펀트로 도핑한 화합물 반도체 GaN 층(2 마이크로미터 정도)인 N형 질화물 반도체층(20), 배리어층(7.5 나노미터 정도)과 우물층(2.5 나노미터 정도)을 수회(5회 정도) 반복하여 MQW(multi quantum well) 구조로 형성한 활성층(30), Al0 .12Ga0 .88N 층(20 나노미터 정도)인 전자 차단층(EBL: electron blocking layer)(40), 및 P형 도펀트로 도핑한 화합물 반도체 GaN 층(100 나노미터 정도)인 P형 질화물 반도체층(50)을 차례로 적층한 구조를 갖는다. Referring to FIG. 9, a
도 9에서, N형 질화물 반도체층(20), 전자 차단층(EBL)(40), P형 질화물 반도체층(50), 투명 도전막(52), 및 금속 전극들(52, 22)은 도 1과 유사하게 형성될 수 있다. 다만, 여기에서 활성층(30)은 도 1과 다른 방법으로 형성된다. In FIG. 9, the N-type
예를 들어, 본 발명의 다른 실시예에 따른 반도체 소자(200)에서, 활성층(30)은 N형 질화물 반도체층(20) 위에 확산 방지층(DBL: Diffusion Blocking Layer), 배리어층, 다시 확산 방지층(DBL)을 순차 형성한 후에, 그 위에 우물층의 형성, 확산 방지층(DBL)의 형성, 배리어층의 형성, 및 확산 방지층(DBL)의 형성을 순차로 복수회 반복한 구조일수 있다. 즉, 배리어층을 형성하기 전 후로 확산 방지층(DBL)이 형성될 수 있다. 확산 방지층(DBL)은 MOCVD 장비 등에서 TMGa((CH3)3Ga)와 NH3를 포함한 혼합 가스 분위기에서 형성된 무도핑 GaN막일 수 있으며, 이외에도 다른 혼합 가스 분위기에서 형성된 AlxInyGa1 -x- yN (0<x<1, 0<y<1) 질화물 반도체층일 수도 있다. 배리어층이나 우물층이 AlxInyGa1 -x- yN (0<x<1, 0<y<1) 질화물 반도체층인 경우에, AlxInyGa1 -x- yN (0<x<1, 0<y<1) 질화물 반도체층으로 형성된 확산 방지층(DBL)은 해당 도펀트(N형 또는 P형 도펀트) 농도가 배리어층이나 우물층에서 보다 적거나 조성비가 다른 AlxInyGa1 -x- yN (0<x<1, 0<y<1) 질화물 반도체층일 수 있다. For example, in the
여기서도, 도 1과 유사하게, 중간의 우물층 하부의 배리어층(들)은 N형 도펀트로 도핑되고, 해당 중간의 우물층 상부의 배리어층(들)은 P형 도펀트로 도핑될 수 있다. 예를 들어, 도 10과 같이, N형 질화물 반도체층(20) 위에 확산 방지층(DBL), 배리어층, 다시 확산 방지층(DBL)을 순차 형성한 후에, 그 위에 우물층의 형성, 확산 방지층(DBL)의 형성, 배리어층의 형성, 및 확산 방지층(DBL)의 형성을 순차로 5회 반복한 구조에서, 중간의 3번째 우물층을 기준으로 그 하부의 배리어층(들)은 N형 도펀트로 도핑되고, 해당 3번째 우물층 상부의 배리어층(들)은 P형 도펀트로 도핑될 수 있다. 여기서 N형 도펀트는 Si, Ge, Sn 등 일 수 있고, P형 도펀트는 Mg, Zn, Cd, Be, Ca 및 Ba 등 일 수 있다. 각 도펀트는 소정의 도펀트 량, 예를 들어, 1*1019 정도의 도펀트 농도로 각 층에 도핑될 수 있다. Here too, similar to FIG. 1, the barrier layer (s) below the intermediate well layer may be doped with an N type dopant, and the barrier layer (s) above the intermediate well layer may be doped with a P type dopant. For example, as shown in FIG. 10, after the diffusion barrier layer DBL, the barrier layer, and the diffusion barrier layer DBL are sequentially formed on the N-type
위에서도 기술한 바와 같이, 활성층(30)을 구성하는 우물층(들)과 배리어층(들) 중 어느 한 종류의 층이 소정 도펀트(N형 또는 P형 도펀트)에 의해 선택적으로 도핑되어 형성될 수도 있으며, 예를 들어, 우물층의 하부 배리어층에만 N형 도펀트로 도핑될 수 있으며, 우물층의 상부 배리어층에만 P형 도펀트로 도핑될 수도 있다.As described above, any kind of the well layer (s) and barrier layer (s) constituting the
도 10과 같은 반도체 소자의 구조에서, 배리어층의 상하부로 형성된 확산 방지층(DBL)에 의하여 N형 배리어층(N형 AlxGa1-xN 층)으로부터 우물층으로의 도펀트의 확산이나 P형 배리어층(P형 AlxGa1-xN 층)으로부터 우물층으로의 도펀트의 확산은 현격히 줄어들며 가시광 영역의 파장대에서 발광 강도를 현저히 상승시킬 수 있다. In the structure of the semiconductor device as shown in FIG. 10, the diffusion of the dopant from the N-type barrier layer (N-type Al x Ga 1-x N layer) to the well layer or the P-type is performed by the diffusion barrier layer DBL formed above and below the barrier layer. Diffusion of the dopant from the barrier layer (P-type Al x Ga 1-x N layer) to the well layer is greatly reduced and can significantly increase the emission intensity in the wavelength range of the visible light region.
이와 같은 확산 방지층(DBL)의 두께는 적절히 선택될 필요가 있다. 도 11과 같이 확산 방지층(DBL)의 두께를 5 Å, 10 Å, 15 Å으로 변화시키며 실험한 결과 10 Å일 때에 XRD 강도의 FWHM(Full-width half maximum)값이 가장 작게 나타남을 확인하였고, 이에 따라 도 9와 같은 구조에서 확산 방지층(DBL)의 두께를 10 Å 정도 형성할 때 결정화도가 가장 좋음을 확인할 수 있다. The thickness of such a diffusion barrier layer DBL needs to be appropriately selected. As shown in FIG. 11, the thickness of the diffusion barrier layer (DBL) was changed to 5 Å, 10 Å, and 15 시키며. Accordingly, it can be seen that the crystallinity is the best when forming the diffusion barrier layer (DBL) of about 10 에서 in the structure shown in FIG.
확산 방지층(DBL)의 두께는 N형 배리어층(N형 AlxGa1 - xN 층), 우물층, 및 P형 배리어층(P형 AlxGa1-xN 층)의 성분이나 확산 방지층(DBL)의 성분, 배리어층의 도펀트 농도, 또는 확산 방지층(DBL)을 형성하는 공정 조건에 따라 다르게 할 수 있으므로, 위와 같이 확산 방지층(DBL)의 두께가 10 Å으로 고정될 필요는 없고, 경우에 따라서 다른 두께로 형성될 수 있음을 밝혀 둔다. The thickness of the diffusion barrier layer (DBL) may be a component or diffusion barrier of an N-type barrier layer (N-type Al x Ga 1 - x N layer), a well layer, and a P-type barrier layer (P-type Al x Ga 1-x N layer). The thickness of the diffusion barrier layer DBL need not be fixed to 10 kPa as described above, depending on the component of the DBL, the dopant concentration of the barrier layer, or the process conditions for forming the diffusion barrier layer DBL. Note that it can be formed in different thickness according to.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.
100: 반도체 소자
20: N형 질화물 반도체층
30: 활성층
40: 전자 차단층
50: P형 질화물 반도체층100: semiconductor device
20: N-type nitride semiconductor layer
30: active layer
40: electron blocking layer
50: P-type nitride semiconductor layer
Claims (9)
상기 활성층은 다중 양자 우물(MQW)층 구조를 포함하고,
상기 MQW층을 형성하는 과정은,
배리어층을 형성하는 제1과정,
상기 배리어층 상부에 우물층을 형성하는 제2과정, 및
상기 우물층 상부의 배리어층을 형성하는 제3과정을 포함하며,
상기 우물층 하부의 배리어층 또는 상기 우물층 상부의 배리어층이 소정 도펀트로 도핑된 것을 특징으로 하는 반도체 소자의 제조 방법.A semiconductor device manufacturing method for forming an optical device structure having an active layer and an electron blocking layer (EBL) between an N-type compound semiconductor layer and a P-type compound semiconductor layer,
The active layer includes a multi quantum well (MQW) layer structure,
Forming the MQW layer is,
A first process of forming a barrier layer,
Forming a well layer on the barrier layer, and
A third process of forming a barrier layer on the well layer,
The barrier layer below the well layer or the barrier layer above the well layer is doped with a predetermined dopant.
상기 우물층 하부의 배리어층 또는 상기 우물층 상부의 배리어층을 형성하기 전에 해당 배리어층의 하부에 확산 방지층(DBL)을 형성하는 제4과정 및
상기 우물층 하부의 배리어층 또는 상기 우물층 상부의 배리어층을 형성한 후에 해당 배리어층의 상부의 확산 방지층(DBL)을 형성하는 제5과정을 더 포함하여 제조되는 것을 특징으로 하는 반도체 소자.The method of claim 2,
Forming a diffusion barrier layer (DBL) below the barrier layer before forming the barrier layer below the well layer or the barrier layer above the well layer;
And forming a diffusion barrier layer (DBL) above the barrier layer after forming the barrier layer below the well layer or the barrier layer above the well layer.
상기 제1과정에 의해 형성된 배리어층 상부에 우물층의 형성과 배리어층의 형성을 순차로 복수회 반복한 구조를 포함하는 것을 특징으로 하는 반도체 소자.The method of claim 2,
And a structure in which the formation of the well layer and the formation of the barrier layer are sequentially repeated a plurality of times over the barrier layer formed by the first process.
상기 제4과정에 의해 형성된 확산 방지층(DBL), 상기 제1과정에 의해 형성된 배리어층, 및 상기 제5과정에 의해 형성된 확산 방지층(DBL) 위에, 우물층의 형성, 확산 방지층(DBL)의 형성, 배리어층의 형성, 및 확산 방지층(DBL)의 형성을 순차로 복수회 반복한 구조를 포함하는 것을 특징으로 하는 반도체 소자.The method of claim 3,
The well layer is formed on the diffusion barrier layer DBL formed by the fourth process, the barrier layer formed by the first process, and the diffusion barrier layer DBL formed by the fifth process, and the diffusion barrier layer DBL is formed. And a structure in which the formation of the barrier layer and the formation of the diffusion barrier layer (DBL) are sequentially repeated a plurality of times.
상기 복수회 반복된 구조에서 중간의 우물층 하부의 배리어층은 N형 도펀트로 도핑되고, 상기 중간의 우물층 상부의 배리어층은 P형 도펀트로 도핑된 것을 특징으로 하는 반도체 소자.The method according to claim 5 or 6,
And wherein the barrier layer under the intermediate well layer is doped with an N type dopant, and the barrier layer over the intermediate well layer is doped with a P type dopant in the repeated structure.
상기 배리어층과 상기 우물층은 AlxInyGa1 -x- yN (0<x<1, 0<y<1) 질화물 반도체층인 것을 특징으로 하는 반도체 소자.
The method according to claim 1 or 3,
A semiconductor device, characterized in that the barrier layer and the well layer is Al x In y Ga 1 -x- y N (0 <x <1, 0 <y <1) of the nitride semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100002818A KR101174331B1 (en) | 2010-01-12 | 2010-01-12 | High Efficiency Semiconductor Photo Device of Epitaxial Structure and Manufacturing Method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100002818A KR101174331B1 (en) | 2010-01-12 | 2010-01-12 | High Efficiency Semiconductor Photo Device of Epitaxial Structure and Manufacturing Method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110082886A true KR20110082886A (en) | 2011-07-20 |
KR101174331B1 KR101174331B1 (en) | 2012-08-16 |
Family
ID=44920722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100002818A KR101174331B1 (en) | 2010-01-12 | 2010-01-12 | High Efficiency Semiconductor Photo Device of Epitaxial Structure and Manufacturing Method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101174331B1 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3460641B2 (en) * | 1999-09-28 | 2003-10-27 | 日亜化学工業株式会社 | Nitride semiconductor device |
-
2010
- 2010-01-12 KR KR1020100002818A patent/KR101174331B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR101174331B1 (en) | 2012-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100377369C (en) | Nitride semiconductor device | |
CN102185057B (en) | Nitride LED (light-emitting diode) structure and nitride LED structure preparing method | |
KR101712049B1 (en) | Light emitting device | |
JP5404628B2 (en) | Optoelectronic semiconductor chip with multiple quantum well structure | |
TWI569467B (en) | Semiconductor light-emitting device | |
GB2543682A (en) | Epitaxial structure for improving efficiency drop of GaN-based LED | |
CN102097560A (en) | Nitride light emitting diode having composite double current spreading layer | |
JP2010251714A (en) | White light-emitting diode | |
KR100604406B1 (en) | Nitride semiconductor device | |
CN108305922B (en) | Nitride semiconductor structure and semiconductor light emitting element | |
CN108550670B (en) | Nitride semiconductor structure and semiconductor light emitting element | |
KR101903361B1 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
CN113013301B (en) | Nitride light emitting diode | |
KR101065070B1 (en) | Light emitting device | |
KR101174331B1 (en) | High Efficiency Semiconductor Photo Device of Epitaxial Structure and Manufacturing Method thereof | |
KR101143275B1 (en) | Semiconductor Photo Device Structure having Electron Consumption Layer and Manufacturing Method thereof | |
TWI639252B (en) | A photoelectronic semiconductor device with barrier layer | |
CN205900578U (en) | Light emitting diode epitaxial wafer | |
KR102212781B1 (en) | Light emitting device and lighting system | |
TWI568022B (en) | Semiconductor stack structure | |
CN109148661B (en) | Semiconductor structure | |
CN118431370A (en) | Light emitting diode and light emitting device | |
CN117525231A (en) | Light emitting diode and light emitting device | |
CN118472139A (en) | Light emitting diode and light emitting device | |
KR102354251B1 (en) | Light emitting device and lighting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150724 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160722 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170901 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |