[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20110078710A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20110078710A
KR20110078710A KR1020090135586A KR20090135586A KR20110078710A KR 20110078710 A KR20110078710 A KR 20110078710A KR 1020090135586 A KR1020090135586 A KR 1020090135586A KR 20090135586 A KR20090135586 A KR 20090135586A KR 20110078710 A KR20110078710 A KR 20110078710A
Authority
KR
South Korea
Prior art keywords
data
common voltage
line
common
digital
Prior art date
Application number
KR1020090135586A
Other languages
English (en)
Other versions
KR101630335B1 (ko
Inventor
장수혁
이환주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090135586A priority Critical patent/KR101630335B1/ko
Publication of KR20110078710A publication Critical patent/KR20110078710A/ko
Application granted granted Critical
Publication of KR101630335B1 publication Critical patent/KR101630335B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 데이터 드라이버를 이용하여 공통전압을 생성함으로써 비용 및 사이즈를 줄일 수 있는 액정표시장치에 관한 것으로, 시스템으로부터 한 수평라인의 화소들에 필요한 디지털 영상 데이터들을 공급받고, 이 디지털 영상 데이터들의 극성을 결정하는데 기준이 되는 디지털 공통전압 데이터의 레벨에 근거하여 이 입력된 디지털 영상 데이터들을 그대로 출력하거나 또는 이 입력된 디지털 영상 데이터들을 이루는 모든 비트들의 논리를 반전시켜 출력하는 타이밍 콘트롤러; 및, 상기 타이밍 콘트롤러로부터 디지털 공통전압 데이터 및 디지털 영상 데이터들을 공급받아 상기 디지털 공통전압 데이터의 계조에 대응되는 아날로그 공통전압을 선택하여 공통전압전송라인으로 공급하며, 상기 디지털 영상 데이터들 각각의 계조에 대응되는 아날로그 화소전압들을 선택하여 액정패널의 데이터 라인들로 공급하는 데이터 드라이버를 포함하며; 그리고, 상기 한 수평라인의 화소들 각각이 해당 데이터 라인으로부터의 화소전압과 상기 공통전압전송라인으로부터의 공통전압에 따라 화상을 표시함을 특징으로 한다.
Figure P1020090135586
액정표시장치, 공통전압, 데이터 드라이버, 디지털 공통전압 데이터

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로, 특히 공통전압을 생성하여 출력하기 위한 공통전압발생부를 제거하여 비용 및 사이즈를 줄일 수 있는 액정표시장치에 대한 것이다.
액정표시장치는 화소전압을 한 프레임 기간동안 유지하기 위해 공통전압을 공급받는다. 이 공통전압은 공통전압생성부로부터 공급된다. 종래에는 공통전압을 생성하기 위해 반드시 공통전압생성부가 필요하였기 때문에 액정표시장치의 사이즈를 줄이는데 있어 많은 문제점이 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 데이터 드라이버를 이용하여 공통전압을 생성함으로써 비용 및 사이즈를 줄일 수 있는 액정표시장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 시스템으로부터 한 수평라인의 화소들에 필요한 디지털 영상 데이터들을 공급받고, 이 디지털 영상 데이터들의 극성을 결정하는데 기준이 되는 디지털 공통전압 데이터의 레벨에 근거하여 이 입력된 디지털 영상 데이터들을 그대로 출력하거나 또는 이 입력된 디지털 영상 데이터들을 이루는 모든 비트들의 논리를 반전시켜 출력하는 타이밍 콘트롤러; 및, 상기 타이밍 콘트롤러로부터 디지털 공통전압 데이터 및 디지털 영상 데이터들을 공급받아 상기 디지털 공통전압 데이터의 계조에 대응되는 아날로그 공통전압을 선택하여 공통전압전송라인으로 공급하며, 상기 디지털 영상 데이터들 각각의 계조에 대응되는 아날로그 화소전압들을 선택하여 액정패널의 데이터 라인들로 공급하는 데이터 드라이버를 포함하며; 그리고, 상기 한 수평라인의 화소들 각각이 해당 데이터 라인으로부터의 화소전압과 상기 공통전압전송라인으로부터의 공통전압에 따라 화상을 표시함을 특징으로 한다.
상기 한 수평라인의 화소들에 공통으로 접속된 게이트 라인 및 공통분기라인; 상기 게이트 라인으로부터의 스캔펄스에 응답하여 상기 공통전압전송라인으로 부터의 공통전압을 상기 공통분기라인을 통해 상기 한 수평라인의 화소들 각각에 공급하는 공통전압스위칭부를 더 포함함을 특징으로 한다.
각 화소는, 액정층을 사이에 두고 서로 마주보는 화소전극 및 공통전극; 상기 게이트 라인으로부터의 스캔펄스에 따라 해당 데이터 라인으로부터의 화소전압을 상기 화소전극으로 공급하는 데이터스위칭소자; 상기 화소전극과 공통전극 사이에 형성된 액정용량 커패시터; 및, 상기 화소전극과 상기 공통분기라인 사이에 형성된 보조용량 커패시터를 포함함을 특징으로 한다.
상기 공통전압스위칭부는, 상기 게이트 라인으로부터의 스캔펄스에 응답하여 공통전압전송라인으로부터의 공통전압을 상기 공통분기라인에 공급하는 공통전압스위칭소자; 및, 상기 공통전압분기라인과 접지단자 사이에 형성된 공통 커패시터를 포함함을 특징으로 한다.
상기 한 수평라인의 화소들에 공통으로 접속된 게이트 라인 및 공통분기라인; 상기 게이트 라인에 공급되는 스캔펄스보다 앞선 시간에 출력되는 이전 스캔펄스에 응답하여 상기 공통전압전송라인으로부터의 공통전압을 상기 공통분기라인을 통해 상기 한 수평라인의 화소들 각각에 공급하는 공통전압스위칭부를 더 포함함을 특징으로 한다.
각 화소는, 액정층을 사이에 두고 서로 마주보는 화소전극 및 공통전극; 상기 게이트 라인으로부터의 스캔펄스에 따라 해당 데이터 라인으로부터의 화소전압을 상기 화소전극으로 공급하는 데이터스위칭소자; 상기 화소전극과 공통전극 사이에 형성된 액정용량 커패시터; 및, 상기 화소전극과 상기 공통분기라인 사이에 형 성된 보조용량 커패시터를 포함함을 특징으로 한다.
상기 공통전압스위칭부는, 상기 이전 게이트 라인으로부터의 스캔펄스에 응답하여 공통전압전송라인으로부터의 공통전압을 상기 공통분기라인에 공급하는 공통전압스위칭소자; 및, 상기 공통전압분기라인과 접지단자 사이에 형성된 공통 커패시터를 포함함을 특징으로 한다.
상기 디지털 공통전압 데이터의 레벨은 상기 디지털 영상 데이터의 최고계조 값에 해당되는 레벨 및 상기 디지털 영상 데이터의 최저계조 값에 대응되는 레벨 중 어느 하나의 레벨을 갖는 것을 특징으로 한다.
상기 타이밍 콘트롤러는, 상기 디지털 공통전압 데이터가 상기 최저계조 값에 해당하는 레벨을 가질 경우, 상기 입력된 디지털 영상 데이터를 그대로 출력하며; 그리고, 상기 디지털 공통전압 데이터가 상기 최고계조 값에 해당하는 레벨을 가질 경우, 상기 입력된 디지털 영상 데이터의 비트를 반전하여 출력함을 특징으로 한다.
상기 디지털 공통전압 데이터의 레벨이 한 수평기간, 한 프레임 기간 및 n 프레임 기간 중 어느 한 기간 단위로 변화함을 특징으로 한다.
상기 데이터 드라이버는 상기 데이터 라인들을 나누어 구동하는 다수의 데이터 드라이브 집적회로들을 포함하며; 상기 다수의 데이터 드라이브 집적회로들 중 첫 번째 데이터 라인을 포함한 데이터 라인들에 접속된 첫 번째 데이터 드라이브 집적회로의 1번 출력핀으로부터 상기 아날로그 공통전압이 출력되며; 이 첫 번째 데이터 드라이브 집적회로의 1번 출력핀이 상기 공통전압전송라인에 접속됨을 특징 으로 한다.
상기 데이터 드라이버는 상기 데이터 라인들을 나누어 구동하는 다수의 데이터 드라이브 집적회로들을 포함하며; 상기 다수의 데이터 드라이브 집적회로들 중 마지막 번째 데이터 라인을 포함한 데이터 라인들에 접속된 마지막 번째 데이터 드라이브 집적회로의 더미 출력핀으로부터 상기 아날로그 공통전압이 출력되며; 이 마지막 번째 데이터 드라이브 집적회로의 더미 출력핀이 상기 공통전압전송라인에 접속됨을 특징으로 한다.
본 발명 따른 액정표시장치는 다음과 같은 효과를 갖는다.
첫째, 데이터 드라이버를 이용하여 공통전압을 생성함으로써 기존 공통전압생성부를 필요로 하지 않아 이에 비용을 줄일 수 있다.
둘째, 공통전압생성부가 차지하는 공간을 줄임으로써 액정표시장치의 박형화에 유리한다.
셋째, 공통전압의 크기를 변화시켜 화소전압의 극성을 변경하기 때문에 이 화소전압을 생성하는데 필요한 기준전압의 크기를 종래 대비 50% 감소시킬 수 있다. 이에 따라, 데이터 드라이브 집적회로의 사이즈를 줄일 수 있으며, 저전력으로 액정표시장치를 구동할 수 있다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 실시예에 따른 액정표시장치는, 도 1에 도시된 바와 같이, 다수의 화소(PXL)들 및 다수의 공통전압스위칭부(VSW)들이 매트릭스 형태로 배열된 액정패널(PN)과, 액정패널(PN)의 게이트 라인들(GL1 내지 GLn)을 순차적으로 구동하기 위한 게이트 드라이버(GD)와, 각 게이트 라인이 구동될 때 마다 전체데이터 라인들(DL1 내지DLm)로 동시에 아날로그 화소(PXL)전압들을 공급하고 공통전압전송라인(VL)으로 아날로그 공통전압들을 공급하는 데이터 드라이버(DD)와, 게이트 드라이버(GD) 및 데이터 드라이버(DD)의 구동을 제어하기 위한 타이밍 콘트롤러(TC)를 포함한다.
화소(PXL)들은 액정패널(PN)의 표시부(DP)에 형성되며, 공통전압스위칭부(VSW)들은 액정패널(PN)의 비표시부에 형성된다.
타이밍 콘트롤러(TC)는 시스템으로부터 입력되는 수평동기신호(Hsync), 수직동기신호(Vsync), 및 도트클럭(DCLK)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 발생시켜 데이터 드라이버(DD)와 게이트 드라이버(GD)에 공급한다. 데이터 제어신호(DCS)는 도트클럭, 소스쉬프트클럭, 소스인에이블신호, 극성반전신호 등을 포함하는 것으로, 이 데이터 제어신호는 데이터 드라이버로 공급된다. 상기 게이트 제어신호(GCS)는 게이트 스타트 펄스, 게이트쉬프트클럭, 게이트출력인에이블 등을 포함하는 것으로, 이 게이트 제어신호는 게이트 드라이버(GD)에 입력된다. 특히, 이 타이밍 콘트롤러(TC)는 시스템으로부터 한 수평라인의 화소(PXL)들에 필요한 디지털 영상 데이터(R/G/B Data)들을 공급받고, 이 디지털 영상 데이터(R/G/B Data)들의 극성을 결정하는데 기준이 되는 디지털 공통전압 데이터(Data_Vcom)의 레벨에 근거하여 이 입력된 디지털 영상 데이터(R/G/B Data)들을 그대로 출력하거나 또는 이 입력된 디지털 영상 데이터(R/G/B Data)들을 이루는 모든 비트들의 논리를 반전시켜 출력할 것인지를 결정한다.
디지털 공통전압 데이터(Data_Vcom)의 레벨은 상기 디지털 영상 데이터(R/G/B Data)의 최고계조에 해당되는 레벨 및 상기 디지털 영상 데이터의 최저계조에 대응되는 레벨 중 어느 하나의 레벨을 갖는다. 예를 들어, 디지털 영상 데이터가 8비트의 데이터라면, 이 디지털 영상 데이터(R/G/B Data)는 디지털코드 00000000에 해당하는 최저계조(0 계조)부터 디지털코드 11111111에 해당하는 최고계조(255 계조)까지 총 256개의 계조들 중 어느 하나의 계조를 가질 수 있는 바, 상술된 디지털 공통전압 데이터(Data_Vcom)는 이 256개의 계조들 중 2개의 계조에 대응되는 디지털코드를 갖는다. 구체적으로, 이 디지털 공통전압 데이터(Data_Vcom)는 최저계조에 대응되는 디지털코드 00000000 또는 최고계조에 대응되는 디지털코드 11111111을 가질 수 있다.
타이밍 콘트롤러(TC)는 이 디지털 공통전압 데이터(Data_Vcom)가 최저계조에 해당하는 레벨을 가질 경우, 자신에게 입력된 디지털 영상 데이터(R/G/B Data)를 그대로 출력한다, 반면, 타이밍 콘트롤러(TC)는 이 디지털 공통전압 데이터(Data_Vcom)가 최고계조에 해당하는 레벨을 가질 경우, 자신에게 입력된 디지털 영상 데이터(R/G/B Data)의 비트를 반전하여 출력한다.
예를 들어, 디지털 공통전압 데이터(Data_Vcom)의 디지털코드가 최저계조(0 계조)에 대응되는 00000000이고, 이때 시스템으로부터 타이밍 콘트롤러(TC)로 입력되는 디지털 공통전압 데이터(Data_Vcom)과 관련된 디지털 영상 데이터(R/G/B Data)의 디지털코드가 3 계조에 대응되는 00000011일 경우, 이 디지털 영상 데이터(R/G/B Data)를 변조하지 않고 그대로, 즉 00000011의 영상 데이터를 그대로 출력한다. 이때, 이 타이밍 콘트롤러(TC)는 이 디지털 공통전압 데이터(Data_Vcom)를 데이터 드라이버로 먼저 전송한 후, 이 디지털 공통전압 데이터(Data_Vcom)에 동기된 디지털 영상 데이터(Data_DSP)를 상기 데이터 드라이버(DD)로 전송한다. 반면, 디지털 공통전압 데이터(Data_Vcom)의 디지털코드가 최고계조(256 계조)에 대응되는 11111111이고, 이때 시스템으로부터 타이밍 콘트롤러(TC)로 입력되는 디지털 공통전압과 관련된 디지털 영상 데이터(R/G/B Data)의 디지털코드가 3 계조에 대응되는 00000011일 경우, 이 타이밍 콘트롤러(TC)는 이 영상 데이터를 이루는 모든 비트들의 논리를 반전시킴으로써 이 디지털 영상 데이터(R/G/B Data)를 252 계조에 대응되는 11111100으로 변경하여 출력한다. 이때, 이 타이밍 콘트롤러(TC)는 이 디지털 공통전압 데이터(Data_Vcom)를 데이터 드라이버(DD)로 먼저 전송한 후, 이 디지털 공통전압 데이터(Data_Vcom)에 동기된 디지털 영상 데이터(Data_DSP)를 상기 데이터 드라이버(DD)로 전송한다.
이와 같이 타이밍 콘트롤러(TC)가 디지털 공통전압 데이터(Data_Vcom)가 최고계조를 가질 경우 디지털 영상 데이터의 모든 비트를 반전시키는 이유는, 갖은 계조를 가지며 서로 다른 극성을 나타내는 화소(PXL)전압이 공통전압의 레벨의 변화에 대해서 항상 동일한 값을 유지하도록 하기 위함이다.
도 2는 공통전압과 화소(PXL)전압간의 관계를 나타낸 것이다.
도 2의 (a)에는 최저계조의 디지털 공통전압 데이터(Data_Vcom)에 의해 발생 된 최저계조의 아날로그 공통전압(negative common voltage)이 나타나 있다. 이 도 2의 (a)에 도시된 바와 같이 아날로그 공통전압이 최저계조에 해당하므로, 아날로그 화소(PXL)전압들은 이 공통전압과 동일하거나 더 큰 값을 갖게 된다. 따라서, 디지털 공통전압 데이터(Data_Vcom)가 최저계조에 해당하는 디지털코드를 가질 때, 화소(PXL)전압들은 정극성을 갖는다.
반면, 도 2의 (b)에는 최고계조의 디지털 공통전압 데이터(Data_Vcom)에 의해 발생된 최고계조의 아날로그 공통전압(positive common voltage)이 나타나 있다. 이 도 2의 (b)에 도시된 바와 같이 아날로그 공통전압이 최고계조에 해당하므로, 아날로그 화소(PXL)전압들은 이 공통전압과 동일하거나 더 작은 값을 갖게 된다. 따라서, 디지털 공통전압 데이터(Data_Vcom)가 최고계조에 해당하는 디지털코드를 가질 때, 화소(PXL)전압들은 부극성을 갖는다.
본 발명에서는 공통전압의 크기를 변화시켜 화소(PXL)전압의 극성을 변경하기 때문에 이 화소(PXL)전압을 생성하는데 필요한 기준전압(Vdd)의 크기를 종래 대비 50% 감소시킬 수 있다. 이에 따라, 데이터 드라이브 집적회로의 사이즈를 줄일 수 있으며, 저전력으로 액정표시장치를 구동할 수 있다.
도 3은 본 발명의 실시예에 따른 타이밍 콘트롤러(TC)로부터 데이터 드라이버로 전송되는 디지털 공통전압 데이터(Data_Vcom) 및 디지털 영상 데이터의 타이밍도를 나타낸 도면이다.
먼저, 본 발명에서의 타이밍 콘트롤러(TC)로부터의 디지털 공통전압 데이터(Data_Vcom) 및 디지털 영상 데이터(Data_DSP)는 mini-LVDS 송신부 및 mini-LVDS 수신부를 포함하는 인터페이스부를 통해 데이터 드라이버(DD)로 전송된다.
도 3의 (a) 및 (b)에 도시된 제 1 구간(T1)은 mini-LVDS 송신부 및 mini-LVDS 수신부를 리셋시키기 위한 리셋신호(RST)가 타이밍 콘트롤러(TC)로부터 상기 인터페이스부로 출력되는 기간에 해당하는 구간이며, 제 2 구간(T2)은 타이밍 콘트롤러(TC)가 리셋된 인터페이스부가 데이터를 전송받을 준비를 하라고 명령하는 스타트 신호(ST)를 이 인터페이스부로 전송하는 기간에 해당하는 구간이며, 제 3 구간(T3)은 타이밍 콘트롤러(TC)로부터 디지털 공통전압 데이터(Data_Vcom)가 전송되는 기간에 해당하는 구간이며, 그리고, 제 4 및 제 5 구간(T5, T6)은 이 타이밍 콘트롤러(TC)로부터 상기 디지털 공통전압 데이터(Data_Vcom)에 동기된 디지털 영상 데이터(Data_DSP)들이 전송되는 기간에 해당하는 구간이다. 제 4 구간(T4)이 첫 번째 디지털 영상 데이터의 전송 기간에 대응되는 구간이고, 제 5 구간(T5)이 두 번째 디지털 영상 데이터의 전송 기간에 대응되는 구간이다.
타이밍 콘트롤러(TC)가 도 3의 (a)의 제 4 구간에 대응되는 디지털 영상 데이터(R/G/B Data)를 시스템으로부터 입력받는다고 할 때, 도 3의 (a)에 도시된 바와 같이, 디지털 공통전압 데이터(Data_Vcom)가 최저계조에 해당할 경우 이 타이밍 콘트롤러(TC)는 이 입력된 디지털 영상 데이터들을 그대로 출력한다.
반면, 도 3의 (b)에 도시된 바와 같이, 디지털 공통전압 데이터(Data_Vcom)가 최고계조에 해당할 경우 이 타이밍 콘트롤러(TC)는 입력된 디지털 영상 데이터(R/G/B Data)들의 논리를 모두 반전시켜 출력함을 알 수 있다.
데이터 드라이버(DD)는 타이밍 콘트롤러(TC)로부터의 데이터 제어신호(DCS) 에 따라 디지털 공통전압 데이터(Data_Vcom) 및 디지털 영상 데이터들을 샘플링한 후에, 샘플링된 디지털 공통전압 데이터(Data_Vcom) 및 한 수평라인에 배열된 화소(PXL)들에 대한 영상 데이터들을 매 수평기간(Horizontal Time : 1H, 2H, ...)마다 래치하고 래치된 디지털 공통전압 데이터(Data_Vcom)의 계조에 대응되는 아날로그 공통전압을 선택하여 공통전압전송라인(VL)으로 공급함과 아울러, 상기 래치된 디지털 영상 데이터들 각각의 계조에 대응되는 아날로그 화소(PXL)전압들을 선택하여 데이터 라인들(DL1 내지 DLm)로 공급한다. 즉, 상기 데이터 드라이버(DD)는 타이밍 콘트롤러(TC)로부터의 디지털 공통전압 데이터(Data_Vcom) 및 디지털 영상 데이터(Data_DSP)들을 전원 발생부로부터 입력되는 감마전압을 이용하여 아날로그 공통전압 및 화소(PXL)전압들로 변환하여 공통전압전송라인(VL) 및 데이터 라인들(DL1 내지 DLm)로 공급한다.
게이트 드라이버(GD)는 타이밍 콘트롤러(TC)로부터의 게이트 제어신호 중 게이트 스타트 펄스에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀의 구동에 적합한 전압레벨로 쉬프트시키기 위한 레벨쉬프터를 포함한다. 게이트 드라이버(GD)는 게이트 제어신호에 응답하여 게이트 라인들(GL1 내지 GLn)에 순차적으로 스캔펄스를 공급한다.
액정패널(PN)에는 게이트 라인들(GL1 내지 GLn)에 평행한 다수의 공통분기라인들이 형성되어 있다. 각 공통분기라인은 각 수평라인(HL1 내지 HLn)의 화소(PXL)들을 가로지르도록 형성된다. 다시 말하여, k(k는 자연수)번째 공통분기라인은 k번째 수평라인을 따라 배열된 한 수평라인분의 화소(PXL)들을 가로지르도록 형성되 며, 이때 이 k번째 수평라인을 따라 배열된 화소(PXL)들은 상기 k번째 공통분기라인에 공통으로 접속된다.
공통전압스위칭부(VSW)는 해당 게이트 라인으로부터의 스캔펄스에 응답하여 공통전압전송라인(VL)으로부터의 공통전압을 공통분기라인을 통해 상기 한 수평라인의 화소(PXL)들 각각에 공급한다.
도 4는 본 발명의 제 1 실시예에 따른 공통전압스위칭부(VSW) 및 화소(PXL)의 상세 구성도이다.
화소(PXL)는, 도 4에 도시된 바와 같이, 화소전극(PE), 공통전극(CE), 데이터스위칭소자(Tr_DSP), 액정용량 커패시터(Clc), 보조용량 커패시터(Cst)를 포함한다.
화소전극(PE)과 공통전극(CE)은 서로 마주보고 있으며, 이들 사이에는 액정층이 형성된다. 데이터스위칭소자(Tr_DSP)는 게이트 라인으로부터의 스캔펄스에 따라 데이터 라인으로부터의 화소(PXL)전압을 화소전극(PE)으로 공급한다. 액정용량 커패시터(Clc)는 화소전극(PE)과 공통전극(CE) 사이에 형성된다. 보조용량 커패시터(Cst)는 화소전극(PE)과 공통분기라인 사이에 형성된다. 이 액정용량 커패시터(Clc) 및 보조용량 커패시터(Cst)에는 화소(PXL)전압이 저장되어 한 프레임 기간동안 유지된다.
공통전압스위칭부(VSW)는 공통전압스위칭소자(Tr_Vcom) 및 공통 커패시터(Cvcom)를 포함한다.
공통전압스위칭소자(Tr_Vcom)는 게이트 라인으로부터의 스캔펄스에 응답하여 공통전압전송라인(VL)으로부터의 공통전압을 공통분기라인에 공급한다. 공통 커패시터(Cvcom)는 공통전압분기라인과 접지단자 사이에 형성된다. 이 공통 커패시터(Cvcom)에는 공통전압이 저장되어 한 프레임 기간동안 유지된다.
이와 같이 구성된 공통전압스위칭부(VSW) 및 화소(PXL)의 동작을, 도 4 및 도 5를 참조하여 상세히 설명하면 다음과 같다.
도 5는 도 4의 게이트 라인에 공급되는 스캔펄스의 파형을 나타낸 도면이다.
도 5에 도시된 바와 같이, 스캔펄스들(SC1 내지 SCn)은 제 1 게이트 라인(GL1)부터 제 n 게이트 라인(GLn)까지 순차적으로 공급된다.
데이터 드라이버(DD)는 공통전압을 공통전압전송라인(VL)에 공급하고, 한 수평라인분의 화소(PXL)전압들을 데이터 라인들(DL1 내지 DLm)에 공급한다.
이때, j번째 게이트 라인에 공급됨에 따라 이 j번째 게이트 라인에 접속된 j번째 공통전압스위칭부(VSW)의 공통전압스위칭소자(Tr_Vcom) 및 j번째 수평라인의 화소(PXL)들내의 데이터 스위칭소자들이 모두 턴-온된다.
턴-온된 각 데이터스위칭소자들은 각 데이터 라인으로부터의 화소(PXL)전압을 각 화소전극(PE)에 공급한다. 이때, 공통전압전송라인(VL)으로부터의 공통전압이 턴-온된 j번째 공통전압스위칭소자를 통해 j번째 공통분기라인으로 공급된다. 따라서, 이 j번째 수평라인의 화소(PXL)들 각각은 이 j번째 공통분기라인으로부터의 공통전압과 각 화소전극(PE)에 공급된 화소(PXL)전압에 의해 화상을 유지한다.
도 6은 본 발명의 제 2 실시예에 따른 공통전압스위칭부(VSW) 및 화소(PXL)의 상세 구성도이다.
본 발명의 제 2 실시예에 따른 공통전압스위칭부(VSW) 및 화소(PXL)는 도 4에 도시된 제 1 실시예의 공통전압스위칭부(VSW) 및 화소(PXL)의 구조와 거의 동일하며, 단 공통전압스위칭부(VSW)와 화소(PXL)의 접속관계에 있어서 상이하다.
즉, 도 6에 따르면, 공통전압스위칭부(VSW)는 게이트 라인에 공급되는 스캔펄스보다 앞선 시간에 출력되는 이전 스캔펄스에 응답하여 공통전압전송라인(VL)으로부터의 공통전압을 공통분기라인을 통해 상기 한 수평라인의 화소(PXL)들 각각에 공급한다. 예를 들어, j번째 공통전압스위칭부(VSW)는 j번째 게이트 라인에 스캔펄스가 공급될 때 공통전압전송라인(VL)으로부터의 공통전압을 j번째 공통분기라인으로 스위칭하고, 이 스위칭된 공통전압을 j+1번째 수평랑인의 화소(PXL)들로 공급한다.
한편, 본 발명에서는 상술된 디지털 공통전압 데이터(Data_Vcom)의 레벨을 한 수평기간, 한 프레임 기간 및 n 프레임 기간 중 어느 한 기간 단위로 변화시킴으로써 액정표시장치를 라인 반전 및 프레임 반전 방식으로 구동할 수 있다. 예를 들어, 매 수평기간마다 디지털 공통전압 데이터(Data_Vcom)의 레벨을 변화시킴으로써 기수번째 수평라인의 화소(PXL)들에 최저계조의 공통전압을 공급하고, 우수번째 수평라인의 화소(PXL)들에 최고계조의 공통전압을 공급할 수 있다. 이와 같은 경우, 기수번째 수평라인의 화소(PXL)들은 정극성의 화소(PXL)전압을 이용하여 화상을 표시하고, 우수번째 수평라인의 화소(PXL)들은 부극성의 화소(PXL)전압을 이용하여 화상을 표시한다.
도 7은 본 발명의 제 1 실시예에 따른 공통전압전송라인(VL)의 위치를 설명 하기 위한 도면이다.
도 7에 도시된 바와 같이, 데이터 드라이버(DD)는 데이터 라인들(DL1 내지 DLm)을 나누어 구동하는 다수의 데이터 드라이브 집적회로(DD-IC)들을 포함한다.
이때, 다수의 데이터 드라이브 집적회로(DD-IC)들 중 첫 번째 데이터 라인을 포함한 데이터 라인들에 접속된 첫 번째 데이터 드라이브 집적회로(DD-IC)(도 7에서 가장 좌측에 위치한 데이터 드라이브 집적회로(DD-IC))의 1번 출력핀(P)으로부터 상기 아날로그 공통전압이 출력된다. 이 첫 번째 데이터 드라이브 집적회로(DD-IC)의 1번 출력핀(P)이 상기 공통전압전송라인(VL)에 접속된다.
도 8은 본 발명의 제 2 실시예에 따른 공통전압전송라인(VL)의 위치를 설명하기 위한 도면이다.
도 7에 도시된 바와 같이, 데이터 드라이버(DD)는 데이터 라인들(DL1 내지 DLm)을 나누어 구동하는 다수의 데이터 드라이브 집적회로(DD-IC)들을 포함한다.
이때, 다수의 데이터 드라이브 집적회로(DD-IC)들 중 마지막 번째 데이터 라인을 포함한 데이터 라인들에 접속된 마지막 번째 데이터 드라이브 집적회로(DD-IC)의 더미 출력핀(P)으로부터 상기 아날로그 공통전압이 출력된다. 데이터 라인들의 수에 따라 마지막 데이터 드라이브 집적회로(DD-IC)의 출력핀(P)들 중 데이터 라인에 접속되지 않는 더미 출력핀(P)이 발생될 수 있는 바, 본 발명에서는 이 더미 출력핀(P)을 통해 공통전압을 출력할 수 있다. 이 마지막 번째 데이터 드라이브 집적회로(DD-IC)의 더미 출력핀(P)이 상기 공통전압전송라인(VL)에 접속된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면
도 2는 공통전압과 화소전압간의 관계를 나타낸 도면
도 3은 본 발명의 실시예에 따른 타이밍 콘트롤러로부터 데이터 드라이버로 전송되는 디지털 공통전압 데이터 및 디지털 영상 데이터의 타이밍도를 나타낸 도면
도 4는 본 발명의 제 1 실시예에 따른 공통전압스위칭부 및 화소의 상세 구성도
도 5는 도 4의 게이트 라인에 공급되는 스캔펄스의 파형을 나타낸 도면
도 6은 본 발명의 제 2 실시예에 따른 공통전압스위칭부 및 화소의 상세 구성도
도 7은 본 발명의 제 1 실시예에 따른 공통전압전송라인의 위치를 설명하기 위한 도면
도 8은 본 발명의 제 2 실시예에 따른 공통전압전송라인의 위치를 설명하기 위한 도면

Claims (12)

  1. 시스템으로부터 한 수평라인의 화소들에 필요한 디지털 영상 데이터들을 공급받고, 이 디지털 영상 데이터들의 극성을 결정하는데 기준이 되는 디지털 공통전압 데이터의 레벨에 근거하여 이 입력된 디지털 영상 데이터들을 그대로 출력하거나 또는 이 입력된 디지털 영상 데이터들을 이루는 모든 비트들의 논리를 반전시켜 출력하는 타이밍 콘트롤러; 및,
    상기 타이밍 콘트롤러로부터 디지털 공통전압 데이터 및 디지털 영상 데이터들을 공급받아 상기 디지털 공통전압 데이터의 계조에 대응되는 아날로그 공통전압을 선택하여 공통전압전송라인으로 공급하며, 상기 디지털 영상 데이터들 각각의 계조에 대응되는 아날로그 화소전압들을 선택하여 액정패널의 데이터 라인들로 공급하는 데이터 드라이버를 포함하며; 그리고,
    상기 한 수평라인의 화소들 각각이 해당 데이터 라인으로부터의 화소전압과 상기 공통전압전송라인으로부터의 공통전압에 따라 화상을 표시함을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 한 수평라인의 화소들에 공통으로 접속된 게이트 라인 및 공통분기라인;
    상기 게이트 라인으로부터의 스캔펄스에 응답하여 상기 공통전압전송라인으 로부터의 공통전압을 상기 공통분기라인을 통해 상기 한 수평라인의 화소들 각각에 공급하는 공통전압스위칭부를 더 포함함을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    각 화소는,
    액정층을 사이에 두고 서로 마주보는 화소전극 및 공통전극;
    상기 게이트 라인으로부터의 스캔펄스에 따라 해당 데이터 라인으로부터의 화소전압을 상기 화소전극으로 공급하는 데이터스위칭소자;
    상기 화소전극과 공통전극 사이에 형성된 액정용량 커패시터; 및,
    상기 화소전극과 상기 공통분기라인 사이에 형성된 보조용량 커패시터를 포함함을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 공통전압스위칭부는,
    상기 게이트 라인으로부터의 스캔펄스에 응답하여 공통전압전송라인으로부터의 공통전압을 상기 공통분기라인에 공급하는 공통전압스위칭소자; 및,
    상기 공통전압분기라인과 접지단자 사이에 형성된 공통 커패시터를 포함함을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 한 수평라인의 화소들에 공통으로 접속된 게이트 라인 및 공통분기라인;
    상기 게이트 라인에 공급되는 스캔펄스보다 앞선 시간에 출력되는 이전 스캔펄스에 응답하여 상기 공통전압전송라인으로부터의 공통전압을 상기 공통분기라인을 통해 상기 한 수평라인의 화소들 각각에 공급하는 공통전압스위칭부를 더 포함함을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    각 화소는,
    액정층을 사이에 두고 서로 마주보는 화소전극 및 공통전극;
    상기 게이트 라인으로부터의 스캔펄스에 따라 해당 데이터 라인으로부터의 화소전압을 상기 화소전극으로 공급하는 데이터스위칭소자;
    상기 화소전극과 공통전극 사이에 형성된 액정용량 커패시터; 및,
    상기 화소전극과 상기 공통분기라인 사이에 형성된 보조용량 커패시터를 포함함을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 공통전압스위칭부는,
    상기 이전 게이트 라인으로부터의 스캔펄스에 응답하여 공통전압전송라인으로부터의 공통전압을 상기 공통분기라인에 공급하는 공통전압스위칭소자; 및,
    상기 공통전압분기라인과 접지단자 사이에 형성된 공통 커패시터를 포함함을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 디지털 공통전압 데이터의 레벨은 상기 디지털 영상 데이터의 최고계조 값에 해당되는 레벨 및 상기 디지털 영상 데이터의 최저계조 값에 대응되는 레벨 중 어느 하나의 레벨을 갖는 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 디지털 공통전압 데이터가 상기 최저계조 값에 해당하는 레벨을 가질 경우, 상기 입력된 디지털 영상 데이터를 그대로 출력하며; 그리고,
    상기 디지털 공통전압 데이터가 상기 최고계조 값에 해당하는 레벨을 가질 경우, 상기 입력된 디지털 영상 데이터의 비트를 반전하여 출력함을 특징으로 하는 액정표시장치.
  10. 제 1 항에 있어서,
    상기 디지털 공통전압 데이터의 레벨이 한 수평기간, 한 프레임 기간 및 n 프레임 기간 중 어느 한 기간 단위로 변화함을 특징으로 하는 액정표시장치.
  11. 제 1 항에 있어서,
    상기 데이터 드라이버는 상기 데이터 라인들을 나누어 구동하는 다수의 데이터 드라이브 집적회로들을 포함하며;
    상기 다수의 데이터 드라이브 집적회로들 중 첫 번째 데이터 라인을 포함한 데이터 라인들에 접속된 첫 번째 데이터 드라이브 집적회로의 1번 출력핀으로부터 상기 아날로그 공통전압이 출력되며;
    이 첫 번째 데이터 드라이브 집적회로의 1번 출력핀이 상기 공통전압전송라인에 접속됨을 특징으로 하는 액정표시장치.
  12. 제 1 항에 있어서,
    상기 데이터 드라이버는 상기 데이터 라인들을 나누어 구동하는 다수의 데이터 드라이브 집적회로들을 포함하며;
    상기 다수의 데이터 드라이브 집적회로들 중 마지막 번째 데이터 라인을 포함한 데이터 라인들에 접속된 마지막 번째 데이터 드라이브 집적회로의 더미 출력핀으로부터 상기 아날로그 공통전압이 출력되며;
    이 마지막 번째 데이터 드라이브 집적회로의 더미 출력핀이 상기 공통전압전송라인에 접속됨을 특징으로 하는 액정표시장치.
KR1020090135586A 2009-12-31 2009-12-31 액정표시장치 KR101630335B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090135586A KR101630335B1 (ko) 2009-12-31 2009-12-31 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090135586A KR101630335B1 (ko) 2009-12-31 2009-12-31 액정표시장치

Publications (2)

Publication Number Publication Date
KR20110078710A true KR20110078710A (ko) 2011-07-07
KR101630335B1 KR101630335B1 (ko) 2016-06-14

Family

ID=44918158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090135586A KR101630335B1 (ko) 2009-12-31 2009-12-31 액정표시장치

Country Status (1)

Country Link
KR (1) KR101630335B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014003518A1 (ko) * 2012-06-29 2014-01-03 인텔렉추얼디스커버리 주식회사 터치 디스플레이 장치
KR20150076032A (ko) * 2013-12-26 2015-07-06 엘지디스플레이 주식회사 액정표시장치와 이의 구동방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080001097A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
KR20080002570A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동장치와 그의 구동방법
KR20080034573A (ko) * 2006-10-17 2008-04-22 엘지.필립스 엘시디 주식회사 액정표시장치의 구동회로 및 이의 구동방법
KR20090066528A (ko) * 2007-12-20 2009-06-24 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080001097A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
KR20080002570A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동장치와 그의 구동방법
KR20080034573A (ko) * 2006-10-17 2008-04-22 엘지.필립스 엘시디 주식회사 액정표시장치의 구동회로 및 이의 구동방법
KR20090066528A (ko) * 2007-12-20 2009-06-24 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014003518A1 (ko) * 2012-06-29 2014-01-03 인텔렉추얼디스커버리 주식회사 터치 디스플레이 장치
KR101405164B1 (ko) * 2012-06-29 2014-06-10 인텔렉추얼디스커버리 주식회사 터치 디스플레이 장치
KR20150076032A (ko) * 2013-12-26 2015-07-06 엘지디스플레이 주식회사 액정표시장치와 이의 구동방법

Also Published As

Publication number Publication date
KR101630335B1 (ko) 2016-06-14

Similar Documents

Publication Publication Date Title
KR100859666B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR101287477B1 (ko) 액정표시장치
KR20150077807A (ko) 저속 구동이 가능한 표시장치
JP2011133888A (ja) 駆動回路及びこれを有する表示装置
KR20070083350A (ko) 소스 구동 장치 및 구동 방법과, 이를 갖는 표시 장치 및구동 방법
KR101278001B1 (ko) 액정표시장치와 그 구동방법
KR101589752B1 (ko) 액정표시장치
KR101830604B1 (ko) 평판 표시장치
KR20090059506A (ko) 액정표시장치의 구동회로
KR102034057B1 (ko) 평판 표시 장치
KR101958654B1 (ko) 도트 인버젼 액정표시장치
KR20080061035A (ko) 인버전 방식의 액정 표시 장치 및 그 구동 방법
KR101511546B1 (ko) 액정표시장치 및 그 구동방법
KR20140025169A (ko) 디지털 아날로그 변환기, 디스플레이 구동 회로 및 그것을 포함하는 표시 장치
KR101264697B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR101630335B1 (ko) 액정표시장치
KR101973405B1 (ko) 액정표시장치
KR20080026278A (ko) 데이터 구동 장치 및 그 구동 방법
KR20130028595A (ko) 액정표시장치 및 이의 도트 인버전 구동방법
KR102480834B1 (ko) 저속 구동이 가능한 표시장치
KR20070079103A (ko) 액정 표시 장치 및 그 구동 방법
KR100831284B1 (ko) 액정표시장치의 구동방법
KR101311677B1 (ko) 액정표시장치와 그 구동방법
KR101415686B1 (ko) 액정표시장치의 소스구동회로와 그 구동방법
KR20070087358A (ko) 데이터 구동회로와 이를 이용한 평판 표시장치의 구동장치및 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091231

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20141211

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20091231

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20151120

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160530

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160608

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160609

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190515

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20200513

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210511

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230515

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240516

Start annual number: 9

End annual number: 9