KR20110060411A

KR20110060411A - 발광소자 및 그 제조방법

Info

Publication number: KR20110060411A
Application number: KR1020090116993A
Authority: KR
Inventors: 손효근
Original assignee: 엘지이노텍 주식회사
Priority date: 2009-11-30
Filing date: 2009-11-30
Publication date: 2011-06-08
Also published as: US20150155455A1; US20140014898A1; KR101081129B1; CN102117875A; CN102117875B; US20110127550A1; US20170077365A9; US8987753B2; EP2328188A2; EP2328188A3; US9595647B2; US8476646B2; EP2328188B1

Abstract

실시예에 따른 발광 소자는 제2 도전형 반도체층; 상기 제2 도전형 반도체층 상에 활성층; 상기 활성층 상에 제3 굴절률을 갖는 제1 반도체층; 및 상기 제1 반도체층 상에 제2 굴절률을 갖는 중간굴절층을 포함하며, 상기 제2 굴절률은 상기 제3 굴절률보다 작고, 공기의 제4 굴절률보다 크다.

발광 소자

Description

발광소자 및 그 제조방법{Light emitting device and fabrication method thereof}

실시예는 발광 소자 및 그 제조방법에 관한 것이다.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있으며, 형광 물질을 이용하거나 다양한 색의 발광 다이오드를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.

발광 다이오드의 휘도 및 성능을 더욱 향상시키기 위해 광 추출 구조를 개선하는 방법, 활성층의 구조를 개선하는 방법, 전류 퍼짐을 향상하는 방법, 전극의 구조를 개선하는 방법, 발광 다이오드 패키지의 구조를 개선하는 방법 등 다양한 방법들이 시도되고 있다.

실시예는 새로운 구조를 가지는 발광 소자를 제공한다.

실시예는 광 추출 효율이 향상된 발광 소자 및 그 제조방법을 제공한다.

실시예는 새로운 구조를 가지는 발광 소자를 제공할 수 있다.

실시예는 광 추출 효율이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.

이하, 첨부된 도면을 참조하여 실시예들에 따른 발광 소자 및 그 제조방법에 대해 설명한다.

<제1 실시예>

도 1은 제1 실시예에 따른 발광 소자(1)의 단면도이다.

도 1을 참조하면, 상기 발광 소자(1)는 기판(110)과, 상기 기판(110) 상에 중간굴절층(116)과, 상기 중간굴절층(116) 상에 제1 반도체층(130)과, 상기 제1 반도체층(130) 상에 활성층(140)과, 상기 활성층(140) 상에 제2 도전형 반도체층(150)과, 상기 제2 도전형 반도체층(150) 상에 전극층(160)과, 상기 전극층(160) 상에 제1 전극(170)과, 상기 제1 반도체층(130) 상에 제2 전극(180)을 포함한다.

상기 기판(110)은 사파이어(Al₂O₃), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나를 이용할 수 있으며, 이에 대해 한정하지는 않는다.

상기 기판(110)은 제1 굴절률(n1)을 가진다. 예를 들어, 상기 기판(110)이 사파이어(Al₂O₃) 기판으로 형성된 경우, 상기 제1 굴절률(n1)은 대략 1.7 내지 1.8의 값을 가질 수 있다.

상기 기판(110) 상에는 상기 중간굴절층(116)이 형성될 수 있다.

상기 중간굴절층(116)은 상기 기판(110)의 제1 굴절률(n1)과 상기 제1 반도 체층(130)의 제3 굴절률(n3) 사이의 값인 제2 굴절률(n2)을 갖도록 형성될 수 있다.

즉, 상기 중간굴절층(116)의 제2 굴절률(n2)은 상기 기판(110)의 제1 굴절률(n1)보다 크고, 상기 제1 반도체층(130)의 제3 굴절률(n3)보다 작을 수 있다. 또는, 상기 중간굴절층(116)의 제2 굴절률(n2)은 상기 기판(110)의 제1 굴절률(n1)보다 작고, 상기 제1 반도체층(130)의 제3 굴절률(n3)보다 클 수 있다.

굴절률 차이가 큰 두 층 사이의 계면에서는 전반사가 일어나기 위한 임계각이 작아지게 되며, 상기 계면에서 흡수되어 손실되는 광도 증가하게 된다.

따라서, 실시예에서는 상기 기판(110)과 상기 제1 반도체층(130) 사이에 상기 제2 굴절률(n2)을 가지는 상기 중간굴절층(116)을 형성하여, 상기 제1 반도체층(130)과 상기 기판(110) 사이의 굴절률 차이에 의한 광 손실을 최소화할 수 있다.

상기 중간굴절층(116)은 상기 제2 굴절률(n2)을 가지면서, 위에 상기 제1 반도체층(130)을 원활히 형성할 수 있는 반도체 재질, 예를 들어, AlN, GaN, AlGaN, InGaN, AlInGaN, AlInN, InN 중 어느 하나의 재질을 포함하여 형성될 수 있다.

한편, 상기 중간굴절층(116)은 상기 제2 굴절률(n2)을 갖도록 형성되기 위해 고온에서 형성될 수 있다. 예를 들어, 상기 중간굴절층(116)이 AlN을 포함하여 형성된 경우, 상기 AlN을 1000℃ 내지 1100℃, 바람직하게는 대략 1050℃의 성장 온도로 성장할 수 있으며, 이때 상기 제2 굴절률(n2)은 대략 2.1 내지 2.2의 값을 가질 수 있다.

상기 중간굴절층(116)은 0.05μ 내지 0.1μ의 두께(D1)를 가지도록 형성될 수 있다.

상기 중간굴절층(116)은 상기 기판(110)과 상기 제1 반도체층(130) 사이의 격자 상수 차이를 완화하고, 상기 제1 반도체층(130)의 결함(defect) 및 전위(dislocation)을 감소시킬 수 있다.

상기 중간굴절층(116) 상에는 상기 제1 반도체층(130)이 형성될 수 있다.

상기 제1 반도체층(130)은 상기 제3 굴절률(n3)을 가질 수 있으며, 제1 도전형 반도체층 만을 포함하거나, 상기 제1 도전형 반도체층과 상기 제1 도전형 반도체층 아래에 언도프트(Undoped) 반도체층을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.

상기 제1 도전형 반도체층은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlN, GaN, AlGaN, InGaN, AlInGaN, AlInN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.

예를 들어, 상기 제1 반도체층(130)이 GaN을 포함하여 형성된 경우, 상기 제3 굴절률(n3)은 대략 2.45 내지 2.55의 값을 가질 수 있다.

상기 언도프트 반도체층은 예를 들어, 언도프드(Undoped) GaN 층일 수 있으며, 이에 대해 한정하지는 않는다.

상기 제1 반도체층(130) 상에는 상기 활성층(140)이 형성될 수 있다.

상기 활성층(140)은 상기 제1 도전형 반도체층을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(150)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(140)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.

상기 활성층(140)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW : Multi Quantum Well), 양자선 구조 또는 양자점 구조 중 적어도 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.

상기 활성층(140)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.

상기 활성층(140) 상에는 상기 제2 도전형 반도체층(150)이 형성된다. 상기 제2 도전형 반도체층(150)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlN, GaN, AlGaN, InGaN, AlInGaN, AlInN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.

상기 제1 도전형 반도체층, 활성층(140) 및 제2 도전형 반도체층(150)은 최소한의 발광 구조물을 이룬다.

한편, 상기 제1 도전형 반도체층과 제2 도전형 반도체층(150)에 각각 p형과 n형의 도펀트가 도핑될 수 있으며, 이에 대해 한정하지 않는다. 또한, 도시되지는 않았지만 상기 제2 도전형 반도체층(150) 상에는 제3 도전형 반도체층(미도시)이 형성될 수 있다. 따라서 상기 발광 소자(100)는 pn, np, pnp, npn 접합 구조 중 어 느 하나로 형성될 수 있다.

상기 중간굴절층(116), 제1 반도체층(130), 활성층(140) 및 제2 도전형 반도체층(150)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.

상기 제2 도전형 반도체층(150) 상에는 상기 전극층(160)이 형성될 수 있다. 상기 전극층(160)은 투명한 재질로 형성된 투명 전극일 수 있으며, 예를 들어, ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있다.

또는, 상기 전극층(160)은 대신 반사 전극일 수도 있으며, 상기 전극층(160)은 반사율이 높은 은(Ag), 알루미늄(Al), 백금(Pt) 또는 팔라듐(Pd) 중 적어도 어느 하나를 포함하여 형성될 수 있다.

상기 전극층(160) 상에는 상기 제1 전극(170)이 형성될 수 있으며, 상기 제1 반도체층(130) 상에는 상기 제2 전극(180)이 형성될 수 있다. 상기 발광 소자(1)에 상기 제1 반도체층(130)이 노출되도록 메사 에칭(Mesa-Etching)을 실시한 후, 상기 제1 전극(180)을 형성할 수 있다. 상기 제1, 제2 전극(170,180)은 상기 발광 소자(1)에 전원을 제공한다.

한편, 상기 전극층(160)이 형성되지 않고, 상기 제2 도전형 반도체층(150) 상에 상기 제1 전극(170)이 형성될 수도 있으며, 이에 대해 한정하지는 않는다.

<제2 실시예>

이하, 제2 실시예에 따른 발광 소자(2) 및 그 제조방법에 대해 상세히 설명한다. 제2 실시예를 설명함에 있어서, 상기 제1 실시예와 동일한 부분에 대해서는 제1 실시예를 참조하며, 중복 설명은 생략하기로 한다.

도 2는 제2 실시예에 따른 발광 소자(2)의 단면도이다.

도 2를 참조하면, 상기 발광 소자(2)는 전도성 지지부재(270)와, 상기 전도성 지지부재(270) 상에 반사층(260)과, 상기 반사층(260) 상에 제2 도전형 반도체층(250)과, 상기 제2 도전형 반도체층(250) 상에 활성층(240)과, 상기 활성층(240) 상에 제1 반도체층(230)과, 상기 제1 반도체층(230) 상에 제2 중간굴절층(227)과, 상기 제1 반도체층(230) 상에 제3 전극(280)을 포함한다.

상기 전도성 지지부재(270)는 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있으며, 상기 제3 전극(280)과 함께 상기 발광 소자(2)에 전원을 제공한다.

상기 전도성 지지부재(270) 상에는 상기 반사층(260)이 형성될 수 있다.

상기 반사층(260)은 반사율이 높은 은(Ag), 알루미늄(Al), 백금(Pt) 또는 팔라듐(Pd) 중 적어도 어느 하나를 포함하여 형성될 수 있다.

한편, 상기 반사층(260)과 상기 전도성 지지부재(270) 사이에는 두 층 사이의 계면 접합력 강화하기 위한 접착층(미도시)이 형성될 수 있다.

상기 반사층(260) 상에는 상기 제2 도전형 반도체층(250)이 형성될 수 있다. 상기 제2 도전형 반도체층(250)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlN, GaN, AlGaN, InGaN, AlInGaN, AlInN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.

한편, 상기 제2 도전형 반도체층(250)과 상기 반사층(260) 사이에는 두 층 사이의 오믹 접촉을 위한 오믹층(미도시)이 형성될 수 있다.

상기 제2 도전형 반도체층(250) 상에는 상기 활성층(240)이 형성될 수 있다. 상기 활성층(240)은 상기 제1 반도체층(230)을 통해서 주입되는 전자(또는 정공)와 이후 형성되는 제2 도전형 반도체층(250)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(240)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.

상기 활성층(240)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW : Multi Quantum Well), 양자선 구조 또는 양자점 구조 중 적어도 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.

상기 활성층(240)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.

상기 활성층(240) 상에는 상기 제1 반도체층(230)이 형성될 수 있다.

상기 제1 반도체층(230)은 상기 제3 굴절률(n3)을 가질 수 있으며, 제1 도전형 반도체층 만을 포함하거나, 상기 제1 도전형 반도체층과 상기 제1 도전형 반도체층 아래에 언도프트 반도체층을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.

예를 들어, 상기 제1 반도체층(230)이 GaN을 포함하여 형성된 경우, 상기 제3 굴절률(n3)은 대략 2.45 내지 2.55의 값을 가질 수 있다.

상기 제1 반도체층(230) 상에는 상기 제2 중간굴절층(227)이 형성될 수 있다. 상기 제2 중간굴절층(227)은 상기 제1 반도체층(230)의 제3 굴절률(n3)과 공기의 제4 굴절률(n4) 사이의 값인 제2 굴절률(n2)을 갖도록 형성될 수 있다.

공기의 제4 굴절률(n4)은 대략 1.0의 값을 가지며, 상기 제2 중간굴절층(227)의 제2 굴절률(n2)은 상기 제1 반도체층(230)의 제3 굴절률(n3)보다 작고, 공기의 제4 굴절률(n4)보다 클 수 있다.

따라서, 실시예에서는 상기 제1 반도체층(230)에 상기 제2 굴절률(n2)을 가 지는 상기 제2 중간굴절층(227)을 형성하여, 상기 제1 반도체층(230)에서 공기로 출사되는 광의 굴절률 차이에 의한 손실을 최소화할 수 있다.

상기 제2 중간굴절층(227)은 상기 제2 굴절률(n2)을 가지면서, 상기 제1 도전형 반도체층(130)을 원활히 형성할 수 있는 반도체 재질, 예를 들어, AlN, GaN, AlGaN, InGaN, AlInGaN, AlInN, InN 중 어느 하나의 재질을 포함하여 형성될 수 있으며, 이에 대해 한정하지는 않는다. 다만, 실시예에서는 상기 제2 중간굴절층(227)이 AlN을 포함하여 형성된 것을 중심으로 설명한다.

한편, 상기 제2 중간굴절층(227)은 상기 제2 굴절률(n2)을 갖도록 형성되기 위해 고온에서 형성될 수 있다. 예를 들어, 상기 제2 중간굴절층(227)이 AlN을 포함하여 형성된 경우, 상기 AlN을 1000℃ 내지 1100℃, 바람직하게는 대략 1050℃의 성장 온도로 성장할 수 있으며, 이때 상기 제2 굴절률(n2)은 대략 2.1 내지 2.2의 값을 가질 수 있다.

도 8은 제2 실시예의 발광 소자(2)의 제2 중간굴절층(227)의 형태를 나타내는 상면도이다.

도 8을 참조하면, 상기 제2 중간굴절층(227)이 AlN을 포함하고, 0.5μ 내지 1.0μ의 제2 두께(D2)로 형성되는 경우, 상기 제2 중간굴절층(227)은 다수의 다각 기둥을 포함하도록 형성될 수 있다.

다만, 상기 제2 중간굴절층(227)은 다수의 원 기둥을 포함하도록 형성되거나, 편평한 층으로 형성될 수도 있으며, 이에 대해 한정하지는 않는다.

또한, 상기 제2 중간굴절층(227)을 다수의 다각 기둥 등을 포함하도록 형성 하기 위해, 상기 제1 반도체층(230) 상에 마스크패턴(미도시)을 형성하고, 상기 마스크패턴(미도시)을 이용해 상기 제2 중간굴절층(227)을 형성할 수도 있다. 상기 마스크패턴(미도시)은 SiO₂, MgN 등을 포함하여 형성할 수 있으며, 이에 대해 한정하지는 않는다.

상기 제2 중간굴절층(227)이 다수의 다각 기둥 또는 다수의 원 기둥을 포함하도록 형성되는 경우, 상기 제2 중간굴절층(227)은 상기 활성층(240)에서 방출하는 광이 다양한 각도로 출사되도록 하여, 상기 발광 소자(2)의 광 추출 효율을 향상할 수 있다.

상기 제1 반도체층(230) 상에는 상기 제3 전극(280)이 형성될 수 있다. 상기 제3 전극(280)은 상기 제2 중간굴절층(227)을 일부 제거하고 형성할 수 있으며, 이에 대해 한정하지는 않는다.

이하, 도 3 내지 도 7을 참조하여, 상기 발광 소자(2)의 제조방법에 대해 상세히 설명한다. 설명의 편의상, 상기 발광 소자(2)의 제조방법은, 도 2에 도시된 상기 발광 소자(2)가 뒤집혀 제공되도록 설명한다.

도 3을 참조하면, 기판(210) 상에 제1 중간굴절층(216)이 형성되고, 상기 제1 중간굴절층(216) 상에 언도프트 반도체층(220)이 형성될 수 있다.

상기 제1 중간굴절층(216)은 예를 들어, AlN, GaN, AlGaN, InGaN, AlInGaN, AlInN, InN 중 어느 하나의 재질을 포함하여 형성될 수 있다.

상기 제1 중간굴절층(216)은 0.05μ 내지 0.1μ의 제1 두께(D1)를 가지도록 형성될 수 있다.

상기 제1 중간굴절층(216)은 상기 기판(210)과 상기 언도프트 반도체층(220) 사이의 격자 상수 차이를 완화하고, 상기 언도프트 반도체층(220)의 결함(defect) 및 전위(dislocation)을 감소시킬 수 있다.

상기 언도프트 반도체층(220)은 도전형 도펀트가 도핑되지 않아, 상기 제1,2 도전형 반도체층(230,250)에 비해 현저히 낮은 전기 전도성을 가지는 층으로, 예를 들어, 언도프드(Undoped) GaN 층일 수 있으나, 이에 대해 한정하지는 않는다.

한편, 상기 언도프트 반도체층(220) 상부에는 제1 도전형 반도체층을 일부 포함할 수도 있으며 이에 대해 한정하지는 않는다.

도 4를 참조하면, 상기 언도프트 반도체층(220) 상에는 제2 중간굴절층(227)이 형성될 수 있다.

상기 제2 중간굴절층(227)은 상기 제1 반도체층(230)의 제3 굴절률(n3)과 공기의 제4 굴절률(n4) 사이의 값인 제2 굴절률(n2)을 갖도록 형성될 수 있다.

상기 제1 반도체층(230)에 상기 제2 굴절률(n2)을 가지는 상기 제2 중간굴절층(227)을 형성하여, 상기 제1 반도체층(230)에서 공기로 출사되는 광의 굴절률 차이에 의한 손실을 최소화할 수 있다.

상기 제2 중간굴절층(227)은 상기 제2 굴절률(n2)을 가지면서, 상기 제1 반도체층(230)을 원활히 형성할 수 있는 반도체 재질, 예를 들어, AlN, GaN, AlGaN, InGaN, AlInGaN, AlInN, InN 중 어느 하나의 재질을 포함하여 형성될 수 있으며, 이에 대해 한정하지는 않는다. 다만, 실시예에서는 상기 제2 중간굴절층(227)이 AlN을 포함하여 형성된 것을 중심으로 설명한다.

또한, 상기 제2 중간굴절층(227)을 다수의 다각 기둥 등을 포함하도록 형성하기 위해, 상기 제1 반도체층(230) 상에 마스크패턴(미도시)을 형성하고, 상기 마스크패턴(미도시)을 이용해 상기 제2 중간굴절층(227)을 형성할 수도 있다. 상기 마스크패턴(미도시)은 SiO₂, MgN 등을 포함하여 형성할 수 있으며, 이에 대해 한정하지는 않는다.

도 5를 참조하면, 상기 제2 중간굴절층(227) 상에는 상기 제1 반도체층(230), 상기 제1 반도체층(230) 상에 상기 활성층(240), 상기 활성층(240) 상에 상기 제2 도전형 반도체층(250)이 형성될 수 있다.

상기 제1 반도체층(230), 활성층(240) 및 제2 도전형 반도체층(250)은 빛을 방출하는 발광 구조물을 이룬다.

상기 발광 구조물은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.

또한, 상기 발광 구조물은 ELO(Epitaxy Lateral Growth) 공정에 의해 수평 성장 또는/및 수직 성장을 하여 형성될 수 있다. 상기 ELO 공정의 온도나 압력 등의 조건을 적절히 조절하여, 상기 제2 중간굴절층(227) 상에 상기 발광 구조물을 형성할 수 있다.

다만, 상기 발광 구조물을 형성하는 과정에서, 상기 제2 중간굴절층(227)의 다수의 다각 기둥 사이의 공간(228)에는 상기 발광 구조물의 일부가 성장할 수도 있으며, 이에 대해 한정하지는 않는다.

상기 제1 반도체층(230)은 상기 제2 중간굴절층(227) 상에 형성되므로, 결함(defect)이나 전위(dislocation)가 적어 양호한 결정성을 가지도록 형성될 수 있다.

한편, 상기 제1 반도체층(230)은 제1 도전형 반도체층 만을 포함하거나, 상기 제1 도전형 반도체층과 상기 제1 도전형 반도체층 아래에 언도프트 반도체층을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.

또한, 상기 제2 중간굴절층(227) 아래에 형성된 상기 언도프트 반도체층(220)과 상기 제2 중간굴절층(227) 상에 형성된 상기 제1 반도체층(230)은 반드시 서로 구분되지는 않는다. 즉, 제1 반도체층(230)을 일부 형성한 후, 상기 제1 반도체층(230) 상에 제2 중간굴절층(227)을 형성하고, 상기 제2 중간굴절층(227) 상에 다시 상기 제1 반도체층(230)을 형성할 수 있으며, 이에 대해 한정하지 않는다.

도 6을 참조하면, 상기 제2 도전형 반도체층(250) 상에 상기 반사층(260), 상기 반사층(260) 상에 상기 전도성 지지부재(270)를 형성할 수 있다.

상기 전도성 지지부재(270)는 상기 발광 소자(2)에 전원을 제공하고, 상기 발광 구조물을 지지한다.

도 6 및 도 7을 참조하면, 상기 기판(210), 제1 중간굴절층(216) 및 언도프트 반도체층(220)을 제거할 수 있다.

상기 기판(210)은 레이저 리프트 오프(LLO : Laser Lift Off) 공정 또는 에칭(Etching) 공정 중 적어도 어느 하나에 의해 제거될 수 있으며, 이에 대해 한정하지는 않는다.

상기 제1 중간굴절층(216) 및 상기 언도프트 반도체층(220)은 에칭 공정, 예를 들어, ICP/RIE (Inductively Coupled Plasma / Reactive Ion Etch)에 의해 제거 될 수 있다.

한편, 상기 제1 중간굴절층(216) 및 상기 언도프트 반도체층(220)을 상기 에칭 공정에 의해 제거하는 경우, 상기 제2 중간굴절층(227)은 상기 에칭 공정을 중지하는 에칭스톱층(Etching Stop Layer)으로 작용할 수 있다.

상기 제1 중간굴절층(216) 및 상기 언도프트 반도체층(220)을 제거하여, 상기 제1 반도체층(230) 및 상기 제2 중간굴절층(227)이 노출된다.

도 7 및 도 2를 참조하면, 상기 제1 반도체층(230)에는 상기 제3 전극(280)이 형성될 수 있다. 이때, 상기 제2 중간굴절층(227)을 일부 제거하고, 상기 제3 전극(280)을 형성할 수도 있으며, 이에 대해 한정하지는 않는다.

<제3 실시예>

이하, 제3 실시예에 따른 발광 소자(3) 및 그 제조방법에 대해 상세히 설명한다. 제3 실시예를 설명함에 있어서, 상기 제2 실시예와 동일한 부분에 대해서는 제2 실시예를 참조하며, 중복 설명은 생략하기로 한다.

제3 실시예에 따른 발광 소자(3)는 제2 중간굴절층이 제거되고, 러프니스 패턴이 형성된 것을 제외하고는 제2 실시예에 따른 발광 소자(2)와 유사하다.

도 9는 제3 실시예에 따른 발광 소자(3)의 단면도이다.

도 9를 참조하면, 상기 발광 소자(3)는 전도성 지지부재(370)와, 상기 전도성 지지부재(370) 상에 반사층(360)과, 상기 반사층(360) 상에 제2 도전형 반도체층(350)과, 상기 제2 도전형 반도체층(350) 상에 활성층(340)과, 상기 활성층(340) 상에 러프니스 패턴(332)을 포함하는 제1 도전형 반도체층(330)과, 상기 제1 도전형 반도체층(330) 상에 제3 전극(380)을 포함한다.

상기 제1 도전형 반도체층(330)은 상면에 상기 러프니스 패턴(332)을 포함한다.

예를 들어, 상기 러프니스 패턴(332)은 도 7의 제2 중간굴절층(227)을 마스크로 상기 제1 도전형 반도체층(330)에 에칭 공정을 실시하여 형성할 수 있다.

즉, 도 7의 제2 중간굴절층(227)을 마스크로 상기 제1 도전형 반도체층(330)에 에칭 공정을 실시하여 상기 러프니스 패턴(332)을 형성한 다음, 상기 제2 중간굴절층(227)을 제거하고, 상기 제1 도전형 반도체층(330) 상에 상기 제3 전극(380)을 형성하여 상기 발광 소자(3)를 제공할 수 있다.

상기 러프니스 패턴(332)은 상기 발광 소자(3)가 방출하는 광의 추출 효율을 높일 수 있다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발 명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

도 1 내지 도 9는 실시예에 따른 발광 소자를 설명하는 도면이다.

Claims

제2 도전형 반도체층;

상기 제2 도전형 반도체층 상에 활성층;

상기 활성층 상에 제3 굴절률을 갖는 제1 반도체층;

상기 제1 반도체층 상에 제2 굴절률을 갖는 중간굴절층을 포함하며,

상기 제2 굴절률은 상기 제3 굴절률보다 작고, 공기의 제4 굴절률보다 큰 발광 소자.
제 1항에 있어서,

상기 제2 도전형 반도체층 아래에 전도성 지지부재 및 반사층 중 적어도 어느 하나를 포함하는 발광 소자.
제 1항에 있어서,

상기 중간굴절층은 다수의 다각 기둥 또는 다수의 원 기둥을 포함하는 발광 소자.
제 1항에 있어서,

상기 중간굴절층은 0.5μ 내지 1.0μ의 두께를 가지는 발광 소자.
제 1항에 있어서,

상기 중간굴절층 상에 제1 굴절률을 갖는 기판을 포함하며,

상기 제2 굴절률은 상기 제1 굴절률보다 크고, 상기 제3 굴절률보다 작은 발광 소자.
제 5항에 있어서,

상기 중간굴절층은 0.05μ 내지 0.1μ의 두께를 갖는 발광 소자.
제 5항에 있어서,

상기 기판은 SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성된 발광 소자.
제 5항에 있어서,

상기 기판은 사파이어(Al₂O₃)로 형성되며, 상기 제1 굴절률은 1.7 내지 1.8의 값을 가지는 발광 소자.
제 1항 또는 제 5항에 있어서,

상기 중간굴절층은 AlN을 포함하며, 상기 중간굴절층의 제2 굴절률은 2.1 내지 2.2의 값을 가지는 발광 소자.
제 1항 또는 제 5항에 있어서,

상기 제1 반도체층은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성되는 발광 소자.
제1 굴절률을 갖는 기판 상에 제2 굴절률을 갖는 제1 중간굴절층을 형성하는 단계;

상기 제1 중간굴절층 상에 제3 굴절률을 갖는 제1 반도체층을 형성하는 단계;

상기 제1 반도체층 상에 활성층을 형성하는 단계; 및

상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계를 포함하며,

상기 제2 굴절률은 상기 제1 굴절률보다 크고, 상기 제3 굴절률보다 작은 발광 소자 제조방법.
제 11항에 있어서,

상기 제1 중간굴절층은 AlN을 포함하며, 1000℃ 내지 1100℃의 성장 온도로 형성된 발광 소자 제조방법.
제 11항에 있어서,

상기 기판은 사파이어(Al₂O₃), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성되는 발광 소자 제조방법.
제 11항에 있어서,

상기 제1 반도체층은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성되는 발광 소자 제조방법.
제 11항에 있어서,

상기 제1 반도체층을 형성하는 단계 이전에,

상기 제1 중간굴절층 상에 비전도성 반도체층을 형성하는 단계; 및

상기 비전도성 반도체층 상에 제2 굴절률을 갖는 제2 중간굴절층을 형성하는 단계를 포함하며,

상기 제1 반도체층은 상기 제2 중간굴절층 상에 형성되는 발광 소자 제조방법.
제 15항에 있어서,

상기 제2 중간굴절층은 AlN을 포함하며, 1000℃ 내지 1100℃의 성장 온도로 형성된 발광 소자 제조방법.
제 15항에 있어서,

상기 발광 구조물 상에 전도성 지지부재 및 반사층 중 적어도 하나를 형성하 는 단계를 포함하는 발광 소자 제조방법.
제 17항에 있어서,

상기 전도성 지지부재를 형성한 후,

상기 기판, 상기 제1 중간굴절층 및 상기 제1 반도체층의 일부를 제거하는 단계를 포함하는 발광 소자 제조방법.
제 18항에 있어서,

상기 제2 중간굴절층을 마스크로 상기 제1 반도체층에 에칭을 실시하여 러프니스 패턴을 형성하고, 상기 제2 중간굴절층을 제거하는 단계를 포함하는 발광 소자 제조방법.