[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20110058693A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20110058693A
KR20110058693A KR1020100116777A KR20100116777A KR20110058693A KR 20110058693 A KR20110058693 A KR 20110058693A KR 1020100116777 A KR1020100116777 A KR 1020100116777A KR 20100116777 A KR20100116777 A KR 20100116777A KR 20110058693 A KR20110058693 A KR 20110058693A
Authority
KR
South Korea
Prior art keywords
layer
liquid crystal
electrode layer
substrate
film
Prior art date
Application number
KR1020100116777A
Other languages
English (en)
Inventor
다이스케 쿠보타
테츠지 이시타니
아키오 야마시타
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20110058693A publication Critical patent/KR20110058693A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134381—Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/13793—Blue phases

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은, 보다 고콘트라스트화를 가능하게 하는 블루상을 나타내는 액정 재료를 사용한 액정 표시 장치를 제공하는 것을 목적의 하나로 한다.
블루상을 나타내는 액정층을 포함하는 액정 표시 장치에 있어서, 블루상을 나타내는 액정층을 대향하는 개구 패턴(슬릿)을 갖는 제 1 공통 전극층 및 제 2 공통 전극층과, 개구 패턴을 갖는 화소 전극층으로 협지한다. 화소 전극층은, 제 1 기판의 액정층 측의 면으로부터 액정층 중에 돌출하여 형성된 구조체의 상부에 형성되고, 액정층 중에 있어서 화소 전극층은 제 1 공통 전극층과 제 2 공통 전극층 사이에 배치된다. 액정 표시 장치의 샐 갭을 5㎛ 미만(바람직하게는 1㎛ 이상)으로 한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
액정 표시 장치 및 그 제작 방법에 관한 것이다.
박형, 경량화를 도모한 표시 장치(소위, 플랫 패널 디스플레이)에는 액정 소자를 갖는 액정 표시 장치, 자발광 소자를 갖는 발광 장치, 필드 에미션 디스플레이(FED: Field Emission Display) 등이 경합하여 개발되고 있다.
액정 표시 장치에 있어서는, 액정 분자의 응답 속도의 고속화가 요구되고 있다. 액정의 표시 모드는 다양하지만, 그 중에서도 고속 응답 가능한 액정 모드로서 FLC(Ferroelectric Liquid Crystal) 모드, OCB(Optical Compensated Birefringence) 모드, 블루상(blue phase)을 나타내는 액정을 사용하는 모드를 들 수 있다.
특히, 블루상을 나타내는 액정을 사용하는 모드는 배향막이 불필요하고, 또한, 광시야각화를 얻을 수 있으므로, 실용화를 위하여 연구가 많이 행해지고 있다(예를 들어, 특허문헌 1 참조). 특허문헌 1은 블루상이 출현하는 온도 범위를 확대시키기 위하여, 액정에 고분자 안정화 처리를 행하는 보고이다.
국제공개 제 05/090520호 팜플렛
액정 표시 장치에 있어서의 문제로서, 높은 콘트라스트를 실현하기 위해서는, 백색 투과율(백색 표시시의 광의 투과율)이 큰 것이 요구된다.
따라서, 보다 고콘트라스트화를 위하여, 블루상을 나타내는 액정을 사용한 액정 표시 모드에 적합한 액정 표시 장치를 제공하는 것을 목적으로 한다.
블루상을 나타내는 액정층을 포함하는 액정 표시 장치에 있어서, 블루상을 나타내는 액정층을 개구 패턴을 갖는 화소 전극층(제 1 전극층)과, 개구 패턴(슬릿)을 갖는 한 쌍의 공통 전극층(제 1 공통 전극층(제 2 전극층) 및 제 2 공통 전극층(제 3 전극층))으로 협지한다. 공통 전극층은 제 1 기판 위, 및 제 2 기판 위에 각각 형성되어, 액정층을 사이에 두고 대향하도록 배치된다.
화소 전극층은, 제 1 기판의 액정층 측의 면(액정층에 면하는 쪽의 면)으로부터 액정층 중에 돌출하여 형성된 구조체의 상부에 형성되고, 액정층의 막 두께 방향에 있어서 화소 전극층은 제 1 공통 전극층과 제 2 공통 전극층 사이에 배치된다. 화소 전극층이 제 1 공통 전극층 및 제 2 공통 전극층 사이에 배치된다면, 제 1 공통 전극층 및 제 2 공통 전극층도 구조체의 상부에 형성하여도 좋다. 이 경우, 같은 제 1 기판 위에 형성되는 화소 전극층 및 제 2 공통 전극층에 있어서, 아래에 형성되는 구조체의 높이(두께)는 화소 전극층 아래의 구조체(제 1 구조체) 쪽이, 제 2 공통 전극층 아래의 구조체(제 3 구조체)보다 높다.
액정 표시 장치에 있어서, 액정층의 두께인 셀 갭(cell gap)은 5㎛ 미만(바람직하게는, 1㎛ 이상)으로 한다. 또한, 본 명세서에 있어서, 셀 갭의 두께란 액정층의 두께(막 두께)의 최대 값으로 한다. 셀 갭의 두께(액정층의 두께)는, 제 1 기판 및 제 2 기판의 간격을 유지하는 스페이서나 씰재에 의하여 제어할 수 있다. 따라서, 셀 갭의 두께(액정층의 두께)를 5㎛ 미만으로 하기 때문에, 액정층 중에 형성되는 화소 전극층, 제 1 공통 전극층, 제 2 공통 전극층, 및 구조체의 막 두께도 5㎛ 미만이 된다.
제 1 기판(소자 기판이라고도 함)에 형성된 화소 전극층 및 제 2 공통 전극층과, 제 2 기판(대향 기판이라고도 함)에 형성된 제 1 공통 전극층은, 액정층을 사이에 두고 씰재에 의하여 고정되어 있다. 화소 전극층, 제 1 공통 전극층 및 제 2 공통 전극층은 평판 형상이 아니라 다양한 개구 패턴을 갖고, 굴곡부나 분기된 빗살 형상을 포함하는 형상이다. 또한, 제 1 공통 전극층 및 제 2 공통 전극층은 적어도 화소 영역에 있어서 같은 형상이고, 액정층을 사이에 두고 중첩하도록 배치된다.
개구 패턴을 갖고, 또 액정을 협지하도록 형성된 화소 전극층과, 제 1 공통 전극층 및 제 2 공통 전극층 사이에 전계를 가함으로써, 액정에는 경사진 방향(기판에 대하여 경사진 방향)의 전계가 가해지므로, 그 전계를 사용하여 액정 분자를 제어할 수 있다. 또한, 화소 전극층은 액정층의 막 두께 방향에 있어서, 제 1 공통 전극층과 제 2 공통 전극층 사이에 배치되어 있기 때문에, 액정에는 화소 전극층과 제 1 공통 전극층의 전계, 및 화소 전극층과 제 2 공통 전극층의 전계를 가할 수 있고, 액정층 전체에 전계를 형성할 수 있다.
따라서, 막 두께 방향도 포함하여, 액정층 전체에 있어서의 액정 분자를 응답시킬 수 있으므로 백색 투과율이 향상된다. 따라서, 백색 투과율과 흑색 투과율(흑색 표시시의 광의 투과율)과의 비율인 콘트라스트비도 높게 할 수 있다. 또한, 점도가 높은 블루상을 나타내는 액정 재료(액정 혼합물)라도 효과적으로 전계를 인가할 수 있으므로, 저소비 전력화도 달성할 수 있다. 블루상을 나타내는 액정층에서는, 액정 분자에 가해지는 전계의 액정층의 막 두께 방향의 성분에 대한 막 두께 방향과 수직한 방향의 성분의 비율이 커질수록 액정 분자 1개당의 백색 투과율이 높아진다. 따라서, 셀 갭을 5㎛ 미만으로 함으로써, 화소 전극층과 제 1 공통 전극층 및 제 2 공통 전극층에 가해지는 전계의 액정층의 막 두께 방향의 성분에 대한 막 두께 방향과 수직한 방향의 성분의 비율을 높일 수 있고, 만약에 구동 전압이 낮은 경우에도 액정층의 백색 투과율을 크게 할 수 있다. 따라서, 백색 투과율과 흑색 투과율(흑색 표시시의 광의 투과율)과의 비율인 콘트라스트비도 높일 수 있다.
구조체는, 절연성 재료(유기 재료 및 무기 재료)를 사용한 절연체, 및 도전성 재료(유기 재료 및 무기 재료)를 사용한 도전체로 형성할 수 있다. 대표적으로는, 가시광 경화성, 자외선 경화성 또는 열 경화성의 수지를 사용하는 것이 바람직하다. 예를 들어, 아크릴 수지, 에폭시 수지, 아민 수지 등을 사용할 수 있다. 그리고, 도전성 수지나 금속 재료로 형성하여도 좋다. 또한, 구조체는 복수의 박막의 적층 구조이어도 좋다. 구조체의 형상은, 기둥 형상, 정상부가 바닥면에 평행한 평면으로 잘린 뿔 형상, 뿔 형상의 정상부가 둥근 돔(dome) 형상 등을 사용할 수 있다. 또한, 구조체는 기판의 액정층 측의 면으로부터 액정층 중에 돌출하는 부분이라면 좋기 때문에, 층간막을 가공하여 액정층 측의 표면을 요철(凹凸) 형상으로 하여, 돌출하는 구조체로 하여도 좋다. 따라서, 구조체는 복수의 돌출한 볼록부를 갖는 연속막이라도 좋다.
본 명세서에 있어서, 화소 전극층, 제 1 공통 전극층 및 제 2 공통 전극층이 갖는 개구 패턴(슬릿)이란, 폐(閉)공간에 개구된 패턴 외, 일부가 열린 빗살 형상과 같은 패턴도 포함되는 것으로 한다.
본 명세서에서는, 반도체 소자(예를 들어, 트랜지스터), 화소 전극층, 제 2 공통 전극층 및 층간막이 형성되어 있는 기판을 소자 기판(제 1 기판)이라고 하고, 상기 소자 기판과 액정층을 사이에 두고 대향하는 제 1 공통 전극층이 형성되어 있는 기판을 대향 기판(제 2 기판)이라고 한다.
액정층에는, 블루상을 나타내는 액정 재료를 사용한다. 또한, 액정 재료란, 액정층에 사용되는 액정을 포함하는 혼합물을 가리킨다. 블루상을 나타내는 액정 재료는 응답 속도가 1msec 이하로 짧고, 고속 응답이 가능하기 때문에, 액정 표시 장치의 고성능화가 가능하게 된다.
블루상을 나타내는 액정 재료로서 액정 및 카이랄(chiral)제를 포함한다. 카이랄제는, 액정을 나선 구조에 배향시켜, 블루상을 발현시키기 위하여 사용한다. 예를 들어, 수중량％ 이상의 카이랄제를 혼합시킨 액정 재료를 액정층에 사용하면 좋다.
액정은, 서모트로픽(thermotropic) 액정, 저분자 액정, 고분자 액정, 강유전 액정, 반강유전 액정 등을 사용한다.
카이랄제는, 액정에 대한 상용성이 좋고, 또 꼬이는 힘이 강한 재료를 사용한다. 또한, R체, S체의 어느 한쪽의 재료가 좋고, R체와 S체의 비율이 50:50의 라세미체는 사용하지 않는다.
상기 액정 재료는, 조건에 따라 콜레스테릭(cholesteric)상, 콜레스테릭 블루상, 스맥틱(smectic)상, 스맥틱 블루상, 큐빅(Cubic)상, 카이랄 네마틱(Chiral Nematic)상, 등방상 등을 나타낸다.
블루상인 콜레스테릭 블루상 및 스멕틱 블루상은, 나선 피치가 500nm 이하로 피치가 비교적 짧은 콜레스테릭상 또는 스멕틱상을 갖는 액정 재료에서 볼 수 있다. 액정 재료의 배향은 이중 꼬임 구조를 갖는다. 가시광의 파장 이하의 질서를 갖기 때문에, 투명하고, 전압 인가에 의하여 배향 질서가 변화되어 광학적 변조가 생긴다. 블루상은, 광학적으로 등방이므로, 시야각 의존성이 없고 배향막을 형성하지 않아도 좋으므로, 표시 화상의 질의 향상, 및 비용 삭감이 가능하다.
또한, 블루상은 좁은 온도 범위에서만 발현하기 때문에, 온도 범위를 넓게 개선하기 위하여 액정 재료에, 광 경화 수지 및 광 중합 개시제를 첨가하여, 고분자 안정화 처리를 행하는 것이 바람직하다. 고분자 안정화 처리는, 액정, 카이랄제, 광 경화 수지, 및 광 중합 개시제를 포함하는 액정 재료에, 광 경화 수지, 및 광 중합 개시제가 반응하는 파장의 광을 조사하여 행한다. 이 고분자 안정화 처리는, 온도 제어를 행하여, 등방상을 나타낸 상태로 광 조사하여 행하여도 좋고, 블루상을 나타낸 상태로 광 조사하여 행하여도 좋다.
예를 들어, 액정층의 온도를 제어하여, 블루상을 발현시킨 상태에서 액정층에 광을 조사함으로써 고분자 안정화 처리를 행한다. 다만, 이것에 한정되지 않고, 블루상과 등방상 사이의 상전이 온도로부터 ＋10℃ 이내, 바람직하게는 ＋5℃ 이내의 등방상을 발현한 상태에서 액정층에 광을 조사함으로써 고분자 안정화 처리를 행하여도 좋다. 블루상과 등방상 사이의 상전이 온도란, 승온시에 블루상으로부터 등방상으로 전이하는 온도 또는 강온시에 등방상으로부터 블루상으로 상전이하는 온도를 말한다. 고분자 안정화 처리의 일례로서는, 액정층을 등방상까지 가열한 후에, 서서히 강온시키면서 블루상으로까지 상전이시켜, 블루상이 발현하는 온도를 유지한 상태에서 광을 조사할 수 있다. 이외에도, 액정층을 서서히 가열하면서 등방상으로 상전이시킨 후, 블루상과 등방상 사이의 상전이 온도로부터 ＋10℃ 이내, 바람직하게는 ＋5℃ 이내 상태(등방상을 발현한 상태)로 광을 조사할 수 있다. 또한, 액정 재료에 포함되는 광 경화 수지로서, 자외선 경화 수지(UV경화 수지)를 사용하는 경우, 액정층에 자외선을 조사하면 좋다. 또한, 블루상을 발현시키지 않아도, 블루상과 등방상 사이의 상전이 온도로부터 ＋10℃ 이내, 바람직하게는 ＋5℃ 이내 상태(등방상을 발현시킨 상태)로 광을 조사하여 고분자 안정화 처리를 행하면, 응답 속도가 1msec 이하로 짧고 고속 응답을 할 수 있다.
본 명세서에서 개시하는 발명의 구성의 일 형태는, 블루상을 나타내는 액정 재료를 포함하는 액정층을 협지하는 제 1 기판 및 제 2 기판과, 2 기판과 액정층 사이에 형성된 개구 패턴을 갖는 제 2 전극층과, 제 2 전극층과 중첩하여 제 1 기판과 액정층 사이에 형성된 개구 패턴을 갖는 제 3 전극층과, 제 3 전극층의 개구 패턴 사이에 형성되고, 제 1 기판의 액정층 측의 면으로부터 액정층 중에 돌출하는 구조체와, 구조체의 상부에 형성되고 액정층 중에 있어서, 제 2 전극층과 제 3 전극층 사이에 배치되는 개구 패턴을 갖는 제 1 전극층을 갖고, 셀 갭은 5㎛ 미만인 액정 표시 장치이다.
본 명세서에서 개시하는 발명의 구성의 다른 일 형태는, 블루상을 나타내는 액정 재료를 포함하는 액정층을 협지하는 제 1 기판 및 제 2 기판과, 제 2 기판의 액정층 측의 면으로부터 액정층 중에 돌출하는 제 2 구조체와, 제 2 구조체 상부에 형성된 개구 패턴을 갖는 제 2 전극층과, 제 2 전극층과 중첩하여 제 1 기판과 액정층 사이에 형성된 개구 패턴을 갖는 제 3 전극층과, 제 3 전극층의 개구 패턴 사이에 형성되고, 제 1 기판의 액정층 측의 면으로부터 액정층 중에 돌출하는 제 1 구조체와, 제 1 구조체의 상부에 형성되고 액정층 중에 있어서, 제 2 전극층과 제 3 전극층 사이에 배치되는 개구 패턴을 갖는 제 1 전극층을 갖고, 셀 갭은 5㎛ 미만인 액정 표시 장치이다.
본 명세서에서 개시하는 발명의 구성의 다른 일 형태는, 블루상을 나타내는 액정 재료를 포함하는 액정층을 협지하는 제 1 기판 및 제 2 기판과, 2 기판의 액정층 측의 면으로부터 액정층 중에 돌출하는 제 2 구조체와, 제 2 구조체 상부에 형성된 개구 패턴을 갖는 제 2 전극층과, 제 1 기판의 액정층 측의 면으로부터 액정층 중에 돌출하는 제 3 구조체와, 제 2 전극층과 중첩하여 제 3 구조체의 상부에 형성된 개구 패턴을 갖는 제 3 전극층과, 제 3 전극층의 개구 패턴 사이에 형성되고, 제 1 기판의 액정층 측의 면으로부터 액정층 중에 돌출하는 제 1 구조체와, 제 1 구조체의 상부에 형성된 액정층 중에 있어서, 제 2 전극층과 제 3 전극층 사이에 배치되는 개구 패턴을 갖는 제 1 전극층을 갖고, 셀 갭은 5㎛ 미만인 액정 표시 장치이다.
블루상을 나타내는 액정층을 사용하기 때문에, 또 배향막을 형성할 필요가 없기 때문에, 화소 전극층(제 1 전극층)과 액정층은 접하고, 또 제 2 전극층(제 1 공통 전극층) 및 제 3 전극층(제 2 공통 전극층)과 액정층과도 접하는 구성이 된다.
또한, "제 1", "제 2"라고 붙인 서수사(序數詞)는, 편의상 사용하는 것이며, 공정 순서 또는 적층 순서를 나타내는 것이 아니다. 또한, 본 명세서에 있어서 발명을 특정하기 위한 사항으로서 고유의 명칭을 나타내는 것이 아니다.
또한, 본 명세서에서, "반도체 장치"란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키고, 전기 광학 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치이다.
블루상을 나타내는 액정층을 사용한 액정 표시 장치에 있어서, 콘트라스트비를 높일 수 있다.
또한, 점도가 높은 블루상을 나타내는 액정층이라도, 효과적으로 전계를 인가할 수 있으므로, 액정 표시 장치의 저소비 전력화도 달성할 수 있다.
도 1a 내지 도 1c는 액정 표시 장치의 전계 모드를 설명하는 도면.
도 2a 및 도 2b는 액정 표시 장치를 설명하는 도면.
도 3a 및 도 3b는 액정 표시 장치를 설명하는 도면.
도 4a 및 도 4b는 액정 표시 장치를 설명하는 도면.
도 5a 및 도 5b는 액정 표시 장치를 설명하는 도면.
도 6a 및 도 6b는 액정 표시 장치를 설명하는 도면.
도 7a 내지 도 7d는 액정 표시 장치의 제작 방법을 설명하는 도면.
도 8a 내지 도 8d는 액정 표시 장치의 전극층을 설명하는 도면.
도 9a 및 도 9b는 액정 표시 장치를 설명하는 도면.
도 10a 및 도 10b는 액정 표시 장치를 설명하는 도면.
도 11a 및 도 11b는 액정 표시 장치를 설명하는 도면.
도 12a1, 도 12a2, 및 도 12b는 액정 표시 장치를 설명하는 도면.
도 13a 및 도 13b는 텔레비전 장치 및 디지털 포토 프레임의 예를 도시하는 외관도.
도 14a 및 도 14b는 게임기의 예를 도시하는 외관도.
도 15a 및 도 15b는 휴대 전화기의 일례를 도시하는 외관도.
도 16은 액정 표시 모듈을 설명하는 도면.
도 17a 내지 도 17d는 액정 표시 장치의 제작 방법을 설명하는 도면.
도 18a 및 도 18b는 액정 표시 장치를 설명하는 도면.
도 19a 및 도 19b는 액정 표시 장치를 설명하는 도면.
도 20은 인가 전압과 투과광 강도의 관계를 도시하는 도면.
도 21은 실시예 1의 시료 1 내지 시료 3의 구조를 도시하는 도면.
도 22는 실시예 1의 비교 시료의 구조를 도시하는 도면.
도 23a 및 도 23b는 액정 표시 장치를 설명하는 블록도.
도 24는 액정 표시 장치를 설명하는 타이밍 차트.
도 25는 액정 표시 장치에 적용할 수 있는 트랜지스터 및 트랜지스터의 제작 방법을 설명하는 도면.
도 26a 내지 도 26e는 액정 표시 장치에 적용할 수 있는 트랜지스터 및 트랜지스터의 제작 방법을 설명하는 도면.
도 27a 내지 도 27e는 액정 표시 장치에 적용할 수 있는 트랜지스터 및 트랜지스터의 제작 방법을 설명하는 도면.
실시형태에 대하여, 도면을 사용하여 상세하게 설명한다. 다만, 이하의 설명에 한정되지 않고, 취지 및 그 범위에서 벗어남이 없이, 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다. 또한, 이하에 설명하는 구성에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면간에서 공통으로 사용하고, 그 반복 설명은 생략한다. 또한, 1개의 층이 단면도에 있어서 복수의 층으로서 도시되는 경우, 복수의 층 각각, 또는 몇 개의 상이한 참조 부호를 붙이는 경우도 있다.
(실시형태 1)
액정 표시 장치를 도 1a 내지 도 1c, 도 19a 및 도 19b를 사용하여 설명한다.
도 1a 내지 도 1c, 도 19a 및 도 19b는 액정 표시 장치의 단면도이다.
도 1a는, 제 1 기판(200)과 제 2 기판(201)이, 블루상을 나타내는 액정 재료를 사용한 액정층(208)을 사이에 협지하여 대향하도록 배치된 액정 표시 장치이다.
제 1 기판(200)과 액정층(208) 사이에는, 제 1 구조체(233a, 233b), 화소 전극층(230a, 230b), 및 제 2 공통 전극층(232a, 232b, 232c)이 형성되어 있고, 제 2 기판(201)과 액정층(208) 사이에는 제 1 공통 전극층(231a, 231b, 231c)이 형성되어 있다. 제 1 구조체(233a, 233b)는 제 1 기판(200)의 액정층(208) 측의 면으로부터 액정층(208) 중에 돌출하여 형성되어 있다.
제 2 공통 전극층(232a, 232b, 232c)은 제 1 기판(200) 위, 제 1 공통 전극층(231a, 231b, 231c)은 제 2 기판(201) 위에 각각 형성되고, 액정층(208)을 사이에 두고 대향하도록 배치된다. 제 1 공통 전극층(231a, 231b, 231c) 및 제 2 공통 전극층(232a, 232b, 232c)은 적어도 화소 영역에 있어서 같은 형상이고, 액정층을 사이에 두고 중첩하도록 배치되면, 화소의 개구율을 저하시키지 않기 때문에 바람직하다.
화소 전극층(230a, 230b)은, 제 1 기판(200) 위에 형성된 제 1 구조체(233a, 233b) 위에 형성되고, 액정층(208)의 막 두께 방향에 있어서 화소 전극층(230a, 230b)은 제 1 공통 전극층(231a, 231b, 231c) 및 제 2 공통 전극층(232a, 232b, 232c) 사이에 배치된다. 또한, 도 1a 내지 도 1c의 단면도에 있어서, 제 1 공통 전극층(231a, 231b, 231c) 및 제 2 공통 전극층(232a, 232b, 232c)과 화소 전극층은 중첩하지 않고 교호로 형성되어 있다.
화소 전극층(230a, 230b를 포함함), 제 1 공통 전극층(231a, 231b, 231c를 포함함) 및 제 2 공통 전극층(232a, 232b, 232c를 포함함)은 평판 형상이 아니라, 개구 패턴을 갖는 형상이기 때문에, 단면도에 있어서는 분단된 복수의 전극층으로서 도시된다.
화소 전극층이 제 1 공통 전극층과 제 2 공통 전극층 사이에 배치된다면, 제 1 공통 전극층 및 제 2 공통 전극층도 구조체 위에 형성하여도 좋다. 도 1b는 제 1 공통 전극층(231a, 231b, 231c)과 제 2 기판(201) 사이에 제 2 구조체(234a, 234b, 234c)가 형성되는 예이다. 제 2 구조체(234a, 234b, 234c)는 제 2 기판(201)의 액정층(208) 측의 면으로부터 액정층(208) 중에 돌출하여 형성된다.
또한, 도 1c는, 제 2 공통 전극층(232a, 232b, 232c) 아래에 제 3 구조체(235a, 235b, 235c)가 더 형성되는 예이다. 제 3 구조체(235a, 235b, 235c)는 제 1 기판(200)의 액정층(208) 측의 면으로부터 액정층(208) 중에 돌출하여 형성되어 있다. 이 경우, 같은 제 1 기판(200) 위에 형성되는 화소 전극층(230a, 230b) 및 제 2 공통 전극층(232a, 232b, 232c)에 있어서, 아래에 형성되는 구조체의 높이는 화소 전극층(230a, 230b) 아래의 제 1 구조체(233a, 233b) 쪽이 제 2 공통 전극층(232a, 232b, 232c) 아래의 제 3 구조체(235a, 235b, 235c)보다 높다. 이와 같이, 구조체의 두께(높이)나 개수를 제어함으로써, 제 1 공통 전극층, 제 2 공통 전극층, 및 화소 전극층의 액정층 중에 있어서의 배치 위치를 설정할 수 있다.
액정 표시 장치에 있어서, 액정층의 두께인 셀 갭(Dcg)은 5㎛ 미만(바람직하게는, 1㎛ 이상)으로 한다. 또한, 본 명세서에 있어서, 셀 갭의 두께란 액정층의 두께(막 두께)의 최대 값으로 한다. 따라서, 도 1a 내지 도 1c에 있어서, 셀 갭(Dcg)은 화살표로 나타내는 제 1 기판(200)과 제 2 기판(201)의 거리가 된다.
셀 갭의 두께(액정층의 두께)는, 제 1 기판 및 제 2 기판의 간격을 유지하는 스페이서나 씰재에 의하여 제어할 수 있다. 셀 갭의 두께(액정층의 두께)를 5㎛ 미만으로 하기 때문에, 액정층 중에 형성되는 화소 전극층, 제 1 공통 전극층, 제 2 공통 전극층, 및 구조체의 막 두께도 5㎛ 미만이 된다.
도 1a 내지 도 1c의 액정 표시 장치에 있어서, 개구 패턴을 갖고, 또 액정을 협지하도록 형성된 화소 전극층(230a, 230b)과 제 1 공통 전극층(231a, 231b, 231c) 및 제 2 공통 전극층(232a, 232b, 232c) 사이에 전계를 가함으로써, 액정층(208)에는 경사진 방향(기판에 대하여 경사진 방향)의 전계가 가해지므로, 그 전계를 사용하여 액정 분자를 제어할 수 있다. 또한, 화소 전극층(230a, 230b)은 액정층(208)의 막 두께 방향에 있어서, 제 1 공통 전극층(231a, 231b, 231c)과 제 2 공통 전극층(232a, 232b, 232c) 사이에 배치되어 있기 때문에, 액정에는 화소 전극층(230a, 230b)과 제 1 공통 전극층(231a, 231b, 231c)의 전계, 및 화소 전극층(230a, 230b)과 제 2 공통 전극층(232a, 232b, 232c)의 전계를 가할 수 있고, 액정층 전체에 전계를 형성할 수 있다.
예를 들어, 도 1a 내지 도 1c에 있어서는 화소 전극층(230a)과 제 1 공통 전극층(231a) 사이에 화살표(202a)로 나타내는 경사진 방향의 전계가, 화소 전극층(230a)과 제 1 공통 전극층(231b) 사이에 화살표(202b)로 나타내 경사진 방향의 전계가, 화소 전극층(230a)과 제 2 공통 전극층(232a) 사이에 화살표(202c)로 나타내는 경사진 방향의 전계가, 화소 전극층(230a)과 제 2 공통 전극층(232b) 사이에 화살표(202d)로 나타내는 경사진 방향의 전계가 각각 가해진다. 또한, 제 1 공통 전극층(231a, 231b)과 제 2 기판(201) 사이에 제 2 구조체(234a, 234b), 제 2 공통 전극층(232a, 232b)과 제 1 기판(200) 사이에 제 3 구조체(235a, 235b)를 형성하는 구성이라도, 전위선은 원 형상으로 돌아 들어가기 때문에, 액정층 전체에 전계가 형성된다.
구조체 위에 형성되고, 액정층 중에 있어서, 제 1 공통 전극층 및 제 2 공통 전극층 사이에 배치된 화소 전극층과, 제 2 기판에 형성된 제 1 공통 전극층 및 제 1 기판에 형성된 제 2 공통 전극층 각각과 경사진 전계(oblique electric field)를 형성함으로써, 액정층 전체에 경사진 전계를 형성하는 것이 가능하게 된다.
따라서, 막 두께 방향도 포함하여, 액정층 전체에 있어서의 액정 분자를 응답시킬 수 있으므로 백색 투과율이 향상된다. 따라서, 백색 투과율과 흑색 투과율(흑색 표시시의 광의 투과율)과의 비율인 콘트라스트비도 높게 할 수 있다.
또한, 비교적 점도가 높은 블루상을 나타내는 액정 재료에 있어서도, 보다 저전압으로, 효과적으로 전계를 인가할 수 있으므로, 액정 표시 장치의 저소비 전력화도 달성할 수 있다.
구조체는, 절연성 재료(유기 재료 및 무기 재료)를 사용한 절연체, 및 도전성 재료(유기 재료 및 무기 재료)를 사용한 도전체로 형성할 수 있다. 대표적으로는, 가시광 경화성, 자외선 경화성 또는 열 경화성의 수지를 사용하는 것이 바람직하다. 예를 들어, 아크릴 수지, 에폭시 수지, 아민 수지 등을 사용할 수 있다. 그리고, 도전성 수지나 금속 재료로 형성하여도 좋다. 또한, 구조체는 복수의 박막의 적층 구조이어도 좋다. 구조체의 형상은, 기둥 형상, 정상부가 바닥면에 평행한 평면으로 잘린 송곳 형상, 정상부가 둥근 돔 형상 등을 사용할 수 있다. 또한, 구조체는 기판의 액정층 측의 면으로부터 액정층 중에 돌출하는 부분이라면 좋기 때문에, 층간막을 가공하여 액정층 측의 표면을 요철 형상으로 하여, 돌출하는 구조체로 하여도 좋다. 따라서, 구조체는 복수의 돌출한 볼록부를 갖는 연속막이라도 좋다.
또한, 구조체 위에 형성되는 화소 전극층, 제 1 공통 전극층 및 제 2 공통 전극층의 형상은, 상기 구조체의 형상이 반영되고, 또한 에칭 가공 방법에도 영향을 받는다. 구조체 및 상기 구조체 위에 형성되는 화소 전극층의 형상 예를 도 19a 및 도 19b에 도시한다. 또한, 도 19a 및 도 19b에서는, 제 1 구조체와 화소 전극층을 예로서 도시하지만, 제 2 구조체 및 제 1 공통 전극층과 제 3 구조체 및 제 2 공통 전극층도 마찬가지로 다양한 형상을 적용할 수 있다.
도 19a는, 제 1 구조체(241a, 241b) 위에 화소 전극층(240a, 240b)이 각각 형성되는 예이고, 도 19b는 제 1 구조체(243a, 243b) 위에 화소 전극층(242a, 242b)이 각각 형성되는 예이다. 제 1 구조체(241a, 241b, 243a, 243b)는, 뿔 형상의 정상부가 둥근 돔 형상의 구조체이다. 제 1 구조체(241a, 241b) 위에 형성된 화소 전극층(240a, 240b)은 제 1 구조체(241a, 241b) 측면을 덮도록 형성되고, 부분적으로 제 1 기판(200)에 접하는 예이다. 한편, 제 1 구조체(243a, 243b) 위에 형성된 화소 전극층(242a, 242b)은 제 1 구조체(243a, 243b) 측면 상방 부분에만 형성되어 있는 예이다. 이와 같이, 화소 전극층이 구조체 측면(전부, 또는 부분적으로)을 덮는 형상이라도 좋고, 화소 전극층이 불균일한 막 두께 분포를 갖고 있어도 좋다. 이 경우에도, 액정층에 있어서, 화소 전극층은 제 1 공통 전극층과 제 2 공통 전극층 사이에 존재하는 영역을 갖기 때문에, 제 1 공통 전극층 및 제 2 공통 전극층과 경사진 전계를 액정층 전체에 걸쳐 형성하는 효과를 갖는다. 따라서, 화소 전극층은 적어도 액정의 두께 방향의 상기 화소 전극층의 가장 높은 위치(화소 전극층의 상면)에 있어서, 제 1 공통 전극층 및 제 2 공통 전극층 사이에 배치되는 것으로 한다.
액정층(208)을 형성하는 방법으로서, 디스펜서법(적하법)이나, 제 1 기판(200)과 제 2 기판(201)을 부착시키고 나서 모세관 현상을 사용하여 액정을 주입하는 주입법을 사용할 수 있다.
액정층(208)에는, 블루상을 나타내는 액정 재료를 사용한다. 블루상을 나타내는 액정 재료는, 응답 속도가 1msec 이하로 짧고, 고속 응답이 가능하기 때문에, 액정 표시 장치의 고성능화가 가능하게 된다.
블루상을 나타내는 액정 재료로서 액정 및 카이랄제를 포함한다. 카이랄제는, 액정을 나선 구조에 배향시켜, 블루상을 발현시키기 위하여 사용한다. 예를 들어, 수중량％ 이상의 카이랄제를 혼합시킨 액정 재료를 액정층에 사용하면 좋다.
액정은, 서모트로픽 액정, 저분자 액정, 고분자 액정, 강유전 액정, 반강유전 액정 등을 사용한다.
카이랄제는, 액정에 대한 상용성이 좋고, 또 꼬이는 힘이 강한 재료를 사용한다. 또한, R체, S체의 어느 한쪽의 재료가 좋고, R체와 S체의 비율이 50:50의 라세미체는 사용하지 않는다.
상기 액정 재료는, 조건에 따라 콜레스테릭(cholesteric)상, 콜레스테릭 블루상, 스맥틱(smectic)상, 스맥틱 블루상, 큐빅(Cubic)상, 카이랄 네마틱(Chiral Nematic)상, 등방상 등을 나타낸다.
블루상인 콜레스테릭 블루상 및 스멕틱 블루상은, 나선 피치가 500nm 이하로 피치가 비교적 짧은 콜레스테릭상 또는 스멕틱상을 갖는 액정 재료에 보여진다. 액정 재료의 배향은 이중 꼬임 구조를 갖는다. 가시광의 파장 이하의 질서를 갖기 때문에, 투명하고, 전압 인가에 의하여 배향 질서가 변화되어 광학적 변조 적용이 생긴다. 블루상은 광학적으로 등방이기 때문에 시야각 의존성이 없고, 배향막을 형성하지 않아도 되기 때문에, 표시 화상의 질의 향상 및 비용 삭감이 가능하다.
또한, 블루상은 좁은 온도 범위에서만 발현하기 때문에, 온도 범위를 넓게 개선하기 위하여 액정 재료에, 광 경화 수지 및 광 중합 개시제를 첨가하여, 고분자 안정화 처리를 행하는 것이 바람직하다. 고분자 안정화 처리는, 액정, 카이랄제, 광 경화 수지, 및 광 중합 개시제를 포함하는 액정 재료에, 광 경화 수지, 및 광 중합 개시제가 반응하는 파장의 광을 조사하여 행한다. 이 고분자 안정화 처리는, 온도 제어를 행하여, 등방상을 나타낸 상태로 광 조사하여 행하여도 좋고, 블루상을 나타낸 상태로 광 조사하여 행하여도 좋다.
예를 들어, 액정층의 온도를 제어하여, 블루상을 발현시킨 상태에서 액정층에 광을 조사함으로써 고분자 안정화 처리를 행한다. 다만, 이것에 한정되지 않고, 블루상과 등방상 사이의 상전이 온도로부터 ＋10℃ 이내, 바람직하게는 ＋5℃ 이내의 등방상을 발현한 상태에서 액정층에 광을 조사함으로써 고분자 안정화 처리를 행하여도 좋다. 블루상과 등방상 사이의 상전이 온도란, 승온시에 블루상으로부터 등방상으로 전이하는 온도 또는 강온시에 등방상으로부터 블루상으로 상전이하는 온도를 말한다. 고분자 안정화 처리의 일례로서는, 액정층을 등방상까지 가열한 후에, 서서히 강온시키면서 블루상으로까지 상전이시켜, 블루상이 발현하는 온도를 유지한 상태에서 광을 조사할 수 있다. 이외에도, 액정층을 서서히 가열하면서 등방상으로 상전이시킨 후, 블루상과 등방상 사이의 상전이 온도로부터 ＋10℃ 이내, 바람직하게는 ＋5℃ 이내 상태(등방상을 발현한 상태)로 광을 조사할 수 있다. 또한, 액정 재료에 포함되는 광 경화 수지로서, 자외선 경화 수지(UV경화 수지)를 사용하는 경우, 액정층에 자외선을 조사하면 좋다. 또한, 블루상을 발현시키지 않아도, 블루상과 등방상 사이의 상전이 온도로부터 ＋10℃ 이내, 바람직하게는 ＋5℃ 이내 상태(등방상을 발현시킨 상태)로 광을 조사하여 고분자 안정화 처리를 행하면, 응답 속도가 1msec 이하로 짧고 고속 응답을 할 수 있다.
광 경화 수지는, 아크릴레이트, 메타크릴레이트 등의 단관능 단위체라도 좋고, 디아크릴레이트, 트리아크릴레이트, 디메타크릴레이트, 트리메타크릴레이트 등의 다관능 단위체라도 좋고, 이들을 혼합시킨 것이라도 좋다. 또한, 액정성인 것이라도 비액정성인 것이라도 좋고, 이들을 혼합시켜도 좋다. 광 경화 수지는, 사용하는 광 중합 개시제가 반응하는 파장의 광으로 경화하는 수지를 선택하면 좋고, 대표적으로는 자외선 경화 수지를 사용할 수 있다.
광 중합 개시제는, 광 조사에 의하여 라디칼을 발생시키는 라디칼 중합 개시제라도 좋고, 산을 발생시키는 산 발생제라도 좋고, 염기를 발생시키는 염기 발생제라도 좋다.
구체적으로는, 액정 재료로서, JC-1041XX(CHISSO CO.INC 제)와 4-시아노-4'-펜틸비페닐의 혼합물을 사용할 수 있고, 카이랄제로서는, ZLI-4572(Merck CO.INC 제)를 사용할 수 있고, 광 경화 수지는, 2-에틸헥실아크릴레이트, RM257(Merck CO.INC 제), 트리메틸올프로판트리아크릴레이트를 사용할 수 있고, 광 중합 개시제로서는 2, 2-디메톡시-2-페닐아세토페논을 사용할 수 있다.
또한, 도 1a 내지 도 1c에서는 도시하지 않지만, 편광판, 위상차판, 반사 방지막 등의 광학 필름 등은 적절히 형성한다. 예를 들어, 편광판 및 위상차판에 의한 원편광을 사용하여도 좋다. 또한, 광원으로서 백 라이트 등을 사용할 수 있다.
본 명세서에 있어서, 액정 표시 장치는 광원의 광을 투과함으로써 표시를 행하는 투과형의 액정 표시 장치(또는 반투과형의 액정 표시 장치)인 경우, 적어도 화소 영역에 있어서 광을 투과시킬 필요가 있다. 따라서 광이 투과하는 화소 영역에 존재하는 제 1 기판, 제 2 기판, 절연막, 도전막 등의 박막은 모두 가시광의 파장 영역의 광에 대하여 투광성으로 한다.
화소 전극층, 제 1 공통 전극층 및 제 2 공통 전극층에 있어서는, 투광성이 바람직하지만, 개구 패턴을 갖기 때문에 금속막 등의 비투광성 재료를 사용하여도 좋다.
화소 전극층, 제 1 공통 전극층 및 제 2 공통 전극층은, 인듐주석 산화물(ITO), 산화 인듐에 산화 아연(ZnO)을 혼합한 IZO(Indium Zinc Oxide), 산화 인듐에 산화 실리콘(SiO2)을 혼합한 도전 재료, 유기 인듐, 유기 주석, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐주석 산화물, 또는 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티타늄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 또는 그 합금, 또는 그 금속 질화물로부터 하나, 또는 복수 종류를 사용하여 형성할 수 있다.
제 1 기판(200), 제 2 기판(201)에는 바륨 보로실리케이트 유리나 알루미노 보로실리케이트 유리 등의 유리 기판, 석영 기판, 플라스틱 기판 등을 사용할 수 있다.
이상과 같이, 블루상을 나타내는 액정층을 사용한 액정 표시 장치에 있어서, 콘트라스트비를 높일 수 있다.
또한, 보다 저전압으로, 높은 백색 투과율을 얻을 수 있으므로, 액정 표시 장치의 저소비 전력화도 달성할 수 있다.
(실시형태 2)
본 명세서에 개시하는 발명은, 패시브 매트릭스형의 액정 표시 장치에도 액티브 매트릭스형의 액정 표시 장치에도 적용할 수 있다. 액티브 매트릭스형 액정 표시 장치의 예를 도 2a 및 도 2b, 도 8a 내지 도 8d, 도 18a 및 도 18b를 사용하여 설명한다.
도 2a는 액정 표시 장치의 평면도이며, 1화소분의 화소를 도시한다. 도 2b는 도 2a의 선 X1-X2에 있어서의 단면도이다.
도 2a에 있어서, 복수의 소스 배선층(배선층(405a)을 포함함)이 서로 평행(도면 중 상하 방향으로 연장)하고, 또 서로 이격된 상태로 배치되어 있다. 복수의 게이트 배선층(게이트 전극층(401)을 포함함)은, 소스 배선층에 대략 직교하는 방향(도면 중의 좌우 방향)으로 연장하여, 또 서로 이격되도록 배치되어 있다. 용량 배선층(408)은, 복수의 게이트 배선층 각각에 인접하는 위치에 배치되어 있고, 게이트 배선층에 대략 평행한 방향, 즉, 소스 배선층에 대략 직교하는 방향(도면 중 좌우 방향)으로 연장되어 있다. 소스 배선층과, 용량 배선층(408) 및 게이트 배선층으로, 대략 직사각형의 공간이 둘러싸여 있지만, 이 공간에 액정 표시 장치의 화소 전극층, 제 1 공통 전극층 및 제 2 공통 전극층이 액정층(444)을 사이에 두고 배치되어 있다. 화소 전극층을 구동하는 트랜지스터(420)는, 도면 중 왼쪽 위의 모서리에 배치되어 있다. 화소 전극층 및 트랜지스터는, 매트릭스 형상으로 복수 배치되어 있다.
도 2a 및 도 2b의 액정 표시 장치에 있어서, 트랜지스터(420)에 전기적으로 접속하는 제 1 전극층(447)이 화소 전극층으로서 기능하고, 제 2 전극층(446)이 제 1 공통 전극층, 제 3 전극층(448)이 제 2 공통 전극층으로서 기능한다. 또한, 제 1 전극층(447)과 용량 배선층(408)에 의하여 용량이 형성되어 있다. 제 1 공통 전극층 및 제 2 공통 전극층은 플로팅 상태(전기적으로 고립된 상태)로서 동작시킬 수도 있지만, 고정 전위, 바람직하게는 코몬 전위(데이터로서 보내지는 화상 신호의 중간 전위) 근방에서 플리커(flicker)가 생기지 않는 레벨로 설정하여도 좋다. 또한, 제 1 공통 전극층 및 제 2 공통 전극층은 등전위인 것이 바람직하다.
화소 전극층인 제 1 전극층(447)은, 제 1 기판(441)(소자 기판이라고도 함) 위의 층간막(413)의 액정층(444) 측의 면으로부터 액정층(444) 중에 돌출하여 형성된 제 1 구조체(449) 위에 형성되고, 액정층(444)의 막 두께 방향에 있어서, 화소 전극층인 제 1 전극층(447)은, 제 1 공통 전극층인 제 2 전극층(446)과 제 2 공통 전극층인 제 3 전극층(448) 사이에 배치된다. 또한, 도 2b의 단면도에 있어서, 제 1 전극층(447)과, 제 2 전극층(446) 및 제 3 전극층(448)은 중첩하지 않고, 교호로 형성되어 있다. 제 2 전극층(446) 및 제 3 전극층(448)은 적어도 화소 영역에 있어서 같은 형상이고, 액정층(444)을 사이에 두고 중첩하도록 배치되면, 화소의 개구율을 저하시키지 않으므로 바람직하다.
액정 표시 장치에 있어서, 액정층의 두께인 셀 갭(Dcg)은 5㎛ 미만(바람직하게는, 1㎛ 이상)으로 한다. 또한, 본 명세서에 있어서, 셀 갭의 두께란 액정층의 두께(막 두께)의 최대 값으로 한다. 따라서, 도 2b에 있어서, 셀 갭(Dcg)은 화살표로 나타내는 층간막(413)과 제 2 기판(442)의 거리가 된다.
셀 갭의 두께(액정층의 두께)는, 층간막(413) 및 제 2 기판(442)의 간격을 유지하는 스페이서나 씰재에 의하여 제어할 수 있다. 셀 갭의 두께(액정층의 두께)를 5㎛ 미만으로 하기 때문에, 액정층 중에 형성되는 화소 전극층, 제 1 공통 전극층, 제 2 공통 전극층, 및 구조체의 막 두께도 5㎛ 미만이 된다.
제 1 전극층(447), 제 2 전극층(446) 및 제 3 전극층(448)은, 평면 형상이 아니라, 다양한 개구 패턴을 갖고, 굴곡부나 분기된 빗살 형상을 포함하는 형상이다.
제 1 전극층(447)이 제 2 전극층(446)과 제 3 전극층(448) 사이에 배치된다면, 실시형태 1에서 나타낸 바와 같이 제 2 전극층(446) 및 제 3 전극층(448)은 모두 액정층 중에 돌출하여 형성된 구조체 위에 형성하여도 좋다.
개구 패턴을 갖고, 또 액정을 협지하도록 형성된 제 1 전극층(447)과, 제 2 전극층(446) 및 제 3 전극층(448) 사이에 전계를 가함으로써, 액정층(444)에는 경사진 방향(기판에 대하여 경사진 방향)의 전계가 가해지므로, 그 전계를 사용하여 액정 분자를 제어할 수 있다. 또한, 제 1 전극층(447)은 액정층(444)의 막 두께 방향에 있어서, 제 2 전극층(446)과 제 3 전극층(448) 사이에 배치되어 있기 때문에, 액정에는 제 1 전극층(447)과 제 2 전극층(446)의 전계, 및 제 1 전극층(447)과 제 3 전극층(448)의 전계를 가할 수 있고, 액정층(444) 전체에 전계를 형성할 수 있다.
따라서, 액정층(444) 전체에 형성된 경사진 전계에 의하여, 막 두께 방향도 포함하여, 액정층 전체에 있어서의 액정 분자를 응답시킬 수 있고, 백색 투과율이 향상된다. 따라서 백색 투과율과 흑색 투과율(흑색 표시시의 광의 투과율)과의 비율인 콘트라스트비도 높게 할 수 있다.
구조체는, 절연성 재료(유기 재료 및 무기 재료)를 사용한 절연체, 및 도전성 재료(유기 재료 및 무기 재료)를 사용한 도전체로 형성할 수 있다. 대표적으로는, 가시광 경화성, 자외선 경화성 또는 열 경화성의 수지를 사용하는 것이 바람직하다. 예를 들어, 아크릴 수지, 에폭시 수지, 아민 수지 등을 사용할 수 있다. 그리고, 도전성 수지나 금속 재료로 형성하여도 좋다. 또한, 구조체는 복수의 박막의 적층 구조이어도 좋다. 구조체의 형상은, 기둥 형상, 정상부가 바닥면에 평행한 평면으로 잘린 송곳 형상, 정상부가 둥근 돔 형상 등을 사용할 수 있다. 또한, 구조체는 기판의 액정층 측의 면으로부터 액정층 중에 돌출하는 부분이라면 좋기 때문에, 층간막을 가공하여 액정층 측의 표면을 요철 형상으로 하여, 돌출하는 구조체로 하여도 좋다. 따라서, 구조체는 복수의 돌출한 볼록부를 갖는 연속막이라도 좋다.
구조체의 형성 방법은 특히 한정되지 않고, 재료에 따라, 증착법, 스퍼터링법, CVD법 등의 건식법, 또는 스핀 코팅, 딥, 스프레이 도포, 액적 토출법(잉크젯법), 나노임프린팅, 각종 인쇄법(스크린 인쇄, 오프 셋 인쇄) 등의 습식법을 사용하여, 필요에 따라 에칭법(드라이 에칭 또는 웨트 에칭)에 의하여 원하는 패턴으로 가공하면 좋다.
도 2b에 도시하는 바와 같이, 제 1 전극층(447)이 형성되는 구조체(449)는, 단부에 곡률을 갖는 테이퍼 형상이면, 제 1 전극층(447)의 피복성이 향상되기 때문에 바람직하다. 본 실시형태에서는, 제 1 전극층(447)은 트랜지스터(420)의 배선층(405b)과 접하고, 구조체(449) 위까지 연속적으로 성막되는 예이지만, 배선층(405b)과 접하는 전극층을 형성하고, 그 전극층을 사이에 두고 제 1 전극층(447)을 형성하여도 좋다.
또한, 트랜지스터를 덮어 층간막을 형성하고, 층간막 위에 구조체를 형성하는 경우, 구조체를 에칭 가공에 의하여 형성한 후, 층간막에 트랜지스터와 접속하기 위한 콘택트 홀을 개구하여도 좋다. 또한, 도 2a 및 도 2b는 층간막 및 구조체가 되는 절연막에 콘택트 홀을 형성한 후, 절연막을 에칭 가공하여 구조체를 형성하는 예이다.
제 1 전극층(447), 제 2 전극층(446) 및 제 3 전극층(448)의 다른 예를 도 8a 내지 도 8d에 도시한다. 도면 중에서는 생략하지만, 제 1 전극층(447)과 제 2 전극층(446)은 액정층(444)을 사이에 협지하고, 제 2 공통 전극층인 제 3 전극층(448)은 제 1 공통 전극층인 제 2 전극층(446)과 대향하여 배치되어 있다. 도 8a 내지 도 8d의 상면도에 도시하는 바와 같이, 제 1 전극층(447a 내지 447d) 및 제 2 전극층(446a 내지 446d)이 교호로 되도록 형성되어 있고, 도 8a에서는 제 1 전극층(447a) 및 제 2 전극층(446a)은 굴곡을 갖는 파장 형상이고, 도 8b에서는 제 1 전극층(447b) 및 제 2 전극층(446b)은 동심원 형상의 개구부를 갖는 형상이고, 도 8c에서는 제 1 전극층(447c) 및 제 2 전극층(446c)은 빗살 형상이고 일부 겹치는 형상이고, 도 8d에서는 제 1 전극층(447d) 및 제 2 전극층(446d)은 빗살 형상이고 전극끼리가 맞물리는 형상이다.
또한, 도 8a 내지 도 8c에서 도시하는 바와 같이, 제 1 전극층(447a, 447b, 447c)과 제 3 전극층(448a, 448b, 448c)이 겹치는 경우는, 제 1 전극층(447)과 제 3 전극층(448) 사이에는 절연막을 형성하고, 다른 막 위에 제 1 전극층(447)과 제 3 전극층(448)을 형성한다.
도 18a 및 도 18b의 액정 표시 장치는, 도 18b의 단면도에 도시하는 바와 같이, 화소 전극층인 제 1 전극층(447)과, 제 2 공통 전극층인 제 3 전극층(448)이 다른 막 위(다른 레이어 위)에 각각 형성되어 있다.
도 18a 및 도 18b에 있어서는, 제 2 공통 전극층인 제 3 전극층(448)이 층간막(413) 위에 형성되어 있고, 제 3 전극층(448) 위에는 절연막(416)이 적층되고, 절연막(416) 위에 화소 전극층인 제 1 전극층(447)이 형성되어 있다. 또한, 도 18a 및 도 18b에 있어서는, 제 1 전극층과 공통 배선층에 의하여 용량이 형성되어 있다.
트랜지스터(420)는 역 스태거형의 박막 트랜지스터이며, 절연 표면을 갖는 기판인 제 1 기판(441) 위에, 게이트 전극층(401), 게이트 절연층(402), 반도체층(403), 소스 전극층 또는 드레인 전극층으로서 기능하는 배선층(405a, 405b)을 포함한다.
트랜지스터(420)를 덮고, 반도체층(403)에 접하는 절연막(407), 절연층(409)이 형성되어 있다. 절연층(409) 위에 층간막(413)이 형성되고, 층간막(413) 위에 제 1 전극층(447)이 형성되고, 액정층(444)을 통하여 제 2 전극층(446)이 형성되어 있다.
액정 표시 장치에 컬러 필터층으로서 기능하는 착색층을 형성할 수 있다. 컬러 필터층은, 제 1 기판(441) 및 제 2 기판(442)보다 외측(액정층(444)과 반대 측)에 형성하여도 좋고, 제 1 기판(441) 및 제 2 기판(442)보다 내측에 형성하여도 좋다.
컬러 필터는 액정 표시 장치를 풀 컬러 표시로 하는 경우, 적색(R), 녹색(G), 청색(B)을 나타내는 재료로 형성하면 좋고, 모노 컬러 표시로 하는 경우, 착색층을 없애거나, 또는 적어도 하나의 색을 나타내는 재료로 형성하면 좋다. 또한, 백 라이트 장치에 RGB의 발광 다이오드(LED) 등을 배치하고, 시분할에 의하여 컬러 표시하는 계시가법 혼색법(필드 시퀀셜법)을 채용할 때는, 컬러 필터를 형성하지 않는 경우도 있다.
도 2a 및 도 2b의 액정 표시 장치는, 층간막(413)에 컬러 필터층으로서 기능하는 유채색의 투광성 수지층(417)을 사용하는 예이다.
컬러 필터층을 대향 기판 측에 형성하는 경우, 트랜지스터가 형성되는 소자 기판과, 화소 영역의 위치를 정확하게 맞추는 것이 어려워서 화질이 손상될 우려가 있지만, 층간막을 컬러 필터층으로서 직접 소자 기판 측에 형성하기 때문에 보다 정밀하게 형성 영역을 제어할 수 있고, 미세한 패턴의 화소에도 대응할 수 있다. 또한, 층간막과 컬러 필터층을 동일한 절연층으로 겸하기 때문에, 공정이 간략화되어 보다 저비용으로 액정 표시 장치를 제작할 수 있다.
유채색의 투광성 수지로서는, 감광성, 비감광성의 유기 수지를 사용할 수 있다. 감광성의 유기 수지층을 사용하면 레지스트 마스크의 개수를 삭감할 수 있기 때문에, 공정이 간략화하여 바람직하다. 또한, 층간막에 형성하는 콘택트 홀도 곡률을 갖는 개구 형상이 되기 때문에 콘택트 홀에 형성되는 전극층 등의 막의 피복성도 향상시킬 수 있다.
유채색은, 흑색, 회색, 백색 등의 무채색을 제외한 색깔이고, 착색층은, 컬러 필터로서 기능시키므로 그 착색된 유채색의 광만을 투과하는 재료로 형성된다. 유채색으로서는, 적색, 녹색, 청색 등을 사용할 수 있다. 또한, 시안(cyan), 마젠타(magenta), 옐로우(yellow)(황색) 등을 사용하여도 좋다. 착색된 유채색의 광만을 투과한다는 것은, 착색층에 있어서 투과하는 광은, 그 유채색의 광의 파장에 피크를 갖는다는 것이다.
유채색의 투광성 수지층(417)은, 착색층(컬러 필터)으로서 기능시키기 위하여, 포함시킨 착색 재료의 농도와 광의 투과율의 관계를 고려하여, 최적의 막 두께를 적절히 제어하면 좋다. 층간막(413)을 복수의 박막으로 적층하는 경우, 적어도 한층이 유채색의 투광성 수지층이라면, 컬러 필터로서 기능시킬 수 있다.
유채색의 색에 따라 유채색의 투광성 수지층의 막 두께가 다른 경우나, 차광층, 트랜지스터에 기인하는 요철을 갖는 경우는, 가시광 영역의 파장의 광을 투과하는(이른바 무색 투명) 절연층을 적층하여, 층간막 표면을 평탄화하여도 좋다. 층간막의 평탄성을 높이면 그 위에 형성되는 화소 전극층이나 제 2 공통 전극층의 피복성도 좋고, 또 액정층의 갭(막 두께)을 균일하게 할 수 있기 때문에, 보다 액정 표시 장치의 시인성을 향상시켜, 고화질화가 가능하게 된다.
층간막(413)(유채색의 투광성 수지층(417))의 형성법은, 특히 한정되지 않고, 그 재료에 따라, 스핀 코팅, 딥, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프 셋 인쇄 등) 등의 방법, 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등의 설비를 사용할 수 있다.
제 1 전극층(447) 및 제 3 전극층(448) 위에는 액정층(444)이 형성되어, 제 2 전극층(446)이 형성된 대향 기판인 제 2 기판(442)으로 밀봉되어 있다.
제 1 기판(441) 및 제 2 기판(442)은 투광성 기판이고, 각각 외측(액정층(444)과 반대 측)에 편광판(443a, 443b)이 형성된다.
도 7a 내지 도 7d를 사용하여 도 2a 및 도 2b에 도시하는 액정 표시 장치의 제작 공정을 설명한다. 도 7a 내지 도 7d는 액정 표시 장치의 제작 공정의 단면도이다. 또한, 도 7a 내지 도 7d에서는 포함되는 화소 전극층, 제 1 공통 전극층 및 제 2 공통 전극층은 생략한다. 화소 전극층, 제 1 공통 전극층 및 제 2 공통 전극층은 도 2a 및 도 2b의 구조를 사용할 수 있고, 액정층에 있어서 구조체 위의 화소 전극층이 제 1 공통 전극층 및 제 2 공통 전극층 사이에 배치되어 발생되는 경사진 전계 모드를 적용할 수 있다.
도 7a에 있어서, 소자 기판인 제 1 기판(441) 위에 소자층(451)이 형성되고, 소자층(451) 위에 층간막(413)이 형성되어 있다.
층간막(413)은 유채색의 투광성 수지층(454a, 454b, 454c) 및 차광층(455a, 455b, 455c, 455d)을 포함하고, 차광층(455a, 455b, 455c, 455d) 사이에 유채색의 투광성 수지층(454a, 454b, 454c)이 각각 형성되는 구성이다. 또한, 도 7a 내지 도 7d에서는 포함되는 화소 전극층, 제 1 공통 전극층 및 제 2 공통 전극층은 생략한다.
도 7b에 도시하는 바와 같이, 제 1 기판(441)과 대향 기판인 제 2 기판(442)을, 액정층(458)을 사이에 협지시켜 씰재(456a, 456b)로 고착한다. 액정층(458)을 형성하는 방법으로서, 디스펜서법(적하법)이나, 제 1 기판(441)과 제 2 기판(442)을 부착시키고 나서 모세관 현상을 사용하여 액정을 주입하는 주입법을 사용할 수 있다.
액정층(458)에는, 블루상을 나타내는 액정 재료를 사용할 수 있다. 액정층(458)은 액정, 카이랄제, 광 경화 수지, 및 광 중합 개시제를 포함하는 액정 재료를 사용하여 형성한다.
씰재(456a, 456b)로서는, 대표적으로는 가시광 경화성, 자외선 경화성 또는 열 강화성의 수지를 사용하는 것이 바람직하다. 대표적으로는, 아크릴 수지, 에폭시 수지, 아민 수지 등을 사용할 수 있다. 또한, 광(대표적으로는 자외선) 중합 개시제, 열 경화제, 필러, 커플링제를 포함하여도 좋다.
도 7c에 도시하는 바와 같이, 액정층(458)에 광(457)을 조사하여 고분자 안정화 처리를 행하여, 액정층(444)을 형성한다. 광(457)은 액정층(458)에 포함되는 광 경화 수지, 및 광 중합 개시제가 반응하는 파장의 광으로 한다. 이 광 조사에 의한 고분자 안정화 처리에 의하여, 액정층(444)이 블루상을 나타내는 온도 범위를 넓게 개선할 수 있다.
씰재에 자외선 등의 광 경화 수지를 사용하여, 적하법으로 액정층을 형성하는 경우 등, 고분자 안정화 처리의 광 처리 공정에 의하여 씰재의 경화를 행하여도 좋다.
도 7a 내지 도 7d에 도시하는 바와 같이, 소자 기판 위에 컬러 필터층 및 차광층을 만드는 액정 표시 장치의 구성이라면, 컬러 필터층 및 차광층에 의하여 대향 기판 측으로부터 조사되는 광이 흡수, 차단되는 경우가 없기 때문에, 액정층 전체에 균일하게 조사할 수 있다. 따라서, 광 중합의 불균일로 인한 액정의 배향 흐트러짐이나 그에 따른 표시 얼룩 등을 방지할 수 있다. 또한, 차광층에 의하여 트랜지스터도 차광할 수 있어, 광 조사에 있어서의 전기 특성의 불량을 방지할 수 있다.
도 7d에 도시하는 바와 같이, 제 1 기판(441)의 외측(액정층(444)과 반대 측)에 편광판(443a)을 형성하고, 제 2 기판(442)의 외측(액정층(444)과 반대 측)에 편광판(443b)을 형성한다. 또한, 편광판 이외에, 위상차판, 반사 방지막 등의 광학 필름 등을 형성하여도 좋다. 예를 들어, 편광판 및 위상차판에 의한 원편광을 사용하여도 좋다. 이상의 공정으로, 액정 표시 장치를 완성시킬 수 있다.
또한, 대형 기판을 사용하여 복수의 액정 표시 장치를 제작하는 경우(소위 다면취), 그 분단 공정은, 고분자 안정화 처리를 행하기 전이나, 편광판을 형성하기 전에 행할 수 있다. 분단 공정에 의한 액정층에 대한 영향(분단 공정시에 가해지는 힘 등에 의한 배향 흐트러짐 등)을 고려하면, 제 1 기판과 제 2 기판을 접합시킨 후, 고분자 안정화 처리를 행하기 전이 바람직하다.
도시하지 않지만, 광원으로서 백 라이트, 사이드 라이트 등을 사용하면 좋다. 광원은 소자 기판인 제 1 기판(441) 측으로부터, 시인 측인 제 2 기판(442)으로 투과하도록 조사된다.
제 1 전극층(447), 제 2 전극층(446) 및 제 3 전극층(448)은, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐주석 산화물, 인듐주석 산화물(ITO), 인듐아연 산화물, 산화 실리콘을 첨가한 인듐주석 산화물 등의 투광성을 갖는 도전성 재료를 사용할 수 있다.
또한, 제 1 전극층(447), 제 2 전극층(446), 및 제 3 전극층(448)은 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티타늄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 또는 그 합금, 또는 그 금속 질화물로부터 하나, 또는 복수 종을 사용하여 형성할 수 있다.
또한, 제 1 전극층(447), 제 2 전극층(446), 및 제 3 전극층(448)으로서, 도전성 고분자(도전성 폴리머라고도 함)를 포함하는 도전성 조성물을 사용하여 형성할 수 있다. 도전성 조성물을 사용하여 형성한 화소 전극은 시트 저항이 10000Ω/□ 이하, 파장 550nm에 있어서의 투광률이 70% 이상인 것이 바람직하다. 또한, 도전성 조성물에 포함되는 도전성 고분자의 저항률이 0.1Ωㆍcm 이하인 것이 바람직하다.
도전성 고분자로서는, 소위 π 전자 공액계 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 또는 이들의 2종 이상의 공중합체 등을 들 수 있다.
하지막이 되는 절연막을 제 1 기판(441)과 게이트 전극층(401) 사이에 형성하여도 좋다. 하지막은, 제 1 기판(441)으로부터 불순물 원소가 확산되는 것을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 또는 산화질화 실리콘막으로부터 선택된 하나 또는 복수의 막에 의한 적층 구조에 의하여 형성할 수 있다. 게이트 전극층(401)의 재료는, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여, 단층으로 또는 적층하여 형성할 수 있다. 게이트 전극층(401)으로 차광성을 갖는 도전막을 사용함으로써, 백 라이트로부터의 광(제 1 기판(441)으로부터 입사하는 광)이, 반도체층(403)에 입사하는 것을 방지할 수 있다.
예를 들어, 게이트 전극층(401)의 2층의 적층 구조로서는, 알루미늄층 위에 몰리브덴층이 적층된 2층의 적층 구조, 또는 구리층 위에 몰리브덴층이 적층된 2층의 적층 구조, 또는 구리층 위에 질화 티타늄층 또는 질화 탄탈층이 적층된 2층의 적층 구조, 질화 티타늄층 위에 몰리브덴층이 적층된 2층의 적층 구조로 하는 것이 바람직하다. 3층의 적층 구조로서는, 텅스텐층 또는 질화 텅스텐층과, 알루미늄과 실리콘의 합금층 또는 알루미늄과 티타늄의 합금층과, 질화 티타늄층 또는 티타늄층을 적층한 적층 구조로 하는 것이 바람직하다.
게이트 절연층(402)은, 플라즈마 CVD법 또는 스퍼터링법 등을 사용하여, 산화 실리콘층, 질화 실리콘층, 산화질화 실리콘층 또는 질화산화 실리콘층을 단층으로 또는 적층하여 형성할 수 있다. 또한, 게이트 절연층(402)으로서, 유기 실란 가스를 사용한 CVD법에 의하여, 산화 실리콘층을 형성할 수도 있다. 유기 실란 가스로서는, 규산에틸(TEOS: 화학식Si(OC2H5)4), 테트라메틸실란(TMS: 화학식Si(CH3)4), 테트라메틸시클로테트라실록산(TMCTS), 옥타메틸시클로테트라실록산(OMCTS), 헥사메틸디실라잔(HMDS), 트리에톡시실란(SiH(OC2H5)3), 트리스디메틸아미노실란(SiH(N(CH3)2)3) 등의 실리콘 함유 화합물을 사용할 수 있다.
반도체층, 배선층의 제작 공정에 있어서, 박막을 원하는 형상으로 가공하기 위하여 에칭 공정을 사용한다. 에칭 공정은, 드라이 에칭이나 웨트 에칭을 사용할 수 있다.
드라이 에칭에 사용하는 에칭 장치로서는, 반응성 이온 에칭법(RIE법)을 사용한 에칭 장치나, ECR(Electron Cyclotron Resonance)이나 ICP(Inductively Coupled Plasma) 등의 고밀도 플라즈마원을 사용한 드라이 에칭 장치를 사용할 수 있다. 또한, ICP 에칭 장치와 비교하여 넓은 면적에 걸쳐 일정한 방전이 얻어지기 쉬운 드라이 에칭 장치로서는, 상부 전극을 접지시키고, 하부 전극에 13.56MHz의 고주파 전원을 접속하고, 또한, 하부 전극에 3.2MHz의 저주파 전원을 접속한 ECCP(Enhanced Capacitively Coupled Plasma) 모드의 에칭 장치가 있다. 이 ECCP 모드의 에칭 장치라면, 예를 들어, 기판으로서 제 10 세대의 3m를 넘는 사이즈의 기판을 사용하는 경우에도 대응할 수 있다.
원하는 가공 형상으로 에칭할 수 있도록, 에칭 조건(코일형의 전극에 인가되는 전력량, 기판 측의 전극에 인가되는 전력량, 기판 측의 전극 온도 등)은 적절히 조절한다.
원하는 가공 형상으로 에칭할 수 있도록, 재료에 맞추어 에칭 조건(에칭액, 에칭 시간, 온도 등)을 적절히 조절한다.
배선층(405a, 405b)의 재료로서는, Al, Cr, Ta, Ti, Mo, W로부터 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이나, 상술한 원소를 조합한 합금막 등을 들 수 있다. 또한, 열 처리를 행하는 경우에는, 이 열 처리에 견딜 수 있는 내열성을 도전막에 갖게 하는 것이 바람직하다. 예를 들어, Al 단체(單體)로는 내열성이 떨어지고, 또한, 부식되기 쉽다는 등의 문제점이 있으므로 내열성 도전성 재료와 조합하여 형성한다. Al과 조합하는 내열성 도전성 재료로서는, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 스칸듐(Sc)으로부터 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이나, 상술한 원소를 조합한 합금막, 또는 상술한 원소를 성분으로 하는 질화물로 형성한다.
게이트 전극층(402), 반도체층(403), 배선층(405a, 405b)을 대기에 노출시키지 않고 연속적으로 형성하여도 좋다. 대기에 노출시키지 않고 연속적으로 성막함으로써, 대기 성분이나 대기 중에 부유하는 오염 불순물 원소에 오염되지 않고 각 적층 계면을 형성할 수 있으므로, 트랜지스터 특성의 변동을 저감할 수 있다.
또한, 반도체층(403)은 일부만이 에칭되어, 홈부(볼록부)를 갖는 반도체층이다.
트랜지스터(420)를 덮는 절연막(407), 절연막(409)은, 건식법이나 습식법으로 형성되는 무기 절연막, 유기 절연막을 사용할 수 있다. 예를 들어, CVD법이나 스퍼터링법 등을 사용하여 얻어지는 질화 실리콘막, 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막, 산화 탄탈막 등을 사용할 수 있다. 또한, 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 에폭시 등의 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(붕소 인 유리) 등을 사용할 수 있다.
또한, 실록산계 수지란, 실록산계 재료를 출발 재료로 하여 형성된 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산계 수지는, 치환기로서는 유기기(예를 들어 알킬기나 아릴기)나 플루오로기를 사용하여도 좋다. 또한, 유기기는 플루오로기를 가져도 좋다. 실록산계 수지는 도포법에 의하여 성막하여, 소성함으로써 절연막(407)으로서 사용할 수 있다.
또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써, 절연막(407), 절연막(409)을 형성하여도 좋다. 예를 들어, 무기 절연막 위에 유기 수지막을 적층하는 구조로 하여도 좋다.
또한, 다계조 마스크에 의하여 형성한 복수(대표적으로는 2종류)의 두께의 영역을 갖는 레지스트 마스크를 사용하면, 레지스트 마스크의 개수를 줄일 수 있기 때문에, 공정 간략화, 저비용화를 도모할 수 있다.
이상과 같이, 블루상을 나타내는 액정층을 사용한 액정 표시 장치에 있어서, 콘트라스트비를 높일 수 있다.
또한, 보다 저전압으로, 높은 백색 투과율을 얻을 수 있으므로, 액정 표시 장치의 저소비전력화도 달성할 수 있다.
(실시형태 3)
실시형태 2에 있어서, 컬러 필터를 액정층을 협지하는 기판의 외측에 형성하는 예를 도 4a 및 도 4b에 도시한다. 또한, 실시형태 1 및 실시형태 2와 같은 내용에 관해서는 같은 재료 및 제작 방법을 적용할 수 있고, 동일 부분 또는 같은 기능을 갖는 부분의 상세한 설명은 생략한다.
도 4a는 액정 표시 장치의 평면도이며 1화소분의 화소를 도시한다. 도 4b는 도 4a의 선 X1-X2에 있어서의 단면도이다.
도 4a의 평면도에 있어서는, 실시형태 2와 마찬가지로, 복수의 소스 배선층(배선층(405a)을 포함함)이 서로 평행(도면 중 상하 방향으로 연장)하고, 또 서로 이격된 상태로 배치되어 있다. 복수의 게이트 배선층(게이트 전극층(401)을 포함함)은, 소스 배선층에 대략 직교하는 방향(도면 중의 좌우 방향)으로 연장하고, 또 서로 이격되도록 배치되어 있다. 용량 배선층(408)은, 복수의 게이트 배선층 각각에 인접하는 위치에 배치되어 있고, 게이트 배선층에 대략 평행한 방향, 즉, 소스 배선층에 대략 직교하는 방향(도면 중 좌우 방향)으로 연장되어 있다. 소스 배선층과, 용량 배선층(408) 및 게이트 배선층에 의하여, 대략 직사각형의 공간이 둘러싸여 있지만, 이 공간에 액정 표시 장치의 화소 전극층 및 제 2 공통 전극층과, 제 1 공통 전극층이 액정층(444)을 사이에 두고, 배치되어 있다. 화소 전극층을 구동하는 트랜지스터(420)는, 도면 중 왼쪽 위의 모서리에 배치되어 있다. 화소 전극층 및 트랜지스터는, 매트릭스 형상으로 복수 배치되어 있다.
액정 표시 장치에 있어서, 액정층의 두께인 셀 갭(Dcg)은 5㎛ 미만(바람직하게는, 1㎛ 이상)으로 한다. 또한, 본 명세서에 있어서, 셀 갭의 두께란 액정층의 두께(막 두께)의 최대 값으로 한다. 또한, 도 4b에 있어서, 셀 갭(Dcg)은 화살표로 나타내는 층간막(413)과 제 2 기판(442)의 거리가 된다.
도 4a 및 도 4b에 있어서는, 트랜지스터(420)를 덮어 층간막(413)을 형성하고, 층간막(413) 위에 구조체(449)를 형성할 때, 구조체(449)를 에칭 가공에 의하여 형성한 후, 층간막(413)에, 트랜지스터(420)에 접속하기 위한 콘택트 홀을 개구하는 예이다. 화소 전극층인 제 1 전극층(447)은, 층간막(413)에 형성한 콘택트 홀 및 구조체(449)를 덮어 연속적으로 형성되어 있다.
도 4a 및 도 4b의 액정 표시 장치는, 컬러 필터(450)가 제 2 기판(442)과 편광판(443b) 사이에 형성되어 있다. 이와 같이, 액정층(444)을 협지하는 제 1 기판(441) 및 제 2 기판(442)의 외측에 컬러 필터(450)를 형성하여도 좋다.
도 4a 및 도 4b의 액정 표시 장치의 제작 공정을 도 17a 내지 도 17d에 도시한다.
또한, 도 17a 내지 도 17d에서는, 포함되는 화소 전극층, 제 1 공통 전극층 및 제 2 공통 전극층을 생략한다. 예를 들어, 화소 전극층, 제 1 공통 전극층 및 제 2 공통 전극층은, 실시형태 1 및 실시형태 2의 구조를 사용할 수 있고, 액정층에 있어서 돌출하여 형성된 구조체 위의 화소 전극층이 제 1 공통 전극층 및 제 2 공통 전극층 사이에 배치되어 발생되는 경사진 전계 모드를 적용할 수 있다.
도 17a에 도시하는 바와 같이, 제 1 기판(441)과 대향 기판인 제 2 기판(442)을, 액정층(458)을 사이에 협지시켜 씰재(456a, 456b)로 고착한다. 액정층(458)을 형성하는 방법으로서, 디스펜서법(적하법)이나, 제 1 기판(441)과 제 2 기판(442)을 부착시키고 나서 모세관 현상을 사용하여 액정을 주입하는 주입법을 사용할 수 있다.
액정층(458)에는, 블루상을 나타내는 액정 재료를 사용한다. 액정층(458)은 액정, 카이랄제, 광 경화 수지, 및 광 중합 개시제를 포함하는 액정 재료를 사용하여 형성한다.
도 17b에 도시하는 바와 같이, 액정층(458)에 광(457)을 조사하여 고분자 안정화 처리를 행하여, 액정층(444)을 형성한다. 광(457)은 액정층(458)에 포함되는 광 경화 수지, 및 광 중합 개시제가 반응하는 파장의 광으로 한다. 이 광 조사에 의한 고분자 안정화 처리에 의하여, 액정층(458)이 블루상을 나타내는 온도 범위를 넓게 개선할 수 있다.
씰재에 자외선 등의 광 경화 수지를 사용하여, 적하법으로 액정층을 형성하는 경우 등, 고분자 안정화 처리의 광 조사 공정에 의하여 씰재의 경화도 행하여도 좋다.
다음에, 도 17c에 도시하는 바와 같이, 시인 측인 제 2 기판(442) 측에 컬러 필터(450)를 형성한다. 컬러 필터(450)는, 한 쌍의 기판(459a) 및 기판(459b) 사이에, 컬러 필터층으로서 기능하는 유채색의 투광성 수지층(454a, 454b, 454c) 및 블랙 매트릭스층으로서 기능하는 차광층(455a, 455b, 455c, 455d)을 포함하여, 차광층(455a, 455b, 455c, 455d) 사이에 유채색의 투광성 수지층(454a, 454b, 454c)이 각각 형성되는 구성이다.
도 17d에 도시하는 바와 같이, 제 1 기판(441)의 외측(액정층(444)과 반대 측)에 편광판(443a)을, 컬러 필터(450)의 외측(액정층(444)과 반대 측)에 편광판(443b)을 형성한다. 또한, 편광판 이외에, 위상차판, 반사 방지막 등의 광학 필름 등을 형성하여도 좋다. 예를 들어, 편광판 및 위상차판에 의한 원편광을 사용하여도 좋다. 이상의 공정으로, 액정 표시 장치를 완성시킬 수 있다.
또한, 대형 기판을 사용하여 복수의 액정 표시 장치를 제작하는 경우(소위 다면취), 그 분단 공정은, 고분자 안정화 처리를 행하기 전이나, 편광판을 형성하기 전에 행할 수 있다. 분단 공정에 의한 액정층에 대한 영향(분단 공정시에 가해지는 힘 등에 의한 배향 흐트러짐 등)을 고려하면, 제 1 기판과 제 2 기판을 접합시킨 후, 고분자 안정화 처리를 행하기 전이 바람직하다.
도시하지 않았지만, 광원으로서 백 라이트, 사이드 라이트 등을 사용하면 좋다. 광원은 소자 기판인 제 1 기판(441) 측으로부터, 시인 측인 제 2 기판(442)으로 투과하도록 조사된다.
액정층 중에 돌출하여 형성된 구조체 위에 형성되고, 액정층 중에 있어서, 제 1 공통 전극층 및 제 2 공통 전극층 사이에 배치된 화소 전극층과, 제 2 기판에 형성된 제 1 공통 전극층 및 제 1 기판에 형성된 제 2 공통 전극층 각각과 경사진 전계를 형성함으로써, 액정층 전체에 경사진 전계를 형성하는 것이 가능하게 된다.
따라서, 막 두께 방향도 포함하여, 액정층 전체에 있어서의 액정 분자를 응답시킬 수 있으므로 백색 투과율이 향상된다. 따라서, 백색 투과율과 흑색 투과율의 비율인 콘트라스트비도 높일 수 있다.
이상과 같이, 블루상을 나타내는 액정층을 사용한 액정 표시 장치에 있어서, 콘트라스트비를 높일 수 있다.
또한, 보다 저전압으로, 높은 백색 투과율을 얻을 수 있으므로, 액정 표시 장치의 저소비전력화도 달성할 수 있다.
(실시형태 4)
차광층(블랙 매트릭스)을 갖는 액정 표시 장치를, 도 5a 및 도 5b를 사용하여 설명한다.
도 5a 및 도 5b에 도시하는 액정 표시 장치는, 실시형태 2의 도 2a 및 도 2b에 도시하는 액정 표시 장치에 있어서, 대향 기판인 제 2 기판(442) 측에 차광층(414)을 더 형성하는 예이다. 따라서, 실시형태 2와 같은 내용에 관해서는 같은 재료 및 제작 방법을 적용할 수 있고, 동일 부분 또는 같은 기능을 갖는 부분의 상세한 설명은 생략한다.
도 5a는 액정 표시 장치의 평면도이며, 도 5b는 도 5a의 선 X1-X2의 단면도이다. 또한, 도 5a의 평면도에서는 소자 기판 측만 도시하고, 대향 기판 측의 기재는 생략한다.
제 2 기판(442)의 액정층(444) 측에, 차광층(414)이 형성되고, 평탄화막으로서 절연층(415)이 형성된다. 차광층(414)은, 액정층(444)을 사이에 두고 트랜지스터(420)와 대응하는 영역(트랜지스터의 반도체층과 중첩하는 영역)에 형성하는 것이 바람직하다. 차광층(414)이 트랜지스터(420)의 적어도 반도체층(403) 상방을 덮어 배치되도록, 제 1 기판(441) 및 제 2 기판(442)은 액정층(444)을 협지하여 고착된다.
액정 표시 장치에 있어서, 액정층의 두께인 셀 갭(Dcg)은 5㎛ 미만(바람직하게는, 1㎛ 이상)으로 한다. 또한, 본 명세서에 있어서, 셀 갭의 두께란 액정층의 두께(막 두께)의 최대 값으로 한다. 또한, 도 5b에 있어서, 셀 갭(Dcg)은 화살표로 나타내는 층간막(413)과 절연층(415)의 거리가 된다.
셀 갭의 두께(액정층의 두께)는, 층간막(413) 및 절연층(415)의 간격을 유지하는 스페이서나 씰재에 의하여 제어할 수 있다. 셀 갭의 두께(액정층의 두께)를 5㎛ 미만으로 하기 때문에, 액정층 중에 형성되는 화소 전극층, 제 1 공통 전극층, 제 2 공통 전극층, 및 구조체의 막 두께도 5㎛ 미만이 된다.
차광층(414)은, 광을 반사, 또는 흡수하여, 차광성을 갖는 재료를 사용한다.
예를 들어, 흑색의 유기 수지를 사용할 수 있고, 감광성 또는 비감광성의 폴리이미드 등의 수지 재료에, 안료계의 흑색 수지나 카본 블랙, 티타늄 블랙 등을 혼합시켜 형성하면 좋다. 또한, 차광성의 금속막을 사용할 수도 있고, 예를 들어 크롬, 몰리브덴, 니켈, 티타늄, 코발트, 구리, 텅스텐, 또는 알루미늄 등을 사용하면 좋다.
차광층(414)의 형성 방법은 특히 한정되지 않고, 재료에 따라, 증착법, 스퍼터링법, CVD법 등의 건식법, 또는 스핀 코팅, 딥, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프 셋 인쇄 등) 등의 습식법을 사용하여, 필요에 따라 에칭법(드라이 에칭 또는 웨트 에칭)에 의하여 원하는 바탕으로 가공하면 좋다.
절연층(415)도 아크릴이나 폴리이미드 등의 유기 수지 등을 사용하여, 스핀 코팅이나 각종 인쇄법 등의 도포법으로 형성하면 좋다.
이와 같이 대향 기판 측에 차광층(414)을 더 형성하면, 콘트라스트 향상이나 트랜지스터의 안정화의 효과를 더 높일 수 있다. 차광층(414)은 트랜지스터(420)의 반도체층(403)에 대한 광의 입사를 차단할 수 있기 때문에, 반도체의 광 감도에 의한 트랜지스터(420)의 전기 특성의 변동을 방지하여 더 안정화시킨다. 또한, 차광층(414)은 서로 인접하는 화소에 대한 광의 누설을 방지할 수도 있기 때문에, 더 높은 콘트라스트 및 고정세한 표시를 행할 수 있게 된다. 따라서, 액정 표시 장치의 고정세, 고신뢰성을 달성할 수 있다.
액정층 중에 돌출하여 형성된 구조체 위에 형성되고, 액정층 중에 있어서, 제 1 공통 전극층 및 제 2 공통 전극층 사이에 배치된 화소 전극층과, 제 2 기판에 형성된 제 1 공통 전극층 및 제 1 기판에 형성된 제 2 공통 전극층 각각과 경사진 전계를 형성함으로써, 액정층 전체에 경사진 전계를 형성하는 것이 가능하게 된다.
따라서, 막 두께 방향도 포함하여, 액정층 전체에 있어서의 액정 분자를 응답시킬 수 있으므로 백색 투과율이 향상된다. 따라서, 백색 투과율과 흑색 투과율의 비율인 콘트라스트비도 높일 수 있다.
이상과 같이, 블루상을 나타내는 액정층을 사용한 액정 표시 장치에 있어서, 콘트라스트비를 높일 수 있다.
또한, 보다 저전압으로, 높은 백색 투과율을 얻을 수 있으므로, 액정 표시 장치의 저소비전력화도 달성할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
차광층(블랙 매트릭스)을 갖는 액정 표시 장치를 도 6a 및 도 6b를 사용하여 설명한다.
도 6a 및 도 6b에 도시하는 액정 표시 장치는, 실시형태 2의 도 2a 및 도 2b에 도시하는 액정 표시 장치에 있어서, 소자 기판인 제 1 기판(441) 측에 층간막(413)의 일부로서 차광층(414)을 형성하는 예이다. 따라서, 실시형태 2와 같은 내용에 관해서는 같은 재료 및 제작 방법을 적용할 수 있고, 동일 부분 또는 같은 기능을 갖는 부분의 상세한 설명은 생략한다.
도 6a는 액정 표시 장치의 평면도이며, 도 6b는 도 6a의 선 X1-X2의 단면도이다.
층간막(413)은 차광층(414) 및 유채색의 투광성 수지층(417)을 포함한다. 차광층(414)은, 소자 기판인 제 1 기판(441) 측에 형성되고, 트랜지스터(420) 위(적어도 트랜지스터의 반도체층을 덮는 영역)에 절연막(407), 절연막(409)을 사이에 두고 형성되어, 반도체층에 대한 차광층으로서 기능한다. 한편, 유채색의 투광성 수지층(417)은, 제 1 전극층(447), 제 2 전극층(446) 및 제 3 전극층(448)에 겹치는 영역에 형성되어, 컬러 필터층으로서 기능한다. 도 6b의 액정 표시 장치에 있어서, 제 3 전극층(448)의 일부는, 차광층(414) 위에 형성되고, 그 위에 액정층(444)이 형성된다.
액정 표시 장치에 있어서, 액정층의 두께인 셀 갭(Dcg)은 5㎛ 미만(바람직하게는, 1㎛ 이상)으로 한다. 또한, 본 명세서에 있어서, 셀 갭의 두께란 액정층의 두께(막 두께)의 최대 값으로 한다. 또한, 도 6b에 있어서, 셀 갭(Dcg)은 화살표로 나타내는 차광층(414)과 제 2 기판(442)의 거리가 된다.
셀 갭의 두께(액정층의 두께)는, 차광층(414) 및 제 2 기판(442)의 간격을 유지하는 스페이서나 씰재에 의하여 제어할 수 있다. 셀 갭의 두께(액정층의 두께)를 5㎛ 미만으로 하기 때문에, 액정층 중에 형성되는 화소 전극층, 제 1 공통 전극층, 제 2 공통 전극층, 및 구조체의 막 두께도 5㎛ 미만이 된다.
차광층(414)을 층간막으로서 사용하기 때문에, 흑색의 유기 수지를 사용하는 것이 바람직하다. 예를 들어, 감광성 또는 비감광성의 폴리이미드 등의 수지 재료에, 안료계의 흑색 수지나 카본 블랙, 티타늄 블랙 등을 혼합시켜서 형성하면 좋다. 차광층(414)의 형성 방법은 재료에 따라, 스핀 코팅, 딥, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프 셋 인쇄 등) 등의 습식법을 사용하여, 필요에 따라 에칭법(드라이 에칭 또는 웨트 에칭)에 의하여 원하는 패턴으로 가공하면 좋다.
이와 같이 차광층(414)을 형성하면, 차광층(414)은, 화소의 개구율을 저하시키지 않고 트랜지스터(420)의 반도체층(403)에 대한 광의 입사를 차단할 수 있고, 트랜지스터(420)의 전기 특성의 변동을 방지하여 안정화시키는 효과를 얻을 수 있다. 또한, 차광층(414)은 서로 인접하는 화소에 대한 광의 누설을 방지할 수도 있기 때문에, 보다 높은 콘트라스트 및 고정세한 표시를 행하는 것이 가능하게 된다. 따라서, 액정 표시 장치의 고정세, 고신뢰성을 달성할 수 있다.
또한, 유채색의 투광성 수지층(417)은, 컬러 필터층으로서 기능시킬 수 있다. 컬러 필터층을 대향 기판 측에 형성하는 경우, 트랜지스터가 형성되는 소자 기판과의, 화소 영역의 위치를 정확하게 맞추는 것이 어려워서, 화질이 손상될 우려가 있지만, 층간막에 포함되는 유채색의 투광성 수지층(417)을 컬러 필터층으로서 직접 소자 기판 측에 형성하기 때문에 보다 정밀하게 형성 영역을 제어할 수 있고, 미세한 패턴의 화소에도 대응할 수 있다. 또한, 층간막과 컬러 필터층을 동일한 절연층으로 겸하기 때문에, 공정이 간략화되어 보다 저비용으로 액정 표시 장치를 제작할 수 있다.
액정층 중에 돌출하여 형성된 구조체 위에 형성되고, 액정층 중에 있어서, 제 1 공통 전극층 및 제 2 공통 전극층 사이에 배치된 화소 전극층과, 제 2 기판 위에 형성된 제 1 공통 전극층 및 제 1 기판에 형성된 제 2 공통 전극층 각각과 경사진 전계를 형성함으로써, 액정층 전체에 경사진 전계를 형성하는 것이 가능하게 된다.
따라서, 막 두께 방향도 포함하여, 액정층 전체에 있어서의 액정 분자를 응답시킬 수 있으므로 백색 투과율이 향상된다. 따라서, 백색 투과율과 흑색 투과율의 비율인 콘트라스트비도 높일 수 있다.
이상과 같이, 블루상을 나타내는 액정층을 사용한 액정 표시 장치에 있어서, 콘트라스트비를 높일 수 있다.
또한, 보다 저전압으로, 높은 백색 투과율을 얻을 수 있으므로, 액정 표시 장치의 저소비전력화도 달성할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 6)
실시형태 1 내지 실시형태 5에 있어서, 액정 표시 장치에 적용할 수 있는 트랜지스터의 다른 예를 나타낸다. 또한, 실시형태 1 내지 실시형태 5와 같은 것에 관해서는 같은 재료 및 제작 방법을 적용할 수 있고, 동일 부분 또는 동일한 기능을 갖는 부분의 상세한 설명은 생략한다.
도 10a는 액정 표시 장치의 평면도이며 1화소분의 화소를 나타낸다. 도 10b는, 도 10a의 선 V1-V2에 있어서의 단면도이다.
도 10a의 평면도에 있어서는, 실시형태 2와 마찬가지로, 복수의 소스 배선층(배선층(405a)을 포함함)이 서로 평행(도면 중 상하 방향으로 연장)하고, 또 서로 이격된 상태로 배치되어 있다. 복수의 게이트 배선층(게이트 전극층(401)을 포함함)은, 소스 배선층에 대략 직교하는 방향(도면 중의 좌우 방향)으로 연장하고, 또 서로 이격되도록 배치되어 있다. 용량 배선층(408)은, 복수의 게이트 배선층 각각에 인접하는 위치에 배치되어 있고, 게이트 배선층에 대략 평행한 방향, 즉, 소스 배선층에 대략 직교하는 방향(도면 중 좌우 방향)으로 연장되어 있다. 소스 배선층과, 용량 배선층(408) 및 게이트 배선층으로, 대략 직사각형의 공간이 둘러싸여 있지만, 이 공간에 액정 표시 장치의 화소 전극층, 제 1 공통 전극층 및 제 2 공통 전극층이 배치되어 있다. 화소 전극층을 구동하는 트랜지스터(422)는, 도면 중 왼쪽 위의 모서리에 배치되어 있다. 화소 전극층 및 트랜지스터는, 매트릭스 형상으로 복수 배치되어 있다.
트랜지스터(422), 유채색의 투광성 수지층인 층간막(413), 및 제 1 전극층(447)이 형성된 제 1 기판(441)과, 제 2 전극층(446)이 형성된 제 2 기판(442)은 액정층(444)을 사이에 협지하여 고착되어 있다.
도 10a 및 도 10b에 도시하는 구조에 있어서, 반도체층(403)과 소스 전극층 사이에 소스 영역(일 도전형을 갖는 반도체층, 버퍼층이라고도 함)을 반도체층(403)과 드레인 전극층 사이에 드레인 영역(일 도전형을 갖는 반도체층, 버퍼층이라고도 함)을 갖는 예를 도시한다. 예를 들어, 소스 영역 및 드레인 영역에, n형의 도전형을 나타내는 반도체층을 사용한다.
또한, 트랜지스터(422)의 소스 영역 또는 드레인 영역(404a, 404b)으로서 반도체층을 사용하는 경우에는, 채널 형성 영역으로서 사용하는 반도체층(403)의 막 두께보다 얇고, 또 보다 높은 도전율(전기 전도도)을 갖는 것이 바람직하다.
액정층 중에 돌출하여 형성된 구조체 위에 형성되고, 액정층 중에 있어서, 제 1 공통 전극층 및 제 2 공통 전극층 사이에 배치된 화소 전극층과, 제 2 기판 위에 형성된 제 1 공통 전극층 및 제 1 기판 위에 형성된 제 2 공통 전극층 각각과 경사진 전계를 형성함으로써, 액정층 전체에 경사진 전계를 형성하는 것이 가능하게 된다.
따라서, 막 두께 방향도 포함하여, 액정층 전체에 있어서의 액정 분자를 응답시킬 수 있으므로 백색 투과율이 향상된다. 따라서, 백색 투과율과 흑색 투과율의 비율인 콘트라스트비도 높일 수 있다.
이상과 같이, 블루상을 나타내는 액정층을 사용한 액정 표시 장치에 있어서, 콘트라스트비를 높일 수 있다.
또한, 보다 저전압으로, 높은 백색 투과율을 얻을 수 있으므로, 액정 표시 장치의 저소비전력화도 달성할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 7)
실시형태 1 내지 실시형태 5에 있어서, 액정 표시 장치에 적용할 수 있는 트랜지스터의 다른 예를, 도 9a 및 도 9b를 사용하여 설명한다.
도 9a는 액정 표시 장치의 평면도이며, 1화소분의 화소를 도시한다. 도 9b는, 도 9a의 선 Z1-Z2에 있어서의 단면도이다.
도 9a에 평면도에 있어서는, 실시형태 2와 마찬가지로, 복수의 소스 배선층(배선층(405a)을 포함함)이 서로 평행(도면 중 상하 방향으로 연장)하고, 또 서로 이격된 상태로 배치된다. 복수의 게이트 배선층(게이트 전극층(401)을 포함함)은, 소스 배선층에 대략 직교하는 방향(도면 중의 좌우 방향)으로 연장되고, 또 서로 이격되도록 배치된다. 용량 배선층(408)은, 복수의 게이트 배선층 각각에 인접하는 위치에 배치되어 있고, 게이트 배선층에 대략 평행한 방향, 즉, 소스 배선층에 대략 직교하는 방향(도면 중 좌우 방향)으로 연장되어 있다. 소스 배선층과, 용량 배선층(408) 및 게이트 배선층으로, 대략 직사각형의 공간이 둘러싸여 있지만, 이 공간에 액정 표시 장치의 화소 전극층, 제 1 공통 전극층 및 제 2 공통 전극층이 배치된다. 화소 전극층을 구동하는 트랜지스터(421)는, 도면 중 왼쪽 위의 모서리에 배치된다. 화소 전극층 및 트랜지스터는, 매트릭스 형상으로 복수 배치되어 있다.
트랜지스터(421), 유채색의 투광성 수지층인 층간막(413), 및 제 1 전극층(447)이 형성된 제 1 기판(441)과, 제 2 전극층(446)이 형성된 제 2 기판(442)은 액정층(444)을 사이에 협지하여 고착된다.
액정 표시 장치에 있어서, 액정층의 두께인 셀 갭(Dcg)은 5㎛ 미만(바람직하게는, 1㎛ 이상)으로 한다. 또한, 본 명세서에 있어서, 셀 갭의 두께란 액정층의 두께(막 두께)의 최대 값으로 한다. 또한, 도 9b에 있어서, 셀 갭(Dcg)은 화살표로 나타내는 층간막(413)과 제 2 기판(442)의 거리가 된다.
트랜지스터(421)는 보텀 게이트형의 트랜지스터이며, 절연 표면을 갖는 기판인 제 1 기판(441) 위에, 게이트 전극층(401), 게이트 절연층(402), 소스 전극층 또는 드레인 전극층으로서 기능하는 배선층(405a, 405b) 및 반도체층(403)을 포함한다. 또한, 트랜지스터(421)를 덮고, 반도체층(403)에 접하는 절연막(407)이 형성되고, 절연막(407) 위에 절연층(409)이 더 형성되어 있다.
또한, 실시형태 6에서 나타낸 바와 같이, 버퍼층을 반도체층(403)과 배선층(405a, 405b) 사이에 형성하는 구조로 하여도 좋다. 또한, 버퍼층을 게이트 절연층(402) 및 배선층(405a, 405b) 사이, 및 배선층(405a, 405b)과 반도체층(403) 사이 양쪽 모두에 형성하는 구조로 하여도 좋다.
트랜지스터(421)는, 트랜지스터(421)를 포함하는 모든 영역에 있어서 게이트 절연층(402)이 존재하여, 게이트 절연층(402)과 절연 표면을 갖는 기판인 제 1 기판(441) 사이에 게이트 전극층(401)이 형성되어 있다. 게이트 절연층(402) 위에는 배선층(405a, 405b)이 형성되어 있다. 그리고, 게이트 절연층(402), 배선층(405a, 405b) 위에 반도체층(403)이 형성되어 있다. 또한, 도시하지 않지만, 게이트 절연층(402) 위의 배선층(405a, 405b)은 반도체층(403)의 외주부보다 외측으로 연장된다.
액정층 중에 돌출하여 형성된 구조체 위에 형성되고, 액정층 중에 있어서, 제 1 공통 전극층 및 제 2 공통 전극층 사이에 배치된 화소 전극층과, 제 2 기판 위에 형성된 제 1 공통 전극층 및 제 1 기판 위에 형성된 제 2 공통 전극층 각각과 경사진 전계를 형성함으로써, 액정층 전체에 경사진 전계를 형성하는 것이 가능하게 된다.
따라서, 막 두께 방향도 포함하여, 액정층 전체에 있어서의 액정 분자를 응답시킬 수 있으므로 백색 투과율이 향상된다. 따라서, 백색 투과율과 흑색 투과율의 비율인 콘트라스트비도 높일 수 있다.
이상과 같이, 블루상을 나타내는 액정층을 사용한 액정 표시 장치에 있어서, 콘트라스트비를 높일 수 있다.
또한, 보다 저전압으로, 높은 백색 투과율을 얻을 수 있으므로, 액정 표시 장치의 저소비전력화도 달성할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 8)
실시형태 1 내지 실시형태 7에 있어서, 트랜지스터(420, 421, 422)의 반도체층에 사용할 수 있는 재료로서 산화물 반도체를 설명한다. 구체적으로는, 반도체층으로서 산화물 반도체층을 사용한 트랜지스터(1420, 1450)를 설명한다.
도 11a에 도시하는 트랜지스터(1420)는 보텀 게이트형의 트랜지스터이고, 절연 표면을 갖는 기판(1400) 위에 게이트 전극층(1401), 게이트 절연층(1402), 산화물 반도체층(1403), 소스 전극층(1405a), 및 드레인 전극층(1405b)을 포함한다. 또한, 트랜지스터(1420)를 덮어 산화물 반도체층(1403)에 적층되는 산화물 절연층(1407)이 형성된다. 산화물 절연층(1407) 위에는, 질화물 절연층을 사용한 보호 절연층(1409)이 더 형성되어 있다.
산화물 반도체층을 사용하는 트랜지스터의 전기적 특성의 변동을 억제하기 위하여, 변동 요인이 되는 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 산화물 반도체층에 의하여 의도적으로 배제하고, 또 불순물의 배제 공정에 의하여 동시에 감소되어 버리는 산화물 반도체를 구성하는 주성분 재료인 산소를 공급함으로써, 산화물 반도체층을 고순도화 및 전기적으로 I형(진성)화한다.
따라서, 산화물 반도체 중의 수소는 적으면 적을수록 좋고, 산화물 반도체에 포함되는 수소가 바람직하게는 1×1016/cm3 미만으로서, 산화물 반도체에 포함되는 수소를 제로에 가깝게 가능한 한 제거한다.
또한, 고순도화된 산화물 반도체 중에는 캐리어가 극히 적고(제로에 가깝고), 캐리어 농도는 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더 바람직하게는, 1×1011/cm3 미만이다. 산화물 반도체 중에는 캐리어가 극히 적기 때문에, 트랜지스터는, 오프 전류를 적게 할 수 있다. 오프 전류는 적으면 적을수록 바람직하다. 오프 전류(리크 전류라고도 함)란, -1V 내지 -10V 사이의 어느 게이트 전압을 인가한 경우의 트랜지스터의 소스, 드레인간을 흐르는 전류를 가리키고, 본 명세서에 개시하는 산화물 반도체를 사용한 트랜지스터는 채널 폭(w)이 1㎛당의 전류 값이 100aA/㎛ 이하, 바람직하게는 10aA/㎛ 이하, 더 바람직하게는 1aA/㎛ 이하이다. 또한, pn접합이 없고, 핫 캐리어 열화가 없으므로, 이들에 트랜지스터의 전기적 특성이 영향을 받지 않는다.
상기 수소의 농도 범위는 2차 이온 질량 분석(SIMS; Secondary Ion Mass Spectrometry)으로 얻은 것, 또는 그 데이터에 의거하여 얻을 수 있다. 또한, 캐리어 농도는 홀 효과 측정에 의하여 구할 수 있다. 홀 효과 측정기의 예로서, 비저항/홀 측정 시스템 ResiTest8310(Toyo Corporation, 제)을 들 수 있다. 비저항/홀 측정 시스템 ResiTest8310은, 자장의 방향과 크기를 일정한 주기로 변화시켜, 그것과 동기하여 샘플에 나타나는 홀 기전압만을 검출하는 AC(교류) 홀 측정이 가능하고, 이동도가 작고 저항률이 높은 재료에 대해서도 홀 기전압을 검출할 수 있다.
또한, 산화물 반도체막 중뿐만 아니라, 게이트 절연층 내에 존재하는 수분 등의 불순물을 저감하고, 상하에 접하여 형성되는 막과 산화물 반도체막의 계면에 존재하는 수분 등의 불순물도 저감시킨다.
산화물 반도체의 주성분 이외의 불순물이 가능한 한 포함되지 않도록 고순도화시킴으로써, 트랜지스터의 동작을 양호한 것으로 할 수 있다.
산화물 반도체막으로서는, 4원계 금속 산화물인 In-Sn-Ga-Zn-O막이나, 3원계 금속 산화물인 In-Ga-Zn-O막, In-Sn-Zn-O막, In-Al-Zn-O막, Sn-Ga-Zn-O막, Al-Ga-Zn-O막, Sn-Al-Zn-O막이나, 2원계 금속 산화물인 In-Zn-O막, Sn-Zn-O막, Al-Zn-O막, Zn-Mg-O막, Sn-Mg-O막, In-Mg-O막이나, In-O막, Sn-O막, Zn-O막 등의 산화물 반도체막을 사용할 수 있다. 또한, 상기 산화물 반도체막에 SiO2를 포함하여도 좋다.
또한, 산화물 반도체막은, InMO3(ZnO)m(m>0)로 표기되는 박막을 사용할 수 있다. 여기서, M은 Ga, Al, Mn, 및 Co 중에서 선택된 1개 또는 복수의 금속 원소를 나타낸다. 예를 들어, M으로서, Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다. InMO3(ZnO)m(m>0)로 표기되는 구조의 산화물 반도체막 중, M으로서 Ga를 포함하는 구조의 산화물 반도체를 상기 In-Ga-Zn-O 산화물 반도체라고 부르고, 그 박막을 In-Ga-Zn-O 비단결정막이라고도 부르기로 한다.
또한, 트랜지스터(1420, 1450)는 보텀 게이트 구조의 역 스태거형 박막 트랜지스터의 예를 나타내지만, 본 명세서에 개시하는 액정 표시 장치에 적용할 수 있는 산화물 반도체층을 갖는 트랜지스터는, 산화물 반도체층 위에 채널 보호층을 형성한 채널 보호형의 트랜지스터라도 좋고, 톱 게이트 구조의 트랜지스터라도 좋다.
또한, 트랜지스터(1420, 1450)는, 싱글 게이트 구조의 트랜지스터를 사용하여 설명하였지만, 필요에 따라, 채널 형성 영역을 복수 갖는 멀티 게이트 구조의 트랜지스터도 형성할 수 있다.
도 11b에서는, 단면에서 보면 산화물 반도체층을 질화물 절연층으로 둘러싸는 예를 도시한다.
도 11b에 도시하는 트랜지스터(1450)는 보텀 게이트형의 박막 트랜지스터이고, 절연 표면을 갖는 기판(1400) 위에 게이트 전극층(1401), 질화물 절연층을 사용한 게이트 절연층(1432a), 산화물 절연층을 사용한 게이트 절연층(1432b), 산화물 반도체층(1403), 소스 전극층(1405a) 및 드레인 전극층(1405b)을 포함한다. 또한, 트랜지스터(1450)를 덮어 산화물 반도체층(1403)에 적층되는 산화물 절연층(1437)이 형성된다. 산화물 절연층(1437) 위에는, 질화물 절연층을 사용한 보호 절연층(1439)이 더 형성되어 있다. 보호 절연층(1439)은, 질화물 절연층인 게이트 절연층(1432a)과 접하는 구성으로 한다.
본 실시형태에서는 트랜지스터(1450)에 있어서, 게이트 절연층을 게이트 전극층 측에서 질화물 절연층과 산화물 절연층의 적층 구조로 한다. 또한, 질화물 절연층인 보호 절연층(1439)을 형성하기 전에 산화물 절연층(1437)과 게이트 절연층(1432b)을 선택적으로 제거하여 질화물 절연층인 게이트 절연층(1432a)이 노출되도록 가공한다.
적어도 산화물 절연층(1437), 게이트 절연층(1432b)의 상면 형상은, 산화물 반도체층(1403)의 상면 형상보다 넓고, 트랜지스터(1450)를 덮는 상면 형상으로 하는 것이 바람직하다.
또한, 산화물 절연층(1437)의 상면과, 산화물 절연층(1437) 및 게이트 절연층(1432b)의 측면을 덮고, 또 질화물 절연층인 게이트 절연층(1432a)에 접하여 질화물 절연층인 보호 절연층(1439)을 형성한다.
질화물 절연층으로 이루어지는 보호 절연층(1439) 및 게이트 절연층(1432a)은, 스퍼터링법이나 플라즈마 CVD법으로 얻어지는 질화 실리콘막, 산화질화 실리콘막, 질화 알루미늄막, 산화질화 알루미늄막 등의 수분, 수소 이온, OH- 등의 불순물을 포함하지 않고, 이들이 외부로부터 침입하는 것을 블로킹하는 무기 절연막을 사용한다.
본 실시형태에서는 질화물 절연층으로 이루어지는 보호 절연층(1439)으로서, 산화물 반도체층(1403)의 하면, 상면, 및 측면을 둘러싸도록 RF 스퍼터링법을 사용하여 막 두께 100nm의 질화 실리콘층을 형성한다.
도 11b에 도시하는 구조로 함으로써, 산화물 반도체층은 접하여 둘러싸도록 형성되는 게이트 절연층(1432b) 및 산화물 절연층(1437)에 의하여 수소, 수분, 수산기 또는 수소화물 등의 불순물은 저감되고, 또 질화물 절연층인 게이트 절연층(1432a) 및 보호 절연층(1439)에 의하여, 또한 외부를 덮도록 둘러싸이므로, 보호 절연층(1439)을 형성한 후의 제작 프로세스에 있어서, 외부로부터의 수분의 침입을 방지할 수 있다. 또한, 액정 표시 장치로서 디바이스가 완성된 후에도 장기적으로 외부로부터의 수분의 침입을 방지할 수 있고, 디바이스의 장기 신뢰성을 향상시킬 수 있다.
또한, 본 실시형태에서는 1개의 트랜지스터를 질화물 절연층으로 둘러싸는 구성을 나타내지만, 특히 한정되지 않고, 복수의 트랜지스터를 질화물 절연층으로 둘러싸는 구성으로 하여도 좋고, 화소부의 복수의 트랜지스터를 합쳐 질화물 절연층으로 둘러싸는 구성으로 하여도 좋다. 적어도, 액티브 매트릭스 기판의 화소부의 주연을 둘러싸도록 보호 절연층(1439)과 게이트 절연층(1432a)이 접하는 영역을 형성하는 구성으로 하면 좋다.
액정층 중에 돌출하여 형성된 구조체 위에 형성되고, 액정층 중에 있어서, 제 1 공통 전극층 및 제 2 공통 전극층 사이에 배치된 화소 전극층과, 제 2 기판에 형성된 제 1 공통 전극층 및 제 1 기판에 형성된 제 2 공통 전극층 각각과 경사진 전계를 형성함으로써, 액정층 전체에 경사진 전계를 형성하는 것이 가능하게 된다.
따라서, 막 두께 방향도 포함하여, 액정층 전체에 있어서의 액정 분자를 응답시킬 수 있으므로 백색 투과율이 향상된다. 따라서, 백색 투과율과 흑색 투과율의 비율인 콘트라스트비도 높일 수 있다.
이상과 같이, 블루상을 나타내는 액정층을 사용한 액정 표시 장치에서, 콘트라스트비를 높일 수 있다.
또한, 보다 저전압으로, 높은 백색 투과율을 얻을 수 있으므로, 액정 표시 장치의 저소비전력화도 달성할 수 있다.
블루상을 나타내는 액정 재료를 사용하면, 배향막에 대한 러빙 처리도 불필요하게 되기 때문에, 러빙 처리에 의하여 발생되는 정전 파괴를 방지할 수 있고, 제작 공정 중의 액정 표시 장치의 불량이나 파손을 경감할 수 있다. 따라서, 액정 표시 장치의 생산성을 향상시킬 수 있다. 특히, 산화물 반도체층을 사용하는 트랜지스터는, 정전기의 영향에 의하여 트랜지스터의 전기적인 특성이 매우 변동됨으로써 설계 범위를 일탈할 우려가 있다.
블루상을 나타내는 액정 재료의 응답 속도가 종래 액정 재료보다 1자릿수 이상 빠르기 때문에, 산화물 반도체층을 사용하는 트랜지스터와 같은 배속(고속) 구동이 가능한 디바이스와 조합함으로써, 액정 표시 장치의 고기능화 및 고속 응답화를 실현할 수 있다.
산화물 반도체를 사용한 트랜지스터는, 오프 전류가 아주 작으므로, 유지 용량은 아주 작아도 좋다. 또한, 형성하지 않아도 좋으므로, 개구율을 크게 할 수 있고, 또한, 블루상을 나타내는 액정 재료를 사용함으로써 용량이 증가되어도, 기생 용량을 저감할 수 있으므로, 소비 전력을 낮게 억제할 수 있다.
이상으로, 본 실시형태에서 나타내는 바와 같이, 산화물 반도체층을 사용하는 트랜지스터를 갖는 액정 표시 장치에 블루상을 나타내는 액정 재료를 사용하는 것은 더 효과적이다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 9)
본 실시형태는, 실시형태 8에서 나타낸 산화물 반도체층을 포함하는 트랜지스터, 및 제작 방법의 일례를 도 26a 내지 도 26e를 사용하여 자세히 설명한다. 본 실시형태에서 나타내는 트랜지스터(390)는, 상기 실시형태에 있어서의 채널 형성 영역을 포함하는 산화물 반도체층을 사용하는 트랜지스터(1420, 1450)로서 적용할 수 있다. 상기 실시형태와 동일 부분 또는 마찬가지의 기능을 갖는 부분, 및 공정은 상기 실시형태와 마찬가지로 행할 수 있고, 반복 설명은 생략한다. 또한, 같은 개소의 자세한 설명은 생략한다.
도 26a 내지 도 26e에 트랜지스터의 단면 구조의 일례를 도시한다. 도 26a 내지 도 26e에 도시하는 트랜지스터(390)는, 보텀 게이트 구조의 하나이며, 역 스태거형 박막 트랜지스터라고도 한다.
또한, 트랜지스터(390)는, 싱글 게이트 구조의 트랜지스터를 사용하여 설명하지만, 필요에 따라, 채널 형성 영역을 복수 갖는 멀티 게이트 구조의 트랜지스터도 형성할 수 있다.
이하, 도 26a 내지 도 26e를 사용하여, 기판(394) 위에 트랜지스터(390)를 제작하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(394) 위에 도전막을 형성한 후, 제 1 포토리소그래피 공정에 의하여 게이트 전극층(391)을 형성한다. 형성된 게이트 전극층의 단부는 테이퍼 형상이면, 위에 적층되는 게이트 절연층의 피복성이 향상되기 때문에 바람직하다. 또한, 레지스트 마스크를 잉크젯법으로 형성하여도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토 마스크를 사용하지 않으므로 제작 비용을 저감할 수 있다.
절연 표면을 갖는 기판(394)에 사용할 수 있는 기판에 큰 제한은 없지만, 적어도 이후 행해지는 가열 처리에 견딜 수 있을 정도의 내열성을 가져야 한다. 바륨 보로실리케이트 유리나 알루미노 보로실리케이트 유리 등의 유리 기판을 사용할 수 있다.
또한, 유리 기판으로서는, 이후 행해지는 가열 처리의 온도가 높은 경우에는 변형점이 730℃ 이상인 것을 사용하면 좋다. 또한, 유리 기판에는 예를 들어 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨보로실리케이트 유리 등의 유리 재료가 사용된다. 산화 붕소와 비교하여 산화바륨(BaO)을 많이 포함시킴으로써, 보다 실용적인 내열 유리를 얻을 수 있다. 그래서, B2O3보다 BaO를 많이 포함하는 유리 기판을 사용하는 것이 바람직하다.
또한, 상기 유리 기판 대신에 세라믹스 기판, 석영 기판, 사파이어 기판 등의 절연체로 이루어진 기판을 사용하여도 좋다. 그 외에도, 결정화 유리 기판 등을 사용할 수 있다. 또한, 플라스틱 기판 등도 적절히 사용할 수 있다.
하지막이 되는 절연막을 기판(394)과 게이트 전극층(391) 사이에 형성하여도 좋다. 하지막은 기판(394)으로부터의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 또는 산화질화 실리콘막으로부터 선택된 하나 또는 복수의 막에 의한 적층 구조에 의하여 형성할 수 있다.
또한, 게이트 전극층(391)의 재료는, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여, 단층 또는 적층하여 형성할 수 있다.
예를 들어, 게이트 전극층(391)의 2층의 적층 구조로서는, 알루미늄층 위에 몰리브덴층이 적층된 2층의 적층 구조, 구리층 위에 몰리브덴층이 적층된 2층의 적층 구조, 구리층 위에 질화 티타늄층 또는 질화 탄탈층이 적층된 2층의 적층 구조, 질화 티타늄층과 몰리브덴층이 적층된 2층의 적층 구조, 또는 질화 텅스텐층과 텅스텐층이 적층된 2층 적층 구조로 하는 것이 바람직하다. 3층의 적층 구조로서는, 텅스텐층 또는 질화 텅스텐층과, 알루미늄과 실리콘의 합금층 또는 알루미늄과 티타늄의 합금층과, 질화 티타늄층 또는 티타늄층을 적층한 적층 구조로 하는 것이 바람직하다. 또한, 투광성을 갖는 도전막을 사용하여 게이트 전극층을 형성할 수도 있다. 투광성을 갖는 도전막으로서는, 투광성 도전성 산화물 등을 그 예로서 들 수 있다.
다음, 게이트 전극층(391) 위에 게이트 절연층(397)을 형성한다.
게이트 절연층(397)은 플라즈마 CVD법 또는 스퍼터링법 등을 사용하여 산화 실리콘층, 질화 실리콘층, 산화질화 실리콘층, 질화산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화질화 알루미늄층, 질화산화 알루미늄층, 또는 산화 하프늄층을 단층으로 또는 적층하여 형성할 수 있다. 스퍼터링법에 의하여 산화 실리콘막을 형성하는 경우에는 타깃으로서 실리콘 타깃 또는 석영 타깃을 사용하고 스퍼터링 가스로서 산소, 또는 산소 및 아르곤의 혼합 가스를 사용하여 행한다.
여기서, 불순물을 제거함으로써, I형화 또는 실질적으로 I형화된 산화물 반도체(고순도화된 산화물 반도체)는 계면 준위, 계면 전하에 대하여 극히 민감하기 때문에, 게이트 절연층과의 계면은 중요하다. 그래서, 고순도화된 산화물 반도체에 접하는 게이트 절연층(GI)은 고품질화가 요구된다.
예를 들어, μ파(2.45GHz)를 사용한 고밀도 플라즈마 CVD는 치밀하며 절연 내압이 높은 고품질의 절연층을 형성할 수 있으므로 바람직하다. 고순도화된 산화물 반도체와 고품질 게이트 절연층이 밀접함으로써, 계면 준위를 저감하여 계면 특성을 양호한 것으로 할 수 있기 때문이다.
물론, 게이트 절연층으로서 양질의 절연층을 형성할 수 있는 것이라면, 스퍼터링법이나 플라즈마 CVD법 등, 다른 성막 방법을 적용할 수 있다. 또한, 형성한 후의 열 처리에 의하여, 게이트 절연층의 막질, 산화물 반도체와의 계면 특성이 개질되는 절연층이라도 좋다. 어쨌든, 게이트 절연층으로서 막질이 양호한 것은 물론이고, 산화물 반도체와의 계면 준위 밀도를 저감하고, 양호한 계면을 형성할 수 있는 것이라면 좋다.
또한, 85℃, 2×106V/cm, 12시간의 게이트 바이어스·열 스트레스 시험(BT 시험)에 있어서는, 불순물이 산화물 반도체에 첨가되어 있으면, 불순물과 산화물 반도체의 주성분과의 결합수가, 강전계(B: 바이어스)와 고온(T: 온도)에 의하여 절단되고, 생성된 미결합수가 임계 값 전압(Vth)의 드리프트를 유발하게 된다.
이에 대하여, 본 명세서에 개시하는 발명은, 산화물 반도체의 불순물, 특히 수소나 물 등을 가능한 한 제거하여, 상술한 바와 같이, 게이트 절연층과의 계면 특성을 양호하게 함으로써, BT 시험에 대해서도 안정된 트랜지스터를 얻을 수 있다.
게이트 절연층(397)은, 게이트 전극층(391) 측으로부터 질화물 절연층과, 산화물 절연층의 적층 구조로 할 수도 있다. 예를 들어, 제 1 게이트 절연층으로서 스퍼터링법에 의하여 막 두께 50nm 이상 200nm 이하의 질화 실리콘층(SiNy(y=0))을 형성하고, 제 1 게이트 절연층 위에 제 2 게이트 절연층으로서 막 두께 5nm 이상 300nm 이하의 산화 실리콘층(SiOx(x>0))을 적층하여 막 두께 100nm의 게이트 절연층으로 한다. 게이트 절연층의 막 두께는 트랜지스터에 요구되는 특성에 따라, 적절히 설정하면 좋고, 350nm 내지 400nm 정도라도 좋다.
또한, 게이트 절연층(397), 나중에 형성되는 산화물 반도체막(393)에 수소, 수산기, 및 수분이 가능한 한 포함되지 않도록 하기 위하여, 성막의 전 처리로서 스퍼터링 장치의 예비 가열실에서 게이트 전극층(391)이 형성된 기판(394), 또는 게이트 절연층(397)까지 형성된 기판(394)을 예비 가열하고, 기판(394)에 흡착한 수소, 수분 등의 불순물을 탈리시켜 배기하는 것이 바람직하다. 또한, 예비 가열의 온도로서는, 100℃ 이상 400℃ 이하, 바람직하게는 150℃ 이상 300℃ 이하이다. 또한, 예비 가열실에 설치하는 배기 수단은, 크라이오 펌프(cryo pump)가 바람직하다. 또한, 이 예비 가열의 처리는 생략할 수도 있다. 또한, 이 예비 가열은 산화물 절연층(396)을 형성하기 전에 소스 전극층(395a) 및 드레인 전극층(395b)까지 형성한 기판(394)에도 마찬가지로 행하여도 좋다.
다음에, 게이트 절연층(397) 위에 막 두께 2nm 이상 200nm 이하의 산화물 반도체막(393)을 형성한다(도 26a 참조).
또한, 산화물 반도체막(393)을 스퍼터링법에 의하여 형성하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역 스퍼터링을 행하여 게이트 절연층(397) 표면에 부착되어 있는 먼지를 제거하는 것이 바람직하다. 역 스퍼터링이란, 타깃 측에 전압을 인가하지 않고, 아르곤 분위기하에서 기판 측에 RF 전원을 사용하여 전압을 인가함으로써 기판 근방에 플라즈마를 형성하여 표면을 개질하는 방법이다. 또한, 아르곤 분위기 대신에 질소, 헬륨, 산소 등을 사용하여도 좋다.
산화물 반도체막(393)은, 스퍼터링법에 의하여 형성한다. 산화물 반도체막(393)은, 4원계 금속 산화물인 In-Sn-Ga-Zn-O막이나, 3원계 금속 산화물인 In-Ga-Zn-O막, In-Sn-Zn-O막, In-Al-Zn-O막, Sn-Ga-Zn-O막, Al-Ga-Zn-O막, Sn-Al-Zn-O막이나, 2원계 금속 산화물인 In-Zn-O막, Sn-Zn-O막, Al-Zn-O막, Zn-Mg-O막, Sn-Mg-O막, In-Mg-O막이나, In-O막, Sn-O막, Zn-O막 등의 산화물 반도체막을 사용할 수 있다. 또한, 상기 산화물 반도체막에 SiO2를 포함하여도 좋다. 본 실시형태에서는 산화물 반도체막(393)을 In-Ga-Zn-O계 산화물 반도체 타깃을 사용하여 스퍼터링법으로 성막한다. 또한, 산화물 반도체막(393)은 희소 가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희소 가스(대표적으로는 아르곤) 및 산소 분위기하에 있어서 스퍼터링법으로 형성할 수 있다.
산화물 반도체막(393)을 스퍼터링법으로 제작하기 위한 타깃으로서, 산화 아연을 주성분으로 하는 금속 산화물의 타깃을 사용할 수 있다. 또한, 금속 산화물의 타깃의 다른 예로서는, In, Ga, 및 Zn를 포함하는 산화물 반도체 타깃으로서 In: Ga: Zn=1:1:0.5[atom비](즉, In2O3: Ga2O3: ZnO=1:1:1[mol수비])의 조성비를 갖는 타깃을 사용할 수 있다. 또한, In, Ga, 및 Zn를 포함하는 산화물 반도체 타깃으로서 In: Ga: Zn=1:1:1[atom비](즉, In2O3: Ga2O3: ZnO=1:1:2[mol수비])의 조성비를 갖는 타깃이나, In: Ga: Zn=1:1:2[atom비](즉, In2O3: Ga2O3: ZnO=1:1:4[mol수비])의 조성비를 갖는 타깃이나, In: Ga: Zn=1:0:1[atom비](즉, In2O3: ZnO=1:2[mol수비])의 조성비를 갖는 타깃을 사용할 수도 있다. 산화물 반도체 타깃의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 산화물 반도체 타깃을 사용함으로써, 성막한 산화물 반도체막은 치밀한 막이 된다.
감압 상태로 유지된 처리실 내에 기판을 유지하고, 기판을 실온 또는 400℃ 미만의 온도로 가열한다. 그리고, 처리실 내의 잔류 수분을 제거하면서, 수소 및 수분이 제거된 스퍼터링 가스를 도입하고 금속 산화물을 타깃으로 하여 기판(394) 위에 산화물 반도체막(393)을 형성한다. 처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서블리메이션(sublimation) 펌프를 사용하는 것이 바람직하다. 또한, 배기 수단으로서는, 터보 펌프에 콜드 트랩(cold trap)을 더한 것이라도 좋다. 크라이오 펌프를 사용하여 배기한 성막실은, 예를 들어, 수소 원자나 물(H2O) 등의 수소 원자를 포함하는 화합물(보다 바람직하게는, 탄소 원자를 포함하는 화합물도) 등이 배기되므로, 상기 성막실에서 형성한 산화물 반도체막에 포함되는 불순물의 농도를 저감할 수 있다. 또한, 크라이오 펌프에 의하여, 처리실 내에 잔류되는 수분을 제거하면서, 스퍼터링 성막을 행함으로써, 산화물 반도체막(393)을 형성할 때의 기판 온도는 실온 내지 400℃ 미만으로 할 수 있다.
성막 조건의 일례로서는, 기판과 타깃 사이의 거리를 100mm, 압력 0.6Pa, 직류(DC) 전원 0.5kW, 산소(산소 유량 비율 100%) 분위기하의 조건이 적용된다. 또한, 펄스 직류(DC) 전원을 사용하면, 먼지를 경감할 수 있어, 막 두께 분포도 균일하게 되기 때문에 바람직하다. 산화물 반도체막은 바람직하게는 5nm 이상 30nm 이하로 한다. 또한, 적용하는 산화물 반도체 재료에 따라 적절한 막 두께는 각각 다르고, 재료에 따라 적절히 두께를 선택하면 좋다.
스퍼터링법에는 스퍼터링용 전원에 고주파 전원을 사용하는 RF 스퍼터링법과, DC 스퍼터링법이 있고, 또한, 펄스적으로 바이어스를 인가하는 펄스 DC 스퍼터링법도 있다. RF 스퍼터링법은, 주로 절연막을 형성하는 경우에 사용되고, DC 스퍼터링법은 주로 금속막을 형성하는 경우에 사용된다.
또한, 재료가 상이한 타깃을 복수 설치할 수 있는 다원(多元) 스퍼터링 장치도 있다. 다원 스퍼터링 장치는, 동일 챔버에서 상이한 재료막을 적층으로 형성할 수도 있고, 동일 챔버에서 복수 종류의 재료를 동시에 방전시켜 성막할 수도 있다.
또한, 챔버 내부에 자석(磁石) 기구를 구비한 마그네트론 스퍼터링법을 사용하는 스퍼터링 장치나 글로우 방전을 사용하지 않고 마이크로파를 사용하여 발생시킨 플라즈마를 사용하는 ECR 스퍼터링법을 사용하는 스퍼터링 장치가 있다.
또한, 스퍼터링법을 사용하는 성막 방법으로서 성막 중에 타깃 물질과 스퍼터링 가스 성분을 화학 반응시켜 이들의 화합물 박막을 형성하는 리액티브 스퍼터링법이나 성막 중에 기판에도 전압을 가하는 바이어스 스퍼터링법도 있다.
다음에, 산화물 반도체막을 제 2 포토리소그래피 공정에 의하여 섬 형상의 산화물 반도체층(399)으로 가공한다(도 26b 참조). 또한, 섬 형상의 산화물 반도체층(399)을 형성하기 위한 레지스트 마스크를 잉크젯법에 의하여 형성하여도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토 마스크를 사용하지 않으므로 제작 비용을 저감할 수 있다.
또한, 게이트 절연층(397)에 콘택트 홀을 형성하는 경우, 그 공정은 산화물 반도체층(399)을 형성할 때 행할 수 있다.
또한, 여기서의 산화물 반도체층(393)의 에칭은, 드라이 에칭이라도 좋고, 웨트 에칭이라도 좋고, 양쪽 모두를 사용하여도 좋다.
드라이 에칭에 사용하는 에칭 가스로서는, 염소를 포함하는 가스(염소계 가스, 예를 들어, 염소(Cl2), 염화 붕소(BCl3), 염화 실리콘(SiCl4), 사염화탄소(CCl4) 등)가 바람직하다.
또한, 불소를 포함하는 가스(불소계 가스, 예를 들어, 사불화 탄소(CF4), 육불화 유황(SF6), 삼불화 질소(NF3), 트리플루오로메탄(CHF3) 등), 브롬화 수소(HBr), 산소(O2), 이들의 가스에 헬륨(He)이나 아르곤(Ar) 등의 희소 가스를 첨가한 가스 등을 사용할 수 있다.
드라이 에칭법으로서는, 평행 평판형 RIE(Reactive Ion Etching)법이나, ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭법을 사용할 수 있다. 원하는 가공 형상으로 에칭할 수 있도록, 에칭 조건(코일형의 전극에 인가되는 전력량, 기판 측의 전극에 인가되는 전력량, 기판 측의 전극 온도 등)은 적절히 조절한다.
웨트 에칭에 사용하는 에칭액으로서는, 인산과 초산과 질산을 혼합한 용액, 예를 들어, ITO07N(KANTO CHEMICAL CO.INC 제) 등을 사용할 수 있다.
또한, 웨트 에칭 후의 에칭액은 에칭된 재료와 함께 세정에 의하여 제거된다. 그 제거된 재료를 포함하는 에칭액의 폐액을 정제하고, 포함되는 재료를 재활용하여도 좋다. 상기 에칭 후의 폐액으로부터 산화물 반도체층에 포함되는 인듐 등의 재료를 회수하여 재활용함으로써, 자원을 유효 활용하여 저비용화할 수 있다.
원하는 가공 형상으로 에칭할 수 있도록, 재료에 맞추어 에칭 조건(에칭액, 에칭 시간, 온도 등)을 적절히 조절한다.
또한, 다음 공정의 도전막을 형성하기 전에 역 스퍼터링을 행하여, 산화물 반도체층(399) 및 게이트 절연층(397)의 표면에 부착되어 있는 레지스트 잔사(殘渣) 등을 제거하는 것이 바람직하다.
다음에, 게이트 절연층(397), 및 산화물 반도체층(399) 위에 도전막을 형성한다. 도전막을 스퍼터링법이나 진공 증착법으로 형성하면 좋다. 소스 전극층 및 드레인 전극층(이것과 같은 층으로 형성되는 배선을 포함함)이 되는 도전막의 재료로서는, Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이나, 상술한 원소를 조합한 합금막 등을 들 수 있다. 또한, Al, Cu 등의 금속층의 한쪽 또는 양쪽 모두에 Cr, Ta, Ti, Mo, W 등의 고융점의 금속층을 적층시킨 구성으로 하여도 좋다. 또한, Si, Ti, Ta, W, Mo, Cr, Nd, Sc, Y 등 Al막에 힐록이나 위스커가 발생되는 것을 방지하는 원소가 첨가되어 있는 Al 재료를 사용함으로써, 내열성을 향상시킬 수 있게 된다.
또한, 도전막은 단층 구조라도 좋고, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 실리콘을 함유한 알루미늄막의 단층 구조, 알루미늄막 위에 티타늄막을 적층하는 2층 구조, Ti막과 그 Ti막 위에 겹쳐 알루미늄막을 적층하고, 그 위에 Ti막을 형성하는 3층 구조 등을 들 수 있다.
또한, 소스 전극층 및 드레인 전극층(이것과 같은 층으로 형성되는 배선을 포함함)이 되는 도전막으로서는, 도전성의 금속 산화물로 형성하여도 좋다. 도전성의 금속 산화물로서는, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐 산화 주석 합금(In2O3-SnO2; ITO), 산화 인듐 산화 아연 합금(In2O3-ZnO) 또는 상기 금속 산화물 재료에 실리콘 또는 산화 실리콘을 포함시킨 것을 사용할 수 있다.
제 3 포토리소그래피 공정에 의하여 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(395a) 및 드레인 전극층(395b)을 형성한 후, 레지스트 마스크를 제거한다(도 26c 참조).
제 3 포토리소그래피 공정에 있어서, 레지스트 마스크를 형성할 때의 노광에는, 자외선이나 KrF 레이저 광이나 ArF 레이저 광을 사용한다. 산화물 반도체층(399) 위에서 인접되는 소스 전극층의 하단부와, 드레인 전극층의 하단부의 간격 폭에 의하여 나중에 형성되는 트랜지스터의 채널 길이 L이 결정된다. 또한, 채널 길이 L=25nm 미만의 노광을 행하는 경우에는, 수nm 내지 수십nm로 극히 파장이 짧은 초자외선(Extreme Ultraviolet)을 사용하여 제 3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광을 행한다. 초자외선에 의한 노광은, 해상도가 높고 초점 심도도 크다. 따라서, 나중에 형성되는 트랜지스터의 채널 길이 L를 10nm 이상 1000nm 이하로 하는 것도 가능하고, 회로의 동작 속도를 고속화할 수 있고, 또한, 오프 전류 값이 극히 작으므로, 저소비 전력화도 도모할 수 있다.
또한, 도전막을 에칭할 때 산화물 반도체층(399)까지 제거되지 않도록 각각의 재료 및 에칭 조건을 적절히 조절한다.
본 실시형태에서는 도전막으로서 Ti막을 사용하고, 산화물 반도체층(399)에는 In-Ga-Zn-O계 산화물 반도체를 사용하므로, 도전막의 에천트로서 인산과 초산과 질산을 혼합한 용액을 사용한다.
또한, 제 3 포토리소그래피 공정에서는, 산화물 반도체층(399)은 일부만이 에칭되어, 홈부(오목부)를 갖는 산화물 반도체층이 되는 경우도 있다. 또한, 소스 전극층(395a), 드레인 전극층(395b)을 형성하기 위한 레지스트 마스크를 잉크젯법에 의하여 형성하여도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토 마스크를 사용하지 않으므로 제작 비용을 저감할 수 있다.
또한, 포토리소그래피 공정에서 사용하는 포토 마스크 수 및 공정 수를 삭감하기 위하여 투과한 광이 복수의 강도가 되는 노광 마스크인 다계조 마스크에 의하여 형성된 레지스트 마스크를 사용하여 에칭 공정을 행하여도 좋다. 다계조 마스크를 사용하여 형성한 레지스트 마스크는 복수의 막 두께를 갖는 형상이 되고, 에칭을 행함으로써 형상을 더 변형시킬 수 있으므로, 상이한 패턴으로 가공하는 복수의 에칭 공정에 사용할 수 있다. 따라서, 1장의 다단계 마스크에 의하여 적어도 2종류 이상의 상이한 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 따라서, 노광 마스크의 매수를 삭감할 수 있고, 대응하는 포토리소그래피 공정도 삭감할 수 있으므로 공정의 간략화가 가능하다.
N2O, N2 또는 Ar 등의 가스를 사용한 플라즈마 처리에 의하여 노출되는 산화물 반도체층 표면에 부착된 흡착수 등을 제거하여도 좋다. 또한, 산소와 아르곤의 혼합 가스를 사용하여 플라즈마 처리를 행하여도 좋다.
플라즈마 처리를 행한 경우, 대기에 노출되지 않고, 산화물 반도체층의 일부에 접하는 보호 절연막이 되는 산화물 절연층으로서 산화물 절연층(396)을 형성한다(도 26d 참조). 본 실시형태에서는, 산화물 반도체층(399)이 소스 전극층(395a), 드레인 전극층(395b)과 중첩되지 않는 영역에 있어서, 산화물 반도체층(399)과 산화물 절연층(396)이 접하도록 형성한다.
본 실시형태에서는, 산화물 절연층(396)으로서, 섬 형상의 산화물 반도체층(399), 소스 전극층(395a), 드레인 전극층(395b)까지 형성된 기판(394)을 실온 또는 100℃ 미만의 온도까지 가열하고, 수소 및 수분이 제거된 고순도 산소를 포함하는 스퍼터링 가스를 도입하고, 실리콘 반도체의 타깃을 사용하여 결함을 포함하는 산화 실리콘층을 형성한다.
예를 들어, 순도가 6N이며, 붕소가 도핑된 실리콘 타깃(저항 값 0.01Ωcm)을 사용하여 기판과 타깃간의 거리(T-S간 거리)를 89mm, 압력 0.4Pa, 직류(DC) 전원 6kW, 산소(산소 유량 비율 100%) 분위기하에서 펄스 DC 스퍼터링법에 의하여 산화 실리콘막을 형성한다. 막 두께는 300nm로 한다. 또한, 실리콘 타깃 대신에 석영(바람직하게는 합성 석영)을 산화 실리콘막을 형성하기 위한 타깃으로서 사용할 수 있다. 또한, 스퍼터링 가스로서 산소 또는, 산소 및 아르곤의 혼합 가스를 사용하여 행한다.
이 경우에 있어서, 처리실 내의 잔류 수분을 제거하면서, 산화물 절연층(396)을 형성하는 것이 바람직하다. 산화물 반도체층(399) 및 산화물 절연층(396)에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위해서다.
처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 수단으로서는, 터보 펌프에 콜드 트랩을 더한 것이라도 좋다. 크라이오 펌프를 사용하여 배기한 성막실은, 예를 들어, 수소 원자나 물(H2O) 등의 수소 원자를 포함하는 화합물 등이 배기되므로, 상기 성막실에서 형성한 산화물 절연층(396)에 포함되는 불순물의 농도를 저감할 수 있다.
또한, 산화물 절연층(396)으로서 산화 실리콘층 대신에 산화질화 실리콘층, 산화 알루미늄층 또는 산화질화 알루미늄층 등을 사용할 수도 있다.
또한, 산화물 절연층(396)과 산화물 반도체층(399)이 접한 상태로 100℃ 내지 400℃로 가열 처리를 행하여도 좋다. 본 실시형태에 있어서의 산화물 절연층(396)은 결함을 많이 포함하기 때문에, 이 가열 처리에 의하여 산화물 반도체층(399) 중에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을 산화물 절연층(396)에 확산시켜, 산화물 반도체층(399) 중에 포함되는 상기 불순물을 보다 저감시킬 수 있다.
이상의 공정에서, 수소, 수분, 수산기 또는 수소화물의 농도가 저감된 산화물 반도체층(392)을 갖는 트랜지스터(390)를 형성할 수 있다(도 26e 참조).
상술한 바와 같이, 산화물 반도체막을 형성할 때, 반응 분위기 중의 잔류 수분을 제거함으로써, 상기 산화물 반도체막 중의 수소 및 수소화물의 농도를 저감할 수 있다. 이에 따라, 산화물 반도체막의 안정화를 도모할 수 있다.
산화물 절연층 위에 보호 절연층을 형성하여도 좋다. 본 실시형태에서는, 보호 절연층(398)을 산화물 절연층(396) 위에 형성한다. 보호 절연층(398)으로서는, 질화 실리콘막, 질화산화 실리콘막, 질화 알루미늄막, 또는 질화산화 알루미늄막 등을 사용한다.
보호 절연층(398)으로서, 산화물 절연층(396)까지 형성된 기판(394)을 100℃ 내지 400℃의 온도까지 가열하고, 수소 및 수분이 제거된 고순도 질소를 포함하는 스퍼터링 가스를 도입하고, 실리콘 반도체의 타깃을 사용하여 질화 실리콘막을 형성한다. 이 경우에 있어서도, 산화물 절연층(396)과 마찬가지로 처리실 내의 잔류 수분을 제거하면서 보호 절연층(398)을 형성하는 것이 바람직하다.
보호 절연층(398)을 형성하는 경우, 보호 절연층(398)을 형성할 때 기판(394)을 100℃ 내지 400℃의 온도까지 가열함으로써, 산화물 반도체층 중에 포함되는 수소 또는 수분을 산화물 절연층에 확산시킬 수 있다. 이 경우, 상기 산화물 절연층(396)을 형성한 후에 가열 처리를 행하지 않아도 좋다.
산화물 절연층(396)으로서 산화 실리콘층을 형성하고, 보호 절연층(398)으로서 질화 실리콘층을 적층하는 경우, 산화 실리콘층과 질화 실리콘층을 같은 처리실에 있어서, 공통의 실리콘 타깃을 사용하여 형성할 수 있다. 먼저, 산소를 포함하는 스퍼터링 가스를 도입하여 처리실 내에 장착된 실리콘 타깃을 사용하여 산화 실리콘층을 형성하고, 다음에 스퍼터링 가스를 질소를 포함하는 스퍼터링 가스로 전환하여 같은 실리콘 타깃을 사용하여 질화 실리콘층을 형성한다. 산화 실리콘층과 질화 실리콘층을 대기에 노출시키지 않고, 연속적으로 형성할 수 있기 때문에, 산화 실리콘층 표면에 수소나 수분 등의 불순물이 흡착되는 것을 방지할 수 있다. 이 경우, 산화물 절연층(396)으로서 산화 실리콘층을 형성하고, 보호 절연층(398)으로서 질화 실리콘층을 적층한 후, 산화물 반도체층 중에 포함되는 수소 또는 수분을 산화물 절연층으로 확산시키기 위한 가열 처리(온도 100℃ 내지 400℃)를 행하면 좋다.
보호 절연층을 형성한 후, 또한 대기 중, 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하에서 가열 처리를 행하여도 좋다. 이 가열 처리는 일정한 가열 온도를 유지하며 가열하여도 좋고, 실온으로부터 100℃ 이상 200℃ 이하의 가열 온도까지의 승온과, 가열 처리로부터 실온까지의 강온을 복수회 반복하여 행하여도 좋다. 또한, 이 가열 처리를 산화물 절연층을 형성하기 전에 감압하에서 행하여도 좋다. 감압하에서 가열 처리를 행하면, 가열 시간을 단축할 수 있다. 이 가열 처리에 의하여 노멀리 오프가 되는 트랜지스터를 얻을 수 있다. 따라서, 표시 패널의 신뢰성을 향상시킬 수 있다.
또한, 게이트 절연층 위에 채널 형성 영역으로 하는 산화물 반도체층을 형성할 때, 반응 분위기 중의 잔류 수분을 제거함으로써, 상기 산화물 반도체층 중의 수소 및 수소화물의 농도를 저감할 수 있다.
상기 공정은, 액정 표시 채널, 일렉트로 루미네선스 표시 패널, 전자 잉크를 사용한 표시 장치 등의 백 플레인(Backplane)(트랜지스터가 형성된 기판)의 제작에 사용할 수 있다. 상기 공정은, 400℃ 이하의 온도로 행해지므로, 두께가 1nm 이하로, 1변이 1m를 넘는 유리 기판을 사용하는 제작 공정에도 적용할 수 있다. 또한, 400℃ 이하의 처리 온도로 모든 공정을 행할 수 있으므로, 표시 패널을 제작하기 위하여 아주 많은 에너지를 소비하지 않아도 된다.
본 실시형태는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
상술한 바와 같이, 산화물 반도체층을 사용하는 트랜지스터를 가짐으로써, 안정한 전기 특성을 갖고, 신뢰성이 높은 대형의 액정 표시 장치를 제공할 수 있다.
(실시형태 10)
본 실시형태는, 실시형태 8에서 나타낸 산화물 반도체층을 포함하는 트랜지스터, 및 제작 방법의 일례를 도 27a 내지 도 27e를 사용하여 자세히 설명한다. 본 실시형태에서 나타내는 트랜지스터(310)는, 상기 실시형태에 있어서의 채널 형성 영역을 포함하는 산화물 반도체층을 사용하는 트랜지스터(1420, 1450)로서 적용할 수 있다. 상기 실시형태와 동일 부분 또는 마찬가지의 기능을 갖는 부분, 및 공정은 상기 실시형태와 마찬가지로 행할 수 있고, 반복 설명은 생략한다. 또한, 같은 개소의 자세한 설명은 생략한다.
도 27a 내지 도 27e에 트랜지스터의 단면 구조의 일례를 도시한다. 도 27a 내지 도 27e에 도시하는 트랜지스터(310)는, 보텀 게이트 구조의 하나이며, 역 스태거형 박막 트랜지스터라고도 한다.
또한, 트랜지스터(310)는, 싱글 게이트 구조의 트랜지스터를 사용하여 설명하지만, 필요에 따라, 채널 형성 영역을 복수 갖는 멀티 게이트 구조의 트랜지스터도 형성할 수 있다.
이하, 도 27a 내지 도 27e를 사용하여, 기판(305) 위에 트랜지스터(310)를 제작하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(305) 위에 도전막을 형성한 후, 제 1 포토리소그래피 공정에 의하여 게이트 전극층(311)을 형성한다. 또한, 레지스트 마스크를 잉크젯법에 의하여 형성하여도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토 마스크를 사용하지 않으므로 제작 비용을 저감할 수 있다.
절연 표면을 갖는 기판(305)에 사용할 수 있는 기판에 큰 제한은 없지만, 적어도 이후 행해지는 가열 처리에 견딜 수 있을 정도의 내열성을 가져야 한다. 바륨 보로실리케이트 유리나 알루미노 보로실리케이트 유리 등의 유리 기판을 사용할 수 있다.
또한, 유리 기판으로서는, 이후 행해지는 가열 처리의 온도가 높은 경우에는 변형점이 730℃ 이상인 것을 사용하면 좋다. 또한, 유리 기판에는 예를 들어, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨보로실리케이트 유리 등의 유리 재료가 사용된다. 산화 붕소와 비교하여 산화바륨(BaO)을 많이 포함시킴으로써, 보다 실용적인 내열 유리를 얻을 수 있다. 따라서, B2O3보다 BaO를 많이 포함하는 유리 기판을 사용하는 것이 바람직하다.
또한, 상기 유리 기판 대신에 세라믹스 기판, 석영 기판, 사파이어 기판 등의 절연체로 이루어진 기판을 사용하여도 좋다. 그 외에도, 결정화 유리 등을 사용할 수 있다.
하지막이 되는 절연막을 기판(305)과 게이트 전극층(311) 사이에 형성하여도 좋다. 하지막은, 기판(305)으로부터 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 또는 산화질화 실리콘막으로부터 선택된 하나 또는 복수의 막에 의한 적층 구조에 의하여 형성할 수 있다.
또한, 게이트 전극층(311)의 재료는 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여 단층으로 형성하거나 또는 적층하여 형성할 수 있다.
예를 들어, 게이트 전극층(311)의 2층의 적층 구조로서는, 알루미늄층 위에 몰리브덴층이 적층된 2층의 적층 구조, 구리층 위에 몰리브덴층이 적층된 2층의 적층 구조, 구리층 위에 질화 티타늄층 또는 질화 탄탈층이 적층된 2층의 적층 구조, 질화 티타늄층과 몰리브덴층이 적층된 2층의 적층 구조, 또는 질화 텅스텐층과 텅스텐층이 적층된 2층의 적층 구조로 하는 것이 바람직하다. 3층의 적층 구조로서는, 텅스텐층 또는 질화 텅스텐층과, 알루미늄과 실리콘의 합금층 또는 알루미늄과 티타늄의 합금층과, 질화 티타늄층 또는 티타늄층을 적층한 적층 구조로 하는 것이 바람직하다.
다음, 게이트 전극층(311) 위에 게이트 절연층(307)을 형성한다.
게이트 절연층(307)은 플라즈마 CVD법 또는 스퍼터링법 등을 사용하여 산화 실리콘층, 질화 실리콘층, 산화질화 실리콘층, 질화산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화질화 알루미늄층, 질화산화 알루미늄층, 또는 산화 하프늄층을 단층으로 또는 적층하여 형성할 수 있다. 또한, μ파(2.45GHz)를 사용한 고밀도 플라즈마 CVD법을 사용하여도 좋다.
본 실시형태에서는, 게이트 절연층(307)으로서 플라즈마 CVD법에 의하여 막 두께 100nm의 산화질화 실리콘층을 형성한다.
다음에, 게이트 절연층(307) 위에 막 두께 2nm 이상 200nm 이하의 산화물 반도체막(330)을 형성한다.
또한, 산화물 반도체막(330)을 스퍼터링법으로 성막하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역 스퍼터링을 행하여, 게이트 절연층(307)의 표면에 부착되어 있는 먼지를 제거하는 것이 바람직하다. 또한, 아르곤 분위기 대신에 질소, 헬륨, 산소 등을 사용하여도 좋다.
산화물 반도체막(330)으로서는, 4원계 금속 산화물인 In-Sn-Ga-Zn-O막이나, 3원계 금속 산화물인 In-Ga-Zn-O막, In-Sn-Zn-O막, In-Al-Zn-O막, Sn-Ga-Zn-O막, Al-Ga-Zn-O막, Sn-Al-Zn-O막이나, 2원계 금속 산화물인 In-Zn-O막, Sn-Zn-O막, Al-Zn-O막, Zn-Mg-O막, Sn-Mg-O막, In-Mg-O막이나, In-O막, Sn-O막, Zn-O막 등의 산화물 반도체막을 사용할 수 있다. 또한, 상기 산화물 반도체막에 SiO2를 포함하여도 좋다. 본 실시형태에서는, 산화물 반도체막(330)으로서 In-Ga-Zn-O계 산화물 반도체 타깃을 사용하여 스퍼터링법으로 성막한다. 이 단계에서의 단면도가 도 27a에 상당한다. 또한, 산화물 반도체막(330)은 희소 가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희소 가스(대표적으로는 아르곤) 및 산소 분위기하에 있어서 스퍼터링법에 의하여 형성할 수 있다.
산화물 반도체막(330)을 스퍼터링법으로 제작하기 위한 타깃으로서, 산화 아연을 주성분으로 하는 금속 산화물의 타깃을 사용할 수 있다. 또한, 금속 산화물의 타깃의 다른 예로서는, In, Ga, 및 Zn를 포함하는 산화물 반도체 타깃으로서 In: Ga: Zn=1:1:0.5[atom비](즉, In2O3: Ga2O3: ZnO=1:1:1[mol수비])의 조성비를 갖는 타깃을 사용할 수 있다. 또한, In, Ga, 및 Zn를 포함하는 산화물 반도체 타깃으로서 In: Ga: Zn=1:1:1[atom비](즉, In2O3: Ga2O3: ZnO=1:1:2[mol수비])의 조성비를 갖는 타깃이나, In: Ga: Zn=1:1:2[atom비](즉, In2O3: Ga2O3: ZnO=1:1:4[mol수비])의 조성비를 갖는 타깃이나, In: Ga: Zn=1:0:1[atom비](즉, In2O3: ZnO=1:2[mol수비])의 조성비를 갖는 타깃을 사용할 수도 있다. 산화물 반도체 타깃의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 산화물 반도체 타깃을 사용함으로써, 성막한 산화물 반도체막은 치밀한 막이 된다.
산화물 반도체막(330)을 형성할 때의 스퍼터링 가스로서는, 수소, 물, 수산기 또는 수소화물 등의 불순물이 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 사용하는 것이 바람직하다.
감압 상태로 유지된 처리실 내에 기판을 유지하고, 기판 온도를 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하로 한다. 기판을 가열하면서 형성함으로써, 형성된 산화물 반도체막에 포함되는 불순물 농도를 저감할 수 있다. 또한, 스퍼터링에 의한 손상이 경감된다. 그리고, 처리실 내의 잔류 수분을 제거하면서, 수소 및 수분이 제거된 스퍼터링 가스를 도입하고 금속 산화물을 타깃으로 하여 기판(305) 위에 산화물 반도체막(330)을 형성한다. 처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 수단으로서는, 터보 펌프에 콜드 트랩을 더한 것이라도 좋다. 크라이오 펌프를 사용하여 배기한 성막실은, 예를 들어, 수소 원자나 물(H2O) 등의 수소 원자를 포함하는 화합물(보다 바람직하게는, 탄소 원자를 포함하는 화합물도) 등이 배기되므로, 상기 성막실에서 형성한 산화물 반도체막에 포함되는 불순물의 농도를 저감할 수 있다.
성막 조건의 일례로서는, 기판과 타깃 사이의 거리를 100mm, 압력 0.6Pa, 직류(DC) 전원 0.5kW, 산소(산소 유량 비율 100%) 분위기하의 조건이 적용된다. 또한, 펄스 직류(DC) 전원을 사용하면, 먼지를 경감할 수 있어, 막 두께 분포도 균일하게 되기 때문에 바람직하다. 산화물 반도체막은 바람직하게는 5nm 이상 30nm 이하로 한다. 또한, 적용하는 산화물 반도체 재료에 따라 적절한 막 두께는 각각 다르고, 재료에 따라 적절히 두께를 선택하면 좋다.
다음에, 산화물 반도체막(330)을 제 2 포토리소그래피 공정에 의하여 섬 형상의 산화물 반도체층으로 가공한다. 또한, 섬 형상의 산화물 반도체층을 형성하기 위한 레지스트 마스크를 잉크젯법에 의하여 형성하여도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토 마스크를 사용하지 않으므로 제작 비용을 저감할 수 있다.
다음에, 산화물 반도체층에 제 1 가열 처리를 행한다. 이 제 1 가열 처리에 의하여, 산화물 반도체층의 탈수화 또는 탈수소화를 행할 수 있다. 제 1 가열 처리 온도는, 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 변형점 미만으로 한다. 여기서는, 가열 처리 장치 중 하나인 전기로에 기판을 반입하고, 산화물 반도체층에 대하여 질소 분위기하 450℃에 있어서 1시간의 가열 처리를 행한 후, 대기에 노출되지 않고, 산화물 반도체층에 물이나 수소가 다시 혼입하는 것을 방지함으로써 산화물 반도체층(331)을 얻는다(도 27b 참조).
또한, 가열 처리 장치는, 전기로에 한정되지 않고, 저항 발열체 등의 발열체로부터의 열 전도 또는 열 복사에 의하여 피처리물을 가열하는 장치를 구비하여도 좋다. 예를 들어, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 사용할 수 있다. LRTA 장치는, 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 빛(전자파)의 복사에 의하여, 피처리물을 가열하는 장치이다. GRTA 장치는, 고온의 가스를 사용하여 가열 처리를 행하는 장치이다. 기체에는, 아르곤 등의 희소 가스, 또는 질소와 같은, 가열 처리에 의하여 피처리물과 반응하지 않는 불활성 기체가 사용된다.
예를 들어, 제 1 가열 처리로서 650℃ 내지 700℃의 고온으로 가열한 불활성 가스 중에 기판을 이동시켜 놓고, 수분간 가열한 후, 기판을 이동시켜 고온으로 가열한 불활성 가스 중으로부터 추출하는 GRTA를 행하여도 좋다. GRTA를 사용하면, 단시간으로 고온 가열 처리가 가능하게 된다.
또한, 제 1 가열 처리에 있어서는, 질소, 또는 헬륨, 네온, 아르곤 등의 희소 가스에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 질소, 또는 헬륨, 네온, 아르곤 등의 희소 가스의 순도를 6N(99.9999%) 이상, 바람직하게는, 7N(99.99999%) 이상(즉, 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
또한, 산화물 반도체층의 제 1 가열 처리는 섬 형상의 산화물 반도체층으로 가공하기 전의 산화물 반도체막(330)에 행할 수도 있다. 그 경우에는, 제 1 가열 처리 후에 가열 장치에서 기판을 반출하고 포토리소그래피 공정을 행한다.
산화물 반도체층에 대한 탈수화, 탈수소화의 효과를 나타내는 가열 처리는 산화물 반도체층을 형성한 후, 산화물 반도체층 위에 소스 전극 및 드레인 전극을 적층시킨 후, 소스 전극 및 드레인 전극 위에 보호 절연막을 형성한 후, 중 어느 타이밍에서 행하여도 좋다.
또한, 게이트 절연층(307)에 콘택트 홀을 형성할 경우, 그 공정은 산화물 반도체막(330)에 탈수화 또는 탈수소화 처리를 행하기 전에 행하여도 좋고, 탈수화 또는 탈수소화 처리를 행한 후에 행하여도 좋다.
또한, 여기서의 산화물 반도체막의 에칭은 웨트 에칭에 한정되지 않고 드라이 에칭을 사용하여도 좋다.
원하는 가공 형상으로 에칭할 수 있도록, 재료에 맞추어 에칭 조건(에칭액, 에칭 시간, 온도 등)을 적절히 조절한다.
다음에, 게이트 절연층(307), 및 산화물 반도체층(331) 위에 소스 전극층 및 드레인 전극층(이것과 같은 층으로 형성되는 배선을 포함함)이 되는 도전막을 형성한다. 도전막을 스퍼터링법이나 진공 증착법으로 형성하면 좋다. 소스 전극층 및 드레인 전극층(이것과 같은 층으로 형성되는 배선을 포함함)이 되는 도전막의 재료로서는, Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이나, 상술한 원소를 조합한 합금막 등을 들 수 있다. 또한, Al, Cu 등의 금속층의 한쪽 또는 양쪽 모두에 Cr, Ta, Ti, Mo, W 등의 고융점의 금속층을 적층시킨 구성으로 하여도 좋다. 또한, Si, Ti, Ta, W, Mo, Cr, Nd, Sc, Y 등 Al막에 힐록이나 위스커가 발생되는 것을 방지하는 원소가 첨가되어 있는 Al 재료를 사용함으로써, 내열성을 향상시킬 수 있게 된다.
또한, 도전막은 단층 구조라도 좋고, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 실리콘을 함유한 알루미늄막의 단층 구조, 알루미늄막 위에 티타늄막을 적층하는 2층 구조, Ti막과 그 Ti막 위에 겹쳐 알루미늄막을 적층하고, 그 위에 Ti막을 형성하는 3층 구조 등을 들 수 있다.
또한, 소스 전극층 및 드레인 전극층(이것과 같은 층으로 형성되는 배선을 포함함)이 되는 도전막으로서는, 도전성의 금속 산화물로 형성하여도 좋다. 도전성의 금속 산화물로서는, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐 산화 주석 합금(In2O3-SnO2; ITO), 산화 인듐 산화 아연 합금(In2O3-ZnO) 또는 상기 금속 산화물 재료에 실리콘 또는 산화 실리콘을 포함시킨 것을 사용할 수 있다.
도전막을 형성한 후에 가열 처리를 행하는 경우에는, 이 가열 처리에 견딜 수 있는 내열성을 도전막에 갖게 하는 것이 바람직하다.
제 3 포토리소그래피 공정에 의하여 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(315a) 및 드레인 전극층(315b)을 형성한 후, 레지스트 마스크를 제거한다(도 27c 참조).
제 3 포토리소그래피 공정에 있어서, 레지스트 마스크를 형성할 때의 노광에는, 자외선이나 KrF 레이저 광이나 ArF 레이저 광을 사용한다. 산화물 반도체층(331) 위에서 인접되는 소스 전극층의 하단부와, 드레인 전극층의 하단부의 간격 폭에 의하여 나중에 형성되는 트랜지스터의 채널 길이 L이 결정된다. 또한, 채널 길이 L=25nm 미만의 노광을 행하는 경우에는, 수nm 내지 수십nm로 극히 파장이 짧은 초자외선(Extreme Ultraviolet)을 사용하여 제 3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광을 행한다. 초자외선에 의한 노광은, 해상도가 높고 초점 심도도 크다. 따라서, 나중에 형성되는 트랜지스터의 채널 길이 L을 10nm 이상 1000nm 이하로 하는 것도 가능하고, 회로의 동작 속도를 고속화할 수 있고, 또한, 오프 전류 값이 극히 작으므로, 저소비 전력화도 도모할 수 있다.
또한, 도전막을 에칭할 때 산화물 반도체층(331)까지 제거되지 않도록 각각의 재료 및 에칭 조건을 적절히 조절한다.
본 실시형태에서는 도전막으로서 Ti막을 사용하고, 산화물 반도체층(331)에는 In-Ga-Zn-O계 산화물 반도체를 사용하므로, 도전막의 에천트로서 인산과 초산과 질산을 혼합한 용액을 사용한다.
또한, 제 3 포토리소그래피 공정에서는, 산화물 반도체층(331)은 일부만이 에칭되어, 홈부(오목부)를 갖는 산화물 반도체층이 되는 경우도 있다. 또한, 소스 전극층(315a), 드레인 전극층(315b)을 형성하기 위한 레지스트 마스크를 잉크젯법에 의하여 형성하여도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토 마스크를 사용하지 않으므로 제작 비용을 저감할 수 있다.
또한, 산화물 반도체층과 소스 전극층 및 드레인 전극층 사이에 산화물 도전층을 형성하여도 좋다. 산화물 도전층과 소스 전극층 및 드레인 전극층을 형성하기 위한 금속층은 연속적으로 형성할 수 있다. 산화물 도전층은 소스 영역 및 드레인 영역으로서 기능할 수 있다.
소스 영역 및 드레인 영역으로서 산화물 도전층을 산화물 반도체층과 소스 전극층 및 드레인 전극층 사이에 형성함으로써 소스 영역 및 드레인 영역의 저저항화를 도모할 수 있고, 트랜지스터를 고속 동작시킬 수 있다.
또한, 포토리소그래피 공정에서 사용하는 포토 마스크 수 및 공정 수를 삭감하기 위하여 투과한 광이 복수의 강도가 되는 노광 마스크인 다계조 마스크에 의하여 형성된 레지스트 마스크를 사용하여 에칭 공정을 행하여도 좋다. 다계조 마스크를 사용하여 형성한 레지스트 마스크는 복수의 막 두께를 갖는 형상이 되고, 마스크층에 대하여 에칭을 행함으로써 형상을 더 변형시킬 수 있으므로, 상이한 패턴으로 가공하는 복수의 에칭 공정에 사용할 수 있다. 따라서, 1장의 다단계 마스크에 의하여 적어도 2종류 이상의 상이한 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 따라서, 노광 마스크의 매수를 삭감할 수 있고, 대응하는 포토리소그래피 공정도 삭감할 수 있으므로 공정의 간략화가 가능하다.
다음에, N2O, N2 또는 Ar 등의 가스를 사용한 플라즈마 처리를 행하여, 노출되는 산화물 반도체층 표면에 부착된 흡착수 등을 제거하여도 좋다.
플라즈마 처리를 행한 후, 대기에 노출되지 않고, 산화물 반도체층의 일부에 접하는 보호 절연막이 되는 산화물 절연층(316)을 형성한다.
산화물 절연층(316)은 적어도 1nm 이상의 막 두께로 하고, 스퍼터링법 등의 산화물 절연층(316)에 물, 수소 등의 불순물을 혼입시키지 않는 방법을 적절히 사용하여 형성할 수 있다. 산화물 절연층(316)에 수소가 포함되면, 그 수소의 산화물 반도체층에 대한 침입, 또는 수소에 의한 산화물 반도체층 중의 산소의 추출이 생겨, 산화물 반도체층의 백 채널이 저저항화(N형화)되어 버리고, 기생 채널이 형성될 우려가 있다. 따라서, 산화물 절연층(316)이 가능한 한 수소를 포함하지 않는 막이 되도록 형성 방법에 수소를 사용하지 않는 것이 중요하다.
본 실시형태에서는 산화물 절연층(316)으로서 막 두께 200nm의 산화 실리콘막을 스퍼터링법을 사용하여 형성한다. 성막시의 기판 온도는, 실온 이상 300℃ 이하로 하면 좋고, 본 실시형태에서는 100℃로 한다. 산화 실리콘막의 스퍼터링법에 의한 성막은, 희소 가스(대표적으로는, 아르곤) 분위기하, 산소 분위기하, 또는 희소 가스(대표적으로는, 아르곤) 및 산소 분위기하에 있어서 행할 수 있다. 또한, 타깃으로서 산화 실리콘 타깃 또는 실리콘 타깃을 사용할 수 있다. 예를 들어, 실리콘 타깃을 사용하여 산소, 및 질소 분위기에서 스퍼터링법에 의하여 산화 실리콘막을 형성할 수 있다. 저저항화한 산화물 반도체층에 접하여 형성하는 산화물 절연층(316)은, 수분, 수소 이온, OH- 등의 불순물을 포함하지 않고, 이들이 외부로부터 침입하는 것을 블로킹하는 무기 절연막을 사용하고, 대표적으로는, 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막, 또는 산화질화 알루미늄막 등을 사용한다.
이 경우에 있어서, 처리실 내의 잔류 수분을 제거하면서, 산화물 절연층(316)을 형성하는 것이 바람직하다. 산화물 반도체층(331) 및 산화물 절연층(316)에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위해서다.
처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 수단으로서는, 터보 펌프에 콜드 트랩을 더한 것이라도 좋다. 크라이오 펌프를 사용하여 배기한 성막실은, 예를 들어, 수소 원자나 물(H2O) 등의 수소 원자를 포함하는 화합물 등이 배기되므로, 상기 성막실에서 형성한 산화물 절연층(316)에 포함되는 불순물의 농도를 저감할 수 있다.
산화물 절연층(316)을 형성할 때의 스퍼터링 가스로서는, 수소, 물, 수산기 또는 수소화물 등의 불순물이 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 사용하는 것이 바람직하다.
다음에, 불활성 가스 분위기하 또는 산소 가스 분위기하에서 제 2 가열 처리(바람직하게는, 200℃ 이상 400℃ 이하, 예를 들어, 250℃ 이상 350℃ 이하)를 행한다. 예를 들어, 질소 분위기하에서 250℃, 1시간의 제 2 가열 처리를 행한다. 제 2 가열 처리를 행하면, 산화물 반도체층의 일부(채널 형성 영역)가 산화물 절연층(316)과 접한 상태로 가열된다.
이상의 공정을 거침으로써, 형성한 후의 산화물 반도체막에 대하여 탈수화 또는 탈수소화를 위한 가열 처리를 행하여 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 산화물 반도체층에 의하여 의도적으로 배제하고, 또 불순물의 배제 공정에 의하여 동시에 감소되어 버리는 산화물 반도체를 구성하는 주성분 재료인 산소를 공급함으로써, 산화물 반도체층을 고순도화 및 전기적으로 I형(진성)화한다.
특히, 질소 또는 희소 가스 등의 불활성 가스 분위기하에서 탈수화 또는 탈수소화를 위한 가열 처리를 행한 경우, 가열 처리를 행한 후의 산화물 반도체층은 저저항화되기 때문에, 본 실시형태와 같이, 산화물 반도체층에 대한 산소의 공급을 산화물 절연층(316)과 접함으로써 행하는 경우에는, 산화물 절연층(316)과 접하는 산화물 반도체층의 일부를 보다 선택적으로 산소 과잉 상태로 하고, I형 채널 형성 영역으로서 사용할 수 있다. 이 경우, 직접 산화물 절연층(316)과 접하지 않는 소스 전극층(315a) 또는 드레인 전극층(315b)과 중첩하는 산화물 반도체층(312)의 영역은, 자기정합적으로 고저항 소스 영역 또는 고저항 드레인 영역이 되어 기능할 수 있다. 이와 같은 구성이라면, 게이트 전극층(311)과 드레인 전극층(315b) 사이에 고전계가 인가되어도 고저항 드레인 영역이 버퍼가 되어 국소적인 고전계가 인가되지 않고, 트랜지스터의 내열을 향상시킬 수 있다.
이상의 공정으로 트랜지스터(310)가 형성된다(도 27d 참조).
또한, 산화물 절연층에 결함을 많이 포함하는 산화 실리콘층을 사용하면, 산화 실리콘층을 형성한 후의 가열 처리에 의하여 산화물 반도체층 중에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을 산화물 절연층에 확산시켜, 산화물 반도체층 중에 포함되는 상기 불순물을 보다 저감시키는 효과를 나타낸다.
산화물 절연층(316) 위에 보호 절연층을 더 형성하여도 좋다. 예를 들어, RF 스퍼터링법을 사용하여 질화 실리콘막을 형성한다. RF 스퍼터링법은 양산성이 좋으므로, 보호 절연층의 성막 방법으로서 바람직하다. 보호 절연층은 수분이나, 수소 이온이나, OH- 등의 불순물을 포함하지 않고, 이들이 외부로부터 침입하는 것을 블로킹하는 무기 절연막을 사용하고, 질화 실리콘막, 질화 알루미늄막, 질화산화 실리콘막, 산화질화 알루미늄막 등을 사용한다. 본 실시형태에서는, 보호 절연층으로서 보호 절연층(306)을 질화 실리콘막을 사용하여 형성한다(도 27e 참조).
본 실시형태에서는, 보호 절연층(306)으로서, 산화물 절연층(316)까지 형성된 기판(305)을 100℃ 내지 400℃의 온도까지 가열하고, 수소 및 수분이 제거된 고순도 질소를 포함하는 스퍼터링 가스를 도입하고, 실리콘 반도체의 타깃을 사용하여 질화 실리콘막을 형성한다. 이 경우에 있어서도, 산화물 절연층(316)과 마찬가지로 처리실 내의 잔류 수분을 제거하면서 보호 절연층(306)을 형성하는 것이 바람직하다.
보호 절연층을 형성한 후, 또한 대기 중, 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하에서 가열 처리를 행하여도 좋다. 이 가열 처리는 일정한 가열 온도를 유지하며 가열하여도 좋고, 실온으로부터 100℃ 이상 200℃ 이하의 가열 온도까지의 승온과, 가열 처리로부터 실온까지의 강온을 복수회 반복하여 행하여도 좋다. 또한, 이 가열 처리를 산화물 절연층을 형성하기 전에 감압하에서 행하여도 좋다. 감압하에서 가열 처리를 행하면, 가열 시간을 단축할 수 있다.
보호 절연층(306) 위에 평탄화를 위한 평탄화 절연층을 형성하여도 좋다.
본 실시형태는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 11)
본 실시형태는, 실시형태 8에서 나타낸 산화물 반도체층을 포함하는 트랜지스터, 및 제작 방법의 일례를 도 25를 사용하여 자세히 설명한다. 본 실시형태에서 나타내는 트랜지스터(380)는, 상기 실시형태에 있어서의 채널 형성 영역을 포함하는 산화물 반도체층을 사용하는 트랜지스터(1420, 1450)로서 적용할 수 있다.
본 실시형태에서는, 트랜지스터의 제작 공정의 일부가 실시형태 10과 다른 예를 도 25에 도시한다. 또한, 도 25는 도 27a 내지 도 27e에서 도시한 트랜지스터의 제작 공정과 일부 공정이 상이한 점 외는 동일하므로, 동일 개소의 상세한 설명은 생략한다.
실시형태 10에 따라, 기판(370) 위에 게이트 전극층(381)을 형성하고, 제 1 게이트 절연층(372a), 제 2 게이트 절연층(372b)을 적층한다. 본 실시형태에서는, 게이트 절연층을 2층 구조로 하고, 제 1 게이트 절연층(372a)에 질화물 절연층을 사용하고, 제 2 게이트 절연층(372b)에 산화물 절연층을 사용한다.
산화물 절연층으로서는, 산화 실리콘층, 산화질화 실리콘층, 또는 산화 알루미늄층, 산화질화 알루미늄층, 또는 산화 하프늄층 등을 사용할 수 있다. 또한, 질화 절연층으로서는, 질화 실리콘층, 질화산화 실리콘층, 질화 알루미늄층, 또는 질화산화 알루미늄층 등을 사용할 수 있다.
본 실시형태에서는, 게이트 전극층(381) 측으로부터 질화 실리콘층과 산화 실리콘층을 적층한 구조로 한다. 제 1 게이트 절연층(372a)으로서 스퍼터링법에 의하여 막 두께 50nm 이상 200nm 이하(본 실시형태에서는 50nm)의 질화 실리콘층(SiNy(y=0))을 형성하고, 제 1 게이트 절연층(372a) 위에 제 2 게이트 절연층(372b)으로서 막 두께 5nm 이상 300nm 이하(본 실시형태에서는 100nm)의 산화 실리콘층(SiOx(x>0))을 적층하여 막 두께 150nm의 게이트 절연층으로 한다.
다음에, 산화물 반도체막을 형성하고, 산화물 반도체막을 포토리소그래피 공정에 의하여 섬 형상의 산화물 반도체층으로 가공한다. 본 실시형태에서는, 산화물 반도체막으로서 In-Ga-Zn-O계 산화물 반도체 타깃을 사용하여 스퍼터링법에 의하여 형성한다.
이 경우에 있어서, 처리실 내의 잔류 수분을 제거하면서, 산화물 반도체막을 형성하는 것이 바람직하다. 산화물 반도체막에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위해서다.
처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 수단으로서는, 터보 펌프에 콜드 트랩을 더한 것이라도 좋다. 크라이오 펌프를 사용하여 배기한 성막실은, 예를 들어, 수소 원자나 물(H2O) 등의 수소 원자를 포함하는 화합물 등이 배기되므로, 상기 성막실에서 형성한 산화물 반도체막에 포함되는 불순물의 농도를 저감할 수 있다.
산화물 반도체막을 형성할 때의 스퍼터링 가스로서는, 수소, 물, 수산기 또는 수소화물 등의 불순물이 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 사용하는 것이 바람직하다.
다음에, 산화물 반도체층의 탈수화 또는 탈수소화를 행한다. 탈수화 또는 탈수소화를 행하는 제 1 가열 처리의 온도는 400℃ 이상 750℃ 이하, 바람직하게는 425℃ 이상으로 한다. 또한, 425℃ 이상이면 가열 처리 시간은 1시간 이하라도 좋지만, 425℃ 미만이면 가열 처리 시간은 1시간보다 긴 시간으로 행한다. 여기서는, 가열 처리 장치 중 하나인 전기로에 기판을 반입하고, 산화물 반도체층에 대하여 질소 분위기하에 있어서 가열 처리를 행한 후, 대기에 노출되지 않고, 산화물 반도체층에 물이나 수소가 다시 혼입하는 것을 방지하여 산화물 반도체층을 얻는다. 그 후, 같은 노(爐)에 고순도의 산소 가스, 고순도의 N2O 가스, 또는 초건조 에어(노점이 -40℃ 이하, 바람직하게는 -60℃ 이하)를 도입하여 냉각을 행한다. 산소 가스 또는 N2O 가스에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 산소 가스 또는 N2O 가스의 순도를 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 산소 가스 또는 N2O 가스 중의 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
탈수화 또는 탈수소화 처리에 의하여 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 산화물 반도체층에 의하여 의도적으로 배제하고, 또 불순물의 배제 공정에 의하여 동시에 감소되어 버리는 산화물 반도체를 구성하는 주성분 재료인 산소를 공급함으로써, 산화물 반도체층을 고순도화 및 전기적으로 I형(진성)화한다.
또한, 가열 처리 장치는, 전기노에 한정되지 않고, 예를 들어, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 사용할 수 있다. LRTA 장치는, 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의하여, 피처리물을 가열하는 장치이다. 또한, LRTA 장치는, 램프뿐만이 아니라, 저항 발열체 등의 발열체로부터의 열 전도, 또는 열 복사에 의하여 피처리물을 가열하는 장치를 구비하여도 좋다. GRTA 장치란, 고온의 가스를 사용하여 가열 처리를 행하는 방법이다. 가스에는, 아르곤 등의 희소 가스, 또는 질소와 같은, 가열 처리에 의하여 피처리물과 반응하지 않는 불활성 기체가 사용된다. RTA법을 사용하여 600℃ 내지 750℃로 수분간 가열 처리를 행하여도 좋다.
또한, 탈수화 또는 탈수소화를 행하는 제 1 가열 처리 후에 200℃ 이상 400℃ 이하, 바람직하게는 200℃ 이상 300℃ 이하의 온도로 산소 가스 또는 N2O 가스 분위기하에서 가열 처리하여도 좋다.
또한, 산화물 반도체층의 제 1 가열 처리는, 섬 형상의 산화물 반도체층으로 가공하기 전의 산화물 반도체막에 행할 수도 있다. 그 경우에는, 제 1 가열 처리 후에 가열 장치에서 기판을 반출하고 포토리소그래피 공정을 행한다.
이상의 공정을 거쳐 산화물 반도체막 전체를 산소 과잉의 상태로 함으로써, 고저항화, 즉, I형화시킨다. 따라서, 고순도화 및 전기적으로 I형(진성)화된 산화물 반도체층(382)을 얻는다.
다음에, 산화물 반도체층(382) 위에 도전막을 형성하고, 포토리소그래피 공정에 의하여 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(385a), 드레인 전극층(385b)을 형성하고, 스퍼터링법으로 산화물 절연층(386)을 형성한다.
이 경우에 있어서, 처리실 내의 잔류 수분을 제거하면서, 산화물 절연층(386)을 형성하는 것이 바람직하다. 산화물 반도체층(382) 및 산화물 절연층(386)에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위해서다.
처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 수단으로서는, 터보 펌프에 콜드 트랩을 더한 것이라도 좋다. 크라이오 펌프를 사용하여 배기한 성막실은, 예를 들어, 수소 원자나 물(H2O) 등의 수소 원자를 포함하는 화합물 등이 배기되므로, 상기 성막실에서 형성한 산화물 절연층(386)에 포함되는 불순물의 농도를 저감할 수 있다.
산화물 절연층(386)을 형성할 때의 스퍼터링 가스로서는, 수소, 물, 수산기 또는 수소화물 등의 불순물이 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 사용하는 것이 바람직하다.
상술한 공정으로, 트랜지스터(380)를 형성할 수 있다.
다음에, 트랜지스터의 전기적 특성의 변동을 경감하기 위하여 불활성 가스 분위기하에서 가열 처리(바람직하게는 150℃ 이상 350℃ 미만)를 행하여도 좋다. 예를 들어, 질소 분위기하에서 250℃, 1시간의 가열 처리를 행한다.
산화물 절연층(386) 위에 보호 절연층(373)을 형성한다. 본 실시형태에서는, 보호 절연층(373)으로서 스퍼터링법을 사용하여 막 두께 100nm의 질화 실리콘막을 형성한다.
질화물 절연층으로 이루어지는 보호 절연층(373) 및 제 1 게이트 절연층(372a)은, 수분, 수소, 수소화물, 수산화물 등의 불순물을 포함하지 않고, 이들이 외부로부터 침입하는 것을 블로킹하는 효과가 있다.
따라서, 보호 절연층(373)을 형성한 후의 제작 프로세스에 있어서, 외부로부터의 수분 등의 불순물의 침입을 방지할 수 있다. 또한, 표시 패널을 포함하는 반도체 장치, 예를 들어 액정 표시 장치로서 디바이스가 완성된 후에도 장기적으로 외부로부터의 수분 등의 불순물의 침입을 방지할 수 있고, 디바이스의 장기적 신뢰성을 향상시킬 수 있다.
또한, 질화물 절연층으로 이루어지는 보호 절연층(373)과 제 1 게이트 절연층(372a) 사이에 형성되는 절연층을 제거하여, 보호 절연층(373)과 제 1 게이트 절연층(372a)이 접하는 구조로 하여도 좋다.
따라서, 산화물 반도체층 중의 수분, 수소, 수소화물, 수산화물 등의 불순물을 가능한 한 저감시키고, 또 상기 불순물이 다시 혼입되는 것을 방지하고, 산화물 반도체층 중의 불순물 농도를 낮게 유지할 수 있다.
보호 절연층(373) 위에 평탄화를 위한 평탄화 절연층을 형성하여도 좋다.
본 실시형태는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 12)
상기 실시형태 2 내지 실시형태 11에 있어서, 트랜지스터의 반도체층에 사용할 수 있는 다른 재료의 예를 설명한다.
반도체 소자가 갖는 반도체층을 형성하는 재료는, 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용하여 기상 성장법이나 스퍼터링법으로 제작되는 비정질(아모퍼스, 이하 “AS”라고도 함) 반도체, 상기 비정질 반도체를 광 에너지나 열 에너지를 이용하여 결정화시킨 다결정 반도체, 또는 미결정(세미 아모퍼스 또는 마이크로 크리스털이라고도 불림. 이하, “SAS”라고도 함) 반도체 등을 사용할 수 있다. 반도체층은 스퍼터링법, LPCVD법, 또는 플라즈마 CVD법 등에 의하여 형성할 수 있다.
미결정 반도체막은, 깁스 자유 에너지(Gibbs free energy)를 고려하면 비정질과 단결정의 중간적인 준안정 상태에 속하는 것이다. 즉, 자유 에너지적으로 안정한 제 3 상태를 갖는 반도체이고, 단거리 질서 및 격자 왜곡을 갖는다. 기둥 형상 결정 또는 침상(針狀) 결정이 기판 표면에 대하여 법선 방향으로 성장한다. 미결정 반도체의 대표적인 예인 미결정 실리콘은, 그 라만 스펙트럼이 단결정 실리콘을 나타내는 520cm-1보다 저파수 측으로 시프트한다. 즉, 단결정 실리콘을 나타내는 520cm-1과 아모퍼스 실리콘을 나타내는 480cm-1 사이에 미결정 실리콘의 라만 스펙트럼의 피크가 있다. 또한, 미결합수(댕글링 본드)를 종단하기 위하여 수소 또는 할로겐을 적어도 1atom% 또는 그 이상 포함시킨다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희소 가스 원소를 포함시켜 격자 변형을 더욱 촉진시킴으로써, 안정성이 증가되고 양호한 미결정 반도체막이 얻어진다.
이 미결정 반도체막은 주파수가 수십 MHz 내지 수백 MHz의 고주파 플라즈마 CVD법, 또는 주파수가 1GHz 이상의 마이크로파 플라즈마 CVD 장치에 의하여 형성할 수 있다. 대표적으로는, SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등의 수소화 실리콘을 수소로 희석하여 형성할 수 있다. 또한, 수소화 실리콘 및 수소에 더하여, 헬륨, 아르곤, 크립톤, 네온으로부터 선택된 1종 또는 복수종의 희소 가스 원소로 희석하여 미결정 반도체막을 형성할 수 있다. 이럴 때의 수소화 실리콘에 대하여 수소의 유량비를 5배 이상 200배 이하, 바람직하게는 50배 이상 150배 이하, 더욱 바람직하게는 100배로 한다.
아모퍼스 반도체로서는, 대표적으로는 수소화 아모퍼스 실리콘, 결정성 반도체로서는 대표적으로는 폴리실리콘 등을 들 수 있다. 폴리실리콘(다결정 실리콘)에는, 800℃ 이상의 프로세스 온도를 거쳐 형성되는 폴리실리콘을 주재료로 하여 사용한 소위 고온 폴리실리콘이나, 600℃ 이하의 프로세스 온도로 형성되는 폴리실리콘을 주재료로서 사용한 소위 저온 폴리실리콘, 또한 결정화를 촉진하는 원소 등을 사용하여 비정질 실리콘을 결정화시킨 폴리실리콘 등을 포함한다. 물론, 상술한 바와 같이, 미결정 반도체 또는 반도체층의 일부에 결정상을 포함하는 반도체를 사용할 수도 있다.
또한, 반도체의 재료로서는, 실리콘(Si), 게르마늄(Ge) 등의 단체(單體) 외에 GaAs, InP, SiC, ZnSe, GaN, SiGe 등과 같은 화합물 반도체도 사용할 수 있다.
반도체층에, 결정성 반도체막을 사용하는 경우, 그 결정성 반도체막의 제작 방법은, 다양한 방법(레이저 결정화법, 열 결정화법, 또는 니켈 등의 결정화를 촉진시키는 원소를 사용한 열 결정화법 등)을 사용하면 좋다. 또한, SAS인 미결정 반도체를 레이저 조사에 의하여 결정화하여, 결정성을 높일 수도 있다. 결정화를 촉진시키는 원소를 도입하지 않는 경우에는, 비정질 실리콘막에 레이저 광을 조사하기 전에, 질소 분위기하 500℃로 1시간 가열함으로써, 비정질 실리콘막에 함유되는 수소의 농도가 1×1020atoms/cm3 이하까지 수소를 방출시킨다. 이것은 수소를 많이 포함한 비정질 실리콘막에 레이저 광을 조사하면 비정질 실리콘막이 파괴되어 버리기 때문이다.
비정질 반도체층에 대한 금속 원소의 도입의 방법으로서는 상기 금속 원소를 비정질 반도체막의 표면 또는 그 내부에 존재시킬 수 있는 수법이면 특히 한정되지 않고, 예를 들어, 스퍼터링법, CVD법, 플라즈마 처리법(플라즈마 CVD법도 포함함), 흡착법, 금속염의 용액을 도포하는 방법을 사용할 수 있다. 이들 중에서, 용액을 사용하는 방법이 간편하고, 금속 원소의 농도 조정이 용이하다는 점에서 유용하다. 또한, 이때 비정질 반도체막 표면의 흡습성을 개선하고, 비정질 반도체막의 표면 전체에 수용액을 고루 미치게 하기 위하여, 산소 분위기 중에서의 UV광의 조사, 열 산화법, 히드록시 라디칼을 포함하는 오존수 또는 과산화 수소에 의한 처리 등에 의하여, 산화막을 형성하는 것이 바람직하다.
또한, 비정질 반도체막을 결정화하고, 결정성 반도체막을 형성하는 결정화 공정에서, 비정질 반도체막에 결정화를 촉진시키는 원소(촉매원소, 금속원소라고도 함)를 첨가하여, 열 처리(550℃ 내지 750℃에서 3분 내지 24시간)에 의하여 결정화를 행하여도 좋다. 결정화를 촉진시키는 원소로서는 철(Fe), 니켈(Ni), 코발트(Co), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 구리(Cu) 및 금(Au)으로부터 선택된 일종 또는 복수 종류를 사용할 수 있다.
결정화를 촉진시키는 원소를 결정성 반도체막으로부터 제거, 또는 경감하기 위하여, 결정성 반도체막에 접하여 불순물 원소를 포함하는 반도체막을 형성하고, 게터링 싱크로서 기능시킨다. 불순물 원소로서는, n형을 부여하는 불순물 원소, p형을 부여하는 불순물 원소, 또는 희소 가스 원소 등을 사용할 수 있고, 예를 들어, 인(P), 질소(N), 비소(As), 안티몬(Sb), 비스무스(Bi), 붕소(B), 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe)에서 선택된 1종 또는 복수 종류의 원소를 사용할 수 있다. 결정화를 촉진시키는 원소를 포함하는 결정성 반도체막에, 희소 가스 원소를 포함하는 반도체막을 형성하고, 열 처리(550℃ 내지 750℃에서 3분 내지 24시간)를 행한다. 결정성 반도체막 중에 포함되는 결정화를 촉진시키는 원소는 희소 가스 원소를 포함하는 반도체막 중으로 이동하여, 결정성 반도체막 중의 결정화를 촉진시키는 원소는 제거, 또는 경감된다. 그 후, 게터링 싱크가 된 희소 가스 원소를 포함하는 반도체막을 제거한다.
비정질 반도체막의 결정화는, 열 처리와 레이저 광 조사에 의한 결정화를 조합하여 행하여도 좋고, 열 처리나 레이저 광 조사를 단독으로 행할 수 있고, 복수 회 행하여도 좋다.
또한, 결정성 반도체막을, 직접 기판에 플라즈마법에 의하여 형성하여도 좋다. 또한, 플라즈마법을 사용하여, 결정성 반도체막을 선택적으로 기판에 형성하여도 좋다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 13)
본 명세서에 개시하는 발명은, 패시브 매트릭스형의 액정 표시 장치에도 액티브 매트릭스형의 액정 표시 장치에도 적용할 수 있다. 패시브 매트릭스형의 액정 표시 장치의 예를, 도 3a 및 도 3b를 사용하여 설명한다. 액정 표시 장치의 상면도를 도 3a에, 도 3a에 있어서의 선 G-H의 단면도를 도 3b에 도시한다. 또한, 도 3a에는, 액정층(1703), 대향 기판인 기판(1710), 편광판(1714a, 1714b) 등은 생략되어 도시되지 않았지만, 도 3b에 도시하는 바와 같이 각각 설치되어 있다.
도 3a 및 도 3b는, 편광판(1714a)이 형성된 기판(1700)과 편광판(1714b)이 형성된 기판(1710)이 블루상을 나타내는 액정 재료를 사용한 액정층(1703)을 사이에 협지하여 대향하도록 배치된 액정 표시 장치이다. 기판(1700)과 액정층(1703) 사이에는, 구조체(1707a, 1707b, 1707c), 화소 전극층(1701a, 1701b, 1701c), 및 제 2 공통 전극층(1706a, 1706b, 1706c)이 형성되고, 기판(1710)과 액정층(1703) 사이에는, 제 1 공통 전극층(1705a, 1705b, 1705c)이 형성되어 있다. 구조체(1707a, 1707b, 1707c)는 기판(1700)의 액정층(1703) 측의 면으로부터 액정층(1703) 중에 돌출하여 형성되어 있다.
액정 표시 장치에 있어서, 액정층의 두께인 셀 갭(Dcg)은 5㎛ 미만(바람직하게는, 1㎛ 이상)으로 한다. 또한, 본 명세서에 있어서, 셀 갭의 두께란 액정층의 두께(막 두께)의 최대 값으로 한다. 따라서, 도 3b에 있어서, 셀 갭(Dcg)은 화살표로 나타내는 기판(1700)과 기판(1710)의 거리가 된다.
셀 갭의 두께(액정층의 두께)는, 기판(1700) 및 기판(1710)의 간격을 유지하는 스페이서나 씰재에 의하여 제어할 수 있다. 셀 갭의 두께(액정층의 두께)를 5㎛ 미만으로 하기 때문에, 액정층 중에 형성되는 화소 전극층, 제 1 공통 전극층, 제 2 공통 전극층, 및 구조체의 막 두께도 5㎛ 미만이 된다.
화소 전극층(1701a, 1701b, 1701c), 제 1 공통 전극층(1705a, 1705b, 1705c) 및 제 2 공통 전극층(1706a, 1706b, 1706c)은 개구 패턴을 갖는 형상이고, 액정 소자(1713)의 화소 영역에 있어서 장방형의 개구(슬릿)를 갖는다.
제 2 공통 전극층(1706a, 1706b, 1706c)은 기판(1700) 위에, 제 1 공통 전극층(1705a, 1705b, 1705c)은 기판(1710) 위에 각각 형성되고, 액정층(1703)을 사이에 두고 대향하도록 배치된다. 제 1 공통 전극층(1705a, 1705b, 1705c) 및 제 2 공통 전극층(1706a, 1706b, 1706c)은 적어도 화소 영역에 있어서 같은 형상이고, 액정층(1703)을 사이에 두고 중첩하도록 배치되면, 화소의 개구율을 저하시키지 않으므로 바람직하다.
화소 전극층(1701a, 1701b, 1701c)은 기판(1700)의 액정층(1703) 측의 면에서 액정층(1703) 중에 돌출하여 형성된 구조체(1707a, 1707b, 1707c) 위에 형성되고, 액정층(1703)의 막 두께 방향에 있어서 화소 전극층(1701a, 1701b, 1701c)은 제 1 공통 전극층(1705a, 1705b, 1705c)과 제 2 공통 전극층(1706a, 1706b, 1706c) 사이에 배치된다.
화소 전극층이 제 1 공통 전극층과 제 2 공통 전극층 사이에 배치된다면, 실시형태 1에서 나타낸 바와 같이, 제 1 공통 전극층 및 제 2 공통 전극층도 액정층 중에 돌출하여 형성된 구조체 위에 형성하여도 좋다.
화소 전극층(1701a, 1701b, 1701c)은 액정층(1703) 중에 돌출되어 형성된 구조체(1707a, 1707b, 1707c) 위에 형성되고, 액정층(1703) 중에 있어서 제 1 공통 전극층(1705a, 1705b, 1705c) 및 제 2 공통 전극층(1706a, 1706b, 1706c) 사이에 배치된다. 그래서, 화소 전극층(1701a, 1701b, 1701c)과, 기판(1710)에 형성된 제 1 공통 전극층(1705a, 1705b, 1705c), 및 화소 전극층(1701a, 1701b, 1701c)과 기판(1700)에 형성된 제 2 공통 전극층(1706a, 1706b, 1706c) 각각의 사이에서 경사진 전계를 형성함으로써, 액정층(1703) 전체에 경사진 전계를 형성할 수 있게 된다.
따라서, 막 두께 방향도 포함하여, 액정층 전체에 있어서의 액정 분자를 응답시킬 수 있으므로 백색 투과율이 향상된다. 따라서, 백색 투과율과 흑색 투과율의 비율인 콘트라스트비도 높일 수 있다.
또한, 컬러 필터로서 기능하는 착색층을 형성하여도 좋고, 컬러 필터는 기판(1700) 및 기판(1710)의 액정층(1703)에 대하여 내측에 설치하여도 좋고, 기판(1710)과 편광판(1714b) 사이, 또는 기판(1700)과 편광판(1714a) 사이에 설치하여도 좋다.
컬러 필터는 액정 표시 장치를 풀 컬러 표시로 하는 경우, 적색(R), 녹색(G), 청색(B)을 나타내는 재료로 형성하면 좋고, 모노 컬러 표시로 하는 경우, 착색층을 없애거나, 또는 적어도 하나의 색을 나타내는 재료로 형성하면 좋다. 또한, 백 라이트 장치에 RGB의 발광 다이오드(LED) 등을 배치하고, 시분할에 의하여 컬러 표시하는 계시가법 혼색법(필드 시퀀셜법)을 채용할 때는, 컬러 필터를 형성하지 않는 경우도 있다.
화소 전극층(1701a, 1701b, 1701c), 제 1 공통 전극층(1705a, 1705b, 1705c) 및 제 2 공통 전극층(1706a, 1706b, 1706c)은, 인듐주석 산화물(ITO), 산화 인듐에 산화아연(ZnO)을 혼합한 IZO(Indium Zinc Oxide), 산화 인듐에 산화 실리콘(SiO2)을 혼합한 도전 재료, 유기 인듐, 유기 주석, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐주석 산화물, 또는 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티타늄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 또는 그 합금, 또는 그 금속 질화물로부터 하나, 또는 복수 종류를 사용하여 형성할 수 있다.
이상과 같이, 블루상을 나타내는 액정층을 사용한 패시브 매트릭스형의 액정 표시 장치에 있어서, 콘트라스트비를 높일 수 있다.
또한, 보다 저전압으로, 높은 백색 투과율을 얻을 수 있으므로, 액정 표시 장치의 저소비전력화도 달성할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 14)
본 실시형태에서는, 액정 표시 장치의 일 형태를 도 23a 및 도 23b의 블록도와 도 24의 타이밍 차트를 사용하여 설명한다.
액정 표시 장치의 블록도의 구성에 대하여 도 23a 및 도 23b에 도시한다. 도 23a에는 표시부(1301), 및 구동부(1302)의 구성에 대하여 도시한다. 구동부(1302)는 신호선 구동 회로(1303), 주사선 구동 회로(1304) 등으로 구성되어 있다. 표시부(1301)에는 복수의 화소(1305)가 매트릭스 형상으로 배치되어 있다.
도 23a에 있어서, 주사선 구동 회로(1304)는 주사선(1306)에 주사 신호를 공급한다. 또한, 신호선 구동 회로(1303)는 신호선(1308)에 데이터를 공급한다. 이 주사선(1306)으로부터의 주사 신호에 의하여, 화소(1305)가 주사선(1306)의 1행째 행으로부터 순차로 선택 상태가 되도록 주사 신호를 공급한다.
또한, 도 23a에 있어서, 주사선 구동 회로(1304)에는, G1 내지 Gn의 n개의 주사선(1306)이 접속된다. 또한 신호선 구동 회로(1303)에는, 화상의 최소 단위를 RGB(R: 적색 G: 녹색 B: 청색)의 3개의 화소로 구성하는 경우를 생각했을 때, R에 대응하는 신호선(SR1) 내지 신호선(SRm)의 m개와, G에 대응하는 신호선(SG1) 내지 신호선(SGm)의 m개와, B에 대응하는 신호선(SB1) 내지 신호선(SBm)의 m개의, 합계 3m개의 신호선이 접속된다. 즉, 도 23b에 도시하는 바와 같이, 화소(1305)는 색 요소마다 신호선을 배치하여, 각 색 요소에 대응한 화소에 신호선으로부터 데이터를 공급함으로써 원하는 색을 재현하는 것이 가능하게 된다.
또한, 도 24에 도시하는 타이밍 차트는, 1 프레임 기간, 행 선택 기간(액정 표시 장치의 화소 1행의 스캔 시간)에 따른 기간에 주사선(1306)(대표로 G1, Gn)을 선택하기 위한 주사 신호, 및 신호선(1308)(대표로 SR1)의 데이터 신호에 대하여 나타낸다.
또한, 도 23a 및 도 23b에 도시하는 회로도에 있어서, 각 화소가 구비하는 트랜지스터로서, n 채널형 트랜지스터인 경우에 대하여 상정한다. 그리고, 도 24에 있어서의 설명에 있어서도 n 채널형 트랜지스터의 온 또는 오프를 제어하는 경우의 화소의 구동에 대하여 설명하는 것이다. 또한, 도 23a 및 도 23b에 있어서의 회로도에 있어서 p 채널형 트랜지스터를 사용하여 제작한 경우에는, 트랜지스터의 온 또는 오프가 같은 동작이 되도록 주사 신호의 전위를 적절히 변경하면 좋다.
도 24의 타이밍 차트에 있어서, 1 화면 분의 화상을 표시하는 기간에 상당하는 1 프레임 기간을 화상을 보는 사람이 동영상 표시할 때의 잔상(殘像)감을 느끼지 않도록 적어도 1/120초(≒8.3ms)로 하고(보다 바람직하게는, 1/240초), 주사선의 개수를 n개로 하여 생각하면, 1/(120×n)초가 행 선택 기간에 상당한다. 여기서, 주사선의 개수를 2000개(4096×2160 화소, 3840×2160 화소 등의 소위 4k2k 영상을 상정)를 갖는 액정 표시 장치를 생각하면, 배선에 기인하는 신호의 지연 등을 고려하지 않는 경우에는 1/240000초(≒4.2㎲)가 행 선택 기간에 상당한다.
블루상의 액정 소자의 전압의 인가에 대한 응답 시간(액정 분자의 배향을 변경하는 데에 걸리는 시간)은, 1msec 이하이다. 이에 대하여, VA 방식의 액정 소자의 전압의 인가에 대한 응답 시간은 오버드라이브 구동을 사용하여도 수msec 정도이다. 그래서, VA 방식의 액정 소자의 동작에서는, 양호한 표시의 유지를 도모하는 데에 응답 시간보다 1 프레임 기간의 길이가 짧게 되지 않도록 하는 제약이 있다. 한편, 블루상의 액정 소자를 사용하고, 또 Cu 배선 등의 저저항 재료로 배선을 형성하여 배선에 기인하는 신호의 지연 등을 경감할 수 있는 본 실시형태의 액정 표시 장치에서는, 액정 소자의 응답 시간에 충분한 마진(margin)이 얻어지는 것과 함께, 행 선택 기간에서 액정 소자에 인가한 전압에 따른 원하는 액정 소자의 배향을 효율적으로 얻을 수 있다.
도 23a 내지 도 24에 도시하는 액정 표시 장치에 있어서도, 액정층 중에 돌출하여 형성된 구조체 위에 형성되고, 액정층 중에 있어서, 제 1 공통 전극층 및 제 2 공통 전극층 사이에 배치된 화소 전극층과, 제 2 기판에 형성된 제 1 공통 전극층 및 제 1 기판에 형성된 제 2 공통 전극층 각각과 경사진 전계를 형성함으로써 액정층 전체에 경사진 전계를 형성하는 것이 가능하게 된다.
따라서, 막 두께 방향도 포함하여, 액정층 전체에 있어서의 액정 분자를 응답시킬 수 있으므로 백색 투과율이 향상된다. 따라서, 백색 투과율과 흑색 투과율의 비율인 콘트라스트비도 높일 수 있다.
이상과 같이, 블루상을 나타내는 액정층을 사용한 액정 표시 장치에 있어서, 콘트라스트비를 높일 수 있다.
또한, 보다 저전압으로, 높은 백색 투과율을 얻을 수 있으므로, 액정 표시 장치의 저소비 전력화도 달성할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 15)
트랜지스터를 제작하고, 상기 트랜지스터를 화소부, 또한, 구동 회로에 사용하여 표시 기능을 갖는 액정 표시 장치를 제작할 수 있다. 또한, 트랜지스터를, 구동 회로의 일부 또는 전체를 화소부와 같은 기판 위에 일체 형성하여, 시스템 온 패널(system-on-panel)을 형성할 수 있다.
액정 표시 장치는 표시 소자로서 액정 소자(액정 표시 소자라고도 함)를 포함한다.
또한, 액정 표시 장치는, 표시 소자가 밀봉된 상태에 있는 패널과, 상기 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다. 또한, 상기 액정 표시 장치를 제작하는 과정에 있어서의, 표시 소자가 완성되기 전의 일 형태에 상당하는 소자 기판에 관하여, 상기 소자 기판은 전류를 표시 소자에 공급하기 위한 수단을 복수의 각 화소에 구비한다. 소자 기판은, 구체적으로는, 표시 소자의 화소 전극이 형성된 상태라도 좋고, 화소 전극이 되는 도전막을 형성한 후이며, 에칭하여 화소 전극을 형성하기 전인 상태라도 좋고, 모든 형태가 적합하다.
또한, 본 명세서 중에 있어서의 액정 표시장치란, 화상 표시 디바이스, 표시 디바이스, 또는 광원(조명 장치를 포함함)을 가리킨다. 또한, 커넥터, 예를 들어, FPC(Flexible Printed Circuit) 또는 TAB(Tape Automated Bonding) 테이프 또는 TCP(Tape Carrier Package)가 설치된 모듈, TAB 테이프나 TCP의 선단에 프린트 배선판이 형성된 모듈, 또는 표시 소자에 COG(Chip On Glass) 방식에 의하여 IC(집적 회로)가 직접 실장된 모듈도 모두 액정 표시 장치에 포함하는 것으로 한다.
액정 표시 장치의 일 형태에 상당하는 액정 표시 패널의 외관 및 단면에 대하여 도 12a1, 도 12a2, 및 도 12b를 사용하여 설명한다. 도 12a1, 도 12a2는 제 1 기판(4001) 위에 형성된 트랜지스터(4010, 4011), 및 액정 소자(4013)를 제 2 기판(4006)과의 사이에 씰재(4005)에 의하여 밀봉한 패널의 상면도이며, 도 12b는 도 12a1, 도 12a2의 M-N에 있어서의 단면도에 상당한다.
제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004)를 둘러싸도록, 씰재(4005)가 형성된다. 또한 화소부(4002)와, 주사선 구동 회로(4004) 위에 제 2 기판(4006)이 형성된다. 따라서, 화소부(4002)와, 주사선 구동 회로(4004)는, 제 1 기판(4001)과 씰재(4005)와 제 2 기판(4006)에 의하여, 액정층(4008)과 함께 밀봉된다.
또한, 도 12a1은 제 1 기판(4001) 위의 씰재(4005)에 의하여 둘러싸이는 영역과는 다른 영역에, 별도로 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장된다. 또한, 도 12a2는 신호선 구동 회로의 일부를 제 1 기판(4001) 위에 형성된 트랜지스터로 형성하는 예이고, 제 1 기판(4001) 위에 신호선 구동 회로(4003b)가 형성되고, 또 별도로 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003a)가 실장되어 있다.
또한, 별도로 형성한 구동 회로의 접속 방법은 특별히 한정되지 않고, COG 방법, 와이어 본딩 방법, 또는 TAB 방법 등을 사용할 수 있다. 도 12a1은 COG 방법에 의하여 신호선 구동 회로(4003)를 실장하는 예이고, 도 12a2는 TAB 방법에 의하여 신호선 구동 회로(4003a)를 실장하는 예이다.
또한, 제 1 기판(4001) 위에 형성된 화소부(4002)와 주사선 구동 회로(4004)는 트랜지스터를 복수 갖고, 도 12b에서는 화소부(4002)에 포함되는 트랜지스터(4010)와 주사선 구동 회로(4004)에 포함되는 트랜지스터(4011)를 예시한다. 트랜지스터(4010, 4011) 위에는 절연층(4020), 층간막(4021)이 형성된다.
트랜지스터(4010, 4011)는, 실시형태 2 내지 실시형태 12에 나타내는 트랜지스터를 적용할 수 있다. 트랜지스터(4010, 4011)는 n채널형 박막 트랜지스터이다.
또한, 절연층(4021) 또는 절연층(4020) 위에 있어서, 구동 회로용의 트랜지스터(4011)의 반도체층의 채널 형성 영역과 중첩하는 위치에 도전층을 형성하여도 좋다. 도전층은 전위가 트랜지스터(4011)의 게이트 전극층과 같아도 좋고, 상이하여도 좋고, 제 2 게이트 전극층으로서 기능시킬 수도 있다. 또한, 도전층의 전위가 GND, 0V, 또는 플로팅 상태라도 좋다.
또한, 제 1 기판(4001) 위, 층간막(4021) 위에 액정층(4008) 중에 돌출하여 형성된 제 1 구조체(4037) 위에 화소 전극층(4030)이 형성되고, 화소 전극층(4030)은 트랜지스터(4010)와 전기적으로 접속된다. 층간막(4021) 위에는, 제 2 공통 전극층(4036)도 형성되어 있다. 액정 소자(4013)는, 화소 전극층(4030), 제 1 공통 전극층(4031), 제 2 공통 전극층(4036) 및 액정층(4008)을 포함한다. 또한, 제 1 기판(4001), 제 2 기판(4006)의 외측에는 각각 편광판(4032, 4033)이 형성된다. 제 1 공통 전극층(4031)은 제 2 기판(4006) 측, 액정층(4008) 중에 돌출하여 형성된 제 2 구조체(4038) 위에 형성되고, 화소 전극층(4030) 및 제 2 공통 전극층(4036)과 제 1 공통 전극층(4031)은 액정층(4008)을 사이에 두고 적층하는 구성으로 되어 있다.
또한, 제 1 기판(4001), 제 2 기판(4006)으로서는, 투광성을 갖는 유리, 플라스틱 등을 사용할 수 있다. 플라스틱으로서는, FRP(Fiberglass-Reinforced Plastics)판, PVF(폴리비닐 플로라이드) 필름, 폴리에스테르 필름, 또는 아크릴 수지 필름을 사용할 수 있다. 또한, 알루미늄 호일을 PVF 필름이나 폴리에스테르 필름으로 끼운 구조의 시트를 사용할 수도 있다.
또한, 4035는 절연막을 선택적으로 에칭함으로써 얻어지는 기둥 형상(柱狀)의 스페이서이며, 액정층(4008)의 막 두께(셀 갭)를 제어하기 위하여 형성된다. 또한, 구(球) 형상의 스페이서를 사용하여도 좋다. 또한, 액정층(4008)을 사용하는 액정 표시 장치는 액정층(4008)의 막 두께(셀 갭)를 5㎛ 미만(바람직하게는 1㎛ 이상)으로 한다.
또한, 도 12a1, 도 12a2, 및 도 12b는 투과형 액정 표시 장치의 예이지만, 반투과형 액정 표시 장치라도 적용할 수 있다.
또한, 도 12a1, 도 12a2, 및 도 12b의 액정 표시 장치에서는, 기판의 외측(시인 측)에 편광판을 형성하는 예를 나타내지만, 편광판은 기판의 내측에 설치하여도 좋다. 편광판의 재료나 제작 공정 조건에 따라 적절히 설정하면 좋다. 또한, 블랙 매트릭스로서 기능하는 차광층을 형성하여도 좋다.
층간막(4021)은, 유채색의 투광성 수지층이며, 컬러 필터층으로서 기능한다. 또한, 층간막(4021)의 일부를 차광층으로 하여도 좋다. 도 12a1, 도 12a2, 및 도 12b에 있어서는, 트랜지스터(4010, 4011) 상방을 덮도록 차광층(4034)이 제 2 기판(4006) 측에 형성되어 있다. 차광층(4034)을 형성함으로써, 더욱 더 콘트라스트가 향상되거나, 트랜지스터의 안정화의 효과를 높일 수 있다.
트랜지스터의 보호막으로서 기능하는 절연층(4020)으로 덮는 구성으로 하여도 좋지만, 특별히 한정되지 않는다.
또한, 보호막은, 대기 중에 부유하는 유기물이나 금속물, 수증기 등의 오염 불순물의 침입을 방지하기 위한 것이고, 치밀한 막이 바람직하다. 보호막은 스퍼터링법을 사용하여 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 질화 알루미늄막, 산화질화 알루미늄막, 또는 질화산화 알루미늄막의 단층, 또는 적층으로 형성하면 좋다.
또한, 보호막을 형성한 후에, 반도체층의 어닐링(300℃ 내지 400℃)을 행하여도 좋다.
또한, 평탄화 절연막으로서 투광성의 절연층을 더 형성하는 경우, 폴리이미드, 아크릴, 벤조사이클로부텐, 폴리아미드, 에폭시 등의 내열성을 갖는 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(붕소 인 유리) 등을 사용할 수 있다. 또한, 이들의 재료로 형성되는 절연막을 복수 적층시킴으로써, 절연층을 형성하여도 좋다.
적층하는 절연층의 형성 방법은, 특히 한정되지 않고, 그 재료에 따라, 스퍼터링법, SOG법, 스핀 코팅, 딥, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프 셋 인쇄 등) 등의 방법, 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등의 설비를 사용할 수 있다. 재료액을 사용하여 절연층을 형성하는 경우, 베이크하는 공정에서 동시에 반도체층의 어닐링(200℃ 내지 400℃)을 행하여도 좋다. 절연층의 소성 공정과 반도체층의 어닐링을 겸함으로써 효율 좋게 액정 표시 장치를 제작할 수 있다.
화소 전극층(4030), 제 1 공통 전극층(4031) 및 제 2 공통 전극층(4036)은, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐주석 산화물, 인듐주석 산화물(ITO), 인듐아연 산화물, 산화 실리콘을 첨가한 인듐주석 산화물 등의 투광성을 갖는 도전성 재료를 사용할 수 있다.
또한, 화소 전극층(4030), 제 1 공통 전극층(4031) 및 제 2 공통 전극층(4036)은, 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티타늄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 또는 그 합금, 또는 그 금속 질화물로부터 하나, 또는 복수 종류를 사용하여 형성할 수 있다.
또한, 화소 전극층(4030), 제 1 공통 전극층(4031) 및 제 2 공통 전극층(4036)으로서, 도전성 고분자(도전성 폴리머라고도 함)를 포함하는 도전성 조성물을 사용하여 형성할 수 있다.
또한, 별도로 형성된 신호선 구동 회로(4003)와 주사선 구동 회로(4004), 또는 화소부(4002)에 주어지는 각종 신호 및 전위는 FPC(4018)로부터 공급된다.
또한, 트랜지스터는 정전기 등으로 인하여 파괴되기 쉬우므로, 게이트선 또는 소스선에 대하여 구동 회로 보호용의 보호 회로를 동일 기판 위에 형성하는 것이 바람직하다. 보호 회로는, 비선형 소자를 사용하여 구성하는 것이 바람직하다.
도 12a1, 도 12a2, 및 도 12b에서는, 접속 단자 전극(4015)이, 화소 전극층(4030)과 같은 도전막으로 형성되고, 단자 전극(4016)은, 트랜지스터(4010, 4011)의 소스 전극층 및 드레인 전극층과 같은 도전막으로 형성된다.
접속 단자 전극(4015)은, FPC(4018)가 갖는 단자와, 이방성 도전막(4019)을 통하여 전기적으로 접속되어 있다.
또한, 도 12a1, 도 12a2, 및 도 12b에 있어서는, 신호선 구동 회로(4003)를 별도로 형성하여, 제 1 기판(4001)에 실장하는 예를 도시하지만, 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도로 형성하여 실장하여도 좋고, 신호선 구동 회로의 일부분 또는 주사선 구동 회로의 일부분만을 별도로 형성하여 실장하여도 좋다.
도 16은, 본 명세서에 개시하는 액정 표시 장치로서 액정 표시 모듈을 구성하는 일례를 도시한다.
도 16은 액정 표시 모듈의 일례이며, 소자 기판(2600)과 대향 기판(2601)이 씰재(2602)에 의하여 고착되어, 그 사이에 TFT 등을 포함하는 소자층(2603), 액정층을 포함하는 표시 소자(2604), 컬러 필터로서 기능하는 유채색의 투광성 수지층을 포함하는 층간막(2605)이 형성되어 표시 영역을 형성한다. 유채색의 투광성 수지층을 포함하는 층간막(2605)은 컬러 표시를 행하는 경우에 필요하고, RGB 방식의 경우는, 적색, 녹색, 청색의 각 색에 대응한 유채색의 투광성 수지층이 각 화소에 대응하여 형성된다. 소자 기판(2600)과 대향 기판(2601)의 외측에는 편광판(2606, 2607), 확산판(2613)이 배치된다. 광원은 냉음극관(2610)과 반사판(2611)에 의하여 구성되고, 회로 기판(2612)은, 플렉시블 배선 기판(2609)에 의하여 소자 기판(2600)의 배선 회로부(2608)와 접속되어, 컨트롤 회로나 전원 회로 등의 외부 회로가 내장된다. 또한, 광원으로서, 백색의 다이오드를 사용하여도 좋다. 또한, 편광판과 액정층 사이에 위상차판을 갖는 상태로 적층되어도 좋다.
이상의 공정으로, 액정 표시 장치로서 신뢰성이 높은 액정 표시 패널을 제작할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 16)
본 명세서에 개시하는 액정 표시 장치는, 다양한 전자 기기(게임기도 포함함)에 적용할 수 있다. 전자 기기로서는, 예를 들어, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코(pachinko)기 등의 대형 게임기 등을 들 수 있다.
도 13a에는 텔레비전 장치의 일례를 도시한다. 텔레비전 장치(9600)는 케이스(9601)에 표시부(9603)가 조립된다. 표시부(9603)에 의하여 영상을 표시할 수 있다. 또한, 여기서는 스탠드(9605)에 의하여 케이스(9601)를 지지한 구성을 도시한다.
텔레비전 장치(9600)의 조작은 케이스(9601)가 구비하는 조작 스위치나, 별체의 리모트 컨트롤러(9610)에 의하여 행할 수 있다. 리모트 컨트롤러(9610)가 구비하는 조작 키(9609)에 의하여 채널이나 음량을 조작할 수 있고, 표시부(9603)에 표시되는 영상을 조작할 수 있다. 또한, 리모트 컨트롤러(9610)에 상기 리모트 컨트롤러(9610)로부터 출력되는 정보를 표시하는 표시부(9607)를 형성하는 구성으로 하여도 좋다.
또한, 텔레비전 장치(9600)는 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의하여 일반의 텔레비전 방송을 수신할 수 있고, 또 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 일 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자끼리 등)의 정보 통신을 행할 수도 있다.
도 13b는 디지털 포토 프레임의 일례를 도시한다. 예를 들어, 디지털 포토 프레임(9700)은 케이스(9701)에 표시부(9703)가 조립된다. 표시부(9703)는 각종 화상을 표시할 수 있고, 예를 들어, 디지털 카메라 등으로 촬영한 화상 데이터를 표시시킴으로써, 일반적인 포토 프레임과 마찬가지로 기능시킬 수 있다.
또한, 디지털 포토 프레임(9700)은, 조작부, 외부 접속용 단자(USB 단자, USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 한다. 이들의 구성은 표시부와 동일 면에 조립되어도 좋지만, 측면이나 뒷면에 구비하면 디자인성이 향상되기 때문에 바람직하다. 예를 들어, 디지털 포토 프레임의 기록 매체 삽입부에 디지털 카메라를 사용하여 촬영한 화상 데이터를 기억한 메모리를 삽입하여 화상 데이터를 취득하고, 취득한 화상 데이터를 표시부(9703)에 표시시킬 수 있다.
또한, 디지털 포토 프레임(9700)은, 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의하여 원하는 화상의 데이터를 취득하여, 표시시키는 구성으로 할 수도 있다.
도 14a는 휴대형 게임기이며, 케이스(9881)와 케이스(9891)의 2개의 케이스로 구성되어, 연결부(9893)에 의하여, 개폐할 수 있도록 연결된다. 케이스(9881)에는, 표시부(9882)가 조립되고, 케이스(9891)에는 표시부(9883)가 조립되어 있다. 또한, 도 14a에 도시하는 휴대형 게임기는, 그 이외, 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 수단(조작기(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액, 자기, 온도, 화학물질, 음성, 시간, 경도, 전장, 전류, 전압, 전력, 방사선, 유량, 습도, 경도, 진동, 냄새 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(9889))등을 구비한다. 물론, 휴대용 게임기의 구성은 상술한 내용에 한정되지 않고, 적어도 본 명세서에 개시하는 액정 표시 장치를 구비한 구성이라면 좋고, 그 이외 부속 설비가 적절히 형성된 구성으로 할 수 있다. 도 14a에 도시하는 휴대형 게임기는, 기록 매체에 기록되는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능이나, 다른 휴대형 게임기와 무선 통신을 행하여 정보를 공유하는 기능을 갖는다. 또한, 도 14a에 도시하는 휴대형 게임기가 갖는 기능은 이것에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 14b는, 대형 게임기인 슬롯 머신의 일례를 도시한다. 슬롯 머신(9900)은, 케이스(9901)에 표시부(9903)가 내장되어 있다. 또한, 슬롯 머신(9900)은 그 이외에, 스타트 레버나 스톱 스위치 등의 조작 수단, 코인 투입구, 스피커 등을 구비한다. 물론, 슬롯 머신(9900)의 구성은 상술한 내용에 한정되지 않고, 적어도 본 명세서에 개시하는 액정 표시 장치를 구비한 구성이라면 좋고, 그 이외의 부속 설비가 적절히 형성된 구성으로 할 수 있다.
도 15a는, 휴대 전화기의 일례를 도시한다. 휴대 전화기(1000)는 케이스(1001)에 조립된 표시부(1002) 외에, 조작 버튼(1003a, 1003b), 외부 접속 포트(1004), 스피커(1005), 마이크(1006) 등을 구비한다.
도 15a에 도시하는 휴대 전화기(1000)는, 표시부(1002)를 손가락 등으로 터치(touch)함으로써, 정보를 입력할 수 있다. 또한, 전화를 거는 조작, 또는 문자 메시지를 입력하는 등의 조작은 표시부(1002)를 손가락 등으로 터치함으로써 행할 수 있다.
표시부(1002)의 화면은 주로 3개의 모드가 있다. 제 1 모드는, 화상의 표시를 주로 하는 표시 모드이고, 제 2 모드는, 문자 등의 정보의 입력을 주로 하는 입력 모드이다. 제 3 모드는 표시 모드와 입력 모드의 2개의 모드가 혼합한 표시+입력 모드이다.
예를 들어, 전화를 거는 경우, 또는 문자 메시지를 작성하는 경우는, 표시부(1002)를 문자의 입력이 주된 문자 입력 모드로 하고, 화면에 표시시킨 문자의 입력 조작을 행하면 좋다. 이 경우, 표시부(1002)의 화면의 대부분에 키보드 또는 번호 버튼을 표시시키는 것이 바람직하다.
또한, 휴대 전화기(1000) 내부에, 자이로스코프(gyroscope), 가속도 센서 등의 기울기를 검출하는 센서를 갖는 검출 장치를 설치함으로써, 휴대 전화기(1000)의 방향(세로 또는 가로)을 판단하여, 표시부(1002)의 화면 표시를 자동적으로 전환하도록 할 수 있다.
또한, 화면 모드의 전환은 표시부(1002)를 터치함으로써, 또는 케이스(1001)의 조작 버튼(1003a, 1003b)을 조작함으로써 행해진다. 또한 표시부(1002)에 표시되는 화상의 종류에 따라 전환하도록 할 수도 있다. 예를 들어, 표시부에 표시하는 화상 신호가 동영상 데이터라면 표시 모드, 텍스트 데이터라면 입력 모드로 전환한다.
또한, 입력 모드에 있어서, 표시부(1002)의 광 센서로 검출되는 신호를 검지하여, 표시부(1002)의 터치 조작에 의한 입력이 일정 기간 없을 경우에는, 화면의 모드를 입력 모드에서 표시 모드로 전환하도록 제어하여도 좋다.
표시부(1002)는 이미지 센서로서 기능시킬 수도 있다. 예를 들어, 표시부(1002)에 손바닥이나 손가락으로 터치하여, 장문(掌紋), 지문 등을 촬상함으로써, 본인 인증을 행할 수 있다. 또한, 표시부에 근적외광을 발광하는 백 라이트 또는 근적외광을 발광하는 센싱용 광원을 사용하면, 손가락 정맥, 손바닥 정맥 등을 촬상할 수도 있다.
도 15b도 휴대 전화기의 일례이다. 도 15b의 휴대 전화기는, 케이스(9411)에, 표시부(9412), 및 조작 버튼(9413)을 포함하는 표시 장치(9410)와, 케이스(9401)에 조작 버튼(9402), 외부 입력 단자(9403), 마이크(9404), 스피커(9405), 및 착신시에 발광하는 발광부(9406)를 포함하는 통신 장치(9400)를 갖고 있고, 표시 기능을 갖는 표시 장치(9410)는 전화 기능을 갖는 통신 장치(9400)와 화살표의 2 방향으로 탈착 가능하다. 따라서, 표시 장치(9410)와 통신 장치(9400)의 단축(短軸)들을 부착시키는 것도, 표시 장치(9410)와 통신 장치(9400)의 장축(長軸)들을 부착시키는 것도 가능하다. 또한, 표시 기능만을 필요로 하는 경우, 통신 장치(9400)로부터 표시 장치(9410)를 떼어내어, 표시장치(9410)를 단독으로 사용할 수도 있다. 통신 장치(9400)와 표시 장치(9410)는 무선 통신 또는 유선 통신에 의하여 화상 또는 입력 정보를 수수할 수 있고, 각각 충전 가능한 배터리를 갖는다.
(실시예 1)
본 실시예에서는, 본 명세서에 개시하는 도 21에 도시하는 구성에 있어서의 시료 1 내지 시료 3을 제작하여, 인가 전압과 투과광 강도의 관계를 평가한 결과를 나타낸다.
도 21에 시료 1 내지 시료 3의 모식도를 도시한다. 제 1 기판(10)과 제 2 기판(11)이, 블루상을 나타내는 액정 재료를 사용한 액정층(24)을 사이에 두고 대향하도록 배치된 액정 표시 장치이다. 제 1 기판(10)과 액정층(24) 사이에는, 구조체(23), 화소 전극층(20), 및 제 2 공통 전극층(22a, 22b)이 형성되고, 제 2 기판(11)과 액정층(24) 사이에는 제 1 공통 전극층(21a, 21b)이 형성되어 있다. 구조체(23)는 제 1 기판(10)의 액정층(24) 측의 면으로부터 액정층(24) 중에 돌출하여 형성되어 있다.
화소 전극층(20), 제 1 공통 전극층(21a, 21b), 제 2 공통 전극층(22a, 22b)의 기판 면 방향의 폭(WL)은 2㎛, 화소 전극층(20)과 제 2 공통 전극층(22a)의 기판 면 방향의 폭(Ws)은 2㎛, 제 1 공통 전극층(21a)과 제 1 공통 전극층(22b)의 기판 면 방향의 폭은 6㎛로 하였다.
또한, 시료 1에 있어서는, 구조체(23)의 막 두께(Tr)를 1.0㎛, 셀 갭(Dcg)을 2.0㎛, 시료 2에 있어서는, 구조체(23)의 막 두께(Tr)를 1.5㎛, 셀 갭(Dcg)을 3.0㎛, 시료 3에 있어서는, 구조체(23)의 막 두께(Tr)를 2.0㎛, 셀 갭(Dcg)을 4.0㎛로 하였다.
또한, 비교로서 도 22에 도시하는 바와 같이, 구조체(23), 제 1 공통 전극층(21a, 21b)을 형성하지 않고, 제 1 기판(10)에 접하여 화소 전극층(20), 제 2 공통 전극층(22a, 22b)을 형성하고, 셀 갭(Dcg)을 4.0㎛로 한 비교 시료도 제작하였다.
셀 갭(Dcg)은, 도 21에 도시하는 바와 같이, 액정층(24)의 최대 두께(막 두께)이고, 도 21에 있어서는 제 1 기판(10)에서 제 2 기판(11)까지의 거리가 된다. 이와 같은 셀 갭의 간격은, 스페이서나 씰재에 의하여 제어할 수 있다. 본 실시예에서는, 씰재에 의하여 셀 갭의 값을 제어하였다.
제 1 기판(10) 및 제 2 기판(11)으로서 유리 기판을 사용하고, 구조체(23)로서 감광성 아크릴 수지를 포토리소그래피 공정으로 가공한 수지층을 사용하고, 화소 전극층(20), 제 1 공통 전극층(21a, 21b), 제 2 공통 전극층(22a, 22b)으로서 산화 실리콘을 포함하는 인듐 주석 산화물(ITSO)을 스퍼터링법에 있어서 성막하고, 포토리소그래피 공정으로 가공한 막 두께 110nm의 도전층을 사용하였다.
비교 시료, 및 시료 1 내지 시료 3에 있어서의 인가 전압(V)과 투과광 강도의 관계를 도 20에 도시한다. 또한, 인가 전압이란, 화소 전극층(20)과 제 1 공통 전극층(21a, 21b) 및 제 2 공통 전극층(22a, 22b)과의 전위차이고, 본 실시예에서는, 제 1 공통 전극층(21a, 21b) 및 제 2 공통 전극층(22a, 22b)을 GND선(접지선)에 접속하고, 화소 전극층(20)에 전압을 인가하였다. 또한, 투과광 강도란, 광원의 광이 각 시료를 투과한 후의 광의 강도를 측정한 것이다. 도 20에 있어서, 각 시료의 결과는, 비교 시료가 검은 동그라미 마크(●)의 도트(dot), 시료 1(셀 갭 2㎛)이 테두리 사각형 마크(□)의 도트, 시료 2(셀 갭 3㎛)가 테두리 다이아몬드형 마크(◇)의 도트, 시료 3(셀 갭 4㎛)이 테두리 동그라미 마크(○)의 도트로 표시되어 있다.
도 20에 도시하는 바와 같이, 비교 시료보다 구조체(23) 위에 화소 전극층(20)을 형성한 시료 1 내지 시료 3 쪽이, 저전압에서도 높은 투과광 강도를 나타내고, 따라서 높은 백색 투과율이 얻어지는 것이 확인되었다.
또한, 전압 0V와 전압 20V에 있어서의 투과광 강도비인 콘트라스트는, 비교 시료가 37.8인 것에 대하여, 시료 1에서는 60.6, 시료 2에서는 76.2, 시료 3에서는 98.9로, 모두 높은 값을 나타내었다.
따라서, 화소 전극층(20)은 액정층(24)의 막 두께 방향에 있어서, 제 1 공통 전극층(21a, 21b)과 제 2 공통 전극층(22a, 22b) 사이에 배치함으로써, 액정층(24)에는 화소 전극층(20)과 제 1 공통 전극층(21a, 21b)의 전계, 및 화소 전극층(20)과 제 2 공통 전극층(22a, 22b)의 전계를 가할 수 있고, 액정층(24) 전체에 전계를 형성할 수 있다.
이상으로, 막 두께 방향도 포함하여, 액정층(24) 전체에 있어서의 액정 분자를 효과적으로 응답시킬 수 있으므로 백색 투과율이 향상되었다. 따라서, 백색 투과율과 흑색 투과율(흑색 표시시의 광의 투과율)의 비율인 콘트라스트비도 높게 할 수 있다. 또한, 보다 저전압으로 높은 백색 투과율(투과광 강도)을 얻을 수 있으므로, 액정 표시 장치의 저소비 전력화도 달성할 수 있다는 것이 확인되었다.
200: 기판 201: 기판
202a: 화살표 202b: 화살표
202c: 화살표 202d: 화살표
208: 액정층 230a: 화소 전극층
230b: 화소 전극층 231a: 제 1 공통 전극층
231b: 제 1 공통 전극층 231c: 제 1 공통 전극층
232a: 제 2 공통 전극층 232b: 제 2 공통 전극층
232c: 제 2 공통 전극층 233a: 제 1 구조체
233b: 제 1 구조체 234a: 제 2 구조체
234b: 제 2 구조체 234c: 제 2 구조체
235a: 제 3 구조체 235b: 제 3 구조체
235c: 제 3 구조체

Claims (38)

  1. 제 1 기판 및 제 2 기판과;
    상기 제 1 기판과 상기 제 2 기판 사이의 블루상을 나타내는 액정 재료를 포함하는 액정층과;
    상기 제 1 기판과 상기 액정층 사이에 형성되는 트랜지스터와;
    상기 액정층과 상기 트랜지스터 사이의 절연막과;
    상기 트랜지스터와 중첩되는 차광층과;
    상기 절연막과 상기 액정층 사이에 형성되고, 상기 액정층에 돌출되는 구조체와;
    제 1 개구 패턴을 갖고, 상기 트랜지스터와 전기적으로 접속되고, 상기 구조체 위에 형성되는 제 1 전극층과;
    제 2 개구 패턴을 갖고, 상기 제 2 기판과 상기 액정층 사이에 형성되는 제 2 전극층과;
    제 3 개구 패턴을 갖고, 상기 제 1 기판과 상기 액정층 사이에 형성되고, 상기 제 2 전극층과 중첩되는 제 3 전극층을 포함하고,
    상기 구조체는 적어도 상기 제 3 개구 패턴의 일부에 형성되고,
    상기 액정층의 막 두께 방향에서 상기 제 1 전극층과 상기 제 3 전극층 사이의 거리는 상기 제 2 전극층과 상기 제 3 전극층 사이의 거리보다 작고,
    셀 갭은 5㎛ 미만인, 액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 셀 갭은 1㎛ 이상인, 액정 표시 장치.
  3. 제 1 항에 있어서,
    상기 제 1 전극층과 상기 제 2 전극층 사이의 거리는 상기 제 1 전극층과 상기 제 3 전극층 사이의 거리와 대략 같은, 액정 표시 장치.
  4. 제 1 항에 있어서,
    상기 제 1 전극층, 상기 제 2 전극층, 상기 제 3 전극층은 상기 액정층에 접하는, 액정 표시 장치.
  5. 제 1 항에 있어서,
    상기 제 1 전극층, 상기 제 2 전극층, 상기 제 3 전극층은 각각 빗살 형상을 갖는, 액정 표시 장치.
  6. 제 1 항에 있어서,
    상기 액정층은 카이랄제를 포함하는, 액정 표시 장치.
  7. 제 1 항에 있어서,
    상기 액정층은 광 경화 수지 및 광 중합 개시제를 포함하는, 액정 표시 장치.
  8. 제 1 항에 있어서,
    상기 트랜지스터는 산화물 반도체층을 포함하는, 액정 표시 장치.
  9. 제 1 항에 있어서,
    상기 절연막은 상기 차광층을 포함하는, 액정 표시 장치.
  10. 제 9 항에 있어서,
    상기 차광층은 상기 트랜지스터와 상기 액정층 사이에 형성되는, 액정 표시 장치.
  11. 제 1 항에 있어서,
    상기 차광층은 상기 제 2 기판과 상기 제 2 전극층 사이에 형성되는, 액정 표시 장치.
  12. 제 1 항에 있어서,
    상기 제 1 기판과 상기 액정층 사이에 유채색의 투광성 수지층을 더 포함하는, 액정 표시 장치.
  13. 제 1 기판 및 제 2 기판과;
    상기 제 1 기판과 상기 제 2 기판 사이의 블루상을 나타내는 액정 재료를 포함하는 액정층과;
    상기 제 1 기판과 상기 액정층 사이에 형성되고, 상기 액정층에 돌출되는 제 1 구조체와;
    제 1 개구 패턴을 갖고, 상기 제 1 구조체 위에 형성되는 제 1 전극층과;
    상기 제 2 기판과 상기 액정층 사이에 형성되고, 상기 액정층에 돌출되는 제 2 구조체와;
    제 2 개구 패턴을 갖고, 상기 제 2 구조체와 상기 액정층 사이에 형성되는 제 2 전극층과;
    제 3 개구 패턴을 갖고, 상기 제 1 기판과 상기 액정층 사이에 형성되고, 상기 제 2 전극층과 중첩되는 제 3 전극층을 포함하고,
    상기 제 1 구조체는 적어도 상기 제 3 개구 패턴의 일부에 형성되고,
    상기 액정층의 막 두께 방향에서 상기 제 1 전극층과 상기 제 3 전극층 사이의 거리는 상기 제 2 전극층과 상기 제 3 전극층 사이의 거리보다 작고,
    셀 갭은 5㎛ 미만인, 액정 표시 장치.
  14. 제 13 항에 있어서,
    상기 셀 갭은 1㎛ 이상인, 액정 표시 장치.
  15. 제 13 항에 있어서,
    상기 제 1 전극층과 상기 제 2 전극층 사이의 거리는 상기 제 1 전극층과 상기 제 3 전극층 사이의 거리와 대략 같은, 액정 표시 장치.
  16. 제 13 항에 있어서,
    상기 제 1 전극층, 상기 제 2 전극층, 상기 제 3 전극층은 상기 액정층에 접하는, 액정 표시 장치.
  17. 제 13 항에 있어서,
    상기 제 1 전극층, 상기 제 2 전극층, 상기 제 3 전극층은 각각 빗살 형상을 갖는, 액정 표시 장치.
  18. 제 13 항에 있어서,
    상기 액정층은 카이랄제를 포함하는, 액정 표시 장치.
  19. 제 13 항에 있어서,
    상기 액정층은 광 경화 수지 및 광 중합 개시제를 포함하는, 액정 표시 장치.
  20. 제 13 항에 있어서,
    상기 제 1 기판과 상기 액정층 사이에 트랜지스터를 더 포함하고,
    상기 제 1 전극층은 상기 트랜지스터와 전기적으로 접속되는, 액정 표시 장치.
  21. 제 20 항에 있어서,
    상기 트랜지스터는 산화물 반도체층을 포함하는, 액정 표시 장치.
  22. 제 13 항에 있어서,
    차광층을 더 포함하는, 액정 표시 장치.
  23. 제 20 항에 있어서,
    차광층을 더 포함하고,
    상기 차광층은 상기 트랜지스터와 상기 액정층 사이에 형성되는, 액정 표시 장치.
  24. 제 22 항에 있어서,
    상기 차광층은 상기 제 2 기판과 상기 제 2 전극층 사이에 형성되는, 액정 표시 장치.
  25. 제 13 항에 있어서,
    상기 제 1 기판과 상기 액정층 사이에 유채색의 투광성 수지층을 더 포함하는, 액정 표시 장치.
  26. 제 1 기판 및 제 2 기판과;
    상기 제 1 기판과 상기 제 2 기판 사이의 블루상을 나타내는 액정 재료를 포함하는 액정층과;
    상기 제 1 기판과 상기 액정층 사이에 형성되고, 상기 액정층에 돌출되는 제 1 구조체와;
    제 1 개구 패턴을 갖고, 상기 제 1 구조체 위에 형성되는 제 1 전극층과;
    상기 제 2 기판과 상기 액정층 사이에 형성되고, 상기 액정층에 돌출되는 제 2 구조체와;
    제 2 개구 패턴을 갖고, 상기 제 2 구조체와 상기 액정층 사이에 형성되는 제 2 전극층과;
    상기 제 1 기판과 상기 액정층 사이에 형성되고, 상기 액정층에 돌출되는 제 3 구조체와;
    제 3 개구 패턴을 갖고, 상기 액정층과 상기 제 3 구조체 사이에 형성되고, 상기 제 2 전극층과 중첩되는 제 3 전극층을 포함하고,
    상기 제 1 구조체는 적어도 상기 제 3 개구 패턴의 일부에 형성되고,
    상기 액정층의 막 두께 방향에서 상기 제 1 전극층과 상기 제 3 전극층 사이의 거리는 상기 제 2 전극층과 상기 제 3 전극층 사이의 거리보다 작고,
    셀 갭은 5㎛ 미만인, 액정 표시 장치.
  27. 제 26 항에 있어서,
    상기 셀 갭은 1㎛ 이상인. 액정 표시 장치.
  28. 제 26 항에 있어서,
    상기 제 1 전극층과 상기 제 2 전극층 사이의 거리는 상기 제 1 전극층과 상기 제 3 전극층 사이의 거리와 대략 같은, 액정 표시 장치.
  29. 제 26 항에 있어서,
    상기 제 1 전극층, 상기 제 2 전극층, 상기 제 3 전극층은 상기 액정층에 접하는, 액정 표시 장치.
  30. 제 26 항에 있어서,
    상기 제 1 전극층, 상기 제 2 전극층, 상기 제 3 전극층은 각각 빗살 형상을 갖는, 액정 표시 장치.
  31. 제 26 항에 있어서,
    상기 액정층은 카이랄제를 포함하는, 액정 표시 장치.
  32. 제 26 항에 있어서,
    상기 액정층은 광 경화 수지 및 광 중합 개시제를 포함하는, 액정 표시 장치.
  33. 제 26 항에 있어서,
    상기 제 1 기판과 상기 액정층 사이에 트랜지스터를 더 포함하고,
    상기 제 1 전극층은 상기 트랜지스터와 전기적으로 접속되는, 액정 표시 장치.
  34. 제 33 항에 있어서,
    상기 트랜지스터는 산화물 반도체층을 포함하는, 액정 표시 장치.
  35. 제 26 항에 있어서,
    차광층을 더 포함하는, 액정 표시 장치.
  36. 제 33 항에 있어서,
    차광층을 더 포함하고,
    상기 차광층은 상기 트랜지스터와 상기 액정층 사이에 형성되는, 액정 표시 장치.
  37. 제 35 항에 있어서,
    상기 차광층은 상기 제 2 기판과 상기 제 2 전극층 사이에 형성되는, 액정 표시 장치.
  38. 제 26 항에 있어서,
    상기 제 1 기판과 상기 액정층 사이에 유채색의 투광성 수지층을 더 포함하는, 액정 표시 장치.
KR1020100116777A 2009-11-24 2010-11-23 액정 표시 장치 KR20110058693A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-266231 2009-11-24
JP2009266231 2009-11-24

Publications (1)

Publication Number Publication Date
KR20110058693A true KR20110058693A (ko) 2011-06-01

Family

ID=44061843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100116777A KR20110058693A (ko) 2009-11-24 2010-11-23 액정 표시 장치

Country Status (5)

Country Link
US (1) US8355109B2 (ko)
JP (1) JP5775289B2 (ko)
KR (1) KR20110058693A (ko)
CN (1) CN102162955B (ko)
TW (1) TWI529465B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013080817A1 (en) * 2011-11-28 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR20150037858A (ko) * 2012-07-20 2015-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN107203073A (zh) * 2016-04-20 2017-09-26 友达光电股份有限公司 液晶显示系统
KR20220113853A (ko) * 2011-06-08 2022-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100165280A1 (en) * 2008-12-25 2010-07-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2011065259A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5744366B2 (ja) * 2010-04-12 2015-07-08 株式会社半導体エネルギー研究所 液晶表示装置
US8928846B2 (en) 2010-05-21 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having dielectric film over and in contact with wall-like structures
JP5836846B2 (ja) 2011-03-11 2015-12-24 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US20140240651A1 (en) * 2011-10-18 2014-08-28 Sharp Kabushiki Kaisha Liquid crystal display panel and liquid crystal display device
US9116397B2 (en) * 2011-11-23 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP5865149B2 (ja) * 2012-03-23 2016-02-17 株式会社ジャパンディスプレイ 表示装置、電子装置
KR20130112628A (ko) 2012-04-04 2013-10-14 삼성디스플레이 주식회사 액정 표시 장치
JP5944752B2 (ja) * 2012-06-12 2016-07-05 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
CN102749767B (zh) * 2012-06-19 2015-05-13 京东方科技集团股份有限公司 一种蓝相液晶显示面板及蓝相液晶显示装置
TWI489184B (zh) 2012-07-26 2015-06-21 Au Optronics Corp 液晶顯示面板
TWI494670B (zh) * 2012-08-10 2015-08-01 Innocom Tech Shenzhen Co Ltd 藍相液晶顯示面板之電極製造方法
US9140937B2 (en) * 2012-12-20 2015-09-22 Industrial Technology Research Institute Display panel
KR101990115B1 (ko) 2012-12-21 2019-10-01 삼성디스플레이 주식회사 표시 장치
TWI491967B (zh) * 2013-06-20 2015-07-11 Au Optronics Corp 畫素結構及顯示面板
KR102095027B1 (ko) * 2013-07-12 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치
CN103676356B (zh) * 2013-12-10 2016-04-27 京东方科技集团股份有限公司 显示装置
CN104076424A (zh) * 2014-07-28 2014-10-01 上海交通大学 全息聚合物分散液晶光栅及其制备方法
US20170343869A1 (en) * 2014-12-04 2017-11-30 Sharp Kabushiki Kaisha Liquid crystal display device
US10429704B2 (en) 2015-03-26 2019-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
CN104880883A (zh) * 2015-06-12 2015-09-02 武汉华星光电技术有限公司 一种蓝相液晶显示面板及其制作方法
CN104965357B (zh) 2015-06-30 2019-08-30 武汉华星光电技术有限公司 蓝相液晶面板
CN104977769B (zh) 2015-08-04 2019-03-15 武汉华星光电技术有限公司 蓝相液晶面板和蓝相液晶显示器
CN105116639A (zh) * 2015-09-17 2015-12-02 武汉华星光电技术有限公司 蓝相液晶显示器、蓝相液晶显示模组及其制作方法
CN105204209B (zh) * 2015-10-23 2019-03-15 武汉华星光电技术有限公司 一种蓝相液晶显示面板
KR20200089294A (ko) * 2017-12-28 2020-07-24 커넥텍 재팬 가부시키가이샤 지문 센서 및 표시장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09105953A (ja) 1995-10-12 1997-04-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
US6449024B1 (en) * 1996-01-26 2002-09-10 Semiconductor Energy Laboratory Co., Inc. Liquid crystal electro-optical device utilizing a polymer with an anisotropic refractive index
JP3708620B2 (ja) 1996-03-01 2005-10-19 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶電気光学装置
JPH10104644A (ja) * 1996-10-01 1998-04-24 Citizen Watch Co Ltd 液晶表示装置用基板
US6791757B2 (en) * 1999-07-12 2004-09-14 Coho Holdings, Llc Optical device for filtering and sensing
TW573190B (en) * 2000-08-14 2004-01-21 Samsung Electronics Co Ltd Liquid crystal display and fabricating method thereof
JP4081643B2 (ja) * 2001-08-01 2008-04-30 株式会社日立製作所 液晶表示装置
TW594234B (en) * 2002-12-02 2004-06-21 Ind Tech Res Inst Wide viewing angle LCD device with laterally driven electric field and its manufacturing method
DE602004023641D1 (de) 2003-11-27 2009-11-26 Asahi Glass Co Ltd Optisches element mit einem flüssigkristall mit optischer isotropie
TWI252341B (en) 2004-01-15 2006-04-01 Sharp Kk Display element, display device, and manufacturing method of display element
JP4027941B2 (ja) 2004-01-16 2007-12-26 シャープ株式会社 表示素子および表示装置
WO2005090520A1 (ja) 2004-03-19 2005-09-29 Japan Science And Technology Agency 液晶表示素子
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4476137B2 (ja) 2005-02-28 2010-06-09 セイコーエプソン株式会社 液晶装置および電子機器
JP2007086205A (ja) 2005-09-20 2007-04-05 Sharp Corp 表示パネルおよび表示装置
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1793266B1 (en) 2005-12-05 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
US7713596B2 (en) 2006-06-07 2010-05-11 Chunghwa Picture Tubes, Ltd. Light shading structure, and color filter substrate, active device array substrate, liquid crystal display panel thereof
JP5019848B2 (ja) 2006-10-31 2012-09-05 ソニーモバイルディスプレイ株式会社 液晶装置及び電子機器
KR20080050851A (ko) * 2006-12-04 2008-06-10 삼성전자주식회사 액정표시패널
KR20090063761A (ko) * 2007-12-14 2009-06-18 삼성전자주식회사 표시 장치
US20100165280A1 (en) 2008-12-25 2010-07-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8395740B2 (en) 2009-01-30 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having blue phase liquid crystal and particular electrode arrangement
KR101662998B1 (ko) 2009-03-26 2016-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치의 제작 방법
WO2011065259A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220113853A (ko) * 2011-06-08 2022-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US11959165B2 (en) 2011-06-08 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
US9703154B2 (en) 2011-11-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013080817A1 (en) * 2011-11-28 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9122110B2 (en) 2011-11-28 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10852576B2 (en) 2012-07-20 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US10877338B2 (en) 2012-07-20 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US11137651B2 (en) 2012-07-20 2021-10-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US11327376B2 (en) 2012-07-20 2022-05-10 Semiconductor Energy Laboratory Co., Ltd. Display device
US11543718B2 (en) 2012-07-20 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Display device
US11841595B2 (en) 2012-07-20 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20150037858A (ko) * 2012-07-20 2015-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US12117704B2 (en) 2012-07-20 2024-10-15 Semiconductor Energy Laboratory Co., Ltd. Display device
CN107203073A (zh) * 2016-04-20 2017-09-26 友达光电股份有限公司 液晶显示系统

Also Published As

Publication number Publication date
US20110122332A1 (en) 2011-05-26
TW201207519A (en) 2012-02-16
CN102162955A (zh) 2011-08-24
CN102162955B (zh) 2015-05-20
JP5775289B2 (ja) 2015-09-09
TWI529465B (zh) 2016-04-11
US8355109B2 (en) 2013-01-15
JP2011133874A (ja) 2011-07-07

Similar Documents

Publication Publication Date Title
KR20110058693A (ko) 액정 표시 장치
JP6983209B2 (ja) 液晶表示装置
TWI617868B (zh) 液晶顯示裝置
CN101900913B (zh) 液晶显示装置及其制造方法
JP2022120136A (ja) 液晶表示装置
JP5546236B2 (ja) 液晶表示装置の作製方法
JP5987083B2 (ja) 液晶表示装置
KR20100088535A (ko) 액정 표시 장치
KR101717453B1 (ko) 반도체 장치 및 액정 표시 장치
KR20100075747A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101123

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20151119

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101123

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170801

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20171103

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170801

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I