[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20110056127A - Method of manufacturing semiconductor for transistor and method of manufacturing the transistor - Google Patents

Method of manufacturing semiconductor for transistor and method of manufacturing the transistor Download PDF

Info

Publication number
KR20110056127A
KR20110056127A KR1020090112818A KR20090112818A KR20110056127A KR 20110056127 A KR20110056127 A KR 20110056127A KR 1020090112818 A KR1020090112818 A KR 1020090112818A KR 20090112818 A KR20090112818 A KR 20090112818A KR 20110056127 A KR20110056127 A KR 20110056127A
Authority
KR
South Korea
Prior art keywords
semiconductor
transistor
forming
precursor layer
precursor
Prior art date
Application number
KR1020090112818A
Other languages
Korean (ko)
Inventor
안보경
장선필
조국래
유홍석
김창훈
김민욱
배주한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090112818A priority Critical patent/KR20110056127A/en
Priority to US12/829,977 priority patent/US8460985B2/en
Publication of KR20110056127A publication Critical patent/KR20110056127A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1212—Zeolites, glasses
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/14—Decomposition by irradiation, e.g. photolysis, particle radiation or by mixed irradiation sources
    • C23C18/143—Radiation by light, e.g. photolysis or pyrolysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: A method of manufacturing semiconductor for a transistor and a method of manufacturing the transistor are provided to prevent the deformation of a substrate through a thermal process to form an oxide semiconductor without processing the whole of the substrate. CONSTITUTION: In a method of manufacturing semiconductor for a transistor and a method of manufacturing the transistor, a substrate(110) comprises a plurality of for liquid crystal display cells. A precursor solution is spread on the substrate to form a precursor layer(20). The precursor layer has thickness over 50Å. The precursor layer is formed through slit coating and printing. A signal line(30) connected to a thin film transistor is formed on the substrate.

Description

트랜지스터용 반도체 제조 방법 및 트랜지스터의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR FOR TRANSISTOR AND METHOD OF MANUFACTURING THE TRANSISTOR} Semiconductor manufacturing method for transistor and manufacturing method of transistor {METHOD OF MANUFACTURING SEMICONDUCTOR FOR TRANSISTOR AND METHOD OF MANUFACTURING THE TRANSISTOR}

본 기재는 트랜지스터용 반도체 제조 방법에 관한 것이다.The present invention relates to a semiconductor manufacturing method for transistors.

박막 트랜지스터(thin film transistor, TFT)는 다양한 분야에 이용되고 있으며, 특히 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display) 및 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치에서 스위칭 및 구동 소자로 이용되고 있다. Thin film transistors (TFTs) are used in various fields, and in particular, liquid crystal displays (LCDs), organic light emitting diode displays (OLED displays) and electrophoretic displays (electrophoretic). It is used as a switching and driving element in flat panel displays such as displays.

박막 트랜지스터는 주사 신호를 전달하는 게이트선에 연결되어 있는 게이트전극, 화소 전극에 인가될 신호를 전달하는 데이터선에 연결되어 있는 소스 전극, 소스 전극과 마주하는 드레인 전극, 그리고 소스 전극 및 드레인 전극에 전기적으로 연결되어 있는 반도체를 포함한다.The thin film transistor includes a gate electrode connected to a gate line transferring a scan signal, a source electrode connected to a data line transferring a signal to be applied to the pixel electrode, a drain electrode facing the source electrode, and a source electrode and a drain electrode. It includes a semiconductor that is electrically connected.

이 중 반도체는 박막 트랜지스터의 특성을 결정하는 중요한 요소이다. 이러한 반도체로는 규소(Si)가 가장 많이 사용되고 있다. 규소는 결정 형태에 따 라 비정질 규소 및 다결정 규소로 나누어지는데, 비정질 규소는 제조 공정이 단순한 반면 전하 이동도가 낮아 고성능 박막 트랜지스터를 제조하는데 한계가 있고 다결정 규소는 전하 이동도가 높은 반면 규소를 결정화하는 단계가 요구되어 제조 비용 및 공정이 복잡하다. 이러한 비정질 규소와 다결정 규소를 보완하기 위하여 산화물 반도체가 사용될 수 있다.Among them, the semiconductor is an important factor in determining the characteristics of the thin film transistor. Silicon (Si) is the most used as such a semiconductor. Silicon is divided into amorphous silicon and polycrystalline silicon depending on the crystalline form.Amorphous silicon has a simple manufacturing process, but has low charge mobility, and thus has limitations in manufacturing a high performance thin film transistor, and polycrystalline silicon has high charge mobility while crystallizing silicon. Steps are required, which leads to complex manufacturing costs and processes. Oxide semiconductors may be used to compensate for such amorphous silicon and polycrystalline silicon.

그러나 산화물 반도체는 진공 증착 또는 스퍼터링 등의 방법으로 형성하는데 이러한 장치는 제조 공정이 복잡하고 기판의 대형화에 따라 구입 비용이 증가하게 된다. 따라서 대면적 표시 장치에 적용하는데 한계가 있다. However, the oxide semiconductor is formed by a method such as vacuum deposition or sputtering. Such a device has a complicated manufacturing process and an increase in purchase cost due to the enlargement of the substrate. Therefore, there is a limit to the application to a large area display device.

그리고 용액형으로 산화물 반도체를 형성할 경우 기판 전체를 고온에서 가열하면 유리 또는 플라스틱 등으로 이루어지는 기판이 휘거나 하는 변형이 발생하는 문제점이 있다.In the case of forming the oxide semiconductor in a solution type, when the entire substrate is heated at a high temperature, there is a problem that a deformation or deformation of the substrate made of glass or plastic occurs.

본 발명은 제조 공정을 단순화하고 제조 비용을 낮출 수 있는 산화물 반도체 제조 방법을 제공하는 것이다.The present invention is to provide an oxide semiconductor manufacturing method that can simplify the manufacturing process and lower the manufacturing cost.

또한, 본 발명은 산화물 반도체를 형성하기 위한 열처리로 인해서 기판이 변형되는 것을 최소화할 수 있는 산화물 반도체 제조 방법을 제공하는 것이다.In addition, the present invention is to provide an oxide semiconductor manufacturing method that can minimize the deformation of the substrate due to the heat treatment for forming the oxide semiconductor.

본 발명의 일 실시예에 따른 트랜지스터용 반도체 형성 방법은 절연 기판 전면에 산화물 반도체용 전구체 용액을 도포하여 전구체층을 형성하는 단계, 전구체 층의 일부를 산화하여 산화물 반도체를 형성하는 단계, 산화물 반도체 이외의 전구체층을 제거하는 단계를 포함한다.According to an embodiment of the present invention, a method of forming a semiconductor for a transistor may include forming a precursor layer by applying a precursor solution for an oxide semiconductor to an entire surface of an insulating substrate, forming an oxide semiconductor by oxidizing a portion of the precursor layer, and other than an oxide semiconductor. Removing the precursor layer.

상기 전구체층을 제거하는 단계는 전구체 용액의 용매로 세정하여 제거할 수 있으며, 용매는 알코올류일 수 있다.Removing the precursor layer may be removed by washing with a solvent of the precursor solution, the solvent may be an alcohol.

상기 용매는 메탄올, 에탄올, 프로판올, 이소프로판올, 2-메톡시에탄올, 2-에톡시에탄올, 2-프로폭시에탄올 2-부톡시에탄올, 부타디올, 메틸셀로솔브, 에틸셀로솔브, 에틸렌글리콜, 디에틸렌글리콜메틸에테르, 디에틸렌글리콜에틸에테르, 디프로필렌글리콜메틸에테르, 톨루엔, 크실렌, 헥산, 헵탄, 옥탄, 에틸아세테이트, 부틸아세테이트, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에틸에테르, 메틸메톡시프로피온산, 에틸에톡시프로피온산, 에틸락트산, 프로필렌글리콜메틸에테르아세테이트, 프로필렌글리콜메틸에테르, 프로필렌글리콜프로필에테르, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트, 디에틸렌글리콜메틸아세테이트, 디에틸렌글리콜에틸아세테이트, 아세톤, 메틸이소부틸케톤, 시클로헥사논, 디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMAc), N-메틸-2-피롤리돈, γ-부틸로락톤, 디에틸에테르, 에틸렌글리콜디메틸에테르, 디글라임, 테트라히드로퓨란, 아세틸아세톤 및 아세토니트릴에서 선택된 적어도 하나를 포함할 수 있다.The solvent is methanol, ethanol, propanol, isopropanol, 2-methoxyethanol, 2-ethoxyethanol, 2-propoxyethanol 2-butoxyethanol, butadiol, methyl cellosolve, ethyl cellosolve, ethylene glycol, Diethylene glycol methyl ether, diethylene glycol ethyl ether, dipropylene glycol methyl ether, toluene, xylene, hexane, heptane, octane, ethyl acetate, butyl acetate, diethylene glycol dimethyl ether, diethylene glycol dimethyl ethyl ether, methyl methoxy Propionic acid, ethyl ethoxy propionic acid, ethyl lactic acid, propylene glycol methyl ether acetate, propylene glycol methyl ether, propylene glycol propyl ether, methyl cellosolve acetate, ethyl cellosolve acetate, diethylene glycol methyl acetate, diethylene glycol ethyl acetate, Acetone, methyl isobutyl ketone, cyclohexanone, dimethylformamide (DMF), N, N-di At least one selected from methyl acetamide (DMAc), N-methyl-2-pyrrolidone, γ-butylolactone, diethyl ether, ethylene glycol dimethyl ether, diglyme, tetrahydrofuran, acetylacetone and acetonitrile can do.

상기 전구체층을 형성하는 단계는 용액을 도포한 후 열처리로 전구체층의 용매를 제거하는 단계를 더 포함할 수 있으며, 열처리는 90~110℃의 온도에서 80~100초 동안 진행할 수 있다.The forming of the precursor layer may further include removing the solvent of the precursor layer by heat treatment after applying the solution, and the heat treatment may be performed at a temperature of 90 to 110 ° C. for 80 to 100 seconds.

상기 산화는 전구체층에 레이저를 조사하여 진행할 수 있으며, 레이저 조사 는 노광기에 MLA 렌즈를 장착하여 조사할 수 있다. 이때, 레이저 조사는 100nm이상 500nm이하의 파장을 사용할 수 있다.The oxidation may be performed by irradiating a laser onto the precursor layer, and the laser irradiation may be performed by attaching an MLA lens to the exposure machine. At this time, the laser irradiation may use a wavelength of 100nm or more and 500nm or less.

상기 전구체 용액은 슬릿 코팅, 영역 인쇄 방법, 잉크젯 인쇄 방법, 스핀코팅, 딥코팅, 바코팅, 스크린 인쇄, 슬라이드 코팅, 롤코팅, 스프레이 코팅, 딥-펜, 나노 디스펜싱 중 어느 하나로 형성할 수 있다.The precursor solution may be formed by any one of slit coating, area printing method, inkjet printing method, spin coating, dip coating, bar coating, screen printing, slide coating, roll coating, spray coating, dip pen, and nano dispensing. .

상기 전구체 용액은 금속 화합물, 용액 안정제 및 용매를 포함하고, 금속 화합물은 질화물, 염, 수화물 중 선택된 적어도 하나를 포함할 수 있다.The precursor solution may include a metal compound, a solution stabilizer, and a solvent, and the metal compound may include at least one selected from nitrides, salts, and hydrates.

상기 염은 아세테이트(acetate), 카르보닐(carbonyl), 탄산염(carbonate), 질산염(nitrate), 황산염(sulfate), 인산염(phosphate) 및 염화염(halide) 중 선택된 하나일 수 있다.The salt may be one selected from acetate, carbonyl, carbonate, nitrate, sulfate, phosphate, and chloride.

상기 금속은 lithium(Li), sodium(Na), potassium(K), rubidium(Rb), cesium(Cs), beryllium(Be), magnesium(Mg), calcium(Ca), strontium(Sr), barium(Ba), titanium(Ti), zirconium(Zr), hafnium(Hf), vanadium(V), niobium(Nb), tantalum(Ta), chromium(Cr), molybdenum(Mo), tungsten(W), manganese(Mn), technetium(Tc), rhenium(Re), iron(Fe), ruthenium(Ru), osmonium(Os), cobalt(Co), rhodium(Rh), iridium(Ir), nickel(Ni), palladium(Pd), platinum(Pt), copper(Cu), silver(Ag), gold(Au), cadmium(Cd), mercury(Hg), boron(B), aluminum(Al), gallium(Ga), indium(In), thalium(Tl), silicon(Si), germanium(Ge), tin(Sn), lead(Pb), phosphorus(P), arsenic(As), antimony(Sb), bismuth(Bi) 중 선택된 하나일 수 있다.The metal is lithium (Li), sodium (Na), potassium (K), rubidium (Rb), cesium (Cs), beryllium (Be), magnesium (Mg), calcium (Ca), strontium (Sr), barium ( Ba), titanium (Ti), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), chromium (Cr), molybdenum (Mo), tungsten (W), manganese ( Mn), technetium (Tc), rhenium (Re), iron (Fe), ruthenium (Ru), osmonium (Os), cobalt (Co), rhodium (Rh), iridium (Ir), nickel (Ni), palladium ( Pd), platinum (Pt), copper (Cu), silver (Ag), gold (Au), cadmium (Cd), mercury (Hg), boron (B), aluminum (Al), gallium (Ga), indium ( In), thalium (Tl), silicon (Si), germanium (Ge), tin (Sn), lead (Pb), phosphorus (P), arsenic (As), antimony (Sb), bismuth (Bi) Can be.

상기 전구체층은 50Å이상의 두께로 형성할 수 있다.The precursor layer may be formed to a thickness of 50 GPa or more.

상기 절연 기판은 유리 또는 플라스틱일 수 있다.The insulating substrate may be glass or plastic.

상기한 다른 과제를 달성하기 위한 본 발명에 따른 트랜지스터의 제조 방법은 절연 기판 전면에 산화물 반도체용 전구체 용액을 도포하여 전구체층을 형성하는 단계, 전구체층에 레이저를 조사하여 산화물 반도체를 형성하는 단계, 산화물 반도체와 중첩하는 게이트 전극을 형성하는 단계, 산화물 반도체와 중첩하며 게이트 전극을 중심으로 서로 마주하는 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of fabricating a transistor, the method comprising: forming a precursor layer by coating a precursor solution for an oxide semiconductor on an entire surface of an insulating substrate, forming an oxide semiconductor by irradiating a laser to the precursor layer, Forming a gate electrode overlapping the oxide semiconductor, and forming a source electrode and a drain electrode which overlap the oxide semiconductor and face each other with respect to the gate electrode.

상기 전구체층을 제거하는 단계는 전구체 용액의 용매로 세정하여 제거할 수 있다.Removing the precursor layer may be removed by washing with a solvent of the precursor solution.

상기 전구체층을 형성하는 단계는 용액을 도포한 후 열처리로 전구체층의 용매를 제거하는 단계를 더 포함할 수 있다.The forming of the precursor layer may further include removing a solvent of the precursor layer by heat treatment after applying the solution.

상기 산화는 전구체층에 레이저를 조사하여 진행할 수 있다.The oxidation may be performed by irradiating a laser on the precursor layer.

상기 레이저 조사는 노광기에 MLA 렌즈를 장착하여 조사할 수 있다.The laser irradiation can be irradiated by attaching the MLA lens to the exposure machine.

상기 전구체 용액은 슬릿 코팅, 영역 인쇄 방법, 잉크젯 인쇄 방법, 스핀코팅, 딥코팅, 바코팅, 스크린 인쇄, 슬라이드 코팅, 롤코팅, 스프레이 코팅, 딥-펜, 나노 디스펜싱 중 어느 하나로 분사할 수 있다.The precursor solution may be sprayed with any one of slit coating, area printing method, inkjet printing method, spin coating, dip coating, bar coating, screen printing, slide coating, roll coating, spray coating, dip pen, and nano dispensing. .

상기 게이트 전극, 소스 전극 및 드레인 전극은 구리로 형성할 수 있다.The gate electrode, the source electrode and the drain electrode may be formed of copper.

본 발명의 한 실시예에 따른 산화물 반도체 제조 방법을 이용하면 용액을 가 두기 위한 별도의 층을 형성하지 않아도 되어 공정을 간소화할 수 있다. 그리고 전구체층을 형성하기 위해서 스퍼터링 장치를 구입하지 않으므로 제조 비용을 낮출 수 있다.When the oxide semiconductor manufacturing method according to an embodiment of the present invention is used, it is not necessary to form a separate layer for confining a solution, thereby simplifying the process. And since the sputtering apparatus is not purchased to form the precursor layer, the manufacturing cost can be lowered.

또한, 산화물 반도체를 형성하기 위해서 기판 전체를 열처리하지 않으므로 고온 열처리로 인해서 기판이 휘어지거나 변형되지 않아 고품질의 박막 트랜지스터 표시판을 제공할 수 있다.In addition, since the entire substrate is not heat-treated to form the oxide semiconductor, the substrate is not bent or deformed due to the high temperature heat treatment, thereby providing a high quality thin film transistor array panel.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이하, 본 발명의 한 실시예에 따른 산화물 반도체를 형성하는 방법을 설명한다.Hereinafter, a method of forming an oxide semiconductor according to an embodiment of the present invention will be described.

도 1 내지 도 4는 본 발명의 한 실시예에 따른 용액을 이용하여 산화물 반도 체를 형성하는 방법을 순서대로 도시한 도면이다.1 to 4 are diagrams sequentially showing a method of forming an oxide semiconductor using a solution according to an embodiment of the present invention.

도 1에 도시한 바와 같이, 투명 유리 또는 플라스틱과 같은 절연 기판(110) 위에 전구체(precursor) 용액을 도포하여 전구체층(20)을 형성한다. 이때, 전구체층(20)은 50Å이상의 두께로 형성한다. 50Å미만으로 형성하면 트랜지스터의 반도체 특성을 얻을 수 없다. As illustrated in FIG. 1, a precursor solution is applied onto an insulating substrate 110 such as transparent glass or plastic to form the precursor layer 20. At this time, the precursor layer 20 is formed to a thickness of 50 GPa or more. If it is less than 50 kHz, semiconductor characteristics of the transistor cannot be obtained.

기판(1100)에는 게이트선 또는 데이터선과 같이 박막 트랜지스터와 연결되기 위한 신호선(30)이 형성되어 있다. 그러나 트랜지스터의 구조에 따라서 반도체를 형성한 후 형성될 수도 있으므로 필요에 따라서 선택적으로 형성한다.A signal line 30 for connecting to the thin film transistor, such as a gate line or a data line, is formed on the substrate 1100. However, since the semiconductor may be formed after forming the semiconductor according to the structure of the transistor, it is selectively formed as necessary.

또한, 기판(110)은 복수의 액정 표시 장치용 셀을 포함하는 모기판일 수 있으나, 설명을 용이하게 위해서 하나의 셀만을 개략적으로 확대 도시하였다.In addition, although the substrate 110 may be a mother substrate including a plurality of cells for a liquid crystal display, only one cell is schematically enlarged and illustrated for ease of description.

전구체 용액은 금속 화합물을 포함하며, 금속 화합물은 질화물, 염, 수화물 등의 형태로 포함될 수 있으나 이에 한정되는 것은 아니다. 예컨데, 염은 아세테이트(acetate), 카르보닐(carbonyl), 탄산염(carbonate), 질산염(nitrate), 황산염(sulfate), 인산염(phosphate) 및 염화염(halide) 등일 수 있다. The precursor solution includes a metal compound, and the metal compound may be included in the form of nitride, salt, hydrate, and the like, but is not limited thereto. For example, the salt may be acetate, carbonyl, carbonate, nitrate, sulfate, phosphate, chloride, and the like.

금속은 lithium(Li), sodium(Na), potassium(K), rubidium(Rb), cesium(Cs), beryllium(Be), magnesium(Mg), calcium(Ca), strontium(Sr), barium(Ba), titanium(Ti), zirconium(Zr), hafnium(Hf), vanadium(V), niobium(Nb), tantalum(Ta), chromium(Cr), molybdenum(Mo), tungsten(W), manganese(Mn), technetium(Tc), rhenium(Re), iron(Fe), ruthenium(Ru), osmonium(Os), cobalt(Co), rhodium(Rh), iridium(Ir), nickel(Ni), palladium(Pd), platinum(Pt), copper(Cu), silver(Ag), gold(Au), cadmium(Cd), mercury(Hg), boron(B), aluminum(Al), gallium(Ga), indium(In), thalium(Tl), silicon(Si), germanium(Ge), tin(Sn), lead(Pb), phosphorus(P), arsenic(As), antimony(Sb), bismuth(Bi) 중 적어도 하나의 금속을 포함할 수 있다.Metals are lithium (Li), sodium (Na), potassium (K), rubidium (Rb), cesium (Cs), beryllium (Be), magnesium (Mg), calcium (Ca), strontium (Sr), barium (Ba) ), titanium (Ti), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), chromium (Cr), molybdenum (Mo), tungsten (W), manganese (Mn) ), technetium (Tc), rhenium (Re), iron (Fe), ruthenium (Ru), osmonium (Os), cobalt (Co), rhodium (Rh), iridium (Ir), nickel (Ni), palladium (Pd ), platinum (Pt), copper (Cu), silver (Ag), gold (Au), cadmium (Cd), mercury (Hg), boron (B), aluminum (Al), gallium (Ga), indium (In ), thalium (Tl), silicon (Si), germanium (Ge), tin (Sn), lead (Pb), phosphorus (P), arsenic (As), antimony (Sb), bismuth (Bi) Metal may be included.

예를 들어, 아연을 포함하는 경우, 아연 아세테이트(zinc acetate, Zn(CH3COO)2), 아연 질산염(zinc nitrate), 아연 아세틸아세토네이트(zinc acetylacetonate), 염화아연(Zinc chloride) 및 그들의 수화물을 들 수 있다. For example, when containing zinc, zinc acetate, Zn (CH 3 COO) 2 , zinc nitrate, zinc acetylacetonate, zinc chloride and their hydrates Can be mentioned.

전구체 용액은 용액 안정화제를 더 포함할 수 있다. 용액 안정화제는 알코올 아민 화합물, 알킬 암모늄 히드록시 화합물, 알킬 아민 화합물, 케톤 화합물, 산 화합물, 염기 화합물 및 탈이온수(deionized water) 따위에서 선택된 적어도 하나를 포함할 수 있으며, 예컨대 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 모노이소프로필아민, N,N-메틸에탄올아민, 아미노에틸 에탄올아민, 디에틸렌글리콜아민, 2-(아미노에톡시)에탄올, N-t-부틸에탄올아민, N-t-부틸디에탄올아민, 테트라메틸암모늄하이드록시드, 메틸아민, 에틸아민, 아세틸아세톤, 염산, 질산, 황산, 초산, 수산화암모늄, 수산화칼륨 및 수산화나트륨에서 선택된 적어도 하나를 더 포함할 수 있다. The precursor solution may further comprise a solution stabilizer. Solution stabilizers may include at least one selected from alcohol amine compounds, alkyl ammonium hydroxy compounds, alkyl amine compounds, ketone compounds, acid compounds, base compounds and deionized water, such as monoethanolamine, di Ethanolamine, triethanolamine, monoisopropylamine, N, N-methylethanolamine, aminoethyl ethanolamine, diethylene glycolamine, 2- (aminoethoxy) ethanol, Nt-butylethanolamine, Nt-butyldiethanolamine It may further comprise at least one selected from tetramethylammonium hydroxide, methylamine, ethylamine, acetylacetone, hydrochloric acid, nitric acid, sulfuric acid, acetic acid, ammonium hydroxide, potassium hydroxide and sodium hydroxide.

용액 안정화제는 전구체 용액에 포함되어 다른 성분의 용해도를 높일 수 있고 이에 따라 균일한 박막을 형성할 수 있다. 용액 안정화제는 상술한 다른 성분의 종류 및 함량에 따라 함유량이 달라질 수 있으나, 전구체 용액의 총 함량에 대 하여 약 0.01Vol% 내지 30Vol%로 함유될 수 있다. 용액 안정화제가 상기 범위로 함유되는 경우 용해도를 높일 수 있다The solution stabilizer may be included in the precursor solution to increase the solubility of other components and thus form a uniform thin film. The solution stabilizer may vary in content depending on the type and content of the other components described above, but may be contained in about 0.01Vol% to 30Vol% relative to the total content of the precursor solution. When the solution stabilizer is contained in the above range, solubility can be increased.

이상 설명한 금속 화합물 및 용액 안정화제는 용매에 함께 혼합되어 있다.The metal compound and solution stabilizer described above are mixed together in a solvent.

이 때 용매는 상술한 성분을 용해할 수 있으면 특히 한정되지 않으며, 알코올류일 수 있다. 예컨대 메탄올, 에탄올, 프로판올, 이소프로판올, 2-메톡시에탄올, 2-에톡시에탄올, 2-프로폭시에탄올 2-부톡시에탄올, 부타디올, 메틸셀로솔브, 에틸셀로솔브, 에틸렌글리콜, 디에틸렌글리콜메틸에테르, 디에틸렌글리콜에틸에테르, 디프로필렌글리콜메틸에테르, 톨루엔, 크실렌, 헥산, 헵탄, 옥탄, 에틸아세테이트, 부틸아세테이트, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에틸에테르, 메틸메톡시프로피온산, 에틸에톡시프로피온산, 에틸락트산, 프로필렌글리콜메틸에테르아세테이트, 프로필렌글리콜메틸에테르, 프로필렌글리콜프로필에테르, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트, 디에틸렌글리콜메틸아세테이트, 디에틸렌글리콜에틸아세테이트, 아세톤, 메틸이소부틸케톤, 시클로헥사논, 디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMAc), N-메틸-2-피롤리돈, γ-부틸로락톤, 디에틸에테르, 에틸렌글리콜디메틸에테르, 디글라임, 테트라히드로퓨란, 아세틸아세톤 및 아세토니트릴에서 선택된 적어도 하나를 포함할 수 있다. At this time, the solvent is not particularly limited as long as it can dissolve the above-mentioned components, and may be alcohols. Methanol, ethanol, propanol, isopropanol, 2-methoxyethanol, 2-ethoxyethanol, 2-propoxyethanol 2-butoxyethanol, butadiol, methyl cellosolve, ethyl cellosolve, ethylene glycol, diethylene Glycol methyl ether, diethylene glycol ethyl ether, dipropylene glycol methyl ether, toluene, xylene, hexane, heptane, octane, ethyl acetate, butyl acetate, diethylene glycol dimethyl ether, diethylene glycol dimethyl ethyl ether, methyl methoxy propionic acid, Ethyl ethoxy propionic acid, ethyl lactic acid, propylene glycol methyl ether acetate, propylene glycol methyl ether, propylene glycol propyl ether, methyl cellosolve acetate, ethyl cellosolve acetate, diethylene glycol methyl acetate, diethylene glycol ethyl acetate, acetone, Methyl isobutyl ketone, cyclohexanone, dimethylformamide (DMF), N, N-dimethyl At least one selected from setamide (DMAc), N-methyl-2-pyrrolidone, γ-butylarolactone, diethyl ether, ethylene glycol dimethyl ether, diglyme, tetrahydrofuran, acetylacetone and acetonitrile Can be.

용매는 전구체 용액의 총 함량에 대하여 상술한 성분을 제외한 잔량으로 포함될 수 있다.The solvent may be included in the remaining amount except for the above-described components with respect to the total content of the precursor solution.

그리고 전구체층(20)은 슬릿 코팅(slit coating), 영역 인쇄(area printing) 방법, 잉크젯 인쇄 방법(inkjet printing) 등으로 형성할 수 있다. 슬릿 코팅은 일정한 간격으로 배치된 노즐을 포함하는 바(10)가 기판을 통과하면서 용액을 분사한다. 잉크젯 인쇄 방법은 잉크젯용 헤드를 이동하면서 용액을 적하 하는 것이고, 영역 인쇄는 기판을 복수의 영역으로 나누어 용액을 적하하는 방법이다. 이외에도 스핀코팅, 딥코팅, 바코팅, 스크린 인쇄, 슬라이드 코팅, 롤코팅, 스프레이 코팅, 딥-펜(dip-pen), 나노 디스펜싱과 같이 용액을 분사할 수 있는 방법은 모두 사용할 수 있다.The precursor layer 20 may be formed by a slit coating, an area printing method, an inkjet printing method, or the like. The slit coating sprays the solution as the bar 10 includes nozzles arranged at regular intervals through the substrate. An inkjet printing method is dropping a solution while moving an inkjet head, and area printing is a method of dropping a solution by dividing a substrate into a plurality of areas. In addition, any method of spraying a solution such as spin coating, dip coating, bar coating, screen printing, slide coating, roll coating, spray coating, dip-pen, and nano dispensing may be used.

다음, 도 2에 도시한 바와 같이, 열처리(soft bake)로 전구체층(20)에 포함되어 있는 용매를 제거한다. 열처리는 90~110℃의 온도에서 80~100초 동안 진행할 수 있다. 열처리는 대략 100℃의 저온 공정에서 실시하므로 기판이 휘거나 변형되지 않는다.Next, as illustrated in FIG. 2, the solvent included in the precursor layer 20 is removed by a soft bake. Heat treatment may be performed for 80 to 100 seconds at a temperature of 90 ~ 110 ℃. The heat treatment is performed at a low temperature process of approximately 100 ° C. so that the substrate does not bend or deform.

이후 레이저(L)는 100nm 이상 500nm 이하의 파장의 레이저를 이용하여 전구체층(20)의 일부분에만 선택적으로 레이저를 조사하여 산화물 반도체를 형성한다. Thereafter, the laser L selectively irradiates only a portion of the precursor layer 20 using a laser having a wavelength of 100 nm or more and 500 nm or less to form an oxide semiconductor.

이처럼 레이저를 이용하여 전구체층의 일부분, 즉 트랜지스터의 반도체를 형성하기 위한 영역에만 레이저를 조사하기 때문에 기판 전체에 열이 전달되어 이로 인해서 기판이 변형되거나 하지 않는다. 조사되는 영역은 일정한 간격으로 배치되어 있으나 조사된 영역 사이의 간격은 조사된 영역에 비해서 수배 이상 멀기 때문에 기판 전체에 열이 퍼지지 않는다. Since the laser is irradiated only to a portion of the precursor layer, that is, the region for forming the semiconductor of the transistor by using the laser, heat is transferred to the entire substrate so that the substrate does not deform. The irradiated areas are arranged at regular intervals, but the distance between the irradiated areas is several times longer than the irradiated areas so that heat does not spread throughout the substrate.

레이저(L)는 다이오드 레이저(diod laser)를 이용하여 조사하거나, 도 3에서와 같이 램프(lamp)에서 발생하는 빛을 작은 마스크(small mask) 노광기를 통과시켜 일부분에만 광이 조사될 수 있도록 할 수 있다. 이때, 작은 마스크에 마이크로 렌즈 정렬기(micro lens array)를 장착함으로써 더욱 작은 영역에 광을 조사할 있다.The laser L may be irradiated using a diode laser, or as shown in FIG. 3, the light generated from the lamp may be passed through a small mask exposure machine so that only a portion of the light may be irradiated. Can be. In this case, light may be irradiated to a smaller area by attaching a micro lens array to a small mask.

즉, 마이크로 렌즈 정렬기는 렌즈의 크기를 조절함으로써 광이 집약되는 면적을 조절할 수 있는데 렌즈 면적의 1/10의 면적에 집약시킬 수 있다. 예를 들어, 렌즈의 면적이 200㎛일 경우 광이 집약되는 영역의 면적은 20㎛이 된다. 이처럼 광을 렌즈보다 작은 영역에 집약하면 광에너지가 모아지게 되므로 종래보다 적은 에너지로 산화물 반도체를 형성할 수 있다. That is, the micro lens aligner can adjust the area where the light is concentrated by adjusting the size of the lens, which can be concentrated in an area of 1/10 of the lens area. For example, if the area of the lens is 200 μm, the area of the area where light is concentrated is 20 μm. When the light is concentrated in a smaller area than the lens, the light energy is collected, so that an oxide semiconductor can be formed with less energy than before.

다음 도 4에 도시한 바와 같이, 기판(110)을 세정하여 산화물 반도체(154) 이외의 전구체층을 제거하여 기판(110) 위에 산화물 반도체(154)만 남긴다.Next, as shown in FIG. 4, the substrate 110 is cleaned to remove precursor layers other than the oxide semiconductor 154, leaving only the oxide semiconductor 154 on the substrate 110.

이때, 산화물 반도체(154)와 전구체층을 선택적으로 제거하기 위해서 전구체 용액에 포함된 용매로 세정하는 것이 바람직하다.At this time, in order to selectively remove the oxide semiconductor 154 and the precursor layer, it is preferable to wash with a solvent contained in the precursor solution.

전구체 용액은 형성하고자 하는 반도체의 종류에 따라서 적어도 하나 이상의 전구체를 포함할 수 있으며, 따라서 용매도 하나 이상 포함될 수 있다. 둘 이상의 혼합 용매를 사용할 경우 전구체층을 혼합 용매로 세정하거나, 혼합 용매에 포함된 용매 종류별로 각각 세정할 수도 있다.The precursor solution may include at least one precursor, depending on the type of semiconductor to be formed, and thus may include one or more solvents. When two or more mixed solvents are used, the precursor layer may be washed with the mixed solvent, or each of the solvent types included in the mixed solvent.

이상 설명한 본 발명에 따른 산화물 반도체를 형성하는 방법을 이용하여 액정 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에 대해서 설명한다.A thin film transistor array panel for a liquid crystal display device and a manufacturing method thereof will be described using the method for forming the oxide semiconductor according to the present invention described above.

도 5는 본 발명에 따른 박막 트랜지스터 기판의 배치도이고, 도 6은 도 5의 VI-VI선을 따라 잘라 도시한 단면도이고, 도 7은 도 6의 VII-VII선을 따라 잘라 도시한 단면도이다.5 is a layout view of a thin film transistor substrate according to the present invention, FIG. 6 is a cross-sectional view taken along the line VI-VI of FIG. 5, and FIG. 7 is a cross-sectional view taken along the line VII-VII of FIG. 6.

도 5 내지 7에 도시한 바와 같이, 투명 기판(110) 위에 게이트선(gate line)(121)이 형성되어 있다. 5 to 7, a gate line 121 is formed on the transparent substrate 110.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있으며, 다른 층 또는 외부 구동 회로와의 접속을 위해 넓은 끝 부분(129)을 포함한다.The gate line 121 transmits a gate signal and mainly extends in a horizontal direction, and includes a wide end portion 129 for connection with another layer or an external driving circuit.

게이트선(121)은 구리(Cu)로 이루어지며, 스퍼터 또는 도금법으로 형성할 수 있다. 도금법으로 형성할 경우 구리층 아래에 종자층(seed layer)이 형성될 수 있다. 종자층은 Ti, Ni 등으로 형성할 수 있다.The gate line 121 is made of copper (Cu) and may be formed by sputtering or plating. In the case of forming by a plating method, a seed layer may be formed under the copper layer. The seed layer can be formed from Ti, Ni, or the like.

게이트선(121) 위에는 제1 층간 절연막(180p)이 형성되어 있다. 제1 층간 절연막(180p)은 기판을 평탄화하는 유기 절연물로 형성할 수 있으며, 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. The first interlayer insulating layer 180p is formed on the gate line 121. The first interlayer insulating layer 180p may be formed of an organic insulator to planarize the substrate, and the organic insulator may have photosensitivity, and its dielectric constant is preferably about 4.0 or less.

제1 층간 절연막(180p) 위에는 게이트 전극(gate electrode)(124), 유지 전극선(storage line)(131) 및 데이터선(data line)(171)이 형성되어 있다. A gate electrode 124, a storage line 131, and a data line 171 are formed on the first interlayer insulating layer 180p.

게이트 전극(124), 유지 전극선(131) 및 데이터선(171)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 게이트 전극(124)은 이외에도 여러 가지 다양한 금속 또 는 도전체로 만들어질 수 있다.The gate electrode 124, the storage electrode line 131, and the data line 171 are preferably made of a refractory metal such as molybdenum, chromium, tantalum, and titanium, or an alloy thereof, and not shown. ) And a low resistance conductive film (not shown). Examples of the multilayer structure include a double layer of chromium or molybdenum (alloy) lower layer and an aluminum (alloy) upper layer, and a triple layer of molybdenum (alloy) lower layer and aluminum (alloy) interlayer and molybdenum (alloy) upper layer. However, the data line 171 and the gate electrode 124 may be made of various metals or conductors.

데이터선(171)은 데이터 전압을 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 다른 층 및 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다.The data line 171 transmits a data voltage and mainly extends in a vertical direction to intersect the gate line 121 and includes a wide end portion 179 for connection with another layer and an external driving circuit.

유지 전극선(131)은 소정의 전압을 인가 받으며 데이터선(171)과 거의 나란하게 뻗어 있어 게이트선(121)과 교차한다. 유지 전극선(131)은 유지 전극선(131)으로부터 좌, 우로 돌출된 유지 전극(133)을 포함한다.The storage electrode line 131 receives a predetermined voltage and extends in parallel with the data line 171 to cross the gate line 121. The storage electrode line 131 includes a storage electrode 133 protruding left and right from the storage electrode line 131.

유지 전극선(131)은 게이트선(121)과 함께 가로 방향으로 길게 형성될 수 있다.The storage electrode line 131 may be formed to extend in the horizontal direction together with the gate line 121.

게이트 전극(124), 유지 전극선(131) 및 데이터선(171) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 산화 규소(SiO2) 또는 질화 규소(SiNx) 따위로 형성될 수 있다.The gate insulating layer 140 is formed on the gate electrode 124, the storage electrode line 131, and the data line 171. The gate insulating layer 140 may be formed of silicon oxide (SiO 2) or silicon nitride (SiN x).

게이트 절연막(140) 위에는 산화물 반도체(154)가 형성되어 있다. 산화물 반도체(154)는 도 1 내지 3의 방법으로 형성한 산화물 반도체로 이루어진다. An oxide semiconductor 154 is formed on the gate insulating layer 140. The oxide semiconductor 154 is made of an oxide semiconductor formed by the method of FIGS.

산화물 반도체(154) 위에는 제2 층간 절연막(180q)이 형성되어 있다. 제2 층간 절연막(180q)은 질화규소와 산화규소 따위의 무기 물질로 형성할 수 있다. A second interlayer insulating layer 180q is formed on the oxide semiconductor 154. The second interlayer insulating layer 180q may be formed of an inorganic material such as silicon nitride and silicon oxide.

제2 층간 절연막(180q)은 반도체(154)를 노출하는 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b), 제2 층간 절연막(180q) 및 게이트 절연막(140)에는 데이터선(171) 및 게이트 전극(124)을 노출하는 접촉 구멍(184, 183b)이 형성되어 있고, 제2 층간 절연막(180q), 게이트 절연막(140) 및 제1 층간 절연막(180p)에는 게이트 선(121)을 노출하는 접촉 구멍(183a)이 형성되어 있다.The second interlayer insulating layer 180q may include a data line 171 in the first contact hole 185a and the second contact hole 185b exposing the semiconductor 154, the second interlayer insulating layer 180q, and the gate insulating layer 140. And contact holes 184 and 183b exposing the gate electrode 124, and exposing the gate line 121 to the second interlayer insulating layer 180q, the gate insulating layer 140, and the first interlayer insulating layer 180p. A contact hole 183a is formed.

제2 층간 절연막(180q) 위에는 드레인 전극(175)을 가지는 화소 전극(191), 제1 및 제2 연결부(83, 84) 그리고 접촉 보조 부재(81, 82)가 형성되어 있다.The pixel electrode 191 having the drain electrode 175, the first and second connection portions 83 and 84, and the contact auxiliary members 81 and 82 are formed on the second interlayer insulating layer 180q.

드레인 전극(175)은 접촉 구멍(185b)을 통해 산화물 반도체(154)와 연결되어 있고, 드레인 전극(175)은 화소 전극(191)과 동일한 물질로 형성되며 일체형으로 형성될 수 있다. The drain electrode 175 is connected to the oxide semiconductor 154 through the contact hole 185b, and the drain electrode 175 is formed of the same material as the pixel electrode 191 and may be integrally formed.

제1 연결부(83)는 접촉 구멍(183a, 183b)을 통해 게이트 전극(124) 및 게이트선(121)을 연결하고, 제2 연결부(84)는 접촉 구멍(184, 185a)을 통해 데이터선(171) 및 산화물 반도체(154)를 연결한다. The first connection portion 83 connects the gate electrode 124 and the gate line 121 through the contact holes 183a and 183b, and the second connection portion 84 connects the data line (via the contact holes 184 and 185a). 171 and the oxide semiconductor 154 are connected.

게이트 전극(124), 제2 연결부(84) 및 드레인 전극(175)은 반도체(154)와 함께 박막 트랜지스터(thin film transistor, TFT)(Q)를 이루며, 제2 연결부(84)는 박막 트랜지스터의 소스 전극으로 사용되며, 박막 트랜지스터(Q)의 채널(channel)은 제2 연결부(84)와 드레인 전극(175) 사이의 산화물 반도체(154)에 형성된다.The gate electrode 124, the second connector 84, and the drain electrode 175 form a thin film transistor (TFT) Q together with the semiconductor 154, and the second connector 84 is formed of the thin film transistor. Used as a source electrode, a channel of the thin film transistor Q is formed in the oxide semiconductor 154 between the second connection portion 84 and the drain electrode 175.

게이트선(121)에 입력되는 신호는 제1 연결부(83)를 통해 게이트 전극(124)에 전달되고, 데이터선(171)에 입력되는 신호는 제2 연결부(84)를 통해 반도체(154)에 전달된다. 게이트 신호가 온(on)되면 데이터 신호가 제2 연결부(84)를 통해서 화소 전극(191)에 전달된다.The signal input to the gate line 121 is transmitted to the gate electrode 124 through the first connector 83, and the signal input to the data line 171 is transmitted to the semiconductor 154 through the second connector 84. Delivered. When the gate signal is turned on, the data signal is transferred to the pixel electrode 191 through the second connector 84.

화소 전극(191), 제1 연결부(83), 제2 연결부(84) 및 접촉 보조 부재(81, 82)는 ITO 또는 IZO 따위의 투명 도전성 산화물(transparent conducting oxide)로 형성될 수 있다. 본 발명의 실시예에서는 산화물 반도체로 반도체를 형성하기 때 문에 오믹 컨택(ohmic contact)이 가능하여 산화물 반도체(154)와 화소 전극(191)을 이루는 도전성 산화물이 직접 접촉할 수 있다.The pixel electrode 191, the first connector 83, the second connector 84, and the contact assistants 81 and 82 may be formed of a transparent conducting oxide such as ITO or IZO. In the exemplary embodiment of the present invention, since the semiconductor is formed of an oxide semiconductor, ohmic contact is possible, and the conductive oxide forming the pixel electrode 191 may directly contact the oxide semiconductor 154.

화소 전극(191)은 유지 전극선(131) 및 유지 전극(133)과 중첩하여 유지 축전기를 형성한다.The pixel electrode 191 overlaps the storage electrode line 131 and the storage electrode 133 to form a storage capacitor.

본 발명의 실시예에서는 저저항의 구리로 게이트선(121)을 형성하고, 구리층의 두께로 인한 단차를 해소하기 위해서 유기 물질로 제1 층간 절연막을 형성한다. 그리고 유기 물질로 제1 층간 절연막을 형성하기 때문에 게이트선과의 기생 캡이 감소하여 게이트선의 신호 지연이 감소된다. In the embodiment of the present invention, the gate line 121 is formed of low-resistance copper, and the first interlayer insulating layer is formed of an organic material to eliminate the step caused by the thickness of the copper layer. In addition, since the first interlayer insulating layer is formed of an organic material, the parasitic cap with the gate line is reduced, thereby reducing the signal delay of the gate line.

또한, 본 발명의 실시예에서는 제1 층간 절연막(180p) 위에 게이트 전극(124)을 형성하기 때문에 게이트 전극(124)이 제1 층간 절연막의 유기 물질로 오염되는 것을 방지할 수 있어 화질 불량을 감소시킬 수 있다.In addition, in the embodiment of the present invention, since the gate electrode 124 is formed on the first interlayer insulating layer 180p, the gate electrode 124 may be prevented from being contaminated with the organic material of the first interlayer insulating layer, thereby reducing image quality defects. You can.

그럼 이러한 박막 트랜지스터 표시판의 제조 방법을 도 8 내지 도 15와 기 설명한 도 6 및 7을 참조하여 설명한다.Next, a method of manufacturing the thin film transistor array panel will be described with reference to FIGS. 8 to 15 and FIGS. 6 and 7.

도 8 내지 도 15는 도 6 및 도 7의 박막 트랜지스터 표시판을 제조하는 방법을 순서대로 도시한 단면도로, 도 5의 VI-VI선 및 VII-VII선을 따라 잘라 도시하였다.8 to 15 are cross-sectional views sequentially illustrating a method of manufacturing the thin film transistor array panel of FIGS. 6 and 7, and are cut along the lines VI-VI and VII-VII of FIG. 5.

도 8 및 9에 도시한 바와 같이, 기판(10) 위에 넓은 끝 부분(129)을 가지는 게이트선(121)을 형성한다. As shown in FIGS. 8 and 9, the gate line 121 having the wide end portion 129 is formed on the substrate 10.

게이트선(121)은 구리를 스퍼터링 따위로 증착한 후 패터닝하여 형성한다. 전해 도금 또는 무전해 도금 등을 이용하여 구리층을 형성할 수도 있다. 이때 구 리층은 씨앗층 위에 도금된다. The gate line 121 is formed by depositing copper by sputtering and patterning the same. The copper layer may be formed using electrolytic plating or electroless plating or the like. The copper layer is then plated over the seed layer.

도 10 및 도 11에 도시한 바와 같이, 게이트선(121) 위에 유기 물질을 도포하여 제1 층간 절연막(180p)을 형성한다. 제1 층간 절연막(180p)은 기판을 평탄화한다. 10 and 11, an organic material is coated on the gate line 121 to form a first interlayer insulating layer 180p. The first interlayer insulating layer 180p flattens the substrate.

그리고 제1 층간 절연막(180p) 위에 금속을 증착한 후 패터닝하여 게이트 전극(124), 유지 전극선(131) 및 넓은 끝 부분(179)을 가지는 데이터선(171)을 형성한다. The metal is deposited on the first interlayer insulating layer 180p and then patterned to form a data line 171 having a gate electrode 124, a storage electrode line 131, and a wide end portion 179.

도 12 및 도 13에 도시한 바와 같이, 게이트 전극(124), 유지 전극선(131) 및 데이터선(171) 위에 게이트 절연막(140)을 형성한다. 12 and 13, a gate insulating layer 140 is formed on the gate electrode 124, the storage electrode line 131, and the data line 171.

그리고 게이트 절연막(140) 위에 전구체 용액을 도포하여 전구체층을 형성한다. 전구체층은 도 1에서와 같은 방법으로 형성할 수 있다.The precursor solution is coated on the gate insulating layer 140 to form a precursor layer. The precursor layer can be formed in the same manner as in FIG.

이후, 열처리로 전구체층의 용매를 제거하고 도 2에서와 같은 방법으로 마이크로 렌즈를 포함하는 노광기를 이용하여 전구체층의 일부분에 레이저를 조사하여 산화물 반도체(154)를 형성한다. 그리고 도 4에서와 같은 방법으로 세정하여 산화물 반도체(154)를 제외한 전구체층을 제거한다.Thereafter, the solvent of the precursor layer is removed by heat treatment, and the oxide semiconductor 154 is formed by irradiating a laser to a portion of the precursor layer using an exposure apparatus including a micro lens in the same manner as in FIG. 2. 4, the precursor layer except for the oxide semiconductor 154 is removed by cleaning in the same manner as in FIG. 4.

다음 도 14 및 도 15에 도시한 바와 같이, 산화물 반도체(154) 위에 제2 층간 절연막(180q)을 형성한다. Next, as shown in FIGS. 14 and 15, a second interlayer insulating film 180q is formed on the oxide semiconductor 154.

제2 층간 절연막(180q), 게이트 절연막(140) 및 제1 층간 절연막(180p)을 식각하여 반도체(154)를 노출하는 제1 및 제2 접촉 구멍(185a, 185b), 데이터선(171) 및 게이트 전극(124)을 노출하는 접촉 구멍(184, 183b), 게이트선(121)을 노출하는 접촉 구멍(183a)을 형성한다.First and second contact holes 185a and 185b exposing the semiconductor 154 by etching the second interlayer insulating layer 180q, the gate insulating layer 140, and the first interlayer insulating layer 180p, the data line 171, and the like. Contact holes 184 and 183b exposing the gate electrode 124 and contact holes 183a exposing the gate line 121 are formed.

다음 도 6 및 도 7에 도시한 바와 같이, 제2 층간 절연막(180q) 위에 투명 도전 산화막을 형성한 후 패터닝하여 접촉 구멍(185b)을 통해 반도체(154)와 연결되는 화소 전극(191), 접촉 구멍(183a, 183b)을 통해 게이트 전극(124) 및 게이트선(121)을 연결하는 제1 연결부(83), 접촉 구멍(184, 185a)을 통해 데이터선(171) 및 반도체(154)을 연결하는 제2 연결부(84) 및 접촉 구멍(181, 182)를 통해 각각 게이트선(121)의 끝 부분(129)와 데이터선(171)의 끝 부분(179)과 연결되는 접촉 보조 부재(81, 82)를 형성한다.Next, as illustrated in FIGS. 6 and 7, the transparent conductive oxide film is formed on the second interlayer insulating layer 180q, and then patterned to contact the pixel electrode 191 connected to the semiconductor 154 through the contact hole 185b. The first connection portion 83 connecting the gate electrode 124 and the gate line 121 through the holes 183a and 183b, and the data line 171 and the semiconductor 154 through the contact holes 184 and 185a. A contact auxiliary member 81 connected to an end portion 129 of the gate line 121 and an end portion 179 of the data line 171 through the second connection portion 84 and the contact holes 181 and 182, respectively. 82).

도 16은 본 발명의 다른 실시예에 다른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 17은 도 16의 박막 트랜지스터 표시판을 XVII-XVII선을 따라 잘라 도시한 단면도이다. FIG. 16 is a layout view illustrating a structure of a thin film transistor array panel for another liquid crystal display according to another exemplary embodiment. FIG. 17 is a cross-sectional view of the thin film transistor array panel of FIG. 16 taken along the line XVII-XVII.

도 16 및 도 17에 도시한 바와 같이, 절연 기판(110) 위에 가로 방향으로 게이트선(121)이 형성되어 있다. 게이트선(121)의 일부는 돌출된 형태로 복수의 게이트 전극(124)을 이루고 있다.As shown in FIG. 16 and FIG. 17, the gate line 121 is formed on the insulating substrate 110 in the horizontal direction. A portion of the gate line 121 protrudes to form a plurality of gate electrodes 124.

게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 하부막과 상부막의 조합의 예로는, 알루미늄/몰리브 덴, 또는 알루미늄-네오디뮴(Nd)/몰리브덴을 들 수 있다.The gate line 121 includes a conductive film made of an aluminum-based metal such as aluminum (Al) or an aluminum alloy. In addition to the conductive film, the gate line 121 may be formed of a physical layer with another material, in particular, indium tin oxide (ITO) or indium zinc oxide (IZO). Multi-layered film including other conductive films made of chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum (Mo) and their alloys (eg, molybdenum-tungsten (MoW) alloys) having good chemical and electrical contact properties. It may have a structure. Examples of the combination of the lower film and the upper film include aluminum / molybdenum or aluminum-neodymium (Nd) / molybdenum.

또한, 게이트선(121)은 도 4 내지 도 6에서와 같이 구리로 형성할 수도 있다.In addition, the gate line 121 may be formed of copper as shown in FIGS. 4 to 6.

게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있고, 게이트 절연막(140) 상부에는 산화물 반도체(154)가 형성되어 있다.A gate insulating layer 140 is formed on the gate line 121, and an oxide semiconductor 154 is formed on the gate insulating layer 140.

산화물 반도체(154) 및 게이트 절연막(140) 위에는 데이터선(171)과 드레인 전극(175)이 형성되어 있다. The data line 171 and the drain electrode 175 are formed on the oxide semiconductor 154 and the gate insulating layer 140.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 소스 전극(173)을 포함하고, 소스 전극(173)은 U자 형태로 형성되어 있다. 드레인 전극(175)는 소스 전극(173)으로 둘러싸여 있다.The data line 171 mainly extends in the vertical direction and crosses the gate line 121. A source electrode 173 extends from the data line 171 toward the drain electrode 175, and the source electrode 173 is formed in a U shape. The drain electrode 175 is surrounded by the source electrode 173.

데이터선(171) 및 드레인 전극(175)은 게이트선과 동일한 물질로 형성할 수 있다.The data line 171 and the drain electrode 175 may be formed of the same material as the gate line.

데이터선(171), 드레인 전극(175) 및 노출된 산화물 반도체(154) 위에는 보호막(180)이 형성되어 있다. The passivation layer 180 is formed on the data line 171, the drain electrode 175, and the exposed oxide semiconductor 154.

보호막(180)에는 드레인 전극(175)을 드러내는 접촉 구멍(185)을 포함하고, 보호막(180) 위에는 IZO 또는 ITO와 같은 투명 물질 또는 불투명한 금속으로 이루어진 화소 전극(191)이 형성되어 있다.The passivation layer 180 includes a contact hole 185 exposing the drain electrode 175, and a pixel electrode 191 made of a transparent material such as IZO or ITO or an opaque metal is formed on the passivation layer 180.

화소 전극(191)은 접촉구(185)를 통하여 드레인 전극(175)과 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. The pixel electrode 191 is connected to the drain electrode 175 through the contact hole 185 to receive a data voltage from the drain electrode 175.

본 발명에 따른 산화물 반도체 제조 방법은 트랜지스터 및 이를 포함하는 표 시 장치뿐 아니라 반도체가 필요한 어떠한 소자에도 동일하게 적용할 수 있다. 또한, 이상의 실시예에 설명한 구조에 한정되지 않고 탑 게이트, 바텀 게이트 등 어떠한 구조의 트랜지스터에도 동일하게 적용할 수 있다.The oxide semiconductor manufacturing method according to the present invention can be equally applied to any device requiring a semiconductor as well as a transistor and a display device including the same. In addition, the present invention is not limited to the structure described in the above embodiments, and can be similarly applied to transistors of any structure such as a top gate and a bottom gate.

이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of the invention.

도 1 내지 도 4는 본 발명의 한 실시예에 따른 용액을 이용하여 산화물 반도체를 형성하는 방법을 순서대로 도시한 도면이다.1 to 4 are diagrams sequentially illustrating a method of forming an oxide semiconductor using a solution according to an embodiment of the present invention.

도 5는 본 발명에 따른 박막 트랜지스터 기판의 배치도이다.5 is a layout view of a thin film transistor substrate according to the present invention.

도 6은 도 5의 VI-VI선을 따라 잘라 도시한 단면도이다.FIG. 6 is a cross-sectional view taken along the line VI-VI of FIG. 5.

도 7은 도 5의 VII-VII선을 따라 잘라 도시한 단면도이다.FIG. 7 is a cross-sectional view taken along the line VII-VII of FIG. 5.

도 8 내지 도 15는 도 5 내지 도 7의 박막 트랜지스터 표시판을 제조하는 방법을 순서대로 도시한 단면도로, 도 5의 VI-VI선 및 VII-VII선을 따라 잘라 도시하였다.8 to 15 are cross-sectional views sequentially illustrating a method of manufacturing the thin film transistor array panel of FIGS. 5 to 7, and are cut along the lines VI-VI and VII-VII of FIG. 5.

도 16은 본 발명의 다른 실시예에 다른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이다.FIG. 16 is a layout view illustrating a structure of a thin film transistor array panel for a liquid crystal display according to another embodiment of the present invention.

도 17은 도 16의 박막 트랜지스터 표시판을 XVII-XVII선을 따라 잘라 도시한 단면도이다. 17 is a cross-sectional view of the thin film transistor array panel of FIG. 16 taken along the line XVII-XVII.

<주요 구성 요소의 도면 부호><Drawings of major components>

20: 전구체층 30: 신호선20: precursor layer 30: signal line

81, 82: 접촉 보조 부재 83, 84: 연결부재81, 82: contact auxiliary member 83, 84: connecting member

110: 기판 121, 129: 게이트선110: substrate 121, 129: gate line

124: 게이트 전극 131: 유지 전극선124: gate electrode 131: sustain electrode line

133: 유지 전극133: sustain electrode

140: 게이트 절연막 154: 반도체140: gate insulating film 154: semiconductor

171, 179: 게이트선171, 179: gate line

173: 소스 전극 175: 드레인 전극173: source electrode 175: drain electrode

180: 보호막180: shield

180p: 제1 층간 절연막180p: first interlayer insulating film

180q: 제2 층간 절연막180q: second interlayer insulating film

181, 182, 183a, 183b, 184, 185, 185a, 185b: 접촉 구멍 181, 182, 183a, 183b, 184, 185, 185a, 185b: contact hole

191: 화소 전극191: pixel electrode

Claims (33)

절연 기판 전면에 산화물 반도체용 전구체 용액을 도포하여 전구체층을 형성하는 단계,Applying a precursor solution for an oxide semiconductor to the entire surface of the insulating substrate to form a precursor layer, 상기 전구체층의 일부를 산화하여 산화물 반도체를 형성하는 단계,Oxidizing a portion of the precursor layer to form an oxide semiconductor, 상기 산화물 반도체 이외의 전구체층을 제거하는 단계Removing precursor layers other than the oxide semiconductor 를 포함하는 트랜지스터용 반도체 형성 방법.A semiconductor forming method for a transistor comprising a. 제1항에서,In claim 1, 상기 전구체층을 제거하는 단계는Removing the precursor layer is 상기 전구체 용액의 용매로 세정하여 제거하는 트랜지스터용 반도체 형성 방법.The semiconductor formation method for transistors which wash and remove with the solvent of the said precursor solution. 제2항에서,3. The method of claim 2, 상기 용매는 알코올류인 트랜지스터용 반도체 형성 방법.The solvent is a semiconductor forming method for a transistor is an alcohol. 제3항에서,4. The method of claim 3, 상기 용매는 메탄올, 에탄올, 프로판올, 이소프로판올, 2-메톡시에탄올, 2-에톡시에탄올, 2-프로폭시에탄올 2-부톡시에탄올, 부타디올, 메틸셀로솔브, 에틸셀로솔브, 에틸렌글리콜, 디에틸렌글리콜메틸에테르, 디에틸렌글리콜에틸에테르, 디 프로필렌글리콜메틸에테르, 톨루엔, 크실렌, 헥산, 헵탄, 옥탄, 에틸아세테이트, 부틸아세테이트, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에틸에테르, 메틸메톡시프로피온산, 에틸에톡시프로피온산, 에틸락트산, 프로필렌글리콜메틸에테르아세테이트, 프로필렌글리콜메틸에테르, 프로필렌글리콜프로필에테르, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트, 디에틸렌글리콜메틸아세테이트, 디에틸렌글리콜에틸아세테이트, 아세톤, 메틸이소부틸케톤, 시클로헥사논, 디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMAc), N-메틸-2-피롤리돈, γ-부틸로락톤, 디에틸에테르, 에틸렌글리콜디메틸에테르, 디글라임, 테트라히드로퓨란, 아세틸아세톤 및 아세토니트릴에서 선택된 적어도 하나를 포함하는 트랜지스터용 반도체 형성 방법.The solvent is methanol, ethanol, propanol, isopropanol, 2-methoxyethanol, 2-ethoxyethanol, 2-propoxyethanol 2-butoxyethanol, butadiol, methyl cellosolve, ethyl cellosolve, ethylene glycol, Diethylene glycol methyl ether, diethylene glycol ethyl ether, dipropylene glycol methyl ether, toluene, xylene, hexane, heptane, octane, ethyl acetate, butyl acetate, diethylene glycol dimethyl ether, diethylene glycol dimethyl ethyl ether, methyl methoxy Propionic acid, ethyl ethoxy propionic acid, ethyl lactic acid, propylene glycol methyl ether acetate, propylene glycol methyl ether, propylene glycol propyl ether, methyl cellosolve acetate, ethyl cellosolve acetate, diethylene glycol methyl acetate, diethylene glycol ethyl acetate, Acetone, methyl isobutyl ketone, cyclohexanone, dimethylformamide (DMF), N, N- At least one selected from methyl acetamide (DMAc), N-methyl-2-pyrrolidone, γ-butylolactone, diethyl ether, ethylene glycol dimethyl ether, diglyme, tetrahydrofuran, acetylacetone and acetonitrile A semiconductor forming method for a transistor. 제2항에서,3. The method of claim 2, 상기 전구체층을 형성하는 단계는Forming the precursor layer is 상기 용액을 도포한 후 열처리로 상기 전구체층의 용매를 제거하는 단계를 더 포함하는 트랜지스터용 반도체 형성 방법.And removing the solvent of the precursor layer by heat treatment after applying the solution. 제5항에서,In claim 5, 상기 열처리는 90~110℃의 온도에서 80~100초 동안 진행하는 트랜지스터용 반도체 형성 방법.The heat treatment is a semiconductor forming method for a transistor to proceed for 80 to 100 seconds at a temperature of 90 ~ 110 ℃. 제5항에서,In claim 5, 상기 산화는 상기 전구체층에 레이저를 조사하여 진행하는 트랜지스터용 반도체 형성 방법.And the oxidation proceeds by irradiating the precursor layer with a laser. 제7항에서,In claim 7, 상기 레이저 조사는 노광기에 MLA 렌즈를 장착하여 조사하는 트랜지스터용 반도체 형성 방법.The laser irradiation method for forming a semiconductor for a transistor to irradiate the MLA lens mounted on the exposure machine. 제8항에서,In claim 8, 상기 레이저 조사는 100nm이상 500nm이하의 파장을 사용하는 트랜지스터용 반도체 형성 방법.The laser irradiation method for forming a semiconductor for transistors using a wavelength of 100nm or more and 500nm or less. 제2항에서,3. The method of claim 2, 상기 산화는 상기 전구체층에 레이저를 조사하여 진행하는 트랜지스터용 반도체 형성 방법.And the oxidation proceeds by irradiating the precursor layer with a laser. 제10항에서,In claim 10, 상기 레이저 조사는 노광기에 MLA 렌즈를 장착하여 조사하는 트랜지스터용 반도체 형성 방법.The laser irradiation method for forming a semiconductor for a transistor to irradiate the MLA lens mounted on the exposure machine. 제11항에서,In claim 11, 상기 레이저 조사는 100nm이상 500nm이하의 파장을 사용하는 트랜지스터용 반도체 형성 방법.The laser irradiation method for forming a semiconductor for transistors using a wavelength of 100nm or more and 500nm or less. 제1항에서,In claim 1, 상기 전구체층을 형성하는 단계는Forming the precursor layer is 상기 용액을 도포한 후 열처리로 상기 전구체층의 용매를 제거하는 단계를 더 포함하는 트랜지스터용 반도체 형성 방법.And removing the solvent of the precursor layer by heat treatment after applying the solution. 제13항에서,The method of claim 13, 상기 열처리는 90~110℃의 온도에서 80~100초 동안 진행하는 트랜지스터용 반도체 형성 방법.The heat treatment is a semiconductor forming method for a transistor to proceed for 80 to 100 seconds at a temperature of 90 ~ 110 ℃. 제13항에서,The method of claim 13, 상기 산화는 상기 전구체층에 레이저를 조사하여 진행하는 트랜지스터용 반도체 형성 방법.And the oxidation proceeds by irradiating the precursor layer with a laser. 제15항에서,16. The method of claim 15, 상기 레이저 조사는 노광기에 MLA 렌즈를 장착하여 조사하는 트랜지스터용 반도체 형성 방법.The laser irradiation method for forming a semiconductor for a transistor to irradiate the MLA lens mounted on the exposure machine. 제16항에서,The method of claim 16, 상기 레이저 조사는 100nm이상 500nm이하의 파장을 사용하는 트랜지스터용 반도체 형성 방법.The laser irradiation method for forming a semiconductor for transistors using a wavelength of 100nm or more and 500nm or less. 제1항에서,In claim 1, 상기 산화는 상기 전구체층에 레이저를 조사하여 진행하는 트랜지스터용 반도체 형성 방법.And the oxidation proceeds by irradiating the precursor layer with a laser. 제18항에서,The method of claim 18, 상기 레이저 조사는 노광기에 MLA 렌즈를 장착하여 조사하는 트랜지스터용 반도체 형성 방법.The laser irradiation method for forming a semiconductor for a transistor to irradiate the MLA lens mounted on the exposure machine. 제19항에서,The method of claim 19, 상기 레이저 조사는 100nm이상 500nm이하의 파장을 사용하는 트랜지스터용 반도체 형성 방법.The laser irradiation method for forming a semiconductor for transistors using a wavelength of 100nm or more and 500nm or less. 제1항에서,In claim 1, 상기 전구체 용액은 슬릿 코팅, 영역 인쇄 방법, 잉크젯 인쇄 방법, 스핀코팅, 딥코팅, 바코팅, 스크린 인쇄, 슬라이드 코팅, 롤코팅, 스프레이 코팅, 딥-펜, 나노 디스펜싱 중 어느 하나로 형성하는 트랜지스터용 반도체 형성 방법.The precursor solution is a transistor for forming any one of slit coating, area printing method, inkjet printing method, spin coating, dip coating, bar coating, screen printing, slide coating, roll coating, spray coating, dip-pen, nano dispensing Semiconductor formation method. 제1항에서,In claim 1, 상기 전구체 용액은 금속 화합물, 용액 안정제 및 용매를 포함하고,The precursor solution comprises a metal compound, a solution stabilizer and a solvent, 상기 금속 화합물은 질화물, 염, 수화물 중 선택된 적어도 하나를 포함하는 트랜지스터용 반도체 형성 방법.And said metal compound comprises at least one selected from nitride, salt, and hydrate. 제22항에서,The method of claim 22, 상기 염은 아세테이트(acetate), 카르보닐(carbonyl), 탄산염(carbonate), 질산염(nitrate), 황산염(sulfate), 인산염(phosphate) 및 염화염(halide) 중 선택된 하나인 트랜지스터용 반도체 형성 방법.Wherein the salt is one selected from acetate, carbonyl, carbonate, nitrate, sulfate, phosphate, and chloride. 제22항에서,The method of claim 22, 상기 금속은 lithium(Li), sodium(Na), potassium(K), rubidium(Rb), cesium(Cs), beryllium(Be), magnesium(Mg), calcium(Ca), strontium(Sr), barium(Ba), titanium(Ti), zirconium(Zr), hafnium(Hf), vanadium(V), niobium(Nb), tantalum(Ta), chromium(Cr), molybdenum(Mo), tungsten(W), manganese(Mn), technetium(Tc), rhenium(Re), iron(Fe), ruthenium(Ru), osmonium(Os), cobalt(Co), rhodium(Rh), iridium(Ir), nickel(Ni), palladium(Pd), platinum(Pt), copper(Cu), silver(Ag), gold(Au), cadmium(Cd), mercury(Hg), boron(B), aluminum(Al), gallium(Ga), indium(In), thalium(Tl), silicon(Si), germanium(Ge), tin(Sn), lead(Pb), phosphorus(P), arsenic(As), antimony(Sb), bismuth(Bi) 중 선택된 하나인 트랜지스터용 반도체 형성 방법.The metal is lithium (Li), sodium (Na), potassium (K), rubidium (Rb), cesium (Cs), beryllium (Be), magnesium (Mg), calcium (Ca), strontium (Sr), barium ( Ba), titanium (Ti), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), chromium (Cr), molybdenum (Mo), tungsten (W), manganese ( Mn), technetium (Tc), rhenium (Re), iron (Fe), ruthenium (Ru), osmonium (Os), cobalt (Co), rhodium (Rh), iridium (Ir), nickel (Ni), palladium ( Pd), platinum (Pt), copper (Cu), silver (Ag), gold (Au), cadmium (Cd), mercury (Hg), boron (B), aluminum (Al), gallium (Ga), indium ( In), thalium (Tl), silicon (Si), germanium (Ge), tin (Sn), lead (Pb), phosphorus (P), arsenic (As), antimony (Sb), bismuth (Bi) The semiconductor formation method for phosphorus transistors. 제1항에서,In claim 1, 상기 전구체층은 50Å이상의 두께로 형성하는 트랜지스터용 반도체 형성 방법.And the precursor layer is formed to a thickness of 50 GPa or more. 제1항에서,In claim 1, 상기 절연 기판은 유리 또는 플라스틱인 트랜지스터용 반도체 형성 방법.And said insulating substrate is glass or plastic. 절연 기판 전면에 산화물 반도체용 전구체 용액을 도포하여 전구체층을 형성하는 단계,Applying a precursor solution for an oxide semiconductor to the entire surface of the insulating substrate to form a precursor layer, 상기 전구체층에 레이저를 조사하여 산화물 반도체를 형성하는 단계,Irradiating a laser to the precursor layer to form an oxide semiconductor, 상기 산화물 반도체와 중첩하는 게이트 전극을 형성하는 단계,Forming a gate electrode overlapping the oxide semiconductor; 상기 산화물 반도체와 중첩하며 상기 게이트 전극을 중심으로 서로 마주하는 소스 전극 및 드레인 전극을 형성하는 단계Forming a source electrode and a drain electrode which overlap the oxide semiconductor and face each other with respect to the gate electrode; 를 포함하는 트랜지스터의 제조 방법.Method of manufacturing a transistor comprising a. 제27항에서,The method of claim 27, 상기 전구체층을 제거하는 단계는Removing the precursor layer is 상기 전구체 용액의 용매로 세정하여 제거하는 트랜지스터의 제조 방법.A method of manufacturing a transistor which is washed with a solvent of the precursor solution and removed. 제27항에서,The method of claim 27, 상기 전구체층을 형성하는 단계는Forming the precursor layer is 상기 용액을 도포한 후 열처리로 상기 전구체층의 용매를 제거하는 단계를 더 포함하는 트랜지스터의 제조 방법.And removing the solvent of the precursor layer by heat treatment after applying the solution. 제27항에서,The method of claim 27, 상기 산화는 상기 전구체층에 레이저를 조사하여 진행하는 트랜지스터의 제조 방법.And the oxidation proceeds by irradiating the precursor layer with a laser. 제30항에서,The method of claim 30, 상기 레이저 조사는 노광기에 MLA 렌즈를 장착하여 조사하는 트랜지스터의 제조 방법.The laser irradiation method of manufacturing a transistor to irradiate the MLA lens mounted on the exposure machine. 제27항에서,The method of claim 27, 상기 전구체 용액은 슬릿 코팅, 영역 인쇄 방법, 잉크젯 인쇄 방법, 스핀코팅, 딥코팅, 바코팅, 스크린 인쇄, 슬라이드 코팅, 롤코팅, 스프레이 코팅, 딥-펜, 나노 디스펜싱 중 어느 하나로 분사하는 트랜지스터의 제조 방법.The precursor solution may include a slit coating, an area printing method, an inkjet printing method, a spin coating, a dip coating, a bar coating, a screen printing, a slide coating, a roll coating, a spray coating, a dip pen, and a nano-dispensing spray of a transistor. Manufacturing method. 제27항에서,The method of claim 27, 상기 게이트 전극, 소스 전극 및 드레인 전극은 구리로 형성하는 트랜지스터의 제조 방법.And the gate electrode, the source electrode and the drain electrode are made of copper.
KR1020090112818A 2009-11-20 2009-11-20 Method of manufacturing semiconductor for transistor and method of manufacturing the transistor KR20110056127A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090112818A KR20110056127A (en) 2009-11-20 2009-11-20 Method of manufacturing semiconductor for transistor and method of manufacturing the transistor
US12/829,977 US8460985B2 (en) 2009-11-20 2010-07-02 Method of manufacturing semiconductor for transistor and method of manufacturing the transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090112818A KR20110056127A (en) 2009-11-20 2009-11-20 Method of manufacturing semiconductor for transistor and method of manufacturing the transistor

Publications (1)

Publication Number Publication Date
KR20110056127A true KR20110056127A (en) 2011-05-26

Family

ID=44062394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090112818A KR20110056127A (en) 2009-11-20 2009-11-20 Method of manufacturing semiconductor for transistor and method of manufacturing the transistor

Country Status (2)

Country Link
US (1) US8460985B2 (en)
KR (1) KR20110056127A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373195B1 (en) * 2012-07-06 2014-03-14 연세대학교 산학협력단 A composition for oxide semiconductor, preparation methods thereof, methods of forming the oxide semiconductor thin film, methods of fomring an electrical device and an electrical device formed thereby
KR101415748B1 (en) * 2011-06-09 2014-08-06 연세대학교 산학협력단 A composition for oxide semiconductor, preparation methods thereof, methods of forming the oxide semiconductor thin film, methods of fomring an electrical device and an electrical device formed thereby

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110060479A (en) 2009-11-30 2011-06-08 삼성모바일디스플레이주식회사 Tft having oxide semiconductor layer as ohmic contact layer and method of fabricating the same
KR102581069B1 (en) * 2010-02-05 2023-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
JP5929132B2 (en) * 2011-11-30 2016-06-01 株式会社リコー Metal oxide thin film forming coating liquid, metal oxide thin film manufacturing method, and field effect transistor manufacturing method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280324A (en) 2001-03-16 2002-09-27 Sony Corp Laser
US6960035B2 (en) * 2002-04-10 2005-11-01 Fuji Photo Film Co., Ltd. Laser apparatus, exposure head, exposure apparatus, and optical fiber connection method
US7208401B2 (en) * 2004-03-12 2007-04-24 Hewlett-Packard Development Company, L.P. Method for forming a thin film
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP4767616B2 (en) 2005-07-29 2011-09-07 富士フイルム株式会社 Semiconductor device manufacturing method and semiconductor device
JP2007142451A (en) 2007-01-22 2007-06-07 Nec Corp Insulating layer, insulating layer pattern, thin film transistor, liquid crystal display, and liquid pattern formation device
KR100991559B1 (en) 2007-04-13 2010-11-04 주식회사 엘지화학 Method for manufacturing thin film transistor and thin film transistor manufactured by the method
KR100982395B1 (en) 2007-04-25 2010-09-14 주식회사 엘지화학 Thin film transistor and method for preparing the same
KR100814901B1 (en) 2007-05-22 2008-03-19 한국전자통신연구원 Method for preparing oxide thin film transistor using dry etching process
KR20090002841A (en) 2007-07-04 2009-01-09 삼성전자주식회사 Oxide semiconductor, thin film transistor comprising the same and manufacturing method
JP2009026852A (en) 2007-07-18 2009-02-05 Konica Minolta Holdings Inc Oxide semiconductor thin film and thin film transistor, and manufacturing method thereof
JP5268132B2 (en) 2007-10-30 2013-08-21 富士フイルム株式会社 Oxide semiconductor element and manufacturing method thereof, thin film sensor, and electro-optical device
WO2009081862A1 (en) * 2007-12-26 2009-07-02 Konica Minolta Holdings, Inc. Metal oxide semiconductor, process for producing the metal oxide semiconductor, semiconductor element, and thin-film transistor
JP2010010175A (en) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc Thin film transistor, and method of manufacturing thin film transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101415748B1 (en) * 2011-06-09 2014-08-06 연세대학교 산학협력단 A composition for oxide semiconductor, preparation methods thereof, methods of forming the oxide semiconductor thin film, methods of fomring an electrical device and an electrical device formed thereby
KR101373195B1 (en) * 2012-07-06 2014-03-14 연세대학교 산학협력단 A composition for oxide semiconductor, preparation methods thereof, methods of forming the oxide semiconductor thin film, methods of fomring an electrical device and an electrical device formed thereby

Also Published As

Publication number Publication date
US8460985B2 (en) 2013-06-11
US20110124152A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
KR100220207B1 (en) Semiconductor device and the manufacturing method thereof
US6897135B2 (en) Method for fabricating metal interconnections
US6791144B1 (en) Thin film transistor and multilayer film structure and manufacturing method of same
US8049830B2 (en) Liquid crystal display device and fabrication method thereof
US7291439B2 (en) Photoresist composition, method for forming film pattern using the same, and method for manufacturing thin film transistor array panel using the same
KR101846589B1 (en) Thin film semiconductor device and method for manufacturing thin film semiconductor device
KR20100130850A (en) Thin film transistor array panel and method of fabricating the same
US20080314628A1 (en) Method of forming metal pattern, patterned metal structure, and thin film transistor-liquid crystal displays using the same
KR100815376B1 (en) Novel Method for forming Metal Pattern and Flat Panel Display using the Metal Pattern
KR101910969B1 (en) Composition for oxide semiconductor and method for manufacturing thin-film transistor substrate using the same
KR20110056127A (en) Method of manufacturing semiconductor for transistor and method of manufacturing the transistor
TW200933945A (en) Organic transistor, organic transistor array, and display device
US9263467B2 (en) Thin film transistor array panel and manufacturing method thereof
US9082795B2 (en) Precursor composition of oxide semiconductor and thin film transistor substrate including oxide semiconductor
US20080093334A1 (en) Method of producing thin film transistor substrate
US8202758B2 (en) Thin film transistor array panel and method of manufacturing the same
US20120097962A1 (en) Polysilicon thin film transistor having copper bottom gate structure and method of making the same
US20090159888A1 (en) Display panel and method for manufacturing the same
KR101801845B1 (en) Method of manufacturing oxide semiconductor
KR20130103077A (en) Composition for oxide semiconductor and method of manufacturing a thin film transistor using the same
CN112864174B (en) TFT array substrate, preparation method thereof and display device
KR20080010957A (en) Method for preparing thin film transistor, thin film transistor prepared by the method, and liquid crystal display device having the same
KR20130016696A (en) Thin film transistor substrate and method of fabricating the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment