[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20110055985A - 스택 패키지 - Google Patents

스택 패키지 Download PDF

Info

Publication number
KR20110055985A
KR20110055985A KR1020090112634A KR20090112634A KR20110055985A KR 20110055985 A KR20110055985 A KR 20110055985A KR 1020090112634 A KR1020090112634 A KR 1020090112634A KR 20090112634 A KR20090112634 A KR 20090112634A KR 20110055985 A KR20110055985 A KR 20110055985A
Authority
KR
South Korea
Prior art keywords
bonding
semiconductor chip
bump
stack package
substrate
Prior art date
Application number
KR1020090112634A
Other languages
English (en)
Inventor
이웅선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090112634A priority Critical patent/KR20110055985A/ko
Publication of KR20110055985A publication Critical patent/KR20110055985A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

스택 패키지가 개시되어 있다. 개시된 스택 패키지는, 상면에 접속 패드가 형성된 기판과, 상면에 본딩 패드를 구비하며 상기 접속 패드 일측의 상기 기판 상면에 상기 본딩 패드가 노출되도록 계단 형태로 스택된 적어도 2개 이상의 반도체 칩들과, 상기 반도체 칩들 중 최상부에 위치하는 반도체 칩을 제외한 나머지 반도체 칩들의 상기 본딩 패드들 및 상기 기판의 상기 접속 패드상에 각각 형성되며 적어도 1개 이상의 범프가 적층된 구조의 범프군(群)들과, 상기 최상부에 위치하는 반도체 칩의 본딩 패드와 상기 범프군들을 전기적으로 연결하는 본딩 와이어를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 본딩 와이어의 길이 및 루프 높이가 감소되므로 본딩 와이어 결선의 자유도가 향상되고, 본딩 와이어들간 접촉에 따른 불량이 방지된다. 또한, 본딩 와이어로 인한 스택 패키지의 사이즈 증가가 감소되므로 스택 패키지의 경박단소화를 이룰 수 있다.

Description

스택 패키지{STACK PACKAGE}
본 발명은 스택 패키지에 관한 것으로, 보다 상세하게는 본딩 와이어의 길이를 줄이기에 적합한 스택 패키지에 관한 것이다.
전기·전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 모듈을 제공하기 위한 방법으로는 메모리 칩의 용량 증대, 다시 말해 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다. 그러나, 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발시간을 필요로 한다. 따라서, 고용량의 반도체 모듈을 제공하기 위한 다른 방법으로서 스택(stack) 기술이 제안되었다.
이러한 스택 기술은, 적어도 2개 이상의 반도체 칩을 수직으로 쌓아 올리는 것으로서, 이러한 스택 기술에 의한 스택 패키지는 메모리 용량 증대는 물론, 실장 밀도 및 실장 면적 사용의 효율성 측면에서 이점이 있다.
도 1은 종래 기술에 따른 스택 패키지를 도시한 단면도이다.
도 1을 참조하면, 스택 패키지는 적어도 2개 이상의 반도체 칩(110)들이 기판(120) 상에 접착제(114)를 매개로 스택되고, 각 반도체 칩(110)의 본딩 패드(112)와 기판(120)의 접속 패드(122)가 본딩 와이어(116)를 통해 전기적으로 연결된다.
그리고, 반도체 칩(110)들을 포함한 기판(120) 상부면은 봉지부(190)에 의해 밀봉되고, 기판(120) 하부면에 형성된 볼랜드(124)에는 솔더볼(170)이 장착된다.
본딩 와이어(116)는 반도체 칩(110)들 측면과의 숏트를 방지하기 위한 공간을 마련하기 위하여 반도체 칩(110) 상부에 루프(loop)를 갖는다. 스택되는 반도체 칩(110)의 개수가 늘어나면 본딩 패드(112)와 접속 패드(122)간 높이 차이가 커지게 되므로, 루프(loop)의 높이를 증가시켜야 한다.
하지만, 루프의 높이가 증가되면 루프가 상부에 위치하는 반도체 칩과 접촉되는 불량이 발생되는 바, 루프의 높이를 높이는 대신에 본딩 와이어(116)를 반도체 칩(110)의 측면으로 길게 형성하여 본딩 와이어(116)가 반도체 칩(110)의 측면과 숏트되는 문제를 방지하고 있다.
그러나, 이와 같이 반도체 칩(110) 측면으로 본딩 와이어(116)를 길게 형성하면, 본딩 와이어(116)가 지나가는 면적을 확보해야 하므로 패키지의 사이즈가 증가되고, 본딩 와이어(116)가 꼬이거나 본딩 와이어(116)들끼리 숏트(short)되는 등의 전기적인 불량(fail)이 유발된다.
본 발명은, 본딩 와이어로 인한 패키지 사이즈 증가를 감소시키어 경박단소한 새로운 형태를 갖는 스택 패키지를 제공하는데, 그 목적이 있다.
본 발명의 다른 목적은, 본딩 와이어 결선의 자유도를 높이고 본딩 와이어들이 숏트되는 불량을 방지할 수 있는 스택 패키지를 제공하는데, 있다.
본 발명의 실시예에 따른 스택 패키지는, 상면에 접속 패드가 형성된 기판과, 상면에 본딩 패드를 구비하며 상기 접속 패드 일측의 상기 기판 상면에 상기 본딩 패드가 노출되도록 계단 형태로 스택된 적어도 2개 이상의 반도체 칩들과, 상기 반도체 칩들 중 최상부에 위치하는 반도체 칩을 제외한 나머지 반도체 칩들의 상기 본딩 패드들 및 상기 기판의 상기 접속 패드상에 각각 형성되며 적어도 1개 이상의 범프가 적층된 구조의 범프군(群)들과, 상기 최상부에 위치하는 반도체 칩의 본딩 패드와 상기 범프군들을 전기적으로 연결하는 본딩 와이어를 포함하는 것을 특징으로 한다.
상기 범프군들은, 상기 접속 패드 상에 형성된 것이 가장 높은 높이로 형성되고, 상층으로 갈수록 점차 감소되는 높이로 형성되어, 상기 최상부에 위치하는 반도체 칩 바로 아래에 있는 반도체 칩의 본딩 패드 상에 형성된 것이 가장 낮은 높이로 형성된 것을 특징으로 한다.
상기 범프 및 상기 본딩 와이어는 동일한 물질로 형성되는 것을 특징으로 한 다.
상기 물질은, 금, 은, 솔더 및 구리로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 한다.
상기 범프는, 금, 은, 솔더 및 구리로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 한다.
상기 본딩 와이어는, 금, 은, 솔더 및 구리로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 본딩 와이어의 길이 및 루프 높이가 감소되므로 본딩 와이어 결선의 자유도가 향상되고, 본딩 와이어들간 접촉에 따른 불량이 방지된다. 또한, 본딩 와이어로 인한 스택 패키지의 사이즈 증가가 감소되므로 스택 패키지의 경박단소화를 이룰 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 스택 패키지를 도시한 단면도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 스택 패키지는, 기판(310), 제 1 내지 제 4 반도체 칩(320, 330, 340, 350), 제 1 내지 제 4 범프군(群)(360, 370, 380, 390) 및 본딩 와이어(400)를 포함한다.
그 외에, 봉지부(410) 및 외부접속단자(420)를 더 포함할 수 있다.
기판(310)은 플레이트 형상을 가질 수 있다. 플레이트 형상을 갖는 기판(310)은 상면 및 상면과 대향하는 하면을 갖는다.
기판(310)의 상면에는 접속 패드(312)가 형성되고, 하면에는 볼랜드(314)가 형성된다.
제 1 반도체 칩(320)은 상면에 제 1 본딩 패드(322)를 구비하며, 기판(310)의 접속 패드(312)가 노출되도록 제 1 접착부재(324)를 매개로 기판(310) 상면에 부착된다.
제 2 반도체 칩(330)은 상면에 제 2 본딩 패드(332)를 구비하며, 제 1 반도체 칩(320)의 제 1 본딩 패드(322)가 노출되도록 제 2 접착부재(334)를 매개로 제 1 반도체 칩(320) 상면에 부착된다.
제 3 반도체 칩(340)은 상면에 제 3 본딩 패드(342)를 구비하며, 제 2 반도체 칩(330)의 제 2 본딩 패드(332)가 노출되도록 제 3 접착부재(344)를 매개로 제 2 반도체 칩(330) 상면에 부착된다.
제 4 반도체 칩(350)은 상면에 제 4 본딩 패드(352)를 구비하며, 제 3 반도체 칩(340)의 제 3 본딩 패드(342)가 노출되도록 제 4 접착부재(354)를 매개로 제 3 반도체 칩(340) 상면에 부착된다.
제 1 범프군(360)은 기판(310)의 접속 패드(312) 상에 형성된다.
그리고, 제 2 내지 제 4 범프군(370, 380, 390)은 각각 제 1 내지 제 3 반도체 칩(320, 330, 340)의 제 1 내지 제 3 본딩 패드(322, 332, 342) 상에 형성된다.
제 1 내지 제 4 범프군(360, 370, 380, 390)은 접속 패드, 제 1 내지 제3 본딩 패드(312, 322, 332, 342)와 제 4 반도체 칩(350)의 제 4 본딩 패드(352)간 높이 차이를 보상하기 위한 것으로, 가장 하층에 형성되는 제 1 범프군(360)이 가장 높은 높이로 형성되고, 그 다음으로 제 2 범프군(370), 제 3 범프군(380)으로 갈수록 높이가 낮아져, 가장 상층에 위치하는 제 4 범프군(390)이 가장 낮은 높이로 형성된다.
제 1 내지 제 4 범프군(360, 370, 380, 390)은 적어도 하나 이상의 범프가 수직하게 스택된 구조를 갖는다.
예컨데, 제 1 내지 제 2 반도체 칩(320, 330, 340, 350)의 두께가 50㎛이고, 범프 하나의 높이가 40㎛인 경우에, 제 1 범프군(360)은 수직하게 스택된 4개의 범프들로 구성되고, 제 2 범프군(370)는 수직하게 스택된 3개의 범프들로 구성되고, 제 3 범프군(380)은 수직하게 스택된 2개의 범프들로 구성되며, 제 4 범프군(390)는 1개의 범프로 구성될 수 있다.
본 실시예에서, 제 1 내지 제 4 범프군(360, 370, 380, 390)을 구성하는 범프는 금(Au), 은(Ag), 솔더(solder) 및 구리(Cu) 중 적어도 어느 하나로 형성될 수 있다.
본딩 와이어(400)는 최상부에 위치하는 제 4 반도체 칩(350)의 제 4 본딩 패드(352)와 제 1 내지 제 4 범프군(360, 370, 380, 390)을 전기적으로 연결한다.
본 실시예에서 본딩 와이어(400)는, 금(Au), 은(Ag), 솔더(solder) 및 구리(Cu) 중 적어도 어느 하나로 형성될 수 있다.
상기 범프 및 본딩 와이어(400)는 동일한 물질로 형성될 수 있다.
예컨데, 범프 및 본딩 와이어(400)는 금(Au), 은(Ag), 솔더(solder) 및 구리(Cu) 중 적어도 어느 하나로 형성될 수 있다.
제 1 내지 제 4 범프군(360, 370, 380, 390)에 의해 칩 스택에 따른 연결 단자들(접속 패드, 제 1 내지 제 4 본딩 패드)간 높이 차이가 보상됨에 따라서, 본딩 와이어(400)의 루프 높이 및 본딩 와이어(400)의 길이는 종래에 비해 감소된다.
그리고, 제 1 내지 제 4 반도체 칩(320, 330, 340, 350)을 포함한 기판(310) 상부면은 봉지부(410)에 의해 몰딩되고, 기판(310) 하면의 볼랜드(314)에는 외부와의 전기적 접속을 이루기 위하여 솔더볼(solder ball)과 같은 외부접속단자(420)가 부착된다.
전술한 실시예에서는, 기판 상에 적층되는 반도체 칩의 개수가 4개인 경우에 한하여 설명하였으나, 본 발명은 이에 한정되지 않으며 기판 상에 적층되는 반도체 칩의 개수가 2개 이상인 모든 경우에 적용 가능하다.
이상에서 상세하게 설명한 바에 의하면, 본딩 와이어의 길이 및 루프 높이가 감소되므로 본딩 와이어 결선의 자유도가 향상되고, 본딩 와이어들간 접촉에 따른 불량이 방지된다. 또한, 본딩 와이어로 인한 스택 패키지의 사이즈 증가가 감소되므로 스택 패키지의 경박단소화를 이룰 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 스택 패키지를 도시한 단면도이다.
도 2는 본 발명의 실시예에 따른 스택 패키지를 도시한 단면도이다.
<도면의 주요부분에 대한 설명>
310 : 기판
320, 330, 340, 350 : 제 1 내지 제 4 반도체 칩
360, 370, 380, 390 : 제 1 내지 제 4 범프군
400 : 도전성 연결부재
410 : 봉지부
420 : 외부접속단자

Claims (6)

  1. 상면에 접속 패드가 형성된 기판;
    상면에 본딩 패드를 구비하며 상기 접속 패드 일측의 상기 기판 상면에 상기 본딩 패드가 노출되도록 계단 형태로 스택된 적어도 2개 이상의 반도체 칩들;
    상기 반도체 칩들 중 최상부에 위치하는 반도체 칩을 제외한 나머지 반도체 칩들의 상기 본딩 패드들 및 상기 기판의 상기 접속 패드상에 각각 형성되며 적어도 1개 이상의 범프가 적층된 구조의 범프군(群)들;
    상기 최상부에 위치하는 반도체 칩의 본딩 패드와 상기 범프군들을 전기적으로 연결하는 본딩 와이어;
    를 포함하는 것을 특징으로 하는 스택 패키지.
  2. 제 1항에 있어서,
    상기 범프군들은, 상기 접속 패드 상에 형성된 것이 가장 높은 높이로 형성되고, 상층으로 갈수록 점차 감소되는 높이로 형성되어, 상기 최상부에 위치하는 반도체 칩 바로 아래에 있는 반도체 칩의 본딩 패드 상에 형성된 것이 가장 낮은 높이로 형성된 것을 특징으로 하는 스택 패키지.
  3. 제 1항에 있어서,
    상기 범프 및 상기 본딩 와이어는 동일한 물질로 형성되는 것을 특징으로 하 는 스택 패키지.
  4. 제 3항에 있어서,
    상기 물질은, 금, 은, 솔더 및 구리로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 스택 패키지.
  5. 제 1항에 있어서,
    상기 범프는, 금, 은, 솔더 및 구리로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 스택 패키지.
  6. 제 1항에 있어서,
    상기 본딩 와이어는, 금, 은, 솔더 및 구리로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 스택 패키지.
KR1020090112634A 2009-11-20 2009-11-20 스택 패키지 KR20110055985A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090112634A KR20110055985A (ko) 2009-11-20 2009-11-20 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090112634A KR20110055985A (ko) 2009-11-20 2009-11-20 스택 패키지

Publications (1)

Publication Number Publication Date
KR20110055985A true KR20110055985A (ko) 2011-05-26

Family

ID=44364627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090112634A KR20110055985A (ko) 2009-11-20 2009-11-20 스택 패키지

Country Status (1)

Country Link
KR (1) KR20110055985A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952549B2 (en) 2012-02-08 2015-02-10 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
CN107611099A (zh) * 2016-07-12 2018-01-19 晟碟信息科技（上海）有限公司 包括多个半导体裸芯的扇出半导体装置
CN109860165A (zh) * 2018-12-29 2019-06-07 广东晶科电子股份有限公司 一种led器件及其制作方法
US11450634B2 (en) 2020-07-10 2022-09-20 Samsung Electronics Co., Ltd. Package substrate and semiconductor package with elevated bonding pad, and comprising the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952549B2 (en) 2012-02-08 2015-02-10 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
US9171821B2 (en) 2012-02-08 2015-10-27 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
CN107611099A (zh) * 2016-07-12 2018-01-19 晟碟信息科技（上海）有限公司 包括多个半导体裸芯的扇出半导体装置
CN109860165A (zh) * 2018-12-29 2019-06-07 广东晶科电子股份有限公司 一种led器件及其制作方法
CN109860165B (zh) * 2018-12-29 2024-09-06 广东晶科电子股份有限公司 一种led器件及其制作方法
US11450634B2 (en) 2020-07-10 2022-09-20 Samsung Electronics Co., Ltd. Package substrate and semiconductor package with elevated bonding pad, and comprising the same

Similar Documents

Publication Publication Date Title
KR100415279B1 (ko) 칩 적층 패키지 및 그 제조 방법
US7829990B1 (en) Stackable semiconductor package including laminate interposer
US9184147B2 (en) Stacked semiconductor package
KR101563630B1 (ko) 반도체 패키지
JP2001223326A (ja) 半導体装置
KR20100088514A (ko) 반도체 패키지
KR20100056247A (ko) 접착층을 구비하는 반도체 패키지
KR101219484B1 (ko) 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
KR20110055985A (ko) 스택 패키지
KR101219086B1 (ko) 패키지 모듈
KR20090043945A (ko) 스택 패키지
KR20090088271A (ko) 스택 패키지
KR20110050028A (ko) 인쇄회로기판 및 이를 포함하는 반도체 패키지
KR20080029273A (ko) 스택 패키지 및 이를 이용한 고밀도 멀티 패키지
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
KR20090077580A (ko) 멀티 칩 패키지
KR20060074091A (ko) 칩 스택 패키지
KR100826982B1 (ko) 메모리 모듈
KR101195460B1 (ko) 적층 반도체 패키지
KR20090074493A (ko) 스택 패키지
KR20060128376A (ko) 칩 스택 패키지
KR20110123506A (ko) 반도체 패키지용 기판 및 이를 포함하는 반도체 패키지
KR20090011966A (ko) 스택 패키지 및 그의 제조 방법
KR20110056769A (ko) 스택 패키지용 인터포저 및 이를 이용한 스택 패키지
KR20090108393A (ko) 메모리 모듈

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid