[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20110029672A - Semiconductor device and method of forming the same - Google Patents

Semiconductor device and method of forming the same Download PDF

Info

Publication number
KR20110029672A
KR20110029672A KR1020090087450A KR20090087450A KR20110029672A KR 20110029672 A KR20110029672 A KR 20110029672A KR 1020090087450 A KR1020090087450 A KR 1020090087450A KR 20090087450 A KR20090087450 A KR 20090087450A KR 20110029672 A KR20110029672 A KR 20110029672A
Authority
KR
South Korea
Prior art keywords
bit line
forming
storage electrode
line contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020090087450A
Other languages
Korean (ko)
Other versions
KR101087779B1 (en
Inventor
김현정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090087450A priority Critical patent/KR101087779B1/en
Publication of KR20110029672A publication Critical patent/KR20110029672A/en
Application granted granted Critical
Publication of KR101087779B1 publication Critical patent/KR101087779B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/482Bit lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/485Bit line contacts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01Manufacture or treatment
    • H10D48/04Manufacture or treatment of devices having bodies comprising selenium or tellurium in uncombined form
    • H10D48/043Preliminary treatment of the selenium or tellurium, its application to foundation plates or the subsequent treatment of the combination
    • H10D48/046Provision of discrete insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자 및 그 형성방법에 관한 것으로, 특히 매립형 게이트 형성시 인접한 저장전극 콘택의 노드 간 쇼트가 발생하는 것을 방지할 수 있고, 저장전극 콘택홀 식각시 식각 마진을 충분히 확보할 수 있는 반도체 소자 및 그 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of forming the same. In particular, a semiconductor device capable of preventing short circuits between nodes of adjacent storage electrode contacts when forming a buried gate, and sufficiently securing an etching margin when etching a storage electrode contact hole. An element and a method of forming the same.

본 발명의 반도체 소자는 비트라인 콘택 영역 및 저장전극 콘택 영역을 포함하는 활성영역; 상기 활성영역을 정의하는 소자분리막; 상기 비트라인 콘택 영역에서는 제 1 폭을 가지고, 상기 소자분리막에서는 상기 제 1 폭보다 작은 제 2 폭을 가지며, 연속된 라인 타입으로 형성되는 비트라인 콘택홀; 상기 비트라인 콘택홀의 측벽에 형성되는 스페이서 질화막; 및 상기 스페이서 질화막이 형성된 비트라인 콘택홀에 매립되는 비트라인 콘택 플러그를 포함하는 것을 특징으로 한다.In an embodiment, a semiconductor device may include an active region including a bit line contact region and a storage electrode contact region; An isolation layer defining the active region; A bit line contact hole having a first width in the bit line contact region and a second width smaller than the first width in the device isolation layer; A spacer nitride layer formed on sidewalls of the bit line contact holes; And a bit line contact plug embedded in the bit line contact hole in which the spacer nitride layer is formed.

Description

반도체 소자 및 그 형성방법{SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}Semiconductor device and its formation method {SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}

본 발명은 반도체 소자 및 그 형성방법에 관한 것이다. 보다 상세하게는 비트라인과 비트라인 콘택을 포함하는 반도체 소자 및 그 형성방법에 관한 것이다.The present invention relates to a semiconductor device and a method of forming the same. More particularly, the present invention relates to a semiconductor device including a bit line and a bit line contact, and a method of forming the same.

반도체 기억 장치 중 디램(DRAM)은 캐패시터 및 트랜지스터로 구성된 단위 셀(unit cell)을 다수 포함하고 있다. 이 중 캐패시터는 데이터를 임시 저장하기 위해 사용되고, 트랜지스터는 환경에 따라 전기 전도도가 변화하는 반도체의 성질을 이용하여 제어 신호(워드 라인)에 대응하여 비트라인과 캐패시터 간 데이터를 전달하기 위해 사용된다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)의 세 영역으로 구성되어 있다. 게이트로 입력되는 제어 신호에 따라 소스와 드레인 간 전하의 이동이 일어난다. 소스와 드레인 간 전하의 이동은 채널(channel) 영역을 통해 이루어지는데 바로 이 채널이 반도체의 성질을 이용한 것이다.The DRAM of the semiconductor memory device includes a plurality of unit cells composed of a capacitor and a transistor. Among them, a capacitor is used for temporarily storing data, and a transistor is used for transferring data between a bit line and a capacitor corresponding to a control signal (word line) by using the property of a semiconductor whose electrical conductivity changes according to an environment. A transistor consists of three regions: a gate, a source, and a drain. A charge is transferred between the source and the drain in accordance with a control signal input to the gate. The transfer of charge between the source and drain occurs through the channel region, which uses the nature of the semiconductor.

반도체 기판에 통상적인 트랜지스터를 만드는 경우 반도체 기판에 게이트를 형성하고 게이트의 양 옆에 불순물을 도핑하여 소스와 드레인을 형성해 왔다. 이 경우 게이트 아래 소스와 드레인 사이가 트랜지스터의 채널 영역이 된다. 이러한 수평 채널 영역을 가지는 트랜지스터는 일정 면적의 반도체 기판을 차지하고 있다. 복잡한 반도체 기억 장치의 경우 내부에 포함된 다수의 트랜지스터로 인하여 전체 면적을 줄이는 데 어려움이 발생한다.When a conventional transistor is formed on a semiconductor substrate, a gate is formed on a semiconductor substrate and doping is performed on both sides of the gate to form a source and a drain. In this case, between the source and the drain under the gate becomes the channel region of the transistor. A transistor having such a horizontal channel region occupies a semiconductor substrate of a certain area. In the case of a complicated semiconductor memory device, it is difficult to reduce the total area due to a plurality of transistors included in the semiconductor memory device.

반도체 기억 장치의 전체 면적을 줄이면 하나의 웨이퍼 당 생산 가능한 반도체 기억 장치의 수를 증가시킬 수 있어 생산성이 향상된다. 반도체 기억 장치의 전체 면적을 줄이기 위해 여러 가지 방법들이 제안되고 있다. 이 중 하나가 수평 채널 영역을 가지던 종래의 플래너 게이트(Planar Gate)를 대신하여, 기판에 리세스가 형성되고 그 리세스에 게이트를 형성함으로써 리세스의 곡면을 따라 채널 영역이 형성되는 리세스 게이트를 사용하는 것이며, 이 리세스 게이트에서 나아가 리세스 내에 게이트 전체를 매립하여 형성하는 매립형 게이트(Buried Gate)가 연구되고 있다.By reducing the total area of the semiconductor memory device, the number of semiconductor memory devices that can be produced per wafer can be increased and productivity is improved. Various methods have been proposed to reduce the total area of the semiconductor memory device. In place of a conventional planar gate in which one of them has a horizontal channel region, a recess is formed in the substrate and a gate is formed in the recess, thereby forming a recess in which the channel region is formed along the curved surface of the recess A buried gate is formed by embedding the entire gate in the recess in addition to the recessed gate.

본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 비트라인 콘택을 웨이브 형상의 연속된 라인 타입으로 형성함으로써, 매립형 게이트 형성시 인접한 저장전극 콘택의 노드 간 쇼트가 발생하는 것을 방지할 수 있고, 저장전극 콘택홀 식각시 식각 마진을 충분히 확보할 수 있는 반도체 소자 및 그 형성방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention solves the above-described problems, and by forming the bit line contacts in a wave-shaped continuous line type, it is possible to prevent a short circuit between nodes of adjacent storage electrode contacts in the buried gate formation. An object of the present invention is to provide a semiconductor device and a method of forming the semiconductor device capable of sufficiently securing an etching margin when etching a storage electrode contact hole.

상기 목적을 달성하기 위해, 본 발명은 비트라인 콘택 영역 및 저장전극 콘택 영역을 포함하는 활성영역; 상기 활성영역을 정의하는 소자분리막; 상기 비트라인 콘택 영역에서는 제 1 폭을 가지고, 상기 소자분리막에서는 상기 제 1 폭보다 작은 제 2 폭을 가지며, 연속된 라인 타입으로 형성되는 비트라인 콘택홀; 상기 비트라인 콘택홀의 측벽에 형성되는 스페이서 질화막; 및 상기 스페이서 질화막이 형성된 비트라인 콘택홀에 매립되는 비트라인 콘택 플러그를 포함하여, 매립형 게이트 형성시 인접한 저장전극 콘택의 노드 간 쇼트가 발생하는 것을 방지하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides an active region including a bit line contact region and a storage electrode contact region; An isolation layer defining the active region; A bit line contact hole having a first width in the bit line contact region and a second width smaller than the first width in the device isolation layer; A spacer nitride layer formed on sidewalls of the bit line contact holes; And a bit line contact plug embedded in the bit line contact hole in which the spacer nitride layer is formed, to prevent a short between nodes of adjacent storage electrode contacts from being formed when the buried gate is formed.

나아가 상기 활성영역 및 소자분리막의 표면으로부터 매립되어 형성되는 매립형 게이트를 더 포함하며, 상기 활성영역 및 소자분리막의 표면으로부터 매립되어 형성되고, 상기 매립형 게이트의 상부에 위치하는 게이트 하드마스크를 더 포함하는 것이 바람직하고, 또한 상기 활성영역 및 소자분리막의 상부에서 상기 비트라 인 콘택 플러그와 동일한 높이에 형성되는 게이트 산화막을 더 포함하여 비트라인 콘택홀의 절연 역할을 하는 것이 바람직하다.Furthermore, the semiconductor device may further include a buried gate formed to be buried from the surface of the active region and the device isolation layer, and further including a gate hard mask formed to be buried from the surface of the active region and the device isolation layer and positioned above the buried gate. Preferably, the semiconductor device may further include a gate oxide layer formed at the same height as the bit line contact plugs on the active region and the device isolation layer, to insulate the bit line contact holes.

아울러 상기 저장전극 콘택 영역에 형성되는 저장전극 콘택홀; 상기 저장전극 콘택홀의 측벽에 형성되는 스페이서; 및 상기 저장전극 콘택홀에 매립되어 형성되는 저장전극 콘택 플러그를 더 포함하는 것이 바람직하다.A storage electrode contact hole formed in the storage electrode contact region; Spacers formed on sidewalls of the storage electrode contact holes; And a storage electrode contact plug formed in the storage electrode contact hole.

또한 상기 비트라인 콘택 플러그의 상부에 형성되는 비트라인 구조물을 더 포함하며, 상기 비트라인 구조물은, 티타늄 및 티타늄 질화막을 포함하는 배리어 메탈층; 상기 배리어 메탈층의 상부에 형성되고 텅스텐을 포함하는 비트라인 도전층; 및 상기 비트라인 도전층의 상부에 형성되고 질화막을 포함하는 비트라인 하드마스크를 포함하는 것이 바람직하다.The semiconductor device may further include a bit line structure formed on the bit line contact plug, wherein the bit line structure includes: a barrier metal layer including titanium and a titanium nitride film; A bit line conductive layer formed on the barrier metal layer and including tungsten; And a bit line hard mask formed on the bit line conductive layer and including a nitride film.

한편, 본 발명에 따르는 반도체 소자의 형성방법은 소자분리막을 형성하여, 비트라인 콘택 영역 및 저장전극 콘택 영역을 포함하는 활성영역을 정의하는 단계; 상기 비트라인 콘택 영역에서는 제 1 폭을 가지고, 상기 소자분리막에서는 상기 제 1 폭보다 작은 제 2 폭을 갖도록, 비트라인 콘택홀을 연속된 라인 타입으로 형성하는 단계; 상기 비트라인 콘택홀의 측벽에 스페이서 질화막을 형성하는 단계; 및 상기 스페이서 질화막이 형성된 비트라인 콘택홀에 비트라인 콘택 플러그를 매립하여 형성하는 단계를 포함하여, 매립형 게이트 형성시 인접한 저장전극 콘택의 노드 간 쇼트가 발생하는 것을 방지할 수 있고, 저장전극 콘택홀 식각시 식각 마진을 충분히 확보할 수 있는 것을 특징으로 한다.On the other hand, the method of forming a semiconductor device according to the present invention comprises the steps of forming an isolation layer, defining an active region including a bit line contact region and a storage electrode contact region; Forming bit line contact holes in a continuous line type so as to have a first width in the bit line contact region and a second width smaller than the first width in the device isolation layer; Forming a spacer nitride film on sidewalls of the bit line contact holes; And embedding a bit line contact plug in a bit line contact hole in which the spacer nitride layer is formed, thereby preventing a short circuit between nodes of adjacent storage electrode contacts when a buried gate is formed, and forming a storage electrode contact hole. When etching, it is characterized in that the sufficient etching margin.

또한 상기 활성영역을 정의하는 단계 후, 상기 활성영역 및 소자분리막의 표 면으로부터 매립하여 게이트를 형성하는 단계를 더 포함하되, 상기 게이트를 형성하는 단계는, 상기 매립형 게이트의 상부에, 상기 활성영역 및 소자분리막의 표면으로부터 매립하여 게이트 하드마스크를 형성하는 단계를 더 포함하는 것이 바람직하다.The method may further include forming a gate by filling the active region and a surface of the device isolation layer after defining the active region. The forming of the gate may include: forming the gate on the upper portion of the buried gate; And embedding from the surface of the device isolation film to form a gate hard mask.

그리고 상기 매립형 게이트를 형성하는 단계 후, 상기 활성영역 및 소자분리막의 상부에 게이트 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.And forming a gate oxide layer on the active region and the device isolation layer after the forming of the buried gate.

나아가, 상기 비트라인 콘택 플러그를 형성하는 단계 후, 상기 저장전극 콘택 영역에 저장전극 콘택홀을 형성하는 단계; 상기 저장전극 콘택홀의 측벽에 스페이서를 형성하는 단계; 및 상기 저장전극 콘택홀에 저장전극 콘택 플러그를 매립하여 형성하는 단계를 더 포함하는 것이 바람직하다.Furthermore, after forming the bit line contact plug, forming a storage electrode contact hole in the storage electrode contact region; Forming a spacer on a sidewall of the storage electrode contact hole; And embedding a storage electrode contact plug in the storage electrode contact hole.

또한 상기 비트라인 콘택 플러그의 상부에 비트라인 구조물을 형성하는 단계를 더 포함하며, 상기 비트라인 구조물을 형성하는 단계는, 티타늄 및 티타늄 질화막을 포함하는 배리어 메탈층을 형성하는 단계; 상기 배리어 메탈층의 상부에 텅스텐을 포함하는 비트라인 도전층을 형성하는 단계; 및 상기 비트라인 도전층의 상부에 질화막을 포함하는 비트라인 하드마스크를 형성하는 단계를 포함하는 것이 가장 바람직하다.The method may further include forming a bit line structure on the bit line contact plug, and the forming of the bit line structure may include forming a barrier metal layer including titanium and a titanium nitride film; Forming a bit line conductive layer including tungsten on the barrier metal layer; And forming a bit line hard mask including a nitride film on the bit line conductive layer.

본 발명의 반도체 소자 및 그 형성방법은 매립형 게이트 형성시 인접한 저장전극 콘택의 노드 간 쇼트가 발생하는 것을 방지할 수 있고, 저장전극 콘택홀 식각시 식각 마진을 충분히 확보할 수 있는 효과를 제공한다.The semiconductor device and the method of forming the same may prevent the short circuit between nodes of adjacent storage electrode contacts when forming the buried gate, and provide sufficient etching margin when the storage electrode contact hole is etched.

이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자 및 그 형성방법의 일실시예에 대해 상세히 설명하기로 한다.Hereinafter, an embodiment of a semiconductor device and a method for forming the same according to the present invention will be described in detail with reference to the accompanying drawings.

먼저 도 1을 참조하면, 반도체 기판에는 활성영역(1)과, 이 활성영역(1)을 정의하는 소자분리막(2)이 형성된다. 그리고 활성영역(1)의 중심부에는 비트라인 콘택이 형성될 비트라인 콘택 영역(1a)이 있고, 활성영역(1)의 양측 단부에는 저장전극 콘택이 형성될 저장전극 콘택 영역(1b)이 구비된다.Referring first to FIG. 1, an active region 1 and a device isolation film 2 defining the active region 1 are formed in a semiconductor substrate. In addition, a bit line contact region 1a in which a bit line contact is to be formed is formed at the center of the active region 1, and storage electrode contact regions 1b in which a storage electrode contact is to be formed are formed at both ends of the active region 1. .

도 2는 도 1의 단면도로서, 도 2의 (a)는 도 1의 A-A′ 선을 따른 단면도이고, 도 2의 (b)는 도 1의 B-B′ 선을 따른 단면도이다. 도 2의 (a)를 참조하면 반도체 기판에는 소자분리막(2)과 활성영역(1)이 형성된다. 그리고 각 활성영역(1)에는 두 개의 매립형 게이트(10)가, 각 소자분리막(2)에는 한 개의 매립형 게이트(10)가 형성된다.FIG. 2 is a cross-sectional view of FIG. 1, FIG. 2A is a cross-sectional view along the line AA ′ of FIG. 1, and FIG. 2B is a cross-sectional view along the line B-B ′ of FIG. 1. Referring to FIG. 2A, an isolation layer 2 and an active region 1 are formed on a semiconductor substrate. In addition, two buried gates 10 are formed in each active region 1, and one buried gate 10 is formed in each device isolation layer 2.

여기서 매립형 게이트(10)는 반도체 기판의 표면 아래에 매립되어 형성되고, 그 상부에는 질화막 재질의 게이트 하드마스크(12)가 형성된다. 활성영역(1)에서 게이트(10)가 형성되지 않은 접합영역(junction; 소스 및 드레인)은 비트라인과 저장전극과 각각 콘택 플러그(contact plug)에 의해 연결되며, 이 콘택 플러그는 도 1에 도시된 비트라인 콘택 영역(1a)과 저장전극 콘택 영역(1b)에 형성된다.The buried gate 10 is buried under the surface of the semiconductor substrate, and a gate hard mask 12 made of a nitride film is formed thereon. Junction regions (source and drain) in which the gate 10 is not formed in the active region 1 are connected to the bit lines and the storage electrodes by contact plugs, respectively, which are shown in FIG. Formed in the bit line contact region 1a and the storage electrode contact region 1b.

비트라인 콘택 영역(1a)의 상부에는 비트라인 콘택 플러그(26; bit line contact plug)와 비트라인 구조물(30)이 차례로 형성되고, 저장전극 콘택 영역(1b)에는 저장전극 콘택홀(46)에 저장전극 콘택 플러그(미도시)가 매립되어 형성되고 그 상부에 캐패시터(미도시)가 형성된다.The bit line contact plug 26 and the bit line structure 30 are sequentially formed on the bit line contact region 1a, and the storage electrode contact hole 46 is formed in the storage electrode contact region 1b. A storage electrode contact plug (not shown) is embedded and a capacitor (not shown) is formed thereon.

비트라인 콘택 플러그(26) 상부에 형성되는 비트라인 구조물(30)은 배리어 메탈층(32), 비트라인 도전층(33), 비트라인 하드마스크(34) 및 비트라인 스페이서(38)를 포함하여 이루어진다. 이 때 배리어 메탈층(32)은 티타늄(Ti) 및 티타늄 질화막(TiN)이 적층된 구조를 포함하고, 비트라인 도전층(33)은 텅스텐(W)을 포함하며, 비트라인 하드마스크(34)와 비트라인 스페이서(28)는 질화막(Nitride)을 포함하는 것이 바람직하다.The bit line structure 30 formed on the bit line contact plug 26 includes a barrier metal layer 32, a bit line conductive layer 33, a bit line hard mask 34, and a bit line spacer 38. Is done. In this case, the barrier metal layer 32 includes a structure in which titanium (Ti) and a titanium nitride layer (TiN) are stacked, the bit line conductive layer 33 includes tungsten (W), and the bit line hard mask 34. And the bit line spacer 28 preferably include a nitride film.

비트라인 구조물(30) 및 층간절연막(40)의 하부에는 게이트 산화막(20) 및 비트라인 콘택 플러그(26)가 형성된다. 이 중 비트라인 콘택 플러그(26)는 활성영역(1)의 비트라인 콘택 영역(1a)과 비트라인 구조물(30)을 전기적으로 연결하는 역할을 하고, 게이트 산화막(20)은 이 비트라인 콘택 플러그(26)를 서로 절연시키는 역할을 한다. 그리고 게이트 산화막(20)은 저장전극 콘택홀(46) 형성시 저장전극 콘택홀(46)의 하부 선폭(bottom CD)을 확보하기 위하여 식각이 용이한 산화막이 적용된다. 이 게이트 산화막(20)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 HDP(High Density Plasma) 재질로 형성되는 것이 가장 바람직하고, 저장전극 콘택홀(46) 식각시 이 게이트 산화막(20)을 식각하여 저장전극 콘택홀(46)의 하부 선폭을 확장시키는 공정이 연구되고 있다.A gate oxide layer 20 and a bit line contact plug 26 are formed under the bit line structure 30 and the interlayer insulating layer 40. The bit line contact plug 26 serves to electrically connect the bit line contact region 1a of the active region 1 and the bit line structure 30, and the gate oxide film 20 is connected to the bit line contact plug 26. It serves to insulate (26) from each other. In addition, an oxide layer that is easily etched is applied to the gate oxide layer 20 to secure a bottom CD of the storage electrode contact hole 46 when the storage electrode contact hole 46 is formed. The gate oxide film 20 is most preferably formed of TEOS (Tetra Ethyl Ortho Silicate) or HDP (High Density Plasma), and the gate oxide film 20 is etched when the storage electrode contact hole 46 is etched. The process of extending the lower line width of the contact hole 46 has been studied.

그런데 이와 같이 저장전극 콘택홀(46)의 하부 선폭을 확장시키는 식각 공정시 식각 마진이 정확하지 않아 게이트 산화막(20)이 과도 식각되는 경우에는, 도 2의 (b)에 ‘A'로 표시된 바와 같이 인접한 저장전극 콘택홀(46)이 서로 쇼 트(short)되는 문제점이 있다.However, when the etching margin is not accurate during the etching process of extending the lower line width of the storage electrode contact hole 46 and the gate oxide film 20 is excessively etched, as indicated by 'A' in FIG. As described above, the adjacent storage electrode contact holes 46 are shorted with each other.

본 발명의 바람직한 실시예에서는 도 4에 도시된 바와 같이, 게이트 산화막(20)의 내부에 스페이서 질화막(24)을 형성하여 게이트 산화막(20)이 과도 식각되더라도 인접한 저장전극 콘택홀(46)들이 서로 쇼트되지 않도록 한다. 이와 같이 스페이서 질화막(24)을 형성하기 위해서는 도 3에 도시된 바와 같이, 비트라인 콘택 플러그(26)를 콘택 홀 타입(contact hole type)이 아닌 라인 타입(line type)으로 형성하되, 비트라인 콘택 플러그(26)가 비트라인 콘택 영역(1a)에서는 넓은 폭을 가지고, 소자분리막(2)에서는 좁은 폭을 가져 전체적으로는 웨이브 형상(wave type)으로 형성하는 것이 바람직하다.In the preferred embodiment of the present invention, as shown in FIG. 4, even when the gate oxide layer 20 is excessively etched by forming the spacer nitride layer 24 inside the gate oxide layer 20, adjacent storage electrode contact holes 46 are adjacent to each other. Do not short. To form the spacer nitride film 24 as described above, as shown in FIG. 3, the bit line contact plug 26 may be formed in a line type, not a contact hole type, but a bit line contact. It is preferable that the plug 26 has a wide width in the bit line contact region 1a and a narrow width in the device isolation film 2 to form a wave shape as a whole.

도 5 내지 도 14는 위에서 설명한 구조를 가진 반도체 소자를 형성하는 방법을 도시한 도면으로, 도 3의 A-A′ 선 방향을 따른 단면도이다. 도 5 내지 도 14를 참조하여 본 발명에 따르는 반도체 소자 형성방법의 바람직한 실시예를 설명하면 다음과 같다.5 to 14 illustrate a method of forming a semiconductor device having the above-described structure, which is a cross-sectional view taken along line AA ′ of FIG. 3. 5 to 14, a preferred embodiment of the method of forming a semiconductor device according to the present invention will be described.

먼저 도 5에 도시된 바와 같이 반도체 기판에 활성영역(1)을 정의하는 소자분리막(2)을 형성하며, 이 때 소자분리막(2)은 STI(Shallow Trench Isolation) 공정으로 반도체 기판에서 소정 깊이 식각된 트렌치에 매립되어 형성되는 것이 바람직하다. 이후 반도체 기판에 매립형 게이트(10)를 매립하여 형성하며, 이와 같이 매립형 게이트(10)를 형성함으로써 채널 길이를 확보하면서 비트라인과 게이트 간 발생하는 기생 캐패시턴스를 감소시키는 효과를 제공할 수 있다.First, as shown in FIG. 5, an isolation layer 2 defining an active region 1 is formed on the semiconductor substrate, and the isolation layer 2 is etched to a predetermined depth in the semiconductor substrate by a shallow trench isolation (STI) process. It is preferable to be embedded in the formed trench. Thereafter, the buried gate 10 is formed in the semiconductor substrate, and the buried gate 10 may be formed to reduce the parasitic capacitance generated between the bit line and the gate while securing the channel length.

이후 매립형 게이트(10)가 형성된 반도체 기판 표면에 게이트 산화막(20)을 바람직하게는 1000Å 내지 2000Å의 두께로 형성한다. 이 게이트 산화막(20)은 비트라인 콘택 플러그(26; 도 8 참조) 간의 절연막 역할을 하며, 질화막에 비하여 식각이 용이한 산화막으로 형성된다. 이 결과 추후 설명할 바와 같이, 저장전극 콘택홀(46; 도 13 참조) 형성시 저장전극 콘택홀(46)의 하부 선폭을 확장시키는 공정을 용이하도록 할 수 있다.Thereafter, the gate oxide film 20 is preferably formed on the surface of the semiconductor substrate on which the buried gate 10 is formed to a thickness of 1000 kPa to 2000 kPa. The gate oxide film 20 serves as an insulating film between the bit line contact plugs 26 (refer to FIG. 8) and is formed of an oxide film that is easier to etch than the nitride film. As a result, as will be described later, the process of extending the lower line width of the storage electrode contact hole 46 when forming the storage electrode contact hole 46 (see FIG. 13) may be facilitated.

다음으로 도 6을 참조하면, 게이트 산화막(20)을 식각하여 비트라인 콘택홀(22)을 형성한다. 이 때 비트라인 콘택홀(22)은 선폭이 넓은 부분(22a)과 선폭이 좁은 부분(22b)을 포함하는 라인 타입(line type)으로 형성되며, 이는 도 3에서 비트라인 콘택 플러그(26) 역시 선폭이 넓은 부분(26a)과 선폭이 좁은 부분(26b)을 포함하는 웨이브 타입(wave type)으로 형성되는 구성에 대응된다. 즉 비트라인 콘택홀(22) 중 비트라인 콘택 영역(1a)에 위치하는 영역은 선폭이 넓게 형성되고(22a), 비트라인 콘택홀(22) 중 소자분리막(2) 부분에 위치하는 영역은 선폭이 좁게 형성된다(22b). 이후 비트라인 콘택홀(22)이 형성된 게이트 산화막(20)의 표면에 질화막 스페이서(24)를 증착하며, 바람직하게는 질화막을 100Å 내지 300Å 두께로 증착한다.Next, referring to FIG. 6, the gate oxide layer 20 is etched to form the bit line contact hole 22. At this time, the bit line contact hole 22 is formed in a line type including a wide line portion 22a and a narrow line portion 22b, which is also referred to as a bit line contact plug 26 in FIG. Corresponding to the configuration formed in a wave type including a wide line portion 26a and a narrow line portion 26b. That is, the area of the bit line contact hole 22 positioned in the bit line contact region 1a is formed to have a wide line width 22a, and the area of the bit line contact hole 22 located in the device isolation layer 2 is of the line width. Is narrowly formed (22b). Thereafter, the nitride film spacer 24 is deposited on the surface of the gate oxide film 20 in which the bit line contact hole 22 is formed, and preferably, the nitride film is deposited to a thickness of 100 kV to 300 kV.

이후 도 7에 도시된 바와 같이, 질화막 스페이서(24)를 비트라인 콘택홀(22) 측벽에만 잔존시키고 나머지 질화막 스페이서(24)들을 식각하여 제거함으로써, 비트라인 콘택 영역(1a)을 오픈시킨다. 그리고 질화막 스페이서(24)가 측벽에 잔류한 비트라인 콘택홀(22)을 포함한 전면에 비트라인 콘택 플러그(26) 물질을 전면 증착하고, 게이트 산화막(20)을 식각 정지막으로 비트라인 콘택 플러그(26) 물질을 CMP 또는 에치백과 같은 방법으로 식각하여, 도 8에 도시된 바와 같이 비트라인 콘택 플러그(26)를 형성한다. 이 때 비트라인 콘택 플러그(26)는 도전 물질로서 폴리실리콘 재질인 것이 바람직하다.Thereafter, as shown in FIG. 7, the bit line contact region 1a is opened by remaining only on the sidewalls of the bit line contact hole 22 and by removing the remaining nitride spacers 24 by etching. The nitride layer spacer 24 is entirely deposited on the entire surface including the bit line contact hole 22 remaining on the sidewalls, and the gate oxide layer 20 is used as an etch stop layer. 26) The material is etched in a manner such as CMP or etch back to form a bitline contact plug 26 as shown in FIG. At this time, the bit line contact plug 26 is preferably made of polysilicon as a conductive material.

그 다음 도 8을 참조하면, 비트라인 구조물(30; 도 9 참조)을 형성하기 위하여 비트라인 배리어 메탈층(32), 비트라인 도전층(33) 및 비트라인 하드마스크층(34)을 차례로 적층한다. 이 때 비트라인 배리어 메탈층(32)은 티타늄(Ti)과 티타늄 질화막(TiN)의 적층 구조를 포함하고, 비트라인 도전층(33)은 텅스텐(W)을 포함하며, 비트라인 하드마스크층(34)은 질화막(SiN)을 포함하는 것이 바람직하다.8, the bit line barrier metal layer 32, the bit line conductive layer 33, and the bit line hard mask layer 34 are sequentially stacked to form the bit line structure 30 (see FIG. 9). do. In this case, the bit line barrier metal layer 32 includes a stacked structure of titanium (Ti) and titanium nitride film (TiN), the bit line conductive layer 33 includes tungsten (W), and the bit line hard mask layer ( 34 preferably includes a nitride film SiN.

이후 도 9에 도시된 바와 같이, 비트라인 하드마스크층(34), 비트라인 도전층(33) 및 비트라인 배리어 메탈층(32)을 차례로 식각하여 비트라인 구조물(30)을 형성한다. 이러한 비트라인 구조물(30)의 구성은 워드라인(Word line; 게이트) 구조물과 동일하며, 셀 영역의 비트라인 구조물(30)을 형성함과 동시에, 주변회로 영역(미도시)의 게이트 구조물도 함께 형성하는 것이 바람직하다.Thereafter, as illustrated in FIG. 9, the bit line hard mask layer 34, the bit line conductive layer 33, and the bit line barrier metal layer 32 are sequentially etched to form the bit line structure 30. The bit line structure 30 has the same structure as a word line structure, and forms a bit line structure 30 of a cell region, and also a gate structure of a peripheral circuit region (not shown). It is preferable to form.

그 다음 도 10을 참조하면, 비트라인 구조물(30)을 보호하기 위하여 비트라인 구조물(30)을 포함한 반도체 기판의 전면에 비트라인 스페이서(38)를 형성하고, 비트라인 구조물(30)이 형성되지 않은 공간을 절연시키기 위한 층간절연막(40; Inter Layer Dielectric)을 형성한다.10, in order to protect the bit line structure 30, the bit line spacer 38 is formed on the front surface of the semiconductor substrate including the bit line structure 30, and the bit line structure 30 is not formed. An interlayer dielectric film 40 is formed to insulate the unoccupied space.

이후 도 11에 도시된 바와 같이 층간절연막(40)의 상부에 저장전극 콘택영역(1b) 부분을 노출시키는 마스크(미도시)를 형성하고, 이 마스크로 층간절연막(40)을 식각하여 제 1 저장전극 콘택홀(42)을 형성한다. 이 때 층간절연막(40)과 게이트 산화막(20)의 식각선택비를 이용하여, 게이트 산화막(20)을 식각정지막으로 하여 층간절연막(40)만을 식각하는 것이 바람직하다.Subsequently, as shown in FIG. 11, a mask (not shown) is formed on the interlayer insulating layer 40 to expose the storage electrode contact region 1b. An electrode contact hole 42 is formed. In this case, it is preferable to etch only the interlayer insulating film 40 by using the etch selectivity between the interlayer insulating film 40 and the gate oxide film 20 as the etch stop film.

그 다음 도 12를 참조하면, 게이트 산화막(20) 식각시 층간절연막(40)이 함께 식각되는 것을 방지하기 위하여 층간절연막(40)을 포함한 반도체 기판 전면에 스페이서(44)를 형성하며, 이 때 스페이서(44) 물질 또한 질화막(SiN)인 것이 바람직하다.Next, referring to FIG. 12, in order to prevent the interlayer insulating layer 40 from being etched together when the gate oxide layer 20 is etched, a spacer 44 is formed on the entire surface of the semiconductor substrate including the interlayer insulating layer 40. (44) The material is also preferably a nitride film (SiN).

이후 도 13에 도시된 바와 같이, 질화막 재질인 비트라인 스페이서(38) 및 스페이서(44)를 마스크로 게이트 산화막(20)을 식각하여 활성영역(1) 중 저장전극 콘택 영역(1b)을 오픈시킴으로써, 제 2 저장전극 콘택홀(46)을 형성한다. 여기서 제 2 저장전극 콘택홀(46)이란 제 1 저장전극 콘택홀(42; 도 12 참조)의 하부가 더 식각되면서 형성된 콘택홀을 지칭하는 용어로 사용한다. 이후, 제 2 저장전극 콘택홀(46)에 폴리실리콘과 같은 도전 물질을 매립하여 저장전극 콘택 플러그(미도시)를 형성하고, 그 상부에 캐패시터(미도시)를 형성하게 된다.Afterwards, as shown in FIG. 13, the gate oxide layer 20 is etched using the bit line spacer 38 and the spacer 44, which are nitride materials, to open the storage electrode contact region 1b of the active region 1. The second storage electrode contact hole 46 is formed. Here, the second storage electrode contact hole 46 is used as a term referring to a contact hole formed by further etching the lower portion of the first storage electrode contact hole 42 (see FIG. 12). Thereafter, a conductive material such as polysilicon is embedded in the second storage electrode contact hole 46 to form a storage electrode contact plug (not shown), and a capacitor (not shown) is formed thereon.

이와 같은 공정에 의해 도 4에 도시된 구조와 같이 게이트 산화막(20)의 내부에 스페이서 질화막(24)이 형성되므로, 저장전극 콘택홀(46)의 하부 선폭을 확장시키기 위해 게이트 산화막(20)을 식각하는 공정에서, 인접한 저장전극 콘택홀(46)들이 서로 쇼트되지 않도록 하는 효과를 제공할 수 있다.Since the spacer nitride film 24 is formed inside the gate oxide film 20 by the process illustrated in FIG. 4, the gate oxide film 20 is extended to extend the lower line width of the storage electrode contact hole 46. In the etching process, adjacent storage electrode contact holes 46 may not be shorted with each other.

이 저장전극 콘택홀(46)의 하부 선폭을 확장시키는 과정을 살펴보면, 도 14에 도시된 바와 같이 게이트 산화막(20)에 대한 추가식각을 실시하여 저장전극 콘택 영역(1b)의 하부 선폭을 확장시키며, 이 추가식각은 습식 식각 공정을 이용하는 것이 바람직하다. 이 추가식각 공정에 의해 게이트 산화막(20)은 더욱 식각되어 제거될 수도 있다. 그러나 층간절연막(40) 하부의 게이트 산화막(20) 내부에는 식각선택비가 낮은 스페이서 질화막(24)이 미리 형성되어 있기 때문에, 게이트 산화막(20)이 과도 식각되는 경우에도 식각저지막 역할을 함으로써 저장전극 콘택홀(46)들이 서로 쇼트되는 현상을 방지할 수 있게 된다.Referring to the process of extending the lower line width of the storage electrode contact hole 46, as shown in FIG. 14, an additional etching of the gate oxide layer 20 is performed to extend the lower line width of the storage electrode contact region 1b. In this additional etching, it is preferable to use a wet etching process. By the additional etching process, the gate oxide film 20 may be further etched and removed. However, since the spacer nitride film 24 having a low etching selectivity is previously formed in the gate oxide film 20 under the interlayer insulating film 40, the storage electrode may act as an etch stop film even when the gate oxide film 20 is excessively etched. It is possible to prevent the contact holes 46 from being shorted to each other.

본 발명은 기재된 실시예에 한정하는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 수정 및 변형을 할 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속하는 것이다.The present invention is not limited to the described embodiments, and various modifications and changes can be made to those skilled in the art without departing from the spirit and scope of the present invention. It belongs to the claims of the.

도 1 내지 도 4는 본 발명에 따르는 반도체 소자의 구조를 도시한 평면도 및 단면도; 그리고,1 to 4 are plan and cross-sectional views showing the structure of a semiconductor device according to the present invention; And,

도 5 내지 도 14는 본 발명에 따르는 반도체 소자의 형성방법을 도시한 평면도 및 단면도이다.5 to 14 are plan and cross-sectional views showing a method of forming a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1 : 활성영역 1a : 비트라인 콘택 영역1: Active Area 1a: Bitline Contact Area

1b : 저장전극 콘택 영역 2 : 소자분리막1b: storage electrode contact region 2: device isolation layer

10 : 매립형 게이트 12 : 게이트 하드마스크10: buried gate 12: gate hard mask

20 : 게이트 산화막 22 : 비트라인 콘택홀20: gate oxide film 22: bit line contact hole

24 : 스페이서 질화막 26 : 비트라인 콘택 플러그24 spacer nitride film 26 bit line contact plug

30 : 비트라인 구조물 32 : 배리어 메탈층30: bit line structure 32: barrier metal layer

33 : 비트라인 도전층 34 : 비트라인 하드마스크33: bit line conductive layer 34: bit line hard mask

38 : 비트라인 스페이서 40 : 층간절연막38 bit line spacer 40 interlayer insulating film

42 : 제 1 저장전극 콘택홀 44 : 스페이서 질화막42: first storage electrode contact hole 44: spacer nitride film

46 : 제 2 저장전극 콘택홀46: second storage electrode contact hole

Claims (14)

비트라인 콘택 영역 및 저장전극 콘택 영역을 포함하는 활성영역;An active region including a bit line contact region and a storage electrode contact region; 상기 활성영역을 정의하는 소자분리막;An isolation layer defining the active region; 상기 비트라인 콘택 영역에서는 제 1 폭을 가지고, 상기 소자분리막에서는 상기 제 1 폭보다 작은 제 2 폭을 가지며, 연속된 라인 타입으로 형성되는 비트라인 콘택홀;A bit line contact hole having a first width in the bit line contact region and a second width smaller than the first width in the device isolation layer; 상기 비트라인 콘택홀의 측벽에 형성되는 스페이서 질화막; 및A spacer nitride layer formed on sidewalls of the bit line contact holes; And 상기 스페이서 질화막이 형성된 비트라인 콘택홀에 매립되는 비트라인 콘택 플러그Bit line contact plugs embedded in the bit line contact holes where the spacer nitride layer is formed. 를 포함하는 것을 특징으로 하는 반도체 소자.A semiconductor device comprising a. 청구항 1에 있어서,The method according to claim 1, 상기 활성영역 및 소자분리막의 표면으로부터 매립되어 형성되는 매립형 게이트를 더 포함하는 것을 특징으로 하는 반도체 소자.And a buried gate formed to be buried from the surface of the active region and the device isolation film. 청구항 2에 있어서,The method according to claim 2, 상기 활성영역 및 소자분리막의 표면으로부터 매립되어 형성되고, 상기 매립형 게이트의 상부에 위치하는 게이트 하드마스크를 더 포함하는 것을 특징으로 하는 반도체 소자.And a gate hard mask formed on the surface of the active region and the device isolation layer, the gate hard mask disposed on the buried gate. 청구항 1에 있어서,The method according to claim 1, 상기 활성영역 및 소자분리막의 상부에서 상기 비트라인 콘택 플러그와 동일한 높이에 형성되는 게이트 산화막을 더 포함하는 것을 특징으로 하는 반도체 소자.And a gate oxide layer formed on the active region and the device isolation layer at the same height as the bit line contact plug. 청구항 1에 있어서,The method according to claim 1, 상기 저장전극 콘택 영역에 형성되는 저장전극 콘택홀;A storage electrode contact hole formed in the storage electrode contact region; 상기 저장전극 콘택홀의 측벽에 형성되는 스페이서; 및Spacers formed on sidewalls of the storage electrode contact holes; And 상기 저장전극 콘택홀에 매립되어 형성되는 저장전극 콘택 플러그를 더 포함하는 것을 특징으로 하는 반도체 소자.And a storage electrode contact plug embedded in the storage electrode contact hole. 청구항 1에 있어서,The method according to claim 1, 상기 비트라인 콘택 플러그의 상부에 형성되는 비트라인 구조물을 더 포함하는 것을 특징으로 하는 반도체 소자.And a bit line structure formed on the bit line contact plug. 청구항 6에 있어서,The method according to claim 6, 상기 비트라인 구조물은,The bit line structure, 티타늄 및 티타늄 질화막을 포함하는 배리어 메탈층;A barrier metal layer including titanium and a titanium nitride film; 상기 배리어 메탈층의 상부에 형성되고 텅스텐을 포함하는 비트라인 도전층; 및A bit line conductive layer formed on the barrier metal layer and including tungsten; And 상기 비트라인 도전층의 상부에 형성되고 질화막을 포함하는 비트라인 하드마스크Bit line hard mask formed on the bit line conductive layer and including a nitride layer 를 포함하는 것을 특징으로 하는 반도체 소자.A semiconductor device comprising a. 소자분리막을 형성하여, 비트라인 콘택 영역 및 저장전극 콘택 영역을 포함하는 활성영역을 정의하는 단계;Forming an isolation layer to define an active region including a bit line contact region and a storage electrode contact region; 상기 비트라인 콘택 영역에서는 제 1 폭을 가지고, 상기 소자분리막에서는 상기 제 1 폭보다 작은 제 2 폭을 갖도록, 비트라인 콘택홀을 연속된 라인 타입으로 형성하는 단계;Forming bit line contact holes in a continuous line type so as to have a first width in the bit line contact region and a second width smaller than the first width in the device isolation layer; 상기 비트라인 콘택홀의 측벽에 스페이서 질화막을 형성하는 단계; 및Forming a spacer nitride film on sidewalls of the bit line contact holes; And 상기 스페이서 질화막이 형성된 비트라인 콘택홀에 비트라인 콘택 플러그를 매립하여 형성하는 단계Forming a bit line contact plug in a bit line contact hole in which the spacer nitride layer is formed; 를 포함하는 것을 특징으로 하는 반도체 소자의 형성방법.Forming method of a semiconductor device comprising a. 청구항 8에 있어서,The method according to claim 8, 상기 활성영역을 정의하는 단계 후,After defining the active area, 상기 활성영역 및 소자분리막의 표면으로부터 매립하여 게이트를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성방법.And forming a gate by filling the active region and a surface of the device isolation layer. 청구항 9에 있어서,The method according to claim 9, 상기 게이트를 형성하는 단계는,Forming the gate, 상기 매립형 게이트의 상부에, 상기 활성영역 및 소자분리막의 표면으로부터 매립하여 게이트 하드마스크를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성방법.And forming a gate hard mask on the buried gate from the surfaces of the active region and the device isolation layer. 청구항 9에 있어서,The method according to claim 9, 상기 매립형 게이트를 형성하는 단계 후,After forming the buried gate, 상기 활성영역 및 소자분리막의 상부에 게이트 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성방법.And forming a gate oxide film over the active region and the device isolation film. 청구항 8에 있어서,The method according to claim 8, 상기 비트라인 콘택 플러그를 형성하는 단계 후,After forming the bit line contact plug, 상기 저장전극 콘택 영역에 저장전극 콘택홀을 형성하는 단계;Forming a storage electrode contact hole in the storage electrode contact region; 상기 저장전극 콘택홀의 측벽에 스페이서를 형성하는 단계; 및Forming a spacer on a sidewall of the storage electrode contact hole; And 상기 저장전극 콘택홀에 저장전극 콘택 플러그를 매립하여 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성방법.And filling the storage electrode contact plug in the storage electrode contact hole. 청구항 8에 있어서,The method according to claim 8, 상기 비트라인 콘택 플러그의 상부에 비트라인 구조물을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성방법.And forming a bit line structure on the bit line contact plug. 청구항 13에 있어서,14. The method of claim 13, 상기 비트라인 구조물을 형성하는 단계는,Forming the bit line structure, 티타늄 및 티타늄 질화막을 포함하는 배리어 메탈층을 형성하는 단계;Forming a barrier metal layer comprising titanium and a titanium nitride film; 상기 배리어 메탈층의 상부에 텅스텐을 포함하는 비트라인 도전층을 형성하는 단계; 및Forming a bit line conductive layer including tungsten on the barrier metal layer; And 상기 비트라인 도전층의 상부에 질화막을 포함하는 비트라인 하드마스크를 형성하는 단계Forming a bit line hard mask including a nitride layer on the bit line conductive layer; 를 포함하는 것을 특징으로 하는 반도체 소자.A semiconductor device comprising a.
KR1020090087450A 2009-09-16 2009-09-16 Semiconductor device and method of forming the same Expired - Fee Related KR101087779B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090087450A KR101087779B1 (en) 2009-09-16 2009-09-16 Semiconductor device and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090087450A KR101087779B1 (en) 2009-09-16 2009-09-16 Semiconductor device and method of forming the same

Publications (2)

Publication Number Publication Date
KR20110029672A true KR20110029672A (en) 2011-03-23
KR101087779B1 KR101087779B1 (en) 2011-11-30

Family

ID=43935526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090087450A Expired - Fee Related KR101087779B1 (en) 2009-09-16 2009-09-16 Semiconductor device and method of forming the same

Country Status (1)

Country Link
KR (1) KR101087779B1 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140093B1 (en) * 2010-04-26 2012-04-30 에스케이하이닉스 주식회사 Semiconductor device and method for forming the same
US8969936B2 (en) 2012-03-30 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor devices having increased contact areas between contacts and active regions and methods of fabricating the same
US9123550B2 (en) 2012-09-14 2015-09-01 Samsung Electronics Co., Ltd. Semiconductor devices using air spaces to separate conductive structures and methods of manufacturing the same
US9419000B2 (en) 2013-11-13 2016-08-16 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices having buried contacts and related semiconductor devices
CN113838849A (en) * 2020-06-08 2021-12-24 华邦电子股份有限公司 Dynamic random access memory and manufacturing method thereof
CN115377103A (en) * 2021-05-19 2022-11-22 华邦电子股份有限公司 Memory component and method of forming the same
KR20230036026A (en) 2021-09-06 2023-03-14 한인정밀화학(주) Additive for lithium secondary battery, electrolyte for lithium secondary battery including the same and lithium secondary batter including the same
KR20230067432A (en) 2021-11-08 2023-05-16 한인정밀화학(주) Additive for lithium secondary battery, electrolyte for lithium secondary battery including the same and lithium secondary batter including the same
KR20230123041A (en) 2022-02-14 2023-08-23 한인정밀화학(주) Additive for lithium secondary battery, electrolyte for lithium secondary battery including the same and lithium secondary batter including the same
WO2024000634A1 (en) * 2022-06-29 2024-01-04 长鑫存储技术有限公司 Semiconductor structure and preparation method therefor
KR20240020910A (en) 2022-08-09 2024-02-16 주식회사 엔켐 Additive for lithium secondary battery, electrolyte for lithium secondary battery including the same and lithium secondary batter including the same
KR20240020911A (en) 2022-08-09 2024-02-16 주식회사 엔켐 Additive for lithium secondary battery, electrolyte for lithium secondary battery including the same and lithium secondary batter including the same
KR20240020909A (en) 2022-08-09 2024-02-16 주식회사 엔켐 Additive for lithium secondary battery, electrolyte for lithium secondary battery including the same and lithium secondary batter including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102046987B1 (en) 2013-08-30 2019-11-20 삼성전자 주식회사 semiconductor device and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564434B1 (en) 2004-12-03 2006-03-28 주식회사 하이닉스반도체 Recess gate and manufacturing method thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319264B2 (en) 2010-04-26 2012-11-27 SK Hynix Inc. Semiconductor device and method for manufacturing the same
KR101140093B1 (en) * 2010-04-26 2012-04-30 에스케이하이닉스 주식회사 Semiconductor device and method for forming the same
US8969936B2 (en) 2012-03-30 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor devices having increased contact areas between contacts and active regions and methods of fabricating the same
US9123550B2 (en) 2012-09-14 2015-09-01 Samsung Electronics Co., Ltd. Semiconductor devices using air spaces to separate conductive structures and methods of manufacturing the same
US9419000B2 (en) 2013-11-13 2016-08-16 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices having buried contacts and related semiconductor devices
US9953981B2 (en) 2013-11-13 2018-04-24 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices having buried contacts and related semiconductor devices
CN113838849B (en) * 2020-06-08 2023-10-27 华邦电子股份有限公司 Dynamic random access memory and manufacturing method thereof
CN113838849A (en) * 2020-06-08 2021-12-24 华邦电子股份有限公司 Dynamic random access memory and manufacturing method thereof
CN115377103A (en) * 2021-05-19 2022-11-22 华邦电子股份有限公司 Memory component and method of forming the same
KR20230036026A (en) 2021-09-06 2023-03-14 한인정밀화학(주) Additive for lithium secondary battery, electrolyte for lithium secondary battery including the same and lithium secondary batter including the same
KR20230067432A (en) 2021-11-08 2023-05-16 한인정밀화학(주) Additive for lithium secondary battery, electrolyte for lithium secondary battery including the same and lithium secondary batter including the same
KR20230123041A (en) 2022-02-14 2023-08-23 한인정밀화학(주) Additive for lithium secondary battery, electrolyte for lithium secondary battery including the same and lithium secondary batter including the same
WO2024000634A1 (en) * 2022-06-29 2024-01-04 长鑫存储技术有限公司 Semiconductor structure and preparation method therefor
KR20240020910A (en) 2022-08-09 2024-02-16 주식회사 엔켐 Additive for lithium secondary battery, electrolyte for lithium secondary battery including the same and lithium secondary batter including the same
KR20240020911A (en) 2022-08-09 2024-02-16 주식회사 엔켐 Additive for lithium secondary battery, electrolyte for lithium secondary battery including the same and lithium secondary batter including the same
KR20240020909A (en) 2022-08-09 2024-02-16 주식회사 엔켐 Additive for lithium secondary battery, electrolyte for lithium secondary battery including the same and lithium secondary batter including the same

Also Published As

Publication number Publication date
KR101087779B1 (en) 2011-11-30

Similar Documents

Publication Publication Date Title
KR101087779B1 (en) Semiconductor device and method of forming the same
KR101129922B1 (en) Semiconductor device and method for forming the same
KR101119774B1 (en) Semiconductor device and method of fabricating the same
US9202774B2 (en) Semiconductor device with air gap and method for fabricating the same
US8022457B2 (en) Semiconductor memory device having vertical channel transistor and method for fabricating the same
TWI570782B (en) Metal oxide semiconductor capacitor, method of manufacturing the same, and semiconductor device using same
KR101160014B1 (en) Semiconductor device and method for manufacturing the same
US9461049B2 (en) Semiconductor device
KR101935007B1 (en) Semiconductor device and method for manufacturing the same
US20140015027A1 (en) Semiconductor device having gate electrode embedded in gate trench
KR20150024986A (en) Semiconductor device and method of manufacturing the semiconductor device
KR20120086637A (en) Semiconductor device and method for manufacturing the same
US8324054B2 (en) Semiconductor device and method for forming the same
KR101205067B1 (en) Method for fabricating semiconductor device
KR101051593B1 (en) Method for manufacturing semiconductor device
KR20120128518A (en) Method for manufacturing the semiconductor device
CN216213456U (en) Semiconductor memory device with a plurality of memory cells
KR101095787B1 (en) Semiconductor device and method of forming the same
US6930341B2 (en) Integrated circuits including insulating spacers that extend beneath a conductive line
US6982199B2 (en) Bitline of semiconductor device having stud type capping layer and method for fabricating the same
KR101120175B1 (en) Semiconductor device and method of fabricating the same
KR20110080511A (en) Method for forming semiconductor device
CN120076322A (en) Semiconductor device and method for manufacturing the same
CN116528585A (en) Semiconductor device and manufacturing method thereof
CN113675201A (en) Semiconductor memory device and method of forming the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090916

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110502

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111017

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111122

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111123

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151009