[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20100095032A - 플렉스 리지드 배선판 및 전자 디바이스 - Google Patents

플렉스 리지드 배선판 및 전자 디바이스 Download PDF

Info

Publication number
KR20100095032A
KR20100095032A KR1020107017240A KR20107017240A KR20100095032A KR 20100095032 A KR20100095032 A KR 20100095032A KR 1020107017240 A KR1020107017240 A KR 1020107017240A KR 20107017240 A KR20107017240 A KR 20107017240A KR 20100095032 A KR20100095032 A KR 20100095032A
Authority
KR
South Korea
Prior art keywords
wiring board
rigid
printed wiring
conductor pattern
flex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020107017240A
Other languages
English (en)
Inventor
카츠미 사기사카
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20100095032A publication Critical patent/KR20100095032A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은, 제1 도체 패턴을 갖는 연성 인쇄 배선판 (13)과, 제2 도체 패턴 (118, 143)을 갖는 리지드 인쇄 배선판 (11, 12)를 구비하는 플렉스 리지드 배선판에 관한 것이며, 연성 인쇄 배선판의 적어도 일부와 리지드 인쇄 배선판의 적어도 일부를 각각 피복하고, 연성 인쇄 배선판의 적어도 일부를 노출하는 절연층 (111, 113)과, 플렉스 리지드 배선판을 마더보드에 실장하기 위한 제1 접속 단자 (178)과, 플렉스 리지드 배선판에 전자 부품을 실장하기 위한 제2 접속 단자 (179)를 구비한다. 또한, 제2 도체 패턴은 상기 절연층 위에 형성되어 있고, 제1 도체 패턴과 제2 도체 패턴은 상기 절연층을 관통하는 도금 피막에 의해 접속되어 있다.

Description

플렉스 리지드 배선판 및 전자 디바이스{FLEX-RIGID WIRING BOARD AND ELECTRONIC DEVICE}
본 발명은, 일부가 연성(flexible) 기판으로 구성된 절곡 가능한 플렉스 리지드(flex-rigid) 배선판, 및 상기 플렉스 리지드 배선판을 사용한 전자 디바이스에 관한 것이다.
종래, 전자 부품이 실장된 리지드 기판이 임의의 패키지(PKG)에 밀봉되어 있으며, 예를 들면 핀 접속이나 땜납 접속에 의해 마더보드 위에 실장된 전자 디바이스가 알려져 있다. 예를 들면, 특허문헌 1에는 도 23에 나타낸 바와 같이, 마더보드 (1000) 위에 실장된 복수의 리지드 기판 (1001), (1002)를 서로 전기적으로 접속하는 구조로서, 각 리지드 기판 (1001), (1002)의 표면에 설치된 커넥터 (1004a), (1004b)에 의해 연성 기판 (1003)을 접속하여, 이들 리지드 기판 (1001), (1002) 및 그 표면에 실장된 전자 부품 (1005a), (1005b)를 연성 기판 (1003)을 통해 서로 전기적으로 접속하는 구조(공중 하이웨이 구조)가 개시되어 있다.
일본 특허 공개 제2002-350974호 공보
특허문헌 1에 기재된 플렉스 리지드 배선판에서는, 리지드 기판 (1001), (1002)와 연성 기판 (1003)이 커넥터 (1004a), (1004b)로 접속되는 것에 기인하여, 낙하 등에 의해 충격을 받은 경우 등, 커넥터 (1004a), (1004b)의 부분에서 접촉 불량이 발생할 우려가 있다. 상세하게는, 커넥터 (1004a), (1004b)가 충격을 받아 거의 분리 상태(반분리 상태)가 되거나, 또는 완전히 분리됨으로써 접촉 불량이 발생할 염려가 있다. 이와 같이, 특허문헌 1에 기재된 플렉스 리지드 배선판은, 신뢰성, 특히 접속 신뢰성의 면에서 개선의 여지가 있는 것이다.
본 발명은, 이러한 실정을 감안하여 이루어진 것이며, 신뢰성, 특히 접속 신뢰성이 높은 플렉스 리지드 배선판 및 전자 디바이스를 제공하는 것을 목적으로 한다. 또한, 본 발명은, 양호한 전기 특성을 갖는 플렉스 리지드 배선판 및 전자 디바이스를 제공하는 것을 다른 목적으로 한다.
본 발명의 제1 관점에 따른 플렉스 리지드 배선판은, 제1 도체 패턴을 갖는 연성 인쇄 배선판과, 제2 도체 패턴을 갖는 리지드 인쇄 배선판을 구비하는 플렉스 리지드 배선판이며, 상기 연성 인쇄 배선판의 적어도 일부와 상기 리지드 인쇄 배선판의 적어도 일부를 각각 피복하고, 상기 연성 인쇄 배선판의 적어도 일부를 노출하는 절연층과, 상기 플렉스 리지드 배선판을 마더보드에 실장하기 위한 제1 접속 단자와, 상기 플렉스 리지드 배선판에 전자 부품을 실장하기 위한 제2 접속 단자를 구비하고, 상기 제2 도체 패턴은 상기 절연층 위에 형성되어 있고, 상기 제1 도체 패턴과 상기 제2 도체 패턴은 상기 절연층을 관통하는 도금 피막에 의해 접속되어 있는 것을 특징으로 한다.
상기 플렉스 리지드 배선판은, 부분 플렉스 리지드 배선판인 구성으로 할 수도 있다.
상기 리지드 인쇄 배선판은, 상기 연성 인쇄 배선판의 수평 방향으로 배치되어 있는 구성으로 할 수도 있다.
본 발명의 제2 관점에 따른 전자 디바이스는 마더보드와, 플렉스 리지드 배선판을 구비하는 전자 디바이스이며, 상기 플렉스 리지드 배선판은 제1 도체 패턴을 갖는 연성 인쇄 배선판과, 제2 도체 패턴을 갖는 리지드 인쇄 배선판과, 상기 연성 인쇄 배선판의 적어도 일부와 상기 리지드 인쇄 배선판의 적어도 일부를 각각 피복하며, 상기 연성 인쇄 배선판의 적어도 일부를 노출하는 절연층을 구비하고, 상기 제2 도체 패턴은 상기 절연층 위에 형성되어 있고, 상기 제1 도체 패턴과 상기 제2 도체 패턴은 상기 절연층을 관통하는 도금 피막에 의해 접속되어 있고, 상기 마더보드의 표면에는 적어도 1개의 상기 플렉스 리지드 배선판이 실장되어 있고, 상기 리지드 인쇄 배선판의 표면에는 적어도 1개의 상기 전자 부품이 실장되어 있는 것을 특징으로 한다.
상기 리지드 인쇄 배선판의 표면에는 복수의 전자 부품이 실장되어 있고, 상기 복수의 전자 부품은, 상기 제1 도체 패턴 및 상기 제2 도체 패턴으로 구성되는 신호선에 의해 서로 전기적으로 접속되어 있고, 상기 플렉스 리지드 배선판은 기판 양면의 도체 패턴을 서로 전기적으로 접속하는 관통 구멍을 갖고, 상기 제1 도체 패턴 및 상기 제2 도체 패턴 중, 적어도 상기 신호선은 상기 관통 구멍을 회피한 경로에 의해, 상기 복수의 전자 부품을 서로 전기적으로 접속하는 구성으로 할 수도 있다.
상기 제2 도체 패턴은, 상기 마더보드로부터 상기 복수의 전자 부품으로 전원을 공급하는 전원선을 형성하고, 상기 제2 도체 패턴 중 적어도 상기 전원선은 상기 관통 구멍을 통과하여, 상기 복수의 전자 부품에 전원을 공급하는 구성으로 할 수도 있다.
본 발명의 제3 관점에 따른 전자 디바이스는 플렉스 리지드 배선판을 구비하는 전자 디바이스이며, 상기 플렉스 리지드 배선판은 제1 도체 패턴을 갖는 연성 인쇄 배선판과, 제2 도체 패턴을 갖는 리지드 인쇄 배선판과, 상기 연성 인쇄 배선판의 적어도 일부와 상기 리지드 인쇄 배선판의 적어도 일부를 각각 피복하며, 상기 연성 인쇄 배선판의 적어도 일부를 노출하는 절연층을 구비하고, 상기 제2 도체 패턴은 상기 절연층 위에 형성되어 있고, 상기 제1 도체 패턴과 상기 제2 도체 패턴은 상기 절연층을 관통하는 도금 피막에 의해 접속되어 있고, 상기 리지드 인쇄 배선판의 표면에는 적어도 1개의 상기 전자 부품이 실장되어 있고, 상기 플렉스 리지드 배선판에는 상기 플렉스 리지드 배선판을 마더보드에 실장하기 위한 접속 단자가 형성되어 있는 것을 특징으로 한다.
본 발명의 제4 관점에 따른 전자 디바이스는 플렉스 리지드 배선판을 구비하는 전자 디바이스이며, 상기 플렉스 리지드 배선판은 제1 도체 패턴을 갖는 연성 인쇄 배선판과, 제2 도체 패턴을 갖는 리지드 인쇄 배선판과, 상기 연성 인쇄 배선판의 적어도 일부와 상기 리지드 인쇄 배선판의 적어도 일부를 각각 피복하며, 상기 연성 인쇄 배선판의 적어도 일부를 노출하는 절연층을 구비하고, 상기 제2 도체 패턴은 상기 절연층 위에 형성되어 있고, 상기 제1 도체 패턴과 상기 제2 도체 패턴은 상기 절연층을 관통하는 도금 피막에 의해 접속되어 있고, 상기 리지드 인쇄 배선판은 적어도 1개의 상기 전자 부품을 내장하고, 상기 리지드 인쇄 배선판의 표면에는 적어도 1개의 상기 전자 부품이 실장되어 있고, 상기 플렉스 리지드 배선판에는 상기 플렉스 리지드 배선판을 마더보드에 실장하기 위한 접속 단자가 형성되어 있는 것을 특징으로 한다.
본 발명에는, 일본 특허 공개 제2002-350974호 공보에 기재된 내용이 편입(incorporated)되는 경우도 있다.
본 발명에 따르면, 신뢰성, 특히 접속 신뢰성이 높은 플렉스 리지드 배선판 및 전자 디바이스를 제공할 수 있다. 또한, 양호한 전기 특성을 갖는 플렉스 리지드 배선판 및 전자 디바이스를 제공할 수 있다.
[도 1A] 본 발명의 한 실시 형태에 따른 플렉스 리지드 배선판의 측면도이다.
[도 1B] 본 발명의 한 실시 형태에 따른 플렉스 리지드 배선판의 평면도이다.
[도 2] 연성 기판의 단면도이다.
[도 3] 플렉스 리지드 배선판의 단면도이다.
[도 4] 도 1A의 일부 확대도이다.
[도 5] 본 발명의 한 실시 형태에 따른 전자 디바이스의 단면도이다.
[도 6] 복수의 제품에 공통된 웨이퍼로부터 연성 기판을 적출하는 공정을 설명하기 위한 도면이다.
[도 7] 복수의 제품에 공통된 웨이퍼로부터 제1 및 제2 절연층을 적출하는 공정을 설명하기 위한 도면이다.
[도 8] 복수의 제품에 공통된 웨이퍼로부터 세퍼레이터를 적출하는 공정을 설명하기 위한 도면이다.
[도 9] 리지드 기판의 코어를 제조하는 공정을 설명하기 위한 도면이다.
[도 10A] 제1층을 형성하는 공정을 설명하기 위한 도면이다.
[도 10B] 제1층을 형성하는 공정을 설명하기 위한 도면이다.
[도 10C] 제1층을 형성하는 공정을 설명하기 위한 도면이다.
[도 10D] 제1층을 형성하는 공정을 설명하기 위한 도면이다.
[도 10E] 제1층을 형성하는 공정을 설명하기 위한 도면이다.
[도 10F] 제1층을 형성하는 공정을 설명하기 위한 도면이다.
[도 11A] 제2층을 형성하는 공정을 설명하기 위한 도면이다.
[도 11B] 제2층을 형성하는 공정을 설명하기 위한 도면이다.
[도 11C] 제2층을 형성하는 공정을 설명하기 위한 도면이다.
[도 11D] 제2층을 형성하는 공정을 설명하기 위한 도면이다.
[도 12] 복수의 제품에 공통된 웨이퍼로부터 제3 및 제4 상층 절연층을 적출하는 공정을 설명하기 위한 도면이다.
[도 13A] 제3층을 형성하는 공정을 설명하기 위한 도면이다.
[도 13B] 제3층을 형성하는 공정을 설명하기 위한 도면이다.
[도 13C] 제3층을 형성하는 공정을 설명하기 위한 도면이다.
[도 13D] 제3층을 형성하는 공정을 설명하기 위한 도면이다.
[도 14A] 제4층을 형성하는 공정을 설명하기 위한 도면이다.
[도 14B] 제4층을 형성하는 공정을 설명하기 위한 도면이다.
[도 14C] 제4층을 형성하는 공정을 설명하기 위한 도면이다.
[도 14D] 제4층을 형성하는 공정을 설명하기 위한 도면이다.
[도 14E] 제4층을 형성하는 공정을 설명하기 위한 도면이다.
[도 15A] 연성 기판의 일부(중앙부)를 노출시키는 공정을 설명하기 위한 도면이다.
[도 15B] 연성 기판의 중앙부를 노출시킨 후의 상태를 나타낸 도면이다.
[도 15C] 잔존하는 구리를 제거한 후의 상태를 나타낸 도면이다.
[도 16] 전자 디바이스의 변형예를 설명하기 위한 도면이다.
[도 17] 전자 디바이스의 변형예를 설명하기 위한 도면이다.
[도 18] 전자 디바이스의 변형예를 설명하기 위한 도면이다.
[도 19] 전자 디바이스의 변형예를 설명하기 위한 도면이다.
[도 20] 전자 디바이스의 변형예를 설명하기 위한 도면이다.
[도 21A] 리지드 기판과 연성 기판의 접속 구조를 나타낸 도면이다.
[도 21B] 리지드 기판과 연성 기판의 접속 구조의 변형예를 나타낸 도면이다.
[도 21C] 리지드 기판과 연성 기판의 접속 구조의 변형예를 나타낸 도면이다.
[도 22] 플렉스 리지드 배선판의 변형예를 설명하기 위한 도면이다.
[도 23] 공중 하이웨이 구조의 플렉스 리지드 배선판의 일례를 나타내는 단면도이다.
[부호의 설명]
10: 플렉스 리지드 배선판
11, 12: 리지드 기판(리지드 인쇄 배선판)
13: 연성 기판(연성 인쇄 배선판)
100: 마더보드
101: 패키지
111, 113: 절연층
114, 115, 144, 145, 172, 173: 상층 절연층
116, 119, 121, 141, 146, 147, 174, 175: 비아(via)
117, 142: 배선 패턴
118, 143: 인출 패턴
120, 122, 148, 149: 도체
123, 124, 150, 151, 176, 177: 도체 패턴
125: 수지
131: 기재
132, 133: 도체층
134, 135: 절연층
136, 137: 실드(shield)층
138, 139: 커버레이(coverlay)
163: 관통 구멍(쓰루홀)
178, 179: 전극(접속 단자)
291: 세퍼레이터
292, 294a 내지 294c: 절단 라인(절흔)
298, 299: 솔더(solder) 레지스트
501, 502, 503, 504: 전자 부품
이하, 본 발명의 한 실시 형태에 따른 플렉스 리지드 배선판 및 전자 디바이스에 대하여 설명한다.
본 실시 형태에 따른 플렉스 리지드 배선판 (10)은 도 1A 및 도 1B에 나타낸 바와 같이, 크게는 제1 리지드 기판 (11) 및 제2 리지드 기판 (12)(모두 리지드 인쇄 배선판)와, 연성 기판 (13)(연성 인쇄 배선판)으로 구성되며, 제1 리지드 기판 (11)과 제2 리지드 기판 (12)는 연성 기판 (13)을 사이에 두고 대향 배치되어 있다. 상세하게는, 제1 및 제2 리지드 기판 (11) 및 (12)는 연성 기판 (13)의 수평 방향으로 배치되어 있다.
제1 및 제2 리지드 기판 (11), (12)에는, 각각 임의의 회로 패턴이 형성되어 있다. 또한, 필요에 따라, 예를 들면, 반도체칩 등의 전자 부품 등이 접속된다. 한편, 연성 기판 (13)에는, 제1 리지드 기판 (11)의 회로 패턴과 제2 리지드 기판 (12)의 회로 패턴을 접속하기 위한 스트라이프상의 배선 패턴 (13a)가 형성되어 있다. 배선 패턴 (13a)는, 리지드 기판 (11), (12)의 회로 패턴끼리를 접속한다.
연성 기판 (13)은 도 2에 그 상세한 구조를 나타낸 바와 같이, 기재 (131)과, 도체층 (132) 및 (133)과, 절연층 (134) 및 (135)와, 실드층 (136) 및 (137)과, 커버레이 (138) 및 (139)가 적층된 구조를 갖는다.
기재 (131)은 절연성 연성 시트, 예를 들면 두께 "20 내지 50 ㎛", 바람직하게는 "30 ㎛" 정도의 두께의 폴리이미드 시트로 구성된다.
도체층 (132) 및 (133)은, 예를 들면 두께 "5 내지 15 ㎛" 정도의 구리 패턴으로 이루어지고, 기재 (131)의 표리에 각각 형성됨으로써 상술한 스트라이프상의 배선 패턴 (13a)(도 1B)를 구성한다.
절연층 (134) 및 (135)는 두께 "5 내지 15 ㎛" 정도의 폴리이미드막 등으로 구성되고, 도체층 (132) 및 (133)을 외부로부터 절연한다.
실드층 (136) 및 (137)은 도전층, 예를 들면 은 페이스트의 경화 피막으로 구성되고, 외부로부터 도체층 (132) 및 (133)으로의 전자 노이즈 및 도체층 (132), (133)으로부터 외부로의 전자 노이즈를 실드한다.
커버레이 (138) 및 (139)는, 두께 "5 내지 15 ㎛" 정도의 폴리이미드 등의 절연막으로 형성되고, 연성 기판 (13) 전체를 외부로부터 절연함과 동시에 보호한다.
한편, 리지드 기판 (11) 및 (12)는 각각 도 3에 나타낸 바와 같이 리지드 기재 (112)와, 제1 및 제2 절연층 (111) 및 (113)과, 제1 및 제2 상층 절연층 (144) 및 (114)와, 제3 및 제4 상층 절연층 (145) 및 (115)와, 제5 및 제6 상층 절연층 (172) 및 (173)이 적층되어 구성되어 있다.
리지드 기재 (112)는 리지드 기판 (11) 및 (12)에 강성을 제공하는 것이며, 유리 에폭시 수지 등의 리지드 절연 재료로 구성된다. 리지드 기재 (112)는, 연성 기판 (13)과 수평 방향으로 이격하여 배치되어 있다. 리지드 기재 (112)는, 연성 기판 (13)과 거의 동일한 두께를 갖는다. 또한, 리지드 기재 (112)의 표리에는, 각각 예를 들면 구리로 이루어지는 도체 패턴 (112a), (112b)가 형성되어 있다. 이들 도체 패턴 (112a) 및 (112b)는, 각각 소정의 개소에서 보다 상층의 도체(배선)와 전기적으로 접속되어 있다.
제1 및 제2 절연층 (111) 및 (113)은, 프리프레그(prepreg)를 경화시켜 구성되어 있다. 제1 및 제2 절연층 (111) 및 (113)은 각각 "50 내지 100 ㎛", 바람직하게는 "50 ㎛" 정도의 두께를 갖는다. 또한, 프리프레그는 수지가 로우 플로우(low-flow) 특성을 갖는 것이 바람직하다. 이러한 프리프레그는 에폭시 수지를 유리 섬유 직물에 함침시킨 후, 수지를 열경화시키고, 미리 경화도를 진행시킴으로써 제조할 수 있다. 그러나, 유리 섬유 직물에 점도가 높은 수지를 함침시키거나, 유리 섬유 직물에 무기 충전재(예를 들면, 실리카 충전재)를 포함하는 수지를 함침시키거나, 유리 섬유 직물의 수지 함침량을 감소시킴으로써 프리프레그를 제조하는 것도 가능하다.
리지드 기재 (112), 및 제1 및 제2 절연층 (111) 및 (113)은 리지드 기판 (11) 및 (12)의 코어를 구성하고, 리지드 기판 (11) 및 (12)를 지지하고 있다. 이 코어 부분에는, 기판 양면의 도체 패턴을 서로 전기적으로 접속하는 관통 구멍(쓰루홀) (163)이 형성되어 있다.
리지드 기판 (11), (12)와 연성 기판 (13)은 리지드 기판 (11), (12)의 코어 부분에서 각각 접속되어 있고, 제1 및 제2 절연층 (111) 및 (113)이 연성 기판 (13)의 한쪽 단부를 끼워 지지 및 고정하고 있다. 구체적으로는, 도 4에 도 1A 중의 영역 (R11)(제1 리지드 기판 (11)과 연성 기판 (13)의 접합 부분)을 확대하여 나타낸 바와 같이, 제1 및 제2 절연층 (111) 및 (113)이 리지드 기재 (112)와 연성 기판 (13)을 표리 양측으로부터 피복함과 동시에, 연성 기판 (13)의 일부를 노출하고 있다. 이들 제1 및 제2 절연층 (111) 및 (113)은, 연성 기판 (13)의 표면에 설치된 커버레이 (138) 및 (139)와 중합하고 있다.
또한, 리지드 기판 (12)와 연성 기판 (13)의 접속 부분의 구조는, 리지드 기판 (11)과 연성 기판 (13)의 접속 부분의 구조(도 4)와 동일하기 때문에, 여기서 리지드 기판 (12)의 접속 부분에 대해서는 그의 상세한 설명을 생략한다.
리지드 기재 (112)와, 연성 기판 (13)과, 제1 및 제2 절연층 (111) 및 (113)에 의해 구획되는 공간(이들 부재간의 공극)에는, 도 4에 나타낸 바와 같이 수지 (125)가 충전되어 있다. 수지 (125)는, 예를 들면 제조시에 제1 및 제2 절연층 (111) 및 (113)을 구성하는 로우 플로우 프리프레그로부터 삼출된 것이며, 제1 및 제2 절연층 (111) 및 (113)과 일체로 경화되어 있다.
제1 및 제2 절연층 (111) 및 (113)의, 연성 기판 (13)의 도체층 (132) 및 (133)의 접속 패드 (13b)에 각각 대향하는 각 부분에는 비아(컨택트홀) (141), (116)이 형성되어 있다. 연성 기판 (13) 중, 비아 (141) 및 (116)에 각각 대향하는 각 부분(도 1B에 나타낸 접속 패드 (13b)가 형성되어 있는 부분)은, 연성 기판 (13)의 실드층 (136) 및 (137), 커버레이 (138) 및 (139)가 제거되어 있다. 비아 (141) 및 (116)은, 연성 기판 (13)의 절연층 (134) 및 (135)를 각각 관통하여, 도체층 (132), (133)으로 이루어지는 각 접속 패드 (13b)를 노출하고 있다.
비아 (141) 및 (116)의 각 내면에는, 각각 구리 도금 등으로 형성된 배선 패턴(도체층) (142), (117)이 형성되어 있다. 이들 배선 패턴 (142) 및 (117)의 도금 피막은, 각각 연성 기판 (13)의 도체층 (132), (133)의 각 접속 패드 (13b)에 접속되어 있다. 또한, 비아 (141) 및 (116)에는 각각 수지가 충전되어 있다. 이들 비아 (141) 및 (116) 내의 수지는, 예를 들면 프레스에 의해 상층 절연층(상층 절연층 (144), (114))의 수지가 압출됨으로써 충전된다. 또한, 제1 및 제2 절연층 (111) 및 (113)의 각 상면에는, 각각 배선 패턴 (142), (117)에 접속된 인출 패턴 (143), (118)이 형성되어 있다. 이들 인출 패턴 (143) 및 (118)은, 각각 예를 들면 구리 도금층으로 구성된다. 또한, 제1 및 제2 절연층 (111) 및 (113)의 각 연성 기판 (13)측 단부, 즉 연성 기판 (13)과 리지드 기재 (112)의 경계보다도 연성 기판 (13)측의 위치에는, 각각 외부로부터 절연된 도체 패턴 (151), (124)가 배치되어 있다. 이들 도체 패턴 (151) 및 (124)에 의해, 리지드 기판 (11) 내에서 발생한 열을 효과적으로 방열할 수 있다.
이와 같이, 본 실시 형태에 따른 플렉스 리지드 배선판 (10)에서는, 리지드 기판 (11), (12)와 연성 기판 (13)이 커넥터에 상관없이 전기적으로 접속되어 있다. 즉, 연성 기판 (13)이 리지드 기판 (11), (12) 각각에 삽입됨으로써, 이 삽입 부분에서 연성 기판 (13)이 각 리지드 기판에 각각 전기적으로 접속되어 있다(도 4 참조). 그 때문에, 낙하 등에 의해 충격을 받은 경우에도, 커넥터가 분리되어 접촉 불량이 발생하지 않는다. 이러한 의미에서, 플렉스 리지드 배선판 (10)은 커넥터 접속의 기판에 비해 보다 신뢰성이 높은 전기적 접속을 갖는다.
또한, 연성 기판 (13)으로 접속하기 때문에, 리지드 기판 (11) 및 (12)의 접속에 커넥터나 지그(jig)가 불필요하다. 이에 따라, 제조 비용 등의 감소가 가능해진다.
또한, 연성 기판 (13)은 부분 플렉스 리지드 배선판을 구성하고 있으며, 리지드 기판 (11), (12)에 각각 부분적으로 매립되어 있다. 그 때문에, 리지드 기판 (11) 및 (12)의 설계를 크게 변경하지 않고, 이들 양 기판 (11) 및 (12)를 서로 전기적으로 접속할 수 있다. 또한, 기판 내부에서 접속되어 있기 때문에, 상술한 공중 하이웨이 구조에 비해 기판 표면에 넓은 실장 영역이 확보되며, 보다 많은 전자 부품의 실장이 가능해진다.
또한, 연성 기판 (13)의 도체층 (132), (133)과 리지드 기판 (11), (12)의 배선 패턴 (142), (117)은 테이퍼형의 비아에 의해 접속되어 있기 때문에, 기판 표면에 직교하는 방향으로 연장된 관통 구멍에 의한 접속에 비해 충격을 받았을 때 응력이 분산되고, 균열 등이 발생하기 어렵다. 또한, 이들 도체층 (132), (133)과 배선 패턴 (142), (117)은 도금 피막에 의해 접속되어 있기 때문에, 접속 부분의 신뢰성이 높다. 또한, 비아 (141) 및 (116) 내에 각각 수지가 충전되기 때문에, 접속 신뢰성이 높아진다.
제1 및 제2 절연층 (111) 및 (113)의 각 상면에는, 각각 제1, 제2 상층 절연층 (144), (114)가 적층되어 있다. 제1, 제2 상층 절연층 (144), (114)에는, 인출 패턴 (143), (118)에 각각 접속되는 비아(제1 상층 비아) (146), (119)가 각각 형성되어 있다. 또한, 이들 비아 (146), (119)에는, 각각 예를 들면 구리로 이루어지는 도체 (148), (120)이 충전되어 있다. 또한, 제1 및 제2 상층 절연층 (144) 및 (114)는, 각각 예를 들면 수지를 유리 섬유 직물 등에 함침한 프리프레그를 경화시켜 구성된다.
제1 및 제2 상층 절연층 (144) 및 (114)의 각 상면에는, 각각 제3, 제4 상층 절연층 (145), (115)가 적층되어 있다. 이들 제3 및 제4 상층 절연층 (145) 및 (115)도, 각각 예를 들면 수지를 유리 섬유 직물 등에 함침한 프리프레그를 경화시켜 구성된다. 제3, 제4 상층 절연층 (145), (115)에는, 비아 (146), (119)에 각각 접속하는 비아(제2 상층 비아) (147), (121)이 각각 형성되어 있다. 이들 비아 (147), (121)에는, 각각 예를 들면 구리로 이루어지는 도체 (149), (122)가 충전되어 있으며, 이들 도체 (149), (122)는 각각 도체 (148), (120)과 전기적으로 접속되어 있다. 이렇게 하여, 비아 (146) 및 (147), (119) 및 (121)에 의해 필드ㆍ빌드업ㆍ비아(filled build-up via)가 형성되어 있다.
제3 및 제4 상층 절연층 (145) 및 (115)의 각 상면에는, 각각 도체 패턴(회로 패턴) (150), (123)이 형성되어 있다. 또한, 이 도체 패턴 (150), (123)의 소정 개소에 각각 비아 (147), (121)이 접속됨으로써, 배선 패턴 (117), 인출 패턴 (118), 도체 (120) 및 도체 (122)를 통해 도체층 (133)과 도체 패턴 (123)이, 또한 배선 패턴 (142), 인출 패턴 (143), 도체 (148) 및 도체 (149)를 통해 도체층 (132)와 도체 패턴 (150)이 각각 전기적으로 접속되어 있다.
제3 및 제4 상층 절연층 (145) 및 (115)의 각 상면에는, 도 3에 나타낸 바와 같이 각각 제5, 제6 상층 절연층 (172), (173)이 적층되어 있다. 이들 제5 및 제6 상층 절연층 (172) 및 (173)도, 각각 예를 들면 수지를 유리 섬유 직물 등에 함침한 프리프레그를 경화시켜 구성된다.
제5, 제6 상층 절연층 (172), (173)에는, 비아 (147), (121)에 각각 접속하는 비아 (174), (175)가 각각 형성되어 있다. 또한, 이들 비아 (174), (175) 내를 포함하여 기판의 표리에, 예를 들면 구리로 이루어지는 도체 패턴 (176), (177)이 각각 형성되어 있다. 이들 도체 패턴 (176), (177)은, 각각 도체 (149), (122)와 전기적으로 접속되어 있다. 또한, 기판 표리에는 각각 패터닝된 솔더 레지스트 (298), (299)가 설치되어 있으며, 도체 패턴 (176), (177)의 소정 개소에, 각각 예를 들면 화학 금 도금에 의해 전극 (178), (179)(접속 단자)가 형성되어 있다.
플렉스 리지드 배선판 (10)의 표면에는, 예를 들면 도 5에 나타낸 바와 같이 리지드 기판 (11)에 예를 들면 CPU로 이루어지는 전자 부품 (501)이, 또한 리지드 기판 (12)에 예를 들면 메모리로 이루어지는 전자 부품 (502)가 각각 예를 들면 플립 칩 접속에 의해 실장되고, 예를 들면 직사각형의 패키지 (101)에 밀봉되어 있다. 또한, 패키지 (101)의 형상은 임의이며, 예를 들면 정사각형일 수도 있다. 또한, 패키지 (101)의 재료도 임의이며, 예를 들면 금속 또는 세라믹 또는 플라스틱 등으로 이루어지는 패키지를 사용할 수 있다. 또한, 패키지 (101)의 종류도 임의이며, 예를 들면 DIP, QFP, PGA, BGA, CSP 등 임의의 패키지를 사용할 수 있다. 또한, 전자 부품 (501) 및 (502)는, 예를 들면 IC 회로 등의 능동 부품으로 한정되지 않으며, 예를 들면 저항, 콘덴서(캐패시터), 코일 등의 수동 부품일 수도 있다. 또한, 전자 부품 (501) 및 (502)의 실장 방식도 임의이며, 예를 들면 와이어 본딩에 의한 접속일 수도 있다.
또한, 이러한 플렉스 리지드 배선판 (10)이 리지드 기판인 마더보드 (100)의 표면에, 예를 들면 납땜에 의해 표면 실장 방식으로 실장됨으로써 전자 디바이스가 형성되어 있다. 이러한 전자 디바이스는 플렉스 리지드 배선판 (10)측에서 연성 기판 (13)에 의해 보강되어 있기 때문에, 낙하 등에 의해 충격을 받은 경우에도 마더보드 (100)측으로의 충격이 감소된다. 이렇게 하여, 마더보드 (100)에 균열 등이 발생하기 어렵게 되어 있다. 또한, 마더보드 (100)은, 인쇄 회로판을 복수개 부착할 수 있는 크기를 갖고, 인쇄 회로판과 접속할 수 있는 접속용 단자를 부착한 인쇄 배선판이며, 확장 보드(도터(daughter)보드) 등도 포함한다. 여기서는, 마더보드 (100)으로서 리지드 기판 (11), (12)보다 배선 피치가 큰 리지드 인쇄 배선판을 사용하고 있다. 또한, 플렉스 리지드 배선판 (10)의 실장 방식은 임의이며, 예를 들면 삽입 실장 방식(핀 접속)에 의해 실장할 수도 있다.
전자 부품 (501)과 전자 부품 (502)는, 플렉스 리지드 배선판 (10) 내의 도체(배선 패턴 (117), (142), 인출 패턴 (118), (143), 도체 (120), (122), (148), (149), 도체 패턴 (123), (124), (150), (151), (176), (177), 도체층 (132), (133) 등)로 구성되는 신호선에 의해 서로 전기적으로 접속되어 있으며, 이 신호선을 통해 상호의 신호 교환을 가능하게 하고 있다. 단, 이 신호선은 관통 구멍 (163)을 회피한 경로에 의해, 전자 부품 (501)과 전자 부품 (502)를 서로 전기적으로 접속하고 있다. 그 때문에, 이들 전자 부품 (501) 및 (502) 사이의 신호는 기판의 표측(리지드 기판 (11) 및 (12)의 코어를 경계로 전자 부품측)만으로 전달되며, 그 표측으로부터 이면(동일한 코어를 경계로 마더보드 (100)측)으로는 전달되지 않는다. 즉, 이 신호는, 예를 들면 전자 부품 (502)(메모리)로부터, 예를 들면 도 5 중에 화살표 (L1)로 나타낸 바와 같이 도체 (122), (120), 인출 패턴 (118), 배선 패턴 (117), 도체층 (133), 배선 패턴 (117), 인출 패턴 (118), 도체 (120), (122)(상세하게는 도 3 및 도 4 참조)를 순서대로 통과하여, 전자 부품 (501)(CPU)에 전달된다. 이러한 구조로 함으로써, 전자 부품 사이의 신호 전달 경로가 마더보드 (100)을 우회하지 않고 짧아진다. 또한, 신호 전달 경로가 짧아짐으로써, 기생 용량 등이 감소한다. 그 때문에, 전자 부품 사이에서 고속 신호의 전달이 가능해진다. 또한, 신호 전달 경로가 짧아짐으로써, 신호에 포함되는 노이즈도 감소한다.
이러한 구성으로 함으로써, 커넥터를 사용하지 않고 전자 부품 (501)과 전자 부품 (502) 사이에서 전기 신호를 교환할 수 있으며, 저비용의 전자 디바이스를 제공하는 것이 가능해진다.
한편, 전자 부품 (501) 및 (502)의 전원은, 각각 마더보드 (100)으로부터 공급된다. 즉, 플렉스 리지드 배선판 (10) 내의 도체가 마더보드 (100)으로부터 전자 부품 (501), (502) 각각으로 전원을 공급하기 위한 전원선을 형성하고 있다. 이 전원선은, 예를 들면 도 5 중에 화살표 (L2)로 나타낸 바와 같이 도체 (149), (148), 관통 구멍 (163), 도체 (120), (122)(상세하게는 도 3 참조)의 경로에 의해, 전자 부품 (501), (502)로 각각 전원을 공급한다. 이러한 구조로 함으로써, 전자 부품 (501) 및 (502)에 각각 필요한 전원을 공급하면서, 이들 전자 부품 (501) 및 (502) 사이에서 고속 신호의 전달이 가능해진다.
이러한 플렉스 리지드 배선판 (10)의 제조시에는, 우선 연성 기판 (13)(도 2)을 제조한다. 구체적으로는, 소정 크기로 가공한 폴리이미드로 이루어지는 기재 (131)의 양면에 구리막을 형성한다. 이어서, 구리막을 패터닝함으로써, 배선 패턴 (13a) 및 접속 패드 (13b)를 구비하는 도체층 (132) 및 (133)을 형성한다. 또한, 도체층 (132), (133)의 각 표면에 각각 적층하는 형태로, 예를 들면 폴리이미드로 이루어지는 절연층 (134), (135)를 형성한다. 또한, 이들 절연층 (134) 및 (135)에는, 연성 기판 (13)의 단부를 제외하고 은 페이스트를 도포하며, 도포한 은 페이스트를 경화시켜 실드층 (136), (137)을 형성한다. 이어서, 이들 실드층 (136), (137)의 각 표면을 덮도록 커버레이 (138) 및 (139)를 형성한다. 또한, 실드층 (136), (137)과 커버레이 (138), (139)는, 접속 패드 (13b)를 회피하여 형성된다.
이러한 일련의 공정을 거쳐서, 상기 도 2에 나타낸 적층 구조를 갖는 웨이퍼가 완성된다. 이 웨이퍼는, 복수의 제품에 공통된 재료로서 사용된다. 즉, 도 6에 나타낸 바와 같이, 이 웨이퍼를 예를 들면 레이저 등에 의해 소정의 크기로 절단(컷트)함으로써, 소정의 크기인 연성 기판 (13)이 얻어진다.
이어서, 이렇게 하여 제조된 연성 기판 (13)과, 제1 및 제2 리지드 기판 (11) 및 (12)의 각 리지드 기판을 접합한다. 이 접합시에는, 예를 들면 도 7에 나타낸 바와 같이 복수의 제품에 공통된 웨이퍼를 예를 들면 레이저 등에 의해 절단하여, 소정의 크기인 제1 및 제2 절연층 (111) 및 (113)을 준비한다. 또한, 예를 들면 도 8에 나타낸 바와 같이, 복수의 제품에 공통된 웨이퍼를 예를 들면 레이저 등에 의해 절단하여, 소정의 크기인 세퍼레이터 (291)을 준비한다.
또한, 리지드 기판 (11) 및 (12)의 코어가 되는 리지드 기재 (112)도, 예를 들면 도 9에 나타낸 바와 같이 복수의 제품에 공통된 웨이퍼 (110)으로 제조한다. 즉, 웨이퍼 (110)의 표리에, 각각 예를 들면 구리로 이루어지는 도체막 (110a), (110b)를 형성한 후, 예를 들면 소정의 리소그래피 공정(전처리, 라미네이트, 노광, 현상, 에칭, 막 박리, 내층 검사 등)을 거침으로써 이들 도체막 (110a), (110b)를 각각 패터닝하여, 도체 패턴 (112a), (112b)를 형성한다. 이어서, 예를 들면 레이저 등에 의해 웨이퍼 (110)의 소정의 부분을 제거하여, 리지드 기판 (11) 및 (12)의 리지드 기재 (112)를 얻는다. 그 후, 이렇게 하여 제조된 리지드 기재 (112)를 흑화 처리한다.
또한, 리지드 기재 (112)는, 예를 들면 "50 내지 150 ㎛", 바람직하게는 "100 ㎛" 정도의 두께의 유리 에폭시 기재로 구성되며, 제1 및 제2 절연층 (111) 및 (113)은, 예를 들면 "20 내지 50 ㎛" 두께의 프리프레그로 구성된다. 또한, 세퍼레이터 (291)은, 예를 들면 경화시킨 프리프레그, 또는 폴리이미드 필름 등으로 구성된다. 제1 및 제2 절연층 (111) 및 (113)의 두께는, 예를 들면 리지드 기판 (11) 및 (12)를 그 표리에서 대조적인 구조로 하기 위해, 동일한 정도의 두께로 설정한다. 세퍼레이터 (291)의 두께는, 제2 절연층 (113)의 두께와 동일한 정도로 설정한다. 또한, 리지드 기재 (112)의 두께와 연성 기판 (13)의 두께는, 대략 동일한 것이 바람직하다. 이렇게 함으로써, 리지드 기재 (112)와 커버레이 (138) 및 (139) 사이에 존재하는 공극에 수지 (125)가 충전되며, 연성 기판 (13)과 리지드 기재 (112)를 보다 확실하게 접합할 수 있게 된다.
이어서, 도 6, 도 7 및 도 9의 공정에서 절단한 제1 및 제2 절연층 (111) 및 (113), 리지드 기재 (112) 및 연성 기판 (13)을 위치 정렬하여, 예를 들면 도 10A 에 나타낸 바와 같이 배치한다. 이 때, 연성 기판 (13)의 각 단부는, 제1 및 제2 절연층 (111) 및 (113) 사이에 끼워 위치 정렬한다.
또한, 예를 들면 도 10B에 나타낸 바와 같이, 도 8의 공정에서 절단한 세퍼레이터 (291)을 리지드 기판 (11)과 리지드 기판 (12) 사이에 노출된 연성 기판 (13)의 한쪽면(예를 들면 상측)에 제2 절연층 (113)과 나란히 배치하고, 그 외측에(표리에 각각) 예를 들면 구리로 이루어지는 도체막 (161), (162)를 배치한다. 세퍼레이터 (291)은, 예를 들면 접착제에 의해 고정한다. 이러한 구조이면, 세퍼레이터 (291)이 도체막 (162)를 지지하기 때문에, 연성 기판 (13)과 도체막 (162) 사이의 공극에 도금액이 스며들어 동박이 찢어진다는 등의 문제점을 방지 또는 억제할 수 있다.
이어서, 이렇게 하여 위치 정렬한 상태(도 10B)에서, 이 구조체를 예를 들면 도 10C에 나타낸 바와 같이 가압 프레스한다. 이 때, 제1 및 제2 절연층 (111) 및 (113)을 구성하는 각 프리프레그로부터 각각 수지 (125)가 압출되고, 상기 도 4에 나타낸 바와 같이, 이 수지 (125)에 의해 리지드 기재 (112)와 연성 기판 (13) 사이의 공극이 충전된다. 이와 같이, 수지 (125)가 공극에 충전됨으로써, 연성 기판 (13)과 리지드 기재 (112)가 확실하게 접착된다. 이러한 가압 프레스는, 예를 들면 하이드로 프레스 장치를 사용하여, 온도 섭씨 "200도", 압력 "40 kgf", 가압 시간 "3 시간" 정도의 조건으로 행한다.
이어서, 전체를 가열하고, 제1 및 제2 절연층 (111) 및 (113)을 구성하는 프리프레그 및 수지 (125)를 경화시켜 일체화한다. 이 때, 연성 기판 (13)의 커버레이 (138) 및 (139)(도 4)와, 제1 및 제2 절연층 (111) 및 (113)의 수지는 중합한다. 절연층 (111) 및 (113)의 수지를 중합함으로써, 비아 (141) 및 (116)(후속 공정에서 형성)의 주위가 수지로 고정되며, 비아 (141)과 도체층 (132)(또는 비아 (116)과 도체층 (133))의 각 접속 부위의 접속 신뢰성이 향상된다.
이어서, 예를 들면 소정의 전처리를 행한 후, 예를 들면 CO2 레이저 가공 장치로부터 CO2 레이저를 조사함으로써, 도 10D에 나타낸 바와 같이 관통 구멍 (163)을 형성한다. 이 때, 연성 기판 (13)(도 4)의 도체층 (132), (133)과 리지드 기판 (11), (12)를 각각 접속하기 위한 비아 (116), (141)(예를 들면 IVH(Interstitial Via Hole))도 형성한다.
이어서, 데스미어(desmear)(스미어 제거), 소프트 에칭을 행한 후, 예를 들면 도 10E에 나타낸 바와 같이 PN 도금(예를 들면, 화학 구리 도금 및 전기 구리 도금)을 행함으로써 구조체 전체의 표면에 구리 도금을 실시한다. 이 구리 도금에 의한 구리와 기존의 도체막 (161), (162)가 일체가 되어, 비아 (116) 및 (141) 내 및 관통 구멍 (163) 내도 포함하여 기판 전체의 표면에 구리막 (171)이 형성된다. 이 때, 연성 기판 (13)은 도체막 (161) 및 (162)로 덮여 있으며, 도금액에 직접 접촉하지 않는다. 따라서, 연성 기판 (13)이 도금액에 의해 손상되지 않는다.
이어서, 예를 들면 소정의 리소그래피 공정(전처리, 라미네이트, 노광, 현상, 에칭, 막 박리, 내층 검사 등)을 거침으로써, 도 10F에 나타낸 바와 같이 기판 표면의 구리막 (171)을 패터닝한다. 이에 따라, 연성 기판 (13)(도 4)의 도체층 (132), (133)에 각각 접속되는 배선 패턴 (142), (117) 및 인출 패턴 (143), (118)이 형성된다. 이 때, 제1 및 제2 절연층 (111) 및 (113)의 각 연성 기판 (13)측 단부에는, 각각 동박을 잔존시킨다. 또한, 그 후 결과물을 흑화 처리한다.
이어서, 예를 들면 도 11A에 나타낸 바와 같이, 그 결과물의 표리에 각각 제1, 제2 상층 절연층 (144), (114)를 배치하고, 그 외측에 예를 들면 구리로 이루어지는 도체막 (114a), (144a)를 배치한다. 이어서, 도 11B에 나타낸 바와 같이 이 구조체를 가압 프레스한다. 이 때, 제1 및 제2 상층 절연층 (114) 및 (144)를 구성하는 각 프리프레그로부터의 수지에 의해 비아 (116) 및 (141)이 충전된다. 또한, 그 후, 예를 들면 가열 처리 등에 의해 프리프레그 및 비아 내의 수지를 경화시켜, 제1 및 제2 상층 절연층 (144) 및 (114)를 고화시킨다.
이어서, 예를 들면 하프 에칭에 의해 소정의 두께까지 도체막 (114a) 및 (144a)를 각각 박막화한다. 또한, 소정의 전처리를 행한 후, 예를 들면 레이저에 의해 제1 상층 절연층 (144)에 비아 (146)을, 또한 제2 상층 절연층 (114)에 비아 (119) 및 절단 라인 (292)를 각각 형성하고, 데스미어(스미어 제거), 소프트 에칭을 행한 후, 예를 들면 도 11C에 나타낸 바와 같이 PN 도금(예를 들면, 화학 구리 도금 및 전기 구리 도금)을 행함으로써 이들 비아 (146) 및 (119) 내, 및 절단 라인 (292) 내에 도체를 형성한다. 또한, 이 도체는, 도전 페이스트(예를 들면, 도전 입자 함유 열경화 수지)를 예를 들면 스크린 인쇄법으로 인쇄함으로써 형성할 수도 있다.
이어서, 예를 들면 하프 에칭에 의해 소정의 두께까지 기판 표면의 도체막을 얇게 하고, 그 후, 예를 들면 소정의 리소그래피 공정(전처리, 라미네이트, 노광, 현상, 에칭, 막 박리, 내층 검사 등)을 거침으로써 도 11D에 나타낸 바와 같이 기판 표면의 도체막을 패터닝한다. 이에 따라, 도체 (148) 및 (120)이 형성된다. 또한, 절단 라인 (292) 내의 도체는, 에칭에 의해 제거된다. 이어서, 결과물을 흑화 처리한다.
여기서, 다음 공정의 설명 전에, 이 공정에 앞서서 행해지는 공정에 대하여 설명한다. 즉, 다음 공정에 앞서서, 도 12에 나타낸 바와 같이 복수의 제품에 공통된 웨이퍼를 예를 들면 레이저 등에 의해 절단하여, 소정 크기의 제3 및 제4 상층 절연층 (145) 및 (115)를 형성한다.
또한, 이어지는 공정에서는 도 13A에 나타낸 바와 같이, 기판 표리에 도 12의 공정에서 절단한 제3 및 제4 상층 절연층 (145) 및 (115)를 배치하고, 그 외측에(표리에 각각) 예를 들면 구리로 이루어지는 도체막 (145a), (115a)를 배치한다. 이 도 13A에 나타낸 바와 같이, 제4 상층 절연층 (115)는 절단 라인 (292)의 상측에 간극을 두고 배치한다. 그 후, 예를 들면 가열하여, 제3 및 제4 상층 절연층 (145) 및 (115)를 고화시킨다. 또한, 제3 및 제4 상층 절연층 (145) 및 (115)는, 각각 예를 들면 유리 섬유 직물에 수지를 함침하여 구성된 통상의 프리프레그로 구성된다.
이어서, 도 13B에 나타낸 바와 같이 결과물을 프레스한다. 그 후, 예를 들면 하프 에칭에 의해 소정의 두께까지 도체막 (145a) 및 (115a)를 각각 박막화한다. 또한, 소정의 전처리를 행한 후, 예를 들면 레이저에 의해 제3 및 제4 상층 절연층 (145), (115)에 각각 비아 (147), (121)을 형성하고, 데스미어(스미어 제거), 소프트 에칭을 행한 후, 예를 들면 도 13C에 나타낸 바와 같이 PN 도금(예를 들면, 화학 구리 도금 및 전기 구리 도금)을 행함으로써, 이들 비아 (147) 및 (121) 내를 도체로 충전한다. 이와 같이, 비아 (147) 및 (121)의 내부를 동일한 도전 페이스트 재료로 충전함으로써, 비아 (147) 및 (121)의 열응력이 가해졌을 때의 접속 신뢰성을 향상시킬 수 있다. 또한, 이 도체는, 도전 페이스트(예를 들면 도전 입자 함유 열경화 수지)를 예를 들면 스크린 인쇄법으로 인쇄함으로써 형성할 수도 있다.
이어서, 도 13D에 나타낸 바와 같이, 예를 들면 하프 에칭에 의해 소정의 두께까지 기판 표면의 도체막을 얇게 하고, 그 후, 예를 들면 소정의 리소그래피 공정(전처리, 라미네이트, 노광, 현상, 에칭, 막 박리, 내층 검사 등)을 거침으로써 기판 표면의 구리막을 패터닝한다. 이에 따라, 도체 (149) 및 (122), 도체 패턴 (150) 및 (123)이 형성된다. 그 후, 결과물을 흑화 처리한다.
이어서, 도 14A에 나타낸 바와 같이, 결과물의 표리에 제5 및 제6 상층 절연층 (172) 및 (173)을 배치하고, 그 외측에(표리에 각각) 예를 들면 구리로 이루어지는 도체막 (172a) 및 (173a)를 배치한다. 또한, 제5 및 제6 상층 절연층 (172) 및 (173)은, 각각 예를 들면 유리 섬유 직물에 수지를 함침하여 구성된 프리프레그로 구성된다.
이어서, 도 14B에 나타낸 바와 같이 프레스한다. 그 후, 예를 들면 하프 에칭에 의해 소정의 두께까지 도체막 (172a) 및 (173a)를 각각 박막화한다. 또한, 소정의 전처리를 행한 후, 레이저광 등에 의해 제5, 제6 상층 절연층 (172), (173)에 각각 비아 (174), (175)를 형성함과 동시에, 도 14C에 나타낸 바와 같이 도 14B 중에 파선으로 나타내는 각 부의 절연층, 즉 세퍼레이터 (291)의 단부(제2 절연층 (113)과 세퍼레이터 (291)의 경계 부분)의 절연층을 제거하여, 절단 라인(절흔) (294a) 내지 (294c)를 형성한다. 이 때, 절단 라인 (294a) 내지 (294c)는, 예를 들면 도체 패턴 (151) 및 (124)를 스토퍼(stopper)로서 형성(절단)한다. 이 때, 스토퍼로서 사용하는 도체 패턴 (151) 및 (124)를 어느 정도 절단하도록 에너지 또는 조사 시간을 조정할 수도 있다.
이어서, PN 도금(예를 들면, 화학 구리 도금 및 전기 구리 도금)을 행함으로써, 비아 (174) 및 (175) 내도 포함하여 기판 전체의 표면에 도체를 형성한다. 이어서, 예를 들면 하프 에칭에 의해 소정의 두께까지 기판 표면의 도체막을 얇게 하고, 그 후, 예를 들면 소정의 리소그래피 공정(전처리, 라미네이트, 노광, 현상, 에칭, 막 박리 등)을 거침으로써 기판 표면의 동박을 패터닝한다. 이렇게 하여, 도 14D에 나타낸 바와 같이 도체 패턴 (176) 및 (177)을 형성한다. 또한, 패턴 형성 후, 그 패턴을 검사한다.
이어서, 예를 들면 스크린 인쇄에 의해 기판 전체의 표면에 솔더 레지스트를 형성하고, 도 14E에 나타낸 바와 같이 소정의 리소그래피 공정을 거침으로써 이 솔더 레지스트를 패터닝한다. 그 후, 예를 들면 가열하여, 패터닝한 솔더 레지스트 (298) 및 (299)를 경화시킨다.
이어서, 세퍼레이터 (291)의 단부(도 14B 중의 파선 참조) 등에 천공 및 외형 가공을 행한 후, 도 15A에 나타낸 바와 같이 구조체 (301) 및 (302)를 연성 기판 (13)으로부터 박리하여 제거한다. 이 때, 세퍼레이터 (291)이 배치되어 있기 때문에 분리가 용이하다. 또한, 구조체 (301) 및 (302)가 다른 부분으로부터 분리(제거)될 때, 도체 패턴 (151) 및 (124)는 연성 기판 (13)의 커버레이 (138) 및 (139)에 프레스에 의해 압박되어 있는 것에 지나지 않고, 고착되어 있지는 않기 때문에(도 10C 참조), 구조체 (301) 및 (302)와 함께 도체 패턴 (124) 및 (151)도 제거된다.
이렇게 하여, 연성 기판 (13)의 중앙부를 노출시킴으로써, 연성 기판 (13)의 표리(절연층의 적층 방향)에 연성 기판 (13)을 휘기(구부리기) 위한 스페이스(영역 (R1) 및 (R2))가 형성된다. 이에 따라, 플렉스 리지드 배선판 (10)을 그 연성 기판 (13)의 부분에서 절곡하는 것 등이 가능해진다.
제거된 부분(영역 (R1) 및 (R2))에 면하는 각 절연층의 선단 부분에는, 예를 들면 도 15B 중에 파선으로 나타낸 바와 같이 도체 패턴 (124) 및 (151)이 잔존한다. 이 잔존하는 구리는 필요에 따라 도 15C에 나타낸 바와 같이, 예를 들면 마스크 에칭(전처리, 라미네이트, 노광, 현상, 에칭, 막 박리 등)에 의해 제거한다.
이어서, 예를 들면 화학 금 도금에 의해 전극 (178), (179)를 형성하고, 그 후, 외형 가공, 휘어짐 수정, 통전 검사, 외관 검사 및 최종 검사를 거쳐서, 상기 도 3에 나타낸 플렉스 리지드 배선판 (10)이 완성된다. 이 플렉스 리지드 배선판 (10)은, 상술한 바와 같이 리지드 기판 (11) 및 (12)의 코어부(제1 및 제2 절연층 (111) 및 (113)) 사이에 연성 기판 (13)의 단부가 끼워지고, 리지드 기판 (11), (12)의 각 랜드(land)와 연성 기판의 각 접속 패드가 각각 도금 피막에 의해 접속된 구조를 갖는다.
또한, 이 플렉스 리지드 배선판 (10), 특히 리지드 기판 (11), (12)의 각 표면에 각각 전자 부품 (501), (502)를 실장하고, 상기 도 5에 나타낸 바와 같은 패키지 (101)에 밀봉한 후, 마더보드 (100) 위에 실장함으로써 본 발명의 한 실시 형태에 따른 전자 디바이스가 완성된다.
이상, 본 발명의 한 실시 형태에 따른 플렉스 리지드 배선판 및 전자 디바이스에 대하여 설명했지만, 본 발명은 상기 실시 형태로 한정되지 않는다.
플렉스 리지드 배선판 (10)을 마더보드 (100)에 실장하는 경우, 패키지 (101)을 통하지 않고 베어(bare) 칩을 직접 실장할 수도 있다. 예를 들면 도 16에 나타낸 바와 같이, 예를 들면 도전성 접착제 (100a)에 의해 마더보드 (100) 위에 베어 칩을 플립 칩 접속할 수도 있다. 또는, 예를 들면 도 17에 나타낸 바와 같이, 스프링 (100b)를 통해 마더보드 (100) 위에 베어 칩을 실장할 수도 있다. 또는, 예를 들면 도 18에 나타낸 바와 같이, 와이어 (100c)를 통해 와이어 본딩으로 마더보드 (100) 위에 베어 칩을 실장할 수도 있다. 또는, 예를 들면 도 19에 나타낸 바와 같이 마더보드 (100)의 상층까지 빌드업하여, 단면 관통 구멍(도금 관통 구멍) (100d)로 양 기판을 전기적으로 접속할 수도 있다. 또한, 커넥터에 의해 양 기판을 전기적으로 접속할 수도 있다. 양 기판의 실장 방법은 임의이다.
또한, 양 기판을 전기적으로 접속하는 전극이나 배선의 재질 등도 임의이다. 예를 들면 ACF(Anisotropic Conductive Film) 접속, 또는 Au-Au 접속에 의해 양 기판을 서로 전기적으로 접속할 수도 있다. ACF 접속에 따르면, 접속하기 위한 플렉스 리지드 배선판 (10)과 마더보드 (100)의 위치 정렬을 용이하게 행할 수 있다. 또한, Au-Au 접속에 따르면, 부식에 강한 접속부를 형성할 수 있다.
도 20에 나타낸 바와 같이, 플렉스 리지드 배선판 (10)의 내부에 전자 부품 (503) 및 (504)를 배치할 수도 있다. 이러한 전자 부품을 내장하는 플렉스 리지드 배선판 (10)에 따르면, 전자 디바이스의 고기능화가 가능해진다. 또한, 전자 부품 (503) 및 (504)는, 예를 들면 IC 회로 등의 능동 부품 이외에, 예를 들면 저항, 콘덴서(캐패시터), 코일 등의 수동 부품일 수도 있다.
상기 실시 형태에 있어서, 각 층의 재질, 크기, 층수 등은 임의로 변경 가능하다. 예를 들면, 프리프레그 대신에 RCF(Resin Coated Cupper Foil)를 사용할 수도 있다.
또한, 상기 실시 형태에서는 도 21A에 나타낸 바와 같이, 제2 상층 절연층 (114)(절연 수지)가 충전된 컨포말 비아(conformal via)에 의해 리지드 기판 (11), (12)와 연성 기판 (13)을 각각 전기적으로 접속한다(상세하게는 도 4 참조). 그러나 이것으로 한정되지 않으며, 예를 들면 도 21B에 나타낸 바와 같이 양 기판을 관통 구멍 접속할 수도 있다. 그러나, 이러한 구조이면, 낙하 등에 의한 충격이 관통 구멍의 내벽 부분에 집중하게 되어, 컨포말 비아에 비해 관통 구멍의 견부에 균열이 발생하기 쉬워진다. 이외에, 예를 들면 도 21C에 나타낸 바와 같이, 양 기판을 필드 비아(filled via) 접속할 수도 있다. 이러한 구조이면 낙하 등에 의한 충격을 받는 부분이 비아 전체가 되어, 컨포말 비아에 비해 균열이 발생하기 어려워진다. 또한, 상기 컨포말 비아 내 또는 관통 구멍 내에는 도전 수지를 충전할 수도 있다.
또한, 도 22에 나타낸 바와 같이, 리지드 기판 (11)은 코어 표리의 한쪽에만 도체(배선층)를 갖는 것일 수도 있다(리지드 기판 (12)도 동일함). 또한, 연성 기판에 의해 3개 이상의 리지드 기판을 접속할 수도 있다.
상기 각 실시 형태 또는 변형예의 구조와 상술한 공중 하이웨이 구조를 조합(병용)할 수도 있다.
이상, 본 발명의 실시 형태에 대하여 설명했지만, 설계상의 사정이나 기타 요인에 따라 필요로 되는 다양한 수정이나 조합은, "청구항"에 기재되어 있는 발명이나 "발명의 실시 형태"에 기재되어 있는 구체예에 대응하는 발명의 범위에 포함되는 것으로 이해해야 한다.
본 출원은, 2008년 7월 16일에 출원된 미국 특허 가출원 제61/081176호에 기초한다. 본 명세서 중에 미국 특허 가출원 제61/081176호의 명세서, 특허 청구의 범위, 도면 전체를 참조로서 도입한다.
본 발명은, 일부가 연성 기판으로 구성된 절곡 가능한 플렉스 리지드 배선판, 및 플렉스 리지드 배선판을 사용한 전자 디바이스에 적용 가능하다.

Claims (8)

  1. 제1 도체 패턴을 갖는 연성 인쇄 배선판과, 제2 도체 패턴을 갖는 리지드 인쇄 배선판을 구비하는 플렉스 리지드 배선판이며,
    상기 연성 인쇄 배선판의 적어도 일부와 상기 리지드 인쇄 배선판의 적어도 일부를 각각 피복하고, 상기 연성 인쇄 배선판의 적어도 일부를 노출하는 절연층과,
    상기 플렉스 리지드 배선판을 마더보드에 실장하기 위한 제1 접속 단자와,
    상기 플렉스 리지드 배선판에 전자 부품을 실장하기 위한 제2 접속 단자
    를 구비하고,
    상기 제2 도체 패턴은 상기 절연층 위에 형성되어 있고,
    상기 제1 도체 패턴과 상기 제2 도체 패턴은 상기 절연층을 관통하는 도금 피막(Plated Metallic Layer)에 의해 접속되어 있는
    것을 특징으로 하는 플렉스 리지드 배선판.
  2. 제1항에 있어서, 상기 플렉스 리지드 배선판은 부분 플렉스 리지드 배선판인
    것을 특징으로 하는 플렉스 리지드 배선판.
  3. 제1항에 있어서, 상기 리지드 인쇄 배선판은 상기 연성 인쇄 배선판의 수평 방향으로 배치되어 있는
    것을 특징으로 하는 플렉스 리지드 배선판.
  4. 마더보드와, 플렉스 리지드 배선판을 구비하는 전자 디바이스이며,
    상기 플렉스 리지드 배선판은
    제1 도체 패턴을 갖는 연성 인쇄 배선판과,
    제2 도체 패턴을 갖는 리지드 인쇄 배선판과,
    상기 연성 인쇄 배선판의 적어도 일부와 상기 리지드 인쇄 배선판의 적어도 일부를 각각 피복하며, 상기 연성 인쇄 배선판의 적어도 일부를 노출하는 절연층
    을 구비하고,
    상기 제2 도체 패턴은 상기 절연층 위에 형성되어 있고,
    상기 제1 도체 패턴과 상기 제2 도체 패턴은 상기 절연층을 관통하는 도금 피막에 의해 접속되어 있고,
    상기 마더보드의 표면에는 적어도 1개의 상기 플렉스 리지드 배선판이 실장되어 있고,
    상기 리지드 인쇄 배선판의 표면에는 적어도 1개의 전자 부품이 실장되어 있는
    것을 특징으로 하는 전자 디바이스.
  5. 플렉스 리지드 배선판을 구비하는 전자 디바이스이며,
    상기 플렉스 리지드 배선판은
    제1 도체 패턴을 갖는 연성 인쇄 배선판과,
    제2 도체 패턴을 갖는 리지드 인쇄 배선판과,
    상기 연성 인쇄 배선판의 적어도 일부와 상기 리지드 인쇄 배선판의 적어도 일부를 각각 피복하며, 상기 연성 인쇄 배선판의 적어도 일부를 노출하는 절연층
    을 구비하고,
    상기 제2 도체 패턴은 상기 절연층 위에 형성되어 있고,
    상기 제1 도체 패턴과 상기 제2 도체 패턴은 상기 절연층을 관통하는 도금 피막에 의해 접속되어 있고,
    상기 리지드 인쇄 배선판의 표면에는 적어도 1개의 전자 부품이 실장되어 있고,
    상기 플렉스 리지드 배선판에는 상기 플렉스 리지드 배선판을 마더보드에 실장하기 위한 접속 단자가 형성되어 있는
    것을 특징으로 하는 전자 디바이스.
  6. 플렉스 리지드 배선판을 구비하는 전자 디바이스이며,
    상기 플렉스 리지드 배선판은
    제1 도체 패턴을 갖는 연성 인쇄 배선판과,
    제2 도체 패턴을 갖는 리지드 인쇄 배선판과,
    상기 연성 인쇄 배선판의 적어도 일부와 상기 리지드 인쇄 배선판의 적어도 일부를 각각 피복하며, 상기 연성 인쇄 배선판의 적어도 일부를 노출하는 절연층
    을 구비하고,
    상기 제2 도체 패턴은 상기 절연층 위에 형성되어 있고,
    상기 제1 도체 패턴과 상기 제2 도체 패턴은 상기 절연층을 관통하는 도금 피막에 의해 접속되어 있고,
    상기 리지드 인쇄 배선판은 적어도 1개의 전자 부품을 내장하고,
    상기 리지드 인쇄 배선판의 표면에는 적어도 1개의 전자 부품이 실장되어 있고,
    상기 플렉스 리지드 배선판에는 상기 플렉스 리지드 배선판을 마더보드에 실장하기 위한 접속 단자가 형성되어 있는
    것을 특징으로 하는 전자 디바이스.
  7. 제4항에 있어서, 상기 리지드 인쇄 배선판의 표면에는 복수의 전자 부품이 실장되어 있고,
    상기 복수의 전자 부품은, 상기 제1 도체 패턴 및 상기 제2 도체 패턴으로 구성되는 신호선에 의해 서로 전기적으로 접속되어 있고,
    상기 플렉스 리지드 배선판은 기판 양면의 도체 패턴을 서로 전기적으로 접속하는 관통 구멍을 갖고,
    상기 제1 도체 패턴 및 상기 제2 도체 패턴 중, 적어도 상기 신호선은 상기 관통 구멍을 회피한 경로에 의해, 상기 복수의 전자 부품을 서로 전기적으로 접속하는
    것을 특징으로 하는 전자 디바이스.
  8. 제7항에 있어서, 상기 제2 도체 패턴은, 상기 마더보드로부터 상기 복수의 전자 부품으로 전원을 공급하는 전원선을 형성하고,
    상기 제2 도체 패턴 중 적어도 상기 전원선은 상기 관통 구멍을 통과하여, 상기 복수의 전자 부품에 전원을 공급하는
    것을 특징으로 하는 전자 디바이스.
KR1020107017240A 2008-07-16 2008-12-19 플렉스 리지드 배선판 및 전자 디바이스 Ceased KR20100095032A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8117608P 2008-07-16 2008-07-16
US61/081,176 2008-07-16

Publications (1)

Publication Number Publication Date
KR20100095032A true KR20100095032A (ko) 2010-08-27

Family

ID=41530139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107017240A Ceased KR20100095032A (ko) 2008-07-16 2008-12-19 플렉스 리지드 배선판 및 전자 디바이스

Country Status (6)

Country Link
US (1) US8238109B2 (ko)
JP (1) JPWO2010007704A1 (ko)
KR (1) KR20100095032A (ko)
CN (1) CN102090159B (ko)
TW (1) TW201006334A (ko)
WO (1) WO2010007704A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130068657A (ko) * 2011-12-15 2013-06-26 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8071883B2 (en) 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
US7982135B2 (en) * 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
CN101658081B (zh) * 2008-03-10 2012-05-30 揖斐电株式会社 挠性线路板及其制造方法
TW201127246A (en) * 2010-01-22 2011-08-01 Ibiden Co Ltd Flex-rigid wiring board and method for manufacturing the same
US20120325524A1 (en) * 2011-06-23 2012-12-27 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
TWI511626B (zh) * 2011-10-06 2015-12-01 Htc Corp 複合式電路板及其製造方法
CN107371340B (zh) * 2013-01-30 2019-04-23 绍兴厚道自动化设备有限公司 一种刚挠结合板
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
CN104582325B (zh) * 2013-10-12 2018-03-27 鹏鼎控股(深圳)股份有限公司 刚挠结合板及其制作方法、电路板模组
CN104768318B (zh) * 2014-01-06 2017-08-22 富葵精密组件(深圳)有限公司 软硬结合电路板及其制作方法
USD785575S1 (en) * 2014-05-28 2017-05-02 Sumitomo Electric Industries, Ltd. Flexible printed wiring board
US10466118B1 (en) 2015-08-28 2019-11-05 Multek Technologies, Ltd. Stretchable flexible durable pressure sensor
CN105578753B (zh) * 2016-02-25 2018-09-04 广东欧珀移动通信有限公司 软硬结合板及其制备方法
US10993635B1 (en) 2016-03-22 2021-05-04 Flextronics Ap, Llc Integrating biosensor to compression shirt textile and interconnect method
CN105682357B (zh) * 2016-04-20 2018-11-09 高德（无锡）电子有限公司 一种改善软硬结合板后开盖镭射切割结构及其加工工艺
CN106102319B (zh) * 2016-08-18 2018-10-12 高德（无锡）电子有限公司 一种软硬结合板后开盖直接揭盖的加工工艺
JP6700207B2 (ja) * 2017-02-08 2020-05-27 矢崎総業株式会社 印刷回路の電気接続方法
US10881001B2 (en) * 2017-03-02 2020-12-29 Flex Ltd. Micro conductive thread interconnect component to make an interconnect between conductive threads in fabrics to PCB, FPC, and rigid-flex circuits
USD877099S1 (en) * 2017-03-15 2020-03-03 Sumitomo Electric Industries, Ltd. Flexible printed wiring board for a module
JP6910928B2 (ja) * 2017-11-14 2021-07-28 株式会社日立製作所 プリント配線基板、半導体装置、電子機器およびプリント配線基板の製造方法
US10426029B1 (en) 2018-01-18 2019-09-24 Flex Ltd. Micro-pad array to thread flexible attachment
CN110278657B (zh) * 2018-03-16 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制造方法
US10687421B1 (en) 2018-04-04 2020-06-16 Flex Ltd. Fabric with woven wire braid
JP6985211B2 (ja) * 2018-05-31 2021-12-22 日東電工株式会社 配線回路基板
US10575381B1 (en) 2018-06-01 2020-02-25 Flex Ltd. Electroluminescent display on smart textile and interconnect methods
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
CN110972413B (zh) * 2018-09-29 2023-05-26 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制作方法
US10985484B1 (en) 2018-10-01 2021-04-20 Flex Ltd. Electronic conductive interconnection for bridging across irregular areas in a textile product
US11294435B2 (en) * 2018-12-14 2022-04-05 Dell Products L.P. Information handling system high density motherboard
DE102019103290A1 (de) * 2019-02-11 2020-08-13 Olympus Winter & Ibe Gmbh Autoklavierfähige Elektronik für ein Endoskop, Verfahren zum Herstellen einer autoklavierfähigen Elektronik und Endoskop
US11583171B2 (en) * 2019-08-22 2023-02-21 Omnivision Technologies, Inc. Surface-mount device platform and assembly
KR20220012075A (ko) * 2020-07-22 2022-02-03 삼성전기주식회사 인쇄회로기판
CN112290179B (zh) * 2020-09-23 2021-12-28 中国航空工业集团公司雷华电子技术研究所 一种用于板级超薄挠性连接的互联结构
CN115706015A (zh) * 2021-08-11 2023-02-17 群创光电股份有限公司 制造电子装置的方法
CN114641130A (zh) * 2022-03-23 2022-06-17 惠州市鼎丰泰科技有限公司 一种软硬结合线路板结构及其制备工艺

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219292A (en) * 1992-04-03 1993-06-15 Motorola, Inc. Printed circuit board interconnection
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
US5785535A (en) * 1996-01-17 1998-07-28 International Business Machines Corporation Computer system with surface mount socket
US6353189B1 (en) * 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
US5999415A (en) * 1998-11-18 1999-12-07 Vlsi Technology, Inc. BGA package using PCB and tape in a die-down configuration
JP3649087B2 (ja) * 1999-07-28 2005-05-18 株式会社デンソー 熱可塑性樹脂材料の接着方法および接着構造体
JP3531633B2 (ja) * 2000-09-14 2004-05-31 セイコーエプソン株式会社 液晶装置及び電子機器
JP3702858B2 (ja) * 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3702859B2 (ja) * 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4070429B2 (ja) * 2001-07-04 2008-04-02 日本シイエムケイ株式会社 リジッドフレックスプリント配線板及びその製造方法
JP2003149665A (ja) * 2001-11-08 2003-05-21 Hitachi Ltd 液晶表示装置
JP4472232B2 (ja) * 2002-06-03 2010-06-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2004186375A (ja) 2002-12-03 2004-07-02 Ibiden Co Ltd 配線板および配線板の製造方法
TWI233771B (en) * 2002-12-13 2005-06-01 Victor Company Of Japan Flexible rigid printed circuit board and method of fabricating the board
JP2004266236A (ja) * 2003-01-09 2004-09-24 Sony Chem Corp 基板素片とその基板素片を用いた複合配線板
WO2004066697A1 (ja) * 2003-01-20 2004-08-05 Fujikura Ltd. 多層配線板およびその製造方法
EP1605739A4 (en) * 2003-04-18 2009-08-19 Ibiden Co Ltd RIGID-FLEXIBLE CONNECTION CHART
US20070013041A1 (en) * 2003-06-02 2007-01-18 Satoru Ishigaki Flexible wiring board and flex-rigid wiring board
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
CN1806474A (zh) * 2004-06-11 2006-07-19 揖斐电株式会社 刚挠性电路板及其制造方法
JP2006171398A (ja) * 2004-12-16 2006-06-29 Hitachi Cable Ltd 光伝送モジュール
JP4786914B2 (ja) * 2005-02-24 2011-10-05 日本特殊陶業株式会社 複合配線基板構造体
JP4718889B2 (ja) * 2005-04-28 2011-07-06 日本特殊陶業株式会社 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
JP2007013113A (ja) * 2005-05-30 2007-01-18 Hitachi Chem Co Ltd 多層配線板
JP2007067244A (ja) * 2005-08-31 2007-03-15 Sony Corp 回路基板
EP2473014A2 (en) * 2006-03-20 2012-07-04 Sumitomo Bakelite Company, Ltd. Circuit board and connection substrate
KR100754080B1 (ko) * 2006-07-13 2007-08-31 삼성전기주식회사 리지드-플렉서블 인쇄회로기판 및 그 제조방법
JP5168838B2 (ja) * 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
US7448923B2 (en) * 2006-09-14 2008-11-11 Harshad K Uka Connection for flex circuit and rigid circuit board
US8071883B2 (en) * 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
EP2268112B1 (en) * 2006-10-24 2012-08-22 Ibiden Co., Ltd. Method of manufacturing a flex-rigid wiring board
US7982135B2 (en) * 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
EP1951016B1 (en) * 2006-10-30 2013-05-29 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
US7596863B2 (en) * 2007-01-12 2009-10-06 Endicott Interconnect Technologies, Inc. Method of providing a printed circuit board with an edge connection portion and/or a plurality of cavities therein
AT10029U1 (de) * 2007-02-16 2008-07-15 Austria Tech & System Tech Verfahren zum herstellen einer starr-flexiblen leiterplatte sowie starr-flexible leiterplatte
JP5004654B2 (ja) * 2007-05-16 2012-08-22 パナソニック株式会社 配線基板の接続方法および配線基板構造
US7729570B2 (en) * 2007-05-18 2010-06-01 Ibiden Co., Ltd. Photoelectric circuit board and device for optical communication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130068657A (ko) * 2011-12-15 2013-06-26 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Also Published As

Publication number Publication date
JPWO2010007704A1 (ja) 2012-01-05
CN102090159B (zh) 2013-07-31
US20100014265A1 (en) 2010-01-21
CN102090159A (zh) 2011-06-08
TW201006334A (en) 2010-02-01
US8238109B2 (en) 2012-08-07
WO2010007704A1 (ja) 2010-01-21

Similar Documents

Publication Publication Date Title
KR20100095032A (ko) 플렉스 리지드 배선판 및 전자 디바이스
US8609991B2 (en) Flex-rigid wiring board and method for manufacturing the same
JP5097827B2 (ja) フレックスリジッド配線板及び電子デバイス
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US8677612B2 (en) Method for manufacturing flex-rigid wiring board
US8383948B2 (en) Flex-rigid wiring board and method for manufacturing the same
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR20130135097A (ko) 전자 부품 내장 기판 및 그 제조 방법
KR20120124347A (ko) 인쇄회로기판의 제조 방법
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR20110031675A (ko) 칩 내장형 인쇄회로기판 및 제조 방법
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2009130095A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20150059086A (ko) 칩 내장 기판 및 그 제조 방법
JP2009147066A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20100802

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110921

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20120723

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110921

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I