KR20100079172A

KR20100079172A - 씨모스 이미지 센서와 그 제조 방법

Info

Publication number: KR20100079172A
Application number: KR1020080137588A
Authority: KR
Inventors: 박동빈
Original assignee: 주식회사 동부하이텍
Priority date: 2008-12-30
Filing date: 2008-12-30
Publication date: 2010-07-08

Abstract

본 발명에 따른 씨모스 이미지 센서는, 포토다이오드에서 집속된 광전하를 운송하기 위한 트랜스퍼트랜지스터와, 트랜스퍼트랜지스터를 통해 광전하를 제공받아 저장하는 제 1, 2 플로팅디퓨젼 영역과, 제 1, 2 플로팅디퓨젼 영역을 리셋시키기 위한 리셋트트랜지스터와, 제 1, 2 플로팅디퓨젼 영역과 각각 연결되어 소오스팔로워-버프 증폭기 역할을 하는 제 1, 2 드라이브트랜지스터와, 제 1, 2 드라이브트랜지스터와 각각 연결되어 스위칭으로 어드레싱을 할 수 있도록 하는 제 1, 2 셀렉트트랜지스터를 포함한다.

이와 같이, 본 발명은 하나의 트랜스퍼트랜지스터를 통해 전송받은 전하를 적어도 두 개 이상의 플로팅디퓨젼 영역에 나누어 저장함으로써, 하나의 플로팅디퓨젼 영역 면적을 감소시켜 캐패시터 값을 작게 할 수 있을 뿐만 아니라 이를 통해 전압 변환 값을 크게 하여 픽셀의 감도를 증가시킬 수 있다.

CMOS, 플로팅디퓨젼, 포토다이오드, 감도

Description

씨모스 이미지 센서와 그 제조 방법{CMOS IMAGE SENSOR AND METHOD FOR FABRICATING THE SAME}

본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 트랜스퍼트랜지스터를 통해 전송받은 전하를 두 개의 플로팅디퓨젼 영역에 나누어 저장하여 픽셀의 감도를 증가시키기 위한 씨모스 이미지 센서와 그 제조 방법에 관한 것이다.

일반적으로, CCD(Charge Couple Device) 또는 씨모스 이미지센서에 있어서 포토다이오드(Photo Diode; PD)는 각 파장에 따라 입사되는 광을 전기적 신호로 변환 해주는 도입부로서, 이상적인 경우는 모든 파장 대에서 광전하생성율(Quantum Efficiency)이 1인 경우로 입사된 광을 모두 집속하는 경우이기 때문에 이를 달성하기 위한 노력이 진행중이다.

도 1은 통상적인 CMOS 이미지센서의 단위화소(Unit Pixel)의 등가회로도로서, 하나의 포토다이오드(Photodiode; PD)와 네 개의 NMOS(Tx Tr, Rx Tr, Sx Tr, Dx Tr)로 구성된다.

네 개의 NMOS는 포토다이오드(PD)에서 집속된 광전하(Photo-generated charge)를 플로팅디퓨젼영역(Floating Diffusion; FD)으로 운송하기 위한 트랜스퍼트랜지스터(Transfer transistor; Tx Tr), 원하는 값으로 노드의 전위를 세팅하고 전하(Cpd)를 배출하여 플로팅디퓨젼영역(FD)을 리셋(Reset)시키기 위한 리셋트랜지스터(Reset transistor; Rx Tr), 소오스 팔로워-버퍼증폭(Source Follower Buffer Amplif ier) 역할을 하는 드라이브트랜지스터(Drive transistor; Dx Tr), 스위칭으로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(Select transistor; Sx Tr)로 구성된다.

도 2는 종래기술에 따른 CMOS 이미지센서의 단위화소의 평면도이다.

도 2를 참조하면, 트랜스퍼트랜지스터(Tx Tr)의 게이트전극[이하, '트랜스퍼게이트(Tx)'라고 약칭함]이 그 일측이 포토 다이오드(PD)가 형성될 활성영역에 소정폭 오버랩되면서 형성되고, 트랜스퍼게이트(Tx)의 타측 아래 활성영역에는 플로팅디퓨전영역(FD)이 형성된다. 여기서, 포토다이오드(PD)는 상대적으로 넓은 면적을 갖고 포토다이오드(PD)로부터 플로팅디퓨젼영역(FD)으로는 병목 효과(bottle neck effect)를 주면서 그 면적이 좁아진다.

그리고, 플로팅디퓨전영역(FD)을 중심으로 반시계 방향으로 리셋트랜지스터(Rx Tr)의 게이트전극[이하, '리셋게이트(Rx)'라고 약칭함], 드라이브트랜지스터(Dx Tr)의 게이트전극[이하, '드라이브게이트(Dx)'라고 약칭함], 셀렉트 트랜지스터(Sx Tr)의 게이트전극[이하, '셀렉트 게이트(Sx)'라고 약칭함]이 소정 간격을 두고 활성영역 상부를 가로지르면서 배열되고 있다.

상기와 같은 구조를 갖는 CMOS 이미지 센서에서 플로팅디퓨전 영역(FD)의 구조는, 도 3에 도시된 바와 같이, 하나의 픽셀당 한 개의 플로팅디퓨젼 영역(FD)을 가지고 있기 때문에 플로팅디퓨젼 영역(FD) 캐패시터가 큰 상태이다.

종래의 플로팅디퓨젼 영역(FD) 캐패시터가 큰 상태이기 때문에 포토다이오드(PD)로부터 넘어오는 광전하가 전압으로 변환될 때 그 전압 값이 작아져 광전하량으로 인한 전압 스윙(swing) 또한 작아지는 문제점이 있다. 즉, 강한 빛이 들어올 때는 광전하량이 크기 때문에 문제가 없지만, 저조도에서는 누설이 섞여 감지가 힘들 수 있다.

본 발명은 하나의 트랜스퍼트랜지스터를 통해 전송받은 전하를 적어도 두 개 이상의 플로팅디퓨젼 영역에 나누어 저장함으로써, 각 플로팅디퓨젼 영역 면적을 감소시켜 캐패시터 값을 작게 할 수 있을 뿐만 아니라 이를 통해 전압 변환 값을 크게 하여 픽셀의 감도를 증가시킨다.

본 발명에 따른 씨모스 이미지 센서는, 포토다이오드에서 집속된 광전하를 운송하기 위한 트랜스퍼트랜지스터와, 상기 트랜스퍼트랜지스터를 통해 광전하를 제공받아 저장하는 제 1, 2 플로팅디퓨젼 영역과, 상기 제 1, 2 플로팅디퓨젼 영역을 리셋시키기 위한 리셋트트랜지스터와, 상기 제 1, 2 플로팅디퓨젼 영역과 각각 연결되어 소오스팔로워-버프 증폭기 역할을 하는 제 1, 2 드라이브트랜지스터와, 상기 제 1, 2 드라이브트랜지스터와 각각 연결되어 스위칭으로 어드레싱을 할 수 있도록 하는 제 1, 2 셀렉트트랜지스터를 포함한다.

또한, 본 발명에 따른 씨모스 이미지 센서 제조 방법은, 반도체 기판 상에 스페이서를 구비한 트랜스터게이트를 형성하는 단계와, 상기 트랜지스터게이트에 의해 드러난 상기 반도체 기판의 일부를 식각하여 포토다이오드 영역을 형성하는 단계와, 상기 포토다이오드 영역에 대해 불순물 이온 주입 공정을 실시하여 포토다이오드를 형성하는 단계를 포함한다.

본 발명은 하나의 트랜스퍼트랜지스터를 통해 전송받은 전하를 적어도 두 개 이상의 플로팅디퓨젼 영역에 나누어 저장함으로써, 하나의 플로팅디퓨젼 영역 면적을 감소시켜 캐패시터 값을 작게 할 수 있을 뿐만 아니라 이를 통해 전압 변환 값을 크게 할 수 있기 때문에 픽셀의 감도를 증가시킬 수 있다.

이하, 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

본 발명의 실시 예에서는 하나의 트랜스퍼트랜지스터를 통해 전송받은 전하를 적어도 두 개 이상의 플로팅디퓨젼 영역에 나누어 저장함으로써, 각 플로팅디퓨젼 영역 면적을 감소시켜 캐패시터 값을 작게 할 수 있을 뿐만 아니라 이를 통해 전압 변환 값을 크게 하여 픽셀의 감도를 증가시킬 수 있는 씨모스 이미지 센서와 그 제조 방법에 대해 설명한다.

도 4는 본 발명에 따른 플로팅디퓨젼 영역을 포함한 씨모스 이미지 센서의 단위 화소를 도시한 도면으로서, 포토다이오드(PD)에서 집속된 광전하를 제 1, 2 플로팅디퓨젼 영역(FD1, FD2)으로 운송하기 위한 트랜스퍼트랜지스터(Tx), 원하는 값으로 노드의 전위를 셋팅하고, 전하를 배출하여 제 1, 2 플로팅디퓨젼 영역(FD1, FD2)을 리셋시키기 위한 리셋트트랜지스터(Rx), 제 1, 2 플로팅디퓨젼 영역(FD1, FD2)과 각각 연결되어 소오스팔로워-버프 증폭기 역할을 하는 제 1, 2 드라이브트랜지스터(Dx1, Dx2) 및 스위칭으로 어드레싱을 할 수 있도록 하는 제 1, 2 셀렉트트랜지스터(Sx1, Sx2)를 포함한다.

제 1 플로팅디퓨젼 영역(FD1)은 제 1 플로팅디퓨젼 콘택(FD CT1)을 통해 제 1 드라이브트랜지스터(Dx1)에 연결되며, 제 2 플로팅디퓨젼 영역(FD2)은 제 2 플로팅디퓨젼 콘택(FD CT2)을 통해 제 2 드라이브트랜지스터(Dx2)에 연결된다.

제 1 드라이브트랜지스터(Dx1)는 제 1 셀렉트트랜지스터(Sx1)와 연결되며, 제 2 드라이브트랜지스터(Dx2)는 제 2 셀렉트트랜지스터(Sx2)와 연결된다.

도 4에 도시된 바와 같이, 하나의 단위화소 내에서 하나의 트랜스퍼트랜지스터(Tx)가 두 개, 즉 제 1, 2 플로팅디퓨젼 영역(FD1, FD2)과 연결되며, 트랜스퍼트랜지스터(Tx)의 턴온 동작에 의해 운송된 전하가 제 1, 2 플로팅디퓨젼 영역(FD1, FD2)에 저장되며, 리셋트랜지스터(Rx)와 제 1, 2 드라이브트랜지스터(Dx1, Dx2)는 공통으로 전원전압을 공급받는다.

상기와 같은 구성을 갖는 단위 화소의 구동 방법에 대해 설명하면, 먼저 트랜스퍼트랜지스터(Tx), 리셋트랜지스터(Rx), 제 1 , 2 셀렉트트랜지스터(Sx1, Sx,2)를 턴오프시킨다. 이때, 포토다이오드(PD)는 완전 공핍된 것으로 가정한다.

다음에, 광전하를 포토다이오드(PD)에 집속한 후 리셋트랜지스터(Rx(의 게이트를 하이로 펄싱하여 제 1, 2 플로팅디퓨젼 영역(FD1, FD2)을 1차 리셋시킨다. 다음에, 제 1, 2 셀렉트트랜지스터(Sx1, Sx2)의 각 게이트를 하이로 펄싱하여 단위화소를 턴온시키고, 제 1, 2 드라이브트랜지스터(Dx1, Dx2)의 출력 전압(V1, V1')을 각각 측정한다. 이 값은 제 1, 2 플로팅디퓨젼 영역(FD1, FD2)의 DC 레벨 시프트를 의미한다.

다음에, 트랜스퍼트랜지스터(Tx)를 하이로 펄싱하여 턴온시키는데, 이때 모든 광전하는 제 1, 2 플로팅디퓨젼 영역(FD1, FD2)으로 전송된다.

다음에, 트랜지스퍼트랜지스터(Tx)를 로우로 펄싱하여 턴오프시킨 후, 제 1, 2 드라이브트랜지스터(Dx1, Dx2)의 출력 전압(V2, V2')을 측정한다.

결국, 출력 신호 차이 V1-V2(V1-V2)는 V1(V1')과 V2(V2') 사이의 차이(V1'- V2')에 얻어진 광전하의 결과이며, 이는 노이즈가 배제된 순수 신호값이 된다. 이러한 방법은 CDS(Correlated Double Sampling)라고 한다.

이와 같이, 본 발명에 따르면, 하나의 트랜스퍼트랜지스터를 통해 전송받은 전하를 두 개의 플로팅디퓨젼 영역에 나누어 저장함으로써, 하나의 플로팅디퓨젼 영역 면적을 감소시켜 캐패시터 값을 작게 할 수 있으며, 이를 통해 전압 변환 값을 크게 할 수 있다.

상기와 같이 제 1, 2 플로팅디퓨젼 영역(FD1, FD2)에서의 전압을 각각 처리하기 위해 제 1, 2 드라이브트랜지스터(Dx1, Dx2)가 필요하기 때문에 도 5와 같은 구조로 상기와 같은 구조로 포토다이오드(PD) 영역을 형성한다.

도 5는 본 발명에 따른 포토다이오드 영역 구조를 도시한 도면이다.

도 5를 참조하면, 반도체 기판(500), 예컨대 p형 반도체 기판(500) 상에 p형 에피층(502)이 형성되고, p형 에피층(502)의 소정 표면에 소자 분리막(미도시됨)이 형성되며, p형 에피층(502) 상에 스페이서(미도시됨)가 형성된 트랜스퍼게이트를 형성함으써, 트랜스퍼트랜지스터(Tx)가 형성된다.

그런 다음, 포토다이오드 영역과 트랜스퍼트랜지스터(Tx)의 채널 영역을 격리시키기 위해 포토다이오드 영역에 대응되는 반도체 기판(500)의 일부를 식각한 후 식각된 부분에 대한 불순물 이온 주입 공정을 실시하여 깊은 n형 확산층(504)과 얕은 p형 확산층(506)을 형성함으로써, 포토다이오드(PD)를 형성한다.

포토다이오드(PD)의 캐패시터는 n형 확산층(504)과 p형 확산층(506)을 형성하기 위한 불순물 이온 주입 공정 시 불순물 이온의 도즈량을 높여 조절할 수 있 다.

지금까지 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.

도 1은 통상적인 CMOS 이미지센서의 단위화소(Unit Pixel)의 등가회로도이며,

도 2는 종래기술에 따른 CMOS 이미지센서의 단위화소의 평면도이며,

도 3은 종래의 문제점을 설명하기 위한 도면이며,

도 4는 본 발명에 따른 플로팅디퓨젼 영역을 포함한 씨모스 이미지 센서의 단위 화소를 도시한 도면이며,

도 5는 본 발명에 따른 포토다이오드 영역 구조를 도시한 도면이다. 단면도이다.

＜도면의 주요부분에 대한 부호의 설명＞

500 : p형 반도체 기판 502 : p형 에피층

504 : n형 확산층 506 : p형 확산층

Claims

포토다이오드에서 집속된 광전하를 운송하기 위한 트랜스퍼트랜지스터와,

상기 트랜스퍼트랜지스터를 통해 광전하를 제공받아 저장하는 제 1, 2 플로팅디퓨젼 영역과,

상기 제 1, 2 플로팅디퓨젼 영역을 리셋시키기 위한 리셋트트랜지스터와,

상기 제 1, 2 플로팅디퓨젼 영역과 각각 연결되어 소오스팔로워-버프 증폭기 역할을 하는 제 1, 2 드라이브트랜지스터와,

상기 제 1, 2 드라이브트랜지스터와 각각 연결되어 스위칭으로 어드레싱을 할 수 있도록 하는 제 1, 2 셀렉트트랜지스터

를 포함하는 씨모스 이미지 센서.
반도체 기판 상에 스페이서를 구비한 트랜스터게이트를 형성하는 단계와,

상기 트랜지스터게이트에 의해 드러난 상기 반도체 기판의 일부를 식각하여 포토다이오드 영역을 형성하는 단계와,

상기 포토다이오드 영역에 대해 불순물 이온 주입 공정을 실시하여 포토다이오드를 형성하는 단계

를 포함하는 씨모스 이미지 센서 제조 방법.