[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20100076240A - 밴드갭 기준 전압 생성 회로 - Google Patents

밴드갭 기준 전압 생성 회로 Download PDF

Info

Publication number
KR20100076240A
KR20100076240A KR1020080134206A KR20080134206A KR20100076240A KR 20100076240 A KR20100076240 A KR 20100076240A KR 1020080134206 A KR1020080134206 A KR 1020080134206A KR 20080134206 A KR20080134206 A KR 20080134206A KR 20100076240 A KR20100076240 A KR 20100076240A
Authority
KR
South Korea
Prior art keywords
reference voltage
current
bipolar transistor
bandgap reference
generation circuit
Prior art date
Application number
KR1020080134206A
Other languages
English (en)
Inventor
홍승훈
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080134206A priority Critical patent/KR20100076240A/ko
Priority to US12/635,584 priority patent/US20110068756A1/en
Priority to TW098143214A priority patent/TW201024953A/zh
Priority to CN200910247087A priority patent/CN101782789A/zh
Publication of KR20100076240A publication Critical patent/KR20100076240A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 밴드갭 기준 전압 생성 회로를 개시한다. 상기 밴드갭 기준 전압 생성 회로는 제 1 및 제 2 전류를 생성하는 전류 생성부와, 제 1 전류가 흐르는 제 1 저항, 에미터에 상기 제 1 저항이 연결되는 제 1 바이폴라 트랜지스터, 제 1 바이폴라 트랜지스터의 베이스와 동일한 노드로 연결되는 제 2 바이폴라 트랜지스터를 포함하며, 제 1 저항으로부터 PTAT 전류를 형성하는 전류 제어부와, 제 1 및 제 2 전류를 동일하게 조절하는 피드백부 및 PTAT 전류에 응답하여 기준 전압을 생성하는 밴드갭 전압 출력부를 포함함을 특징으로 한다.
Figure P1020080134206
밴드갭 기준 전압

Description

밴드갭 기준 전압 생성 회로{BANDGAP REFERENCE VOLTAGE GENERATING CIRCUIT}
본 발명은 반도체 소자에 관한 것으로서, 특히 공정 변이를 보상하는 밴드갭 기준 전압 생성회로에 관한 것이다.
일반적으로, 반도체 메모리 장치에서는 온도의 변화에 따라 트랜지스터의 전류가 변하며 이에 따라 트랜지스터들로 구성되는 회로의 성능이 변하게 된다.
예컨대 온도가 증가하면 트랜지스터의 스트롱 인버젼(strong inversion)시 이동도(mobility)가 감소하며 이에 따라 전류가 감소하게 되므로 회로의 동작 속도가 느려진다.
지금까지 이러한 온도변화에 따른 반도체 장치의 성능 변화를 상쇄시키기 위하여 기준전압 값을 온도 변화에 따라 함께 변화시키는 기술이 연구되어 왔다.
즉 고온에서는 기준전압 값을 높여 전류를 증가시키고 저온에서는 기준 전압 값을 낮추어 전류를 감소시킴으로써 온도 변화에 무관하게 트랜지스터의 전류를 일정하게 유지할 수 있다.
따라서, 이와 같은 방법을 사용하면 반도체 장치의 성능이 온도 변화에 무관 해 질 수 있다.
온도 변화에 따른 기준 전압 값을 변화시키는 방법으로서, 밴드갭 기준 전압 생성 회로가 사용되어 왔으며, 도 1은 일반적인 종래의 밴드갭 기준 전압 발생 회로도이다. 기준전압(Vref)은 내부 공급전압을 생성하는 회로의 기준전압으로서 제공된다.
점선 'A' 부분의 회로에서 IPTAT 전류가 형성되고, 형성된 IPTAT 전류는 M3에 복사되어 저항 R1에 흐름으로서 Positive-TC 전압을 형성한다. 따라서, 노드 Z의 전압은 IPTAT 전류에 의해 형성된 Positive-TC 전압과 Q3의 베이스-에미터에 의한 Negative-TC 전압이 합해져 밴드갭 기준 전압을 형성하게 된다.
그러나, 이러한 일반적인 밴드갭 기준 전압 형성 회로는 칩 제조 과정 중 공정 변이에 의하여 오피 앰프(OP-AMP) 입력 오프셋(offset)이 발생한다. 그리고, 이 때 발생한 오프셋 전압을 Vos라 하면, 밴드갭 기준 전압 값에 약 20*Vos에 해당하는 오차를 발생하게 된다.
따라서, 공정 변이의 변화에 안정적인 밴드갭 기준 전압 발생 회로의 발명이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 공정 변이의 변화를 보상하는 밴드갭 기준 전압 발생 회로를 제공하는데 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 밴드갭 기준 전압 생성 회로는 제 1 및 제 2 전류를 생성하는 전류 생성부와, 제 1 전류가 흐르는 제 1 저항, 에미터에 상기 제 1 저항이 연결되는 제 1 바이폴라 트랜지스터, 제 1 바이폴라 트랜지스터의 베이스와 동일한 노드로 연결되는 제 2 바이폴라 트랜지스터를 포함하며, 제 1 저항으로부터 PTAT 전류를 형성하는 전류 제어부와, 제 1 및 제 2 전류를 동일하게 조절하는 피드백부 및 PTAT 전류에 응답하여 기준 전압을 생성하는 밴드갭 전압 출력부를 포함함을 특징으로 한다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시예에 따른 밴드갭 기준 전압 생성 회로는 베이스가 서로 연결되고, 에미터의 면적이 제 2 바이폴라 트랜지스터의 n배인 제 1 바이폴라 트랜지스터와, 제 1 바이폴라 트랜지스터의 에미터에 연결되고, 제 1 전류가 흐르는 제 1 저항 및 제 2 바이폴라 트랜지스터에 연결되고, 제 2 바이폴라 트랜지스터의 콜렉터에 흐르는 제 2 전류가 제 1 전류와 동일하도록 조절하는 피드백부를 포함함을 특징으로 한다.
본 발명의 실시예에 따른 밴드갭 기준 전압 회로는 피드백 회로를 이용하여 오프셋 발생을 방지함에 따라서, 밴드갭 기준 전압의 공정 변이에 의한 산포를 줄일 수 있다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
이하, 도 2를 참조하여 본 발명의 실시예에 따른 밴드갭 기준 전압 발생 회로를 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 밴드갭 기준 전압 발생 회로를 설명하기 위한 회로도이다.
도시한 바와 같이, 밴드갭 기준 전압 발생 회로는 전류 생성부(110), 피드백부(120), 전류 제어부(130) 및 밴드갭 전압 출력부(140)를 포함한다.
전류 생성부(110)는 PMOS 트랜지스터(M3), 바이폴라 트랜지스터들(Q1,Q2)로 구성된다. PMOS 트랜지스터(M3)는 공급 전압(VDD)을 소스에 입력받고, 드레인이 바이폴라 트랜지스터들(Q1,Q2)의 에미터에 연결된다.
바이폴라 트랜지스터들(Q1,Q2)의 베이스는 서로 연결되고, 바이폴라 트랜지스터(Q1)의 베이스와 콜렉터는 서로 연결된다.
전류 생성부(110)는 제1전류(IQ1) 및 제2전류(IQ2)를 생성한다. 여기서, 제1전류(IQ1)는 PTAT(Proportional to Absolute Temperature) 전류이고, 제1저항(R1)에 흐른다.
바이폴라 트랜지스터(Q1)의 콜렉터에는 제1전류(IQ1)이 흐르고, 바이폴라 트랜지스터(Q2)의 콜렉터에는 제2전류(IQ2)가 흐른다.
피드백부(120)는 캐패시터(C1), 바이폴라 트랜지스터(Q7), PMOS 트랜지스터(M2)로 구성될 수 있다.
피드백부(120)는 제1전류(IQ1)와 제2전류(IQ2)의 값이 동일하게 되도록 Vfb 전압을 조절한다. 즉, 네거티브 피드백(negative feedback)을 이용하여 제1전류(IQ1)와 제2전류(IQ2)의 값을 동일하게 만든다.
피드백부(120)는 제2전류(IQ2)의 값에 따라 게이트 전압이 변동하는 PMOS 트랜지스터(M2)를 포함한다.
전류 제어부(130)는 바이폴라 트랜지스터들(Q3, Q4, Q5) 및 제1저항(R1)으로 구성될 수 있다. 바이폴라 트랜지스터(Q3)의 베이스 및 콜렉터는 PMOS 트랜지스터(M2)의 드레인과 연결되고, 바이폴라 트랜지스터(Q3) 및 바이폴라 트랜지스터(Q4)의 베이스는 PMOS 트랜지스터(M2)의 드레인과 연결된다. 즉, 바이폴라 트랜지스터들(Q3, Q4)의 베이스는 동일한 노드에 연결되어, 그의 베이스에 동일한 전류가 인가되게 된다. 바이폴라 트랜지스터(Q3)의 에미터에는 제1저항(R1)이 연결된다.
여기서, 바이폴라 트랜지스터들(Q3, Q4)의 베이스의 전압이 동일하기 때문에 IQ1=IQ2=IPTAT=(VBE2-VBE1)/R1의 전류가 형성된다.
그리고, 이와 같이 생성된 제1전류(IQ1) 즉, PTAT 전류를 복사하여 밴드갭 기준 전압 출력부(140)는 종래에 사용한 방법과 동일하게 밴드갭 기준전압 회로를 출력하게 된다.
즉, 생성된 PTAT 전류는 PMOS 트랜지스터들(M2, M4)를 통하여 복사되어 제2저항(R2)에 흐름으로써, positive-TC 전압을 형성한다.
따라서, 노드 Z의 전압은 PTAT 전류에 의해 형성된 positive-TC 전압과 바이폴라 트랜지스터(Q4)의 베이스-에미터에 의애 형성된 negative-TC 전압이 합해져 밴드갭 기준 전압(Vband-gap)을 형성하게 된다.
제안한 본 발명에서는 PTAT 전류를 형성할 때, 종래와 달리 오프셋이 발생하지 않게 된다. 바이폴라 트랜지스터들(Q3, Q4)의 베이스 전압이 같은 노드로 연결되어 있어, VBE2=IPTAT+VBE1이기 때문이다.
본 발명의 실시 예에 따른 밴드갭 기준 전압 발생 회로의 수식을 계산하면 아래와 같다.
<부정합(mismatch)이 없을 때>
Figure 112008089153547-PAT00001
Figure 112008089153547-PAT00002
Figure 112008089153547-PAT00003
∴
Figure 112008089153547-PAT00004
Figure 112008089153547-PAT00005
Figure 112008089153547-PAT00006
∴
Figure 112008089153547-PAT00007
<부정합(mismatch)이 있을 때>
부정합으로 Imismatch와 α 발생한다고 가정하면,
Figure 112008089153547-PAT00008
Figure 112008089153547-PAT00009
Figure 112008089153547-PAT00010
∴
Figure 112008089153547-PAT00011
Figure 112008089153547-PAT00012
Figure 112008089153547-PAT00013
∴
Figure 112008089153547-PAT00014
만일, 공정변이에 의해 부정합이 발생하여 제1전류(IQ1)≠제2전류(IQ2)이거나 제1바이폴라 트랜지스터(Q3)의 에미터의 크기(nA)가 제2바이폴라 트랜지스터(Q4)의 에미터의 크기(A)의 n배가 되지 않을 수도 있는데, 이러한 부정합 때문에 발생하는 오차는 종래 구조에서 발생하는 오차의 1/10보다 더 작다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변경 및 변형이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 일반적인 밴드갭 기준 전압 생성 회로도.
도 2는 본 발명의 실시예에 따른 밴드갭 기준 전압 생성 회로도.

Claims (8)

  1. 제 1 및 제 2 전류를 생성하는 전류 생성부;
    상기 제 1 전류가 흐르는 제 1 저항, 에미터에 상기 제 1 저항이 연결되는 제 1 바이폴라 트랜지스터, 상기 제 1 바이폴라 트랜지스터의 베이스와 동일한 노드로 연결되는 제 2 바이폴라 트랜지스터를 포함하며, 상기 제 1 저항으로부터 PTAT 전류를 형성하는 전류 제어부;
    상기 제 1 및 제 2 전류를 동일하게 조절하는 피드백부; 및
    상기 PTAT 전류에 응답하여 기준 전압을 생성하는 밴드갭 전압 출력부;
    를 포함함을 특징으로 하는 밴드갭 기준 전압 생성 회로.
  2. 제 1 항에 있어서,
    상기 제 1 전류는
    상기 PTAT 전류임을 특징으로 하는 밴드갭 기준 전압 생성 회로.
  3. 제 1 항에 있어서,
    상기 밴드갭 전압 출력부는
    공정 변이에 따라 일정한 기준 전압을 생성함을 특징으로 하는 밴드갭 기준 전압 생성 회로.
  4. 제 1 항에 있어서,
    상기 제 1 트랜지스터의 에미터의 면적은
    상기 제 2 트랜지스터의 에미터의 면적보다 n배 이상 큰 것을 특징으로 하는 밴드갭 기준 전압 생성 회로.
  5. 제 1 항에 있어서,
    상기 피드백부는
    네거티브 피드백을 이용하는 밴드갭 기준 전압 생성 회로.
  6. 베이스가 서로 연결되고, 에미터의 면적이 제 2 바이폴라 트랜지스터의 n배인 제 1 바이폴라 트랜지스터;
    상기 제 1 바이폴라 트랜지스터의 에미터에 연결되고, 제 1 전류가 흐르는 제 1 저항; 및
    상기 제 2 바이폴라 트랜지스터에 연결되고, 상기 제 2 바이폴라 트랜지스터의 콜렉터에 흐르는 제 2 전류가 상기 제 1 전류와 동일하도록 조절하는 피드백부;
    를 포함함을 특징으로 하는 밴드갭 기준 전압 생성회로.
  7. 제 6 항에 있어서,
    상기 피드백부는
    네거티브 피드백을 이용하는 밴드갭 기준 전압 생성 회로.
  8. 제 6 항에 있어서,
    상기 피드백부는
    상기 제 1 전류에 대응하여 공정 변이에 일정한 기준 전압을 생성하는 밴드갭 기준 전압 출력부를 더 포함하는 밴드갭 기준 전압 생성 회로.
KR1020080134206A 2008-12-26 2008-12-26 밴드갭 기준 전압 생성 회로 KR20100076240A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080134206A KR20100076240A (ko) 2008-12-26 2008-12-26 밴드갭 기준 전압 생성 회로
US12/635,584 US20110068756A1 (en) 2008-12-26 2009-12-10 Band-gap reference voltage generation circuit
TW098143214A TW201024953A (en) 2008-12-26 2009-12-16 Band-gap reference voltage generation circuit
CN200910247087A CN101782789A (zh) 2008-12-26 2009-12-25 带隙参考电压发生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134206A KR20100076240A (ko) 2008-12-26 2008-12-26 밴드갭 기준 전압 생성 회로

Publications (1)

Publication Number Publication Date
KR20100076240A true KR20100076240A (ko) 2010-07-06

Family

ID=42522821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134206A KR20100076240A (ko) 2008-12-26 2008-12-26 밴드갭 기준 전압 생성 회로

Country Status (4)

Country Link
US (1) US20110068756A1 (ko)
KR (1) KR20100076240A (ko)
CN (1) CN101782789A (ko)
TW (1) TW201024953A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101368050B1 (ko) * 2012-05-17 2014-02-28 성균관대학교산학협력단 저항 변화를 보상한 밴드갭 기준전압 발생기

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236359B (zh) * 2010-02-22 2015-07-29 塞瑞斯逻辑公司 不随电源变化的带隙参考系统
US9915966B2 (en) * 2013-08-22 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Bandgap reference and related method
TWI548209B (zh) * 2013-12-27 2016-09-01 慧榮科技股份有限公司 差動運算放大器以及帶隙參考電壓產生電路
CN105300464B (zh) * 2014-07-02 2019-02-15 晶豪科技股份有限公司 能带隙参考电路
CN112732003B (zh) * 2021-04-06 2021-08-10 成都蕊源半导体科技有限公司 一种带温度补偿的全范围输入的电压调节器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853610A (en) * 1988-12-05 1989-08-01 Harris Semiconductor Patents, Inc. Precision temperature-stable current sources/sinks
JP3287001B2 (ja) * 1992-02-20 2002-05-27 株式会社日立製作所 定電圧発生回路
KR100322527B1 (ko) * 1999-01-29 2002-03-18 윤종용 밴드갭 전압기준회로
FR2817980B1 (fr) * 2000-12-07 2003-02-28 St Microelectronics Sa Paire de sources de courant complementaires a transistors bipolaires avec une compensation des courants base
US7122997B1 (en) * 2005-11-04 2006-10-17 Honeywell International Inc. Temperature compensated low voltage reference circuit
US20080265860A1 (en) * 2007-04-30 2008-10-30 Analog Devices, Inc. Low voltage bandgap reference source
CN100580606C (zh) * 2007-08-30 2010-01-13 智原科技股份有限公司 带差参考电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101368050B1 (ko) * 2012-05-17 2014-02-28 성균관대학교산학협력단 저항 변화를 보상한 밴드갭 기준전압 발생기

Also Published As

Publication number Publication date
TW201024953A (en) 2010-07-01
US20110068756A1 (en) 2011-03-24
CN101782789A (zh) 2010-07-21

Similar Documents

Publication Publication Date Title
CN107045370B (zh) 一种具有高阶温度补偿的带隙基准电压源电路
US7944283B2 (en) Reference bias generating circuit
JP4817825B2 (ja) 基準電圧発生回路
TWI521326B (zh) 帶隙參考電壓產生電路
CN210691139U (zh) 亚带隙补偿参考电压生成电路和亚带隙参考电压生成器
US8786271B2 (en) Circuit and method for generating reference voltage and reference current
JP6800979B2 (ja) 抵抗器の両端の制御電圧を印加する温度補償基準電圧ジェネレータ
JP2004240943A (ja) バンドギャップ基準回路
KR20100076240A (ko) 밴드갭 기준 전압 생성 회로
JP2007052789A (ja) バンドギャップ基準回路
TW201931046A (zh) 包括帶隙參考電路的電路
US7944272B2 (en) Constant current circuit
KR20190049551A (ko) 밴드갭 레퍼런스 회로
JP2009251877A (ja) 基準電圧回路
KR100999499B1 (ko) 밴드 갭 기준전압생성기
JP2007095031A (ja) 低電圧用バンドギャップ基準電圧発生回路
US9304528B2 (en) Reference voltage generator with op-amp buffer
TWI720305B (zh) 電壓產生電路
JP6136480B2 (ja) バンドギャップリファレンス回路
KR100713773B1 (ko) 저전압 밴드갭 기준 발생기 회로
TWI484316B (zh) 電壓產生器及能帶隙參考電路
TWI447555B (zh) 帶隙參考電壓產生電路
KR102204130B1 (ko) 기준 전압을 생성하기 위한 전자 회로
JP2004341877A (ja) 基準電圧発生回路
KR20240085846A (ko) 밴드갭 레퍼런스 전압 생성 회로 및 그를 갖는 반도체 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid