[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20100064629A - 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지 - Google Patents

외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지 Download PDF

Info

Publication number
KR20100064629A
KR20100064629A KR1020080123150A KR20080123150A KR20100064629A KR 20100064629 A KR20100064629 A KR 20100064629A KR 1020080123150 A KR1020080123150 A KR 1020080123150A KR 20080123150 A KR20080123150 A KR 20080123150A KR 20100064629 A KR20100064629 A KR 20100064629A
Authority
KR
South Korea
Prior art keywords
leads
external
power module
wire
bonding
Prior art date
Application number
KR1020080123150A
Other languages
English (en)
Other versions
KR101555300B1 (ko
Inventor
이근혁
고영선
임승원
정만교
최승용
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020080123150A priority Critical patent/KR101555300B1/ko
Priority to US12/632,298 priority patent/US20100140786A1/en
Publication of KR20100064629A publication Critical patent/KR20100064629A/ko
Application granted granted Critical
Publication of KR101555300B1 publication Critical patent/KR101555300B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

DBC 기판에 본딩영역을 구비한 반도체 파워 모듈 패키지를 개시한다.
반도체 파워 모듈 패키지는 하나 이상의 반도체 칩과 상기 반도체 칩들을 밀봉시켜 주기 위한 밀봉 부재를 구비한다. 다수의 리드들이 상기 반도체 칩들에 전기적으로 연결되어, 상기 밀봉 부재로부터 노출된다. 외부 본딩 부재들이 상기 밀봉 부재로부터 노출되고, 상기 반도체 칩들에 전기적으로 연결되어 외부 회로기판과의 전기적 연결을 제공한다.

Description

외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지{Semiconductor power module package having external boding area}
본 발명은 반도체 파워 모듈 패키지에 관한 것으로서, 보다 구체적으로는 DBC 기판상에 외부 본딩 영역이 배열된 반도체 파워 모듈 패키지에 관한 것이다.
반도체 파워 모듈 패키지는 리드 프레임상에 반도체 칩을 부착하고, 몰딩재를 이용하여 반도체 칩을 밀봉시켜 주었다. 이러한 반도체 파워 모듈 패키지는 반도체 칩이 고집적화 됨에 따라 반도체 칩을 외부와 연결시켜 주기 위한 본딩 패드 수가 증가하게 되고, 이에 따라 리드 프레임의 리드 수가 증가하게 될 뿐만 아니라 반도체 패키지의 크기가 증가하게 되었다. 이러한 반도체 파워 모듈 패키지는 리드들을 회부 회로기판과 솔더링과 와이어 본딩 공정을 통해 연결하였다.
이러한 파워 모듈 패키지는 리드 프레임에 솔더링 및 와이어 본딩을 위한 별도의 영역이 필요하여 패키지 사이즈가 증가하게 된다. 또한, 솔더된 리드들이 물리적 진동이나 솔더 크랙에 취약하다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 외부 회로 기판과의 와이어 본딩을 위한 외부 본딩 영역을 구비한 반도체 파워 모듈 패키지를 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명은 외부 본딩 부재를 구비하는 반도체 파워 모듈 패키지를 제공한다. 상기 반도체 파워 모듈 패키지는 하나 이상의 반도체 칩과 상기 반도체 칩들을 밀봉시켜 주기 위한 밀봉 부재를 구비한다. 다수의 리드들이 상기 반도체 칩들에 전기적으로 연결되어, 상기 밀봉 부재로부터 노출된다. 외부 본딩 부재들이 상기 밀봉 부재로부터 노출되고, 상기 반도체 칩들에 전기적으로 연결되어 외부 회로기판과의 전기적 연결을 제공한다.
상기 반도체 파워 모듈 패키지는 전기적으로 서로 분리되는 도전막 패턴들을 구비하는 패키징 기판을 더 포함할 수 있다. 상기 도전막 패턴들 중 제1도전막 패턴들은 상기 리드들에 전기적으로 연결될 수 있다. 상기 제1도전막 패턴들 및 상기 제2도전막 패턴들은 Ni, Au 및 Ag로 구성되는 그룹으로부터 선택되는 하나가 도금된 Cu막을 포함하거나 또는 베어 Cu 막을 포함할 수 있다.
상기 외부 본딩 부재는 상기 절연기판상에 배열되어, 상기 밀봉 부재로부터 노출되어 상기 외부 회로 기판과의 와이어 본딩을 위한 외부 본딩 영역들을 포함할 수 있다. 상기 외부 본딩 영역들은 상기 도전막 패턴들중 제2도전막 패턴들의 노출된 일부분들을 포함할 수 있다. 상기 리드들을 통해 파워 신호들이 상기 반도체 칩들로 제공되고, 상기 외부 본딩 영역들을 통해 제어신호들이 상기 반도체 칩들로 제공될 수 있다.
한편, 상기 외부 본딩 부재는 상기 밀봉 부재로부터 일부분들이 노출되는 외부 본딩 리드들을 구비할 수 있다. 상기 리드들 및 상기 본딩 리드들은 Ni 도금된 Cu 리드들 또는 P이 함유된 Ni 이 도금된 Cu 리드들 및 Ag 도금된 Cu 리드들로부터 구성되는 그룹으로부터 선택되는 하나의 Cu 리드들을 포함하거나 또는 베어 Cu 리드들을 포함할 수 있다.
상기 본딩 부재는 상기 노출된 본딩 리드들상에 배열되는 외부 범프들을 더 포함할 수 있다. 상기 외부 범프들은 Al 범프들을 포함할 수 있다. 상기 리드들은 파워 리드들을 포함하고, 상기 외부 본딩 리드들은 신호 리드들을 포함할 수 있다.
상기 제1도전막 패턴들중 일부 도전막 패턴들상에는 상기 하나 이상의 반도체 칩들이 배열될 수 있다. 상기 하나 이상의 반도체 칩들은 상기 밀봉 부재내에서 내부 와이어들을 통해 상기 외부 본딩 부재에 전기적으로 연결될 수 있다. 상기 패키징 기판은 DBC(direct bonding copper)기판을 포함할 수 있다. 상기 밀봉 부재는 트랜스퍼 몰딩된 에폭시 몰딩 컴파운드를 포함할 수 있다.
상기 외부 본딩 부재는 외부 와이어를 통해 상기 외부 회로 기판과 와이어 본딩될 수 있다. 상기 외부 와이어는 Al 와이어, Ag 와이어 및 Cu 와이어로 구성되는 그룹으로부터 선택되는 하나의 와이어를 포함할 수 있다.
또한, 본 발명은 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지를 제공할 수 있다. 상기 반도체 파워 모듈 패키지는 전기적으로 분리된 하나이상의 도전막 패턴들을 구비하는 절연 기판; 상기 도전막 패턴들중 제1도전막 패턴들상에 배열되는 다수의 반도체 칩들; 및 상기 절연 기판의 상면 및 측면에 배치되어 상기 반도체 칩들과 상기 도전막 패턴들을 밀봉시켜 주는 밀봉 부재를 구비한다. 다수의 리드들이 상기 반도체 칩들에 전기적으로 연결되어, 상기 밀봉 부재로부터 노출된다. 상기 도전막 패턴들중 상기 반도체 칩들이 배열되지 않은 제2도전막 패턴들은 외부 회로기판과의 전기적 연결을 위한 외부 본딩 영역들을 포함한다. 상기 외부 본딩 영역들은 상기 밀봉 부재로부터 노출되어진다.
상기 리드들은 파워 리드들을 포함할 수 있다. 상기 외부 본딩 영역들은 상기 외부 회로 기판과 외부 와이어를 통해 전기적으로 연결되어, 상기 반도체 칩들과 상기 외부 기판간의 신호들을 전달할 수 있다.
본 발명의 반도체 파워 모듈 패키지는 밀봉 부재 외부로 노출되는 외부 회로기판과의 와이어 본딩을 위한 별도의 본딩 영역을 배치함으로써, 솔더링 또는 와이어 본딩을 위한 별도의 리드 프레임 영역이 필요하지 않게 되어 패키지 크기를 축소시켜 줄 수 있으며, 이에 따라 패키지 제조 가격을 절감시켜 줄 수 있다. 또한, 와이어 본딩에 의한 외부 회로기판과의 배선 연결은, 와이어의 유연성으로 물리적 진동이나 솔더 크랙에 의한 조인트부의 불량을 방지할 수 있으므로, 조인트부의 신뢰성을 향상시키고 패키지의 생산성을 향상시켜 줄 수 있다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 1a은 본 발명의 실시예에 따른 반도체 파워 모듈 패키지의 평면도이다. 도 1b는 도 1a의 상기 반도체 파워 모듈 패키지의 몰딩전의 평면도를 도시한 것이다. 도 1c는 도 1a의 IC-IC 선에 따른 상기 반도체 파워 모듈 패키지의 단면도이다. 도 1d는 도 1c의 상기 반도체 파워 모듈 패키지에서 DBC 기판의 외부 본딩 영역을 통해 외부 회로기판과 와이어 본딩되는 것을 보여주는 단면도이다.
도 1a 내지 도 1d를 참조하면, 반도체 파워 모듈 패키지(10)는 패키징 기판(100)과 상기 패키징 기판(100)상에 배열된 반도체 칩들(130)을 구비한다. 상기 패키징 기판(100)은 DBC(direct bonding copper) 기판을 포함할 수 있다. 상기 패키징 기판(100)은 세라믹 절연막(110), 상기 세라믹 절연막(110)의 상면에 배열된 상부 도전막(120) 및 상기 세라믹 절연막(110)의 하면에 배열된 하부 도전막(115) 을 포함할 수 있다.
상기 세라믹 절연막(110)은 Al2O3 막, AlN 막, SiO2 막, SiN 막 또는 BeO 막을 포함할 수 있다. 상기 상부 도전막(120)과 상기 하부 도전막(115)은 Cu 막을 포함할 수 있다. 또한, 상기 상부 도전막(120)과 상기 하부 도전막(115)은 Ni, Au 및 Ag로 구성되는 그룹으로부터 선택되는 하나가 도금된 Cu막을 포함하거나 또는 베어(bare) Cu 막을 포함할 수 있다.
상기 상부 도전막(120)은 전기적으로 서로 분리된 제1 및 제2도전막 패턴들(121, 125)을 포함할 수 있다. 상기 제1도전막 패턴들(121)중 일부 도전막 패턴들(121)상에는 반도체 칩들(130)이 배열될 수 있다. 상기 반도체 칩들(130)은 전력용 반도체 칩들 및/또는 제어용 반도체 칩들을 포함할 수 있다. 상기 반도체 칩들(130)은 솔더(미도시) 또는 Au 에폭시 등과 같은 접착제(미도시)에 의해 상기 제1도전막 패턴들(121)상에 부착될 수 있다.
상기 반도체 칩들(130)은 제2와이어들(142)에 의해 상기 제1도전막 패턴들(121) 및 상기 제2도전막 패턴들(125)과 전기적으로 연결될 수 있다. 상기 제1도전막 패턴들(121)에는 리드들(150)이 솔더(150a)를 통해 부착될 수 있다. 상기 제2도전막 패턴들(125)은 제1와이어들(141)을 통해 상기 반도체 칩들(130)과 상기 제1도전막 패턴들(121)과 와이어 본딩될 수 있다. 상기 제1와이어들(141)은 6mm의 폭을 갖는 와이어들을 포함하고, 상기 제2와이어들(142)은 상기 제1 와이어들(141)보다 상대적으로 넓은 12mm의 폭을 갖는 와이어들을 포함할 수 있다.
밀봉 부재(160)가 상기 반도체 칩들(130)과 상기 제1 및 제2와이어들(141, 145) 그리고 상기 제1및 제2도전막 패턴들(121, 125)을 포함한 상기 패키징 기판(100)의 상면 및 측면에 배열된다. 상기 밀봉부재(160)는 상기 제2도전막 패턴들(125)의 일부분들(125a)을 포함한 상기 패키징 기판(100)의 상기 상면의 일부분이 노출되도록 배열될 수 있다. 상기 밀봉 부재(160)는 트랜스퍼 몰드된 에폭시 몰딩 컴파운드(transfer molded EMC)를 포함할 수 있다.
상기 제2도전막 패턴들(125)의 일부분들(125a)은 외부 본딩 영역으로 작용한다. 따라서, 상기 외부 본딩 영역(125a)은 상기 외부 회로기판(170)의 본딩 패드(미도시)와 외부 와이어(180)를 통해 와이어 본딩되어, 상기 반도체 칩들(130)을 상기 외부 회로 기판(170)과 전기적으로 연결시켜 줄 수 있다. 상기 상기 외부 본딩 영역(125a)은 상기 리드들(150)과 대향하여 상기 기판(100)상에 배열될 수 있다.
상기 리드들(150)은 상기 반도체 칩들(130)로 파워 신호들을 제공하기 위한 것이고, 상기 외부 본딩 영역(125a)은 상기 반도체 칩들(130)로 제어신호 등과 같은 신호등을 제공하기 위한 것이다. 상기 하부 도전막(115)상에는 상기 반도체 칩들(130)로부터 방출되는 열을 방열시켜 주기 위한 히트 싱크(미도시)가 부착될 수도 있다.　
상기 패키징 기판(110)은 절연 금속기판(IMS, insulated metal substrate)을 포함할 수 있다. 상기 절연 금속 기판은 예를 들어, 베이스 부재, 상기 베이스 부재상에 배치된 절연층 및 상기 절연층상에 형성된 도전층을 포함할 수 있다. 상기 베이스 부재는 방열성이 우수한 Al 플레이트를 포함할 수 있다. 상기 절연층은 내열성 및 절연성이 우수한 에폭시 수지를 포함할 수 있다. 상기 도전층은 전도성을 우수한 금속막, 예를 들어 Cu, Au, Ag, Al 또는 Ni 등을 포함할 수 있다. 상기 도전층은 전기적으로 서로 분리된 금속 패턴들을 포함할 수 있다.
도 2a는 본 발명의 다른 실시예에 따른 반도체 파워 모듈 패키지의 평면도이다. 도 2b는 도 2a의 반도체 파워 모듈 패키지의 측면도이다. 도 2c 는 도 2a의 IIC-IIC 선에 따른 반도체 파워 모듈 패키지의 단면도들이다. 도 2d는 도 2a 내지 도 2c의 반도체 파워 모듈 패키지가 외부 회로기판과 와이어 본딩되는 것을 보여주는 단면도이다.
도 2a 내지 도 2d를 참조하면, 상기 반도체 파워 모듈 패키지(20)는 패키징 기판(100)과 상기 패키징 기판(100)상에 배열된 반도체 칩들(130)을 구비한다. 상기 패키징 기판(100)은 세라믹 절연막(110), 상기 세라믹 절연막(110)의 상면 및 하면에 배열된 상부 도전막(120) 및 하부 도전막(115)을 구비하는 DBC 기판을 포함할 수 있다. 상기 상부 도전막(120)은 도 1b에 도시된 바와 같이 전기적으로 서로 분리된 도전막 패턴들(121, 125)을 포함하고, 상기 반도체 칩들(130)이 상기 제1도전막 패턴들(121)상에 배열될 수 있다. 또는, 상기 패키징 기판(100)은 베이스 부재 및 상기 베이스 부재상에 배열된 절연층 및 도전층을 포함하는 IMS 기판을 포함할 수 있다.
상기 반도체 칩들(130)은 전력용 반도체 칩들 및/또는 제어용 반도체 칩들을 포함할 수 있다. 상기 반도체 칩들(130)은 솔더(미도시) 또는 Au 에폭시 등과 같은 접착제에 의해 상기 패키징 기판(100)의 상기 상부 도전막(120)상에 부착될 수 있다. 상기 반도체 칩들(130)은 와이어(143)를 통해 상기 상부 도전막(120)과 전기적으로 연결될 수 있다.
리드들(151)은 솔더(도 1의 150a에 대응함)에 의해 상기 상부 도전막(120)과 전기적으로 연결될 수 있다. 상기 리드들(151)은 파워 리드들을 포함할 수 있다. 상기 패키지(20)는 와이어(144)를 통해 상기 패키징 기판(110)의 상기 상부 도전막(120)과 전기적으로 연결되는 외부 본딩 리드들(152)을 더 구비할 수 있다. 상기 외부 본딩 리드들(152)은 외부 와이어 본딩을 위한 리드들로서, 신호 리드들을 포함할 수 있다. 상기 외부 본딩 리드들(152)과 상기 리드들(151)은 Ni 도금된 Cu 막, P을 함유한 Ni 도금된 Cu막 Ag 도금된 Cu 막 및 베어 Cu 막으로 구성되는 그룹으로부터 선택되는 하나를 포함할 수 있다.
밀봉 부재(160)가 상기 반도체 칩들(130)을 포함한 상기 패키징 기판(100)의 상면 및 측면에 배열되어, 상기 리드들(151) 및 상기 외부 본딩 리드들(152)의 일부분을 노출시켜 준다. 상기 밀봉 부재(160)는 트랜스퍼 몰드된 에폭시 몰딩 컴파운드를 포함할 수 있다.
상기 외부 본딩 리드들(152)중 상기 밀봉 부재(160)로부터 노출된 일부분에는 외부 범프들(155)이 더 배열될 수도 있다. 상기 외부 범프들(155)은 Al 범프들을 포함할 수 있다. 상기 외부 범프들(155)은 20mm 의 폭을 가질 수 있다. 상기 외부 본딩 리드들(152) 또는 상기 Al 범프들(155)은 외부 와이어(180)를 통해 외부 회로기판(170)의 본딩 패드들(미도시)과 와이어 본딩될 수 있다. 상기 외부 와이 어(180)는 Al 와이어, Ag 와이어 및 Cu 와이어로 구성되는 그룹으로부터 선택되는 하나의 와이어를 포함할 수 있다. 상기 외부 와이어(170)는 8mm 의 폭을 가질 수 있다.
도 1a 내지 도 1d 및 도 2a 내지 도 2d 에 도시된 상기 반도체 파워 모듈 패키지(10, 20)의 패키지 구조는 다양하게 변형 가능하다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1a는 본 발명의 일 실시예에 따른 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지의 평면도이다.
도 1b는 도 1a의 몰딩전의 상기 반도체 파워 모듈 패키지의 평면도이다.
도 1c는 도 1a 및 도 1b의 IC-IC선에 따른 상기 반도체 파워 모듈 패키지의 단면도이다.
도 1d는 도 1c의 상기 반도체 파워 모듈 패키지의 상기 외부 본딩 영역이 외부 와이어에 의해 외부 회로 기판과 와이어 본딩되는 것을 보여주는 단면도이다.
도 2a는 본 발명의 다른 실시예에 따른 외부 본딩 리드를 구비하는 반도체 파워 모듈 패키지의 평면도이다.
도 2b는 도 2a의 상기 반도체 파워 모듈 패키지의 측면도이다.
도 2c는 도 2a 의 IIC-IIC 선에 따른 상기 반도체 파워 모듈 패키지의 단면도이다.
도 2d는 도 2b의 상기 반도체 파워 모듈 패키지의 상기 외부 본딩 리드가 외부 와이어에 의해 외부 회로 기판과 와이어 본딩되는 것을 보여주는 단면도이다.

Claims (20)

  1. 하나 이상의 반도체 칩;
    상기 반도체 칩들을 밀봉시켜 주기 위한 밀봉 부재;
    상기 반도체 칩들에 전기적으로 연결되어, 상기 밀봉 부재로부터 노출되는 다수의 리드들; 및
    상기 반도체 칩들에 전기적으로 연결되어, 상기 밀봉 부재로부터 노출되는 외부 회로기판과의 전기적 연결을 위한 외부 본딩 부재들을 구비하는 반도체 파워 모듈 패키지.
  2. 제 1 항에 있어서, 전기적으로 서로 분리되는 도전막 패턴들을 구비하는 패키징 기판을 더 포함하며,
    상기 도전막 패턴들중 제1도전막 패턴들은 상기 리드들에 전기적으로 연결되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  3. 제 2항에 있어서, 상기 외부 본딩 부재는 상기 패키징 기판상에 배열되어, 상기 밀봉 부재로부터 노출되어 상기 외부 회로 기판과의 와이어 본딩을 위한 외부 본딩 영역들을 포함하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  4. 제 3항에 있어서, 상기 외부 본딩 영역들은 상기 도전막 패턴들중 제2도전막 패턴들의 노출된 일부분들을 포함하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  5. 제 4항에 있어서, 상기 제1도전막 패턴들 및 상기 제2도전막 패턴들은 Ni, Au 및 Ag로 구성되는 그룹으로부터 선택되는 하나가 도금된 Cu막을 포함하거나 또는 베어 Cu 막을 포함하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  6. 제 3 항에 있어서, 상기 리드들을 통해 파워 신호들이 상기 반도체 칩들로 제공되고, 상기 외부 본딩 영역들을 통해 제어신호들이 상기 반도체 칩들로 제공되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  7. 제2항에 있어서, 상기 외부 본딩 부재는 상기 밀봉 부재로부터 일부분들이 노출되는 외부 본딩 리드들을 구비하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  8. 제7항에 있어서, 상기 리드들 및 상기 본딩 리드들은 Ni 도금된 Cu 리드들 또는 P이 함유된 Ni 이 도금된 Cu 리드들 및 Ag 도금된 Cu 리드들로부터 구성되는 그룹으로부터 선택되는 하나의 Cu 리드들을 포함하거나 또는 및 베어 Cu 리드들을 포함하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  9. 제 8 항에 있어서, 상기 본딩 부재는 상기 노출된 본딩 리드들상에 배열되는 외부 범프들을 더 포함하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  10. 제 9항에 있어서, 상기 외부 범프들은 Al 범프들을 포함하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  11. 제 7항에 있어서, 상기 리드들은 파워 리드들을 포함하고, 상기 외부 본딩 리드들은 신호 리드들을 포함하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  12. 제 2 항에 있어서, 상기 제1도전막 패턴들중 일부 도전막 패턴들상에는 상기 하나 이상의 반도체 칩들이 배열되고,
    상기 하나 이상의 반도체 칩들은 상기 밀봉 부재내에서 내부 와이어들을 통해 상기 외부 본딩 부재에 전기적으로 연결되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  13. 제 2항에 있어서, 상기 패키징 기판은 DBC(direct bonding copper)기판을 포함하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  14. 제 1 항에 있어서, 상기 밀봉 부재는 트랜스퍼 몰딩된 에폭시 몰딩 컴파운드를 포함하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  15. 제 1 항에 있어서, 상기 외부 본딩 부재는 외부 와이어를 통해 상기 외부 회로 기판과 와이어 본딩되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  16. 제 15항에 있어서, 상기 외부 와이어는 Al 와이어, Ag 와이어 및 Cu 와이어로 구성되는 그룹으로부터 선택되는 하나의 와이어를 포함하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  17. 전기적으로 분리된 하나이상의 도전막 패턴들을 구비하는 절연 기판;
    상기 도전막 패턴들중 제1도전막 패턴들상에 배열되는 다수의 반도체 칩들;
    상기 절연 기판의 상면 및 측면에 배치되어 상기 반도체 칩들과 상기 도전막 패턴들을 밀봉시켜 주는 밀봉 부재; 및
    상기 반도체 칩들에 전기적으로 연결되어, 상기 밀봉 부재로부터 노출되는 다수의 리드들을 구비하되,
    상기 도전막 패턴들중 상기 반도체 칩들이 배열되지 않은 제2도전막 패턴들은 외부 회로기판과의 전기적 연결을 위한 외부 본딩 영역들을 포함하며, 상기 외부 본딩 영역들은 상기 밀봉 부재로부터 노출되는 반도체 파워 모듈 패키지.
  18. 제 17 항에 있어서, 상기 리드들은 파워 리드들을 포함하며,
    상기 외부 본딩 영역들은 상기 외부 회로 기판과 외부 와이어를 통해 전기적 으로 연결되어, 상기 반도체 칩들과 상기 외부 기판간의 신호들을 전달하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  19. 제 18 항에 있어서, 상기 외부 와이어는 Al 와이어, Ag 와이어 및 Cu 와이어로 구성되는 그룹으로부터 선택되는 하나의 와이어를 포함하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  20. 제 17 항에 있어서, 상기 제1도전막 패턴들 및 상기 제2도전막 패턴들은 Ni, Au 및 Ag로 구성되는 그룹으로부터 선택되는 하나가 도금된 Cu막을 포함하거나 또는 베어 Cu 막을 포함하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
KR1020080123150A 2008-12-05 2008-12-05 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지 KR101555300B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080123150A KR101555300B1 (ko) 2008-12-05 2008-12-05 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US12/632,298 US20100140786A1 (en) 2008-12-05 2009-12-07 Semiconductor power module package having external bonding area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080123150A KR101555300B1 (ko) 2008-12-05 2008-12-05 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지

Publications (2)

Publication Number Publication Date
KR20100064629A true KR20100064629A (ko) 2010-06-15
KR101555300B1 KR101555300B1 (ko) 2015-09-24

Family

ID=42230169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080123150A KR101555300B1 (ko) 2008-12-05 2008-12-05 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지

Country Status (2)

Country Link
US (1) US20100140786A1 (ko)
KR (1) KR101555300B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009050178B3 (de) * 2009-10-21 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem eine dreidimensionale Oberflächenkontur aufweisenden Substrat sowie Herstellungsverfahren hierzu
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
KR20120054371A (ko) * 2010-11-19 2012-05-30 에스케이하이닉스 주식회사 원통형 패키지, 이를 이용한 전자장치 및 그 제조방법
DE202011100820U1 (de) 2011-05-17 2011-12-01 Ixys Semiconductor Gmbh Leistungshalbleiter
CN103311193B (zh) * 2012-03-06 2016-01-20 深圳赛意法微电子有限公司 半导体功率模块封装结构及其制备方法
US8829692B2 (en) * 2012-09-04 2014-09-09 Rolls-Royce Corporation Multilayer packaged semiconductor device and method of packaging
JP6577857B2 (ja) * 2015-12-21 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置
JP6594556B1 (ja) * 2018-01-17 2019-10-23 新電元工業株式会社 電子モジュール
JP7008819B2 (ja) * 2018-06-27 2022-01-25 三菱電機株式会社 パワーモジュール及びその製造方法並びに電力変換装置
FR3089749B1 (fr) 2018-12-05 2020-11-27 Valeo Equip Electr Moteur Module électronique

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2274351A (en) * 1993-01-19 1994-07-20 Digital Equipment Int I.C.Chip carriers
KR20040060124A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 플립-칩 세라믹 패키징 방법
DE10316136A1 (de) * 2003-04-09 2004-11-18 Ixys Semiconductor Gmbh Gekapselte Leistungshalbleiteranordnung
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法

Also Published As

Publication number Publication date
US20100140786A1 (en) 2010-06-10
KR101555300B1 (ko) 2015-09-24

Similar Documents

Publication Publication Date Title
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
KR100723454B1 (ko) 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
CN101512762B (zh) 用于半导体电路小片的三维封装的可堆叠封装
EP2605276B1 (en) Packaged leadless semiconductor device
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US20100270667A1 (en) Semiconductor package with multiple chips and substrate in metal cap
US10854524B2 (en) Power semiconductor module
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JP2005064479A (ja) 回路モジュール
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
JP2000031343A (ja) 半導体装置
JP6909630B2 (ja) 半導体装置
JP2017028174A (ja) 半導体装置
WO2013150890A1 (ja) 半導体デバイス
KR20140045461A (ko) 집적회로 패키지
KR102219689B1 (ko) 반도체 장치 및 그 제조 방법
JPH1126688A (ja) 樹脂封止型電子回路装置
KR20130004395U (ko) 반도체 패키지
JP4994883B2 (ja) 樹脂封止型半導体装置
KR100473336B1 (ko) 반도체패키지
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
WO2014132897A1 (ja) 半導体装置
KR100381836B1 (ko) 반도체패키지
JP2006019652A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 4