[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20100053129A - Phase change ram device and method of manufacturing the same - Google Patents

Phase change ram device and method of manufacturing the same Download PDF

Info

Publication number
KR20100053129A
KR20100053129A KR1020080112114A KR20080112114A KR20100053129A KR 20100053129 A KR20100053129 A KR 20100053129A KR 1020080112114 A KR1020080112114 A KR 1020080112114A KR 20080112114 A KR20080112114 A KR 20080112114A KR 20100053129 A KR20100053129 A KR 20100053129A
Authority
KR
South Korea
Prior art keywords
phase change
lower electrode
film
diode
forming
Prior art date
Application number
KR1020080112114A
Other languages
Korean (ko)
Other versions
KR101050781B1 (en
Inventor
심준섭
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080112114A priority Critical patent/KR101050781B1/en
Publication of KR20100053129A publication Critical patent/KR20100053129A/en
Application granted granted Critical
Publication of KR101050781B1 publication Critical patent/KR101050781B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A phase change random access memory device and a manufacturing thereof are provided to effectively improve the properties and the reliability of the device by selectively increasing the resistance of the upper side of a lower electrode through the ion implantation process with a tetrad to the upper side of the lower electrode. CONSTITUTION: A vertical PN diode(120) is formed on a semiconductor substrate(100). A cylindrical lower electrode(140) is formed on the vertical PN diode. The cylindrical lower electrode is more resistant on the upper side than on the lower side. A phase changing layer(160) is formed on the lower electrode. An upper electrode(170) is formed on the phase changing layer. The lower electrode is composed of a laminating structure of a Ti layer and a TiN layer.

Description

상변화 기억 소자 및 그의 제조방법{PHASE CHANGE RAM DEVICE AND METHOD OF MANUFACTURING THE SAME}Phase change memory device and its manufacturing method {PHASE CHANGE RAM DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 상변화 기억 소자 및 그의 제조방법에 관한 것으로, 보다 상세하게, 하부 전극 상단부의 저항을 증가시켜 소자의 특성 및 신뢰성을 향상시킬 수 있는 상변화 기억 소자 및 그의 제조방법에 관한 것이다.The present invention relates to a phase change memory device and a method of manufacturing the same, and more particularly, to a phase change memory device and a method of manufacturing the same that can improve the characteristics and reliability of the device by increasing the resistance of the upper end of the lower electrode.

기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(RAM) 소자와 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 롬(ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 기억 소자를 들 수 있다. Memory devices are classified into volatile RAM devices which lose input information when the power is cut off, and ROM devices which maintain the storage state of the input information even when the power is cut off. The volatile RAM devices may include DRAM and SRAM, and the nonvolatile ROM devices may include flash memory devices such as EEPROM (Elecrtically Erasable and Programmable ROM).

그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하 저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원 전압에 비해 높은 동작 전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회 로를 필요로 하므로 고집적화에 어려움이 있다.However, although the DRAM is a very good memory device as is well known, high charge storage capability is required, and for this purpose, it is difficult to achieve high integration because the electrode surface area must be increased. In addition, the flash memory device requires a higher operating voltage than a power supply voltage in connection with a structure in which two gates are stacked, and thus, a separate boost circuit is required to form a voltage required for write and erase operations. There is a difficulty in high integration because it is necessary.

이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로 최근 상변화 기억 소자(Phase Change RAM)가 제안되었다.Accordingly, many studies have been conducted to develop a new memory device having the characteristics of the nonvolatile memory device and having a simple structure. For example, recently, a phase change RAM device has been developed. Was proposed.

상기 상변화 기억 소자는 하부 전극과 상부 전극 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변화막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별하는 기억 소자이다. 이때, 비정질 상태를 갖는 상변화막의 비저항이 결정질 상태를 갖는 상변화막의 비저항 보다 높다는 것으로부터, 읽기 모드에서 상변화막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다. In the phase change memory device, a phase change film interposed between the electrodes through a current flow between a lower electrode and an upper electrode causes a phase change from a crystalline state to an amorphous state, thereby using a difference in resistance between crystalline and amorphous cells. It is a storage element for determining the information stored in the. At this time, since the specific resistance of the phase change film having an amorphous state is higher than that of the phase change film having a crystalline state, the current flowing through the phase change film in the read mode is sensed so that the information stored in the phase change memory cell is logical '1' It is determined whether the logic is '0'.

한편, 최근에는 상기 상변화 기억 소자의 구동 전력을 감소시키기 위해 상기 상변화막의 상변화에 필요한 전류량을 낮추는 것이 요구된다. 이에, 상기 상변화에 필요한 전류량을 낮추기 위한 여러가지 방법들이 제안된 바 있으며, 그 일환으로서, 상변화막과 하부 전극 간의 콘택 면적을 감소시키기 위해 하부 전극을 실린더형으로 형성하거나, 하부 전극의 저항을 증가시키기 위해 하부 전극을 SiGe막이나 TiSiN막 등의 높은 비저항을 갖는 물질로 형성하는 방법 등이 제안된 바 있다.On the other hand, recently, in order to reduce the driving power of the phase change memory device, it is required to lower the amount of current required for the phase change of the phase change film. Accordingly, various methods for reducing the amount of current required for the phase change have been proposed. As part of this, in order to reduce the contact area between the phase change film and the lower electrode, the lower electrode may be formed in a cylindrical shape, or the resistance of the lower electrode may be reduced. In order to increase, a method of forming the lower electrode from a material having a high specific resistance such as a SiGe film or a TiSiN film has been proposed.

그러나, 전술한 종래 기술의 경우에는 상기 하부 전극의 저항이 전체적으로 증가되기 때문에, 하부 전극 하단부에서도 높은 저항 값을 가지며, 이 때문에, 상기 하부 전극의 하단부와 콘택하는 다이오드의 저항이 증가된다.However, in the above-described prior art, since the resistance of the lower electrode is increased as a whole, the lower electrode has a high resistance value, and therefore, the resistance of the diode contacting the lower end of the lower electrode is increased.

그 결과, 전술한 종래 기술의 경우에는 소자의 회로로부터 인가된 전류가 다이오드의 저항에 의해 손실되므로, 상기 다이오드로부터 상기 상변화막에 전달되는 전류가 감소하게 되며, 이로 인해, 상변화 기억 소자의 특성 및 신뢰성이 저하된다.As a result, in the case of the prior art described above, since the current applied from the circuit of the element is lost by the resistance of the diode, the current transferred from the diode to the phase change film is reduced, thereby, Characteristics and reliability deteriorate.

본 발명은 하부 전극 상단부의 저항을 증가시킬 수 있는 상변화 기억 소자 및 그의 제조방법을 제공한다.The present invention provides a phase change memory device capable of increasing the resistance of an upper end portion of a lower electrode and a method of manufacturing the same.

또한, 본 발명은 소자의 특성 및 신뢰성을 향상시킬 수 있는 상변화 기억 소자 및 그의 제조방법을 제공한다.In addition, the present invention provides a phase change memory device and a method of manufacturing the same that can improve the characteristics and reliability of the device.

본 발명의 실시예에 따른 상변화 기억 소자는, 반도체 기판 상에 형성된 다이오드와, 상기 다이오드 상에 형성되며, 하단부보다 상단부에서 높은 저항을 갖는 실린더형 하부 전극과, 상기 하부 전극 상에 형성된 상변화막 및 상기 상변화막 상에 형성된 상부 전극을 포함한다.A phase change memory device according to an embodiment of the present invention includes a diode formed on a semiconductor substrate, a cylindrical lower electrode formed on the diode and having a higher resistance at an upper end than a lower end, and a phase change formed on the lower electrode. A film and an upper electrode formed on the phase change film.

상기 다이오드는 수직형 PN 다이오드이다.The diode is a vertical PN diode.

상기 하부 전극은 Ti막과 TiN막의 적층 구조로 이루어진다.The lower electrode has a stacked structure of a Ti film and a TiN film.

상기 상변화막을 감싸도록 형성된 캡핑막을 더 포함한다.A capping film is formed to surround the phase change film.

또한, 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법은, 반도체 기판 상에 다이오드를 형성하는 단계와, 상기 다이오드 상에 실린더형 하부 전극을 형성하는 단계와, 상기 하부 전극이 하단부보다 상단부에서 높은 저항을 갖도록, 상기 하부 전극의 상단부에 대해 이온주입 공정을 수행하는 단계와, 상기 하부 전극 상에 상변화막을 형성하는 단계 및 상기 상변화막 상에 상부 전극을 형성하는 단계를 포함한다.In addition, a method of manufacturing a phase change memory device according to an exemplary embodiment of the present invention may include forming a diode on a semiconductor substrate, forming a cylindrical lower electrode on the diode, and the lower electrode having an upper end than a lower end. Performing an ion implantation process on the upper end of the lower electrode, forming a phase change film on the lower electrode, and forming an upper electrode on the phase change film so as to have a high resistance.

상기 다이오드는 수직형 PN 다이오드로 형성한다.The diode is formed of a vertical PN diode.

상기 하부 전극은 TiN막과 Ti막의 적층 구조를 갖도록 형성한다.The lower electrode is formed to have a stacked structure of a TiN film and a Ti film.

상기 하부 전극을 형성하는 단계는, 상기 다이오드를 포함한 반도체 기판 상에 제1 절연막을 형성하는 단계와, 상기 제1 절연막을 식각하여 상기 다이오드를 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀의 표면을 포함한 제1 절연막 상에 하부 전극용 도전막을 형성하는 단계와, 상기 제1 절연막이 노출되도록 상기 하부 전극용 도전막을 CMP하는 단계 및 상기 CMP된 하부 전극용 도전막 상에 상기 콘택홀을 매립하도록 제2 절연막을 형성하는 단계를 포함한다.The forming of the lower electrode may include forming a first insulating film on the semiconductor substrate including the diode, forming a contact hole to expose the diode by etching the first insulating film, and forming a surface of the contact hole. Forming a conductive film for the lower electrode on the first insulating film, including the CMP of the conductive film for the lower electrode so that the first insulating film is exposed, and filling the contact hole on the conductive film for the CMP lower electrode. Forming a second insulating film.

상기 이온주입 공정은 10∼60°의 입사각을 갖는 경사 이온주입 방식으로 수행한다.The ion implantation process is performed by a gradient ion implantation method having an incidence angle of 10 to 60 °.

상기 이온주입 공정은 4가 원소를 사용하여 수행한다.The ion implantation process is performed using a tetravalent element.

상기 상변화막을 형성한 후에, 상기 상변화막을 감싸도록 캡핑막을 형성하는 단계를 더 포함한다.After the phase change film is formed, the method may further include forming a capping film to surround the phase change film.

본 발명은 상변화막과 하부 전극 간의 콘택 면적을 감소시키기 위해 상기 하부 전극을 실린더형으로 형성하고, 상기 하부 전극의 상단부에 4가 원소를 이온주 입하여 상기 하부 전극 상단부의 저항을 선택적으로 증가시킴으로써, 소자의 특성 및 신뢰성을 향상시킬 수 있다.According to the present invention, the lower electrode is formed in a cylindrical shape to reduce the contact area between the phase change film and the lower electrode, and a tetravalent element is ion-implanted at the upper end of the lower electrode to selectively increase the resistance of the upper electrode. By doing so, the characteristics and the reliability of the device can be improved.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 실시예에 따른 상변화 기억 소자를 도시한 단면도이다.1 is a cross-sectional view illustrating a phase change memory device according to an embodiment of the present invention.

도시된 바와 같이, 반도체 기판(100) 상에 층간 절연막(110)이 형성되어 있으며, 상기 층간 절연막(110) 내에 수직형 PN 다이오드(120)가 형성되어 있다. 상기 수직형 PN 다이오드(120)는 반도체 기판(100) 상에 차례로 적층된 N 영역(120N)과 P 영역(120P)을 포함한다. As illustrated, an interlayer insulating layer 110 is formed on the semiconductor substrate 100, and a vertical PN diode 120 is formed in the interlayer insulating layer 110. The vertical PN diode 120 includes N regions 120N and P regions 120P that are sequentially stacked on the semiconductor substrate 100.

상기 수직형 PN 다이오드(120)를 포함한 층간 절연막(110) 상에 콘택홀(CH)을 구비한 제1 절연막(130)이 형성되어 있으며, 상기 콘택홀(CH)의 표면 상에 상기 수직형 PN 다이오드(120)와 콘택하는 실린더형 하부 전극(140)이 형성되어 있다. 상기 하부 전극(140)은, 예컨대, Ti막과 TiN막의 적층 구조로 이루어진다. 그리고, 상기 하부 전극(140) 상에 상기 콘택홀(CH)을 매립하는 제2 절연막(150)이 형성되어 있다. 상기 하부 전극(140)을 포함한 제1 및 제2 절연막(130, 150) 상에 상기 하부 전극(140)과 콘택하는 상변화막(160)이 형성되어 있다. 상기 상변화막(160) 상에 상부 전극(170)이 형성되어 있으며, 상기 상변화막(160), 바람직하게, 상기 상변화막(160)을 포함한 상부 전극(170)을 감싸도록, 예컨대, 질화막으로 이루어진 캡핑막(180)이 형성되어 있다.A first insulating layer 130 having a contact hole CH is formed on the interlayer insulating layer 110 including the vertical PN diode 120, and the vertical PN is formed on a surface of the contact hole CH. The cylindrical lower electrode 140 in contact with the diode 120 is formed. The lower electrode 140 has a stacked structure of, for example, a Ti film and a TiN film. In addition, a second insulating layer 150 is formed on the lower electrode 140 to fill the contact hole CH. The phase change layer 160 contacting the lower electrode 140 is formed on the first and second insulating layers 130 and 150 including the lower electrode 140. An upper electrode 170 is formed on the phase change layer 160 and surrounds the phase change layer 160, preferably, the upper electrode 170 including the phase change layer 160. A capping film 180 made of a nitride film is formed.

여기서, 상기 실린더형 하부 전극(140)의 상단부(A)에는 4가 원소가 이온주입 되어있으며, 이에 따라, 본 발명의 실시예에 따른 하부 전극(140)의 상단부(A)는 상기 이온주입에 의해 결정질이 깨져 비정질 상을 가지므로, 상기 하부 전극(140)의 하단부에서보다 상대적으로 높은 저항을 갖는다.Here, a tetravalent element is ion-implanted in the upper end portion A of the cylindrical lower electrode 140, and accordingly, the upper end portion A of the lower electrode 140 according to the embodiment of the present invention is implanted in the ion implantation. Since the crystal is broken and has an amorphous phase, the crystal has a relatively higher resistance than that at the lower end of the lower electrode 140.

따라서, 본 발명은 상기 상변화막(160)과 콘택하는 하부 전극(140)의 상단부(A)가 상대적으로 높은 저항을 가지므로, 상기 상변화막(160)의 상변화에 필요한 전류량을 낮출 수 있다. 이를 통해, 본 발명은 상기 상변화막(160)에 종래보다 낮은 전류가 인가되더라도 상변화막(160)의 상변화가 가능해져, 상변화 기억 소자의 구동 전류를 감소시킬 수 있다.Therefore, in the present invention, since the upper end portion A of the lower electrode 140 in contact with the phase change layer 160 has a relatively high resistance, the amount of current required for the phase change of the phase change layer 160 can be reduced. have. As a result, the present invention enables the phase change of the phase change film 160 to be performed even if a lower current is applied to the phase change film 160, thereby reducing the driving current of the phase change memory device.

또한, 본 발명은 상기 상변화막(160)과 콘택하는 하부 전극(140)의 상단부(A)만 선택적으로 높은 저항을 갖고, 수직형 PN 다이오드(120)와 콘택하는 하부 전극(140)의 하단부에서는 상대적으로 낮은 저항을 갖는다. 이를 통해, 상기 하부 전극(140)의 하단부와 콘택하는 수직형 PN 다이오드(120)의 저항 증가를 방지하여 소자의 회로로부터 인가된 전류가 상기 다이오드(120)의 저항에 의해 손실되는 것을 억제할 수 있다.In addition, in the present invention, only the upper end portion A of the lower electrode 140 in contact with the phase change layer 160 has a selectively high resistance, and a lower end portion of the lower electrode 140 in contact with the vertical PN diode 120. Has a relatively low resistance. As a result, an increase in resistance of the vertical PN diode 120 contacting the lower end of the lower electrode 140 may be prevented, thereby preventing the current applied from the circuit of the device from being lost by the resistance of the diode 120. have.

그러므로, 본 발명은 상변화막(160)과 콘택하는 하부 전극(140)의 상단부(A)는 상대적으로 높은 저항을 갖고, 수직형 PN 다이오드(120)와 콘택하는 하부 전극(140)의 하단부는 상대적으로 낮은 저항을 가지므로, 상변화막(160)의 상변화에 필요한 전류량을 낮춰 상변화 기억 소자의 구동 전류를 감소시킴과 아울러 수직형 PN 다이오드(120)의 저항 증가를 방지하여 상기 다이오드(120)의 저항에 의한 전류 손실을 억제할 수 있으므로, 상변화 기억 소자의 특성 및 신뢰성을 향상시킬 수 있다.Therefore, in the present invention, the upper end portion A of the lower electrode 140 in contact with the phase change layer 160 has a relatively high resistance, and the lower end portion of the lower electrode 140 in contact with the vertical PN diode 120 is formed. Since it has a relatively low resistance, the amount of current required for the phase change of the phase change film 160 is reduced to reduce the driving current of the phase change memory device and to prevent the resistance of the vertical PN diode 120 from increasing. Since the current loss due to the resistance of 120 can be suppressed, the characteristics and reliability of the phase change memory element can be improved.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 도시한 공정별 단면도이다.2A to 2E are cross-sectional views of processes illustrating a method of manufacturing a phase change memory device according to an exemplary embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(100) 상에 층간 절연막(110)을 형성한 후, 상기 층간 절연막(110)을 식각하여 반도체 기판(100) 부분을 노출시키는 홀을 형성한다. 상기 홀 내에 수직형 PN 다이오드(120)를 형성한다. 상기 수직형 PN 다이오드(120)는 상기 반도체 기판(100) 부분 상에 차례로 배치되는 N 영역(120N)과 P 영역(120P)의 적층 구조를 갖도록 형성한다.Referring to FIG. 2A, after forming the interlayer insulating layer 110 on the semiconductor substrate 100, the interlayer insulating layer 110 is etched to form a hole exposing a portion of the semiconductor substrate 100. A vertical PN diode 120 is formed in the hole. The vertical PN diode 120 is formed to have a stacked structure of N regions 120N and P regions 120P sequentially disposed on the semiconductor substrate 100.

도 2b를 참조하면, 상기 수직형 PN 다이오드(120) 및 층간 절연막(110) 상에 제1 절연막(130)을 형성한 다음, 상기 제1 절연막(130)을 식각하여 상기 수직형 PN 다이오드(120)를 노출시키는 콘택홀(CH)을 형성한다. 이어서, 상기 콘택홀(CH)의 표면을 포함한 제1 절연막(130) 상에 하부 전극용 도전막(140a)을 형성한다. 상기 하부 전극용 도전막(140a)은, 예컨대, TiN막과 Ti막의 적층 구조를 갖도록 형성한다.Referring to FIG. 2B, a first insulating layer 130 is formed on the vertical PN diode 120 and the interlayer insulating layer 110, and then the first insulating layer 130 is etched to form the vertical PN diode 120. Contact hole CH is formed. Subsequently, a lower electrode conductive layer 140a is formed on the first insulating layer 130 including the surface of the contact hole CH. The lower electrode conductive film 140a is formed to have a stacked structure of, for example, a TiN film and a Ti film.

도 2c를 참조하면, 상기 제1 절연막(130)이 노출되도록 상기 하부 전극용 도전막을 CMP 또는 에치백하여 상기 콘택홀(CH)의 표면 상에 실린더형 하부 전극(140)을 형성한다. 여기서, 본 발명은 상기 하부 전극(140)을 실린더형으로 형성함으로써, 후속으로 형성되는 상변화막과 하부 전극(140) 간의 콘택 면적을 감소시킬 수 있으며, 이에 따라, 상변화막의 상변화에 필요한 전류량을 낮출 수 있다.Referring to FIG. 2C, a cylindrical lower electrode 140 is formed on the surface of the contact hole CH by CMP or etching back the conductive film for the lower electrode so that the first insulating layer 130 is exposed. Here, the present invention can reduce the contact area between the subsequently formed phase change film and the lower electrode 140 by forming the lower electrode 140 in a cylindrical shape, and thus, is required for the phase change of the phase change film. The amount of current can be lowered.

그리고 나서, 상기 실린더형 하부 전극(140) 상에 상기 콘택홀(CH)을 매립하도록 제2 절연막(150)을 형성한다. 이때, 상기 제2 절연막(150)은 상기 하부 전극(140)의 상면이 노출되도록 형성한다.Then, a second insulating layer 150 is formed on the cylindrical lower electrode 140 to fill the contact hole CH. In this case, the second insulating layer 150 is formed to expose the top surface of the lower electrode 140.

도 2d를 참조하면, 상기 상면이 노출된 하부 전극(140)의 상단부(A)에 대해 Ge 이나 C 등의 4가 원소를 사용하여 이온주입 공정을 수행한다. 이때, 상기 이온주입 공정은 상기 4가 원소들이 상기 하부 전극(140)의 상단부(A)에만 선택적으로 이온주입 되도록 경사 이온주입 방식, 바람직하게, 10∼60°의 입사각을 갖는 경사 이온주입 방식으로 수행한다.Referring to FIG. 2D, an ion implantation process is performed using a tetravalent element, such as Ge or C, on the upper end portion A of the lower electrode 140 where the upper surface is exposed. In this case, the ion implantation process is a gradient ion implantation method, preferably, a gradient ion implantation method having an incidence angle of 10 to 60 ° so that the tetravalent elements are selectively ion implanted only in the upper end (A) of the lower electrode (140). To perform.

그 결과, 상기 4가 원소들이 이온주입된 하부 전극(140)의 상단부(A)는 결정질이 깨어져 비정질 상을 가지며, 따라서, 본 발명의 실시예에 따른 상기 하부 전극(140)은 비정질 상을 갖는 상단부(A)에서 상기 하단부에서보다 상대적으로 높은 저항을 갖는다. 이때, 상기 이온주입 공정은 상기 하부 전극(140)의 상단부(A)에만 선택적으로 수행되므로, 상기 이온주입 공정이 수행되지 않은 하부 전극(140)의 하단부 저항은 증가하지 않는다.As a result, the upper end portion A of the lower electrode 140 into which the tetravalent elements are ion-implanted has a crystalline breakage and thus has an amorphous phase. Thus, the lower electrode 140 according to the embodiment of the present invention has an amorphous phase. At the upper end A has a relatively higher resistance than at the lower end. In this case, since the ion implantation process is selectively performed only on the upper end A of the lower electrode 140, the resistance of the lower end of the lower electrode 140 on which the ion implantation process is not performed does not increase.

도 2e를 참조하면, 상기 이온주입 공정이 수행된 반도체 기판(100)의 결과물 상에 상변화용 물질막과 상부 전극용 도전막을 차례로 증착한다. 그런 다음, 상기 상부 전극용 도전막과 상변화용 물질막을 식각하여, 상기 하부 전극(140)과 콘택하는 상변화막(160)을 형성함과 아울러 상기 상변화막(160) 상에 배치되는 상부 전극(170)을 형성한다.Referring to FIG. 2E, a phase change material film and an upper electrode conductive film are sequentially deposited on the resultant of the semiconductor substrate 100 on which the ion implantation process is performed. Then, the upper electrode conductive layer and the phase change material layer are etched to form a phase change layer 160 in contact with the lower electrode 140 and an upper portion disposed on the phase change layer 160. An electrode 170 is formed.

이어서, 상기 상변화막(160) 및 상부 전극(170)의 측벽 상에 상기 상변화 막(160)을 감싸도록 질화막으로 이루어진 캡핑막(180)을 형성한다. 한편, 상기 캡핑막(180)은 상기 상변화막(160)의 측벽 상에만 선택적으로 형성되는 것도 가능하다.Subsequently, a capping layer 180 made of a nitride layer is formed on the sidewalls of the phase change layer 160 and the upper electrode 170 to surround the phase change layer 160. Meanwhile, the capping film 180 may be selectively formed only on the sidewall of the phase change film 160.

이후, 도시하지는 않았으나 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 상변화 기억 소자의 제조를 완성한다.Thereafter, although not shown, a series of subsequent known processes are sequentially performed to complete the manufacture of the phase change memory device according to the embodiment of the present invention.

본 발명의 실시예에 따르면, 상변화막의 상변화에 필요한 전류량을 낮추기 위해 상기 상변화막과 하부 전극 간의 콘택 면적이 감소되도록 실린더형 하부 전극을 형성한 다음, 경사 이온주입 방식을 통해 상기 하부 전극의 상단부에만 선택적으로 4가 원소를 이온주입 한다.According to an embodiment of the present invention, in order to reduce the amount of current required to change the phase of the phase change film, a cylindrical lower electrode is formed to reduce the contact area between the phase change film and the lower electrode, and then the lower electrode is inclined. Optionally, ion-implanted tetravalent elements only at the top of

이렇게 하면, 본 발명은 상기 4가 원소가 선택적으로 이온주입된 하부 전극의 상단부가 비정질 상을 가짐으로써, 상기 하부 전극의 상단부에서 하단부보다 선택적으로 높은 저항을 갖는다. 따라서, 본 발명은 상기 하부 전극의 상단부와 콘택하는 상변화막의 상변화에 필요한 전류량을 종래보다 낮출 수 있다.In this way, according to the present invention, the upper end of the lower electrode selectively ion-implanted with the tetravalent element has an amorphous phase, and thus has a resistance higher than the lower end at the upper end of the lower electrode. Therefore, the present invention can lower the amount of current required for the phase change of the phase change film in contact with the upper end of the lower electrode.

그러므로, 본 발명은 상기 상변화막에 종래보다 낮은 전류가 인가되더라도 상변화막의 상변화가 가능해지며, 이를 통해, 본 발명은 상변화 기억 소자의 구동 전류를 감소시켜 상변화 기억 소자의 특성 및 신뢰성을 효과적으로 향상시킬 수 있다.Therefore, the present invention enables the phase change of the phase change film even when a lower current is applied to the phase change film. Through this, the present invention reduces the driving current of the phase change memory device, thereby improving the characteristics and reliability of the phase change memory device. Can be effectively improved.

또한, 본 발명은 경사 이온주입 방식으로 수행되는 4가 원소의 이온주입 공정을 통해 상기 하부 전극의 전체가 아닌 상단부에서의 저항만을 선택적으로 증가시킬 수 있다. 그래서, 본 발명은 상기 하부 전극의 하단부에서의 저항은 증가하지 않으며, 이에 따라, 본 발명은 상기 하부 전극의 하단부와 콘택하는 수직형 PN 다이오드의 저항이 증가하는 것은 방지할 수 있다. 그러므로, 본 발명은 소자의 회로로부터 인가된 전류가 상기 다이오드의 높은 저항에 의해 손실되는 것을 억제할 수 있으며, 따라서, 본 발명은 상변화 기억 소자의 특성 및 신뢰성을 보다 효과적으로 향상시킬 수 있다.In addition, the present invention can selectively increase only the resistance at the upper end of the lower electrode, not the entirety of the lower electrode through the ion implantation process of the tetravalent element performed by the gradient ion implantation method. Thus, the present invention does not increase the resistance at the lower end of the lower electrode, and accordingly, the present invention can prevent the resistance of the vertical PN diode contacting the lower end of the lower electrode to increase. Therefore, the present invention can suppress the current applied from the circuit of the element from being lost by the high resistance of the diode, and thus the present invention can more effectively improve the characteristics and reliability of the phase change memory element.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1은 본 발명의 실시예에 따른 상변화 기억 소자를 도시한 단면도.1 is a cross-sectional view showing a phase change memory device according to an embodiment of the present invention.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 도시한 공정별 단면도.2A to 2E are cross-sectional views showing processes for manufacturing a phase change memory device according to an exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 반도체 기판 110 : 층간 절연막100 semiconductor substrate 110 interlayer insulating film

120N : N 영역 120P : P 영역120N: N area 120P: P area

120 : 수직형 PN 다이오드 130 : 제1 절연막120: vertical PN diode 130: first insulating film

CH : 콘택홀 140a : 하부 전극용 도전막CH: contact hole 140a: conductive film for lower electrode

140 : 하부 전극 150 : 제2 절연막140: lower electrode 150: second insulating film

A : 하부 전극의 상단부 160 : 상변화막A: upper end of the lower electrode 160: phase change film

170 : 상부 전극 180 : 캡핑막170: upper electrode 180: capping film

Claims (11)

반도체 기판 상에 형성된 다이오드;A diode formed on the semiconductor substrate; 상기 다이오드 상에 형성되며, 하단부보다 상단부에서 높은 저항을 갖는 실린더형 하부 전극;A cylindrical lower electrode formed on the diode and having a higher resistance at an upper end than a lower end; 상기 하부 전극 상에 형성된 상변화막; 및 A phase change film formed on the lower electrode; And 상기 상변화막 상에 형성된 상부 전극;An upper electrode formed on the phase change film; 을 포함하는 상변화 기억 소자. Phase change memory device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 다이오드는 수직형 PN 다이오드인 것을 특징으로 하는 상변화 기억 소자.And the diode is a vertical PN diode. 제 1 항에 있어서,The method of claim 1, 상기 하부 전극은 Ti막과 TiN막의 적층 구조로 이루어진 것을 특징으로 하는 상변화 기억 소자.And the lower electrode has a stacked structure of a Ti film and a TiN film. 제 1 항에 있어서,The method of claim 1, 상기 상변화막을 감싸도록 형성된 캡핑막을 더 포함하는 것을 특징으로 하는 상변화 기억 소자.And a capping film formed to surround the phase change film. 반도체 기판 상에 다이오드를 형성하는 단계;Forming a diode on the semiconductor substrate; 상기 다이오드 상에 실린더형 하부 전극을 형성하는 단계;Forming a cylindrical lower electrode on the diode; 상기 하부 전극이 하단부보다 상단부에서 높은 저항을 갖도록, 상기 하부 전극의 상단부에 대해 이온주입 공정을 수행하는 단계;Performing an ion implantation process on the upper end of the lower electrode such that the lower electrode has a higher resistance at the upper end than the lower end; 상기 하부 전극 상에 상변화막을 형성하는 단계; 및 Forming a phase change film on the lower electrode; And 상기 상변화막 상에 상부 전극을 형성하는 단계;Forming an upper electrode on the phase change film; 를 포함하는 상변화 기억 소자의 제조방법. Method of manufacturing a phase change memory device comprising a. 제 5 항에 있어서,The method of claim 5, 상기 다이오드는 수직형 PN 다이오드로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.And the diode is formed of a vertical PN diode. 제 5 항에 있어서,The method of claim 5, 상기 하부 전극은 TiN막과 Ti막의 적층 구조를 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.And the lower electrode is formed to have a stacked structure of a TiN film and a Ti film. 제 5 항에 있어서,The method of claim 5, 상기 하부 전극을 형성하는 단계는, Forming the lower electrode, 상기 다이오드를 포함한 반도체 기판 상에 제1 절연막을 형성하는 단계;Forming a first insulating film on the semiconductor substrate including the diode; 상기 제1 절연막을 식각하여 상기 다이오드를 노출시키는 콘택홀을 형성하는 단계; Etching the first insulating layer to form a contact hole exposing the diode; 상기 콘택홀의 표면을 포함한 제1 절연막 상에 하부 전극용 도전막을 형성하는 단계; Forming a conductive film for the lower electrode on the first insulating film including the surface of the contact hole; 상기 제1 절연막이 노출되도록 상기 하부 전극용 도전막을 CMP하는 단계; 및 CMPing the conductive film for the lower electrode to expose the first insulating film; And 상기 CMP된 하부 전극용 도전막 상에 상기 콘택홀을 매립하도록 제2 절연막을 형성하는 단계;Forming a second insulating film on the CMP lower conductive film to fill the contact hole; 를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.Method of manufacturing a phase change memory device comprising a. 제 5 항에 있어서,The method of claim 5, 상기 이온주입 공정은 10∼60°의 입사각을 갖는 경사 이온주입 방식으로 수행하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.The ion implantation process is a method of manufacturing a phase change memory device, characterized in that performed by the inclined ion implantation method having an incidence angle of 10 ~ 60 °. 제 5 항에 있어서,The method of claim 5, 상기 이온주입 공정은 4가 원소를 사용하여 수행하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.The ion implantation process is a method of manufacturing a phase change memory device, characterized in that performed using a tetravalent element. 제 5 항에 있어서,The method of claim 5, 상기 상변화막을 형성한 후에, 상기 상변화막을 감싸도록 캡핑막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.And forming a capping film so as to surround the phase change film after the phase change film is formed.
KR1020080112114A 2008-11-12 2008-11-12 Phase change memory device and manufacturing method thereof KR101050781B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080112114A KR101050781B1 (en) 2008-11-12 2008-11-12 Phase change memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080112114A KR101050781B1 (en) 2008-11-12 2008-11-12 Phase change memory device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20100053129A true KR20100053129A (en) 2010-05-20
KR101050781B1 KR101050781B1 (en) 2011-07-20

Family

ID=42278289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080112114A KR101050781B1 (en) 2008-11-12 2008-11-12 Phase change memory device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101050781B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101982005B1 (en) * 2019-03-12 2019-08-30 박진규 Device for purifying Exhaust fames

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101908062B1 (en) 2012-03-29 2018-10-15 삼성전자주식회사 Phase-change memory devices and methods of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101052860B1 (en) * 2004-06-30 2011-07-29 주식회사 하이닉스반도체 Phase change memory device and its manufacturing method
KR100748557B1 (en) * 2006-05-26 2007-08-10 삼성전자주식회사 Phase-change memory device
US8003972B2 (en) * 2006-08-30 2011-08-23 Micron Technology, Inc. Bottom electrode geometry for phase change memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101982005B1 (en) * 2019-03-12 2019-08-30 박진규 Device for purifying Exhaust fames

Also Published As

Publication number Publication date
KR101050781B1 (en) 2011-07-20

Similar Documents

Publication Publication Date Title
US10367004B2 (en) Vertical ferroelectric thin film storage transistor and data write and read methods thereof
CN108417236B (en) Vertical semiconductor device, method of manufacturing the same, and method of operating the same
KR100973275B1 (en) Phase change memory device and method for manufacturing the same
US9006076B2 (en) Resistive memory device and fabrication method thereof
US20090065760A1 (en) Resistive memory devices and methods of forming resistive memory devices
US20130146829A1 (en) Resistive random access memory devices and methods of manufacturing the same
US7883958B2 (en) Phase change memory device having a diode that has an enlarged PN interfacial junction and method for manufacturing the same
KR100967680B1 (en) Phase change memory device and method of manufacturing the same
US20100032762A1 (en) Stack-Type Semiconductor Device
KR101050781B1 (en) Phase change memory device and manufacturing method thereof
JP2006179778A (en) Semiconductor device and its manufacturing method
US20110165752A1 (en) Phase change memory device capable of increasing sensing margin and method for manufacturing the same
KR20080044523A (en) Method of manufacturing phase change ram device
KR101006528B1 (en) Phase change ram device and method of manufacturing the same
KR101069282B1 (en) Method of manufacturing phase change ram device
JP2007288060A (en) Semiconductor storage device, manufacturing method thereof, and portable electronic equipment
KR100728985B1 (en) Phase change ram device and method of manufacturing the same
KR101097866B1 (en) Method of manufacturing phase change ram device
KR20080050099A (en) Phase change ram device and method of manufacturing the same
KR20090015727A (en) Method for manufacturing of phase change ram device
KR20100052313A (en) Method of manufacturing phase change ram device
KR20100092117A (en) Method of manufacturing of phase change random access memory device
KR20070063810A (en) Phase change ram device and method of manufacturing the same
KR20090114154A (en) Method of manufacturing phase change ram device
KR20090026679A (en) Method for manufacturing of phase change ram device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee