[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20100014318A - X8r dielectric composition for use with nickel electrodes - Google Patents

X8r dielectric composition for use with nickel electrodes Download PDF

Info

Publication number
KR20100014318A
KR20100014318A KR1020097014887A KR20097014887A KR20100014318A KR 20100014318 A KR20100014318 A KR 20100014318A KR 1020097014887 A KR1020097014887 A KR 1020097014887A KR 20097014887 A KR20097014887 A KR 20097014887A KR 20100014318 A KR20100014318 A KR 20100014318A
Authority
KR
South Korea
Prior art keywords
parts
multilayer ceramic
dielectric
ceramic chip
composition
Prior art date
Application number
KR1020097014887A
Other languages
Korean (ko)
Other versions
KR101474036B1 (en
Inventor
거하더스 더블유. 쾨브루게
너스 알베르트센
윌리브로르더스 제이. 엘. 엠. 제이 코펜스
Original Assignee
페로 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페로 코포레이션 filed Critical 페로 코포레이션
Publication of KR20100014318A publication Critical patent/KR20100014318A/en
Application granted granted Critical
Publication of KR101474036B1 publication Critical patent/KR101474036B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Insulating Materials (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Multilayer ceramic chip capacitors which satisfy X8R requirements and which are compatible with reducing atmosphere sintering conditions so that non-noble metals such as nickel and nickel alloys thereof may be used for internal and external electrodes are made in accordance with the invention. The capacitors exhibit desirable dielectric properties (high capacitance, low dissipation factor, high insulation resistance), excellent performance on highly accelerated life testing, and very good resistance to dielectric breakdown. The dielectric layers comprise a barium titanate base material doped with other metal oxides such as BaO, YO, ZrO, SiO, MgO, MnO, MoO, CaO, LuO, YbO, or WOin various combinations.

Description

니켈 전극에 사용하기 위한 엑스8알 유전성 조성물{X8R DIELECTRIC COMPOSITION FOR USE WITH NICKEL ELECTRODES}X8R dielectric composition for use in nickel electrodes {X8R DIELECTRIC COMPOSITION FOR USE WITH NICKEL ELECTRODES}

본 발명은 바륨 티타네이트 계 유전성 조성물에 관한 것으로서, 보다 상세하게는 지르코늄, 망간, 몰리브덴, 마그네슘, 이트륨, 실리콘 및 바륨 티타네이트 결정 매트릭스 내에 분산된 추가적인 바륨과 같은, 상대적으로 적은 비율의 게스트 이온을 갖는 바륨 티타네이트 계 유전성 조성물에 관한 것이다. 그러한 유전성 조성물은 니켈 또는 니켈 합금으로 형성된 내부 베이스 금속 전극을 갖는 다층 세라믹 칩 캐패시터를 형성하는데 사용될 수 있다. The present invention relates to a barium titanate-based dielectric composition, and more particularly to a relatively small proportion of guest ions, such as zirconium, manganese, molybdenum, magnesium, yttrium, silicon, and additional barium dispersed in a barium titanate crystal matrix. It relates to a barium titanate-based dielectric composition having. Such dielectric compositions can be used to form multilayer ceramic chip capacitors having internal base metal electrodes formed of nickel or nickel alloys.

다층 세라믹 칩 캐패시터는 미니어츄어-크기의 고 캐패시턴스 및 고 신뢰성의 전자 부품으로서 널리 사용되고 있다. 고성능 전자 장비의 요구가 증가함에 따라 다층 세라믹 칩 캐패시터도 보다 작은 크기, 보다 높은 캐패시턴스, 보다 저 비용 및 보다 높은 신뢰성이라는 시장의 요구에 직면해 있다.Multilayer ceramic chip capacitors are widely used as miniature-sized high capacitance and high reliability electronic components. As the demand for high performance electronic equipment increases, multilayer ceramic chip capacitors also face market demands for smaller size, higher capacitance, lower cost and higher reliability.

다층 세라믹 칩 캐패시터는 일반적으로 내부 전극 형성 페이스트(paste) 및유전층-형성 페이스트의 교호 층을 형성하므로서 제작된다. 그러한 층들은 일반적으로 시트화, 프린팅 또는 유사한 기술, 이어서 동시 소성하므로서 형성된다. Multilayer ceramic chip capacitors are generally fabricated by forming alternating layers of internal electrode forming pastes and dielectric layer-forming pastes. Such layers are generally formed by sheeting, printing or similar techniques, followed by co-firing.

일반적으로, 내부 전극은 은, 금, 팔라듐, 백금 (즉, "귀금속") 또는 이들의 합금과 같은 전도체로 이루어진다. 귀금속들은 고가이지만 니켈, 구리 및 그 합금과 같은 상대적으로 값싼 비금속을 사용하므로서 부분적으로 대체될 수 있다. 여기에 사용된 "비금속(base metal)"은 은, 금, 팔라듐 및 백금 이외의 금속이다. 비금속 내부 전극은 대기에서 소성되는 경우 산화될 수 있어서, 유전 층 및 비금속 내부 전극 층이 환원 분위기에서 동시 소성되어야 한다. 그러나, 환원 분위기에서 소성하는 것은 유전층이 환원되도록 하는데 이는 전기비저항(resistivity)을 감소시킨다. 비-환원 유전 물질을 사용하는 다층 세라믹 칩 캐패시터가 제안되고 있지만 그러한 장치는 일반적으로 절연저항(IR)의 짧은 수명 및 낮은 신뢰성을 갖는다. In general, the internal electrode consists of a conductor such as silver, gold, palladium, platinum (ie, "noble metal") or alloys thereof. Precious metals are expensive but can be partially replaced by using relatively inexpensive base metals such as nickel, copper and their alloys. As used herein, "base metal" is a metal other than silver, gold, palladium and platinum. The nonmetal internal electrode can be oxidized when fired in the atmosphere, so that the dielectric layer and the nonmetal internal electrode layer must be cofired in a reducing atmosphere. However, firing in a reducing atmosphere causes the dielectric layer to be reduced, which reduces the electrical resistivity. Multilayer ceramic chip capacitors using non-reducing dielectric materials have been proposed, but such devices generally have a short lifetime of insulation resistance (IR) and low reliability.

전자 산업 협회(EIA)는 X8R 특성으로 알려진 캐패시턴스의 온도 계수(TCC)를 위한 기준을 규정한다. X8R 특성은 캐패시턴스의 변화가 -55℃-+150℃의 온도 범위에 걸쳐 25℃의 기준 온도에 대하여 ±15% 이하일 것을 요구한다. X8R 부품은 10년 당 2.5% 이하의 캐패시턴스 노화를 나타낸다. The Electronics Industry Association (EIA) defines criteria for the temperature coefficient of capacitance (TCC), known as the X8R characteristic. The X8R characteristic requires that the change in capacitance be less than ± 15% for a reference temperature of 25 ° C over a temperature range of -55 ° C to + 150 ° C. X8R components exhibit less than 2.5% capacitance aging per decade.

발명의 요약Summary of the Invention

본 발명은 니켈 또는 니켈 합금과 같은 비금속을 함유하는 내부 전극과 조화되는 세라믹 다층 캐패시터를 만드는데 사용될 수 있는 유전성 조성물을 제공한다. 캐패시터는 매우 가속된 수명 시험 조건하에서 적은 유전 손실 및 우수한 신뢰성과 함께 안정한 유전 상수를 나타내도록 본 발명의 유전성 조성물로부터 형성될 수 있다.The present invention provides a dielectric composition that can be used to make ceramic multilayer capacitors that are compatible with internal electrodes containing nonmetals such as nickel or nickel alloys. Capacitors can be formed from the dielectric compositions of the present invention to exhibit stable dielectric constants with low dielectric loss and good reliability under very accelerated life test conditions.

본 발명의 유전성 조성물은 약 0.5-1.5 미크론의 평균 직경을 갖는 그레인의 일정한 밀집 마이크로구조를 포함한다. 일정하고 밀집된 그레인 마이크로구조는 약 10 미크론보다 더 얇은 유전 층을 갖는 고 신뢰성의 다층 캐패시터를 달성하는데 중요하다. The dielectric composition of the present invention comprises a constant dense microstructure of grain having an average diameter of about 0.5-1.5 microns. Constant and dense grain microstructure is important for achieving high reliability multi-layer capacitors with dielectric layers thinner than about 10 microns.

하나의 구현예에서, 본 발명의 유전 조성물은 소성 전에 BaTiO3 이외에, 지르코늄, 바륨, 망간, 몰리브덴, 마그네슘, 이트륨 및 실리콘의 산화물 또는 카보네이트의 블렌드를 포함한다. 본 발명의 또 다른 구현예는 소성 전에 BaTiO3 및 지르코늄, 바륨, 망간, 몰리브덴, 마그네슘, 이트륨 및 실리콘의 산화물 또는 카보네이트의 블렌드를 포함하는 유전층을 포함하는 다층 칩을 포함하는 전자 장치이다. In one embodiment, the dielectric composition of the present invention comprises a blend of oxides or carbonates of zirconium, barium, manganese, molybdenum, magnesium, yttrium and silicon, in addition to BaTiO 3 prior to firing. Yet another embodiment of the present invention is an electronic device comprising a multilayer chip comprising a dielectric layer comprising a blend of BaTiO 3 and oxides or carbonates of zirconium, barium, manganese, molybdenum, magnesium, yttrium and silicon prior to firing.

또 다른 구현예에서, 본 발명은 기판에 유전 물질의 입자를 도포하고, 유전 물질을 소결시키기에 충분한 온도에서 기판을 소성시키는 것을 포함하는 전자 부품을 형성하는 방법을 제공하는데 여기에서 유전 물질은 소성 전에 표 1에 있는 성분들의 블렌드(중량%)를 포함한다. 본 발명에서의 각 수치 값(퍼센트, 온도, 등)은 "약"이 있는 것으로 간주된다. In another embodiment, the present invention provides a method of forming an electronic component comprising applying particles of dielectric material to a substrate and firing the substrate at a temperature sufficient to sinter the dielectric material, wherein the dielectric material is baked A blend (% by weight) of the ingredients previously in Table 1 is included. Each numerical value (percent, temperature, etc.) in the present invention is considered to be "about."

BaTiO3의 100 몰 부 당 몰 부로의 산화물이 첨가된 유전 조성물의 산화물 조성 Oxide composition of the dielectric composition to which oxides are added in moles per 100 moles of BaTiO 3 ZrO2 ZrO 2 BaOBaO MnOMnO MoO3 MoO 3 MgOMgO Y2O3 Y 2 O 3 SiO2 SiO 2 0.01-20.01-2 2-52-5 0.05-0.30.05-0.3 0-0.40-0.4 0.05-2.50.05-2.5 0.5-20.5-2 0.3-20.3-2

유전 조성물에 있는 금속 이온의 최종 비율이 표 1의 조성에 의해 달성되는 한 상응하는 카보네이트, 예를 들면, BaCO3, MgCO3, 또는 다른 금속 염을 사용하여 동등한 조성물이 개발될 수 있다는 것이 본 기술에서 숙련된 자들에게 이해될 것이다. It is known that equivalent compositions can be developed using the corresponding carbonates, such as BaCO 3 , MgCO 3 , or other metal salts, as long as the final ratio of metal ions in the dielectric composition is achieved by the compositions in Table 1 Will be understood by those skilled in the art.

또 다른 경로는 BaTiO3(즉, 예비-소결된 산화물) 뿐만 아니라 바륨, 망간, 마그네슘, 이트륨 및 실리콘의 산화물 또는 카보네이트 및 칼슘, 지르코늄, 루테튬, 이테르븀, 몰리브덴 및 텅스텐 중 적어도 하나의 산화물 또는 카보네이트로 시작하는 것이다. Another route is not only BaTiO 3 (ie, pre-sintered oxides) but also oxides or carbonates of barium, manganese, magnesium, yttrium and silicon and oxides or carbonates of at least one of calcium, zirconium, ruthetium, ytterbium, molybdenum and tungsten To start.

본 발명의 또 다른 구현예는 하기의 단계를 포함하는, X8R 특성을 갖는 다층 세라믹 칩 캐패시터를 제조하기 위한 방법이다:Another embodiment of the invention is a method for manufacturing a multilayer ceramic chip capacitor having X8R characteristics, comprising the following steps:

a. 소결전에 하기 성분들의 블렌드를 포함하는 유전성 물질을 제공하고:a. A dielectric material is provided comprising a blend of the following components prior to sintering:

i. BaTiO3, 및 하기에서는 BaTiO3의 100 몰 부 당:i. BaTiO 3 , and in the following, per 100 mole parts of BaTiO 3 :

ii. 약 0.01-2 몰 부의 ZrO2, ii. About 0.01-2 moles of ZrO 2,

iii. 약 1-6 몰 부의 BaCO3, iii. About 1-6 moles of BaCO 3 ,

iv. 약 0.05- 0.5 몰 부의 MnCO3, iv. About 0.05-0.5 mole parts of MnCO 3 ,

v. 약 0.01-0.4 몰 부의 MoO3, v. About 0.01-0.4 mole parts of MoO 3 ,

vi. 약 0.05-2.5 몰 부의 MgO,   vi. About 0.05-2.5 molar parts of MgO,

vii. 약 0.5-7 몰 부의 Y2O3, 및vii. About 0.5-7 mole parts of Y 2 O 3 , and

viii. 약 0.3-4 몰 부의 SiO2.viii. About 0.3-4 mole parts of SiO 2 .

b. 전이 금속을 포함하는 내부 전극 물질의 층과 상기 유전성 물질의 교호적으로 스택된 층을 형성하며,b. Forming an alternatingly stacked layer of internal dielectric material and a layer of internal electrode material comprising a transition metal,

c. 유전성 물질의 산화 및 융합 없이 전극 물질을 소결시키기에 충분한 온도로 대기에서 스택을 소성시키는 단계.c. Firing the stack in the atmosphere to a temperature sufficient to sinter the electrode material without oxidation and fusion of the dielectric material.

본 발명의 또 다른 구현예는 하기의 단계를 포함하는, 전자 부품을 형성하기 위한 방법이다:Another embodiment of the invention is a method for forming an electronic component, comprising the following steps:

a. i. 여기에 기술된 유전성 페이스트, 및a. i. Dielectric paste described herein, and

ii. Ag, Au, Pd, 및 Pt 이외의 전이 금속으로 이루어진 그룹으로부터 선택된 적어도 하나의 금속을 포함하는 금속-함유 전극 페이스트   ii. Metal-containing electrode paste comprising at least one metal selected from the group consisting of transition metals other than Ag, Au, Pd, and Pt

의 층들을    Layers of

iii. 기판   iii. Board

상에 교호적으로 도포하여 스택을 형성하고,    Applied alternately onto the to form a stack,

b. 전극 금속을 소결시키고, 유전성 물질을 융합시키기에 충분한 온도로 약 10-8 기압 이하의 부분적 산소 압력을 갖는 분위기에서 스택을 소성시키는 단계.b. Sintering the electrode metal and firing the stack in an atmosphere having a partial oxygen pressure of about 10 −8 atmospheres or less at a temperature sufficient to fuse the dielectric material.

본 발명의 또 다른 구현예는 하기를 포함하는 전자 부품을 형성하기 위한 방법이다:Yet another embodiment of the present invention is a method for forming an electronic component comprising:

a. i. 여기에 기술된 유전성 페이스트, 및a. i. Dielectric paste described herein, and

ii. Pd, Pt, 및 Pd-Ag 합금으로 이루어진 그룹으로부터 선택된 적어도 하나의 금속을 포함하는 금속-함유 전극 페이스트   ii. Metal-containing electrode paste comprising at least one metal selected from the group consisting of Pd, Pt, and Pd-Ag alloys

의 층들을    Layers of

iii. 기판   iii. Board

상에 교호적으로 도포하여 스택을 형성하고,    Applied alternately onto the to form a stack,

b. 전극 금속을 소결시키고, 유전성 물질을 융합시키기에 충분한 온도로 스택을 소성시키는 단계. b. Sintering the electrode metal and firing the stack to a temperature sufficient to fuse the dielectric material.

캐패시터는 자동차 및 산업 시장에서 그리고 고온에 노출되는 다른 전자 장치에서의 다양한 적용을 위한 요구를 충족한다. 자동차의 "후드(hood) 하에" 있는 전자 장치의 사용이 증가하므로서 이러한 제품 범위에 대한 요구가 생성되어 왔다.Capacitors meet the needs for a variety of applications in the automotive and industrial markets and in other electronic devices exposed to high temperatures. The increasing use of electronic devices "under the hood" of automobiles has created a need for this product range.

본 발명의 상기 및 다른 특징은 하기에서 보다 상세히 설명되는데 특허청구범위와 본 발명의 특정의 구현예를 상세하게 설명하는 하기 설명에서 나타나지만 이들은 본 발명의 원리가 사용될 수 있는 다양한 방법 중의 일부를 나타낸 것이다. These and other features of the invention are described in more detail below, which are shown in the following description which sets forth the claims and the specific embodiments of the invention in detail, but which illustrate some of the various ways in which the principles of the invention may be used. .

도 1은 본 발명의 구현예에 따른 다층 세라믹 칩 캐패시터의 단면도이다. 1 is a cross-sectional view of a multilayer ceramic chip capacitor according to an embodiment of the invention.

도 2는 도 6의 디스크 캐패시터 샘플 C-4에서 TCC와 온도 사이의 관계를 도시한 것이다. 그래프 내에서 가장 큰 박스는 X8R 사양을 나타낸다. 이 박스에서 수직선은 125℃에서 이다. FIG. 2 illustrates the relationship between TCC and temperature in disk capacitor sample C-4 of FIG. 6. The largest box in the graph represents the X8R specification. The vertical line in this box is at 125 ° C.

다층 칩 캐패시터는 유전 층 및 내부 전극을 교호적으로 스택킹하여 그린 칩(green chip)을 형성하므로서 제작된다. 두 형태의 내부 전극이 여기에 사용된다. 첫째는 니켈 또는 니켈 합금을 포함하는 비금속, 또는 구리와 같은 다른 비금속을 포함한다. 니켈이 바람직하다. 비금속 전극을 갖는 전자 부품은 비금속의 산화를 방지하기 위하여 저-산소 분위기에서 소성된다. 제 2 형태의 내부 전극은 은, 금, 팔라듐 및 백금을 포함할 수 있는 귀금속 전극이다. 일반적으로 산화와 거의 관련이 없어서 귀금속 전극을 포함하는 전자 부품은 대기에서 소성될 수 있다. 유전층을 형성하는 유전성 조성물은 유기 비히클 시스템을 갖는 유전물의 부품을 습식 밀링(wet milling)하므로서 제조된다. 유전성 조성물은 캐리어 필름(폴리에스터 또는 폴리프로필렌과 같은), 벨트(스테인레스 스틸과 같은), 종이 또는 기판(알루미나 또는 유리와 같은)상에 침착된다. 유전물의 시트는 전극과 교호적으로 스택되어 그린 칩을 형성한다. 유전성 조성물은 넓게는 표 1의 산화물을 포함한다.Multilayer chip capacitors are fabricated by alternately stacking a dielectric layer and internal electrodes to form a green chip. Two types of internal electrodes are used here. The first includes nonmetals including nickel or nickel alloys, or other nonmetals such as copper. Nickel is preferred. Electronic components having a nonmetallic electrode are fired in a low-oxygen atmosphere to prevent oxidation of the nonmetal. The second type of internal electrode is a precious metal electrode which may comprise silver, gold, palladium and platinum. In general, electronic components containing noble metal electrodes can be fired in the atmosphere because they have little to do with oxidation. The dielectric composition forming the dielectric layer is prepared by wet milling a part of the dielectric having the organic vehicle system. The dielectric composition is deposited on a carrier film (such as polyester or polypropylene), belt (such as stainless steel), paper or substrate (such as alumina or glass). Sheets of dielectric material are alternately stacked with electrodes to form green chips. The dielectric composition broadly comprises the oxides of Table 1.

[표 1(반복됨)Table 1 (Repeated)

BaTiO3의 100 몰 부 당 몰 부로의 산화물이 첨가된 유전 조성물의 산화물 조성 Oxide composition of the dielectric composition to which oxides are added in moles per 100 moles of BaTiO 3

ZrO2 ZrO 2 BaOBaO MnOMnO MoO3 MoO 3 MgOMgO Y2O3 Y 2 O 3 SiO2 SiO 2 0.01-20.01-2 2-52-5 0.05-0.30.05-0.3 0-0.40-0.4 0.05-2.50.05-2.5 0.5-20.5-2 0.3-20.3-2

그린 칩이 형성된 후 유기 비히클은 대기에서 약 350℃ 이하의 온도로 가열하므로서 제거된다. 비히클이 제거를 위한 압력은 중요하지 않다. 비금속 전극의 경우에, 비히클이 제거되면 그린 칩은 약 1200-1350℃의 온도에서 약 10-12-10-8 atm의 산소 부분 압력을 갖는 습윤 질소 및 수소의 환원 분위기에서 소성된다. 귀금속 전극을 갖는 칩은 대기에서 또는 특별한 예방책이 취해지지 않은 분위기에서 소성될 수 있다. 다양한 가열 프로파일이 바인더를 제거하고 칩을 소성하는데 사용될 수 있다. After the green chip is formed, the organic vehicle is removed by heating to a temperature of about 350 ° C. or less in the atmosphere. The pressure for the vehicle to be removed is not critical. In the case of a nonmetallic electrode, when the vehicle is removed, the green chip is calcined in a reducing atmosphere of wet nitrogen and hydrogen having an oxygen partial pressure of about 10 -12 -10 -8 atm at a temperature of about 1200-1350 ° C. Chips with precious metal electrodes can be fired in the atmosphere or in an atmosphere where no special precautions are taken. Various heating profiles can be used to remove the binder and bake the chip.

다층 세라믹 캐패시터의 형태는 본 기술에서 잘 알려져 있다. 도 1에서는 다층 세라믹 칩 캐패시터(1)의 예시적인 구조가 도시되어 있다. 캐패시터(1)의 외부 전극(4)은 캐패시터 칩(1)의 측면 상에 내부 전극 층(3)과 전기 접속하여 배치된다. 캐패시터 칩(1)은 다수의 교호적으로 스택된 유전 층(2)을 갖는다. 캐패시터 칩(10)의 형상은 주로 장방형이지만 중요한 것은 아니다. 또한, 크기는 중요하지 않으며 칩은 일반적으로 1.0 - 5.6 mm x 0.5 - 5.0 mm x 0.5 - 1.9 mm 범위에서 특정 적용에 따라서 적절한 치수를 가질 수 있다. 내부 전극 층(3)은 반대쪽 단부에서 그들이 칩(1)의 반대 측면에서 교호적으로 노출되도록 스택된다. 즉, 한 그룹의 내부 전극 층(3)은 칩(1)의 일 측면에서 노출되고 다른 그룹의 내부 전극 층(3)은 칩(1)의 반대 측면에서 노출된다. 하나의 외부 전극(4)은 한 그룹의 내부 전극 층(3)과 전기 접촉으로 캐패시터 칩(1)의 한쪽 측면에 적용되고 다른 외부 전극(4)은 다른 그룹의 내부 전극 층(3)과 전기 접촉으로 칩(1)의 반대 측면에 적용된다.The form of multilayer ceramic capacitors is well known in the art. 1 illustrates an exemplary structure of a multilayer ceramic chip capacitor 1. The external electrode 4 of the capacitor 1 is arranged in electrical connection with the internal electrode layer 3 on the side of the capacitor chip 1. Capacitor chip 1 has a plurality of alternatingly stacked dielectric layers 2. The shape of the capacitor chip 10 is mainly rectangular but is not important. In addition, size is not critical and chips may generally have suitable dimensions depending on the particular application in the range 1.0-5.6 mm x 0.5-5.0 mm x 0.5-1.9 mm. The inner electrode layers 3 are stacked such that at opposite ends they are alternately exposed at opposite sides of the chip 1. That is, one group of inner electrode layers 3 is exposed on one side of the chip 1 and the other group of inner electrode layers 3 is exposed on the opposite side of the chip 1. One outer electrode 4 is applied to one side of the capacitor chip 1 in electrical contact with one group of inner electrode layers 3 and the other outer electrode 4 is in electrical contact with the other group of inner electrode layers 3. In contact with the opposite side of the chip 1.

유전층은 표 1에서와 같은, 지르코늄, 망간, 몰리브덴 마그네슘, 이트륨, 실리콘 및 추가적인 바륨과 BaTiO3를 소결하므로서 형성된 유전 물질로 이루어진다. SiO2 와 같은 소결 보조제가 사용될 수 있다. 상기한 산화물의 하이드록사이드 또는 카보네이트, 아세테이트, 니트레이트 및 금속 포르메이트, 옥살레이트, 등과 같은 오르가노금속성 화합물과 같은 다른 형태도 소정의 금속이온이 원하는 양으로 제공되는 한 동일한 효과를 갖는 다는 것이 본 기술에서 친숙한 자들에게 명백하다. The dielectric layer consists of a dielectric material formed by sintering zirconium, manganese, molybdenum magnesium, yttrium, silicon and additional barium and BaTiO 3 , as shown in Table 1. Sintering aids such as SiO 2 can be used. It is understood that other forms such as the hydroxides of the above oxides or organometallic compounds such as carbonates, acetates, nitrates and metal formates, oxalates, etc., have the same effect as long as the desired metal ions are provided in the desired amounts. It is obvious to those familiar with the technology.

BaTiO3의 100 몰 부 당 몰 부로의 산화물이 첨가된 유전 조성물의 또 다른 조성Another composition of the dielectric composition added oxide in moles per 100 moles of BaTiO 3 ZrO2 ZrO 2 BaOBaO MnOMnO MoO3 MoO 3 MgOMgO Y2O3 Y 2 O 3 SiO2 SiO 2 CaOCaO Lu2O3 Lu 2 O 3 Yb2O3 Yb 2 O 3 WO3 WO 3 0.1-1.750.1-1.75 2.5-4.52.5-4.5 0.1-0.40.1-0.4 0.02-0.30.02-0.3 0.05-20.05-2 1-61-6 1-31-3 1.5-61.5-6 0.1-0.50.1-0.5 0.5-20.5-2 0.25-2.50.25-2.5 1-41-4 0.1-3.50.1-3.5 2-52-5 0.05-0.50.05-0.5 0.01-0.40.01-0.4 0.05-2.50.05-2.5 0.5-2.00.5-2.0 0.3-2.00.3-2.0 0-30-3 0-2.50-2.5 0-20-2 0-0.20-0.2

다른 화합물도 유전 특성에 악영향을 주지 않는다면 유전 물질에 존재할 수 있다. 그러한 화합물은 불순물로서 원료물질에서 일반적으로 발견된다.Other compounds may also be present in the genetic material as long as they do not adversely affect the dielectric properties. Such compounds are commonly found in raw materials as impurities.

유전 조성물은 일반적으로 약 0.5-3 미크론의 평균 크기를 갖는 미세 결정 그레인을 갖는데 약 0.7 미크론 이하의 그레인 크기가 바람직하다. 각 유전 층은 약 20 미크론 이하의 두께를 갖는다. 바람직하게는, 각 유전층의 두께는 약 4-15 미크론이다. 보다 바람직하게는, 각 유전층의 두께는 약 6-12 미크론이다. 본 발명의 조성물은 얇은 유전층을 갖는 다층 세라믹 칩 캐패시터를 만드는데 사용될 수 있다. 칩 캐패시터에 스택된 유전층의 수는 일반적으로 약 800이하, 바람직하게는 약 3-400 이다. The dielectric composition generally has microcrystalline grains having an average size of about 0.5-3 microns with a grain size of about 0.7 microns or less. Each dielectric layer has a thickness of about 20 microns or less. Preferably, each dielectric layer is about 4-15 microns thick. More preferably, the thickness of each dielectric layer is about 6-12 microns. The compositions of the present invention can be used to make multilayer ceramic chip capacitors with thin dielectric layers. The number of dielectric layers stacked on the chip capacitor is generally about 800 or less, preferably about 3-400.

본 발명의 다층 세라믹 칩 캐패시터는 전극 패턴이 스크린 프린팅에 의해 프린팅된 유전(세라믹) 시트를 스택킹하거나, 또는 세라믹 및 전극 페이스트를 교호적으로 스크린 프린팅하여 그린 스택을 형성하여 도 1에 도시된 구조체를 형성하므로서 제조된다. 세라믹 층을 형성하기 위한 두 방법에 있어서, 분말은 용매에 분산되고, 바인더는 가공을 위한 소정의 점도 및 건조 후 소정의 기계적 강도를 제공하기 위하여 첨가된다. 세라믹 시트는 예를 들면, 건조 후 전극 패턴이 프린트되는 닥터-블레이딩(doctor-blading)에 의해 형성될 수 있다. 또한, 세라믹 시트는 전극과 유전성 페이스트의 교호적 프린팅의 중간 건조에서 그린 스택 형성을 스크린 프린팅 하므로서 형성될 수 있다. 그린 칩은 이웃하는 전극들이 도 1에서와 같은 MLCC 구조의 반대쪽 단부에 접속하는 방식으로 분리된다. 소성 후에, 칩은 알루미나와 실리카와 같은 매체에 건성 텀블링되어(tumbled) 코너를 라운드지게한다. 이후, 예를 들면, 구리를 함유하는 전도성 페이스트는 노출된 내부 전극을 함께 접속하도록 양 단부에 도포되어 말단, 즉 외부 전극을 만든다. 칩은 이후 다층 캐패시터를 형성하도록 양 단부에서 전도체(예를 들면, 구리)를 고형 전도 패드로 소결시키기 위하여 건조 질소 분위기에서 약 800℃로 소성된 말단이다. 말단은 도 1에 도시된 바와 같이 외부 전극(4)이다. The multilayer ceramic chip capacitor of the present invention has a structure shown in FIG. 1 by stacking a dielectric (ceramic) sheet on which an electrode pattern is printed by screen printing, or alternately screen printing ceramic and electrode paste to form a green stack. It is prepared by forming a. In both methods for forming the ceramic layer, the powder is dispersed in a solvent and a binder is added to provide the desired viscosity for processing and the desired mechanical strength after drying. The ceramic sheet may be formed, for example, by doctor-blading in which the electrode pattern is printed after drying. In addition, the ceramic sheet may be formed by screen printing the green stack formation in the intermediate drying of the alternating printing of the electrode and the dielectric paste. The green chip is separated in such a way that neighboring electrodes connect to opposite ends of the MLCC structure as in FIG. After firing, the chips are tumbled dry in a medium such as alumina and silica to round the corners. Thereafter, for example, a conductive paste containing copper is applied to both ends to connect the exposed inner electrodes together to make ends, ie, outer electrodes. The chip is then fired at about 800 ° C. in a dry nitrogen atmosphere to sinter the conductor (eg copper) into a solid conductive pad at both ends to form a multilayer capacitor. The end is the external electrode 4 as shown in FIG.

본 발명의 하나의 구현예는 여기에 기술된 유전성 물질 및 Ag, Au, Pd, 또는 Pt 이외의 전이 금속을 포함하는 내부 전극 물질의 층의 교호적으로 스택된 층의 소성된 집합체를 포함하는 다층 세라믹 칩 캐패시터를 포함한다. 그러한 다층 세라믹 칩 캐패시터에서, 유전층은 소성후에 약 15 미크론 이하의 두께를 가지며, 캐패시터는 약 2000 이상의 유전 상수(K) 및 약 2% 이하의 소산인자(DF)를 나타내고, EIA X8R 기준을 충족한다. One embodiment of the invention is a multilayer comprising a fired aggregate of alternatingly stacked layers of dielectric materials described herein and layers of internal electrode materials comprising transition metals other than Ag, Au, Pd, or Pt. Ceramic chip capacitors. In such multilayer ceramic chip capacitors, the dielectric layer has a thickness of about 15 microns or less after firing, and the capacitors exhibit a dielectric constant (K) of about 2000 or more and a dissipation factor (DF) of about 2% or less and meet EIA X8R criteria. .

본 발명의 또 다른 구현예는 여기에 기술된 유전성 물질 및 Pd, Pt, 및 Pd-Ag 합금 및 이들의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 전이금속을 포함하는 니부 전극 물질 층의 교호적으로 스택된 층의 소성된 집합체를 포함하는 다층 세라믹 칩 캐패시터를 포함한다. 그러한 다층 세라믹 칩 캐패시터에서, 유전층은 소성후에 약 15 미크론 이하의 두께를 가지며, 캐패시터는 약 2000 이상의 유전 상수(K) 및 약 2% 이하의 소산인자(DF)를 나타내고, EIA X8R 기준을 충족한다. Another embodiment of the invention is an alternating stack of a layer of knee electrode material comprising a dielectric material described herein and at least one transition metal selected from the group consisting of Pd, Pt, and Pd-Ag alloys and combinations thereof And a multilayer ceramic chip capacitor comprising a fired aggregate of layers. In such multilayer ceramic chip capacitors, the dielectric layer has a thickness of about 15 microns or less after firing, and the capacitors exhibit a dielectric constant (K) of about 2000 or more and a dissipation factor (DF) of about 2% or less and meet EIA X8R criteria. .

또 다른 구현예는 여기에 기술된 유전성 페이스트 조성물을 포함하는 산화물-함유 유전성 물징의 층 및 Ag, Au, Pd, 및 Pt 이외의 전이 금속으로 이루어진 그룹으로부터 선택된 적어도 하나의 금속을 포함하는 금속-함유 전극 페이스트의 층들을 기판 상에 교호적으로 도포하여 스택을 형성하고, 전극 금속을 소결시키고, 유전성 물질을 융합시키기에 충분한 온도로 약 10-8 기압 이하의 부분적 산소 압력을 갖는 분위기에서 스택을 소성시키는 단계를 포함하는, 전자 부품을 형성하기 위한 방법이다. .Another embodiment provides a metal-containing layer comprising an oxide-containing dielectric material layer comprising the dielectric paste composition described herein and at least one metal selected from the group consisting of transition metals other than Ag, Au, Pd, and Pt. The layers of electrode paste are applied alternately on a substrate to form a stack, and the stack is fired in an atmosphere having a partial oxygen pressure of about 10 −8 atmospheres or less at a temperature sufficient to sinter the electrode metal and fuse the dielectric material. The method for forming an electronic component, comprising the step of. .

또 다른 구현예는 여기에 기술된 유전성 페이스트 조성물을 포함하는 산화물-함유 유전성 물징의 층 및 Pd, Pt, 및 Pd-Ag 합금으로 이루어진 그룹으로부터 선택된 적어도 하나의 금속을 포함하는 금속-함유 전극 페이스트의 층들을 기판 상에 교호적으로 도포하여 스택을 형성하고, 전극 금속을 소결시키고, 유전성 물질을 융합시키기에 충분한 온도로 스택을 소성시키는 단계를 포함하는, 전자 부품을 형성하기 위한 방법이다. .Another embodiment provides a layer of an oxide-containing dielectric material comprising a dielectric paste composition described herein and a metal-containing electrode paste comprising at least one metal selected from the group consisting of Pd, Pt, and Pd-Ag alloys. Applying layers alternately on a substrate to form a stack, sintering the electrode metal, and firing the stack to a temperature sufficient to fuse the dielectric material. .

전자 부품의 각 주 성분이 차례로 설명된다. Each main component of the electronic component is described in turn.

유전 페이스트. 유전 층을 형성하기 위한 페이스트는 여기에 기술된 바와 같이 유기 비히클을 원료 유전 물질과 혼합하므로서 얻어질 수 있다. 또한 유용한 것은 상기한 바와 같이 소성시 산화물 및 복합체 산화물로 변환하는 전구물질 화합물이다. 유전 물질은 이들 산화물 또는 이들 산화물의 전구물질을 함유하는 화합물을 선택하고 이들을 적절한 비율로 혼합하므로서 얻어진다. 원료 유전 물질에서 그러한 화합물의 비율은 소성 후 원하는 유전 층 조성물이 얻어질 수 있도록 결정된다. 원료 유전물질은 일반적으로 약 0.1-1.5 미크론, 바람직하게는 약 1 미크론 이하 그리고 보다 바람직하게는 0.5-0.9 미크론의 평균 입자 크기를 갖는 분말 형태로 사용된다. Dielectric paste. Pastes for forming the dielectric layer can be obtained by mixing the organic vehicle with the raw dielectric material as described herein. Also useful are precursor compounds that convert to oxides and complex oxides upon firing as described above. Dielectric materials are obtained by selecting these oxides or compounds containing precursors of these oxides and mixing them in appropriate proportions. The proportion of such compounds in the raw dielectric material is determined so that the desired dielectric layer composition can be obtained after firing. The raw dielectric material is generally used in powder form having an average particle size of about 0.1-1.5 microns, preferably about 1 micron or less and more preferably 0.5-0.9 microns.

유기 비히클. 유기 비히클은 유기 용매에서의 바인더 또는 물에서의 바인더이다. 여기에 사용된 바인더의 선택은 중요하지 않다; 에틸 셀루로오스, 폴리비닐 부탄올, 에틸 셀루로오스 및 하이드록시프로필 셀룰로오스 및 이들의 조합과 같은 통상적인 바인더가 용매와 함께 적절하다. 유기 용매도 중요하지 않은데 특정 적용법(즉, 인쇄 또는 시트화)에 따라, 부틸 카르비톨, 아세톤, 톨루엔, 에탄올, 디에틸렌 글리콜 부틸 에테르; 2,2,4-트리메틸 펜탄디올 모노이소부티레이트(Texanol®); 알파-테르피네올; 베타-테르피네올; 감마 테르피네올; 트리데실 알콜; 디에틸렌 글리콜 에틸 에테르(Carbitol®). 디에틸렌 글리콜 부틸 에테르(Butyl Carbitol®) 및 프로필렌 글리콜; 및 이들의 블렌드와 같은 통상적인 유기 용매로부터 선택될 수 있다. Texanol®이라는 상표로 판매되는 제품은 미국, 테네시, 킹스포트에 소재하는 이스트만 케미칼 컴패니(Eastman Chemical Company)로부터 입수 가능하고; Dowanol® 및 Carbitol®이라는 상표로 판매되는 것들은 미국 미시간, 미들랜드에 소재하는 다우 케미칼 컴패니(Dow Chemical Co.)로부터 입수 가능하다. 또한, 세라믹 슬러리를 위한 비히클은 물일 수 있다. Organic vehicle. The organic vehicle is a binder in an organic solvent or a binder in water. The choice of binder used here is not important; Conventional binders such as ethyl cellulose, polyvinyl butanol, ethyl cellulose and hydroxypropyl cellulose and combinations thereof are suitable with the solvent. Organic solvents are also not important and, depending on the particular application (ie, printing or sheeting), butyl carbitol, acetone, toluene, ethanol, diethylene glycol butyl ether; 2,2,4-trimethyl pentanediol monoisobutyrate (Texanol ® ); Alpha-terpineol; Beta-terpineol; Gamma terpineol; Tridecyl alcohol; Diethylene glycol ethyl ether (Carbitol ® ). Diethylene glycol butyl ether (Butyl Carbitol ® ) and propylene glycol; And conventional organic solvents such as blends thereof. Products sold under the trademark Texanol ® are available from Eastman Chemical Company, Kingsport, Tennessee, USA; Those sold under the trademarks Dowanol ® and Carbitol ® are available from Dow Chemical Co., Midland, Michigan, USA. In addition, the vehicle for the ceramic slurry may be water.

물이 비히클일 때 바인더는 물과 조합된 폴리비닐 알콜(PVA) 또는 폴리비닐 아세테이트(PVAC)로부터 선택될 수 있다. PVA와 PVAC는 일반적으로 보론 함유 세라믹 유전 분말과 조화되지 않는다는 것을 알아야 한다. PVA 및/또는 PVAC와 함께 보론 함유 유리를 포함하는 수성 슬러리는 심한 겔화를 겪는 경향이 있다. 따라서, 본 발명에서 기술된 바와 같이 보론을 함유하지 않는 세라믹 유전 분말이 수계 슬러리 처리를 위해 특히 중요하다. 또한, 에멀전 타입 아크릴레이트 바인더가 물의환경에서 사용되는 경우 그러한 것이 발생하지 않는 것으로 믿어지기 때문에 겔화를 피할 수 있다. When water is the vehicle, the binder may be selected from polyvinyl alcohol (PVA) or polyvinyl acetate (PVAC) in combination with water. It should be noted that PVA and PVAC are generally not compatible with boron-containing ceramic dielectric powders. Aqueous slurries comprising boron containing glass together with PVA and / or PVAC tend to undergo severe gelation. Therefore, ceramic dielectric powder free of boron, as described in the present invention, is particularly important for aqueous slurry processing. In addition, since emulsion type acrylate binders are used in an environment of water, it is believed that such does not occur, gelation can be avoided.

각 페이스트(유전 또는 전극 페이스트)의 유기 비히클 함량에 대한 특별한 제한은 없다. 페이스트는 종종 약 1-5 wt%의 바인더 및 약 10-50 wt의 유기 용매를 함유하는데 밸런스는 금속성분(전극에 대하여) 또는 유전 성분(유전 층에 대하여)이다. 원할 경우, 각 페이스트는 약 10 wt% 이하의 분산제, 가소제, 유전 화합물 및 절연 화합물과 같은 다른 첨가제를 함유할 수 있다. There is no particular limitation on the organic vehicle content of each paste (dielectric or electrode paste). The paste often contains about 1-5 wt% binder and about 10-50 wt organic solvent, with the balance being a metal component (relative to the electrode) or dielectric component (relative to the dielectric layer). If desired, each paste may contain up to about 10 wt% of other additives such as dispersants, plasticizers, dielectric compounds, and insulating compounds.

내부 전극. 내부 전극 층을 형성하기 위한 페이스트는 비금속(니켈 또는 구리와 같은) 또는 귀금속(은, 금, 팔라듐 또는 백금과 같은)을 함유하는 전도성 물질과 유기 비히클을 혼합하므로서 얻어진다. 각 비금속 또는 귀금속 및 이들의 합금의 조합도 유용하다. 여기에 사용된 전도성 물질로는 상기한 바와 같은 전도성 금속 및 합금과 같은 전도체 및 소성시 예를 들면, 산화물, 오르가노메탈 화합물 및 수지산염을 그러한 전도체로 변환시키는 다양한 화합물을 포함한다. 어떤 순수하고, 상업적으로 입수가능한 니켈 페이스트도 여기에 적합하다. 은을 함유하는 적절한 귀금속 페이스트는 EL45-006이다. 둘 모두 오하이오, 클리블랜드의 페로 코포레이션(Ferro Corporation)으로부터 상업적으로 입수 가능하다. Internal electrode. The paste for forming the inner electrode layer is obtained by mixing an organic vehicle with a conductive material containing a nonmetal (such as nickel or copper) or a noble metal (such as silver, gold, palladium or platinum). Combinations of each base metal or precious metal and alloys thereof are also useful. Conductive materials as used herein include conductors such as conductive metals and alloys as described above and various compounds which, for example, convert oxides, organometallic compounds and resinates to such conductors upon firing. Any pure, commercially available nickel paste is suitable here. A suitable precious metal paste containing silver is EL45-006. Both are commercially available from Ferro Corporation, Cleveland, Ohio.

도 1을 참고로 할 때, 내부 전극 층(3)을 형성하는 전도체는 유전층(2)의 유전 물질이 환원 방지 특성을 갖기 때문에 비금속이 바람직하게 사용되지만 중요한 것은 아니다. 일반적인 비금속은 니켈 및 그 합금을 포함한다. 바람직한 니켈 합금으로는 Mn, Cr, Co 및 Cu로부터 선택된 적어도 하나의 다른 금속을 함유한다. 적어도 약 95 wt%의 니켈을 함유하는 합금이 바람직하다. 니켈과 니켈 합금은 약 0.1 wt% 이하의 인 및 다른 미량 성분(즉, 불순물)을 함유할 수 있다는 것을 알아야 한다. 내부 전극 층의 두께는 특정 적용에 적합하도록 조절될 수 있지만 일반적으로 약 5 미크론 이하의 두께이다. 바람직하게는, 내부 전극 층이 약 0.5-3 미크론, 보다 바람직하게는 약 1.2-1.5 미크론의 두께를 갖는다. 귀금속 내부 전극 층(3)은 Ag, Au, Pd 또는 Pt(또는 이들의 조합)로부터 선택될 수 있다. 바람직하게는 귀금속이 Pt, Pd, Pt-Pd 합금 및 Pd-Ag 합금으로부터 선택된다. Pd-Ag 합금이 사용될 때 이들의 중량비는 약 99:1-약 7:3인 것이 바람직하다.Referring to FIG. 1, the conductor forming the inner electrode layer 3 is preferably used but not important because the dielectric material of the dielectric layer 2 has reducing resistance. Common base metals include nickel and alloys thereof. Preferred nickel alloys contain at least one other metal selected from Mn, Cr, Co and Cu. Preference is given to alloys containing at least about 95 wt% nickel. It should be appreciated that nickel and nickel alloys may contain up to about 0.1 wt% phosphorus and other trace components (ie impurities). The thickness of the inner electrode layer can be adjusted to suit a particular application but is generally about 5 microns or less in thickness. Preferably, the inner electrode layer has a thickness of about 0.5-3 microns, more preferably about 1.2-1.5 microns. The precious metal inner electrode layer 3 may be selected from Ag, Au, Pd or Pt (or a combination thereof). Preferably the precious metal is selected from Pt, Pd, Pt-Pd alloys and Pd-Ag alloys. When Pd-Ag alloys are used, their weight ratio is preferably about 99: 1 to about 7: 3.

외부 전극. 외부 전극(4)을 형성하는 전도체는 니켈, 구리 및 임의적으로 Mn, Cr, Co 또는 Al을 함유하는 이들의 합금과 같은 저렴한 금속이 바람직하지만 중요한 것은 아니다. 외부 전극 층의 두께는 특정 적용에 적합하도록 조절될 수 있지만 일반적으로 약 10-50 미크론, 바람직하게는 약 20-40 미크론의 두께이다. 외부 전극을 형성하는 페이스트는 내부 전극에 대해서와 동일한 방법으로 제조된다. External electrode. The conductors forming the external electrode 4 are preferably but not important inexpensive metals such as nickel, copper and their alloys optionally containing Mn, Cr, Co or Al. The thickness of the outer electrode layer can be adjusted to suit a particular application but is generally about 10-50 microns, preferably about 20-40 microns. The paste for forming the external electrode is produced in the same manner as for the internal electrode.

그린 칩은 유전층-형성 페이스트 및 내부 전극 층-형성 페이스트로부터 제조될 수 있다. 프린팅법의 경우에 그린 칩은 폴리에스터 필름, 예를 들면, 폴리에틸렌 테레프탈레이트(PET)의 기판 상에 페이스트를 라미나 형태로 교호적으로 프린팅하고 라미나 스택을 소정의 형상으로 절단하며, 그것을 기판과 분리하므로서 제조된다. 또한, 유용한 것은 그린 칩이 유전 층-형성 페이스트로부터 그린 시트를 형성하고, 각 그린 시트상에 내부 전극 층-형성 페이스트를 프린팅하며, 프린트된 그린 시트를 스택킹하므로서 제조되는 시트화 법이다. 그린 칩으로부터 유기 비히클이 제거된 후에는 소성된다. 유기 비히클은 대기에서 0.01-20℃/시간, 보다 바람직하게는 0.03-0.1℃/시간의 속도에서 약 150-350℃, 바람직하게는 약 200-300℃, 보다 바람직하게는 약 250℃의 유지 온도 및 약 30-700 분, 바람직하게는 약 200-300분의 유지 시간으로 가열하므로서 통상적인 조건 하에서 제거될 수 있다. Green chips can be made from dielectric layer-forming pastes and internal electrode layer-forming pastes. In the case of the printing method, the green chip alternately prints the paste in the form of lamina on a substrate of a polyester film, for example polyethylene terephthalate (PET) and cuts the lamina stack into a predetermined shape, which is It is prepared by separating from. Also useful is a sheeting method wherein green chips are produced by forming green sheets from dielectric layer-forming pastes, printing internal electrode layer-forming pastes on each green sheet, and stacking printed green sheets. After the organic vehicle is removed from the green chip, it is fired. The organic vehicle has a holding temperature of about 150-350 ° C., preferably about 200-300 ° C., more preferably about 250 ° C. at a rate of 0.01-20 ° C./hour, more preferably 0.03-0.1 ° C./hour in the atmosphere. And heating under a holding time of about 30-700 minutes, preferably about 200-300 minutes.

소성. 그린 칩은 내부 전극 층-형성 페이스트에 있는 전도체의 형태에 따라 결정되는 분위기에서 소성된다. 내부 전극 층이 니켈 및 니켈 합금과 같은 비금속 전도체로 이루어지는 경우 소성 분위기는 낮은 산소 농도, 예를 들면 습윤 H2/N2 분위기를 가져야 한다. 그러한 분위기는 약 10-12 - 10-8 atm의 산소 부분 압력을 가질 수 있다. 10-12 atm 이하의 부분 압력에서 소결하는 것은 그러한 낮은 압력에서 전도체가 비 정상적으로 소결되고 유전층으로부터 단락될 수 있기 때문에 피해야 한다. 약 10-8 atm 이상의 산소 부분 압력에서는 내부 비금속 전극 층이 산화될 수 있다. 약 10-11 - 10-9 atm의 산소 부분 압력이 비금속 전극을 위해 가장 바람직하다. Plasticity. The green chip is fired in an atmosphere determined by the shape of the conductor in the inner electrode layer-forming paste. If the inner electrode layer consists of nonmetallic conductors such as nickel and nickel alloys, the firing atmosphere should have a low oxygen concentration, for example a wet H 2 / N 2 atmosphere. Such atmosphere may have an oxygen partial pressure of about 10 -12-10 -8 atm. Sintering at partial pressures below 10 -12 atm should be avoided because at such low pressures the conductors may sinter abnormally and short out from the dielectric layer. At oxygen partial pressures above about 10 −8 atm, the internal nonmetallic electrode layer may be oxidized. An oxygen partial pressure of about 10 −11 −10 −9 atm is most preferred for nonmetal electrodes.

귀금속 내부 전극에 있어서, 소성 분위기(즉, 산소의 존재 또는 부재)는 귀금속이 덜 산화되기 쉽거나 어떤 경우에는 산화에 민감하지 않기 때문에 덜 중요하다.For noble metal internal electrodes, the firing atmosphere (ie, the presence or absence of oxygen) is less important because the noble metal is less susceptible to oxidation or in some cases not sensitive to oxidation.

소성을 위해서 온도는 실온으로부터 약 1150-1350℃, 보다 바람직하게는 약 1250-1350℃의 피크 온도로 상승된다. 이 온도는 치밀화를 강화하기 위하여 약 2시간 동안 유지된다. 보다 낮은 유지 온도는 불충분한 치밀화를 제공하는 반면에 보다 높은 유지 온도는 매우 큰 그레인을 만들 수 있다. 소성은 환원 분위기에서 수행되는 것이 바람직하다. 예시적인 소성 분위기로는 습윤 N2 또는 N2 및 H2 가스의 가습 혼합물를 포함한다. 소결 램프 속도는 약 50-500℃/시간, 바람직하게는 약 200-300℃/시간이고; 약 1200-1350℃, 바람직하게는 약 1250-1350℃, 보다 바람직하게는 약 1280-1340℃의 유지온도이다. 유지시간은 약 0.5-8 시간, 바람직하게는 약 1-3 시간이고; 냉각속도는 50-500℃/시간, 바람직하게는 200-300℃/시간이다.For firing the temperature is raised from room temperature to a peak temperature of about 1150-1350 ° C, more preferably about 1250-1350 ° C. This temperature is maintained for about 2 hours to enhance densification. Lower holding temperatures provide insufficient densification while higher holding temperatures can produce very large grains. Firing is preferably carried out in a reducing atmosphere. Exemplary firing atmospheres include humidified mixtures of wet N 2 or N 2 and H 2 gases. The sinter ramp rate is about 50-500 ° C./hour, preferably about 200-300 ° C./hour; A holding temperature of about 1200-1350 ° C., preferably about 1250-1350 ° C., and more preferably about 1280-1340 ° C. The holding time is about 0.5-8 hours, preferably about 1-3 hours; The cooling rate is 50-500 ° C./hour, preferably 200-300 ° C./hour.

유기 비히클 제거 및 소성은 연속적으로 또는 개별적으로 수행될 수 있다. 연속적인 경우의 공정으로는 유기 비히클을 제거하고, 냉각없이 분위기를 변화시키며, 소성온도로 가열하며, 특정 시간 동안 그 온도를 유지하며 그 후 냉각시키는 것을 포함한다. 개별적인 경우에는 유기 비히클이 제거되고 냉각된 후 칩의 온도가 소결 온도로 상승되고 분위기는 환원 분위기로 변화된다. Organic vehicle removal and firing can be performed continuously or separately. Processes in the continuous case include removing the organic vehicle, changing the atmosphere without cooling, heating to the firing temperature, maintaining the temperature for a certain time and then cooling. In individual cases, after the organic vehicle is removed and cooled, the temperature of the chip is raised to the sintering temperature and the atmosphere is changed to a reducing atmosphere.

결과적인 칩은 예를 들면, 외부 전극-형성 페이스트가 외부 전극(말단)을 형성하도록 인쇄 또는 반송 및 소성되기 전에 배럴 텀블링(barrel tumbling) 및/또는 블라스팅으로 단부 면에서 연마될 수 있다. 외부 전극-형성 페이스트의 소성은 약 600-800℃에서 약 10분-1 시간 동안 건조 질소 분위기(약 10-6 atm 산소 부분 압력)에서 수행될 수 있다. The resulting chip can be polished at the end face, for example, by barrel tumbling and / or blasting, before the external electrode-forming paste is printed or conveyed and fired to form the external electrode (end). Firing of the external electrode-forming paste may be performed in a dry nitrogen atmosphere (about 10 −6 atm oxygen partial pressure) at about 600-800 ° C. for about 10 minutes −1 hour.

필요한 경우, 외부 전극 상에는 도금 또는 본 기술에서 알려진 다른 방법에 의해 패드가 형성된다. 본 발명의 다층 세라믹 칩 캐패시터는 예를 들면, 용접에 의해 인쇄회로 기판상에 설치될 수 있다.If necessary, pads are formed on the external electrodes by plating or other methods known in the art. The multilayer ceramic chip capacitor of the present invention can be installed on a printed circuit board, for example, by welding.

하기 실시예는 본 발명의 바람직한 양태를 설명하기 위하여 제공된 것으로서 발명의 범위를 제한하는 것으로 의도된 것은 아니다. The following examples are provided to illustrate preferred embodiments of the invention and are not intended to limit the scope of the invention.

실시예 1. 표 3에 제시된 바와 같이, BaTiO3 (BT) 및 게스트 이온(guest ion)을 얻기 위한 산화물 및 카보네이트를 혼합 및 밀링하여 유전성 조성물을 제조했다. 이를 위하여, 250g의 BT를 BT 100 몰 당 지시된 양(몰로서)의 게스트 이온 성분과 함께 1 리터 폴리에틸렌 병에 칭량하여 넣었다. 물과 분산제, Dispex®A-40 (네덜란드, 마스트리트의 Ciba Specialty Chemicals Maastricht B.V.로부터 상업적으로 입수 가능한) 및 약 1.8 kg의 2 mm 지르코니아(YTZ) 볼을 첨가한 후에, 이 분 말을 물에서 0.5-0.7 미크론 사이의 D50으로 밀링했다. 이후, 이 분말은 150℃에서 건조되고, 디스크는 프레스되어 니켈 전극에 제공된다. 이 디스크들은 가습된 H2/N2에서 1280-1340℃ 사이의 온도에서 소결되고 1000℃의 가습된 N2에서 재산화된다. 디스크의 TCC 특성을 시험하고, K-값을 25℃에서의 캐패시티 값으로부터 측정된다. 결과를 표 4에 제시하였다. Example 1. As shown in Table 3, dielectric compositions were prepared by mixing and milling BaTiO 3 (BT) and oxides and carbonates to obtain guest ions. To this end, 250 g of BT were weighed into a 1 liter polyethylene bottle with the indicated amounts (as moles) of guest ions per 100 moles of BT. After addition of water and a dispersant, Dispex ® A-40 (commercially available from Ciba Specialty Chemicals Maastricht BV, Maastricht, The Netherlands) and about 1.8 kg of 2 mm zirconia (YTZ) balls, the powder was added to water in 0.5 Milled to D 50 between -0.7 microns. This powder is then dried at 150 ° C. and the disc pressed to provide a nickel electrode. These discs are sintered at humidified H 2 / N 2 at a temperature between 1280-1340 ° C. and reoxidized at 1000 ° C. humidified N 2 . The TCC characteristics of the disks are tested and the K-value is measured from the capacity value at 25 ° C. The results are shown in Table 4.

BT의 100 몰 당 첨가된 금속의 몰로의 유전성 조성물의 조성 변화Composition change of dielectric composition to moles of metal added per 100 moles of BT 샘플Sample BaBa YY ZrZr SiSi MgMg MnMn MoMo A-1A-1 3.253.25 3.03.0 0.50.5 1.761.76 1.21.2 0.20.2 0.10.1 A-2A-2 2.702.70 4.04.0 0.50.5 1.761.76 1.21.2 0.20.2 0.10.1 A-3A-3 3.753.75 4.04.0 1.001.00 1.761.76 1.21.2 0.20.2 0.10.1 A-4A-4 3.203.20 4.04.0 1.001.00 1.761.76 1.21.2 0.20.2 0.0330.033 A-5A-5 3.253.25 4.04.0 0.50.5 1.761.76 1.21.2 0.20.2 0.0330.033 A-6A-6 2.702.70 3.03.0 0.50.5 1.761.76 1.21.2 0.20.2 0.0330.033 A-7A-7 3.203.20 3.03.0 1.001.00 1.761.76 1.21.2 0.20.2 0.10.1 A-8A-8 3.753.75 3.03.0 1.001.00 1.761.76 1.21.2 0.20.2 0.0330.033 A-9A-9 3.753.75 3.03.0 1.001.00 1.761.76 1.21.2 0.20.2 0.10.1 A-10A-10 3.753.75 3.03.0 1.001.00 1.761.76 1.41.4 0.20.2 0.0330.033 A-11A-11 3.753.75 3.03.0 1.001.00 1.761.76 1.61.6 0.20.2 0.0330.033 A-12A-12 4.254.25 3.03.0 1.51.5 1.761.76 1.21.2 0.20.2 0.0330.033

표3의 조성 변화의 디스크 및 MLCC 결과Disk and MLCC Results of Composition Changes in Table 3 디스크disk MLCCMLCC 샘플Sample KK Df [%]Df [%] TCC @ 150℃ [%]TCC @ 150 ℃ [%] KK IR [G□]IR [G □] TCC @ 150℃ [%]TCC @ 150 ℃ [%] A-1A-1 5.875.87 22752275 0.900.90 -7-7 24002400 38.538.5 -14-14 A-2A-2 5.855.85 24002400 1.031.03 -7.5-7.5 29002900 3030 -18-18 A-3A-3 5.805.80 22752275 1.101.10 -4-4 24002400 4747 -12-12 A-4A-4 5.885.88 23502350 1.111.11 -5.8-5.8 25002500 4848 -14-14 A-5A-5 5.765.76 23202320 1.001.00 -6.5-6.5 28002800 5151 -15-15 A-6A-6 5.895.89 24002400 1.001.00 -9.2-9.2 27002700 3939 -19-19 A-7A-7 5.925.92 23502350 0.900.90 -7.6-7.6 27002700 3737 -16-16 A-8A-8 5.925.92 22002200 1.011.01 -6.5-6.5 18501850 7575 -19-19 A-9A-9 5.895.89 23002300 0.970.97 -3.5-3.5 21502150 4949 -19-19 A-10A-10 5.905.90 20502050 0.940.94 -6-6 18301830 8080 -15-15 A-11A-11 5.905.90 20802080 0.950.95 -6-6 19701970 6666 -14-14 A-12A-12 5.895.89 20802080 0.950.95 -6-6 20252025 6969 -16-16

이 실험에서 중요한 것은 조성 변화 및 디스크롸 MLCCs에 대한 150℃에서의 TCC 사이의 경향이다. 인가된 전기장으로 인하여, TCC는 시계방향으로 회전하여(보다 네가티브) X8R 사양의 온도 상한(즉, 150℃)에서 MLCCs의 TCC 곡선 사양을 벗어나게 한다. 따라서, 150℃에서의 TCC는 본 발명의 유전성 조성물로 이루어진 MLCC가 X8R 사양을 충족시키도록 하기 위하여 디스크 캐패시터에 대하여 충분히 높다. 그러나, MLCC가 충족하는지 간에 이 사양은 디스크에서 150℃에서의 충분히 높은 값의 TCC 뿐만 아니라 유전 상수(K) 값에 의해서도 측정된다. 높은 K-값을 갖는 물질은 낮은 K-값 물질과 비교할 때 MLCCs에 있어서 보다 더 큰 시계방향 회전을 입증한다는 것이 알려졌다 What is important in this experiment is the trend between composition change and TCC at 150 ° C. for disk 롸 MLCCs. Due to the applied electric field, the TCC rotates clockwise (more negative) to deviate from the TCC curve specification of the MLCCs at the upper temperature limit of the X8R specification (ie 150 ° C.). Thus, the TCC at 150 ° C. is high enough for the disc capacitor to ensure that the MLCC made of the dielectric composition of the present invention meets the X8R specification. However, whether the MLCC meets this specification is measured not only by a sufficiently high TCC at 150 ° C. but also by the dielectric constant (K) value in the disc. It has been found that materials with high K-values demonstrate greater clockwise rotation in MLCCs when compared to low K-value materials.

실시예 2. 표 5의 좌측에 있는 조성을 사용하여, 실시예 1의 과정에 따라 유전성 조성물을 제조했다. 분말을 150℃에서 건조시키고, 디스크 캐패시터에서 시험했다. 전기적 시험의 결과를 표 5 (우측 3개 란)에 제시하였다. Example 2. A dielectric composition was prepared according to the procedure of Example 1 using the composition on the left side of Table 5. The powder was dried at 150 ° C. and tested in a disk capacitor. The results of the electrical test are presented in Table 5 (three columns to the right).

BT 100 몰 당 첨가된 금속의 몰로의 유전성 조성물 조성 변화 및 조성물의 디스크 특성Dielectric composition composition change and disc properties of the composition to moles of metal added per 100 moles of BT 샘플Sample BaBa YY CaCa ZrZr LuLu SiSi MgMg MnMn MoMo WW KK Df [%]Df [%] TCC 150℃TCC 150 ℃ B-1B-1 2.752.75 3.03.0 1.761.76 0.870.87 0.20.2 0.10.1 0.10.1 23802380 0.950.95 -12-12 B-2 B-2 5.55.5 6.06.0 3.523.52 1.741.74 0.40.4 0.20.2 0.20.2 24502450 1.051.05 -11-11 B-3 B-3 2.02.0 2.252.25 0.750.75 1.761.76 0.870.87 0.20.2 0.10.1 0.10.1 22002200 1.031.03 -16-16 B-4 B-4 2.02.0 1.51.5 1.51.5 1.761.76 0.870.87 0.20.2 0.10.1 0.10.1 22002200 0.950.95 -9-9 B-5 B-5 2.02.0 0.750.75 2.252.25 1.761.76 0.870.87 0.20.2 0.10.1 0.10.1 20402040 1.011.01 -9-9 B-6 B-6 1.91.9 3.03.0 1.761.76 0.870.87 0.20.2 0.10.1 26112611 3.683.68 -23-23 B-7 B-7 2.752.75 3.03.0 3.03.0 3.03.0 1.761.76 0.870.87 0.20.2 0.10.1 0.10.1 28002800 1.051.05 -22-22 B-8 B-8 5.755.75 3.03.0 3.03.0 1.761.76 0.870.87 0.20.2 0.10.1 0.10.1 30003000 1.071.07 -20-20 B-9 B-9 3.03.0 3.03.0 1.761.76 1.21.2 0.20.2 0.10.1 0.10.1 22302230 0.940.94 -12-12 B-10 B-10 4.254.25 3.03.0 1.51.5 1.761.76 0.870.87 0.20.2 0.10.1 0.10.1 24402440 1.201.20 -14-14 B-11 B-11 3.753.75 3.03.0 0.750.75 1.761.76 1.21.2 0.20.2 0.10.1 0.10.1 21202120 0.890.89 -11-11 B-12 B-12 3.753.75 3.03.0 0.750.75 1.761.76 1.21.2 0.20.2 0.10.1 0.10.1 21002100 0.900.90 -7-7

실시예 3. 표 6의 좌측에 있는 조성을 사용하여, 실시예 1의 과정에 따라 유전성 조성물을 제조했다. 분말을 150℃에서 건조시키고, 디스크 캐패시터에서 시험했다. 전기적 시험의 결과를 표 6 (우측 3개 란)에 제시하였다. Example 3. A dielectric composition was prepared according to the procedure of Example 1 using the composition on the left side of Table 6. The powder was dried at 150 ° C. and tested in a disk capacitor. The results of the electrical test are shown in Table 6 (three columns to the right).

BT 100 몰 당 첨가된 금속의 몰로의 실시예 3의 유전성 조성물 조성 변화 및 조성물의 디스크 특성Dielectric composition composition change of Example 3 to moles of metal added per 100 moles of BT and disc properties of the composition 샘플Sample BaBa YY ZrZr LuLu YbYb SiSi MgMg MnMn MoMo KK Df [%]Df [%] TCC [150℃]TCC [150 ℃] C-1 C-1 3.753.75 33 1One 1.761.76 1.61.6 0.20.2 0.0330.033 22402240 1.111.11 -7-7 C-2 C-2 3.753.75 33 1One 1.761.76 1.61.6 0.20.2 0.0330.033 20902090 1.041.04 -6-6 C-3 C-3 3.753.75 33 1One 1.761.76 1.61.6 0.20.2 0.0670.067 22802280 1.021.02 -5-5 C-4 C-4 3.753.75 33 1One 1.761.76 1.61.6 0.20.2 0.10.1 22702270 1.001.00 -6-6 C-5C-5 1.91.9 3.03.0 1.761.76 0.870.87 0.20.2 0.10.1 24002400 1.091.09 -19-19 C-6C-6 1.81.8 3.03.0 1.761.76 0.870.87 0.20.2 17751775 2.242.24 -20-20 C-7C-7 3.753.75 33 1One 1.761.76 1.61.6 0.30.3 0.0330.033 23502350 0.800.80 -6-6 C-8C-8 3.753.75 33 1One 1.761.76 1.61.6 0.40.4 0.0330.033 22602260 0.740.74 -7-7 C-9C-9 2.82.8 3.03.0 1.761.76 1.21.2 0.20.2 23002300 1.011.01 -12-12 C-10C-10 1.851.85 3.03.0 1.761.76 1.21.2 0.20.2 23502350 0.990.99 -18-18 C-11 C-11 3.753.75 33 1One 1.961.96 1.61.6 0.20.2 0.0330.033 23602360 0.870.87 -8-8 C-12 C-12 3.753.75 33 1One 2.52.5 1.61.6 0.20.2 0.0330.033 26202620 0.920.92 -8-8 C-13C-13 3.553.55 3.03.0 0.750.75 1.761.76 1.21.2 0.20.2 21502150 0.910.91 -7-7 C-14C-14 3.553.55 1.51.5 0.750.75 1.51.5 1.761.76 1.21.2 0.20.2 20002000 0.960.96 -4-4 C-15C-15 3.553.55 1.51.5 0.750.75 1.51.5 1.761.76 1.21.2 0.20.2 21002100 1.041.04 -4-4 C-16C-16 3.553.55 3.03.0 0.750.75 1.761.76 1.21.2 0.20.2 21202120 0.920.92 -10-10 C-17C-17 3.553.55 1.51.5 0.750.75 1.51.5 1.761.76 1.21.2 0.20.2 20702070 0.940.94 -6-6

추가적인 이점 및 변형은 본 기술에서 숙련된 자에게 쉽게 일어날 것이다. 따라서, 넓은 범위에 있어서 본 발명은 여기에 기술되고 도시된 특정의 상세한 설명 및 예시적인 실시예에 제한되지 않는다. 따라서, 첨부된 청구범위 등에서 정의되는 일반적인 본 발명 개념의 정신 및 범위를 벗어나지 않고 다양한 변형들이 이루어질 수 있다. Additional advantages and modifications will readily occur to those skilled in the art. Accordingly, the invention in its broader scope is not limited to the specific details and exemplary embodiments described and illustrated herein. Accordingly, various modifications may be made without departing from the spirit and scope of the general inventive concept as defined in the appended claims and the like.

Claims (20)

다층 세라믹 칩 캐패시터에 사용하기 위한 유전성 물질을 형성하는데 사용하기 위한 분말 조성물에 있어서, A powder composition for use in forming a dielectric material for use in a multilayer ceramic chip capacitor, a. BaTiO3, 및 하기에서는 BaTiO3의 100 몰 부 당:a. BaTiO 3 , and in the following, per 100 mole parts of BaTiO 3 : b. 약 0.01-2 몰 부의 ZrO2, b. About 0.01-2 moles of ZrO 2, c. 약 1-6 몰 부의 BaCO3, c. About 1-6 moles of BaCO 3 , d. 약 0.05- 0.5 몰 부의 MnCO3, d. About 0.05-0.5 mole parts of MnCO 3 , e. 약 0.01-0.4 몰 부의 MoO3, e. About 0.01-0.4 mole parts of MoO 3 , f. 약 0.05-2.5 몰 부의 MgO, f. About 0.05-2.5 molar parts of MgO, g. 약 0.5-7 몰 부의 Y2O3, 및g. About 0.5-7 mole parts of Y 2 O 3 , and h. 약 0.3-4 몰 부의 SiO2 h. About 0.3-4 molar parts of SiO 2 의 블렌드를 소결 전에 포함하는 것을 특징으로하는 조성물.A composition comprising the blend of before sintering. 제 1항에 있어서, The method of claim 1, a. BaTiO3, 및 하기에서는 BaTiO3의 100 몰 부 당:a. BaTiO 3 , and in the following, per 100 mole parts of BaTiO 3 : b. 약 0.1-1.75 몰 부의 ZrO2, b. About 0.1-1.75 moles of ZrO 2, c. 약 2.5-4.5 몰 부의 BaCO3, c. About 2.5-4.5 molar parts of BaCO 3 , d. 약 0.1- 0.4 몰 부의 MnCO3, d. About 0.1-0.4 molar parts of MnCO 3 , e. 약 0.02-0.3 몰 부의 MoO3, e. About 0.02-0.3 mole parts of MoO 3 , f. 약 0.5-2 몰 부의 MgO, f. About 0.5-2 moles of MgO, g. 약 1-6 몰 부의 Y2O3, 및g. About 1-6 molar parts of Y 2 O 3 , and h. 약 1-3 몰 부의 SiO2 h. About 1-3 molar parts of SiO 2 의 블렌드를 포함하는 것을 특징으로하는 조성물.A composition comprising a blend of. 다층 세라믹 칩 캐패시터에 사용하기 위한 유전성 물질을 형성하는데 사용하기 위한 분말 조성물에 있어서, A powder composition for use in forming a dielectric material for use in a multilayer ceramic chip capacitor, a. BaTiO3, 및 하기에서는 BaTiO3의 100 몰 부 당:a. BaTiO 3 , and in the following, per 100 mole parts of BaTiO 3 : b. 약 1.5-6 몰 부의 BaCO3, b. About 1.5-6 moles of BaCO 3 , c. 약 0.1- 0.5 몰 부의 MnCO3, c. About 0.1-0.5 mole parts of MnCO 3 , d. 약 0.5-2 몰 부의 MgO, d. About 0.5-2 moles of MgO, e. 약 0.25-3.5 몰 부의 Y2O3, 및e. About 0.25-3.5 molar parts of Y 2 O 3 , and f. 약 1-4 몰 부의 SiO2 f. About 1-4 molar parts of SiO 2 의 블렌드를 포함하는 것을 특징으로하는 조성물.A composition comprising a blend of. 제3항에 있어서, BaTiO3의 100 몰 부 당:According to claim 3, per 100 molar parts of BaTiO 3 : a. 약 2-4 몰 부의 CaCO3,a. About 2-4 moles of CaCO 3 , b. 약 0.5-3.5 몰 부의 ZrO2,b. About 0.5-3.5 molar parts of ZrO 2 , c. 약 0.5-2.5 몰 부의 Lu2O3,c. About 0.5-2.5 molar parts of Lu 2 O 3 , d. 약 0.5-2 몰 부의 Yb2O3,d. About 0.5-2 mole parts of Yb 2 O 3 , e. 약 0.01-0.5 몰 부의 MoO3, 및e. About 0.01-0.5 mole parts of MoO 3 , and f. 약 0.1-0.5 몰 부의 WO3, 그리고f. About 0.1-0.5 mole parts of WO 3 , and g. 이들의 조합g. Combination of these 으로 이루어진 그룹으로부터 선택된 성분을 더 포함하는 것을 특징으로 하는 조성물. The composition further comprises a component selected from the group consisting of. 제 3항에 있어서, 약 0.5-2.5 몰 부의 Lu2O3를 더 포함하는 것을 특징으로 하는 조성물.The composition of claim 3 , further comprising about 0.5-2.5 molar parts of Lu 2 O 3 . 제 3항에 있어서, 약 0.5-3.5 몰 부의 ZrO2를 더 포함하는 것을 특징으로 하는 조성물.4. The composition of claim 3 further comprising about 0.5-3.5 molar parts of ZrO 2 . 제 3항에 있어서, 약 0.02-0.3 몰 부의 MoO3를 더 포함하는 것을 특징으로 하는 조성물.4. The composition of claim 3 further comprising about 0.02-0.3 mole parts of MoO 3 . 다층 세라믹 칩 캐패시터에 있어서, In the multilayer ceramic chip capacitor, a. 청구범위 1 항의 물질로 이루어진, 교호적으로 스택된 층, 및a. An alternating stacked layer of the material of claim 1, and b. Ag, Au, Pd, 또는 Pt 이외의 전이 금속을 포함하는 내부 전극 물질의 층b. Layer of internal electrode material comprising a transition metal other than Ag, Au, Pd, or Pt 의 소성된 집합체를 포함하는 것을 특징으로 하는 다층 세라믹 칩 캐패시터.Multilayer ceramic chip capacitors comprising a fired aggregate of. 제 8항에 있어서, 캐패시터가 약 2000 이상의 유전 상수 및 약 2% 이하의 소산 인자를 가지며, EIA X8R 기준을 충족하는 것을 특징으로 하는 다층 세라믹 칩 캐패시터.The multilayer ceramic chip capacitor of claim 8, wherein the capacitor has a dielectric constant of at least about 2000 and a dissipation factor of about 2% or less and meets the EIA X8R criterion. 하기로 이루어진 소성된 집합체를 포함하는 다층 세라믹 칩 캐패시터:A multilayer ceramic chip capacitor comprising a fired aggregate consisting of: a. 제 1항의 유전성 물질의 교호적으로 스택된 층, 및a. An alternating stacked layer of the dielectric material of claim 1, and b. Pd, Pt, 및 Pd-Ag 합금 및 이들의 조합으로 이루어진 그룹으로부터 선택된 전이 금속을 포함하는 내부 전극 물질의 층.b. A layer of internal electrode material comprising a transition metal selected from the group consisting of Pd, Pt, and Pd-Ag alloys and combinations thereof. 제 10항에 있어서, 캐패시터가 약 2000 이상의 유전 상수 및 약 2% 이하의 소산 인자를 가지며, EIA X8R 기준을 충족하는 것을 특징으로 하는 다층 세라믹 칩 캐패시터.The multilayer ceramic chip capacitor of claim 10, wherein the capacitor has a dielectric constant of at least about 2000 and a dissipation factor of about 2% or less and meets EIA X8R criteria. 하기로 이루어진 소성된 집합체를 포함하는 다층 세라믹 칩 캐패시터:A multilayer ceramic chip capacitor comprising a fired aggregate consisting of: a. 제 2항의 유전성 물질의 교호적으로 스택된 층, 및a. An alternating stacked layer of the dielectric material of claim 2, and b. Pd, Pt 또는 Pd-Ag으로 이루어진 그룹으로부터 선택된 금속을 포함하는 내부 전극 물질의 층.b. A layer of internal electrode material comprising a metal selected from the group consisting of Pd, Pt or Pd-Ag. 제 12항에 있어서, 캐패시터가 약 2000 이상의 유전 상수 및 약 2% 이하의 소산 인자를 가지며, EIA X8R 기준을 충족하는 것을 특징으로 하는 다층 세라믹 칩 캐패시터.13. The multilayer ceramic chip capacitor of claim 12, wherein the capacitor has a dielectric constant of at least about 2000 and a dissipation factor of about 2% or less and meets the EIA X8R criterion. 하기의 단계를 포함하는, 전자 부품을 형성하기 위한 방법:A method for forming an electronic component, comprising the following steps: a. i. 제 1항의 페이스트를 포함하는 산화물 함유 유전성 물질, 및a. i. An oxide-containing dielectric material comprising the paste of claim 1, and ii. Ag, Au, Pd, 및 Pt 이외의 전이 금속으로 이루어진 그룹으로부터 선택된 적어도 하나의 금속을 포함하는 금속-함유 전극 페이스트   ii. Metal-containing electrode paste comprising at least one metal selected from the group consisting of transition metals other than Ag, Au, Pd, and Pt 의 층들을    Layers of iii. 기판   iii. Board 상에 교호적으로 도포하여 스택을 형성하고,    Applied alternately onto the to form a stack, b. 전극 금속을 소결시키고, 유전성 물질을 융합시키기에 충분한 온도로 약 10-8 기압 이하의 부분적 산소 압력을 갖는 분위기에서 스택을 소성시키는 단계.b. Sintering the electrode metal and firing the stack in an atmosphere having a partial oxygen pressure of about 10 −8 atmospheres or less at a temperature sufficient to fuse the dielectric material. 하기의 단계를 포함하는 전자 부품을 형성하기 위한 방법:A method for forming an electronic component comprising the following steps: a. i. 제 1항의 페이스트를 포함하는 산화물 함유 유전성 물질, 및a. i. An oxide-containing dielectric material comprising the paste of claim 1, and ii. Pd, Pt, 및 Pd-Ag 합금으로 이루어진 그룹으로부터 선택된 적어도 하나의 금속을 포함하는 금속-함유 전극 페이스트   ii. Metal-containing electrode paste comprising at least one metal selected from the group consisting of Pd, Pt, and Pd-Ag alloys 의 층들을    Layers of iii. 기판   iii. Board 상에 교호적으로 도포하여 스택을 형성하고,    Applied alternately onto the to form a stack, b. 전극 금속을 소결시키고, 유전성 물질을 융합시키기에 충분한 온도로 스택을 소성시키는 단계. b. Sintering the electrode metal and firing the stack to a temperature sufficient to fuse the dielectric material. 제 15항에 있어서, 전극 페이스트가 약 99:1-7:3의 중량비를 갖는 Pd-Ag 합금을 포함하는 것을 특징으로 하는 방법. The method of claim 15, wherein the electrode paste comprises a Pd-Ag alloy having a weight ratio of about 99: 1-7: 3. 제 15항에 있어서, 소성이 약 10-12 - 10-8 기압의 부분적 산소 압력을 갖는 분위기에서 수행되는것을 특징으로 하는 방법. 16. The method of claim 15, wherein firing is performed in an atmosphere having a partial oxygen pressure of about 10 -12-10 -8 atmospheres. 하기의 단계를 포함하는, X8R 특성을 갖는 다층 세라믹 칩 캐패시터를 제조 하기 위한 방법:A method for manufacturing a multilayer ceramic chip capacitor having X8R characteristics, comprising the following steps: 하기의 단계를 포함하는, X8R 특성을 갖는 다층 세라믹 칩 캐패시터를 제조하기 위한 방법이다:A method for manufacturing a multilayer ceramic chip capacitor having X8R characteristics, comprising the following steps: a. 하기를 포함하는 유전성 물질을 제공하고:a. Providing a dielectric material comprising: i. BaTiO3, 및 하기에서는 BaTiO3의 100 몰 부 당:i. BaTiO 3 , and in the following, per 100 mole parts of BaTiO 3 : ii. 약 0.01-2 몰 부의 ZrO2, ii. About 0.01-2 moles of ZrO 2, iii. 약 1-6 몰 부의 BaCO3, iii. About 1-6 moles of BaCO 3 , iv. 약 0.05- 0.5 몰 부의 MnCO3, iv. About 0.05-0.5 mole parts of MnCO 3 , v. 약 0.01-0.4 몰 부의 MoO3, v. About 0.01-0.4 mole parts of MoO 3 , vi. 약 0.05-2.5 몰 부의 MgO,   vi. About 0.05-2.5 molar parts of MgO, vii. 약 0.5-7 몰 부의 Y2O3, 및vii. About 0.5-7 mole parts of Y 2 O 3 , and viii. 약 0.3-4 몰 부의 SiO2.viii. About 0.3-4 mole parts of SiO 2 . b. 전이 금속을 포함하는 내부 전극 물질의 층과 상기 유전성 물질의 교호적으로 스택된 층을 형성하며,b. Forming an alternatingly stacked layer of internal dielectric material and a layer of internal electrode material comprising a transition metal, c. 전극 물질을 소결시키고 유전성 물질을 융합시키기에 충분한 온도로 대기에서 스택을 소성시키는 단계.c. Firing the stack in the atmosphere to a temperature sufficient to sinter the electrode material and fuse the dielectric material. 제 18항에 있어서, 내부 전극 물질이 Ag, Au, Pd, 또는 Pt 이외의 전이 금속 을 포함하고, 기압이 약 10-8 이하의 부분적 상소 압력을 갖는 것을 특징으로 하는 방법. The method of claim 18, wherein the internal electrode material comprises a transition metal other than Ag, Au, Pd, or Pt, and the atmospheric pressure has a partial appeal pressure of about 10 −8 or less. 제 18항에 있어서, 내부 전극 물질이 Pd, Pt, 및 Pd-Ag 합금, 및 이들의 조합으로 이루어진 그룹으로부터 선택된 전이 금속을 포함하는 것을 특징으로 하는 방법. 19. The method of claim 18, wherein the internal electrode material comprises a transition metal selected from the group consisting of Pd, Pt, and Pd-Ag alloys, and combinations thereof.
KR1020097014887A 2007-01-17 2007-01-17 X8r dielectric composition for use with nickel electrodes KR101474036B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2007/060603 WO2008088552A2 (en) 2007-01-17 2007-01-17 X8r dielectric composition for use with nickel electrodes

Publications (2)

Publication Number Publication Date
KR20100014318A true KR20100014318A (en) 2010-02-10
KR101474036B1 KR101474036B1 (en) 2014-12-18

Family

ID=39636523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097014887A KR101474036B1 (en) 2007-01-17 2007-01-17 X8r dielectric composition for use with nickel electrodes

Country Status (4)

Country Link
JP (1) JP4942822B2 (en)
KR (1) KR101474036B1 (en)
CN (1) CN101589004A (en)
WO (1) WO2008088552A2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682527B1 (en) 2015-10-03 2016-12-06 (주)마이크로텍시스템 touch keypad combined mouse using thin type haptic module
KR20170081979A (en) * 2016-01-05 2017-07-13 삼성전기주식회사 Dielectric ceramic composition and multilayer ceramic capacitor comprising the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908415B (en) * 2010-08-03 2012-05-09 广东风华高新科技股份有限公司 Preparation method of X8R-property slice type multilayer ceramic capacitor
CN102020465A (en) * 2010-11-04 2011-04-20 仙桃市中星电子材料有限公司 Multilayered ceramic capacitor medium ceramic material with reducing resistance
JP2015065455A (en) * 2014-11-13 2015-04-09 株式会社村田製作所 Three-terminal capacitor
US9236188B1 (en) * 2015-02-23 2016-01-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR102005291B1 (en) * 2015-02-27 2019-07-30 페로 코포레이션 Low-K and Mid-K LTCC dielectric compositions and devices
CN106518066A (en) * 2016-10-18 2017-03-22 佛山慧创正元新材料科技有限公司 A modifier used for a BaTiO3-based middle- and high-voltage porcelain capacitor material and applications thereof
JP6853606B2 (en) * 2017-08-10 2021-03-31 株式会社ノリタケカンパニーリミテド Conductive paste

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137776A (en) * 1990-09-27 1992-08-11 The United States Of America As Represented By The Secretary Of The Navy Metal-coated, ordered void piezoelectric ceramic material
US5187638A (en) * 1992-07-27 1993-02-16 Micron Technology, Inc. Barrier layers for ferroelectric and pzt dielectric on silicon
US5422190A (en) * 1993-01-22 1995-06-06 Ferro Corporation Via fill paste and method of using the same containing specific amounts of silver, gold and refractory oxides
US5361187A (en) * 1993-03-11 1994-11-01 Ferro Corporation Ceramic dielectric compositions and capacitors produced therefrom
JP3091192B2 (en) * 1998-07-29 2000-09-25 ティーディーケイ株式会社 Dielectric porcelain composition and electronic component
US6185087B1 (en) * 1999-04-08 2001-02-06 Kemet Electronics Corp. Multilayer ceramic chip capacitor with high reliability compatible with nickel electrodes
JP3348081B2 (en) * 1999-10-19 2002-11-20 ティーディーケイ株式会社 Dielectric porcelain composition and electronic component
JP3340723B2 (en) * 1999-12-01 2002-11-05 ティーディーケイ株式会社 Method for producing dielectric porcelain composition
JP3361091B2 (en) * 2000-06-20 2003-01-07 ティーディーケイ株式会社 Dielectric porcelain and electronic components
JP2002201064A (en) * 2000-12-27 2002-07-16 Nippon Chemicon Corp Dielectric ceramic composition, multilayer ceramic capacitor and its production method
JP2007022819A (en) * 2005-07-12 2007-02-01 Tdk Corp Dielectric porcelain composition and electronic parts

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682527B1 (en) 2015-10-03 2016-12-06 (주)마이크로텍시스템 touch keypad combined mouse using thin type haptic module
KR20170081979A (en) * 2016-01-05 2017-07-13 삼성전기주식회사 Dielectric ceramic composition and multilayer ceramic capacitor comprising the same

Also Published As

Publication number Publication date
WO2008088552A2 (en) 2008-07-24
JP4942822B2 (en) 2012-05-30
JP2010516603A (en) 2010-05-20
KR101474036B1 (en) 2014-12-18
CN101589004A (en) 2009-11-25
WO2008088552A3 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
US7541306B2 (en) X8R dielectric composition for use with nickel electrodes
US8305731B2 (en) Lead and cadmium free, low temperature fired X7R dielectric ceramic composition and method of making
KR101288893B1 (en) Cog dielectric composition for use with copper electrodes
US6828266B1 (en) X7R dielectric composition
KR101474036B1 (en) X8r dielectric composition for use with nickel electrodes
US7521390B2 (en) Ultra low temperature fixed X7R and BX dielectric ceramic composition and method of making
US8114801B2 (en) COG dieletric composition for use with nickel electrodes
US9704650B2 (en) COG dielectric composition for use with nickel electrodes
KR101351150B1 (en) Cog dielectric composition for use with nickel electrodes
JP2019099427A (en) Dielectric composition, electronic component, and laminate electronic component
US7230817B2 (en) Y5V dielectric composition
JP6586507B2 (en) COG dielectric composition for nickel electrodes
TWI437592B (en) Cog dielectric composition for use with nickel electrodes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant