[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20100011121A - 반도체 소자 및 그의 제조 방법 - Google Patents

반도체 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20100011121A
KR20100011121A KR1020080072189A KR20080072189A KR20100011121A KR 20100011121 A KR20100011121 A KR 20100011121A KR 1020080072189 A KR1020080072189 A KR 1020080072189A KR 20080072189 A KR20080072189 A KR 20080072189A KR 20100011121 A KR20100011121 A KR 20100011121A
Authority
KR
South Korea
Prior art keywords
material layer
via hole
layer
semiconductor device
mask
Prior art date
Application number
KR1020080072189A
Other languages
English (en)
Inventor
정오진
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080072189A priority Critical patent/KR20100011121A/ko
Priority to TW098124338A priority patent/TW201005826A/zh
Priority to US12/506,720 priority patent/US20100019390A1/en
Priority to CN200910160835A priority patent/CN101635275A/zh
Publication of KR20100011121A publication Critical patent/KR20100011121A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자 및 그의 제조 방법이 개시된다. 이 방법은, 서로 다른 식각비를 갖는 제1 및 제2 물질층들을 순차적으로 적층하여 형성하는 단계와, 제2 물질층을 패터닝하여 식각 마스크를 형성하는 단계와, 식각 마스크를 이용하여 제1 물질층을 식각하여 비아 홀을 제1 물질층의 내부에 형성하는 단계와, 식각 마스크의 상부에 비아 홀보다 넓은 영역을 노출시키는 감광 마스크를 형성하는 단계와, 감광 마스크를 이용하여 식각 마스크를 식각하는 단계와, 감광 마스크를 제거하는 단계 및 제1 물질층의 상부에 금속 물질을 형성하여 비아 홀을 채우는 단계를 구비하는 것을 특징으로 한다. 그러므로, 깊은 비아 식각 공정에서 발생하는 사이드 웰 언더 컷의 발생을 방지하여 후속하는 산화 장벽막, 장벽 금속막 및 금속층의 형성 공정을 용이하게 할 수 있는 효과를 갖는다.
반도체 소자, 언더 컷, 금속층

Description

반도체 소자 및 그의 제조 방법{Semiconductor device and method for manufacturing the device}
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로서, 특히 비아 홀(via hole)을 갖는 반도체 소자 및 그의 제조 방법에 관한 것이다.
이하, 첨부된 도면들을 참조하여 일반적인 반도체 소자의 제조 방법에 대해 다음과 같이 설명한다.
도 1a 내지 도 1e들은 일반적인 반도체 소자의 제조 방법에 의한 공정 단면도들을 나타낸다.
도 2는 도 1e에 도시된 반도체 소자의 단면 영상을 나타낸다.
도 1a에 도시된 바와 같이 실리콘(silicon) 층(10)상에 산화(oxide)막(12)을 형성하고, 도 1b에 도시된 바와 같이 산화막(12)을 패터닝하여 비아 홀이 형성될 영역(14)을 노출시키는 식각 마스크(12A)를 형성한다. 도 1c에 도시된 바와 같이, 식각 마스크(12A)를 이용하여 실리콘층(10)을 식각하여, 실리콘층(10A)에 비아 홀(16)을 형성한다. 이후, 도 1d에 도시된 바와 같이, 비아 홀(16)에 금속 물질(20)을 매립한 후, 도 1e에 도시된 바와 같이 금속 물질(20)을 평탄화하여, 금속 층(20A)을 형성한다.
전술한 일반적인 반도체 소자의 제조 방법에 의하면, 실리콘 층(10A)과 산화막(12A)이 만나는 계면에서 언더 컷(undercut)(18A 및 18B)이 발생하게 된다. 이와 같은 언더 컷(18A 및 18B)은 후속하는 금속화(metallization) 공정에서 갭필 특성을 악화시켜, 사이드 웰(sidewall) 보이드(void)를 발생시키고, 도전 라인(conductive line)을 형성할 수 없도록 하는 문제를 일으킨다.
본 발명이 이루고자 하는 기술적 과제는, 금속층을 형성할 때 야기될 수 있는 언더 컷의 발생을 방지할 수 있는 반도체 소자 및 그의 제조 방법을 제공하는 데 있다.
상기 과제를 이루기 위한 본 발명에 의한 반도체 소자의 제조 방법은, 서로 다른 식각비를 갖는 제1 및 제2 물질층들을 순차적으로 적층하여 형성하는 단계와, 상기 제2 물질층을 패터닝하여 식각 마스크를 형성하는 단계와, 상기 식각 마스크를 이용하여 상기 제1 물질층을 식각하여 비아 홀을 상기 제1 물질층의 내부에 형성하는 단계와, 상기 식각 마스크의 상부에 상기 비아 홀보다 넓은 영역을 노출시키는 감광 마스크를 형성하는 단계와, 상기 감광 마스크를 이용하여 상기 식각 마스크를 식각하는 단계와, 상기 감광 마스크를 제거하는 단계 및 상기 제1 물질층의 상부에 금속 물질을 형성하여 상기 비아 홀을 채우는 단계로 이루어지는 것이 바람직하다.
상기 다른 과제를 이루기 위한 본 발명에 의한 반도체 소자는, 제1 물질층에 형성된 비아 홀과, 상기 비아 홀보다 넓은 영역을 노출시키며 상기 제1 물질층의 상부에 형성되고, 상기 제1 물질층과 다른 식각비를 갖는 제2 물질층을 패터닝하여 형성된 식각 마스크 및 상기 제1 물질층의 상부에 형성되어 상기 비아 홀을 매립하는 금속층으로 구성되는 것이 바람직하다.
본 발명에 의한 반도체 소자 및 그의 제조 방법은 다마신(damascene) 공정을 이용하여 금속층을 형성하여, 깊은 비아 식각(deep via etching) 공정에서 발생하는 사이드 웰 언더 컷의 발생을 방지하여 후속하는 산화 장벽막, 장벽 금속막 및 금속층의 형성 공정을 용이하게 할 수 있는 효과를 갖는다.
이하, 본 발명의 실시예에 의한 반도체 소자를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 3은 본 발명의 실시예에 의한 반도체 소자의 단면도이다.
도 3을 참조하면, 비아 홀(124)은 제1 물질층(100A)에 형성되어 있다. 식각 마스크(120B)는 비아 홀(124)에 의해 노출된 영역(d1) 보다 넓은 영역(d2)을 노출시키며, 제1 물질층(100A)의 상부에 형성되어 있다. 후술되는 바와 같이, 식각 마스크(120B)는 제1 물질층(100A)과 다른 식각비를 갖는 제2 물질층(120)을 패터닝하여 형성된다.
금속층(150A)은 제1 물질층(100A)의 상부에서 비아 홀(124)을 매립하도록 형성되어 있다. 이때, 비아 홀(124)의 내부에 산화 장벽막(130A)이 더 마련될 수 있다. 산화 장벽막(130A)은 제1 물질층(100A)과 금속층(150A)의 사이에 형성되어 있다.
또한, 비아 홀(124)의 내부에서, 제1 물질층(100A)과 금속층(150A)의 사이에 장벽 금속막(140A)이 형성되어 있다. 이 경우, 산화 장벽막(130A)은 비아 홀(124) 의 내부에서, 제1 물질층(100A)과 장벽 금속막(140A)의 사이에 형성된다. 장벽 금속막(140A)은 금속층(150A)의 금속 물질이 제1 물질층(100A)으로 확산되는 것을 방지하는 역할을 한다.
본 발명에 의하면, 제1 물질층(100A)과 식각 마스크(120B)를 이루는 제2 물질층은 서로 다른 식각비를 가지며, 예를 들어, 제1 물질층(100A)은 실리콘층일 수 있고, 제2 물질층은 배선 공정(BEOL:Back End Of the Line)의 산화막일 수 있다.
전술한 본 발명에 의한 금속층(150A)은 비 보시(non-Bosch) 공정에 의해 형성되는 비아(via)일 수도 있고, 시스템 인 패키지(SIP:System In Package)에서 실리콘층을 관통하는 깊은 비아(Thru silicon deep via)일 수도 있다. 즉, 본 발명에 의한 반도체 소자는 깊은 비아(deep via) 기술을 기반으로 한 적층형 시스템 집적 회로(IC:Integrated Circuit)에 적용될 수 있다.
이하, 본 발명의 실시예에 의한 반도체 소자의 제조 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 4a 내지 도 4h들은 본 발명의 실시예에 의한 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도들이다.
도 4a를 참조하면, 서로 다른 식각비를 갖는 제1 및 제2 물질층들(100 및 120)을 순차적으로 적층하여 형성한다. 즉, 제1 물질층(100)의 상부에 제2 물질층(120)을 형성한다. 전술한 바와 같이, 제1 물질층(100)은 실리콘층일 수 있고, 제2 물질층(120)은 배선 공정의 산화막일 수 있다.
이후, 도 4b에 도시된 바와 같이, 제2 물질층(120)을 사진 및 식각 공정에 의해 패터닝하여, 비아 홀(124)이 형성될 영역(122)을 노출시키는 식각 마스크(120A)를 형성한다.
이후, 도 4c에 도시된 바와 같이, 식각 마스크(120A)를 이용하여 제1 물질층(100)을 식각하여, 제1 물질층(100A)의 내부에 비아 홀(124)을 형성한다.
이후, 도 4d에 도시된 바와 같이, 식각 마스크(120A)의 상부에 비아 홀(124)의 노출 영역(d1)보다 넓은 영역을(d2) 노출시키는 감광 마스크(160)를 형성한다. 여기서, 감광 마스크(160)는 포토 레지스트에 의해 구현되지만, 본 발명은 이에 국한되지 않고 포토 레지스트 이외의 다른 물질로 마스크(160)를 구현할 수도 있다.
이후, 도 4e에 도시된 바와 같이, 감광 마스크(124)를 이용하여 식각 마스크(120A)를 식각한다.
이후, 도 4f에 도시된 바와 같이, 감광 마스크(160)를 애슁(ashing)에 의해 제거한다.
이후, 도 4g에 도시된 바와 같이, 감광 마스크(160)를 제거한 후에, 비아 홀(124)의 내부에 산화 장벽막(130)을 형성한다. 또한, 비아 홀(124)의 내부에 장벽 금속막(140)을 더 형성할 수 있다. 이 경우, 산화 장벽막(130)은 제1 물질층(100A)의 비아 홀(124)의 상부에 형성되고, 장벽 금속막(140)은 산화 장벽막(130)의 상부에 형성될 수 있다. 예를 들어, 장벽 금속막(140)은 물리적 기상 증착법(PVD:Physical Vapor Deposition)에 의해 TaN, Ta를 산화 장벽막(130)의 상부에 증착하여 형성할 수 있다.
이후, 도 4h에 도시된 바와 같이, 장벽 금속막(140)의 상부에 금속 물 질(150)을 형성하여 비아 홀(124)을 채운다. 예를 들어, 장벽 금속막(140)의 상부에 구리 시드층(미도시)을 형성한 후, 전기 도금법을 이용하여 구리 시드층으로부터 비아 홀(124)을 충분히 채우는 구리층(150)을 형성할 수 있다.
이후, 도 3에 도시된 바와 같이, 식각 마스크(120A)의 상부 면이 노출될 때까지 금속 물질(150)을 화학적 기계적 연마(CMP:Chemical Mechanical Polishing) 공정을 이용하여 평탄화하여 금속층(150A)을 형성할 수 있다.
전술한 바와 같이, 장벽 금속막(140)을 PVD법에 의해 증착할 경우 스텝 커버리지(step coverage)가 좋지 않다. 그러나, 본 발명에서와 같이 식각 마스크(120A)를 감광 마스크(160)에 의해 식각하여 언더 컷의 발생을 미연에 방지하므로, 금속층(150A)을 형성하기 위한 구리 시드층이 장벽 금속막(140)의 상부에 용이하게 증착될 수 있어, 구리 도금 공정에서 보이드(void) 없는 좋은 도전 라인(conductive line)이 형성될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
도 1a 내지 도 1e들은 일반적인 반도체 소자의 제조 방법에 의한 공정 단면도들을 나타낸다.
도 2는 도 1e에 도시된 반도체 소자의 단면 영상을 나타낸다.
도 3은 본 발명의 실시예에 의한 반도체 소자의 단면도이다.
도 4a 내지 도 4h들은 본 발명의 실시예에 의한 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 제1 물질층 120 : 제2 물질층
124 : 비아 홀 160 : 감광 마스크
130 : 산화 장벽막 140 : 장벽 금속막
150 : 금속 물질

Claims (12)

  1. 서로 다른 식각비를 갖는 제1 및 제2 물질층들을 순차적으로 적층하여 형성하는 단계;
    상기 제2 물질층을 패터닝하여 식각 마스크를 형성하는 단계;
    상기 식각 마스크를 이용하여 상기 제1 물질층을 식각하여 비아 홀을 상기 제1 물질층의 내부에 형성하는 단계;
    상기 식각 마스크의 상부에 상기 비아 홀보다 넓은 영역을 노출시키는 감광 마스크를 형성하는 단계;
    상기 감광 마스크를 이용하여 상기 식각 마스크를 식각하는 단계;
    상기 감광 마스크를 제거하는 단계; 및
    상기 제1 물질층의 상부에 금속 물질을 형성하여 상기 비아 홀을 채우는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1 항에 있어서, 상기 반도체 소자의 제조 방법은
    상기 감광 마스크를 제거한 후에, 상기 비아 홀의 내부에 산화 장벽막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1 항에 있어서, 상기 반도체 소자의 제조 방법은
    상기 비아 홀의 내부에 장벽 금속막을 형성하는 단계를 더 구비하는 것을 특 징으로 하는 반도체 소자의 제조 방법.
  4. 제1 항에 있어서, 상기 제1 물질층은 실리콘층인 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제4 항에 있어서, 상기 제2 물질층은 산화막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제1 항에 있어서, 상기 반도체 소자의 제조 방법은
    상기 식각 마스크가 노출될 때까지, 상기 금속 물질을 평탄화하여 금속층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제1 물질층에 형성된 비아 홀;
    상기 비아 홀보다 넓은 영역을 노출시키며 상기 제1 물질층의 상부에 형성되고, 상기 제1 물질층과 다른 식각비를 갖는 제2 물질층을 패터닝하여 형성된 식각 마스크; 및
    상기 제1 물질층의 상부에 형성되어 상기 비아 홀을 매립하는 금속층을 구비하는 것을 특징으로 하는 반도체 소자.
  8. 제7 항에 있어서, 상기 반도체 소자는
    상기 비아 홀의 내부에서, 상기 제1 물질층과 상기 금속층의 사이에 형성된 산화 장벽막을 더 구비하는 것을 특징으로 하는 반도체 소자.
  9. 제7 항에 있어서, 상기 반도체 소자는
    상기 비아 홀의 내부에서, 상기 제1 물질층과 상기 금속층의 사이에 형성되는 장벽 금속막을 더 구비하는 것을 특징으로 하는 반도체 소자.
  10. 제9 항에 있어서, 상기 반도체 소자는
    상기 비아 홀의 내부에서, 상기 제1 물질층과 상기 장벽 금속막의 사이에 형성된 산화 장벽막을 더 구비하는 것을 특징으로 하는 반도체 소자.
  11. 제7 항에 있어서, 상기 제1 물질층은 실리콘층인 것을 특징으로 하는 반도체 소자.
  12. 제7 항에 있어서, 상기 제2 물질층은 산화막인 것을 특징으로 하는 반도체 소자.
KR1020080072189A 2008-07-24 2008-07-24 반도체 소자 및 그의 제조 방법 KR20100011121A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080072189A KR20100011121A (ko) 2008-07-24 2008-07-24 반도체 소자 및 그의 제조 방법
TW098124338A TW201005826A (en) 2008-07-24 2009-07-17 Semiconductor device, semiconductor chip, manufacturing methods thereof, and stack package
US12/506,720 US20100019390A1 (en) 2008-07-24 2009-07-21 Semiconductor device, semiconductor chip, manufacturing methods thereof, and stack package
CN200910160835A CN101635275A (zh) 2008-07-24 2009-07-24 半导体器件、半导体芯片及它们的制造方法和叠层封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080072189A KR20100011121A (ko) 2008-07-24 2008-07-24 반도체 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100011121A true KR20100011121A (ko) 2010-02-03

Family

ID=41594406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080072189A KR20100011121A (ko) 2008-07-24 2008-07-24 반도체 소자 및 그의 제조 방법

Country Status (2)

Country Link
KR (1) KR20100011121A (ko)
CN (1) CN101635275A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077922B (zh) * 2013-01-11 2015-11-18 武汉新芯集成电路制造有限公司 硅中介层制作方法
CN106558533B (zh) * 2015-09-30 2020-03-10 中芯国际集成电路制造(上海)有限公司 导电插塞结构的形成方法

Also Published As

Publication number Publication date
CN101635275A (zh) 2010-01-27

Similar Documents

Publication Publication Date Title
TWI575604B (zh) 半導體裝置及其製造方法
TWI590380B (zh) 一種製造半導體元件內連線結構的方法
CN108461477B (zh) 用于超(跳跃)通孔整合的金属互连
JP2010258215A (ja) 半導体装置及び半導体装置の製造方法
US8404580B2 (en) Methods for fabricating semiconductor devices
JP2010258213A (ja) 半導体装置及び半導体装置の製造方法
CN106057772A (zh) 互连结构及其形成方法
US20170110369A1 (en) Electronic device and method for producing same
JP2008205458A (ja) ２層金属キャップを有する相互接続構造体及びその製造方法
JP2005057277A (ja) ボイド発生が防止される金属配線構造及び金属配線方法
TWI545694B (zh) 形成積體電路之內連線結構的方法及半導體裝置
JP2004179659A (ja) 集積回路におけるダマシン金属導体のためのビア形成
JP2006100571A (ja) 半導体装置およびその製造方法
KR100988783B1 (ko) 반도체 소자 및 그의 제조 방법
KR20100011121A (ko) 반도체 소자 및 그의 제조 방법
KR101782199B1 (ko) 집적 회로 구조 형성 방법 및 반도체 디바이스
KR100643853B1 (ko) 반도체 소자의 다마신 배선 형성 방법 및 이에 의해 제조된반도체 소자
US20040192008A1 (en) Semiconductor device including interconnection and capacitor, and method of manufacturing the same
KR100763760B1 (ko) 반도체 소자 제조 방법
JP4110829B2 (ja) 半導体装置の製造方法
KR100889555B1 (ko) 반도체 소자의 인덕터 제조방법
KR20100051211A (ko) 이미지 센서의 금속배선 형성방법
KR100571409B1 (ko) 반도체 소자의 배선 형성 방법
CN108122820B (zh) 互连结构及其制造方法
US20120264297A1 (en) Method for creating via in ic manufacturing process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application