[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20090119259A - Vertical light emitting diode package and manufacturing method thereof - Google Patents

Vertical light emitting diode package and manufacturing method thereof Download PDF

Info

Publication number
KR20090119259A
KR20090119259A KR20080045186A KR20080045186A KR20090119259A KR 20090119259 A KR20090119259 A KR 20090119259A KR 20080045186 A KR20080045186 A KR 20080045186A KR 20080045186 A KR20080045186 A KR 20080045186A KR 20090119259 A KR20090119259 A KR 20090119259A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
layer
ceramic substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR20080045186A
Other languages
Korean (ko)
Inventor
탁 정
김강호
백종협
이상헌
진정근
전성란
김상묵
이승재
유영문
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR20080045186A priority Critical patent/KR20090119259A/en
Publication of KR20090119259A publication Critical patent/KR20090119259A/en
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 수직형 발광 다이오드 패키지 및 그의 제조방법에 관한 것으로, 사파이어 기판 및 반도체층을 포함하는 발광 다이오드 상부에 시드 금속층 및 도전성 접착층으로 형성된 본딩 금속층을 매개로 내부에 금속이 충진된 비아홀을 포함하는 세라믹 기판을 접합한 후, 상기 사파이어 기판을 제거하고, 상기 발광 다이오드가 역메사 또는 메사 구조를 형성하도록 식각하여 개별 발광 소자를 구현할 수 있다.The present invention relates to a vertical light emitting diode package and a method of manufacturing the same, including a via hole filled with metal therein through a bonding metal layer formed of a seed metal layer and a conductive adhesive layer on the light emitting diode including a sapphire substrate and a semiconductor layer. After bonding the ceramic substrate, the sapphire substrate may be removed, and the light emitting diode may be etched to form a reverse mesa or mesa structure, thereby implementing individual light emitting devices.

본 발명에 의하면, 발광 다이오드 상부에 외부적으로 전기적 소통이 가능한 금속이 충진된 비아홀을 포함한 세라믹 기판을 장착함에 따라 반도체층과 세라믹 기판 사이의 열팽창 계수가 최소화하여 발광 소자의 깨짐 현상이 최소화하고, 가격대비 열전도율을 향상시켜 신뢰성이 향상된 발광 다이오드를 제조할 수 있다.According to the present invention, by mounting a ceramic substrate including a via hole filled with a metal that is capable of external electrical communication on the upper portion of the light emitting diode, the thermal expansion coefficient between the semiconductor layer and the ceramic substrate is minimized, thereby minimizing the breakage of the light emitting device. It is possible to manufacture a light emitting diode having improved reliability by improving the thermal conductivity of the price.

Description

수직형 발광 다이오드 패키지 및 그의 제조방법{vertical light emitting diode package and fabrication method thereof}Vertical light emitting diode package and fabrication method thereof

본 발명은 금속이 충진된 비아홀을 포함하는 세라믹 기판을 질화물 반도체 소자의 상부에 적층하여 상기 세라믹 기판과 반도체 소자의 열 팽창 계수를 최소화하여 소자의 신뢰성이 향상된 수직형 발광 다이오드 패키지 및 그의 제조방법에 관한 것이다.The present invention relates to a vertical light emitting diode package and a method for manufacturing the same, in which a ceramic substrate including a metal-filled via hole is stacked on the nitride semiconductor device to minimize thermal expansion coefficients of the ceramic substrate and the semiconductor device. It is about.

화합물 반도체의 특성을 이용하여 전기적 신호를 빛으로 변환시키는 화합물 반도체 발광소자 즉, LED(Lght Emitting Diode) 또는 레이저 다이오드(Laser diode, LD)와 같은 발광소자들은 조명, 광통신, 다중통신 등의 응용분야에서 많이 연구되고 실용화되고 있다.Compound semiconductor light emitting devices that convert electrical signals to light using characteristics of compound semiconductors, that is, light emitting devices such as LEDs (Lght Emitting Diodes) or laser diodes (LDs), are used in lighting, optical communication, and multiple communication applications. Has been studied and put into practical use.

최근 질화물계(GaN) 반도체를 이용한 발광소자(LED)가 백열등, 형광등, 수은등과 같은 기존의 광원을 대체할 수 있다는 전망이 형성되면서, 고출력 발광소자(LED)에 대한 연구가 진행되고 있다.Recently, as a light emitting device (LED) using a nitride-based (GaN) semiconductor can be replaced by a conventional light source such as an incandescent lamp, a fluorescent lamp, a mercury lamp, research on a high power light emitting device (LED) is being conducted.

일반적으로 질화물계(GaN) 발광소자를 제조하기 위해서는 도 1a 내지 도 1d에서 도시한 바와 같이 사파이어 기판(100)의 상부에 버퍼층(112), N형 질화갈륨 반도체층(114), 활성층(116) 및 P형 질화갈륨 반도체층(118)을 순차적으로 적층(도 1a)하고, 상기 P형 질화갈륨 반도체층(118)의 상부에 투명전극(120)을 증착(도 1b)한 후, 플리즈마 식각을 통해 상기 N형 질화갈륨 반도체층(114)의 일부 영역이 드러나도록 에칭을 실시(도 1c)하고, 상기 드러난 N형 질화갈륨 반도체층(114) 또는 P형 질화갈륨 반도체층(118)의 상부에 N형(140) 또는 P형(130) 패드전극을 형성(도 1d)하여 제작하였다.In general, in order to fabricate a nitride (GaN) light emitting device, as shown in FIGS. 1A to 1D, the buffer layer 112, the N-type gallium nitride semiconductor layer 114, and the active layer 116 are disposed on the sapphire substrate 100. And sequentially depositing the P-type gallium nitride semiconductor layer 118 (FIG. 1A), depositing the transparent electrode 120 on the P-type gallium nitride semiconductor layer 118 (FIG. 1B), and then etching the plasma. Etching is performed so that a portion of the N-type gallium nitride semiconductor layer 114 is exposed (FIG. 1C), and an upper portion of the exposed N-type gallium nitride semiconductor layer 114 or the P-type gallium nitride semiconductor layer 118. The pad electrode was formed on the N-type 140 or P-type 130 (FIG. 1D).

상기의 방법으로 제작된 발광소자의 경우 고출력 동작 시 전류 확산저항이 커져서 광 출력이 낮아지며, 고전류 인가 시 발광소자에서 발생하는 열이 사파이어 기판을 통해 원활하게 제거되지 못하기 때문에 소자의 안정성이 낮아지는 문제가 발생하게 된다. In the case of the light emitting device manufactured by the above method, the light output is decreased due to the increase of the current diffusion resistance during the high output operation, and the stability of the device is lowered because the heat generated from the light emitting device is not smoothly removed through the sapphire substrate when the high current is applied. Problems will arise.

상기의 단점을 극복하기 위해 최근 플립칩(Flip chip) 방법을 이용한 발광소자가 제작되고 있으나, 상기 플립칩 발광 소자의 경우에는 열특성이 기존방법에 비해 개선되는 장점이 있는 반면 제조공정이 복잡하고 활성층에서 방출된 빛이 사파이어 기판을 투과하는 동안 많은 양이 상기 사파이어 기판에 흡수되어 광 효율이 감소하는 단점이 있다.In order to overcome the above disadvantages, a light emitting device using a flip chip method has been recently manufactured. However, the flip chip light emitting device has an advantage of improving thermal characteristics compared to the conventional method, but the manufacturing process is complicated. While light emitted from the active layer penetrates the sapphire substrate, a large amount is absorbed by the sapphire substrate, which reduces the light efficiency.

본 발명은 종래 기술의 문제점을 해결하기 위하여 낮은 열전도성을 갖는 사파이어 기판을 제거하고, 내부에 금속이 충진된 비아홀을 포함하는 세라믹 기판을 장착하여, 질화갈륨 반도체층과 세라믹 기판 사이의 열 팽창계수를 최소화하고, 열전도율을 향상시켜 신뢰성 있는 수직형 발광 다이오드 패키지 및 그의 제조방법을 제공하는 데에 목적이 있다.In order to solve the problems of the prior art, the present invention removes a sapphire substrate having low thermal conductivity, and mounts a ceramic substrate including a via hole filled with a metal therein, thereby providing a thermal expansion coefficient between the gallium nitride semiconductor layer and the ceramic substrate. The purpose of the present invention is to provide a reliable vertical light emitting diode package and a method of manufacturing the same by minimizing and improving thermal conductivity.

상기 목적을 달성하기 위하여 본 발명의 수직형 발광 다이오드 패키지 및 그의 제조방법은 질화갈륨 반도체층의 상부에 비아홀을 구비한 세라믹 기판을 본딩하여 발광소자를 구성함으로써 상기 반도체층과 세라믹 기판 사이의 열 팽창계수를 최소화하여 광 효율을 향상시킬 수 있다.In order to achieve the above object, the vertical light emitting diode package and a method of manufacturing the same according to the present invention bond a ceramic substrate having via holes on a gallium nitride semiconductor layer to form a light emitting device, thereby thermal expansion between the semiconductor layer and the ceramic substrate. It is possible to improve the light efficiency by minimizing the coefficient.

본 발명은 수직형 발광 다이오드에 관한 것으로 하면에 텍스처링 구조를 형성하고, 서로 다른 타입의 반도체층 및 활성층을 포함하고, 역메사 또는 메사 구조를 갖는 발광 다이오드를 포함하고, 상기 발광 다이오드 상부에 적층되며, 전극 및 반사막으로 구성된 오믹 컨택층를 포함한다. 그리고, 상기 오믹 컨택층을 내부에 포함하며, 시드 금속층 및 도전 접착층으로 구성된 본딩 금속층을 포함하며, 상기 본딩 금속층의 상부에 적층되며, 내부에 금속으로 충진 된 비아홀을 포함하는 세라 믹 기판을 포함하는 것이 바람직하다.The present invention relates to a vertical light emitting diode, which forms a texturing structure on a lower surface, includes a semiconductor layer and an active layer of different types, includes a light emitting diode having an inverted mesa or mesa structure, and is stacked on top of the light emitting diode. And an ohmic contact layer composed of an electrode and a reflective film. And a ceramic substrate including a ohmic contact layer therein, a bonding metal layer including a seed metal layer and a conductive adhesive layer, stacked on top of the bonding metal layer, and including a via hole filled with a metal therein. It is preferable.

본 발명에서 상기 발광 다이오드는 측면에 보호 박막층을 포함하는 것이 바람직하다.In the present invention, the light emitting diode preferably includes a protective thin film layer on its side.

본 발명에서 상기 보호 박막층은 실리콘 옥사이드(SiO2) 또는 실리콘 나이트라이드(Si3N4)로 이루어지는 것이 바람직하다.In the present invention, the protective thin film layer is preferably made of silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ).

본 발명에서 상기 반사성 오믹 컨택층은 인듐주석산화물(ITO), 인듐 산화물, 주석 산화물, 실리콘옷사이드(SiO2), 실리콘 나이트라이드(Si3N4), 알루미늄 산화물, 티타늄 산화물, 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh) 및 이리듐(Ir) 중 선택되는 하나 이상의 물질로 형성되는 것이 바람직하다.In the present invention, the reflective ohmic contact layer may be formed of indium tin oxide (ITO), indium oxide, tin oxide, silicon cloth side (SiO 2 ), silicon nitride (Si 3 N 4 ), aluminum oxide, titanium oxide, silver (Ag). At least one selected from nickel (Ni), aluminum (Al), titanium (Ti), palladium (Pd), platinum (Pt), ruthenium (Ru), gold (Au), rhodium (Rh), and iridium (Ir) It is preferably formed of a material.

본 발명에서 상기 비아홀은 구리(Cu), 동탄(CuW), 알루미늄(Al), 금(Au) 및 은(Ag) 중 선택되는 하나 이상의 금속으로 충진되는 것이 바람직하다.In the present invention, the via hole is preferably filled with at least one metal selected from copper (Cu), copper (CuW), aluminum (Al), gold (Au), and silver (Ag).

본 발명에서 상기 시드 금속층은 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 탄탈륨(Ta), 구리(Cu), 텅스텐(W), 텅스텐티타늄 합금(WTi) 및 몰리부덴(Mo) 중 선택되는 하나 이상의 금속으로 형성되는 것이 바람직하다.In the present invention, the seed metal layer is silver (Ag), nickel (Ni), aluminum (Al), titanium (Ti), palladium (Pd), platinum (Pt), ruthenium (Ru), gold (Au), rhodium (Rh) ), Iridium (Ir), tantalum (Ta), copper (Cu), tungsten (W), tungsten titanium alloy (WTi) and molybdenum (Mo).

본 발명에서 상기 도전성 접착층은 필라듐인듐화합물(Pd/In), 팔라듐주석화합물(Pd/Sn), 금주석화합물(Au-Sn), 주석(Sn), 인듐(In), 금(Au), 금은화합물(Au/Ag) 및 납주석화합물(Pb-Sn) 중 선택되는 하나 또는 하나 이상의 금속으로 형성되는 것이 바람직하다.In the present invention, the conductive adhesive layer is a palladium indium compound (Pd / In), palladium tin compound (Pd / Sn), tin tin compound (Au-Sn), tin (Sn), indium (In), gold (Au), It is preferably formed of one or more metals selected from gold and silver compounds (Au / Ag) and lead tin compounds (Pb-Sn).

본 발명에서 상기 세라믹 기판은 질화붕소(BN), 알루미나(Alumina), 질화알루미늄(AlN), 베릴륨 옥사이드(BeO) 및 글라스 세라믹(glass ceramic) 중 선택되는 물질로 형성되는 것이 바람직하다.In the present invention, the ceramic substrate is preferably formed of a material selected from boron nitride (BN), alumina (Alumina), aluminum nitride (AlN), beryllium oxide (BeO) and glass ceramic (glass ceramic).

또한, 본 발명은 수직형 발광 다이오드 패키지 제조방법에 관한 것으로, 기판 및 반도체층을 포함하는 발광 다이오드의 상부에 전극 및 반사막으로 형성된 오믹 컨택층을 적층하는 단계을 포함하고, 상기 오믹 컨택층을 내부에 포함하여, 시드 금속층 및 도전성 접착층으로 형성되는 본딩 금속층을 적층하는 단계을 포함한다. 그리고, 상기 본딩 금속층의 상부에 금속으로 충진 된 비아홀을 포함하는 세라믹 기판을 적층하는 단계을 포함하며, 상기 기판을 제거하고, 상기 반도체층을 트렌치형으로 식각하여 개별 발광 소자를 생성하는 단계를 포함하는 것이 바람직하다.The present invention also relates to a method of manufacturing a vertical light emitting diode package, comprising stacking an ohmic contact layer formed of an electrode and a reflective film on top of a light emitting diode including a substrate and a semiconductor layer, wherein the ohmic contact layer is disposed therein. And laminating a bonding metal layer formed of a seed metal layer and a conductive adhesive layer. And laminating a ceramic substrate including a via hole filled with a metal on top of the bonding metal layer, removing the substrate, and etching the semiconductor layer in a trench to create individual light emitting devices. It is preferable.

본 발명에서 상기 개별 발광 소자를 생성한 후, 상기 개별 발광 소자의 측면에 보호 박막층을 형성하는 단계를 더 포함하는 것이 바람직하다.In the present invention, after generating the individual light emitting device, it is preferable to further include forming a protective thin film layer on the side of the individual light emitting device.

본 발명에서 상기 개별 발광 소자의 하부에 노출된 반도체층은 텍스처링 구조를 형성하는 단계를 더 포함하는 것이 바람직하다.In the present invention, it is preferable that the semiconductor layer exposed under the individual light emitting device further includes forming a texturing structure.

본 발명에서 상기 텍스처링 구조는 나노 임프린팅법, 리소그래피법 및 레이저 홀로그라피법 중 선택되는 하나의 방법으로 패터닝 후 건식 식각을 통해 형성하거나 습식 화학 에칭법을 통해 형성하는 것이 바람직하다.In the present invention, the texturing structure is preferably formed by dry etching after patterning or by wet chemical etching in one of the methods selected from nanoimprinting, lithography, and laser holography.

본 발명에 의하면 충진 금속으로 채워진 비아홀이 형성된 세라믹 기판을 반도체층의 상부에 적층하고 낮은 열전도성을 갖는 사파이어 기판을 제거함으로써 가격대비 우수한 열전도율을 나타내는 효과가 있다.According to the present invention, a ceramic substrate having a via hole filled with a filling metal is stacked on the semiconductor layer, and a sapphire substrate having low thermal conductivity is removed, thereby exhibiting excellent thermal conductivity.

또한, 세라믹 기판 내에 비아홀을 금속으로 충진하여 외부와 전기적 소통이 가능하도록 구현함에 따라, 반도체층과 세라믹 기판 사이의 열팽창 계수를 최소화하여 발광소자의 신뢰성을 향상시키는 효과가 있다.In addition, since the via hole is filled with a metal in the ceramic substrate to enable electrical communication with the outside, the thermal expansion coefficient between the semiconductor layer and the ceramic substrate is minimized, thereby improving reliability of the light emitting device.

그리고, 세라믹 기판을 사용하여 대면적으로 생산할 수 있으며, 반도체층 하부에 트렌치 형성 공정을 통해 간단하게 발광 소자를 개별적으로 분리함에 따라 저렴한 비용으로 발광 소자를 제조함과 동시에 다양한 발광 소자의 응용이 가능한 효과가 있다.In addition, a large area can be produced using a ceramic substrate, and the light emitting devices can be manufactured at low cost by simply separating the light emitting devices individually through a trench forming process under the semiconductor layer, and at the same time, various light emitting devices can be applied. It works.

본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명하기로 한다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Preferred embodiments of the present invention will be described with reference to the accompanying drawings. In adding reference numerals to components of the following drawings, it is determined that the same components have the same reference numerals as much as possible even if displayed on different drawings, and it is determined that they may unnecessarily obscure the subject matter of the present invention. Detailed descriptions of well-known functions and configurations will be omitted.

도 2a 내지 도 2h는 본 발명의 일 실시 예에 따른 비아홀을 포함하는 세락믹 기판으로 구성된 수직형 발광 다이오드의 제작방법을 나타낸 도면이다.2A to 2H illustrate a method of manufacturing a vertical light emitting diode including a ceramic substrate including a via hole according to an exemplary embodiment of the present invention.

도 2a를 참조하면, 발광 다이오드의 성장용 기판(200)상에 버퍼층 및 undoped-GaN층(212), n형 반도체층(214), 활성층(216) 및 p형 반도체층(218)을 순차적으로 적층한다. Referring to FIG. 2A, a buffer layer, an undoped-GaN layer 212, an n-type semiconductor layer 214, an active layer 216, and a p-type semiconductor layer 218 are sequentially formed on a substrate 200 for growing a light emitting diode. Laminated.

상기 발광 다이오드 성장용 기판(200)은 사파이어 기판을 사용할 수 있으며, 상기 n형 반도체층(214) 및 p형 반도체층(218)은 질화물 반도체층을 사용할 수 있으며, 더욱 바람직하게는 질화갈륨(GaN) 반도체층을 사용할 수 있다. 또한, 상기 p형 반도체층(218)의 상부에 n형 반도체층을 한번 더 성장할 수도 있다.The light emitting diode growth substrate 200 may use a sapphire substrate, and the n-type semiconductor layer 214 and the p-type semiconductor layer 218 may use a nitride semiconductor layer, and more preferably gallium nitride (GaN). ) A semiconductor layer can be used. In addition, the n-type semiconductor layer may be grown once more on the p-type semiconductor layer 218.

도 2b를 참조하면, 상기 도 2a의 p형 반도체층(218)의 상부에 p형 전극 및 반사막을 포함하는 반사성 오믹 컨택층(220)을 적층한다. Referring to FIG. 2B, a reflective ohmic contact layer 220 including a p-type electrode and a reflective film is stacked on the p-type semiconductor layer 218 of FIG. 2A.

상기 오믹 컨택층(220)은 은(Ag), 알루미늄(Al) 등의 전도성 금속을 포함하며, 다양한 구조를 선택하여 구성할 수 있다. The ohmic contact layer 220 includes a conductive metal such as silver (Ag) or aluminum (Al), and may be configured by selecting various structures.

더욱 자세하게, 인듐주석산화물(ITO), 인듐 산화물, 주석 산화물, 실리콘옷사이드(SiO2), 실리콘 나이트라이드(Si3N4), 알루미늄 산화물, 티타늄 산화물, 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh) 및 이리듐(Ir) 중 선택되는 하나 이상의 물질로 형성할 수 있으며, 적어도 하나 이상의 층으로 구성할 수 있다.More specifically, indium tin oxide (ITO), indium oxide, tin oxide, silicon cloth side (SiO 2 ), silicon nitride (Si 3 N 4 ), aluminum oxide, titanium oxide, silver (Ag), nickel (Ni), It may be formed of one or more materials selected from aluminum (Al), titanium (Ti), palladium (Pd), platinum (Pt), ruthenium (Ru), gold (Au), rhodium (Rh) and iridium (Ir). And at least one layer.

도 2c를 참조하면, p형 반도체층의 본딩 금속을 용이하게 접합하기 위하여 상기 도 2b의 오믹 컨택층(220) 상에 본딩 금속층(230)을 적층한다.Referring to FIG. 2C, the bonding metal layer 230 is stacked on the ohmic contact layer 220 of FIG. 2B to easily bond the bonding metal of the p-type semiconductor layer.

상기 본딩 금속층(230)은 비아홀이 형성된 세라믹 기판과 상기 p형 반도체층(218)의 접합을 매개하며, 시드 금속층(232)과 도전성 접착층(234)으로 형성할 수 있다.The bonding metal layer 230 mediates the bonding between the ceramic substrate having the via hole and the p-type semiconductor layer 218 and may be formed of the seed metal layer 232 and the conductive adhesive layer 234.

상기 시드 금속층(232)은 내부에 오믹 컨택층(220)을 포함하며 형성하고, 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 탄탈륨(Ta), 구리(Cu), 텅스텐(W), 텅스텐티타늄 합금(WTi) 및 몰리부덴(Mo) 중 선택되는 하나 이상의 금속으로 형성된 하나 이상의 층으로 형성하는 것이 바람직하다.The seed metal layer 232 includes an ohmic contact layer 220 therein, and includes silver (Ag), nickel (Ni), aluminum (Al), titanium (Ti), palladium (Pd), and platinum (Pt). , Ruthenium (Ru), gold (Au), rhodium (Rh), iridium (Ir), tantalum (Ta), copper (Cu), tungsten (W), tungsten titanium alloy (WTi) and molybdenum (Mo) It is preferred to form one or more layers formed of one or more metals.

상기 도전성 접착층(234)은 필라듐인듐화합물(Pd/In), 팔라듐주석화합물(Pd/Sn), 금주석화합물(Au-Sn), 주석(Sn), 인듐(In), 금(Au), 팔라듐금화합물(Pd/Au) 및 납주석화합물(Pb-Sn) 중 선택되는 물질로 형성할 수 있다.The conductive adhesive layer 234 may include a palladium indium compound (Pd / In), a palladium tin compound (Pd / Sn), a tin compound (Au-Sn), tin (Sn), indium (In), gold (Au), It may be formed of a material selected from a palladium gold compound (Pd / Au) and lead tin compound (Pb-Sn).

도 2d를 참조하면, 상기 도 2c에서 제작된 발광 다이오드(210)와 비아홀(242)이 형성된 세라믹 기판(240)을 본딩 금속층(230)을 사용하여 접합한 도면으로써, 상기 세라믹 기판(240)은 열전도도가 100W/mK 이상인 절연 물질로 형성하며, 질화붕소(BN), 알루미나(Alumina), 질화알루미늄(AlN), 베릴륨 옥사이드(BeO) 및 글라스 세라믹(glass ceramic) 중 선택되는 물질로 형성할 수 있다. 더욱 바람직하게는, 가격 대비 열전도도가 우수하고, 질화갈륨(GaN)층과 열 팽창계수 차이가 작으며 대면적에도 사용 가능한 질화알루미늄(AlN)을 사용할 수 있다.Referring to FIG. 2D, the ceramic substrate 240 having the light emitting diode 210 and the via hole 242 formed in FIG. 2C is bonded to each other using the bonding metal layer 230. It may be formed of an insulating material having a thermal conductivity of 100 W / mK or more, and may be formed of a material selected from boron nitride (BN), alumina, aluminum nitride (AlN), beryllium oxide (BeO), and glass ceramic. have. More preferably, aluminum nitride (AlN), which has excellent thermal conductivity for the cost, has a small difference in coefficient of thermal expansion with a gallium nitride (GaN) layer, and can be used in a large area, may be used.

그리고, 상기 비아홀(242)은 상기 세라믹 기판(240)에 다수 개 형성되며, 내부가 금속으로 충진되어 발광 다이오드를 외부와 전기적으로 소통시킬 수 있다. 상 기 세라믹 기판(240)에 비아홀(242)을 형성하는 방법은 하기의 도 3a 내지 도 3e를 참조한다.In addition, a plurality of via holes 242 may be formed in the ceramic substrate 240, and an inside thereof may be filled with a metal to electrically communicate the light emitting diodes with the outside. A method of forming the via hole 242 in the ceramic substrate 240 is described with reference to FIGS. 3A to 3E below.

또한, 상기 세라믹 기판(240)과 상기 발광 다이오드(210) 상부에 형성된 본딩 금속층(230)을 접합하기 위하여, 상기 세라믹 기판(240)에 시드 금속층(244) 및 도전성 접착층(246)을 순차적으로 적층 할 수 있다. 이에 따라, 상기 세라믹 기판(240)을 상기 발광 본딩 금속층(230)에 접합할 경우에, 상기 본딩 금속층(230)의 도전성 접착층(234)과 상기 세라믹 기판(240)에 적층된 도전성 접착층(246)이 부착되어 형성된다. In addition, in order to bond the ceramic substrate 240 and the bonding metal layer 230 formed on the light emitting diode 210, a seed metal layer 244 and a conductive adhesive layer 246 are sequentially stacked on the ceramic substrate 240. can do. Accordingly, when the ceramic substrate 240 is bonded to the light emitting bonding metal layer 230, the conductive adhesive layer 234 of the bonding metal layer 230 and the conductive adhesive layer 246 stacked on the ceramic substrate 240 are formed. It is attached and formed.

그리고, 상기 세라믹 기판(240)에 적층되는 시드 금속층(244) 및 도전성 접착층(246)은 상기 본딩 금속층(230)의 시드 금속층(232) 및 도전성 접착층(234)과 동일한 물질로 형성할 수 있으며, 상기 도전성 접착층(246, 234)는 상기 세라믹 기판(240) 또는 시드 금속층(232)의 상부 중 선택하여 한곳에만 형성할 수도 있다.The seed metal layer 244 and the conductive adhesive layer 246 stacked on the ceramic substrate 240 may be formed of the same material as the seed metal layer 232 and the conductive adhesive layer 234 of the bonding metal layer 230. The conductive adhesive layers 246 and 234 may be formed on only one of the ceramic substrate 240 or the top of the seed metal layer 232.

도 2e를 참조하면, 질화갈륨계 발광 다이오드의 깨짐 현상을 가져올 수 있는 상기 발광 다이오드 성장용 기판(200) 즉, 사파이어 기판을 제거하는 도면으로써, 상기 사파이어 기판은 레이저 광을 통해 제거할 수 있다.Referring to FIG. 2E, the sapphire substrate may be removed by laser light by removing the light emitting diode growth substrate 200, that is, the sapphire substrate, which may cause the gallium nitride-based light emitting diode to be broken.

도 2f를 참조하면, 상기 사파이어 기판(200)을 제거하여 노출된 부분에 패터닝을 형성하고 발광 다이오드(210)의 일부 영역을 플리즈마 건식 식각법을 이용하여 역메사 또는 메사 형태를 이루도록 식각 함에 따라 상기 도 2e에서 형성된 발광 다이오드(210)를 개별 소자로 분리할 수 있도록 한다. Referring to FIG. 2F, the sapphire substrate 200 is removed to form patterning on the exposed portion, and a portion of the light emitting diode 210 is etched to form an inverted mesa or mesa shape by using a plasma dry etching method. The light emitting diode 210 formed in FIG. 2E may be separated into individual devices.

이때, 상기 발광 다이오드(210)는 역메사 또는 메사의 형태를 나타내며, 상 기 발광 다이오드(210)와 비아홀을 포함하는 세라믹 기판(240)을 적층 한 후, 식각을 실행함으로써, 고분자 유기 화합물 등 별도의 충진 물질 및 충진 공정 없이 발광 다이오드의 깨짐 현상을 방지할 수 있다.In this case, the light emitting diode 210 may have a shape of reverse mesa or mesa, and after laminating the light emitting diode 210 and the ceramic substrate 240 including the via hole, etching is performed to separate the polymer organic compound and the like. It is possible to prevent the cracking phenomenon of the light emitting diode without the filling material and the filling process.

그리고, 상기 식각되는 부분의 발광 다이오드(210)는 차후 쇼트 현상을 방지할 수 있도록 모두 에칭하여 제거하여 하며, 상기 식각 된 발광 다이오드(210) 측면에는 실리콘 옥사이드(SiO2) 또는 실리콘 나이트라이드(Si3N4)로 형성되는 보호막(250)을 증착할 수 있다. In addition, the light emitting diodes 210 of the etched portions are all removed by etching so as to prevent a short-circuit phenomenon later, and silicon oxide (SiO 2 ) or silicon nitride (Si) is formed on the etched light emitting diodes 210 side. A protective film 250 formed of 3 N 4 ) may be deposited.

도 2g를 참조하면, 상기 도 2f에서 보호막(250)이 증착되지 않은 발광 다이오드(210)의 하면, 즉 버퍼층 및 undoped-GaN층(212)을 플라즈마 식각법 또는 화학 식각법을 통해 제거하여 n형 반도체층(214)이 노출되도록 형성한 후, 상기 노출된 n형 반도체층(214) 면에 n형 전극(260)을 결합하는 것을 알 수 있다.Referring to FIG. 2G, the lower surface of the light emitting diode 210 in which the passivation layer 250 is not deposited in FIG. 2F, that is, the buffer layer and the undoped-GaN layer 212 is removed by plasma etching or chemical etching. After the semiconductor layer 214 is formed to be exposed, it can be seen that the n-type electrode 260 is coupled to the exposed n-type semiconductor layer 214 surface.

이때, 상기 n형 반도체층(214)을 노출하기 위해 버퍼층 및 undoped-GaN층(212)을 식각하는 것은 일정한 순서가 있는 것이 아니라 사파이어 기판(200)이 제거된 후 언제든지 공정이 가능하다. In this case, the etching of the buffer layer and the undoped-GaN layer 212 to expose the n-type semiconductor layer 214 is not in any order, but may be performed at any time after the sapphire substrate 200 is removed.

도 2h를 참조하면, 상기에서 형성된 발광 다이오드 패키지(발광 다이오드 및 비아홀이 형성된 세라믹 기판)를 개별 소자로 분리하는 과정으로서, 상기 절단 방법은 다이싱 공정 및 스크라이빙 공정 등 당업계에서 사용하고 있는 방법을 사용할 수 있다. Referring to FIG. 2H, a process of separating the above-described light emitting diode package (a ceramic substrate on which the light emitting diode and the via hole are formed) into individual devices, and the cutting method is used in the art such as a dicing process and a scribing process. Method can be used.

도 3a 내지 도 3e는 본 발명의 일 실시 예에 따른 비아홀을 포함하는 세락믹 기판의 제작방법을 나타낸 도면이다.3A to 3E are views illustrating a method of manufacturing a ceramic substrate including a via hole according to an exemplary embodiment of the present invention.

도 3a는 세라믹 기판(240)의 측면도를 나타낸 것으로, 내부에 상하는 관통하는 공간을 갖는 비아홀(242)를 형성하며, 도 3b를 참조하면, 상기 비아홀(242)을 포함하는 세라믹 기판(240)의 하부면에 시드 금속층(244)을 적층한다. FIG. 3A illustrates a side view of the ceramic substrate 240, and forms a via hole 242 having a space penetrating therein. Referring to FIG. 3B, the ceramic substrate 240 including the via hole 242 is formed. The seed metal layer 244 is stacked on the bottom surface.

상기 시드 금속층(244)은 비아홀(242)에 금속을 충진 할 경우 상기 세라믹 기판(240)과 충진 금속 간의 결합을 용이하게 하기 위해 형성할 수 있으며, 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 탄탈륨(Ta) 및 구리(Cu) 등의 전도성 금속으로 형성할 수 있다.The seed metal layer 244 may be formed to facilitate bonding between the ceramic substrate 240 and the filling metal when the metal is filled in the via hole 242, and may include silver (Ag), nickel (Ni), and aluminum ( Al, titanium (Ti), palladium (Pd), platinum (Pt), ruthenium (Ru), gold (Au), rhodium (Rh), iridium (Ir), tantalum (Ta) and copper (Cu) It can be formed from a metal.

도 3c는 상기 비아홀(242) 및 시드 금속층(244)의 하면에 금속을 충진하여 금속 충진층(300)을 형성하는 것으로, 상기 금속 충진층(300)은 구리(Cu), 동탄(CuW), 알루미늄(미), 금(Au) 및 은(Ag) 등으로 형성될 수 있다. FIG. 3C illustrates a metal filling layer 300 formed by filling a metal in the lower surface of the via hole 242 and the seed metal layer 244. The metal filling layer 300 may include copper (Cu), copper (CuW), It may be formed of aluminum (a), gold (Au), silver (Ag), or the like.

이때, 상기 금속 충진층(300)은 상기 비아홀(242) 내부에만 충전되고 상기 시드 금속층(244)의 하면에는 형성하지 않을 수도 있다. In this case, the metal filling layer 300 may be filled only in the via hole 242 and may not be formed on the bottom surface of the seed metal layer 244.

그리고, 상기 비아홀(242)에 충진된 금속이 상기 세라믹 기판(240)의 상부까지 돌출되어 충진될 경우 상기 세라믹 기판(240)을 편평하게 고르게 하는 평탄화 공정을 진행하여야 하는데, 상기 평탄화 공정은 시기가 정해진 것은 아니며, 컨택 금속층을 형성하기 전에 순서와 상관없이 진행할 수 있다. 컨택 금속층은 하기의 도 3e를 참조한다.In addition, when the metal filled in the via hole 242 protrudes and fills the upper portion of the ceramic substrate 240, the planarization process of uniformly flattening the ceramic substrate 240 should be performed. It is not limited and may proceed in any order before forming the contact metal layer. See the contact metal layer in FIG. 3E below.

도 3d는 상기 금속 충진층(300)의 하면에 본딩 금속층(246)을 형성하는 도면 으로서, 상기 본딩 금속층(246)은 성장용 기판(200)상에 발광 다이오드(210)를 순차적으로 형성하면서 개별 발광 소자로 구성하였을 때 그 위에 순차로 적층할 수 있으며, 본 발명의 일 실시 예에 나타낸 것과 같이 비아홀이 구비된 세라믹 기판을 형성하는 과정에서 본딩 금속층(246)을 형성할 수도 있다.FIG. 3D illustrates a bonding metal layer 246 formed on the bottom surface of the metal filling layer 300. The bonding metal layer 246 is formed by sequentially forming the light emitting diodes 210 on the growth substrate 200. When the light emitting device is configured, the stacking layer may be sequentially stacked on the light emitting device, and the bonding metal layer 246 may be formed in the process of forming the ceramic substrate having the via hole as shown in the embodiment of the present invention.

도 3e를 참조하면, 상기 세라믹 기판의 상면에 형성된 충진 금속층(300)을 평판화 한 후 상기 비아홀(242)의 충진 금속(300) 상면에 컨택 금속층(310)을 형성할 수 있다.Referring to FIG. 3E, the filling metal layer 300 formed on the top surface of the ceramic substrate may be flattened, and then the contact metal layer 310 may be formed on the top surface of the filling metal 300 of the via hole 242.

도 4는 본 발명의 다른 실시 예에 따른 하부 반도체층 상에 텍스처링 구조를 포함하는 수직형 발광 다이오드를 나타낸 도면이다.4 is a view illustrating a vertical light emitting diode including a texturing structure on a lower semiconductor layer according to another exemplary embodiment of the present invention.

도 4를 참조하면, 상기의 도 2a 내지 도 2f의 공정을 통해 형성된 발광 다이오드의 하면에 노출된 부분을 세정한 뒤 n형 반도체층(214) 상에 텍츠쳐링 구조(400)를 형성한다.Referring to FIG. 4, after cleaning portions exposed to the bottom surface of the light emitting diode formed through the process of FIGS. 2A to 2F, the texturing structure 400 is formed on the n-type semiconductor layer 214.

상기 텍스처링 구조(400)는 공정 시기가 정해진 것이 아니며, n형 전극(260)을 형성하기 전에 언제든 공정이 가능하다.The texturing structure 400 is not determined at a processing time, and may be processed at any time before forming the n-type electrode 260.

그리고, 상기 텍스처링 구조(400)는 규칙적인 패턴 및 랜덤 패터닝을 이용하여 사용할 수 있으며, 상기 규칙적인 패턴을 이용할 경우에는 나노 임프린팅, 전자빔 리소그라피 및 레이저 홀로그라프 방법을 사용할 수 있다. In addition, the texturing structure 400 may be used using a regular pattern and random patterning, and when using the regular pattern, nanoimprinting, electron beam lithography, and laser holographic methods may be used.

상기 랜덤 패터닝을 이용할 경우에는 은(Ag), 니켈(Ni), 금(Au), 백금(Pt) 및찰라듐(Pd) 등의 금속의 열처리를 통해 나노 사이즈의 클러스터를 형성한 뒤 건식 식각을 통해 랜덤한 텍스처링 구조를 형성할 수 있다. In the case of using the random patterning, nano-sized clusters are formed through heat treatment of metals such as silver (Ag), nickel (Ni), gold (Au), platinum (Pt), and chaladium (Pd), followed by dry etching. Random texturing structures can be formed.

또한, 습식 화학 에칭법으로 랜덤한 텍스처링 구조를 형성할 경우에는, 농축된 수산화칼륨(KOH) 수용액 또는 암모니아 수용액을 이용하여 식각한 후 상기 n형 반도체층(214)상에 텍스처링 구조를 형성할 수 있다.In addition, when a random texturing structure is formed by a wet chemical etching method, a texturing structure may be formed on the n-type semiconductor layer 214 after etching using a concentrated aqueous potassium hydroxide (KOH) solution or an aqueous ammonia solution. have.

상기의 방법을 통해 n형 반도체층(214) 상에 텍스처링 구조를 형성할 경우 발광 다이오드 패키지를 작동할 경우에 열전도 특성을 향상시킬 수 있는 효과를 가져올 수 있다.When the texturing structure is formed on the n-type semiconductor layer 214 through the above method, it is possible to bring about an effect of improving the thermal conductivity when the LED package is operated.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다"등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "having" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

당업자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 범위에 속한다. 또한, 본 명세서에서 설명한 각 구성요소의 물질은 당업자가 공지된 다양한 물질로부터 용이하게 선택하여 대처할 수 있다. 또한, 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.Those skilled in the art can change or modify the described embodiments without departing from the scope of the present invention, and such changes or modifications are within the scope of the present invention. In addition, the materials of each component described herein can be readily selected and coped by a variety of materials known to those skilled in the art. In addition, those skilled in the art may omit some of the components described herein without adding to the performance or add the components to improve performance. In addition, those skilled in the art may change the order of the method steps described herein according to the process environment or equipment. Therefore, the scope of the present invention should be determined not by the embodiments described, but by the claims and their equivalents.

도 1a 내지 도 1d는 종래의 질화물계 발광소자의 제작방법을 나타낸 도면.1A to 1D illustrate a method of manufacturing a conventional nitride based light emitting device.

도 2a 내지 도 2h는 본 발명의 일 실시 예에 따른 비아홀을 포함하는 세락믹 기판으로 구성된 수직형 발광 다이오드의 제작방법을 나타낸 도면.2A to 2H illustrate a method of manufacturing a vertical light emitting diode including a ceramic substrate including a via hole according to an embodiment of the present invention.

도 3a 내지 도 3e는 본 발명의 일 실시 예에 따른 비아홀을 포함하는 세락믹 기판의 제작방법을 나타낸 도면.3A to 3E are views illustrating a method of manufacturing a ceramic substrate including a via hole according to an embodiment of the present invention.

도 4는 본 발명의 다른 실시 예에 따른 하부 반도체층 상에 텍스처링 구조를 포함하는 수직형 발광 다이오드를 나타낸 도면.4 is a view illustrating a vertical light emitting diode including a texturing structure on a lower semiconductor layer according to another exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명>           <Explanation of symbols for the main parts of the drawings>

100, 200 : 발광 다이오드의 성장용 기판 100, 200: substrate for growth of light emitting diodes

112 : 버퍼층 114, 214 : n형 반도체층112: buffer layer 114, 214: n-type semiconductor layer

116, 216 : 활성층 118, 218 : p형 반도체층116 and 216 active layer 118 and 218 p-type semiconductor layer

120 : 투명전극 130 : p형 전극120: transparent electrode 130: p-type electrode

140, 260 : n형 전극 210 : 발광 다이오드140, 260: n-type electrode 210: light emitting diode

212 : 버퍼층 및 undoped-GaN층 220 : 반사성 오믹 컨택층212: buffer layer and undoped-GaN layer 220: reflective ohmic contact layer

230 : 본딩 금속층 232, 244 : 시드 금속층230: bonding metal layer 232, 244: seed metal layer

234, 246 : 도전성 접착층 240 : 세라믹 기판234, 246: conductive adhesive layer 240: ceramic substrate

242 : 비아홀 250 : 보호막층242: via hole 250: protective film layer

300 : 충진 금속층 310 : 컨택 금속층300: filled metal layer 310: contact metal layer

400 : 텍스처링 구조400: texturing structure

Claims (12)

하면에 텍스처링 구조를 형성하고, 서로 다른 타입의 반도체층 및 활성층을 포함하고, 역메사 구조 또는 메사 구조를 갖는 발광 다이오드;A light emitting diode having a texturing structure formed on a lower surface thereof, including a semiconductor layer and an active layer of different types, and having an inverse mesa structure or a mesa structure; 상기 발광 다이오드 상부에 적층되며, 전극 및 반사막으로 구성된 오믹 컨택층;An ohmic contact layer stacked on the light emitting diode and composed of an electrode and a reflective film; 상기 오믹 컨택층을 내부에 포함하며, 시드 금속층 및 도전 접착층으로 구성된 본딩 금속층; 및A bonding metal layer including the ohmic contact layer therein and comprising a seed metal layer and a conductive adhesive layer; And 상기 본딩 금속층의 상부에 적층되며, 내부에 금속으로 충진 된 비아홀을 포함하는 세라믹 기판을 포함하는 수직형 발광 다이오드 패키지.And a ceramic substrate stacked on top of the bonding metal layer, the ceramic substrate including a via hole filled with a metal therein. 제 1항에 있어서, 상기 발광 다이오드는 The method of claim 1, wherein the light emitting diode 측면에 보호 박막층을 포함하는 것을 특징으로 하는 수직형 발광 다이오드 패키지.Vertical light emitting diode package comprising a protective thin film layer on the side. 제 2항에 있어서, 상기 보호 박막층은 The method of claim 2, wherein the protective thin film layer 실리콘 옥사이드(SiO2) 또는 실리콘 나이트라이드(Si3N4)로 이루어지는 것을 특징으로 하는 수직형 발광 다이오드 패키지.Vertical light emitting diode package, characterized in that consisting of silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ). 제 1항에 있어서, 상기 반사성 오믹 컨택층은The method of claim 1, wherein the reflective ohmic contact layer 인듐주석산화물(ITO), 인듐 산화물, 주석 산화물, 실리콘옷사이드(SiO2), 실리콘 나이트라이드(Si3N4), 알루미늄 산화물, 티타늄 산화물, 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh) 및 이리듐(Ir) 중 선택되는 하나 이상의 물질로 형성되는 것을 특징으로 하는 수직형 발광 다이오드 패키지.Indium Tin Oxide (ITO), Indium Oxide, Tin Oxide, Silicon Oxide (SiO 2 ), Silicon Nitride (Si 3 N 4 ), Aluminum Oxide, Titanium Oxide, Silver (Ag), Nickel (Ni), Aluminum (Al ), Vertically formed of one or more materials selected from titanium (Ti), palladium (Pd), platinum (Pt), ruthenium (Ru), gold (Au), rhodium (Rh) and iridium (Ir) Type light emitting diode package. 제 1항에 있어서, 상기 비아홀은 The method of claim 1, wherein the via hole is 구리(Cu), 동탄(CuW), 알루미늄(Al), 금(Au) 및 은(Ag) 중 선택되는 하나 이상의 금속으로 충진되는 것을 특징으로 하는 수직형 발광 다이오드.A vertical light emitting diode, wherein the vertical light emitting diode is filled with at least one metal selected from copper (Cu), copper (CuW), aluminum (Al), gold (Au), and silver (Ag). 제 1항에 있어서, 상기 시드 금속층은The method of claim 1, wherein the seed metal layer is 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 탄탈륨(Ta), 구리(Cu), 텅스텐(W), 텅스텐티타늄 합금(WTi) 및 몰리부덴(Mo) 중 선택되는 하나 이상의 금속으로 형성되는 것을 특징으로 하는 수직형 발광 다이오드.Silver (Ag), nickel (Ni), aluminum (Al), titanium (Ti), palladium (Pd), platinum (Pt), ruthenium (Ru), gold (Au), rhodium (Rh), iridium (Ir), A vertical light emitting diode, characterized in that formed of at least one metal selected from tantalum (Ta), copper (Cu), tungsten (W), tungsten titanium alloy (WTi), and molybdenum (Mo). 제 1항에 있어서, 상기 도전성 접착층은 The method of claim 1, wherein the conductive adhesive layer 필라듐인듐화합물(Pd/In), 팔라듐주석화합물(Pd/Sn), 금주석화합물(Au-Sn), 주석(Sn), 인듐(In), 금(Au), 팔라듐금화합물(Pd/Au) 및 납주석화합물(Pb-Sn) 중 선택되는 하나 이상의 금속으로 형성되는 것을 특징으로 하는 수직형 발광 다이오드.Palladium indium compound (Pd / In), palladium tin compound (Pd / Sn), tin compound (Au-Sn), tin (Sn), indium (In), gold (Au), palladium gold compound (Pd / Au And a lead tin compound (Pb-Sn). 제 1항에 있어서, 상기 세라믹 기판은 The method of claim 1, wherein the ceramic substrate 질화붕소(BN), 알루미나(Alumina), 질화알루미늄(AlN), 베릴륨 옥사이드(BeO) 및 글라스 세라믹(glass ceramic) 중 선택되는 물질로 형성되는 것을 특징으로 하는 수직형 발광 다이오드 패키지.A vertical light emitting diode package, which is formed of a material selected from boron nitride (BN), alumina, aluminum nitride (AlN), beryllium oxide (BeO), and glass ceramic. 기판 및 반도체층을 포함하는 발광 다이오드의 상부에 전극 및 반사막으로 형성된 오믹 컨택층을 적층하는 단계;Stacking an ohmic contact layer formed of an electrode and a reflective film on top of a light emitting diode including a substrate and a semiconductor layer; 상기 오믹 컨택층을 내부에 포함하여, 시드 금속층 및 도전성 접착층으로 형성되는 본딩 금속층을 적층하는 단계;Stacking a bonding metal layer formed of a seed metal layer and a conductive adhesive layer by including the ohmic contact layer therein; 상기 본딩 금속층의 상부에 금속으로 충진 된 비아홀을 포함하는 세라믹 기판을 적층하는 단계;Stacking a ceramic substrate including a via hole filled with a metal on the bonding metal layer; 상기 기판을 제거하고, 상기 반도체층을 트렌치형으로 식각하여 개별 발광 소자를 생성하는 단계를 포함하는 것을 특징으로 하는 수직형 발광 다이오드 패키지 제조방법.Removing the substrate and etching the semiconductor layer into a trench to create individual light emitting devices. 제 9항에 있어서, 상기 개별 발광 소자를 생성한 후,The method of claim 9, wherein after generating the individual light emitting device, 상기 개별 발광 소자의 측면에 보호 박막층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 발광 다이오드 패키지 제조방법.Forming a protective thin film layer on the side of the individual light emitting device further comprises a vertical light emitting diode package manufacturing method. 제 9항에 있어서, 상기 개별 발광 소자의 하부에 노출된 반도체층은 텍스처링 구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 발광 다이오드 패키지 제조방법.10. The method of claim 9, wherein the semiconductor layer exposed to the lower portion of the individual light emitting device further comprises forming a texturing structure. 제 11항에 있어서, 상기 텍스처링 구조는12. The method of claim 11 wherein the texturing structure is 나노 임프린팅법, 리소그래피법 및 레이저 홀로그라피법 중 선택되는 하나의 방법으로 패터닝 후 건식 식각을 통해 형성하거나 습식 화학 에칭법을 통해 형성하는 것을 특징으로 하는 수직형 발광 다이오드 패키지 제조방법.Method of manufacturing a vertical light emitting diode package, characterized in that formed by dry etching after the patterning by a method selected from the nano-imprinting method, lithography method and laser holography method or by wet chemical etching method.
KR20080045186A 2008-05-15 2008-05-15 Vertical light emitting diode package and manufacturing method thereof Ceased KR20090119259A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080045186A KR20090119259A (en) 2008-05-15 2008-05-15 Vertical light emitting diode package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080045186A KR20090119259A (en) 2008-05-15 2008-05-15 Vertical light emitting diode package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20090119259A true KR20090119259A (en) 2009-11-19

Family

ID=41602977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080045186A Ceased KR20090119259A (en) 2008-05-15 2008-05-15 Vertical light emitting diode package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20090119259A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020995B1 (en) * 2010-02-18 2011-03-09 엘지이노텍 주식회사 Light emitting device, light emitting device manufacturing method and light emitting device package
US8354664B2 (en) 2010-02-11 2013-01-15 Lg Innotek Co., Ltd. Light emitting device and light emitting device package having the same
KR101278063B1 (en) * 2012-02-06 2013-06-24 전남대학교산학협력단 Separation method of semiconductor device using nanoporous gan
US8723213B2 (en) 2010-02-18 2014-05-13 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
KR20160100880A (en) * 2016-08-11 2016-08-24 엘지전자 주식회사 Solar cell and manufacturing method thereof
US9537056B2 (en) 2010-02-18 2017-01-03 Lg Innotek Co., Ltd. Light emitting device
US9972738B2 (en) 2010-09-03 2018-05-15 Lg Electronics Inc. Solar cell and method for manufacturing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354664B2 (en) 2010-02-11 2013-01-15 Lg Innotek Co., Ltd. Light emitting device and light emitting device package having the same
US8581277B2 (en) 2010-02-11 2013-11-12 Lg Innotek Co., Ltd. Light emitting device and light emitting device package having the same
US8723210B2 (en) 2010-02-11 2014-05-13 Lg Innotek Co., Ltd. Light emitting device and light emitting device package having the same
KR101020995B1 (en) * 2010-02-18 2011-03-09 엘지이노텍 주식회사 Light emitting device, light emitting device manufacturing method and light emitting device package
US8179039B2 (en) 2010-02-18 2012-05-15 Lg Innotek Co., Ltd. Light emitting device, method of manufacturing the same, light emitting device package, and illumination system
US8723213B2 (en) 2010-02-18 2014-05-13 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
US9537056B2 (en) 2010-02-18 2017-01-03 Lg Innotek Co., Ltd. Light emitting device
US9972738B2 (en) 2010-09-03 2018-05-15 Lg Electronics Inc. Solar cell and method for manufacturing the same
US10090428B2 (en) 2010-09-03 2018-10-02 Lg Electronics Inc. Solar cell and method for manufacturing the same
US10424685B2 (en) 2010-09-03 2019-09-24 Lg Electronics Inc. Method for manufacturing solar cell having electrodes including metal seed layer and conductive layer
KR101278063B1 (en) * 2012-02-06 2013-06-24 전남대학교산학협력단 Separation method of semiconductor device using nanoporous gan
KR20160100880A (en) * 2016-08-11 2016-08-24 엘지전자 주식회사 Solar cell and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100907223B1 (en) Vertical light emitting diodes and method of manufacturing the same
JP6530442B2 (en) Semiconductor light emitting diode having reflective structure and method of manufacturing the same
JP5813620B2 (en) Semiconductor light emitting device having integrated electronic components
TWI431798B (en) Light-emitting diode with conductive metal substrate
TWI505501B (en) Semiconductor light emitting device including window layer and light guiding structure
KR100990122B1 (en) AC LED chip and manufacturing method thereof
KR100878326B1 (en) Chip scale packaging light emitting device and manufacturing method thereof
KR20090119259A (en) Vertical light emitting diode package and manufacturing method thereof
KR20110077707A (en) Vertical Light Emitting Diode and Manufacturing Method Thereof
KR20120129449A (en) Ultraviolet light emitting device
KR20090032211A (en) Vertical GaN-based Light-Emitting Diode Device
KR20090105462A (en) Vertical group III-nitride semiconductor light emitting diode device and manufacturing method thereof
KR101510382B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
CN102237349B (en) light emitting device
JP4622426B2 (en) Semiconductor light emitting device
KR20090106294A (en) Vertical group III-nitride semiconductor light emitting diode device and manufacturing method thereof
US9362718B2 (en) Semiconductor light emitting device
US20190165216A1 (en) Ultraviolet light emitting device package
KR101289793B1 (en) Light emitting diode and method of fabricating the same
KR20070081482A (en) Vertical type light emitting device with next-generation side-down structure with edge-type ohmic contact electrode structure
CN101345275B (en) Light emitting element
KR20150052513A (en) LED device and package having the same
CN113644180A (en) Flip-chip LED chip and preparation method thereof
JP5258285B2 (en) Semiconductor light emitting device
CN109873065A (en) A kind of semiconductor light-emitting elements

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080515

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100310

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20100804

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20100310

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I