KR20090100211A - Electronic component connecting apparatus, electronic unit, and electronic apparatus - Google Patents
Electronic component connecting apparatus, electronic unit, and electronic apparatus Download PDFInfo
- Publication number
- KR20090100211A KR20090100211A KR1020080115651A KR20080115651A KR20090100211A KR 20090100211 A KR20090100211 A KR 20090100211A KR 1020080115651 A KR1020080115651 A KR 1020080115651A KR 20080115651 A KR20080115651 A KR 20080115651A KR 20090100211 A KR20090100211 A KR 20090100211A
- Authority
- KR
- South Korea
- Prior art keywords
- electronic component
- electronic
- circuit board
- plate
- vdd
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/045—Sockets or component fixtures for RF or HF testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
- H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/22—Contacts for co-operating by abutting
- H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Connecting Device With Holders (AREA)
Abstract
Description
본 발명은 전자 부품과 회로 기판을 전기적으로 접합하는 전자 부품 접합 장치, 전자 유닛 및 전자 장치에 관한 것이다. The present invention relates to an electronic component bonding apparatus, an electronic unit, and an electronic apparatus for electrically bonding an electronic component and a circuit board.
LSI나 IC 등이라고 하는 반도체 부품을 출하하기 전에는, 반도체 부품에 전력을 공급하여 신호를 인출하고, 반도체 부품의 동작을 확인하는 반도체 시험이 행해지고 있다. 이 반도체 시험에서는, 전력 공급용의 기판과 신호 인출용의 기판이 겹쳐진 소켓 보드와, 수지제의 케이스 내를 복수의 프로브가 관통하는 소켓을 구비한 시험 장치가 이용되는 것이 일반적이다. 반도체 부품 및 소켓 보드에는, 신호 인출용의 전극 패드(이하에서는, 신호용 패드라고 칭함)와 전력 공급용의 전극 패드(이하에서는, 전력용 패드라고 칭함)가 복수 배열되어 배치되고, 소켓 보드상에 소켓이 장착되며, 또한, 소켓 상에 반도체 부품이 장착됨으로써, 이들 반도체 부품 및 소켓 보드의 전극 패드끼리가 소켓의 프로브에 의해 전기적으로 접속된다. Prior to shipping a semiconductor component such as an LSI, an IC, or the like, a semiconductor test is conducted in which power is supplied to the semiconductor component to extract a signal, and the operation of the semiconductor component is confirmed. In this semiconductor test, it is common to use the test apparatus provided with the socket board which the board | substrate for electric power supply and the board | substrate for signal extraction overlapped, and the socket which penetrates the some probe through the resin case. In the semiconductor component and the socket board, a plurality of electrode pads for signal extraction (hereinafter referred to as signal pads) and electrode pads for power supply (hereinafter referred to as power pads) are arranged in a plurality and arranged on the socket board. The socket is mounted, and by mounting the semiconductor component on the socket, these semiconductor components and the electrode pads of the socket board are electrically connected by the probe of the socket.
그런데, 최근에는, 반도체 부품의 미세화에 따르는 누설 전류의 증가나, 반도체 부품이 탑재되는 서버 장치 등의 고속화에 따르는 전원 주파수의 증가에 의 해, 동작 시에 반도체 부품에 흐르는 전류량이 증가하고, 종래는 최대로도 50[W] 정도였던 소비 전력이 100[W]를 넘을 때까지 되어 왔다. 또한, 서버 장치의 데이터 버스 폭 확장 등에 따라, 전극 패드 전체에 대한 신호용 패드의 비율이 증가해 오고 있고, 그 반대로 전력용 패드의 비율이 감소함으로써, 반도체 부품 및 소켓 보드 각각의 전력용 패드끼리를 접속하는 전력용 프로브 1개당에 흐르는 전류량이 급격하게 증가해 오고 있다. 프로브는, 수지제의 케이스에 둘러싸여 있기 때문에 방열하기 어렵고, 전류량의 증가에 따라 발열량이 증가하면, 프로브를 전극 패드에 압박하고 있는 가압 스프링 등이 파손해 버릴 우려가 있다. However, in recent years, the amount of current flowing through a semiconductor component at the time of operation increases due to an increase in leakage current due to miniaturization of a semiconductor component, or an increase in power supply frequency due to a higher speed of a server device on which the semiconductor component is mounted. The power consumption has been up to over 100 [W], which was at most 50 [W]. In addition, as the data bus width of the server device expands, the ratio of the signal pads to the entire electrode pads increases, and conversely, the ratio of the power pads decreases, thereby reducing the power pads of the semiconductor components and the socket boards. The amount of current flowing per one power probe to be connected has increased rapidly. Since the probe is surrounded by a resin case, it is difficult to dissipate heat. If the amount of heat generated increases with the increase in the amount of current, the pressure spring or the like that presses the probe onto the electrode pad may be damaged.
이 점에 관해, 소켓에 송풍 팬이나 히트 싱크를 설치하여, 프로브에 의해 발생한 열을 효율 좋게 방열하는 것이 널리 행해지고 있다. 또한, 신호 인출선이 매립된 전력 공급용의 기판에 관통 구멍을 설치하여 내벽에 금 도금을 실시하고, 그 관통 구멍에 컨택트 핀을 삽입하여 탄성재로 반도체 부품을 향해 압박함으로써, 기판과 컨택트 핀을 직접적으로 접촉시키는 기술도 제안되어 있다(예컨대, 특허 문헌 1 참조). 이 기술에 따르면, 전력 공급용의 기판과 컨택트 핀 사이의 전류 경로를 단축할 수 있어, 저항을 경감하여 발열량을 억제할 수 있다. In this regard, it is widely practiced to provide a fan and a heat sink in the socket to efficiently dissipate heat generated by the probe. In addition, a through hole is provided in the substrate for power supply in which the signal leader line is embedded, gold plating is applied to the inner wall, a contact pin is inserted into the through hole, and the substrate and the contact pin are pressed against the semiconductor component with an elastic material. There is also proposed a technique for directly contacting (see Patent Document 1). According to this technique, the current path between the power supply substrate and the contact pin can be shortened, so that the resistance can be reduced and the amount of heat generated can be suppressed.
[특허 문헌 1] 일본 특허 공개 제2001-13208호 공보[Patent Document 1] Japanese Patent Application Laid-Open No. 2001-13208
그러나, 전술한 기술에서는, 신호 인출선이 전력 공급용의 기판에 매립되어 있고, 신호 인출선을 증설하고자 하면 회로가 복잡하게 되어 버린다. 이 때문에, 반도체 부품의 고온 시험용 소켓으로서는 적용할 수 있지만, 실제로 서버 장치 등에 탑재되어, 반도체 부품과 외부 부품을 접속하기 위해 사용되는 통상의 소켓으로서는 이용하는 것이 곤란하다고 하는 문제가 있다. However, in the above-described technique, the signal leader line is embedded in the power supply substrate, and the circuit becomes complicated when the signal leader line is added. For this reason, although it is applicable as a high temperature test socket of a semiconductor component, there exists a problem that it is difficult to use as a normal socket actually mounted in a server apparatus etc. and used for connecting a semiconductor component and an external component.
상기 사정에 감안하여, 회로의 복잡화를 억제하고, 전기 저항을 저감하여 발열량을 억제하며 효율 좋게 방열할 수 있는 전자 부품 접합 장치, 전자 유닛 및 전자 장치를 제공한다. In view of the above circumstances, there is provided an electronic component bonding apparatus, an electronic unit, and an electronic device that can reduce the complexity of a circuit, reduce an electrical resistance, suppress a heat generation amount, and can efficiently radiate heat.
상기 목적을 달성하는 전자 부품 접합 장치의 기본 형태는, 복수의 단자를 갖는 전자 부품과 접합하는 전자 부품 접합부와, The basic form of the electronic component bonding apparatus which achieves the said objective is the electronic component junction part joined with the electronic component which has a some terminal,
회로 기판과 접합하여, 적어도 하나의 단자와 회로 기판을 전기적으로 접합하는 회로 기판 접합부와, A circuit board bonding portion which is bonded to a circuit board and electrically joins at least one terminal and the circuit board,
회로 기판 이외의 외부와 적어도 하나의 단자와 전기적으로 접합하는 도통부를 갖는 것을 특징으로 한다. It is characterized by having a conduction part electrically connected with at least one terminal and the exterior other than a circuit board.
이 전자 부품 접합 장치의 기본 형태에 따르면, 회로 기판 접합부가 신호용의 회로 기판 등과 접합함으로써, 전자 부품과 회로 기판이 전기적으로 접속되고, 도통부가 전자 부품과 접합하며 전원 장치 등과도 접합함으로써, 전자 부품과 외부 장치가 전원적으로 접속된다. 따라서, 전자 부품과 외부 장치와의 전류 경로가 단축화되어, 발열량을 억제하고 장치의 파손을 방지할 수 있으며, 회로의 복잡화를 억제하여 신호선을 증설할 수 있다. According to the basic aspect of this electronic component bonding apparatus, when a circuit board junction part joins a circuit board for signals, etc., an electronic component and a circuit board are electrically connected, and a electrically conductive part joins an electronic component, and also joins a power supply device etc., an electronic component And external devices are connected to the power source. Therefore, the current path between the electronic component and the external device can be shortened, the amount of heat generated can be suppressed, the device can be prevented from being damaged, and the complexity of the circuit can be suppressed to increase the signal line.
또한, 상기 목적을 달성하는 전자 유닛의 기본 형태는, Moreover, the basic form of the electronic unit which achieves the said objective is
복수의 단자를 갖는 전자 부품과 접합하는 전자 부품 접합부와, An electronic component junction part for joining with an electronic component having a plurality of terminals,
적어도 하나의 상기 단자와 전기적으로 접합하는 회로 기판과, A circuit board electrically connected to at least one of the terminals;
회로 기판 이외의 외부와 적어도 하나의 단자와 전기적으로 접합하는 도통부를 갖는 것을 특징으로 한다. It is characterized by having a conduction part electrically connected with at least one terminal and the exterior other than a circuit board.
이 전자 유닛의 기본 형태에 따르면, 발열량을 억제할 수 있고, 회로의 복잡화를 억제할 수 있으며, 전자 부품과 외부 회로 등을 접속하기 위한 소켓으로서 바람직하게 적용할 수 있다. According to the basic form of this electronic unit, the heat generation amount can be suppressed, the complexity of the circuit can be suppressed, and the present invention can be suitably applied as a socket for connecting electronic components and external circuits.
또한, 상기 목적을 달성하는 전자 장치의 기본 형태는, In addition, the basic form of the electronic device that achieves the above object,
복수의 단자를 갖는 전자 부품과, An electronic component having a plurality of terminals,
전자 부품과 접합하는 전자 부품 접합부와, Electronic component joint part which joins with electronic component,
적어도 하나의 단자와 전기적으로 접합하는 회로 기판과, A circuit board electrically connected to at least one terminal,
전자 부품과 회로 기판에 전원을 공급하는 전원부와, A power supply unit for supplying power to electronic components and circuit boards;
전자 부품 접합부와 회로 기판 사이에 배치되어, 전원부로부터의 전원을 전자 부품에 공급하는 도통부를 갖는 것을 특징으로 한다. It is arrange | positioned between an electronic component junction part and a circuit board, and has a conducting part which supplies the electric power from a power supply part to an electronic component.
이 전자 장치의 기본 형태에 따르면, 회로의 복잡화를 억제하고, 전기 저항을 저감하여 발열량을 억제할 수 있다. According to the basic form of this electronic device, the complexity of the circuit can be suppressed, the electrical resistance can be reduced, and the amount of heat generated can be suppressed.
이상 설명한 바와 같이, 전자 부품 접합 장치, 전자 유닛 및 전자 장치의 기본 형태에 따르면, 회로의 복잡화를 억제하고, 전기 저항을 저감하여 발열량을 억제하며 효율 좋게 방열할 수 있다. As described above, according to the basic form of the electronic component bonding apparatus, the electronic unit, and the electronic device, the complexity of the circuit can be suppressed, the electrical resistance can be reduced, the amount of heat generated can be suppressed, and the heat radiation can be efficiently conducted.
이하, 도면을 참조하여, 상기 설명한 기본 형태 및 응용 형태에 대한 구체적인 실시형태를 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, with reference to drawings, specific embodiment regarding the basic form and application form mentioned above is demonstrated.
도 1은 소켓 유닛(10)의 개략적인 평면도이다. 1 is a schematic plan view of the
소켓 유닛(10)은, 반도체 패키지 등이라고 하는 전자 디바이스와 주변 기기나 외부 회로를 접속하고, 반도체 패키지에 전원 전압, 고주파 신호를 인가하여 동작을 확인하는 반도체 시험을 실행하기 위한 것이다. 도 1에 도시한 바와 같이, 소켓 유닛(10)은 원형의 소켓 케이스(20)의 상면으로부터 복수의 핀(21)이 관통하고 있고, 소켓 케이스(20)의 측방으로부터, 전자 디바이스에 전력을 공급하기 위한 전압측(VDD)플레이트(11) 및 접지측(GND) 플레이트(12)가 돌출하고 있다. The
도 2는 소켓 유닛(10)을 포함하는 전자 장치(1)의 측면도이다. 2 is a side view of the
도 2에 도시하는 전자 장치(1)에는, 신호 인출용의 신호 기판(30)과, 신호 기판(30) 상에 장착된 소켓 유닛(10)과, 소켓 유닛(10)에 장착된 반도체 패키지(40)와, VDD 플레이트(11) 및 GND 플레이트(12)에 접속된 전원 회로(50)와, 신호 기판(30)에 접속된 제어 회로(60)와, 반도체 패키지(40)의 상측 및 VDD 플레이트(11)와 GND 플레이트(12)의 측방에 부착된 송풍 팬(71, 72, 73)과, 전자 장치(1) 내의 열을 방열하는 히트 싱크(80) 등이 구비되어 있다. 반도체 패키지(40)는 전술한 전자 부품의 일례에 상당하고, 신호 기판(30)은 전술한 회로 기판의 일례에 상당하며, 전압측(VDD) 플레이트(11) 및 접지측(GND) 플레이트(12)를 맞춘 것은, 전술한 도통부의 일례에 상당한다. The
반도체 패키지(40)는 다층 기판(410)의 상면에 반도체 소자 등을 포함하는 LSI(420)가 탑재되어 있고, 다층 기판(410)의 하면에는, 소켓 유닛(10)의 핀(21)이 접속되는 복수의 전극 패드(430)가 부착되어 있다. 이들 복수의 전극 패드(430)에는, VDD 플레이트(11)와 접속되는 VDD용 패드(441)와, GND 플레이트(12)와 접속되는 GND용 패드(442)와, 신호 기판(30)과 접속되는 신호용 패드(443)가 포함되어 있다. 반도체 패키지(40)의 전극 패드(430)는 전술한 복수의 단자의 일례에 상당한다. The
신호 기판(30)은 소켓 유닛(10)을 사이에 두고 반도체 패키지(40)의 신호용 패드(443)와 대응하는 위치에, 그 신호용 패드(443)와 전기적으로 접속되는 전극 패드(31)가 구비되어 있다. The
소켓 유닛(10)의 VDD 플레이트(11)에는, 반도체 패키지(40)의 VDD용 패드(441), GND용 패드(442) 및 신호용 패드(443) 각각에 대응하는 위치에 관통 구멍(11A, 11B, 11C)이 설치되어 있고, GND 플레이트(12)에는, VDD용 패드(441), GND용 패드(442) 및 신호용 패드(443) 각각에 대응하는 위치에 관통 구멍(12A, 12B, 12C)가 설치되어 있다. 또한, 소켓 케이스(20)의 상면에는, VDD용 패드(441), GND용 패드(442) 및 신호용 패드(443) 각각에 대응하는 위치에 관통 구멍(20A, 20B, 20C)이 설치되어 있고, 소켓 케이스(20)의 하면에는, 신호용 패드(443)에 대응하는 위치에 관통 구멍(20D)이 설치되어 있다. 또한, 소켓 케이스(20)의 하면에는, VDD 플레이트(11) 및 GND 플레이트(12) 각각이 설치되어 있는 높이까지 돌출하는 가압핀(91, 92)이 고정되어 있고, 이들 가압핀(91, 92)을 상측으로 압박하는 가압용 스프링(93, 94)이 부착되어 있다. 가압핀(91, 92)은, 수지 등이라고 하는 비금속으로 구성되어 있고, 상단측이 구형 가공되어 있다. The
반도체 패키지(40)의 신호용 패드(443)와, 신호 기판(30)의 전극 패드(31)는, VDD 플레이트(11), GND 플레이트(12) 및 소켓 케이스(20) 각각에 설치된 관통 구멍(11C, 12C, 20C, 20D)을 관통하는 포고핀(pogo pin)(95)에 의해 접속되어 있다. 포고핀(95)은 내부에 스프링이 탑재되어 있고, 선단 및 후단이 반도체 패키지(40)의 신호용 패드(443)와 신호 기판(30)의 전극 패드(31) 각각에 압박되어 있다. 또한, 포고핀(95)이 관통하는 VDD 플레이트(11) 및 GND 플레이트(12)의 관통 구멍(11C, 12C)은, 포고핀(95)의 외형보다도 크게 형성되어 있고, 포고핀(95)과 VDD 플레이트(11) 및 GND 플레이트(12)는 접촉하지 않고 절연되어 있다. 포고핀(95)은 전술한 회로 기판 접합부의 일례에 상당한다. The
반도체 패키지(40)의 VDD용 패드(441) 및 GND용 패드(442)에는, 아래쪽으로부터 가압핀(91, 92)에 의해 지지된 플런저(96, 97)가 접속되어 있다. The
여기서, 일단, 도 2의 설명을 중단하고, 플런저(96, 97)와 VDD 플레이트(11) 및 GND 플레이트(12)의 접속에 대해 상세하게 설명한다. Here, once, the description of FIG. 2 is stopped, and the connection of the
도 3은 플런저(96, 97)와 VDD 플레이트(11) 및 GND 플레이트(12)와의 접속을 설명하기 위한 도면이고, 도 4는 도 3에 도시하는 위치 A부터 위치 J까지 각각에 있어서의 평면도이다. 3 is a view for explaining the connection between the
도 3(A)에 도시한 바와 같이, 반도체 패키지(40)의 VDD용 패드(441)와 대응하는 위치에 고정된 가압핀(91)은 VDD 플레이트(11)의 높이까지 돌출하고 있고, 플런저(96)와 접촉하지 않는 상태에서는, 가압용 스프링(93)이 연장하고 있다. As shown in FIG. 3A, the
또한, 소켓 유닛(10)은 신호 기판(30) 상에 장착되어 있고, 소켓 케이스(20)의 내부에는, 플런저(96, 97) 및 가압핀(91, 92)을 지지하는 수지제의 가이드 플레이트(23A, 23B, 23C, 23D)와, 이들 가이드 플레이트(23A, 23B, 23C, 23D)에 끼워진 VDD 플레이트(11) 및 GND 플레이트(12)가 배치되어 있다. 도 4(A)에 도시한 바와 같이, 소켓 케이스(20)의 상면에는, VDD용 패드(441), GND용 패드(442) 및 신호용 패드(443) 각각에 대응하는 위치에 관통 구멍(20A, 20B, 20C)[도 4에서는 통합하여 관통 구멍(101)으로서 나타내고 있음]이 설치되어 있고, 도 4(B)에 도시한 바와 같이, 소켓 케이스(20)는 가운데가 빈 통 형상을 갖고 있다. 또한, 도 4(C), (E), (G), (H), (I)에 도시한 바와 같이, 소켓 케이스(20) 내에 수용된 가이드 플레이트(23A, 23B, 23C, 23D, 23E)에는, 소켓 케이스(20)의 상면의 관통 구멍(20A, 20B, 20C) 각각에 대응한 위치에 관통 구멍(102)이 설치되어 있고, 도 4(D), (F)에 도시한 바와 같이, VDD 플레이트(11) 및 GND 플레이트(12)에도, 소켓 케이스(20)의 상면의 관통 구멍(20A, 20B, 20C) 각각에 대응한 위치에 관통 구멍(11A, 11B, 11C, 12A, 12B, 12C)[도 4에서는 통합하여 관통 구멍(103, 104)으로서 나타내고 있음]이 설치되어 있다. 후술하지만, VDD 플레이트(11) 및 GND 플레이트(12)에 설치된 관통 구멍(11A, 11B, 11C, 12A, 12B, 12C)은 위치에 의해 크기가 상이하다. 또한, 소켓 케이스(20)의 하면에는, 신호용 패드(443)에 대응하는 위치에만 관통 구멍(20D)이 설치된다. In addition, the
또한, 도 3(B)에 도시한 바와 같이, 소켓 케이스(20)의 내부에 플런저(96)가 삽입되면, 가압용 스프링(93)이 수축하여 가압핀(91)을 상방향으로 압박하고, 플런저(96)가 반도체 패키지(40)의 VDD용 패드(441)에 압박된다. VDD용 패드(441)와 대응하는 위치에서는, GND 플레이트(12)에 설치된 관통 구멍(12A)보다도 VDD 플레이트(11)의 관통 구멍(11A) 쪽이 구멍 직경이 작고, 플런저(96)는 VDD 플레이트(11)의 관통 구멍(11A)의 내벽에 접촉함으로써, VDD 플레이트(11)와 직접적으로 접속되어 있다. 또한, 가압핀(91)의 상단은 구형으로 형성되어 있고, 플런저(96)의 하단은 비스듬하게 형성되어 있기 때문에, 플런저(96)가 가압핀(91)에 의해 경사 방향으로 미끄러져, VDD 플레이트(11)와 넓은 면에서 접촉시켜 확실하게 접속시킬 수 있다. In addition, as shown in FIG. 3B, when the
또한, 도 3(C)에 도시한 바와 같이, 반도체 패키지(40)의 GND용 패드(442)와 대응하는 위치에 고정된 가압핀(92)은 GND 플레이트(12)의 높이까지 돌출하고 있고, 플런저(97)가 삽입되면, 가압용 스프링(94)이 수축하여 가압핀(92)을 상방향으로 압박하며, 플런저(97)가 반도체 패키지(40)의 GND용 패드(442)에 압박된다. 또한, GND용 패드(442)와 대응하는 위치에서는, VDD 플레이트(11)의 관통 구멍(11B)보다도 GND 플레이트(12)에 설치된 관통 구멍(12B) 쪽이 구멍 직경이 작고, 플런저(97)는 VDD 플레이트(11)의 관통 구멍(11B)에는 접촉하지 않고 GND 플레이트(12) 의 관통 구멍(11B)의 내벽에 접촉하고 있다. 즉, 플런저(97)는 VDD 플레이트(11)와는 절연되어 있고, GND 플레이트(12)와는 직접적으로 접속되어 있다. In addition, as shown in FIG. 3C, the
도 2로 되돌아가 설명한다. 2 will be described again.
반도체 시험이 실시될 때에는, 전원 장치(50)로부터 전력이 공급되면, 전류가 VDD 플레이트(11)로부터 플런저(96)를 통해 반도체 패키지(40)에 흐르고, 플런저(97)로부터 GND 플레이트(12)로 더 흐른다. 또한, 반도체 패키지(40)로부터 인출된 신호는, 포고핀(95)을 통해 신호 기판(30)에 부여되고, 제어 회로(60)에 전달된다. 여기서, 도 2에 도시하는 전자 장치(1)에서는, 전류가 수지제의 가압핀(91, 92)까지 전해지지 않고 플런저(96, 97)에만 흐르기 때문에, VDD 플레이트(11) 및 GND 플레이트(12)와 반도체 패키지(40) 사이의 전류 경로가 단축화되어, 저항을 경감하여 발열량을 억제할 수 있으며, 가압 스프링(93, 94)의 파손 등을 방지할 수 있다. When the semiconductor test is conducted, when electric power is supplied from the
또한, 소켓 유닛(10)에 반도체 패키지(40)가 장착됨으로써, 플런저(96, 97)가 가압핀(91, 92)을 향해 하방향으로 압박되고, 가압핀(91, 92)이 가압용 스프링(93, 94)에 의해 상방향으로 압박되며, 플런저(96, 97)의 하단이 가압핀(91, 92)의 구 형상을 따라 경사 방향으로 미끄러져, 플런저(96, 97)가 VDD 플레이트(11) 및 GND 플레이트(12)의 관통 구멍(11A, 12B)의 내벽에 넓은 면에서 접촉된다. 이 때문에, 플런저(96, 97)와 VDD 플레이트(11) 및 GND 플레이트(12)와의 사이의 저항이 경감되어, 발열량을 억제할 수 있다. In addition, when the
또한, 전자 장치(1)에서는, VDD 플레이트(11), GND 플레이트(12) 및 신호 기 판(30)이 높이 방향으로 나란히 배치되어 있고, 이들 VDD 플레이트(11), GND 플레이트(12) 및 신호 기판(30) 중 어디에 접속되는 것인지에 따라, 플런저(96, 97), 포고핀(95) 및 플런저(96, 97)를 지지하는 가압핀(91, 92)의 길이가 조정되어 있기 때문에, 회로의 복잡화를 억제하여 신호선을 증가시킬 수 있고, 고주파 시험용의 소켓으로서 뿐만이 아니라, 반도체 패키지(40)와 외부 회로를 접속하기 위한 통상의 소켓으로서도 적용할 수 있다. In the
도 5는 전자 장치(1)에 있어서의 열의 흐름을 도시한 도면이다. 5 is a diagram illustrating the flow of heat in the
VDD 플레이트(11), GND 플레이트(12)는 전력을 공급하기 위한 플레이트이므로, 도전성을 갖는 금속 등으로 구성되어 있다. 또한, 도 2에도 도시한 바와 같이, VDD 플레이트(11) 및 GND 플레이트(12)는 발열원인 플런저(96, 97)와 직접적으로 접속되어 있다. 플런저(96, 97)에 의해 발생한 열은 열전도율이 양호한 VDD 플레이트(11), GND 플레이트(12)에 의해 전달되고, VDD 플레이트(11) 및 GND 플레이트(12)의 측방에 설치된 송풍 팬(71, 72)에 의해 히트 싱크(80)로부터 방열된다. 또한, 플런저(96, 97)는 VDD 플레이트(11) 및 GND 플레이트(12) 중의 한 쪽과 접촉하고 있지만, 다른 쪽과의 사이에는 간극이 설치되기 때문에, 공기층이 형성되는 것이 된다. 이 공기층에 의해서도, 플런저(96, 97)의 열이 방열된다. Since the
또한, 도 5에 도시한 바와 같이, 소켓 케이스(20)는 원형을 가지고 있기 때문에, 송풍 팬(73)으로부터 보내진 바람이 소켓 케이스(20)의 가장자리를 따라 양쪽으로 흘러, VDD 플레이트(11) 및 GND 플레이트(12)의 상면에 전해진다. 이와 같이, 전자 장치(1)에 의하면, 발열량을 억제할 수 있고, 방열 효율을 향상시킬 수도 있다. 실제로, 종래의 소켓에서는, 20[W]∼50[W] 정도의 발열량으로 가압 스프링 등이 파손해 버리고 있었지만, 본 실시형태의 소켓 유닛(10)에 의하면, 1개의 플런저(96, 97)에 흐르는 전류 4[A]× 전압 1.00[V]× 100개= 400[W] 정도의 발열량이라도 파손을 방지할 수 있었다. In addition, as shown in FIG. 5, since the
여기서, 상기에서는, 전자 부품 접합 장치의 구체적인 실시형태인 소켓 유닛을 반도체 시험용의 소켓으로서 이용하는 예에 대해 설명했지만, 전술한 소켓 유닛은 반도체 부품과 외부 회로 등을 접속하기 위한 통상의 소켓으로서 적용하여도 좋다. Here, although the example which used the socket unit which is a specific embodiment of an electronic component bonding apparatus as a socket for a semiconductor test was demonstrated, the above-mentioned socket unit is applied as a normal socket for connecting a semiconductor component, an external circuit, etc., Also good.
도 1은 소켓 유닛의 개략적인 평면도. 1 is a schematic plan view of a socket unit;
도 2는 소켓 유닛을 포함하는 전자 장치(1)의 측면도. 2 is a side view of an
도 3은 플런저와 VDD 플레이트 및 GND 플레이트의 접속을 설명하기 위한 도면.3 is a diagram for explaining connection of a plunger, a VDD plate, and a GND plate.
도 4는 도 3에 도시하는 위치 A부터 위치 J까지 각각에 있어서의 평면도. 4 is a plan view in each of positions A to J shown in FIG. 3.
도 5는 전자 장치에 있어서의 열의 흐름을 도시한 도면. 5 is a diagram illustrating a heat flow in an electronic device.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10: 소켓 유닛 11: VDD 플레이트10: socket unit 11: VDD plate
12: GND 플레이트 20: 소켓 케이스12: GND plate 20: socket case
30: 신호 기판 40: 반도체 패키지30: signal substrate 40: semiconductor package
50: 전원 회로 60: 제어 회로50: power supply circuit 60: control circuit
71, 72, 73: 송풍 팬 80 히트 싱크71, 72, 73:
Claims (10)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2008-071669 | 2008-03-19 | ||
JP2008071669A JP5056518B2 (en) | 2008-03-19 | 2008-03-19 | Electronic unit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090100211A true KR20090100211A (en) | 2009-09-23 |
KR101046423B1 KR101046423B1 (en) | 2011-07-05 |
Family
ID=41089334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080115651A KR101046423B1 (en) | 2008-03-19 | 2008-11-20 | Electronic component bonding devices, electronic units and electronic devices |
Country Status (4)
Country | Link |
---|---|
US (1) | US8043103B2 (en) |
JP (1) | JP5056518B2 (en) |
KR (1) | KR101046423B1 (en) |
CN (1) | CN101540454B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101587774B1 (en) * | 2015-12-14 | 2016-01-22 | 주식회사 케이엔케이 | Pogo pin for ito film test and guide block for the pogo pin |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8905795B2 (en) * | 2011-10-12 | 2014-12-09 | Apple Inc. | Spring-loaded contacts |
US20130330983A1 (en) | 2012-06-10 | 2013-12-12 | Apple Inc. | Spring-loaded contacts having sloped backside with retention guide |
JP5387731B2 (en) * | 2012-06-11 | 2014-01-15 | 富士通株式会社 | Electronic component joining apparatus, electronic unit, and electronic apparatus |
CN103336152A (en) * | 2013-06-26 | 2013-10-02 | 上海华力微电子有限公司 | Socket capable of being provided with outward element |
JP6890921B2 (en) * | 2015-10-21 | 2021-06-18 | 株式会社日本マイクロニクス | Probe card and contact inspection device |
US11228125B1 (en) * | 2020-06-03 | 2022-01-18 | Juniper Networks, Inc | Apparatus, system, and method for facilitating electrical continuity between sockets and warped electrical components |
JP7567222B2 (en) | 2020-06-19 | 2024-10-16 | 日本電気株式会社 | Quantum Devices |
US11942722B2 (en) | 2020-09-25 | 2024-03-26 | Apple Inc. | Magnetic circuit for magnetic connector |
US11437747B2 (en) | 2020-09-25 | 2022-09-06 | Apple Inc. | Spring-loaded contacts having capsule intermediate object |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3088087A (en) * | 1960-06-27 | 1963-04-30 | Honeywell Regulator Co | Electrical apparatus |
US4357062A (en) * | 1979-12-10 | 1982-11-02 | John Fluke Mfg. Co., Inc. | Universal circuit board test fixture |
JPS63279179A (en) * | 1987-05-11 | 1988-11-16 | Fujitsu Ltd | Measurement socket for integrated circuit apparatus |
JPH05322983A (en) * | 1992-05-25 | 1993-12-07 | Fujitsu Ltd | Connection board for test device of semiconductor device |
TW456074B (en) * | 1998-02-17 | 2001-09-21 | Advantest Corp | IC socket |
US6022224A (en) * | 1998-07-22 | 2000-02-08 | International Business Machines Corporation | Shock mount connector for head disk assembly |
JP2001013208A (en) | 1999-06-30 | 2001-01-19 | Mitsubishi Electric Corp | Semiconductor-testing tool |
US6759861B2 (en) * | 2002-07-30 | 2004-07-06 | Intel Corporation | Thin film probe card contact drive system |
CN100505437C (en) * | 2004-11-16 | 2009-06-24 | 富士通微电子株式会社 | Contactor and testing method using same |
JP4598614B2 (en) * | 2005-06-30 | 2010-12-15 | 富士通株式会社 | Socket and electronic equipment |
-
2008
- 2008-03-19 JP JP2008071669A patent/JP5056518B2/en not_active Expired - Fee Related
- 2008-10-28 US US12/259,611 patent/US8043103B2/en not_active Expired - Fee Related
- 2008-11-20 KR KR1020080115651A patent/KR101046423B1/en not_active IP Right Cessation
- 2008-11-21 CN CN2008101811130A patent/CN101540454B/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101587774B1 (en) * | 2015-12-14 | 2016-01-22 | 주식회사 케이엔케이 | Pogo pin for ito film test and guide block for the pogo pin |
Also Published As
Publication number | Publication date |
---|---|
KR101046423B1 (en) | 2011-07-05 |
JP5056518B2 (en) | 2012-10-24 |
CN101540454A (en) | 2009-09-23 |
US8043103B2 (en) | 2011-10-25 |
US20090239394A1 (en) | 2009-09-24 |
CN101540454B (en) | 2013-07-17 |
JP2009230897A (en) | 2009-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101046423B1 (en) | Electronic component bonding devices, electronic units and electronic devices | |
JP5106519B2 (en) | Thermally conductive substrate and electronic component mounting method thereof | |
KR20060040727A (en) | Heatsinking electronic devices | |
JP4598614B2 (en) | Socket and electronic equipment | |
KR20100011773A (en) | Electronic chip module | |
TWI728539B (en) | Mounting structure | |
US10440811B2 (en) | Active heatsink lid | |
KR100737590B1 (en) | Tab tape for use in tape carrier package | |
KR100819887B1 (en) | IC holder, system board and IC package for this. | |
JPH06309532A (en) | Ic card | |
JP5748547B2 (en) | Semiconductor device | |
JP2005142189A (en) | Semiconductor device | |
CN107708286A (en) | Printed circuit-board assembly | |
KR100598652B1 (en) | Semiconductor device | |
JP2014002971A (en) | Contact device, socket device, and electronic device | |
JPH07263622A (en) | Semiconductor device | |
KR102162812B1 (en) | Printed circuit board and Display Device having thereof | |
JP5387731B2 (en) | Electronic component joining apparatus, electronic unit, and electronic apparatus | |
US7310224B2 (en) | Electronic apparatus with thermal module | |
JP2013084674A (en) | Heat radiation structure of heat generation electronic device | |
JP4193702B2 (en) | Semiconductor package mounting structure | |
JP4452888B2 (en) | Electronic circuit equipment | |
JP2008258495A (en) | Heat dissipation structure of electronic component mounting circuit board | |
KR101105006B1 (en) | LED heat emission assembly and method of manufacturing the same | |
JP3714808B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140603 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160527 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |