KR20090085534A

KR20090085534A - 묘화 장치 및 묘화 데이터의 변환 방법

Info

Publication number: KR20090085534A
Application number: KR1020090008343A
Authority: KR
Inventors: 하야또 시바따
Original assignee: 가부시키가이샤 뉴플레어 테크놀로지
Priority date: 2008-02-04
Filing date: 2009-02-03
Publication date: 2009-08-07
Also published as: KR101065509B1; JP2009188000A; JP5216347B2; US7926007B2; US20090194710A1

Abstract

묘화 장치는 묘화 데이터를 기억하는 기억부와, 상기 묘화 데이터를 기초로, 정의된 복수의 패턴의 패턴 정보를 취득하는 취득부와, 소정의 영역마다, 취득된 복수의 패턴 정보를 기초로 각 패턴 정보와 각 패턴 정보의 사용 횟수를 관련시킨 제1 테이블을 작성하는 제1 테이블 작성부와, 상기 제1 테이블을 기초로 허프만 트리를 작성하는 허프만 트리 작성부와, 상기 허프만 트리를 기초로 각 패턴 정보와 사용 횟수가 많은 패턴 정보일수록 작은 값이 되도록 각 패턴 정보를 부호화한 2진수의 가변 길이 코드를 관련시킨 제2 테이블을 작성하는 제2 테이블 작성부와, 상기 제2 테이블을 기초로 상기 가변 길이 코드를 이용한 소정의 포맷으로 상기 묘화 데이터로 정의되는 상기 소정의 영역 내의 데이터를 변환하는 변환부와, 변환된 상기 소정의 영역 내의 데이터를 기초로 하여, 시료에 상기 복수의 패턴을 묘화하는 묘화부를 구비한 것을 특징으로 한다.

묘화 장치, 묘화 데이터, 테이블 작성부, 허프만 트리, 가변 길이 코드

Description

묘화 장치 및 묘화 데이터의 변환 방법 {WRITING APPARATUS AND WRITING DATA CONVERSION METHOD}

본 출원은 2008년 2월 4일 출원된 일본 특허 출원 제2008-023577호를 기초로 하여 그 우선권을 주장하고, 그것의 전체 내용은 본원에 참조로서 포함된다.

본 발명은, 묘화 장치 및 묘화 데이터의 변환 방법에 관한 것이다. 예를 들어, 전자 빔을 이용하여 시료에 소정의 패턴을 묘화하는 묘화 장치 및 장치 내에서 처리되는 묘화 데이터의 변환 방법에 관한 것이다.

반도체 디바이스의 미세화의 진전을 담당하는 리소그래피 기술은 반도체 제조 프로세스 중에서도 유일 패턴을 생성하는 매우 중요한 프로세스이다. 최근, LSI의 고집적화에 따라서, 반도체 디바이스에 요구되는 회로선 폭은 해마다 미세화되고 있다. 이들 반도체 디바이스에 원하는 회로 패턴을 형성하기 위해서는, 고정밀도의 원화 패턴(레티클 혹은 마스크라고도 함)이 필요해진다. 여기서, 전자선(전자 빔) 묘화 기술은 본질적으로 우수한 해상성을 갖고 있고, 고정밀도의 원화 패턴의 생산에 이용된다.

도11은 가변 성형형 전자선 묘화 장치의 동작을 설명하기 위한 개념도이다.

가변 성형형 전자선(EB : Electron beam) 묘화 장치는, 이하와 같이 동작한다. 제1 애퍼쳐(410)에는 전자선(330)을 성형하기 위한 직사각형, 예를 들어 장방형의 개구(411)가 형성되어 있다. 또한, 제2 애퍼쳐(420)에는 개구(411)를 통과한 전자선(330)을 원하는 직사각 형상으로 성형하기 위한 가변 성형 개구(421)가 형성되어 있다. 하전 입자 소스(430)로부터 조사되고, 개구(411)를 통과한 전자선(330)은 편향기에 의해 편향된다. 그리고 가변 성형 개구(421)의 일부를 통과하여, 스테이지 상에 탑재된 시료(340)에 조사된다. 또한, 스테이지는 묘화 중, 소정의 일방향(예를 들어, X방향으로 함)으로 연속적으로 이동한다. 즉, 개구(411)와 가변 성형 개구(421)의 양쪽을 통과할 수 있는 직사각 형상이, 연속적으로 이동하는 스테이지 상에 탑재된 시료(340)의 묘화 영역에 묘화된다. 개구(411)와 가변 성형 개구(421)의 양쪽을 통과시켜, 임의 형상을 작성하는 방식을 가변 성형 방식이라 한다.

이러한 전자 빔 묘화를 행하는 데 있어서, 우선 반도체 집적 회로의 레이아웃이 설계된다. 그리고 패턴 레이아웃이 정의된 레이아웃 데이터(설계 데이터)가 생성된다. 그리고 레이아웃 데이터가 변환되어, 전자선 묘화 장치에 적응한 묘화 데이터가 생성된다. 그리고 묘화 데이터는 묘화 장치에 입력되어 복수의 데이터 처리 후, 묘화할 때의 샷 데이터로서 생성된다(예를 들어, 일본 특허 출원 공개 제2007-128933호 공보 참조). 그리고 이 샷 데이터에 따라서 묘화 처리가 행해진다. 여기서, 묘화 장치 내에서는 묘화 데이터가 전개되어 가, 샷 데이터가 생성되기 전의 중간 데이터가 생성되게 된다. 그리고 종래 사용되고 있었던 패턴의 데이터 포 맷은 모든 가능한 크기, 좌표, 도형 종류 및 개수에 대응할 수 있도록 설계되어 있었다. 그로 인해, 종래의 패턴 데이터 포맷에서는, 이들 중 어느 쪽에도 대응 가능한 수의 비트수가 준비되어 있었다.

그러나 묘화 데이터의 레이아웃에 따라서는, 종래의 패턴 데이터 포맷으로 준비된 비트수의 일부밖에 이용하지 않는 것과 같은 경우가 존재한다. 예를 들어, 동일한 형상 혹은 동일한 크기의 패턴의 반복이 압도적으로 많은 레이아웃에서는 종래의 패턴 데이터 포맷으로 확보된 비트수 중 근소한 비트수밖에 이용되어 있지 않은 것과 같은 상황이 있었다. 1개의 레이아웃에 있어서 수개의 패턴만이 적은 비트수가 된다고 하는 것이면 그다지 영향을 받는 것은 아니지만, 최근의 패턴 미세화나 패턴 개수의 증가에 따라서 적은 비트수로 완료되는 패턴이 증가하고 있다. 그로 인해, 이러한 이용되지 않는 비트수를 누적하면 장치의 스루풋에 있어서 무시할 수 없을 정도의 데이터 사이즈에 상당하는 비트수로 되어 왔다.

상술한 바와 같이, 종래 사용되고 있었던 패턴의 데이터 포맷은 모든 가능한 크기, 좌표, 도형 종류 및 개수에 대응할 수 있는 비트수가 준비되어 있었다. 그로 인해, 사용되지 않는 비트도 많아, 사용되지 않는 비트수를 누적하면 장치의 스루풋에 있어서 무시할 수 없을 정도의 데이터 사이즈에 상당하고 있었다. 최근의 패턴 미세화나 패턴 개수의 증가에 따라서, 데이터 사이즈의 저감이 요구되는 가운데 데이터의 사용 비트수의 저감화가 과제로 되고 있었다.

본 발명은, 비트수를 삭감하여 데이터 사이즈를 저감하는 묘화 장치 및 묘화 데이터의 변환 방법을 제공하는 것을 목적으로 한다.

본 발명의 일 형태의 묘화 장치는,

묘화 데이터를 기억하는 기억부와,

묘화 데이터를 기초로, 정의된 복수의 패턴의 패턴 정보를 취득하는 취득부와,

소정의 영역마다, 취득된 복수의 패턴 정보를 기초로 각 패턴 정보와 각 패턴 정보의 사용 횟수를 관련시킨 제1 테이블을 작성하는 제1 테이블 작성부와,

제1 테이블을 기초로, 허프만 트리를 작성하는 허프만 트리 작성부와,

허프만 트리를 기초로, 각 패턴 정보와 사용 횟수가 많은 패턴 정보일수록 작은 값이 되도록 각 패턴 정보를 부호화한 2진수의 가변 길이 코드를 관련시킨 제2 테이블을 작성하는 제2 테이블 작성부와,

제2 테이블을 기초로 가변 길이 코드를 이용한 소정의 포맷으로, 묘화 데이터로 정의되는 소정의 영역 내의 데이터를 변환하는 변환부와,

변환된 소정의 영역 내의 데이터를 기초로 하여, 시료에 상술한 복수의 패턴을 묘화하는 묘화부를 구비한 것을 특징으로 한다.

본 발명의 일 형태의 묘화 데이터의 변환 방법은,

묘화 데이터를 입력하는 공정과,

묘화 데이터를 기초로, 정의된 복수의 패턴의 패턴 정보를 취득하는 공정과,

소정의 영역마다, 취득된 복수의 패턴 정보를 기초로 각 패턴 정보와 각 패턴 정보의 사용 횟수를 관련시킨 제1 테이블을 작성하는 공정과,

제1 테이블을 기초로, 허프만 트리를 작성하는 공정과,

허프만 트리를 기초로, 각 패턴 정보와 사용 횟수가 많은 패턴 정보일수록 작은 값이 되도록 각 패턴 정보를 부호화한 2진수의 가변 길이 코드를 관련시킨 제2 테이블을 작성하는 공정과,

제2 테이블을 기초로, 가변 길이 코드를 이용한 소정의 포맷으로, 묘화 데이터로 정의되는 상기 소정의 영역 내의 데이터를 변환하는 공정과,

변환된 소정의 영역 내의 데이터를 기억하는 공정을 구비한 것을 특징으로 한다.

본 발명에 따르면, 비트수를 삭감하여 데이터 사이즈를 저감하는 묘화 장치 및 묘화 데이터의 변환 방법을 제공할 수 있다.

이하, 실시 형태에서는 하전 입자 빔의 일례로서 전자 빔을 이용한 구성에 대해 설명한다. 단, 하전 입자 빔은 전자 빔에 한정되는 것은 아니며, 이온 빔 등의 하전 입자를 이용한 빔이라도 상관없다. 또한, 하전 입자 빔 장치의 일례로서, 하전 입자 빔 묘화 장치, 특히 가변 성형형 전자 빔 묘화 장치에 대해 설명한다.

도1은 제1 실시 형태에 있어서의 묘화 장치의 구성을 도시하는 개념도이다. 도1에 있어서, 묘화 장치(100)는 전자 빔 묘화 장치의 일례이다. 묘화 장치(100)는 시료(101)에 복수의 도형으로 구성되는 패턴을 묘화한다. 시료(101)에는 반도체 장치를 제조할 때에 리소그래피 공정에서 이용하기 위한 마스크가 포함된다. 묘화 장치(100)는 묘화부(150)와 제어부(160)를 구비하고 있다. 묘화부(150)는 묘 화실(103)과 묘화실(103)의 상부에 배치된 전자 경통(102)을 구비하고 있다. 전자 경통(102) 내에는 전자총(201), 조명 렌즈(202), 제1 애퍼쳐(203), 투영 렌즈(204), 편향기(205), 제2 애퍼쳐(206), 대물 렌즈(207) 및 편향기(208)가 배치되어 있다. 그리고 묘화실(103) 내에는, XY 스테이지(105)가 배치되고, XY 스테이지(105) 상에 묘화 대상이 되는 시료(101)가 배치된다. 제어부(160)는 자기 디스크 장치(110, 116, 122, 126), 데이터 처리부(112), 메모리(114, 120, 128), 제어 계산기(118), 샷 데이터 생성부(124) 및 묘화 제어부(130)를 갖고 있다. 그리고 자기 디스크 장치(110, 116, 122, 126), 데이터 처리부(112), 메모리(114, 120, 128), 제어 계산기(118), 샷 데이터 생성부(124) 및 묘화 제어부(130)는 도시되어 있지 않은 버스에 의해 서로 접속되어 있다. 제어 계산기(118) 내에는, 블록 분할부(40), 셀 배치부(42), 클러스터 분할부(44), 패턴 분할부(46), 패턴 데이터 기록부(48), 누적 테이블 작성부(50), 허프만 트리 작성부(52), 허프만 테이블 작성부(54) 및 포맷 변환부(56)가 배치되어 있다. 자기 디스크 장치(110, 116, 122, 126) 및 메모리(114, 120, 128)는 기억부 혹은 기억 장치의 일례가 된다. 또한, 외부의 자기 디스크 장치(500)에 묘화 데이터가 저장되어 있다.

여기서, 블록 분할부(40), 셀 배치부(42), 클러스터 분할부(44), 패턴 분할부(46), 패턴 데이터 기록부(48), 누적 테이블 작성부(50), 허프만 트리 작성부(52), 허프만 테이블 작성부(54) 및 포맷 변환부(56)는 프로그램을 실행시키는 CPU 등의 계산기에서 실행되는 각 처리 기능으로서 구성해도 좋다. 혹은, 블록 분할부(40), 셀 배치부(42), 클러스터 분할부(44), 패턴 분할부(46), 패턴 데이터 기 록부(48), 누적 테이블 작성부(50), 허프만 트리 작성부(52), 허프만 테이블 작성부(54) 및 포맷 변환부(56)의 각 구성을 전기적인 회로에 의한 하드웨어에 의해 구성해도 좋다. 혹은, 전기적인 회로에 의한 하드웨어와 소프트웨어의 조합에 의해 실시시켜도 상관없다. 혹은, 이러한 하드웨어와 펌웨어의 조합이라도 상관없다. 또한, 소프트웨어에 의해, 혹은 소프트웨어와의 조합에 의해 실시시키는 경우에는, 처리를 실행하는 계산기에 입력되는 정보 혹은 연산 처리 중 및 처리 후의 각 정보는 그때마다 메모리(120)에 기억된다. 마찬가지로, 데이터 처리부(112) 혹은 샷 데이터 생성부(124)에 대해서도 프로그램을 실행시키는 CPU 등의 계산기로서 구성해도 좋다. 혹은, 각 내부 처리 구성을 전기적인 회로에 의한 하드웨어에 의해 구성해도 좋다. 혹은, 전기적인 회로에 의한 하드웨어와 소프트웨어의 조합에 의해 실시시켜도 상관없다. 혹은, 이러한 하드웨어와 펌웨어의 조합이라도 상관없다. 또한, 소프트웨어에 의해, 혹은 소프트웨어와의 조합에 의해 실시시키는 경우에는, 처리를 실행하는 계산기에 입력되는 정보 혹은 연산 처리 중 및 처리 후의 각 정보는, 데이터 처리부(112)에 대해서는 그때마다 메모리(114)에, 샷 데이터 생성부(124)에 대해서는 그때마다 메모리(128)에 기억된다.

또한, 데이터 처리부(112), 제어 계산기(118), 혹은 샷 데이터 생성부(124)는 각각 1개의 계산기로 구성해도 좋고, 복수의 계산기로 구성해도 좋다. 각각 복수의 계산기로 구성함으로써, 병렬 처리를 행할 수 있다. 병렬 처리를 행하면, 처리 속도를 빠르게 할 수 있다.

도1에서는, 본 제1 실시 형태를 설명하기 위해 필요한 구성 부분에 대해 기 재하고 있다. 묘화 장치(100)에 있어서, 통상, 필요한 그 밖의 구성이 포함되어도 상관없는 것은 물론이다.

도2는 제1 실시 형태에 있어서의 묘화 데이터의 계층 구조의 일례 도시하는 도면이다. 묘화 데이터에서는, 묘화 영역이 칩(10)의 층, 칩 영역을 예를 들어 y방향을 향해 직사각 형상으로 가상 분할한 스트라이프(20)의 층, 스트라이프(20)를 분할한 블록(30)의 층, 적어도 1개 이상의 도형으로 구성되는 셀(32)의 층, 셀(32)을 분할한 클러스터(34)의 층, 클러스터(34) 내에 배치되고 셀(32)을 구성하는 도형(36)(패턴)의 층과 같은 일련의 복수의 내부 구성 단위마다 계층화되어 있다. 또한, 1개의 시료(101)의 묘화 영역에 대해 복수의 칩이 레이아웃되어 있는 것이 일반적이다. 그로 인해, 후술하는 데이터 처리부(112)에 있어서 칩 머지 처리가 행해지고, 도2에 도시하는 머지 후의 계층이 구성된다. 또한, 여기서는 스트라이프(20)에 대해 칩 영역을 y방향을 향해 스트립 형상으로 분할한 영역으로 하고 있지만, 이것은 일례이며, 묘화면과 평행하고 y방향과 직교하는 x방향으로 분할하는 경우도 있을 수 있다. 혹은 묘화면과 평행인 그 밖의 방향이라도 상관없다.

도3은 제1 실시 형태에 있어서의 묘화 방법을 나타내는 흐름도이다. 상술한 바와 같이, 전자 빔 묘화를 행하는 데 있어서는, 우선 반도체 집적 회로의 레이아웃이 설계된다. 그리고 패턴 레이아웃이 정의된 레이아웃 데이터(설계 데이터)가 생성된다. 그리고 레이아웃 데이터가 변환되고, 묘화 장치(100)에 적응한 묘화 데이터가 생성된다. 그리고 묘화 데이터는, 자기 디스크 장치(500)로부터 판독되어 묘화 장치(100)에 입력된다. 묘화 장치(100) 내에서는, 자기 디스크 장치(110)에 묘화 데이터가 저장된다. 그리고 후술하는 바와 같이 복수의 데이터 처리 후, 묘화할 때의 샷 데이터로서 생성된다.

S(단계)102에 있어서, 데이터 처리 공정으로서, 데이터 처리부(112)는 자기 디스크 장치(110)로부터 복수의 칩의 각각의 묘화 데이터를 판독하고 입력한다. 그리고 데이터 처리부(112)는 묘화 장치(100)의 묘화 영역 내에 재배치하여, 칩 머지 처리를 행한다. 또한, 데이터 처리부(112)는, 그 밖에 미러링이나 스케일링 처리와 같은 데이터 처리를 행해도 상관없다. 그리고 이들 처리가 실행된 후의 묘화 데이터는 자기 디스크 장치(116)에 저장된다.

S104에 있어서, 블록 분할 공정으로서, 블록 분할부(40)는 상단의 공정에서 데이터 처리된 묘화 데이터를 전개하여, 칩(10) 혹은 각 스트라이프(20)를 도2에서 도시한 복수의 블록(30)으로 가상 분할한다.

S106에 있어서, 셀 배치 공정으로서, 셀 배치부(42)는 묘화 데이터를 또한 전개하여, 각 블록(30) 내에 레이아웃된 셀(32)을 배치한다.

S108에 있어서, 클러스터 분할 공정으로서, 클러스터 분할부(44)는 묘화 데이터를 또한 전개하여, 각 셀(32)을 도2에서 도시한 복수의 클러스터(34)로 가상 분할한다.

S110에 있어서, 패턴 분할 공정으로서, 패턴 분할부(46)는 묘화 데이터를 또한 전개하여, 각 클러스터(34)를 각 클러스터(34) 내에 레이아웃된 도2에서 도시한 복수의 도형(36)(패턴)으로 분할한다. 패턴 분할부(46)는 패턴 분할함으로써 각 클러스터(34) 내의 도형(36)의 도형 수, 도형 종류, 도형 사이즈(L, M) 및 배치 좌 표(X, Y)와 같은 패턴 데이터(패턴 정보)를 취득할 수 있다. 따라서, 패턴 분할부(46)는 묘화 데이터를 기초로, 정의된 패턴의 정보를 취득할 수 있다. 즉, 패턴 분할부(46)는 취득부의 일례가 된다.

S112에 있어서, 패턴 데이터 기록 공정으로서, 패턴 데이터 기록부(48)는 클러스터(34)마다, 얻어진 도형(36)의 도형 수, 도형 종류, 도형 사이즈(L, M) 및 배치 좌표(X, Y)와 같은 패턴 데이터를 메모리(120)에 기록(저장)한다.

S114에 있어서, 누적 테이블 작성 공정으로서, 누적 테이블 작성부(50)는 클러스터(34)마다, 취득된 복수의 패턴 정보를 기초로 각 패턴 정보와 각 패턴 정보의 사용 횟수를 관련시킨 누적 테이블(제1 테이블)을 작성한다. 누적 테이블 작성부(50)는 제1 테이블 작성부의 일례가 된다. 작성된 누적 테이블은 메모리(120)에 저장된다.

도4는 제1 실시 형태에 있어서의 누적 테이블의 일례를 나타내는 도면이다. 도4에 있어서, 누적 테이블(60)은 도형 사이즈(M, L) 및 도형 좌표(x, y)의 각 값과 그 값의 사용 횟수를 관련시켜 정의한다. 여기서는, 클러스터(34)에 배치되는 모든 도형 패턴에 대해 도형 사이즈의 폭값 M, 도형 사이즈의 높이값 L, 도형 좌표(x, y)의 x값, 혹은 도형 좌표(x, y)의 y값이 0.10이 되는 횟수를 카운트하여 정의한다. 여기서는, 누적된 사용 횟수가 1회인 경우를 나타내고 있다. 마찬가지로, 0.12가 되는 횟수를 카운트하여 정의한다. 여기서는, 누적된 사용 횟수가 1회인 경우를 나타내고 있다. 마찬가지로, 0.50이 되는 횟수를 카운트하여 정의한다. 여기서는, 누적된 사용 횟수가 2회인 경우를 나타내고 있다. 마찬가지로, 0.90이 되는 횟수를 카운트하여 정의한다. 여기서는, 누적된 사용 횟수가 5회인 경우를 나타내고 있다. 마찬가지로, 0.11이 되는 횟수를 카운트하여 정의한다. 여기서는, 누적된 사용 횟수가 10회인 경우를 나타내고 있다. 마찬가지로, 0.80이 되는 횟수를 카운트하여 정의한다. 여기서는, 누적된 사용 횟수가 12회인 경우를 나타내고 있다. 그리고 이들 사용 횟수의 합계가 여기서는 31회인 것을 나타내고 있다.

도5는 제1 실시 형태에 있어서의 사용 횟수의 카운트의 방법을 설명하기 위한 일례를 나타내는 개념도이다. 도5에 있어서, 클러스터(34)의 기준 위치로부터 좌표(0.11, 0.90)의 위치에, 폭 0.90, 높이 0.80의 도형이 배치되어 있는 경우를 나타내고 있다. 각각의 단위는 AU로 한다. 이 경우, 값 0.80이 1회, 값 0.90이 2회, 값 0.11이 1회 각각 사용되어 있는 횟수로서 누적 테이블(60)에 정의되게 된다. 누적 테이블(60)에서는, 클러스터(34) 내에 배치되는 모든 도형에 대해 동일하게 횟수를 카운트하여 그 누적값을 정의한다.

S116에 있어서, 허프만 트리 작성 공정으로서, 허프만 트리 작성부(52)는 누적 테이블(60)을 메모리(120)로부터 판독하고, 누적 테이블(60)을 기초로 허프만 트리를 작성한다. 작성된 허프만 트리는, 메모리(120)에 저장된다.

도6은 도4의 누적 테이블에 대응하는 허프만 트리의 일례를 나타내는 도면이다. 도6에 있어서, 허프만 트리(70)는 레벨 1에 루트 노드(72), 레벨 2의 계층에 리프 노드(74, 76), 레벨 3의 계층에 리프 노드(78, 80), 레벨 4의 계층에 리프 노드(82, 84), 레벨 5의 계층에 리프 노드(86, 88), 레벨 6의 계층에 리프 노드(90, 92)가 배치된다. 레벨 1에 배치되는 루트 노드(72)가 허프만 트리(70)의 최초를 구성한다. 이 루트 노드(72)에는 2개의 레벨 1의 가지가 접속된다. 한쪽의 레벨 1의 가지의 선단부에는, 사용 횟수가 가장 많은 패턴 정보값인 리프 노드(74)가 배치된다. 2진수의「0」은 이 가지로 정의된다. 다른 쪽의 레벨 1의 가지의 선단부에는, 레벨 2의 계층의 리프 노드(76)가 배치된다. 2진수의「1」은 이 가지로 정의된다. 리프 노드(76)에는 2개의 레벨 2의 가지가 접속된다. 한쪽의 레벨 2의 가지의 선단부에는, 레벨 3의 계층의 리프 노드(78)가 배치된다. 2진수의「0」은 이 가지로 정의된다. 다른 쪽의 레벨 2의 가지의 선단부에는, 사용 횟수가 2번째로 많은 패턴 정보값인 리프 노드(80)가 배치된다. 2진수의「1」은 이 가지로 정의된다. 리프 노드(78)에는 2개의 레벨 3의 가지가 접속된다. 한쪽의 레벨 3의 가지의 선단부에는, 레벨 4의 계층의 리프 노드(82)가 배치된다. 2진수의「0」은 이 가지로 정의된다. 다른 쪽의 레벨 3의 가지의 선단부에는, 사용 횟수가 3번째로 많은 패턴 정보값인 리프 노드(84)가 배치된다. 2진수의「1」은 이 가지로 정의된다. 리프 노드(82)에는 2개의 레벨 4의 가지가 접속된다. 한쪽의 레벨 4의 가지의 선단부에는, 레벨 5의 계층의 리프 노드(86)가 배치된다. 2진수의「0」은 이 가지로 정의된다. 다른 쪽의 레벨 4의 가지의 선단부에는, 사용 횟수가 4번째로 많은 패턴 정보값인 리프 노드(88)가 배치된다. 2진수의「1」은 이 가지로 정의된다. 리프 노드(86)에는 2개의 레벨 5의 가지가 접속된다. 한쪽의 레벨 5의 가지의 선단부에는, 사용 횟수가 5번째로 많은 패턴 정보값인 리프 노드(90)가 레벨 6의 계층으로서 배치된다. 2진수의「0」은 이 가지로 정의된다. 다른 쪽의 레 벨 5의 가지의 선단부에는, 사용 횟수가 마찬가지로 5번째로 많은 패턴 정보값인 리프 노드(92)가 레벨 6의 계층으로서 배치된다. 2진수의「1」은 이 가지로 정의된다. 또한, 리프 노드(72, 76, 78, 82, 86)에는 각자보다 하위의 계층에 배치된 리프 노드의 패턴 정보값의 사용 횟수의 합계값이 정의되어 있다. 이와 같이, 허프만 트리(70)는 사용 횟수가 적은 하위 2개의 패턴 정보값을 최하위의 계층 레벨의 2개의 리프 노드로 하고, 사용 횟수가 많은 패턴 정보값을 보다 상위의 계층 레벨의 리프 노드로 하여 트리를 구성한다.

S118에 있어서, 허프만 테이블 작성 공정으로서, 허프만 테이블 작성부(54)는 허프만 트리(70)를 메모리(120)로부터 판독하고, 허프만 트리(70)를 기초로 각 패턴 정보와 사용 횟수가 많은 패턴 정보일수록 작은 값이 되도록 각 패턴 정보를 부호화(암호화)한 2진수의 가변 길이 코드를 관련시킨 허프만 테이블(제2 테이블)을 작성한다. 허프만 테이블 작성부(54)는 제2 테이블 작성부의 일례가 된다. 작성된 허프만 테이블은 메모리(120)에 저장된다.

도7은 도6의 허프만 트리에 대응하는 허프만 테이블의 일례를 나타내는 도면이다. 도7에 있어서, 허프만 테이블(94)은 각 패턴 정보값과 2진수의 가변 길이 코드를 관련시켜 정의하고 있다. 상술한 허프만 트리(70)는, 다음과 같이 가변 길이 코드를 결정시킨다. 사용 횟수가 가장 많은 패턴 정보값「0.80」의 리프 노드(74)에 도달하기 위해서는, 루트 노드(72)로부터 2진수의「0」의 가지를 1개 통해야 한다. 따라서, 값「0.80」의 코드는 1비트의「0」이 된다. 사용 횟수가 2번째로 많은 패턴 정보값「0.11」의 리프 노드(80)에 도달하기 위해서는, 루트 노 드(72)로부터 2진수의「1」의 레벨 1의 가지와 2진수의「1」의 레벨 2의 가지를 통해야 한다. 따라서, 값「0.11」의 코드는 2비트의「11」이 된다. 사용 횟수가 3번째로 많은 패턴 정보값「0.90」의 리프 노드(84)에 도달하기 위해서는, 루트 노드(72)로부터 2진수의「1」의 레벨 1의 가지와 2진수의「0」의 레벨 2의 가지와 2진수의「1」의 레벨 3의 가지를 통해야 한다. 따라서, 값「0.90」의 코드는 3비트의「101」이 된다. 사용 횟수가 4번째로 많은 패턴 정보값「0.50」의 리프 노드(88)에 도달하기 위해서는, 루트 노드(72)로부터 2진수의「1」의 레벨 1의 가지와 2진수의 「0」의 레벨 2의 가지와 2진수의「0」의 레벨 3의 가지와 2진수의「1」의 레벨 4의 가지를 통해야 한다. 따라서, 값「0.50」의 코드는 4비트의「1001」이 된다. 사용 횟수가 5번째로 많은 패턴 정보값「0.12」의 리프 노드(92)에 도달하기 위해서는, 루트 노드(72)로부터 2진수의「1」의 레벨 1의 가지와 2진수의「0」의 레벨 2의 가지와 2진수의「0」의 레벨 3의 가지와 2진수의「0」의 레벨 4의 가지와 2진수의「1」의 레벨 5의 가지를 통해야 한다. 따라서, 값「0.12」의 코드는 5비트의「10001」이 된다. 또한, 마찬가지로 사용 횟수가 5번째로 많은 패턴 정보값「0.10」의 리프 노드(90)에 도달하기 위해서는, 루트 노드(72)로부터 2진수의「1」의 레벨 1의 가지와 2진수의「0」의 레벨 2의 가지와 2진수의「0」의 레벨 3의 가지와 2진수의「0」의 레벨 4의 가지와 2진수의「0」의 레벨 5의 가지를 통해야 한다. 따라서, 값「0.12」의 코드는 5비트의「10000」이 된다. 이와 같이, 사용 횟수가 많은 패턴 정보일수록 2진수의 가변 길이 코드가 작은 값이 되도록 부호화된다. 즉, 사용 횟수가 많은 패턴 정보일수록 적은 비트수의 값으로 할 수 있 다. 그리고 얻어진 각 패턴 정보와 가변 길이 코드가 관련된 허프만 테이블(94)이 작성된다.

S120에 있어서, 포맷 변환 공정으로서, 포맷 변환부(56)는 허프만 테이블(94)을 판독하고, 허프만 테이블(94)을 기초로 가변 길이 코드를 이용한 소정의 포맷으로, 묘화 데이터로 정의되는 소정의 영역 내의 데이터를 변환한다. 묘화 데이터를 포맷 변환함으로써, 샷 데이터로 변환되는 전단계가 되는 중간 데이터를 생성할 수 있다.

도8은 제1 실시 형태에 있어서의 중간 데이터의 일례를 나타내는 도면이다. 도8에 있어서, 생성된 중간 데이터(12)에서는 스트라이프 헤더에 이어서, 스트라이프 번호, 당해 스트라이프 내에 위치하는 블록 데이터에 대한 블록 헤더, 블록 번호가 정의된다. 그리고 블록 번호에 이어서, 당해 블록 내에 배치되는 셀 데이터에 대한 셀 헤더, 셀 번호, 당해 셀 내에 배치되는 클러스터 데이터에 대한 클러스터 헤더, 클러스터 번호가 정의된다. 그리고 클러스터 번호에 이어서, 도형 코드가 정의된다. 그리고 도형 코드에 이어서, 도형 사이즈(L, M)와 도형 좌표(x, y)가 정의된다. 그리고 제1 번째의 도형에 이어서, 동일한 클러스터(34) 내에 배치되는 제2 번째의 도형(62)에 대해 도형 코드, 도형 사이즈(L, M) 및 도형 좌표(X, Y)가 정의된다. 이와 같이 하여 1개의 클러스터(34) 내의 모든 도형에 대해 정의한 후에, 다음의 클러스터(34)의 클러스터 헤더, 클러스터 번호가 계속해서 정의된다. 이하, 마찬가지로 정의된다. 여기서, 도형 사이즈(L, M) 및 도형 좌표(X, Y)는 허프만 테이블(94)로부터 각 코드를 판독하고, 각 코드를 연결하여 일련의 연속 코드로서 정의한다.

이상과 같이, 클러스터(34) 내에 복수의 도형이 배치되는 경우, 복수의 도형의 도형마다 도형 사이즈와 도형의 배치 좌표값을 포함하는 패턴 정보가 2진수의 가변 길이 코드로 부호화된다. 그리고 복수의 도형의 도형마다, 도형 사이즈의 가변 길이 코드와 도형의 배치 좌표값의 가변 길이 코드가 연속되는 데이터가 정의된다.

종래 포맷에서는, 예를 들어 도형 사이즈(L, M)를 정의하기 위해, 예를 들어 L에 17비트, M에 17비트가 필요하고, 좌표(X, Y)를 정의하기 위해, 예를 들어 X에 17비트, Y에 17비트의 총 68비트가 필요했다. 이에 대해, 도8의 중간 데이터(12)에서는, 도형 사이즈(L, M)의 L과 M, 그리고 좌표(x, y)의 x와 y는 각각 가변 길이 코드의 비트값의 합계가 된다. 여기서, 사용 횟수가 가장 많은 패턴 정보가, 예를 들어 값「0.80」이면「0」의 1비트로 완료되게 된다. 그로 인해, 16비트의 삭감 효과가 발생한다. 예를 들어, 가령 L, M, x, y가, 모두 값「0.80」이면, 종래 68비트가 필요했던 바「0000」의 4비트로 완료되게 된다.

예를 들어, 1개의 클러스터(34) 내에 3000개의 도형이 배치되어 있는 경우, L, M, x, y의 각 값은 합계 12000개 사용되게 된다. 허프만 트리를 이용하면, 가령 모두 사용 횟수가 1회였다고 해도 최대 길이의 코드의 비트수는, 종래의 17비트보다 작게 할 수 있다. 제1 실시 형태에서는, 사용 횟수가 많은 패턴 정보일수록 적은 비트수의 코드가 되므로, 비트수의 저감 효과는 매우 큰 것이 된다.

이상과 같이, 상술한 각 구성에 의해, 허프만 테이블에서는 사용 횟수가 많 은 패턴 정보일수록 2진수의 가변 길이 코드가 작은 값이 된다. 작은 값일수록 사용하는 비트수는 적어도 된다. 그리고 가변 길이 코드를 이용한 소정의 포맷으로 클러스터(34) 내의 데이터를 변환한다. 그로 인해, 변환된 클러스터(34) 내의 데이터는 각 패턴 정보를 가변 길이 코드로 정의되게 된다. 그때, 사용 횟수가 많은 패턴 정보일수록 적은 비트수로 정의되어 있으므로, 변환된 클러스터(34) 내의 데이터에 사용하는 비트수를 저감시킬 수 있다.

이상과 같이 하여, 변환된 결과, 비트수가 대폭으로 저감된 각 클러스터 내의 중간 데이터는 자기 디스크 장치(122)에 기억(저장)된다. 또한, 허프만 테이블(94)도 자기 디스크 장치(122)에 기억(저장)된다.

S122에 있어서, 샷 데이터 생성 공정으로서, 샷 데이터 생성부(124)는 자기 디스크 장치(122)로부터 중간 데이터와 허프만 테이블(94)을 판독하고, 샷 데이터를 생성한다. 그때, 샷 데이터 생성부(124)는 판독한 중간 데이터로 정의된 도형 사이즈(L, M) 및 도형 좌표(x, y)를 정의하는 연속 코드를 허프만 테이블(94)을 참조하여 원래의 수치로 치환하면서 중간 데이터를 전개하고, 각 도형을 샷 도형으로 분할하면 좋다. 이상과 같이 하여 생성된 샷 데이터는 자기 디스크 장치(126)에 저장된다.

도9는 제1 실시 형태에 있어서의 도형 사이즈(L, M) 및 도형 좌표(x, y)를 정의하는 연속 코드의 일례를 나타내는 도면이다. 도9에서는, 예를 들어 코드「01011000111」과 중간 데이터의 도형 사이즈(L, M) 및 도형 좌표(x, y) 프레임으로 정의되어 있었던 경우, 허프만 테이블(94)을 판독하여 허프만 테이블(94)을 기초로 다음과 같이 판단된다. 우선, 처음의「0」에 의해 도형 사이즈의 L값이「0.80」인 것을 알 수 있다. 다음의「101」에 의해, 도형 사이즈의 M값이「0.90」인 것을 알 수 있다. 다음의「10001」에 의해 도형 좌표의 x값이「0.12」인 것을 알 수 있다. 그리고 마지막의「11」에 의해 도형 좌표의 y값이「0.11」인 것을 알 수 있다.

그리고 묘화부(150)는 이상과 같은 복수의 포맷으로 변환된 클러스터 내의 데이터를 기초로 한 샷 데이터에 의해 제어된 전자 빔(200)을 이용하여 이하와 같이 시료(101)에 클러스터 내에 배치되는 복수의 패턴을 묘화한다. 묘화부(150)는 묘화 제어부(130)에 의해 제어된다.

전자총(201)으로부터 나온 전자 빔(200)은, 조명 렌즈(202)에 의해 직사각형, 예를 들어 장방형의 구멍을 갖는 제1 애퍼쳐(203) 전체를 조명한다. 여기서, 전자 빔(200)을 우선 직사각형, 예를 들어 장방형으로 성형한다. 그리고 제1 애퍼쳐(203)를 통과한 제1 애퍼쳐 이미지의 전자 빔(200)은 투영 렌즈(204)에 의해 제2 애퍼쳐(206) 상에 투영된다. 이러한 제2 애퍼쳐(206) 상에서의 제1 애퍼쳐 이미지의 위치는 편향기(205)에 의해 제어되어, 빔 형상과 치수를 변화시킬 수 있다. 그리고 제2 애퍼쳐(206)를 통과한 제2 애퍼쳐 이미지의 전자 빔(200)은, 대물 렌즈(207)에 의해 초점을 맞추고 편향기(208)에 의해 편향되어, 이동 가능하게 배치된 XY 스테이지(105) 상의 시료(101)의 원하는 위치에 조사된다.

도10a 내지 도10c는 제1 실시 형태에 있어서의 임의각 도형을 슬릿 분할하는 경우의 비트수의 삭감 효과를 설명하기 위한 개념도이다. 도10a에는 임의각 도형(302)이 도시되어 있다. 여기서, 임의각 도형이라 함은, 45도의 정수배의 각도 이외의 각도를 갖는 도형으로 한다. 이러한 임의각 도형(302)은, 전자 빔(200)을 성형하는 것이 곤란하기 때문에, 45도의 정수배의 각도만으로 구성되는 복수의 장방형 혹은 사다리꼴로 분할된다. 도10b에 임의각 도형(302)이 4개의 장방형(312, 314, 316, 318)으로 분할된 경우가 도시되어 있다. 이러한 경우, 중간 데이터에서는 4개의 장방형(312, 314, 316, 318)에 대해 도형 사이즈(L, M) 및 도형 좌표(x, y)를 정의하게 된다. 여기서, 도10c에 도시하는 바와 같이, x방향으로 동일한 폭 M으로 분할하면, 4개의 장방형(312, 314, 316, 318)의 도형 폭 M값은 모두 동일한 값으로 할 수 있다. 따라서, 사용 횟수가 많아져, 허프만 트리를 이용함으로써 그만큼 비트수를 저감시킬 수 있다. 또한, 도형 좌표(x, y)에 대해서는, 좌측 하부의 코너를 도형의 기준 위치로 하면, 4개의 장방형(312, 314, 316, 318)의 y값은 모두 동일한 값으로 할 수 있다. 따라서, 사용 횟수가 많아져, 허프만 트리를 이용함으로써 그만큼 비트수를 저감시킬 수 있다.

여기서, 임의의 묘화 데이터 중 1개를 이용하여 비트수의 저감 효과를 검증한다. 90 ㎚ 세대의 배선 패턴의 일례에 대해 검증하였다. 그때의 클러스터 사이즈는 6.4 ㎛로 하였다. 그 결과, 종래의 방식에서는 중간 데이터의 도형 사이즈(L, M) 및 도형 좌표(x, y)의 프레임의 합계가 10880비트 필요했다. 한편, 본 실시 형태에 따르면, 중간 데이터의 도형 사이즈(L, M) 및 도형 좌표(x, y)의 프레임의 합계를 4999비트로 삭감할 수 있었다. 이에 의해 54 ％로 감소시킬 수 있었다.

이상과 같이, 본 실시 형태에 따르면, 허프만 트리에서 도형 사이즈(L, M) 및 도형 좌표(x, y)를 가변 길이 코드로 부호화함으로써, 사용 횟수가 많은 패턴 정보일수록 적은 비트수로 정의된다. 그로 인해, 전체의 사용 비트수를 대폭으로 저감할 수 있다. 따라서, 중간 데이터의 비트수를 대폭으로 저감할 수 있다. 그 결과, 중간 데이터의 데이터 사이즈를 대폭으로 작게 할 수 있어, 대폭으로 묘화 시간을 단축시킬 수 있다. 그 결과, 장치의 스루풋을 대폭으로 향상시킬 수 있다.

이상, 구체예를 참조하면서 실시 형태에 대해 설명하였다. 그러나 본 발명은, 이들 구체예에 한정되는 것은 아니다. 예를 들어, 클러스터마다 포맷을 선택하였지만 이것에 한정되는 것은 아니며, 예를 들어 셀마다 포맷을 선택해도 상관없다.

또한, 장치 구성이나 제어 방법 등, 본 발명의 설명에 직접 필요하지 않은 부분 등에 대해서는 기재를 생략하였지만, 필요해지는 장치 구성이나 제어 방법을 적절하게 선택하여 이용할 수 있다. 예를 들어, 묘화 장치(100)를 제어하는 제어부 구성에 대해서는 기재를 생략하였지만, 필요해지는 제어부 구성을 적절하게 선택하여 이용하는 것은 물론이다.

그 밖에, 본 발명의 요소를 구비하고, 당업자가 적절하게 설계 변경할 수 있는 모든 묘화 데이터의 작성 장치, 묘화 데이터의 작성 방법, 묘화 데이터의 변환 장치, 묘화 데이터의 변환 방법, 하전 입자 빔 묘화 장치 및 묘화 방법은 본 발명의 범위에 포함된다.

추가적인 이점 및 변경들은 해당 기술 분야의 숙련자들에게 용이하게 인지될 것이다. 따라서, 보다 넓은 관점에서의 본 발명은 본 명세서에 도시되고 설명된 특정 설명 및 대표적인 실시예에 한정되지 않는다. 따라서, 첨부된 청구범위 및 그와 균등물에 의해 한정된 일반적인 본 발명의 개념의 기술 사상 또는 범위를 벗어나지 않고 다양한 변경들이 이루어질 수도 있다.

도1은 제1 실시 형태에 있어서의 묘화 장치의 구성을 도시하는 개념도.

도2는 제1 실시 형태에 있어서의 묘화 데이터의 계층 구조의 일례를 도시하는 도면.

도3은 제1 실시 형태에 있어서의 묘화 방법을 나타내는 흐름도.

도4는 제1 실시 형태에 있어서의 누적 테이블의 일례를 나타내는 도면.

도5는 제1 실시 형태에 있어서의 사용 횟수의 카운트 방법을 설명하기 위한 일례를 나타내는 개념도.

도6은 도4의 누적 테이블에 대응하는 허프만 트리의 일례를 나타내는 도면.

도7은 도6의 허프만 트리에 대응하는 허프만 테이블의 일례를 나타내는 도면.

도8은 제1 실시 형태에 있어서의 중간 데이터의 일례를 나타내는 도면.

도9는 제1 실시 형태에 있어서의 도형 사이즈(L, M) 및 도형 좌표(x, y)를 정의하는 연속 코드의 일례를 나타내는 도면.

도10a 내지 도10c는 제1 실시 형태에 있어서의 임의각 도형을 슬릿 분할하는 경우의 비트수의 삭감 효과를 설명하기 위한 개념도.

도11은 가변 성형형 전자선 묘화 장치의 동작을 설명하기 위한 개념도.

<도면의 주요 부분에 대한 부호의 설명>

100 : 묘화 장치

101 : 시료

102 : 전자 경통

103 : 묘화실

105 : XY 스테이지

110 : 자기 디스크 장치

114 : 메모리

118 : 제어 계산기

124 : 샷 데이터 생성부

150 : 묘화부

160 : 제어부

201 : 전자총

202 : 조명 렌즈

204 : 투영 렌즈

205, 208 : 편향기

207 : 대물 렌즈

Claims

묘화 데이터를 기억하는 기억부와,

상기 묘화 데이터를 기초로, 정의된 복수의 패턴의 패턴 정보를 취득하는 취득부와,

소정의 영역마다, 취득된 복수의 패턴 정보를 기초로 각 패턴 정보와 각 패턴 정보의 사용 횟수를 관련시킨 제1 테이블을 작성하는 제1 테이블 작성부와,

상기 제1 테이블을 기초로, 허프만 트리를 작성하는 허프만 트리 작성부와,

상기 허프만 트리를 기초로, 각 패턴 정보와 사용 횟수가 많은 패턴 정보일수록 작은 값이 되도록 각 패턴 정보를 부호화한 2진수의 가변 길이 코드를 관련시킨 제2 테이블을 작성하는 제2 테이블 작성부와,

상기 제2 테이블을 기초로, 상기 가변 길이 코드를 이용한 소정의 포맷으로, 상기 묘화 데이터로 정의되는 상기 소정의 영역 내의 데이터를 변환하는 변환부와,

변환된 상기 소정의 영역 내의 데이터를 기초로 하여, 시료에 상기 복수의 패턴을 묘화하는 묘화부를 구비한 것을 특징으로 하는 묘화 장치.
제1항에 있어서, 상기 2진수의 가변 길이 코드로 부호화되는 패턴 정보는 도형 사이즈를 포함하는 것을 특징으로 하는 묘화 장치.
제1항 또는 제2항에 있어서, 상기 2진수의 가변 길이 코드로 부호화되는 패 턴 정보는 도형의 배치 좌표값을 포함하는 것을 특징으로 하는 묘화 장치.
제1항에 있어서, 변환된 상기 소정의 영역 내의 데이터는 도형 사이즈의 가변 길이 코드와 도형의 배치 좌표값의 가변 길이 코드가 연속되는 데이터를 포함하는 것을 특징으로 하는 묘화 장치.
묘화 데이터를 입력하는 공정과,

상기 묘화 데이터를 기초로, 정의된 복수의 패턴의 패턴 정보를 취득하는 공정과,

소정의 영역마다, 취득된 복수의 패턴 정보를 기초로 각 패턴 정보와 각 패턴 정보의 사용 횟수를 관련시킨 제1 테이블을 작성하는 공정과,

상기 제1 테이블을 기초로, 허프만 트리를 작성하는 공정과,

상기 허프만 트리를 기초로, 각 패턴 정보와 사용 횟수가 많은 패턴 정보일수록 작은 값이 되도록 각 패턴 정보를 부호화한 2진수의 가변 길이 코드를 관련시킨 제2 테이블을 작성하는 공정과,

상기 제2 테이블을 기초로, 상기 가변 길이 코드를 이용한 소정의 포맷으로, 상기 묘화 데이터로 정의되는 상기 소정의 영역 내의 데이터를 변환하는 공정과,

변환된 상기 소정의 영역 내의 데이터를 기억하는 공정을 구비한 것을 특징으로 하는 묘화 데이터의 변환 방법.