[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20090071864A - Method for forming device isolation layer of semiconductor device - Google Patents

Method for forming device isolation layer of semiconductor device Download PDF

Info

Publication number
KR20090071864A
KR20090071864A KR1020070139795A KR20070139795A KR20090071864A KR 20090071864 A KR20090071864 A KR 20090071864A KR 1020070139795 A KR1020070139795 A KR 1020070139795A KR 20070139795 A KR20070139795 A KR 20070139795A KR 20090071864 A KR20090071864 A KR 20090071864A
Authority
KR
South Korea
Prior art keywords
film
trench
semiconductor substrate
forming
pad
Prior art date
Application number
KR1020070139795A
Other languages
Korean (ko)
Inventor
김연경
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070139795A priority Critical patent/KR20090071864A/en
Publication of KR20090071864A publication Critical patent/KR20090071864A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

A method for forming an isolation film of a semiconductor device is provided to remove a map defect by performing an SH cleaning process in case an annealing process is omitted. A pad film is formed on a semiconductor substrate(S101). A trench is formed by removing the pad film and the semiconductor substrate(S102). The trench is flattened by filling an insulation film(S107,S108). The pad film is removed(S109). An SH cleaning process is performed about the semiconductor substrate in which the pad film is removed(S110).

Description

반도체 소자의 소자 분리막 형성 방법{METHOD FOR FORMING DEVICE ISOLATION LAYER OF SEMICONDUCTOR DEVICE}METHODS FOR FORMING DEVICE ISOLATION LAYER OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 더욱 상세하게는 소자 분리막으로 이용되는 절연막의 치밀화를 위한 어닐링 공정이 생략될 경우에 SH 클리닝 공정을 수행하여 맵(map) 경향성 결함(defect)을 제거하는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to perform a map cleaning defect by performing an SH cleaning process when an annealing process for densification of an insulating film used as a device isolation film is omitted. It relates to a device isolation film forming method of a semiconductor device for removing the.

주지와 같이, 반도체 소자에는 트랜지스터(transistor), 캐패시터(capacitor) 등의 단위 소자로 된 셀들이 반도체 소자의 용량에 따라 한정된 면적 내에 다수개가 집적되는데, 이러한 셀들은 서로 독립적인 동작 특성을 위하여 전기적인 격리가 필요하다.As is well known, in semiconductor devices, a plurality of cells including unit elements such as transistors and capacitors are integrated in a limited area according to the capacity of the semiconductor device, and these cells are electrically connected for mutually independent operation characteristics. Isolation is required.

따라서, 이러한 셀들간의 전기적인 격리를 위한 방편으로서, 반도체 기판을 리세스(recess)하고 필드 산화막을 성장시키는 실리콘 부분 산화(LOCal Oxidation of Silicon; LOCOS)와, 웨이퍼(wafer)를 수직방향으로 식각하여 절연 물질로 매립하는 셀로우 트렌치 분리(Shallow Trench Isolation; STI)가 잘 알려져 있다.Therefore, as a means for electrical isolation between these cells, a LOCal Oxidation of Silicon (LOCOS) that recesses a semiconductor substrate and grows a field oxide film, and a wafer is vertically etched. Shallow Trench Isolation (STI), which is embedded in an insulating material, is well known.

이 중에서 STI는 반응성 이온 식각(Reactive Ion Etching; RIE)이나 플라즈 마 식각과 같은 건식 식각 기술을 사용하여 좁고 깊은 트렌치를 만들고, 그 속에 절연막을 채우는 방법으로 실리콘 웨이퍼에 트렌치를 만들어 절연물을 집어넣기 때문에 버즈 비크와 관련된 문제가 없어진다. 또한 절연막이 채워진 트렌치는 표면을 평탄하게 하므로 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리한 방법이다.Among them, STI makes narrow and deep trenches by using dry etching techniques such as Reactive Ion Etching (RIE) or Plasma Etching, and fills an insulating layer with a trench to insulate an insulating material by filling an insulating film therein. The problem with Buzz Beek is eliminated. In addition, since the trench filled with the insulating film is flattened, the area occupied by the device isolation region is small, which is advantageous for miniaturization.

이와 같이, 소자 활성 영역의 확보 측면에서 유리한 STI는 접합 누설 전류면에서도 LOCOS에 비해 향상된 특성을 보이고 있다.As described above, STI, which is advantageous in terms of securing an active region of the device, exhibits improved characteristics compared to LOCOS in terms of junction leakage current.

도 1a 내지 도 1j는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 공정을 설명하기 위한 공정도이다. 이를 참조하여 종래 기술에 따른 소자 분리막 형성 방법을 설명하기로 한다.1A to 1J are process charts illustrating a device isolation film forming process of a semiconductor device according to the prior art. A method of forming a device isolation layer according to the prior art will be described with reference to this.

도 1a를 참조하면, 반도체 기판(11) 상에 패드산화막(12)을 형성하며, 패드산화막(12) 상에 패드질화막(13)을 적층 형성한다.Referring to FIG. 1A, a pad oxide film 12 is formed on a semiconductor substrate 11, and a pad nitride film 13 is laminated on the pad oxide film 12.

도 1b를 참조하면, 패드질화막(13) 상에 반사방지막(Bottom Anti Reflective Coating)(14)을 형성하며, 그 상부에 포토레지스트 패턴(15)을 형성한다.Referring to FIG. 1B, a bottom anti reflective coating 14 is formed on the pad nitride layer 13, and a photoresist pattern 15 is formed on the pad nitride layer 13.

도 1c를 참조하면, 포토레지스트 패턴(15)을 식각배리어로 하여, 반사방지막(14)을 선택적으로 제거한 후, 연속적으로 패드질화막(13) 및 패드산화막(12)을 제거하여 트렌치가 형성될 영역의 반도체 기판(11)을 노출시킨다.Referring to FIG. 1C, after the photoresist pattern 15 is used as an etch barrier, the antireflection film 14 is selectively removed, and the pad nitride film 13 and the pad oxide film 12 are continuously removed to form a trench. The semiconductor substrate 11 is exposed.

도 1d를 참조하면, 포토레지스트 스트립(strip) 공정과 세정 공정을 진행하여 포토레지스트 패턴(15)과 반사방지막(14)을 제거한다.Referring to FIG. 1D, the photoresist strip process and the cleaning process are performed to remove the photoresist pattern 15 and the anti-reflection film 14.

도 1e를 참조하면, 패드질화막(13)을 식각배리어로 하여 반도체 기판(11)의 노출 부분을 소정 두께로 건식 식각하여 트렌치(T)를 형성한다.Referring to FIG. 1E, a trench T is formed by dry etching an exposed portion of the semiconductor substrate 11 to a predetermined thickness using the pad nitride film 13 as an etching barrier.

도 1f를 참조하면, STI 라이너 산화(Liner Oxidation) 공정을 수행, 즉 열공정을 통해 트렌치(T)의 표면을 성장시켜 트렌치 라이너 산화막(16)을 형성한다.Referring to FIG. 1F, the trench liner oxide layer 16 is formed by performing an STI liner oxidation process, that is, growing the surface of the trench T through a thermal process.

도 1g를 참조하면, 도 1a 내지 도 1f의 공정을 거친 트렌치(T)를 포함한 구조물 전면에 산화막(17)을 형성하여 트렌치를 매립하는 공정을 진행한다.Referring to FIG. 1G, an oxide film 17 is formed on the entire surface of the structure including the trench T through the process of FIGS. 1A to 1F to bury the trench.

도 1h를 참조하면, 트렌치가 매립된 전체 구조물에 대해 패드질화막(13)이 노출될 때까지 화학기계연마(Chemical Mechanical Polishing : CMP) 공정을 진행하여 표면을 평탄화 한다.Referring to FIG. 1H, the surface of the entire structure having the trench embedded therein is subjected to a chemical mechanical polishing (CMP) process until the pad nitride layer 13 is exposed.

도 1i를 참조하면, 산화막(17)에 대한 탈수 및 치밀화를 위해 어닐링(annealing) 공정을 진행한다.Referring to FIG. 1I, an annealing process is performed to dehydrate and densify the oxide film 17.

도 1j를 참조하면, 인산 용액 등을 이용한 습식 딥(wet dip) 공정을 진행하여 패드질화막(13)을 제거한다.Referring to FIG. 1J, the pad nitride layer 13 is removed by performing a wet dip process using a phosphoric acid solution or the like.

앞서 설명한 바와 같이 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법에서는 트렌치에 형성된 산화막, 즉 소자 분리막을 평탄화한 후에 어닐링 공정을 수행한다. 이는 소자 분리막으로 주로 사용되는 산화막인 TEOS(Tetraethylorthosilicate) 필름이 소프트(soft)한 성질을 가지고 있기 때문에 후속 공정에서 DHF(diluted HF) 처리를 할 때에 식각율(etch rate)의 관리가 힘들 뿐만 아니라 열산화막(thermal oxide)보다 파티클(particle)을 유발시킬 가능성이 높기 때문에 어닐링 공정을 통해 치밀화하는 것이다.As described above, in the method of forming an isolation layer of a semiconductor device according to the related art, an annealing process is performed after planarizing an oxide film formed in a trench, that is, an isolation layer. This is because the TEOS (Tetraethylorthosilicate) film, which is an oxide film mainly used as a device separator, has a soft property. Since the particles are more likely to cause particles than the thermal oxide, they are densified through an annealing process.

그런데, 이러한 산화막에 대한 어닐링 공정은 새로운 공정의 추가가 필요한 경우 등과 같이 경우에 따라서 생략되기도 한다. 이때에는 패드질화막의 제거를 위해 습식 딥 공정이 진행된 시점에서 맵 경향으로 파티클이 발생되는 문제점이 있으며, 이러한 맵 경향성 결함은 성분 분석 결과 탄소(carbon) 성분으로 밝혀졌다.However, the annealing process for the oxide film may be omitted in some cases, such as when a new process needs to be added. In this case, there is a problem in that particles are generated as a map tendency at the time when the wet dip process is performed to remove the pad nitride layer, and the map tendency defect was found to be a carbon component as a result of component analysis.

본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위하여 제안한 것으로서, 산화막의 치밀화를 위한 어닐링 공정이 생략될 경우에 패드질화막의 제거를 위한 습식 딥 공정의 수행 이후에 클리닝(cleaning) 공정을 추가로 수행하여 맵 경향성 결함을 제거한다.The present invention has been proposed to solve the above problems of the prior art, and when the annealing process for densification of the oxide film is omitted, a cleaning process is further performed after the wet dip process for removing the pad nitride film. To eliminate the map tendency defect.

본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은, 반도체 기판 상에 패드막을 형성하는 단계와, 상기 패드막 및 상기 반도체 기판을 일부 제거하여 트렌치를 형성하는 단계와, 상기 트렌치에 절연막을 매립하여 평탄화하는 단계와, 상기 패드막을 제거하는 단계와, 상기 패드막을 제거한 상기 반도체 기판에 대해 SH 클리닝 공정을 수행하는 단계를 포함한다.A method of forming a device isolation film of a semiconductor device according to the present invention includes forming a pad film on a semiconductor substrate, removing the pad film and the semiconductor substrate to form a trench, and filling an insulating film in the trench to planarize it. And removing the pad film, and performing a SH cleaning process on the semiconductor substrate from which the pad film is removed.

본 발명에 의하면, 소자 분리막으로 이용되는 절연막의 치밀화를 위한 어닐링 공정이 생략될 경우에 SH 클리닝 공정을 수행하여 맵 경향성 결함을 제거하는 효과가 있다.According to the present invention, when the annealing process for densification of the insulating film used as the device isolation film is omitted, the SH cleaning process is performed to remove the map tendency defect.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, in describing the present invention, when it is determined that the detailed description of the related known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.

도 2는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 공정 흐름도이다.2 is a flowchart illustrating a method of forming a device isolation layer of a semiconductor device according to the present invention.

도 2를 참조하면 본 발명에 따른 소자 분리막 형성 방법은, 반도체 기판 상에 패드산화막과 패드질화막을 적층 형성하는 단계(S101)와, 패드질화막 상에 희생산화막과 반사방지막을 형성한 후에 반사방지막 상에 트렌치가 형성될 영역을 오픈시킨 포토레지스트 패턴을 형성하는 단계(S102)와, 포토레지스트 패턴을 식각배리 어로 하여 반사방지막, 패드질화막 및 패드산화막을 제거하여 트렌치가 형성될 영역의 반도체 기판을 노출시키는 단계(S103)와, 포토레지스트 스트립 공정과 세정 공정을 진행하여 포토레지스트 패턴 및 반사방지막을 제거하는 단계(S104)와, 패드질화막을 식각배리어로 하여 반도체 기판의 노출 부분에 대해 부분 식각하여 트렌치를 형성하는 단계(S105)와, 트렌치 내에 열공정을 통해 트렌치 라이너 산화막을 형성하는 단계(S106)와, 트렌치를 포함한 구조물 전면에 산화막 등과 같은 절연막을 형성하여 트렌치를 매립하는 단계(S107)와, 트렌치가 매립된 전체 구조물에 대해 화학기계연마 공정을 진행하여 표면을 평탄화하는 단계(S108)와, 습식 딥 공정을 진행하여 패드질화막을 제거하는 단계(S109)와, 패드질화막이 제거된 반도체 기판에 대해 SH 클리닝 공정을 진행하여 맵 경향성 결함을 제거하는 단계(S110)를 포함한다.Referring to FIG. 2, the method of forming a device isolation layer according to the present invention includes forming a pad oxide film and a pad nitride film on a semiconductor substrate (S101), and forming a sacrificial oxide film and an anti-reflection film on the pad nitride film, followed by an anti-reflection film. Forming a photoresist pattern in which a region in which a trench is to be formed is opened (S102), and removing an antireflection film, a pad nitride film, and a pad oxide film using the photoresist pattern as an etch barrier to expose the semiconductor substrate in the region where the trench is to be formed. And a photoresist strip process and a cleaning process to remove the photoresist pattern and the anti-reflection film (S104), and by partially etching the exposed portion of the semiconductor substrate using the pad nitride film as an etching barrier. Forming a trench (S105), forming a trench liner oxide film through a thermal process in the trench (S106), and a trench Forming an insulating film such as an oxide film on the entire surface including the trench to fill the trench (S107), and performing a chemical mechanical polishing process on the entire structure in which the trench is embedded (S108), and a wet dip process The step includes removing the pad nitride film (S109) and performing a SH cleaning process on the semiconductor substrate from which the pad nitride film has been removed to remove the map tendency defect (S110).

도 3a 내지 도 3j는 본 발명에 따른 반도체 소자의 소자 분리막 형성 공정을 설명하기 위한 공정도이다. 이를 참조하여 본 발명에 따른 소자 분리막 형성 방법을 상세히 설명하기로 한다.3A to 3J are process diagrams for describing a device isolation layer forming process of a semiconductor device according to the present invention. A method of forming an isolation layer according to the present invention will be described in detail with reference to this.

도 3a를 참조하면, 반도체 기판(201) 상에 패드산화막(202)을 형성하며, 패드산화막(202) 상에 패드질화막(203)을 적층 형성한다. 여기서, 패드산화막(202)은 반도체 기판(201)과 후속 패드질화막(203) 간의 스트레스를 완화시켜 줄 목적으로 형성하는 막으로서 생략할 수도 있으며, 패드질화막(203)으로는 저압 퍼니스(Low Furnace) 방식으로 형성된 Si3N4 막을 사용한다.Referring to FIG. 3A, a pad oxide film 202 is formed on a semiconductor substrate 201, and a pad nitride film 203 is stacked on a pad oxide film 202. Here, the pad oxide film 202 may be omitted as a film formed for the purpose of relieving stress between the semiconductor substrate 201 and the subsequent pad nitride film 203, and the low pressure furnace (Low Furnace) as the pad nitride film 203. Si 3 N 4 film formed in a manner is used.

도 3b를 참조하면, 패드질화막(203) 상에 반사방지막(204)을 형성하며, 그 상부에 포토레지스트 패턴(205)을 형성한다. 즉, 반사방지막(204) 상에 포토레지스트를 도포한 후, 적절한 노광, 현상공정을 통해 트렌치가 형성될 영역만을 오픈시키는 포토레지스트 패턴(205)을 형성한다. 반사방지막(204)은 식각 공정 중에 난반사를 줄이기 위해 형성한 것으로서 생략할 수도 있다.Referring to FIG. 3B, an anti-reflection film 204 is formed on the pad nitride film 203, and a photoresist pattern 205 is formed on the pad nitride film 203. That is, after the photoresist is applied on the anti-reflection film 204, a photoresist pattern 205 is formed to open only the region where the trench is to be formed through an appropriate exposure and development process. The anti-reflection film 204 may be omitted as it is formed to reduce diffuse reflection during the etching process.

도 3c를 참조하면, 포토레지스트 패턴(205)을 식각배리어로 하여, 반사방지막(204)을 선택적으로 제거한 후, 연속적으로 패드질화막(203) 및 패드산화막(202)을 제거하여 트렌치가 형성될 영역의 반도체 기판(201)을 노출시킨다.Referring to FIG. 3C, after the photoresist pattern 205 is used as an etching barrier, the anti-reflection film 204 is selectively removed, and the pad nitride film 203 and the pad oxide film 202 are successively removed to form the trench. The semiconductor substrate 201 is exposed.

도 3d를 참조하면, 포토레지스트 스트립 공정과 세정 공정을 진행하여 포토레지스트 패턴(205)과 반사방지막(204)을 제거한다.Referring to FIG. 3D, the photoresist strip process and the cleaning process are performed to remove the photoresist pattern 205 and the anti-reflection film 204.

도 3e를 참조하면, 패드질화막(203)을 식각배리어로 하여 반도체 기판(201)의 노출 부분을 소정 두께로 건식 식각하여 트렌치(T)를 형성한다.Referring to FIG. 3E, the trench T is formed by dry etching the exposed portion of the semiconductor substrate 201 to a predetermined thickness using the pad nitride film 203 as an etching barrier.

도 3f를 참조하면, STI 라이너 산화 공정을 수행, 즉 열공정을 통해 트렌치(T)의 표면을 성장시켜 트렌치 라이너 산화막(206)을 형성한다. 이와 같이 라이너 산화막(206)을 사용하게 되면, 실리콘 기판에 응집된 스트레스가 감소하고, 소자 분리막에서 실리콘 기판으로의 도펀트(dopant)들의 확산작용이 억제되는 등의 효과를 얻을 수 있어, 결국 소자의 리프레쉬 특성이 향상되는 것으로 알려져 있으며, 생략할 수도 있다.Referring to FIG. 3F, a trench liner oxide layer 206 is formed by performing an STI liner oxidation process, that is, growing the surface of the trench T through a thermal process. When the liner oxide film 206 is used in this way, the stress agglomerated on the silicon substrate is reduced, and the diffusion action of dopants from the device isolation film to the silicon substrate is suppressed. It is known that the refresh characteristic is improved and can be omitted.

도 3g를 참조하면, 도 3a 내지 도 3f의 공정을 거친 트렌치(T)를 포함한 구조물 전면에 TEOS 등과 같은 산화막(207)을 형성하여 트렌치를 매립하는 공정을 진행한다.Referring to FIG. 3G, an oxide film 207 such as TEOS is formed on the entire surface of the structure including the trench T that has undergone the processes of FIGS. 3A to 3F to bury the trench.

도 3h를 참조하면, 트렌치가 매립된 전체 구조물에 대해 패드질화막(203)이 노출될 때까지 화학기계연마 공정을 진행하여 표면을 평탄화 한다.Referring to FIG. 3H, the surface of the entire structure having the trench embedded therein is subjected to a chemical mechanical polishing process until the pad nitride layer 203 is exposed.

도 3i를 참조하면, 인산 용액 등을 이용한 습식 딥 공정을 진행하여 패드질화막(203)을 제거한다. 이때 산화막(207)의 소프트한 성질로 인하여 맵 경향으로 파티클이 발생될 수 있다.Referring to FIG. 3I, the pad nitride layer 203 is removed by performing a wet dip process using a phosphoric acid solution or the like. In this case, particles may be generated due to the tendency of the map due to the soft nature of the oxide film 207.

도 3j를 참조하면, 패드질화막(203)이 제거된 반도체 기판을 황산(H2SO4)과 과산화수소(H2O2)를 혼합한 SPM(Sulfuric acid Peroxide Mixture)이 담긴 SPM 배스(bath)에 담가 맵 경향성 파티클을 제거한다. 이러한 SH 클리닝 공정은 포토레지스트와 같은 무거운 유기물(heavy organic material)을 케미컬(chemical)을 이용하여 산화시켜 제거하는 공정으로서, 탄소 성분의 파티클 제거 효과가 탁월하다.Referring to FIG. 3J, the semiconductor substrate from which the pad nitride layer 203 is removed is placed in an SPM bath containing Sulfuric Acid Peroxide Mixture (SPM) mixed with sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ). Remove litter map tendency particles. The SH cleaning process is a process of oxidizing and removing heavy organic materials such as photoresist using chemical, and has an excellent effect of removing particles of carbon.

지금까지 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.It has been described so far limited to one embodiment of the present invention, it is obvious that the technology of the present invention can be easily modified by those skilled in the art. Such modified embodiments should be included in the technical spirit described in the claims of the present invention.

도 1a 내지 도 1j는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 공정을 설명하기 위한 공정도,1A to 1J are process diagrams illustrating a device isolation film forming process of a semiconductor device according to the prior art;

도 2는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 공정 흐름도,2 is a flowchart illustrating a method of forming an isolation layer of a semiconductor device according to the present invention;

도 3a 내지 도 3j는 본 발명에 따른 반도체 소자의 소자 분리막 형성 공정을 설명하기 위한 공정도.3A to 3J are process drawings for explaining a device isolation film forming process of a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

201 : 반도체 기판 203 : 패드질화막201: semiconductor substrate 203: pad nitride film

204 : 반사방지막 205 : 포토레지스트 패턴204: antireflection film 205: photoresist pattern

207 : 산화막 T : 트렌치207 oxide film T trench

Claims (2)

반도체 기판 상에 패드막을 형성하는 단계와,Forming a pad film on the semiconductor substrate, 상기 패드막 및 상기 반도체 기판을 일부 제거하여 트렌치를 형성하는 단계와,Removing a portion of the pad layer and the semiconductor substrate to form a trench; 상기 트렌치에 절연막을 매립하여 평탄화하는 단계와,Embedding and insulating the insulating film in the trench; 상기 패드막을 제거하는 단계와,Removing the pad layer; 상기 패드막을 제거한 상기 반도체 기판에 대해 SH 클리닝 공정을 수행하는 단계Performing a SH cleaning process on the semiconductor substrate from which the pad layer is removed; 를 포함하는 반도체 소자의 소자 분리막 형성 방법.Device isolation film forming method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 SH 클리닝 공정은, 황산(H2SO4)과 과산화수소(H2O2)를 혼합한 SPM(Sulfuric acid Peroxide Mixture)이 담긴 SPM 배스(bath)에 상기 반도체 기판을 담그는In the SH cleaning process, the semiconductor substrate is immersed in an SPM bath containing a sulfuric acid peroxide mixture (SPM) mixed with sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ). 반도체 소자의 소자 분리막 형성 방법.A device isolation film formation method of a semiconductor device.
KR1020070139795A 2007-12-28 2007-12-28 Method for forming device isolation layer of semiconductor device KR20090071864A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139795A KR20090071864A (en) 2007-12-28 2007-12-28 Method for forming device isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139795A KR20090071864A (en) 2007-12-28 2007-12-28 Method for forming device isolation layer of semiconductor device

Publications (1)

Publication Number Publication Date
KR20090071864A true KR20090071864A (en) 2009-07-02

Family

ID=41329150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139795A KR20090071864A (en) 2007-12-28 2007-12-28 Method for forming device isolation layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR20090071864A (en)

Similar Documents

Publication Publication Date Title
KR100280107B1 (en) How to form trench isolation
US6787409B2 (en) Method of forming trench isolation without grooving
US20080206955A1 (en) Method of Forming an Isolation Film in a Semiconductor Device
KR20090072089A (en) Method of forming isolation film of semiconductor memory device
US6355539B1 (en) Method for forming shallow trench isolation
KR100972681B1 (en) Method of forming an isolation layer in flash memory device
KR100979711B1 (en) Method for gapfill in semiconductor device
KR20080084256A (en) Method for forming shallow trench isolation of semiconductor device
KR20100020792A (en) Method for gapfill of trench in semiconductor device
US20070087516A1 (en) Method for forming an isolating trench with a dielectric material
KR20090071864A (en) Method for forming device isolation layer of semiconductor device
KR100703836B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100545137B1 (en) Device Separator Formation Method of Semiconductor Device
KR100895382B1 (en) Method for manufacturing semiconductor device
KR100912988B1 (en) Method of manufacturing a semiconductor device
KR100344765B1 (en) Method for isolating semiconductor devices
KR100500943B1 (en) Method for protecting moat in semiconductor device with selective silicon recess
KR100474863B1 (en) Method of forming an isolation layer in a semiconductor device
KR100663609B1 (en) Method for manufacturing isolation layer in semiconductor device
KR100430582B1 (en) Method for manufacturing semiconductor device
KR20090068634A (en) Method for forming trench of semiconductor device
KR20100076330A (en) Method for forming device isolation layer of semiconductor device
KR20100076211A (en) Method for forming semiconductor device
KR20040050554A (en) Method of forming an isolation layer in a semiconductor device
KR20030000132A (en) Forming method for field oxide of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application