[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20090066929A - Monitoring pattern of semicondutor device using spacer and method for fabricating the same - Google Patents

Monitoring pattern of semicondutor device using spacer and method for fabricating the same Download PDF

Info

Publication number
KR20090066929A
KR20090066929A KR1020070134674A KR20070134674A KR20090066929A KR 20090066929 A KR20090066929 A KR 20090066929A KR 1020070134674 A KR1020070134674 A KR 1020070134674A KR 20070134674 A KR20070134674 A KR 20070134674A KR 20090066929 A KR20090066929 A KR 20090066929A
Authority
KR
South Korea
Prior art keywords
spacer
pattern
monitoring
patterns
forming
Prior art date
Application number
KR1020070134674A
Other languages
Korean (ko)
Inventor
조병호
안영배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070134674A priority Critical patent/KR20090066929A/en
Publication of KR20090066929A publication Critical patent/KR20090066929A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A monitoring spacer pattern of a semiconductor device using a spacer and a forming method thereof are provided to control pattern uniformity within a wafer by feeding back a measured result thereof in a manufacturing process. A monitoring spacer pattern of a semiconductor device includes a substrate and monitoring spacer patterns(131, 132, 133). The substrate has a scribe lane region for defining a main chip region. The monitoring spacer patterns having various pitch sizes are formed in the scribe lane region. The semiconductor device forms fine patterns by using a spacer. The monitoring spacer patterns have a structure for monitoring a CD(Critical Dimension) of main patterns formed in the main chip region. The monitoring spacer patterns are split in the various pitch sizes within a monitor box having a constant size.

Description

스페이서를 이용한 반도체소자의 모니터링 스페이서 패턴 및 그 형성 방법{Monitoring pattern of semicondutor device using spacer and method for fabricating the same}Monitoring pattern of semicondutor device using spacer and method for fabricating the same}

본 발명은 반도체 소자 및 그 형성방법에 관한 것으로, 보다 구체적으로, 스페이서를 이용한 반도체소자의 모니터링 스페이서 패턴 및 그 형성방법에 관한 것이다. The present invention relates to a semiconductor device and a method of forming the same, and more particularly, to a monitoring spacer pattern of a semiconductor device using a spacer and a method of forming the same.

반도체소자가 고집적화되면서, 소자의 사이즈가 점점 축소되고 있다. 즉, 제한된 면적 내에서 더 많은 패턴을 구현하기 위해 패턴의 피치(pitch) 사이즈 예컨대, 패턴 선폭(CD;Critical Demension) 및 패턴 사이의 간격(dispacing)이 줄어들고 있다. As semiconductor devices are highly integrated, the size of the devices is gradually decreasing. That is, in order to realize more patterns within a limited area, the pitch size of the pattern, for example, the pattern critical width (CD) and the spacing between the patterns are reduced.

특히, 디램(DRAM)과 같은 반도체소자는 수많은 미세 패턴들로 이루어져 있으며, 이와 같은 미세 패턴들은 포토리소그라피 공정을 통해 형성된다. 그러나, 반도체소자의 디자인 룰(design rule)이 감소됨에 따라, 포토리소그라피(photolithography) 공정을 통해 미세 피치를 가지는 패턴을 형성하는 데 한계가 있다. 이에 따라, 미세한 피치의 패턴을 형성하기 위하여 스페이서를 이용한 패턴 형성 기술(SPT;Spacer Patterning Technology)이 제안된 바 있다. In particular, a semiconductor device such as a DRAM is composed of numerous fine patterns, and such fine patterns are formed through a photolithography process. However, as the design rule of the semiconductor device is reduced, there is a limit in forming a pattern having a fine pitch through a photolithography process. Accordingly, a Spacer Patterning Technology (SPT) using a spacer has been proposed to form a fine pitch pattern.

이 방법은, 패턴을 형성하고자 하는 패턴대상막 상에 희생막 패턴을 형성하고, 이 희생막 패턴 측벽에 스페이서를 형성한다. 희생막 패턴을 제거한 후, 남은 스페이서를 식각마스크로 노출된 패턴대상막을 식각하여 미세 패턴을 형성하는 방법으로 이루어진다. In this method, a sacrificial film pattern is formed on the pattern target film to be patterned, and spacers are formed on the sidewalls of the sacrificial film pattern. After removing the sacrificial layer pattern, the pattern target layer exposed by the remaining spacers as an etch mask is etched to form a fine pattern.

한편, 반도체소자를 제조하는 중에 공정 과정을 모니터링 하기 위해, 메인 칩 영역에 스페이서를 이용하여 미세 패턴을 형성하면서, 메인 칩 영역 이외의 스크레이브 레인(scribe lane) 영역에 함께 형성된 모니터링 스페이서 패턴을 측정하면서, 공정의 피드백(feed back) 작용을 진행하고 있다. On the other hand, in order to monitor the process during the manufacturing of the semiconductor device, while forming a fine pattern using a spacer in the main chip area, while measuring the monitoring spacer pattern formed in the scribe lane area other than the main chip area At the same time, the feed back of the process is in progress.

이때, 스페이서를 이용한 패턴 형성 기술에서 스페이서는 후속 형성하고자 하는 미세 패턴의 선폭(CD; Critical Demension)을 결정하는 요인으로 작용하고 있다. 그런데, 스페이서막의 도포 특성과 위치별로 미세 패턴의 선폭이 다르게 형성되고 있으며, 웨이퍼 내의 패턴 균일도에 영향을 미치고 있다. In this case, in the pattern forming technique using the spacer, the spacer serves as a factor for determining the critical width (CD) of the fine pattern to be subsequently formed. By the way, the line width of the fine pattern is formed differently according to the application characteristics and the position of the spacer film, which affects the pattern uniformity in the wafer.

그런데, 공저 과정을 모니터링하기 위한 모니터링 스페이서 패턴은 스페이서 형성 후, 위치별 특정한 측정 포인트(point), 패턴이 없는 일정한 곳에서 측정하여 메인 칩 영역 내에서 패턴 경향성을 대변하기 힘들뿐만 아니라, 웨이퍼 내에서 패턴 균일도(uniformity)를 조정하기가 어렵다. However, the monitoring spacer pattern for monitoring the co-operation process is not only hard to represent the pattern tendency in the main chip region by measuring at a specific measuring point and position without a pattern after forming the spacer, but also in the wafer. It is difficult to adjust pattern uniformity.

본 발명에 따른 스페이서를 이용한 반도체소자의 모니터링 스페이서 패턴은, 스페이서를 이용하여 미세 패턴을 형성하는 반도체소자에 있어서, 메인 칩 영역을 한정하는 스크레이브 레인을 갖는 기판; 및 상기 기판의 스크레이브 레인에 다양한 피치 사이즈를 가지는 모니터링 스페이서 패턴들을 포함한다. A monitoring spacer pattern of a semiconductor device using a spacer according to the present invention includes a semiconductor device for forming a fine pattern using a spacer, the semiconductor device comprising: a substrate having a scribe lane defining a main chip region; And monitoring spacer patterns having various pitch sizes in the scribe lane of the substrate.

상기 모니터링 스페이서 패턴은 일정 크기의 모니터 박스 내에서 다양한 피치 사이즈를 가지도록 구성된 것이 바람직하다. The monitoring spacer pattern is preferably configured to have various pitch sizes in a monitor box of a predetermined size.

상기 모니터링 스페이서 패턴들은 상기 모니터 박스 내에서 두께를 달리하여 형성된 것이 바람직하다. The monitoring spacer patterns are preferably formed by varying the thickness in the monitor box.

상기 모니터링 스페이서 패턴들은 패턴 검사 과정에서 불량 패턴으로 인식되지 않을 정도의 사이즈 별로 다양한 피치 사이즈를 가지도록 형성된 것이 바람직하다. The monitoring spacer patterns are preferably formed to have various pitch sizes for each size that is not recognized as a bad pattern in the pattern inspection process.

상기 모니터링 스페이서 패턴들은 상기 메인 칩 영역에 형성된 메인 패턴들의 CD를 모니터링할 수 있는 구조로 이루어지는 것이 바람직하다.The monitoring spacer patterns may have a structure capable of monitoring CDs of main patterns formed in the main chip region.

본 발명에 따른 스페이서를 이용한 반도체소자의 모니터링 스페이서 패턴 형성방법은, 메인 패턴이 형성된 메인 칩 영역과, 메인 칩 영역을 한정하는 스크레이브 레인 영역을 갖는 반도체소자에 있어서, 스크레이브 영역 상에 패턴대상막을 형성하는 단계; 상기 패턴대상막 상에 다양한 피치 사이즈를 가지는 희생막 패턴들을 형성하는 단계; 상기 희생막 패턴들 상에 스페이서막의 두께를 달리하여 형성하는 단계; 상기 스페이서막에 이방성식각하여 상기 희생막 패턴들 측벽에 스페이서들을 형성하는 단계; 상기 희생막 패턴들을 제거하는 단계; 및 상기 스페이서들을 식각마스크로 노출된 식각대상막을 식각하여 다양한 피치 사이즈를 가지는 모니터링 스페이서 패턴들을 형성하는 단계를 포함한다. A method of forming a spacer pattern for monitoring a semiconductor device using a spacer according to the present invention is a semiconductor device having a main chip region on which a main pattern is formed and a scribing lane region defining a main chip region, wherein the pattern target is formed on the scribing region. Forming a film; Forming sacrificial layer patterns having various pitch sizes on the pattern target layer; Forming a spacer layer on the sacrificial layer patterns by varying a thickness of the spacer layer; Anisotropically etching the spacer layer to form spacers on sidewalls of the sacrificial layer patterns; Removing the sacrificial layer patterns; And etching the etching target layer exposed by the spacers as an etch mask to form monitoring spacer patterns having various pitch sizes.

상기 스페이서막의 두께를 달리하여 형성하는 단계는, 상기 스트라이브 영역 내에 일정 크기의 모니터 박스를 구성하는 단계; 및 상기 모니터 박스 별로 두께를 스페이서의 두께를 달리하여 형성하는 단계로 이루어지는 것이 바람직하다. The forming of the spacer layer with a different thickness may include: configuring a monitor box having a predetermined size in the scribe area; And forming the thickness of each monitor box by varying a thickness of a spacer.

상기 스페이서막은 상기 패턴대상막과 식각 선택비를 갖는 물질막으로 형성하는 것이 바람직하다. The spacer layer may be formed of a material layer having an etching selectivity with respect to the pattern target layer.

(실시예)(Example)

도 1을 참조하면, 본 발명에 따른, 스페이서를 이용한 반도체소자의 모니터링 스페이서 패턴은, 스페이서를 이용하여 미세 패턴을 형성하는 반도체소자에 있어서, 메인 칩(main chip) 영역(110)을 한정하는 스크레이브 레인(scribe lane) 영역(120)을 갖는 기판(100)과, 스크레이브 레인 영역(120)에 다양한 피치 사이즈(pitch size)를 갖는 모니터링 스페이서 패턴(130)을 포함한다. Referring to FIG. 1, the monitoring spacer pattern of a semiconductor device using a spacer according to the present invention includes a screen defining a main chip region 110 in a semiconductor device forming a fine pattern using a spacer. A substrate 100 having a scribe lane region 120 and a monitoring spacer pattern 130 having various pitch sizes in the scribe lane region 120 are included.

이때, 모니터링 스페이서 패턴(130)은 스페이서를 이용한 패턴 형성 기술에서 공정의 피드백(feed back) 작용을 원할하게 진행하기 위해 스페이서를 이용한 형성 기술을 적용하여 형성한다. 예컨대, 모니터링 스페이서 패턴(130)들은 메인 칩 영역(110)에 형성된 메인 패턴들의 CD를 모니터링할 수 있는 구조로 이루어진다. In this case, the monitoring spacer pattern 130 is formed by applying a formation technique using a spacer in order to smoothly proceed the feedback operation of the process in the pattern formation technique using the spacer. For example, the monitoring spacer patterns 130 may be configured to monitor CDs of the main patterns formed in the main chip region 110.

모니터링 스페이서 패턴(130)들은 일정 크기의 모니터 박스(monitor box) 내에서 다양한 피치 사이즈로 스플릿(split)되어 있다. 구체적으로, 모니터링 스페이서 패턴(130)은 도 2에 제시된 바와 같이, 다수 개의 모니터 박스 내에서 모니터링 스페이서 패턴(130) 사이즈를 달리하여 구성되어 있다. The monitoring spacer patterns 130 are split into various pitch sizes in a monitor box of a certain size. Specifically, the monitoring spacer pattern 130 is configured by varying the size of the monitoring spacer pattern 130 in the plurality of monitor boxes, as shown in FIG.

예컨대, 제1 모니터 박스(141)에는 패턴 검사 과정에서 불량 패턴으로 인식되지 않을 정도의 선폭으로 모니터링 스페이서 패턴(131)들이 다양한 피치 사이즈로 스플릿되어 있다. 제2 모니터 박스(142)에는 제1 모니터 박스(141)에서 형성된 모니터링 스페이서 패턴(131)보다 상대적으로 넓은 선폭으로 모니터링 스페이서 패턴(132)들이 다양한 피치 사이즈로 스플릿되어 있다. 제3 모니터 박스(143)에는 제2 모니터 박스(142)에서 형성된 모니터링 스페이서 패턴(132)보다 상대적으로 넓은 선폭으로 모니터링 스페이서 패턴(133)들이 다양한 피치 사이즈를 가지도록 스플릿되어 있다. For example, the monitoring spacer patterns 131 are split into various pitch sizes in the first monitor box 141 with a line width that is not recognized as a bad pattern in the pattern inspection process. In the second monitor box 142, the monitoring spacer patterns 132 are split in various pitch sizes with a line width relatively wider than that of the monitoring spacer pattern 131 formed in the first monitor box 141. In the third monitor box 143, the monitoring spacer patterns 133 are split to have various pitch sizes with a line width relatively wider than that of the monitoring spacer pattern 132 formed in the second monitor box 142.

이때, 모니터링 스페이서 패턴(130)들의 선폭은, 스페이서막의 두께에 의해 결정되므로 스페이서막의 두께를 달리하여 형성함으로써, 모니터링 스페이서 패턴(130)들의 사이즈를 다양하게 스플릿할 수 있다. In this case, since the line width of the monitoring spacer patterns 130 is determined by the thickness of the spacer film, the size of the monitoring spacer patterns 130 may be variously split by forming the thickness of the spacer film.

모니터링 스페이서 패턴(130)들의 선폭을 측정하여 반도체소자 제조 과정 중에 모니터링함으로써, 메인 칩 영역(110)에 형성된 메인 패턴의 사이즈를 예상하여 설계 레이아웃이 정상적으로 이루어졌는지 사전에 예측할 수 있다. 또한, 모니터링 스페이서 패턴 형성 결과를 통해 공정의 피드백(feed back) 작용을 원할하게 진행하여 스페이서를 이용한 패턴 형성과정에서 스페이서의 두께를 제어할 수 있다.By measuring the line width of the monitoring spacer patterns 130 and monitoring the semiconductor device during the fabrication process, the size of the main pattern formed in the main chip region 110 may be estimated to predict in advance whether the design layout is normally performed. In addition, it is possible to smoothly proceed the feedback function of the process through the monitoring spacer pattern formation result to control the thickness of the spacer in the pattern formation process using the spacer.

이러한 모니터링 스페이서 패턴(130)은 실제 칩의 회로가 아닌 웨이퍼 가공 공정에 필요한 패턴, 예를 들어, 웨이퍼를 정렬하는데 필요한 얼라인 키, 단위 공정의 정확도를 파악하기 위한 오버레이 키 등과 공정 과정을 모니터링 하기 위해 스크레이브 레인 영역에 메인 공정과정에서 함께 진행되어 형성된다. The monitoring spacer pattern 130 is not a circuit of a real chip, but a pattern required for a wafer processing process, for example, an alignment key required for aligning a wafer, an overlay key for determining the accuracy of a unit process, and the like. In order to proceed to the scribing lane area in the main process is formed.

스페이서를 이용한 모니터링 스페이서 패턴 형성방법을 설명하면 다음과 같다.The monitoring spacer pattern formation method using the spacer will be described below.

도 3을 참조하면, 석영기판과 같은 투명기판(200) 상에 패턴대상막(210)을 형성한다. 패턴대상막은 절연막 일 수도 있고, 도전막일 수도 있다. 여기서, 투명기판(200)은 메인 패턴이 형성되는 메인 칩 영역과, 스크레이브 레인 영역으로 구분될 수 있다. 본 발명의 실시예에서는 설명의 편의를 위하여 스크레이브 레인 영역만을 도시하였다. Referring to FIG. 3, the pattern target layer 210 is formed on a transparent substrate 200 such as a quartz substrate. The pattern target film may be an insulating film or a conductive film. In this case, the transparent substrate 200 may be divided into a main chip region in which a main pattern is formed and a scrape lane region. In the embodiment of the present invention, only the scribble lane area is shown for convenience of description.

패턴대상막(210) 상에 다양한 피치 사이즈를 가지는 희생막 패턴(230)들을 형성한다. 구체적으로, 패턴대상막(210) 상에 희생막 및 레지스트막(도시되지 않음)을 형성한 후, 포토리소그라피 공정을 수행하여 레지스트막 패턴을 형성하고, 레지스트막 패턴을 식각마스크로 노출된 희생막을 식각하여 라인 앤 스페이스(line and space) 피치가 다양한 사이즈를 가지도록 희생막 패턴(220)들을 형성한다. 희생막 패턴(230)들은 옥사이드막으로 형성할 수 있으나, 이에 한정되는 것은 아니다. Sacrificial film patterns 230 having various pitch sizes are formed on the pattern target film 210. Specifically, after forming a sacrificial film and a resist film (not shown) on the pattern target film 210, by performing a photolithography process to form a resist film pattern, the sacrificial film exposed the resist film pattern as an etching mask By etching, the sacrificial layer patterns 220 are formed such that line and space pitches have various sizes. The sacrificial layer patterns 230 may be formed of an oxide layer, but are not limited thereto.

도 4를 참조하면, 희생막 패턴(220)들 상에 두께를 달리하여 스페이서막(230)을 형성한다. 이때, 스크레이브 영역 내에 일정 크기의 모니터 박스를 구성 한 후, 모니터 박스 별로 스페이서의 두께를 달리하여 형성한다. Referring to FIG. 4, spacer layers 230 are formed on the sacrificial layer patterns 220 by varying thickness. At this time, after configuring a monitor box of a predetermined size in the scribing region, it is formed by varying the thickness of the spacer for each monitor box.

스페이서막(230)은 화학기상증착 또는 물리기상 증착 등의 다양한 증착공정을 수행하여 메인 패턴의 형성 조건과 동일하게 형성할 수 있다. 이때, 증착 조건 및 공정 조건등을 달리하여 모니터 박스 별로 스페이서막(230)의 두께가 달라지게 형성할 수 있다. 스페이서막(230)은 패턴대상막과 충분한 식각선택비를 갖는 물질로 형성할 수 있다. The spacer layer 230 may be formed in the same manner as the main pattern formation conditions by performing various deposition processes such as chemical vapor deposition or physical vapor deposition. In this case, the thickness of the spacer layer 230 may be changed for each monitor box by changing deposition conditions and process conditions. The spacer layer 230 may be formed of a material having a sufficient etching selectivity with the pattern target layer.

이때, 스페이서막의 두께는, 후속 형성되는 모니터링 스페이서 패턴들의 선폭이 결정되어 진다. 따라서, 모니터링 스페이서 패턴 형성과정에서 스페이서막의 두께를 모니터 박스 별로 달리하여 형성함으로써, 후속 모니터링 스페이서 패턴들오 인해 메인 패턴의 경향성을 보다 신뢰성있게 대변하여 모니터링 할 수 있다. At this time, the thickness of the spacer film is determined the line width of the subsequent monitoring spacer patterns. Therefore, by forming the thickness of the spacer film for each monitor box in the process of forming the monitoring spacer pattern, it is possible to more reliably represent and monitor the tendency of the main pattern due to subsequent monitoring spacer patterns.

도 5를 참조하면, 스페이서막에 이방성식각하여 패턴대상막(210) 표면 위와 희생막 패턴(220)의 상부 표면 위에 있는 스페이서막을 제거한다. 그러면, 희생막 패턴(220)들 측벽에 스페이서(231)들이 형성된다. 이때, 이방성식각은 에치백(etchback) 방법을 이용하여 수행할 수 있지만, 이에 한정되는 것은 아니다. Referring to FIG. 5, the spacer layer on the surface of the pattern target layer 210 and the upper surface of the sacrificial layer pattern 220 is removed by anisotropically etching the spacer layer. Then, spacers 231 are formed on sidewalls of the sacrificial layer patterns 220. At this time, the anisotropic etching may be performed using an etchback method, but is not limited thereto.

도 6을 참조하면, 희생막 패턴들을 제거한다. 그러면, 패턴대상막(210) 상에 다양한 피치 사이즈(pitch size)를 가지는 스페이서(231)들만 남게 된다. 이때, 스페이서은 후속 패턴대상막을 식각하기 위한 식각마스크 역할은 한다. Referring to FIG. 6, the sacrificial layer patterns are removed. Then, only spacers 231 having various pitch sizes remain on the pattern target layer 210. In this case, the spacer serves as an etching mask for etching the subsequent pattern target layer.

도 7 및 도 8을 참조하면, 스페이서들을 식각마스크로 노출된 패턴대상막을 선택적으로 식각한 후, 스페이서를 제거한다. 그러면, 다양한 피치 사이즈를 가지는 모니터링 스페이서 패턴(211)들이 형성된다. Referring to FIGS. 7 and 8, after selectively etching the pattern target layer exposed through the spacers, the spacers are removed. Then, monitoring spacer patterns 211 having various pitch sizes are formed.

본 발명에 따르면, 스페이서를 이용하여 미세 패턴을 형성하는 반도체소자에 있어서, 스크레이브 레인 영역에 일정 크기의 모니터 박스를 구성한 후, 모니터 박스 별로 모니터링 스페이서 패턴의 두께를 달리하여 형성하고, 다양한 피치 사이즈를 갖도록 구성함으로써, 메인 칩 영역에 형성된 메인 패턴의 경향성을 신뢰성있게 대변할 수 있다. 즉, 모니터링 스페이서 패턴들의 두께를 측정하여 메인 칩 영역 들의 CD를 예측할 수 있다. 이에 따라, 반도체소자 제조 과정 중에 모니터링 스페이서 패턴들의 측정 결과를 피드백함으로써, 웨이퍼 내에서 패턴 균일도(uniformity)를 컨트롤하여 소자의 특성을 향상시킬 수 있다. According to the present invention, in a semiconductor device for forming a fine pattern using a spacer, after forming a monitor box having a predetermined size in the scribing lane area, and formed by varying the thickness of the monitoring spacer pattern for each monitor box, various pitch sizes By configuring to have, the tendency of the main pattern formed in the main chip region can be reliably represented. That is, the CD of the main chip regions may be estimated by measuring the thickness of the monitoring spacer patterns. Accordingly, by feeding back the measurement results of the monitoring spacer patterns during the semiconductor device manufacturing process, the pattern uniformity may be controlled in the wafer to improve device characteristics.

이상 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다. Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

도 1 내지 도 2는 본 발명에 따른 스페이서를 이용한 모니터링 스페이서 패턴을 설명하기 위해 나타내 보인 도면들이다.1 to 2 are diagrams for explaining the monitoring spacer pattern using a spacer according to the present invention.

도 3 내지 도 8은 본 발명에 따른 스페이서를 이용한 모니터링 스페이서 패턴 형성방법을 설명하기 위해 나타내 보인 도면들이다. 3 to 8 are views for explaining a method of forming a monitoring spacer pattern using a spacer according to the present invention.

Claims (8)

스페이서를 이용하여 미세 패턴을 형성하는 반도체소자에 있어서,In a semiconductor device for forming a fine pattern using a spacer, 메인 칩 영역을 한정하는 스크레이브 레인 영역을 갖는 기판; 및 A substrate having a scribe lane region defining a main chip region; And 상기 기판의 스크레이브 레인 영역에 다양한 피치 사이즈를 가지는 모니터링 스페이서 패턴들을 포함하는 반도체소자의 모니터링 스페이서 패턴. And a monitoring spacer pattern having various pitch sizes in the scribing lane region of the substrate. 제1항에 있어서,The method of claim 1, 상기 모니터링 스페이서 패턴은 일정 크기의 모니터 박스 내에서 다양한 피치 사이즈를 가지도록 구성된 스페이서를 이용한 반도체소자의 모니터닝 패턴. The monitoring spacer pattern is a monitoring pattern of a semiconductor device using a spacer configured to have various pitch sizes in a monitor box of a predetermined size. 제2항에 있어서,The method of claim 2, 상기 모니터링 스페이서 패턴들은 상기 모니터 박스 별로 모니터링 스페이서 패턴의 선폭을 달리하여 구성된 반도체소자의 모니터링 스페이서 패턴. The monitoring spacer patterns of the semiconductor device is configured by varying the line width of the monitoring spacer pattern for each monitor box. 제1항에 있어서,The method of claim 1, 상기 모니터링 스페이서 패턴들은 패턴 검사 과정에서 불량 패턴으로 인식되지 않을 정도의 선폭으로 다양한 피치 사이즈를 가지도록 형성된 반도체소자의 모니터링 스페이서 패턴. The monitoring spacer patterns of the semiconductor device are formed to have various pitch sizes with a line width that is not recognized as a bad pattern during the pattern inspection process. 제1항에 있어서,The method of claim 1, 상기 모니터링 스페이서 패턴들은 상기 메인 칩 영역에 형성된 메인 패턴들의 CD를 모니터링할 수 있는 구조로 이루어지는 반도체소자의 모니터링 스페이서 패턴. And the monitoring spacer patterns are configured to monitor CDs of the main patterns formed in the main chip region. 메인 패턴이 형성된 메인 칩 영역과, 메인 칩 영역을 한정하는 스크레이브 레인 영역을 갖는 반도체소자에 있어서, A semiconductor device having a main chip region in which a main pattern is formed and a scribble lane region defining a main chip region, 스크레이브 영역 상에 패턴대상막을 형성하는 단계; Forming a pattern target film on the scrape region; 상기 패턴대상막 상에 다양한 피치 사이즈를 가지는 희생막 패턴들을 형성하는 단계; Forming sacrificial layer patterns having various pitch sizes on the pattern target layer; 상기 희생막 패턴들 상에 스페이서막의 두께를 달리하여 형성하는 단계; Forming a spacer layer on the sacrificial layer patterns by varying a thickness of the spacer layer; 상기 스페이서막에 이방성식각하여 상기 희생막 패턴들 측벽에 스페이서들을 형성하는 단계; Anisotropically etching the spacer layer to form spacers on sidewalls of the sacrificial layer patterns; 상기 희생막 패턴들을 제거하는 단계; 및Removing the sacrificial layer patterns; And 상기 스페이서들을 식각마스크로 노출된 식각대상막을 식각하여 다양한 피치 사이즈를 가지는 모니터링 스페이서 패턴들을 형성하는 단계를 포함하는 모니터링 스페이서 패턴 형성방법. And etching the etching target layer exposed by the spacers as an etch mask to form monitoring spacer patterns having various pitch sizes. 제6항에 있어서,The method of claim 6, 상기 스페이서막의 두께를 달리하여 형성하는 단계는, Forming by varying the thickness of the spacer film, 상기 스트라이브 영역 내에 일정 크기의 모니터 박스를 구성하는 단계; 및 Configuring a monitor box of a predetermined size in the scribe area; And 상기 모니터 박스 별로 스페이서의 두께를 달리하여 형성하는 단계로 이루어지는 모니터링 스페이서 패턴 형성방법. The monitoring spacer pattern forming method comprising the step of forming by varying the thickness of the spacer for each monitor box. 제6항에 있어서,The method of claim 6, 상기 스페이서막은 상기 패턴대상막과 식각 선택비를 갖는 물질막으로 형성하는 모니터링 스페이서 패턴 형성방법. And the spacer film is formed of a material film having an etch selectivity with respect to the pattern target film.
KR1020070134674A 2007-12-20 2007-12-20 Monitoring pattern of semicondutor device using spacer and method for fabricating the same KR20090066929A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070134674A KR20090066929A (en) 2007-12-20 2007-12-20 Monitoring pattern of semicondutor device using spacer and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134674A KR20090066929A (en) 2007-12-20 2007-12-20 Monitoring pattern of semicondutor device using spacer and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20090066929A true KR20090066929A (en) 2009-06-24

Family

ID=40994867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134674A KR20090066929A (en) 2007-12-20 2007-12-20 Monitoring pattern of semicondutor device using spacer and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20090066929A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026614B2 (en) 2016-01-26 2018-07-17 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026614B2 (en) 2016-01-26 2018-07-17 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR100842753B1 (en) Method of fabricting pattern in semiconductor device using spacer
US9490217B1 (en) Overlay marks and semiconductor process using the overlay marks
KR20090029521A (en) Method for forming fine pattern of semiconductor device
JP2008283164A (en) Manufacturing method of flash memory element
KR20170042056A (en) Method of forming patterns for semiconductor device
TW201539147A (en) Self-aligned litho-etch process and integrated chip
CN102446703A (en) Dual patterning method
US12009212B2 (en) Semiconductor device with reduced critical dimensions
JP4583980B2 (en) Semiconductor device manufacturing method and semiconductor structure
US10199265B2 (en) Variable space mandrel cut for self aligned double patterning
JP2010087300A (en) Method of manufacturing semiconductor device
KR20090047001A (en) Method for fabricating fine pattern in semicondutor device using spacer
KR20090049524A (en) Method for fabricating fine pattern in semicondutor device using spacer
KR20090066929A (en) Monitoring pattern of semicondutor device using spacer and method for fabricating the same
US20080182415A1 (en) Semiconductor device and method for fabricating the same
KR100917820B1 (en) method of forming contact hole in semiconductor device
US10373915B1 (en) Method for monitoring semiconductor process
TWI743792B (en) Vernier mark for semiconductor manufacturing process and lithographic process inspection method using the same
US8642479B2 (en) Method for forming openings in semiconductor device
US9348230B2 (en) Method of manufacturing semiconductor device
KR100953053B1 (en) Method of forming fine patterns in semiconductor device
KR20100089503A (en) Pattern in semiconductor device and method for measuring a critical dimension of pattern using the same
KR100935252B1 (en) Method for manufacturing nano pattern of the semiconductor device
KR20090044409A (en) Method of fabricating a pattern using spacer patterning
TWI727049B (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid