[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20090033805A - 전자 회로 장치 및 이의 제조 방법 - Google Patents

전자 회로 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20090033805A
KR20090033805A KR1020080095894A KR20080095894A KR20090033805A KR 20090033805 A KR20090033805 A KR 20090033805A KR 1020080095894 A KR1020080095894 A KR 1020080095894A KR 20080095894 A KR20080095894 A KR 20080095894A KR 20090033805 A KR20090033805 A KR 20090033805A
Authority
KR
South Korea
Prior art keywords
circuit board
casing
electronic key
electronic
key transceiver
Prior art date
Application number
KR1020080095894A
Other languages
English (en)
Other versions
KR101065525B1 (ko
Inventor
게이이찌 스기모또
미쯔루 나까가와
Original Assignee
가부시키가이샤 덴소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 덴소 filed Critical 가부시키가이샤 덴소
Publication of KR20090033805A publication Critical patent/KR20090033805A/ko
Application granted granted Critical
Publication of KR101065525B1 publication Critical patent/KR101065525B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Telephone Set Structure (AREA)
  • Lock And Its Accessories (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

전자 회로 장치의 제조 방법은 회로 기판(2)의 일 측면(22)이 공동(104)의 내면(102a)과 밀착되어 유지되도록 금형 공동(104) 내에 회로 기판(2)을 위치시키는 공정과, 공동(104)을 수지 재료(110)로 장입함으로써 케이싱(4) 내에 회로 기판(2)을 캡슐화하는 공정을 포함한다. 회로 기판(2)의 일 측면(22)은 케이싱(4)의 외표면의 일 측면으로 노출되어 케이싱(4)의 외표면의 일 측면의 일부를 형성한다. 방법은 케이싱(4)의 외표면의 일 측면 전체를 기계가공함으로써 케이싱(4)을 박형화하는 공정을 더 포함한다.
Figure P1020080095894
케이싱, 외표면, 회로 기판, 수지 재료, 기계가공, 박형화 공정

Description

전자 회로 장치 및 이의 제조 방법 {ELECTRONIC CIRCUIT DEVICE AND METHOD OF MAKING THE SAME}
본 발명은 전자 회로 장치 및 전자 회로 장치의 제조 방법에 관한 것이다.
일본공개특허 제2006-303327호 공보에 대응하는 미국 제2007/0161269호에는 전자 키 송수신기로 구성된 전자 회로 장치가 개시되어 있다. 전자 회로 장치는 서로 대향하는 제1 및 제2 측면을 갖는 회로 기판을 포함한다. 전자 부품은 회로 기판의 제1 측면에만 실장된다. 회로 기판은 회로 기판의 제2 측면이 케이싱의 외표면으로 노출되는 형태로 케이싱 내에 캡슐화된다. 따라서, 회로 기판의 제2 측면이 케이싱의 외표면의 일부를 형성한다.
전자 회로 장치의 제조 방법은 위치시키는 공정 및 위치시키는 공정에 이은 캡슐화 공정을 포함한다. 위치시키는 공정에서, 회로 기판의 제2 측면이 공동의 내면과 밀착되어 유지될 수 있도록 금형(즉, 다이)의 공동 내에 위치된다. 캡슐화 공정에서, 액체 수지 재료가 금형의 공동 내로 가압 주입된 후 경화된다(즉, 고화된다).
회로 기판이 금형의 내면과 밀착되어 유지되므로, 회로 기판은 캡슐화 공정 에서 회로 기판에 가해지는 압력과 열에 의해서 크게 변형되는 것이 방지될 수 있다.
전술된 방법에서, 수지 재료가 공동으로 주입된 후, 전자 부품과 회로 기판 사이의 갭 내에 공기가 잔류할 수도 있다. 갭 내에 갇힌 공기는 압력과 열에 의해서 팽창하여 회로 기판의 제2 측면에 팽출(bulge)[범프(bump) 등]을 유발할 수 있다. 더욱이, 회로 기판의 제2 측면은 회로 기판과 케이싱 사이의 선형(열) 팽창 계수의 차이 때문에 돌출할 수도 있다. 회로 기판의 제2 측면이 케이싱의 외표면으로 노출되기 때문에, 팽출 및 돌출은 전자 키 송수신기의 외관을 훼손한다.
회로 기판의 노출 측면 상의 이러한 변형은 샌딩(sanding) 기술 등에 의해서 제거될 수 있다. 그러나, 일반적으로, 회로 기판의 노출 측면 상의 변형은 아주 작고, 복잡한 형상을 가지고, 제품마다 다르다. 따라서, 변형을 제거하는 제거 공정을 자동화하는 것이 어렵고, 제거 공정은 수작업으로 수행될 수 있다. 그 결과, 변형을 제거하는 데 많은 작업공수가 소요된다. 더욱이, 수작업 제거 공정은 회로 기판의 제2 측면의 정밀도(즉, 평탄성)의 감소를 초래할 수도 있다.
상술된 문제점을 고려하여, 본 발명은 회로 기판의 노출 표면의 변형을 제거하는 제거 공정의 자동화를 허용하는 전자 회로 장치 및 전자 회로 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 태양에 따르면, 전자 회로 장치의 제조 방법은 회로 기판과, 회로 기판의 제1 측면에만 실장된 전자 부품을 준비하는 공정과, 회로 기판의 제2 측면이 공동의 내면과 밀착되게 유지되도록 금형의 공동 내에 회로 기판을 위치시키는 공정을 포함한다. 회로 기판의 제1 및 제2 측면은 서로 대향된다. 방법은 공동을 수지 재료로 장입함으로써 케이싱 내에 회로 기판 및 전자 부품을 캡슐화하는 공정을 더 포함한다. 케이싱은 회로 기판의 제1 측면으로부터 제2 측면으로의 방향으로 제1 두께를 갖는다. 방법은 금형으로부터 케이싱을 제거하는 공정을 더 포함한다. 회로 기판의 제2 측면은 케이싱의 외표면 중 일 측면으로 노출되어 케이싱의 외측면의 일 측면의 일부를 형성한다. 방법은 케이싱의 외표면의 일 측면 전체를 기계가공함으로써 제1 두께로부터 제2 두께로 케이싱을 박형화하는 공정을 더 포함한다.
본 발명의 다른 태양에 따르면, 전자 회로 장치는 서로 대향하는 제1 및 제2 측면을 갖는 회로 기판과, 회로 기판의 제1 측면에만 실장된 전자 부품과, 회로 기판 및 전자 부품을 캡슐화하도록 구성된 수지 케이싱을 포함한다. 회로 기판의 제2 측면은 케이싱의 외표면의 일 측면으로 노출되어 케이싱의 외표면의 일 측면의 일부를 형성한다. 케이싱의 외표면의 일 측면 전체는 기계가공된다.
본 발명의 상술한 및 다른 목적, 특징 및 이점이 첨부된 도면을 참조하여 행해진 후속 상세한 설명으로부터 보다 명확해질 것이다.
본 발명에 따르면, 회로 기판의 노출 표면의 변형을 제거하는 제거 공정의 자동화가 가능한 전자 회로 장치 및 전자 회로 장치의 제조 방법이 제공된다.
아래에서 도1 내지 도5b를 참조하여, 본 발명의 일 실시예에 따른 전자 키 송수신기(1)를 설명한다. 도5b는 최종 제품으로서 전자 키 송수신기(1)를 도시한다. 전자 키 송수신기(1)는 회로 기판(2), 회로 기판(2)에 실장된 전자 부품(3), 및 수지 재료로 만들어진 케이싱(4)을 포함한다. 예를 들어, 전자 키 송수신기(1)는 차량 전자 키 시스템에 사용되고 차량의 운전자에 의해 휴대될 수 있다.
도1에 상세하게 도시된 것과 같이, 양극 및 음극 단자(5, 6)가 회로 기판(2)에 납땜된다. 각각의 양극 및 음극 단자(5, 6)와 회로 기판(2) 사이에서 회로 기판(2), 전자 부품(3) 및 솔더 접합부는 케이싱(4) 내에 캡슐화된다.
회로 기판(2)은 예를 들어 유리섬유 에폭시 기판과 같은 전기 절연체 기재에 전기 도전체 트레이스 패턴(예를 들어, 구리 포일)을 형성함으로써 만들어질 수 있다. 실시예에서, 회로 기판(2)은 전기 절연체 기재로서 유리섬유 강화 에폭시 기판을 채용한다. 다르게는, 전기 절연체 기재는 유리섬유 강화 에폭시 기판 이외의 다른 기판일 수 있다.
회로 기판(2)은 서로 대향하는 제1 및 제2 측면(21, 22)을 갖는다. 전자 부품(3)은 회로 기판(2)의 제2 측면(22)이 편평할 수 있도록 회로 기판(2)의 제1 측면에만 실장된다. 전자 부품(3)의 예는 저항, 콘덴서, 다이오드, 트랜지스터, 집적 회로(IC) 모듈, 안테나 등일 수 있다.
회로 기판(2)은 배터리(도시 생략)가 수용되는 배터리 공간을 형성하는 절결 부(23)를 갖는다. 예를 들어, 배터리는 버턴형 배터리일 수 있다. 양극 단자(5)는 절결부(23)에 걸쳐있고 각 단부에서 회로 기판(2)의 트레이스 패턴에 납땜되어 있다. 마찬가지로, 음극 단자(6)는 절결부(23)에 걸쳐있고 각 단부에서 회로 기판(2)의 트레이스 패턴에 납땜되어 있다. 배터리가 배터리 공간에 수용되면, 배터리의 양극 및 음극은 각각 음극 및 양극 단자(5, 6)와 접촉한다. 이와 같이, 전자 키 송수신기(1)는 배터리 공간 내에 수용된 배터리에 의해서 전력을 공급받을 수 있다.
전자 키 송수신기(1)의 케이싱(4)은 도2에 도시된 금형(예를 들어, 다이)을 이용함으로써 제조된다. 전자 부품(3) 및 양극 및 음극 단자(5, 6)가 실장되는 회로 기판(2)은 회로 기판(2)의 제2 측면(22)이 공동(104)의 내면과 밀착되어 유지될 수 있는 방식으로 금형(100)의 공동(104) 내에 위치된다.
금형(100)은 상부 금형(101), 하부 금형(102) 및 슬라이드 코어(도시 생략)를 포함한다. 슬라이드 코어는 때때로 "측면 코어"로서 참조된다. 슬라이드 코어는 양극 및 음극 단자(5, 6)의 중앙부를 덮어서 배터리 공간을 형성한다. 상부 및 하부 금형(101, 102)은 성형기(도시 생략)의 가동 또는 고정 플래튼에 고정된다.
금형(100)의 상부 금형(101)은 스프루(즉, 런너)(107)를 갖는다. 포트(105)가 스프루(107)의 상류측에 형성되고, 게이트(108)가 스프루(107)의 하류측에 형성된다. 성형기의 플런저(106)(즉, 피스톤)는 플런저(106)가 포트(105)에 들어가고 나올수 있도록 포트(105) 위에 위치된다. 고체 수지 재료로서 태블릿(110; tablet)이 포트(105) 내에 장입되고, 그런 후 플런저(106)가 포트(105)로 들어간 다. 그 결과, 태블릿(110)은 액체 수지 재료로 변화될 수 있다. 액체 수지 재료는 스프루(107) 및 게이트(108)를 통과함으로써 포트(105)로부터 공동(104)으로 유동한다.
금형(100)의 하부 금형(102)은 표면(102a)에 노출된 흡입 구멍(109)을 갖는다. 흡입 구멍(109)은 진공 펌프와 같은 외부 흡입원(도시 생략)에 파이프(도시 생략)를 통해서 연결된다.
도2 내지 도5a를 참조하여 전자 키 송수신기(1)의 제조 방법을 이하에서 설명한다. 방법은 도2에 도시된 위치시키는 공정과, 위치시키는 공정에 이어지고 도3에 도시된 캡슐화 공정, 캡슐화 공정에 이어지고 도4에 도시된 제거 공정, 및 제거 공정에 이어지고 도5a에 도시된 박형화 공정을 포함한다.
우선, 도2를 참조하여 위치시키는 공정을 이하에서 설명한다. 위치시키는 공정에서, 회로 기판(2)의 제2 측면(22)은 회로 기판(2)이 흡입 구멍(109) 상에 위치될 수 있도록 하부 금형(102)의 표면(102a) 상에 위치된다. 그런 후, 상부 금형(101) 및 하부 금형(102)이 조립되고 함께 클램핑되어 공동(104)을 형성한다. 그 결과, 회로 기판(2)이 금형(100)의 공동(104) 내에 위치된다. 이 때, 흡입 구멍(109)은 공동(104)에 대하여 흡입원에 의한 부압으로 유지되어 회로 기판(2)이 공동(104)의 내면에 밀착되어 유지될 수 있다.
그런 후, 케이싱(4)용 수지 재료로서 태블릿(110)이 금형(100)의 포트(105) 내로 장입된다.
태블릿(110)은 열경화성 수지로 만들어질 수 있다. 실시예에서, 태블 릿(110)은 에폭시 수지로 만들어진다. 예를 들어, B-스테이지(즉, 반경화된) 에폭시 수지 분말이 태블릿(110)으로 압축될 수 있다. 태블릿(110)의 사용(즉, 액체 재료 대신에 고체 재료의 사용)은 전자 키 송수신기(1)의 생산성을 개선할 수 있고 또한 기포가 전자 키 송수신기(1)의 케이싱(4) 내에 잔류하는 것을 방지하는 것을 도울 수 있다. 필요하다면, 태블릿(110)은 포트(105)로 장입되기 전에 예열될 수도 있다.
금형(100)의 온도는 에폭시 수지의 경화 반응을 일으키도록 조정될 필요가 있다. 또한, 전자 부품(3) 및 양극 및 음극 단자(5, 6)가 땜납에 의해서 회로 기판(2)에 접합되기 때문에, 금형(100)의 온도는 땜납의 융점 미만일 필요가 있다. 실시예에서, 땜납은 대략 240℃의 융점을 가지고 에폭시 수지는 대략 170℃의 경화 반응 온도를 갖는다. 따라서, 예를 들어, 금형(100)의 온도는 대략 200℃로 조정될 수 있다.
전술된 것과 같이, 전자 키 송수신기(1)의 케이싱(4)은 에폭시 수지로 만들어진다. 에폭시 수지가 높은 내열성 및 높은 기계 강도를 갖기 때문에, 전자 키 송수신기(1)는 손상에 대하여 적절하게 보호될 수 있다. 따라서, 전자 키 송수신기(1)가 항상 운전자에게 휴대되더라도 전자 키 송수신기(1)의 신뢰성은 확보될 수 있다.
수지 재료의 경화 반응 온도가 땜납의 융점 미만이라면, 전자 키 송수신기(1)의 케이싱(4)용 수지 재료는 에폭시 수지 이외의 다른 열경화성 수지일 수 있다. 예를 들어, 수지 재료는 페놀 수지, 불포화 폴리에스테르 수지 등일 수 있다.
다음으로, 도3을 참조하여 위치시키는 공정에 이어서 수행되는 캡슐화 공정을 설명한다. 캡슐화 공정에서, 플런저(106)가 아래로 이동하여 포트(105)로 들어가서, 포트(105) 내에 위치된 태블릿(110)이 액체 에폭시 수지로 변화될 수 있다. 액체 에폭시 수지가 스프루(107) 및 게이트(108)를 통해 공동(104) 내로 주입되어 공동(104)이 액체 에폭시 수지로 채워질 수 있다. 공동(104) 내의 액체 에폭시 수지는 금형(100)으로부터 열을 받는다. 열은 액체 에폭시 수지의 경화 반응을 일으킨다. 그 결과, 액체 에폭시 수지는 경화되어 케이싱(4)으로 성형된다. 이 방식으로, 회로 기판(2)은 수지 재료로 만들어진 케이싱(4) 내에 캡슐화된다.
다음으로, 도4를 참조하여 캡슐화 공정에 이어서 수행되는 제거 공정을 이하에서 설명한다. 제거 공정에서, 금형(100)이 개방되고, 케이싱(4) 내에 캡슐화된 회로 기판(2)이 성형기의 배출 기구(도시 생략)를 이용함으로써 금형(100)으로부터 제거된다. 그런 후, 도5a에 도시된 것과 같이, 케이싱(4)은 게이트(108)를 따라 절단되어 포트(105) 및 스프루(107)에 대응하는 불필요한 부분을 제거한다. 이 방식으로, 중간 제품으로서 전자 키 송수신기(1A)가 만들질 수 있다.
케이싱(4)은 회로 기판(2) 상에 실장된 전자 부품(3), 회로 기판(2)의 제1 측면(21) 및 측면(24), 및 각각의 양극 및 음극 단자(5, 6)와 회로 기판(2) 사이의 땜납 접합부를 캡슐화한다. 따라서, 전자 키 송수신기(1)의 회로는 케이싱(4) 내에 밀봉될 수 있어, 전자 키 송수신기(1)가 방수로 만들어질 수 있다.
회로 기판(2)의 제2 측면(22)은 케이싱(4)의 외표면의 일 측면으로 노출되어 케이싱(4)의 외측면의 일 측면과 연결되어 평탄한 연속적인 표면을 형성한다. 따 라서, 회로 기판(2)의 제2 측면(22)은 케이싱(4)의 외표면의 일 측면의 일부를 형성한다.
전자 키 송수신기(1)는 카드와 같은 사각형 형상을 갖는다. 예를 들어, 전자 키 송수신기(1)는 두께를 제외하고는 ISO 7810에 의해서 정해진 ID-1 포맷(85.60×53.98㎜)을 실질적으로 만족하도록 된 크기를 가질 수 있다.
도5a 및 도5b를 비교함으로써 알 수 있는 것과 같이, 중간 제품인 전자 키 송수신기(1A)는 전자 키 송수신기(1)의 두께(T1)보다 약간 크다.
구체적으로, 중간 제품인 전자 키 송수신기(1A)의 케이싱(4)의 외표면의 일 측면은 소정 길이만큼 두께(T1)에 대응하는 목표 라인을 지나 연장한다. 목표 라인은 도5a 및 도5b에 이점 쇄선으로 표시된다.
실시예에서, 길이는 대략 0.3 밀리미터로 설정된다. 즉, 중간 제품인 전자 키 송수신기(1A)의 두께는 전자 키 송수신기(1)의 두께(T1)보다 대략 0.3 밀리미터 크다.
길이가 대략 0.2 밀리미터 이상이면, 후술되는 박형화 공정이 정밀하게 수행될 수 있다. 구체적으로, 중간 제품인 전자 키 송수신기(1A)의 케이싱(4)의 외표면의 일 측면 전체가 균일하게 기계가공될 수 있다. 그러나, 길이가 0.4 밀리미터를 초과하면, 낭비되는 재료의 양이 증가한다. 따라서, 길이는 0.2 밀리미터 내지 0.4 밀리미터인 것이 바람직하다.
최종적으로, 도5a 및 도5b를 참조하여 제거 공정에 이어서 수행되는 박형화 공정를 이하에서 설명한다. 박형화 공정에서, 도5a에 도시된 중간 제품인 전자 키 송수신기(1A)가 두께(T1)로 박형화된다. 구체적으로, 중간 제품인 전자 키 송수신기(1A)의 케이싱(4)의 외표면의 일 측면이 목표 라인이 노출될 때까지 예를 들어 샌딩기를 이용하여 기계가공(즉, 연삭 가공, 연마 가공 등)된다. 이 방식에서, 도5b에 도시된 전자 키 송수신기(1)가 만들어진다. 필요하다면, 코팅(도장)과 같은 표면 처리가 전자 키 송수신기(1)의 외표면에 적용되어 전자 키 송수신기(1)의 기계가공된 측의 면이 양호한 외관을 가질 수 있다.
캡슐화 공정이 완료된 후, 중간 제품인 전자 키 송수신기(1A)의 케이싱(4)은 온도의 감소로 인해 수축될(즉, 줄어들) 수 있다. 그 결과, 도6에 도시된 것과 같이, 중간 제품인 전자 키 송수신기(1A)는 휘어져서 회로 기판(2)의 제2 측면(22)이 돌출할 수도 있다.
도7에 도시된 것과 같이, 캡슐화 공정이 완료된 후, 회로 기판(2)과 전자 부품(3) 사이의 갭에 공기가 잔류할 수도 있다. 갭 내에 잔류하는 공기는 중간 제품인 전자 키 송수신기(1A)의 회로 기판(2)의 제2 측면(22)에 팽출(범프 등)을 유발할 수 있다.
전술된 것과 같이, 회로 기판(2)의 제2 측면(22)은 케이싱(4)의 외표면의 일 측면으로 노출되어 케이싱(4)의 외표면의 일 측면의 일부를 형성한다. 박형화 공정에서, 중간 제품인 전자 키 송수신기(1A)의 케이싱(4)의 외표면의 일 측면 전체가 균일하게 기계가공되어 회로 기판(2)의 제2 측면(22)의 휘어짐 및 팽출이 확실하게 제거될 수 있다. 따라서, 최종 제품인 전자 키 송수신기(1)는 휘어짐 및 팽출을 갖지 않을 수 있다.
예를 들어, 전자 키 송수신기(1)는 운전자가 전자 키 송수신기(1)를 소지할 때 지갑 등에 보관된다. 따라서, 전자 키 송수신기(1)의 두께(T1)는 대략 3 ㎜ 이하여서 전자 키 송수신기(1)가 지갑 내에 넣어질 수 있는 것이 바람직하다.
일부 적용예에서, 회로 기판(2)에 실장된 전자 부품(3)의 두께(T2)는 대략 1.5 ㎜에 이를 수 있다. 전자 부품(3) 상에 위치된 케이싱(4)의 두께(T3)는 전자 부품(3)이 케이싱(4)에 의해서 확실하게 보호될 수 있도록 대략 0.5 밀리미터 이상인 것이 바람직하다. 따라서, 전자 키 송수신기(1)의 회로 기판(2)의 기재의 두께(T)는 1 밀리미터보다 작을 필요가 있다(즉, T=T1-T2-T3).
도8a는 중간 제품인 전자 키 송수신기(1A)의 회로 기판(2)을 도시한다. 도8b는 전자 키 송수신기(1)의 회로 기판(2)을 도시한다. 즉, 도8a는 박형화 공정이 완료되기 전의 회로 기판(2)을 도시하고 도8b는 박형화 공정이 완료된 후의 회로 기판(2)을 도시한다.
도8a에 상세하게 도시된 것과 같이, 회로 기판(2)은 제1 기재(34), 프리프레그 층(35) 및 제2 기재(36)를 포함한다. 트레이스 패턴(341, 342)이 제1 기재(34)의 양 측면 상에 각각 형성된다. 트레이스 패턴(341, 342)은 제1 기재(34)에서 관통 구멍(도시 생략)을 통해 전기적으로 접속된다. 제2 기재(36)에는 트레이스 패턴이 없다. 프리프레그 층(35)이 제1 및 제2 기재(34, 36) 사이에 개재되어 접착제층으로서 역할을 한다. 제1 기재(34), 프리프레그 층(35) 및 제2 기재(36)는 고온 압착(hot pressing)에 의해서 서로 접합된다.
도8b에서, 트레이스 패턴(342)의 제2 측면(22)으로부터의 길이는 정전기에 대한 내성을 확보하기 위하여 대략 0.4 밀리미터보다 클 필요가 있다. 또한, 제1 기재(34)용으로 사용되고 대략 0.2 밀리미터 미만의 두께를 갖는 유리섬유 에폭시 기판은 시장에 쉽게 구할 수 없다. 따라서, 전자 키 송수신기(1)의 회로 기판(2)의 기재의 두께(T)는 대략 0.6 밀리미터 이상인 것이 바람직하다. 즉, 전자 키 송수신기(1)의 회로 기판(2)의 기재의 두께(T)는 대략 0.6 밀리미터 내지 대략 1 밀리미터인 것이 바람직하다.
실시예에서, 제1 기재(34)는 대략 0.2 밀리미터의 두께를 갖고, 제2 기재(36)는 대략 0.7 밀리미터의 두께를 갖고, 프리프레그 층(35)은 대략 0.2 밀리미터의 두께를 갖는다. 따라서, 중간 제품인 전자 키 송수신기(1A)의 회로 기판(2)의 기재의 두께는 대략 1.1 밀리미터이다. 박형화 공정에서, 중간 제품인 전자 키 송수신기(1A)의 제2 기재(36)는 전자 키 송수신기(1)의 제2 기재(36A)가 대략 0.4 밀리미터의 두께를 가질 수 있도록 대략 0.3 밀리미터만큼 박형화된다. 따라서, 전자 키 송수신기(1)의 회로 기판(2)의 기재의 두께(T)는 대략 0.8 밀리미터이다.
전술된 것과 같이, 실시예에 따르면, 중간 제품인 전자 키 송수신기(1A)는 최종 제품으로서 전자 키 송수신기(1)보다 더 두껍다. 중간 제품인 전자 키 송수신기(1A)는 박형화 공정에서 케이싱(4)의 외표면의 일 측면 전체를 균일하게 기계가공함으로써 박형화된다. 따라서, 회로 기판(2)의 제2 측면(22)은 회로 기판(2)의 제2 측면(22)의 변형(즉, 팽출, 휘어짐 등)이 확실하게 제거되도록 균일하게 기계가공된다.
박형화 공정에서, 회로 기판(2)의 제2 측면 상의 변형의 크기 또는 형상에 관계없이 케이싱(4)의 외표면의 일 측면이 전체적으로 기계가공된다. 따라서, 박형화 공정은 자동화될 수 있다.
회로 기판(2)의 제2 측면(22)은 케이싱의 외표면의 일 측면으로 노출되어 케이싱(4)의 외표면의 일 측면의 일부를 형성한다. 이러한 방법에서, 전자 키 송수신기(1)의 두께(T1)는 감소될 수 있다.
회로 기판(2)은 기재로서 유리섬유 강화 에폭시 기판을 채용한다. 이러한 방법에서, 전자 키 송수신기(1)는 강성 및 인성을 모두 가질 수 있다.
박형화 공정에서, 케이싱(4)의 외표면의 일 측면이 기계가공된다. 따라서, 회로 기판(2)의 기재가 유리섬유 강화 기판일 지라도, 회로 기판(2)의 제2 측면(22) 상의 변형은 정밀하고 쉽게 제거될 수 있다.
상술된 실시예는 다양한 방식으로 변형될 수 있다. 예를 들어, 박형화 공정은 케이싱(4)의 외표면의 일 측면을 연삭 가공, 연마 가공 또는 절단하는 것을 포함할 수 잇다. 예를 들어, 케이싱(4)의 외표면의 일 측면은 목표 라인이 노출될 때까지 폴리싱 컴파운드를 이용하여 점진적으로 연마 가공될 수 있다. 다르게는, 케이싱(4)의 외표면의 일 측면은 목표 라인을 따라 절단될 수 있다.
케이싱(4)은 전사 성형 기술 이외의 성형 기술을 이용하여 만들어질 수 있다. 예를 들어, 케이싱(4)은 주입 성형 기술, 압축 성형 기술 등을 이용하여 만들어질 수 있다.
전자 키 송수신기(1)(즉, 케이싱(4))는 카드 이외의 다른 형상을 가질 수 있다. 본 발명은 전자 키 송수신기 이외의 전자 회로 장치에 적용될 수 있다.
이러한 변경 및 변형은 첨부된 청구범위에 의해서 한정되는 본 발명의 범위 내인 것으로 이해되어야만 한다.
도1은 본 발명의 실시예에 따른 전자 키 송수신기의 회로 기판의 평면도를 도시하는 다이어그램.
도2는 전자 키 송수신기의 제조 방법의 위치시키는 공정의 단면도를 도시하는 다이어그램.
도3은 전자 키 송수신기의 제조 방법의 캡슐화 공정의 단면도를 도시하는 다이어그램.
도4는 전자 키 송수신기의 제조 방법의 제거 공정의 단면도를 도시하는 다이어그램.
도5a는 중간 제품인 전자 키 송수신기의 단면도를 도시하는 다이어그램.
도5b는 최종 제품으로서의 전자 키 송수신기의 단면도를 도시하는 다이어그램.
도6은 휨을 갖는 중간 제품인 전자 키 송수신기의 단면도를 도시하는 다이어그램.
도7은 팽출을 갖는 중간 제품인 전자 키 송수신기의 단면도를 도시하는 다이어그램.
도8a는 중간 제품인 전자 키 송수신기의 회로 기판의 단면도를 도시하는 다이어그램.
도8b는 전자 키 송수신기의 회로 기판의 단면도를 도시하는 다이어그램.
<도면의 주요 부분에 대한 부호의 설명>
2 : 회로 기판
3 : 전자 부품
4 : 케이싱
21 : 제1 측면
22 : 제2 측면
100 : 금형
104 : 공동
110 : 수지 재료

Claims (8)

  1. 전자 회로 장치의 제조 방법이며,
    회로 기판(2)과, 회로 기판(2)의 제1 측면(21)에만 실장된 전자 부품(3)을 준비하는 공정과,
    상기 제1 측면(21)에 대향하는 회로 기판(2)의 제2 측면(22)이 공동(104)의 내면과 밀착되어 유지되도록 금형(100)의 공동(104) 내에 회로 기판(2)을 위치시키는 공정과,
    공동(104)을 수지 재료(110)로 장입함으로써 회로 기판(2)의 제1 측면(21)으로부터 제2 측면(22)으로의 방향으로 제1 두께를 갖는 케이싱(4) 내에 회로 기판(2) 및 전자 부품(3)을 캡슐화하는 공정과,
    회로 기판(2)의 제2 측면(22)이 케이싱(4)의 외표면의 일 측면으로 노출되어 케이싱(4)의 외측면의 일 측면의 일부를 형성하도록 금형(100)으로부터 케이싱(4)을 제거하는 공정과,
    케이싱(4)의 외표면의 일 측면 전체를 기계가공함으로써 제1 두께로부터 제2 두께로 케이싱(4)을 박형화하는 공정을 포함하는 전자 회로 장치의 제조 방법.
  2. 제1항에 있어서, 상기 케이싱(4)은 실질적으로 카드 형상을 갖는 전자 회로 장치의 제조 방법.
  3. 제2항에 있어서, 상기 회로 기판(2)은 유리섬유 강화 에폭시 수지로 만들어진 기재(34 내지 36)를 포함하는 전자 회로 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 케이싱(4)의 박형화 공정은 케이싱(4)의 외표면의 일 측면 전체를 연마 가공하는 것을 포함하는 전자 회로 장치의 제조 방법.
  5. 전자 회로 장치이며,
    서로 대향하는 제1 및 제2 측면(21, 22)을 갖는 회로 기판(2)과,
    회로 기판(2)의 제1 측면(21)에만 실장된 전자 부품(3)과,
    회로 기판(2) 및 전자 부품(3)을 캡슐화하도록 구성된 수지 케이싱(4)을 포함하고,
    회로 기판(2)의 제2 측면(22)은 케이싱(4)의 외표면의 일 측면으로 노출되어 케이싱(4)의 외측면의 일 측면의 일부를 형성하고,
    케이싱(4)의 외표면의 일 측면 전체는 기계가공된 전자 회로 장치.
  6. 제5항에 있어서, 상기 케이싱(4)은 실질적으로 카드 형상을 갖는 전자 회로 장치.
  7. 제6항에 있어서, 상기 회로 기판(2)은 유리섬유 강화 에폭시 수지로 만들어 진 기재(34 내지 36)를 포함하는 전자 회로 장치.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서, 상기 케이싱(4)의 외표면의 일 측면 전체는 연마 가공된 전자 회로 장치.
KR1020080095894A 2007-10-01 2008-09-30 전자 회로 장치 및 이의 제조 방법 KR101065525B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00257836 2007-10-01
JP2007257836A JP4518127B2 (ja) 2007-10-01 2007-10-01 電子回路装置の製造方法および電子回路装置

Publications (2)

Publication Number Publication Date
KR20090033805A true KR20090033805A (ko) 2009-04-06
KR101065525B1 KR101065525B1 (ko) 2011-09-19

Family

ID=40459156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095894A KR101065525B1 (ko) 2007-10-01 2008-09-30 전자 회로 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (2) US8310833B2 (ko)
JP (1) JP4518127B2 (ko)
KR (1) KR101065525B1 (ko)
CN (1) CN101404862B (ko)
DE (1) DE102008049405A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5077275B2 (ja) * 2009-03-25 2012-11-21 株式会社デンソー 電子装置の製造方法及び電子装置
JP2011100718A (ja) * 2009-10-05 2011-05-19 Yazaki Corp コネクタ
JP5445977B2 (ja) 2011-08-10 2014-03-19 株式会社デンソー カードキー
KR20130097481A (ko) * 2012-02-24 2013-09-03 삼성전자주식회사 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
US9321245B2 (en) * 2013-06-24 2016-04-26 Globalfoundries Inc. Injection of a filler material with homogeneous distribution of anisotropic filler particles through implosion
JP5907129B2 (ja) * 2013-08-22 2016-04-20 株式会社デンソー 電子回路基板内蔵コネクタ、及び、電子回路基板内蔵コネクタの製造方法
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
CN107532926B (zh) * 2015-04-10 2021-03-30 哈姆林电子(苏州)有限公司 封装电气装置及其制造方法
USD864968S1 (en) * 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
USD776664S1 (en) * 2015-05-20 2017-01-17 Chaya Coleena Hendrick Smart card
CN109121470B (zh) * 2017-04-24 2019-12-03 三菱电机株式会社 电子设备
KR102009952B1 (ko) * 2018-12-18 2019-08-12 콘티넨탈 오토모티브 시스템 주식회사 차량용 카드키
JP7360426B2 (ja) * 2021-08-12 2023-10-12 Ｔｏｗａ株式会社 樹脂成形装置、及び樹脂成形品の製造方法
US12052830B2 (en) * 2021-12-06 2024-07-30 Advantest America, Inc. Method and process for creating high-performance coax sockets

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05169885A (ja) * 1991-12-26 1993-07-09 Mitsubishi Electric Corp 薄型ｉｃカード
JPH0737049A (ja) * 1993-07-23 1995-02-07 Toshiba Corp 外部記憶装置
JPH1120358A (ja) 1997-07-01 1999-01-26 Oki Electric Ind Co Ltd Ｉｃカード用半導体装置の樹脂封止装置及び樹脂封止方法
JP3652488B2 (ja) 1997-12-18 2005-05-25 Ｔｄｋ株式会社 樹脂パッケージの製造方法
JP3494593B2 (ja) 1999-06-29 2004-02-09 シャープ株式会社 半導体装置及び半導体装置用基板
JP3833858B2 (ja) * 1999-08-23 2006-10-18 ローム株式会社 半導体装置およびその製造方法
EP1154474A4 (en) 1999-08-23 2008-07-16 Rohm Co Ltd SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING THEREOF
JP2001257291A (ja) 2000-03-13 2001-09-21 Sanyo Electric Co Ltd 回路装置
JP2002093831A (ja) 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
CN1185696C (zh) * 2001-09-18 2005-01-19 首钢日电电子有限公司 存储器封装工艺方法
CN1462173A (zh) * 2002-05-31 2003-12-17 欣兴电子股份有限公司 多层印刷电路板的制造方法
JP2004118511A (ja) 2002-09-26 2004-04-15 Renesas Technology Corp メモリカード及びその製造方法
US6922024B2 (en) * 2002-11-25 2005-07-26 Matsushita Electric Industrial Co., Ltd. LED lamp
JP4243178B2 (ja) * 2003-12-25 2009-03-25 新光電気工業株式会社 半導体装置の製造方法
JP4548199B2 (ja) 2005-04-22 2010-09-22 株式会社デンソー 電子回路装置の製造方法

Also Published As

Publication number Publication date
CN101404862A (zh) 2009-04-08
JP4518127B2 (ja) 2010-08-04
CN101404862B (zh) 2012-12-05
US20090086446A1 (en) 2009-04-02
DE102008049405A1 (de) 2009-04-23
US8310833B2 (en) 2012-11-13
US20120306116A1 (en) 2012-12-06
US8582308B2 (en) 2013-11-12
KR101065525B1 (ko) 2011-09-19
JP2009088350A (ja) 2009-04-23

Similar Documents

Publication Publication Date Title
KR101065525B1 (ko) 전자 회로 장치 및 이의 제조 방법
KR101006621B1 (ko) 전자 회로 장치 및 이의 제조 방법
KR101006666B1 (ko) 전자 회로 장치 및 이의 제조 방법
US7240847B2 (en) Chip card
JP5146382B2 (ja) 電子装置の製造方法
JP4548199B2 (ja) 電子回路装置の製造方法
US6910635B1 (en) Die down multi-media card and method of making same
WO2006080929A1 (en) Method of making a memory card by injection molding
US8097816B2 (en) Electronic device and method of producing the same
JP4595655B2 (ja) 電子回路装置およびその製造方法
CN108321092B (zh) 电路部件的制造方法和电路部件
CN110248468B (zh) 电子模组及其制造方法及电子装置的壳体及其制造方法
JPH11188735A (ja) 非接触式ｉｃカード成形方法
JPH04135719A (ja) プリント回路基板の射出成形方法および装置
JP2002312750A (ja) 電子部品実装基板を内蔵する成形体及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160829

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 9