[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20090030896A - Hybrid balanced power amplifier - Google Patents

Hybrid balanced power amplifier Download PDF

Info

Publication number
KR20090030896A
KR20090030896A KR1020070096559A KR20070096559A KR20090030896A KR 20090030896 A KR20090030896 A KR 20090030896A KR 1020070096559 A KR1020070096559 A KR 1020070096559A KR 20070096559 A KR20070096559 A KR 20070096559A KR 20090030896 A KR20090030896 A KR 20090030896A
Authority
KR
South Korea
Prior art keywords
power amplifier
power
amplifier
balanced
low power
Prior art date
Application number
KR1020070096559A
Other languages
Korean (ko)
Inventor
이종수
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020070096559A priority Critical patent/KR20090030896A/en
Publication of KR20090030896A publication Critical patent/KR20090030896A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

A hybrid balanced power amplifier is provided to maintain a balance at high power modem and low power mode by combining a high power amplifier and a low power amplifier. A hybrid balanced power amplifier includes a power distributer(18) and a power adder(40). The power distributer distributes an input signal into a first path and second path. A first drive amplifier(20), an interstage, a first lower power amplifier, and first high power amplifier are arranged on a first path. An input signal is transmitted from the power distributer to the first amplifier and is transmitted the first power amplifier and the high power amplifier through a first interstage. The second drive amplifier(30), a second interstage(32), a second low power amplifier(34), and the second power amplifer(36) are arranged on the second path. The input signal is transmitted from the power distributer and is transmitted the second low power amplifier and high power amplifier through the second interstage. A power adding unit adds amplified signal from the first and the second path.

Description

하이브리드 평형 전력 증폭기{Hybrid Balanced Power Amplifier}Hybrid Balanced Power Amplifier

본 발명은 하이브리드 평형 전력 증폭기에 대한 것이다. 더욱 상세하게는, 평형 전력 증폭기의 이점을 유지하면서 고전력 증폭기와 저전력 증폭기의 조합 구성을 구비하여 고전력 모드와 저전력 모드 모두에 대하여 우수한 성능을 나타내는 하이브리드 타입의 평형 전력 증폭기에 대한 것이다. The present invention relates to a hybrid balanced power amplifier. More specifically, the present invention relates to a hybrid type balanced power amplifier having a combination of a high power amplifier and a low power amplifier while maintaining the advantages of the balanced power amplifier, and showing excellent performance in both the high power mode and the low power mode.

통신 기술 및 부품, 제품 기술의 발전과 통신망 시설의 확충에 따라 이동 통신, 특히 휴대용 전화기(Cellular Phone)의 보급이 급속도로 확대되었다. 휴대용 전화기, 무선 개인 디지털 단말기(wireless PDA) 등과 같은 무선 단말기는 저전력, 저가격, 소형화, 고전송률(high data rate), 및 다중 표준 지원 기능(Soft Defined Radio : SDR)과 같은 요건을 충족시키는 것이 요구된다. 특히 무선 단말기의 휴대 편의성에 대한 요구가 증가하면서 휴대 단말기의 소형화가 요구된다. 무선 단말기의 소형화와 관련하여 가장 중점이 되는 것 중 하나는 배터리이다. 무선 통신을 위한 단말기에 있어서 배터리 소모는 송신 신호 증폭을 위한 전력 증폭기에서 많이 이루어지므로 전력 증폭기의 설계가 중요하다. With the development of communication technologies, components, and product technologies, and the expansion of network facilities, the spread of mobile communication, especially cellular phones, has been rapidly expanded. Wireless terminals, such as portable telephones and wireless PDAs, are required to meet requirements such as low power, low cost, miniaturization, high data rate, and multiple defined support radios (SDR). do. In particular, as the demand for portable convenience of a wireless terminal increases, miniaturization of the portable terminal is required. One of the most important issues regarding the miniaturization of wireless terminals is the battery. In the terminal for wireless communication, the battery consumption is much in the power amplifier for amplifying the transmission signal, so the design of the power amplifier is important.

한편, 코드분할다중접속(CDMA) 또는 시분할다중접속(TDMA) 기술을 사용하는 무선 단말기는 신호 전송을 위해 출력되는 RF 전력이 큰 범위로 변한다. CDMA 무선 시스템에서 다중 메시지 신호들은 동일한 주파수를 통해 동시에 전송되는데, 신호들은 각기 다른 코드들로 확산되어 원하는 신호를 검출할 수 있도록 하는 반면에 불필요한 신호가 수신기에서 잡음으로 되는 간섭으로서 나타난다. 각각의 무선 단말기는 고유의 간섭 레벨을 발생시키는데 간섭 레벨은 셀 사이트에서 수신된 전력 레벨에 따라 다르다. CDMA 시스템은 상호간섭을 최소화하기 위하여 전력 제어를 사용한다. 정확한 전력 제어는 전체 간섭 레벨에 책임이 있는 과도한 송신기 신호 전력을 막기 위해 중요하다. 특정 무선 단말기에서 전송되는 전력은 무선 단말기가 통신하고 있는 기지국까지의 거리 및 동일한 기지국과 통화 중에 있는 다른 무선 단말기의 수에 따라 달라진다. On the other hand, wireless terminals using code division multiple access (CDMA) or time division multiple access (TDMA) techniques vary in a large range of RF power output for signal transmission. In a CDMA wireless system, multiple message signals are transmitted simultaneously over the same frequency, which can be spread over different codes to detect the desired signal, while unwanted signals appear as interference at the receiver. Each wireless terminal generates its own level of interference, which depends on the power level received at the cell site. CDMA systems use power control to minimize interference. Accurate power control is important to prevent excessive transmitter signal power responsible for the overall interference level. The power transmitted by a particular wireless terminal depends on the distance to the base station with which the wireless terminal is communicating and the number of other wireless terminals in the call with the same base station.

다른 측면에서, 무선 단말기에서 송신되는 신호는 전력 증폭기에서 증폭되는데, 전력 증폭기에 제공되는 부하는 안테나 임피던스의 변동에 따라 변화하게 된다. 안테나 임피던스는 무선 단말기의 위치 및 동작 모드에 따라 연속적으로 변한다. 안테나 임피던스의 변화에 따라 전력 증폭기에서 소요되는 전력이 계속적으로 변하게 되는데 이것은 전력 증폭기에서의 소모 전류를 증가시키는 문제가 된다. 또한, 안테나 임피던스가 변화하면 전력 증폭기의 동작 특성을 변동시켜 무선 단말기의 전체 성능을 열화시킨다. In another aspect, the signal transmitted from the wireless terminal is amplified in the power amplifier, where the load provided to the power amplifier varies with variations in antenna impedance. Antenna impedance varies continuously depending on the location and mode of operation of the wireless terminal. As the antenna impedance changes, the power consumed by the power amplifier continuously changes, which increases the current consumption of the power amplifier. In addition, if the antenna impedance changes, the operating characteristics of the power amplifier are changed to degrade the overall performance of the wireless terminal.

무선 단말기의 전력 증폭기 구성에 대한 대표적인 종래 기술을 살펴보면 다음과 같다. Looking at the typical prior art for the configuration of the power amplifier of the wireless terminal as follows.

도 1은 종래 평형 전력 증폭기의 일례를 도시한 도면이다. 1 is a diagram illustrating an example of a conventional balanced power amplifier.

도 1 에 도시된 종래 평형 전력 증폭기는 대한민국 특허공개공보 제10-2005-0040840호(2005. 5. 3. 공개)에 개시된 "바이패스 구조를 갖는 평형형 전력 증폭기"에 대한 것으로서, 이는 미국 특허공개공보 제2004/0095190호(2004. 5. 20. 공개)에 공개된 내용과 동일한 것이다. The conventional balanced power amplifier shown in FIG. 1 relates to a "balanced power amplifier having a bypass structure" disclosed in Korean Patent Publication No. 10-2005-0040840 (published May 5, 2005), which is a US patent. It is the same as that disclosed in the publication 2004/0095190 (published May 20, 2004).

종래 평형 전력 증폭기(100)는 대역 통과 필터(120), 드라이버 증폭기(122), 제 1 커플러(126), 제 1 스위치(128), 제 2 스위치(130), 제 1 종단저항(132), 제 2 종단저항(134), 바이패스 경로(136), 제 1 전력 증폭기(138), 제 2 전력 증폭기(140), 및 제 2 커플러(142)를 포함한다. 바이어싱 및 제어 회로(142)는 드라이버 증폭기(122) 및 전력 증폭기(138, 140)를 바이어싱하며 제 1, 2 스위치(128, 130)를 제어한다. The conventional balanced power amplifier 100 is a band pass filter 120, driver amplifier 122, the first coupler 126, the first switch 128, the second switch 130, the first termination resistor 132, A second termination resistor 134, a bypass path 136, a first power amplifier 138, a second power amplifier 140, and a second coupler 142. The biasing and control circuit 142 biases the driver amplifier 122 and the power amplifiers 138 and 140 and controls the first and second switches 128 and 130.

이러한 구성에 의하여, 제 1 동작 모드(고전력이 필요한 경우로서, '고전력 모드'라고도 할 수 있음)에서는, 평형 전력 증폭기(100)는 두 개의 전력 증폭기(138, 140)를 사용하는 통상적인 평형 전력 증폭기로서 동작한다. 이에 반해, 저전력 모드라고 할 수 있는 제 2 동작 모드에 있어서는, 전력 증폭기(138, 140)로의 전력이 차단되어 전력 증폭기(138, 140)는 출력단 및 입력단 모두에 대해 반사 임피던스를 제공한다. 또한 제 2 동작 모드에서 제 1 스위치(128) 및 제 2 스위치(130)는 바이패스 경로(136)로 스위칭되어, 입력된 신호는 바이패스 경로(136)를 통해 출력된다. 이에 따라 저전력 모드에 있어서는 전력 증폭기(138, 140)를 오프(off)시켜 전력을 절감하게 된다. With this configuration, in the first mode of operation (which may also be referred to as the 'high power mode' when high power is required), the balanced power amplifier 100 uses a conventional balanced power using two power amplifiers 138 and 140. It acts as an amplifier. In contrast, in the second mode of operation, which may be referred to as a low power mode, power to the power amplifiers 138 and 140 is cut off so that the power amplifiers 138 and 140 provide reflected impedance to both the output and input terminals. In addition, in the second operation mode, the first switch 128 and the second switch 130 are switched to the bypass path 136 so that the input signal is output through the bypass path 136. Accordingly, in the low power mode, the power amplifiers 138 and 140 are turned off to save power.

그러나, 상기의 평형 전력 증폭기(100)는 손실이 될 수 있는 스위치를 구비 하여야 하는 문제점이 있다. 또한 저전력 모드에서는 모든 전력 증폭기(138, 140)가 오프됨에 따라 출력 신호의 세기가 충분하지 않는 문제점을 발생시킬 수 있다. However, the balanced power amplifier 100 has a problem in that it must be provided with a switch that can be a loss. In addition, in the low power mode, as all the power amplifiers 138 and 140 are turned off, a problem of insufficient strength of the output signal may occur.

도 2는 또 다른 형태의 종래 평형 전력 증폭기의 일례를 도시한 도면이다. 2 is a diagram showing an example of another conventional balanced power amplifier.

도 2 에 도시된 또 다른 종래 평형 전력 증폭기는 대한민국 특허공개공보 제10-2005-0119127호(2005. 12. 20. 공개)에 개시된 "부하 변동 허용 무선 주파수 증폭기"에 대한 것으로서, 이는 미국 특허공개공보 제2004/0185916호(2004. 9. 23. 공개)에 공개된 내용과 동일한 것이다. Another conventional balanced power amplifier shown in FIG. 2 is for a "load fluctuation tolerant radio frequency amplifier" disclosed in Republic of Korea Patent Publication No. 10-2005-0119127 (published Dec. 20, 2005), which is disclosed in US Patent Publication It is the same as that disclosed in the publication 2004/0185916 (September 23, 2004).

평형 전력 증폭기(200)는 위상 천이 요소(218), 입력 정합 요소(226), 제1단 증폭기(236), 단간 정합 요소(246), 및 제2단 전력 증폭기(256)을 포함하는 '경로 1'과, 위상 천이 요소(222), 입력 정합 요소(228), 제1단 증폭기(238), 단간 정합 요소(248), 및 제2단 전력 증폭기(258)을 포함하는 '경로 2'를 포함하여 구성된다. Balanced power amplifier 200 includes a 'path transition element 218, an input matching element 226, a first stage amplifier 236, an interstage matching element 246, and a second stage power amplifier 256. 1 'and' Path 2 'comprising phase shift element 222, input matching element 228, first stage amplifier 238, interstage matching element 248, and second stage power amplifier 258. It is configured to include.

평형 전력 증폭기(200)는 저항과 커패시터로 구현될 수 있는 능동 스위치(266, 268)가 구비되는 능동 피드백 루프(260, 270)를 통해 증폭 경로들 각각의 이득을 조정하여 안테나 부하 변동에 의해 평형 전력 증폭기(200)의 출력에 발생하는 전력 이득 불균형을 보상할 수 있다. 한편으로는 또 다른 능동 스위치(275, 281)를 이용하여 높은 부하 임피던스 대 낮은 부하 임피던스를 검출하고 양호한 전력 증폭기 성능을 제공하기에 가장 적합한 임피던스로 스위칭하는 기능을 수행할 수 있다.The balanced power amplifier 200 adjusts the gain of each of the amplification paths through the active feedback loops 260 and 270 having the active switches 266 and 268, which can be implemented with resistors and capacitors, to balance the antenna load variations. The power gain imbalance occurring at the output of the power amplifier 200 may be compensated for. On the other hand, another active switch 275, 281 may be used to detect the high load impedance versus the low load impedance and switch to the most suitable impedance to provide good power amplifier performance.

그러나, 도 2에 도시된 전력 증폭기의 경우에 저전력 모드에 대하여 어떻게 대응할 것인지에 대하여 구체적인 언급이 없으며, 평형된 증폭기 구성에 따른 저전력 동작의 효과도 얻을 수 없는 단점이 있다. However, in the case of the power amplifier illustrated in FIG. 2, there is no specific reference to how to respond to the low power mode, and there is a disadvantage in that an effect of low power operation according to the balanced amplifier configuration is not obtained.

상기와 같은 문제점을 해결하기 위하여 본 발명은, 평형 전력 증폭기의 이점을 유지하면서 고전력 증폭기와 저전력 증폭기의 조합 구성을 구비하여 고전력 모드와 저전력 모드 모두에 대하여 우수한 성능을 나타내는 하이브리드 타입의 평형 전력 증폭기를 제공함을 그 목적으로 한다. In order to solve the above problems, the present invention provides a hybrid type balanced power amplifier having a combination of a high power amplifier and a low power amplifier while maintaining the advantages of the balanced power amplifier, and exhibiting excellent performance in both the high power mode and the low power mode. The purpose is to provide.

전력 증폭기의 효율적인 성능 발현을 위해서는 평형된 전력 증폭기를 사용하는 것이 바람직하다. 다만, 기존의 평형된 전력 증폭기의 경우에는 고전력 모드에 있어서는 증폭기가 평형된 상태로 사용되나, 저전력 모드에 있어서는 한 쌍의 전력 증폭기 중 어느 하나를 오프시킴에 따라 평형이 깨져 전력 손실을 발생시키는 단점이 존재한다. 한편, 동일한 전력 증폭기를 두 개 사용하는 평형 전력 증폭기와는 달리, 고전력 모드를 위한 용량이 큰 전력 증폭기 하나와 저전력 모드를 위한 용량이 작은 전력 증폭기 하나를 결합한 전력 증폭기의 조합도 고려할 수 있다. It is desirable to use balanced power amplifiers for efficient performance of power amplifiers. However, in the case of the conventional balanced power amplifier, the amplifier is used in the balanced state in the high power mode, but in the low power mode, the balance is broken by turning off any one of the pair of power amplifiers, resulting in power loss. This exists. On the other hand, unlike a balanced power amplifier using two identical power amplifiers, a combination of a power amplifier combining one large power amplifier for the high power mode and one small power amplifier for the low power mode may be considered.

본 발명은 종래 평형 전력 증폭기의 문제를 해결하기 위한 수단으로서, 평형 전력 증폭기의 이점을 유지하면서 고전력 증폭기와 저전력 증폭기의 조합 구성을 구비하여 고전력 모드와 저전력 모드 모두에 대하여 우수한 성능을 나타내는 하이브리드 타입의 평형 전력 증폭기를 제공한다. SUMMARY OF THE INVENTION The present invention is a means for solving the problem of the conventional balanced power amplifier, which has a combination of a high power amplifier and a low power amplifier while maintaining the advantages of the balanced power amplifier of the hybrid type showing excellent performance in both high power mode and low power mode Provides a balanced power amplifier.

보다 상세하게 본 발명은, 전력 증폭기에 있어서, 입력된 신호를 복수의 경로로 분배하는 전력 분배기; 상기 복수의 경로 각각에 병렬로 배열되도록 구비된 저전력 증폭기와 고전력 증폭기의 조합; 및 상기 복수의 경로에서 증폭된 신호를 합산하는 전력 합산기를 포함하는 하이브리드 평형 전력 증폭기를 제공한다. More particularly, the present invention provides a power amplifier, comprising: a power divider for distributing an input signal into a plurality of paths; A combination of a low power amplifier and a high power amplifier arranged to be parallel to each of the plurality of paths; And a power adder for summing the amplified signals in the plurality of paths.

더불어, 상기 복수의 경로 각각의 상기 저전력 증폭기와 고전력 증폭기의 전단에는 드라이브 증폭기가 구비되고, 드라이브 증폭기 출력단에는 임피던스 매칭을 위한 단간 정합부가 구비됨이 바람직하다. In addition, it is preferable that a drive amplifier is provided at the front end of each of the plurality of paths of the low power amplifier and the high power amplifier, and an end matching part for impedance matching is provided at the output of the drive amplifier.

또한, 상기 저전력 증폭기와 고전력 증폭기의 조합의 출력단에는 임피던스 매칭으로 위한 체인 정합부가 구비됨이 바람직하다. In addition, it is preferable that a chain matching unit for impedance matching is provided at an output terminal of the combination of the low power amplifier and the high power amplifier.

바람직하게, 고전력 모드에서는 상기 저전력 증폭기의 바이어스 전압을 차단하고, 저전력 모드에서는 상기 고전력 증폭기의 바이어스 전압을 차단하는 바이어스 및 제어 회로부가 추가로 구비된다. Preferably, the bias and control circuit portion for blocking the bias voltage of the low power amplifier in the high power mode, and the bias voltage of the high power amplifier in the low power mode is further provided.

한편, 상기 전력 분배기 및 상기 전력 합산기는 인덕터 및 커패시터의 조합으로 구성되고, 신호의 위상 및 임피던스를 실질적으로 동시에 변경하도록 할 수 있다. Meanwhile, the power divider and the power adder may be configured by a combination of an inductor and a capacitor, and may change the phase and the impedance of the signal substantially simultaneously.

본 발명에 의하면, 고전력 모드와 저전력 모드 모두에 대하여 전력 증폭기의 평형을 유지할 수 있음에 따라 전력 증폭기의 효율을 극대화시키고 안정적인 동작을 가능하게 하는 효과가 있다. According to the present invention, the power amplifier can be balanced in both the high power mode and the low power mode, thereby maximizing the efficiency of the power amplifier and enabling stable operation.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals are assigned to the same components as much as possible, even if shown on different drawings. In addition, in describing the present invention, when it is determined that the detailed description of the related well-known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted. In addition, the following will describe a preferred embodiment of the present invention, but the technical idea of the present invention is not limited thereto and may be variously modified and modified by those skilled in the art.

도 3은 본 발명의 바람직한 실시예에 따른 하이브리드 평형 전력 증폭기의 블록도이다. 3 is a block diagram of a hybrid balanced power amplifier in accordance with a preferred embodiment of the present invention.

본 발명에 따른 하이브리드 평형 전력 증폭기(10)는, RF 입력 단자(14)로부터 입력받은 신호를 분배하는 전력 분배기(18)와, RF 출력 단자(42)와 연결되는 전력 합산기(40)를 포함하며, 전력 분배기(18)와 전력 합산기(40) 사이에 경로 A와 경로 B의 두 개의 경로를 포함한다. The hybrid balanced power amplifier 10 according to the present invention includes a power divider 18 for distributing a signal received from the RF input terminal 14, and a power summer 40 connected to the RF output terminal 42. And includes two paths, path A and path B, between power divider 18 and power summer 40.

전력 분배기(18)는 RF 입력 단자(14)로부터 입력받은 신호를 90°의 위상 차이를 갖는 두 개의 신호로 분배한다. 상기 90°의 위상 차이를 갖는 두 개의 신호는 각각 경로 A와 경로 B로 전달되는데 그 진폭은 동일하다. 경우에 따라서는 전력 분배기(18)에서 분배되는 두 개의 신호는 180°의 위상 차이를 갖도록 조정될 수도 있다. 전력 분배기(18)의 다른 단자에는 제 1 저항(16)이 연결되어 경로 A 또는 B의 증폭 회로에 의해 생성되어 반사되는 전력을 흡수한다. The power divider 18 divides the signal received from the RF input terminal 14 into two signals having a phase difference of 90 °. The two signals having a phase difference of 90 ° are transmitted to path A and path B, respectively, with the same amplitude. In some cases, the two signals distributed in the power divider 18 may be adjusted to have a phase difference of 180 degrees. A first resistor 16 is connected to the other terminal of the power divider 18 to absorb the power generated and reflected by the amplification circuit in path A or B.

경로 A와 경로 B는 실질적으로 동일한 회로 구성을 가진다. Path A and path B have substantially the same circuit configuration.

경로 A에는, 제 1 증폭기(20), 제 1 단간 정합부(22), 제 1 저전력 증폭 기(24), 제 1 고전력 증폭기(26), 및 제 1 체인 정합부(28)를 포함한다. 경로 B는 제 2 증폭기(30), 제 2 단간 정합부(32), 제 2 저전력 증폭기(34), 제 2 고전력 증폭기(36), 및 제 2 체인 정합부(38)를 포함한다. Path A includes a first amplifier 20, a first inter-stage matching section 22, a first low power amplifier 24, a first high power amplifier 26, and a first chain matching section 28. Path B includes a second amplifier 30, a second inter-stage match 32, a second low power amplifier 34, a second high power amplifier 36, and a second chain match 38.

바이어스 및 제어 회로부(12)는 제 1, 2 증폭기(20, 30), 제 1, 2 저전력 증폭기(24, 34), 제 1, 2 고전력 증폭기(26, 36)에 바이어스 전압을 공급하며, 필요에 따라 특정 증폭기의 바이어스 전압을 온/오프한다. The bias and control circuitry 12 supplies bias voltages to the first and second amplifiers 20 and 30, the first and second low power amplifiers 24 and 34, and the first and second high power amplifiers 26 and 36, and Turns on or off the bias voltage of a specific amplifier.

제 1 증폭기(20)와 제 2 증폭기(30)는 드라이버 증폭기로서 기능한다. The first amplifier 20 and the second amplifier 30 function as driver amplifiers.

전력 분배기(18)에서 분배되어 제 1 증폭기(20)로 전달된 신호는 제 1 단간 정합부(22)를 거쳐 제 1 저전력 증폭기(24) 및 제 1 고전력 증폭기(26)로 전달된다. 제 1 저전력 증폭기(24)와 제 1 고전력 증폭기(26) 중 어느 것이 작동하는가는 바이어스 및 제어 회로부(12)에 의해 결정된다. 예컨대, 바이어스 및 제어 회로부(12)가 제 1 저전력 증폭기(24)에 대한 바이어스 전압을 오프(On)시키고, 제 1 고전력 증폭기(26)에 대한 바이어스 전압을 온(On)시킨 경우 제 1 단간 정합부(22)를 통과한 신호는 제 1 고전력 증폭기에서 증폭된다. 제 1 저전력 증폭기(24) 또는 제 1 고전력 증폭기(26)에서 증폭된 신호는 제 1 체인 정합부(28)를 통과하여 전력 합산기(40)로 전달된다. The signal distributed by the power divider 18 and transmitted to the first amplifier 20 is transferred to the first low power amplifier 24 and the first high power amplifier 26 through the first inter-stage matching unit 22. Which of the first low power amplifier 24 and the first high power amplifier 26 operates is determined by the bias and control circuitry 12. For example, when the bias and control circuitry 12 turns on the bias voltage for the first low power amplifier 24 and turns on the bias voltage for the first high power amplifier 26, the first stage matching is performed. The signal passing through section 22 is amplified in the first high power amplifier. The signal amplified by the first low power amplifier 24 or the first high power amplifier 26 is passed through the first chain matching section 28 to the power summer 40.

한편, 전력 분배기(18)에서 분배되어 제 2 증폭기(30)로 전달된 신호는 제 2 단간 정합부(32)를 거쳐 제 2 저전력 증폭기(34) 및 제 2 고전력 증폭기(26)로 전달된다. 제 2 저전력 증폭기(34) 및 제 2 고전력 증폭기(26)의 작동은 바이어스 및 제어 회로부(12)에 의해 제어된다. 제 2 저전력 증폭기(34) 또는 제 2 고전력 증폭 기(36)에서 증폭된 신호는 제 2 체인 정합부(38)를 통과하여 전력 합산기(40)로 전달된다. Meanwhile, the signal distributed by the power divider 18 and transmitted to the second amplifier 30 is transmitted to the second low power amplifier 34 and the second high power amplifier 26 through the second inter-matching unit 32. The operation of the second low power amplifier 34 and the second high power amplifier 26 is controlled by the bias and control circuitry 12. The signal amplified by the second low power amplifier 34 or the second high power amplifier 36 is passed through the second chain matching section 38 to the power summer 40.

제 1 단간 정합부(22), 제 2 단간 정합부(32), 제 1 체인 정합부(28), 및 제 2 체인 정합부(38)는 통상적으로 하나 이상의 인덕터(Inductor), 커패시터(Capacitor), 및 저항(Resistor)을 포함하며, 각각의 값은 특정의 회로에 대한 최적의 임피던스 정합을 제공하도록 선택된다. The first end matcher 22, the second end matcher 32, the first chain matcher 28, and the second chain matcher 38 typically include one or more inductors and capacitors. And a resistor, each value being selected to provide an optimum impedance match for a particular circuit.

제 1 단간 정합부(22) 및 제 2 단간 정합부(32)는 각각 제 1 증폭기(20)와 제 2 증폭기(30)의 출력단에서 임피던스 정합을 수행한다. 제 1 체인 정합부(28)와 제 2 체인 정합부(38)는 RF 출력 단자(42)에 대한 임피던스 정합을 수행한다. The first inter-stage matching unit 22 and the second inter-stage matching unit 32 perform impedance matching at the output terminals of the first amplifier 20 and the second amplifier 30, respectively. The first chain matcher 28 and the second chain matcher 38 perform impedance matching for the RF output terminal 42.

한편, 상기 제 1 저전력 증폭기(24) 및 제 2 저전력 증폭기(34)는 저전력 모드에서의 신호 증폭을 위해 사용되는 것이며, 제 1 고전력 증폭기(26) 및 제 2 고전력 증폭기(36)는 고전력 모드에서의 신호 증폭을 위해 사용되는 것이다. 따라서, 고전력 증폭기들(26, 36)은 저전력 증폭기들(24, 26)보다 증폭 능력이 더 크다. Meanwhile, the first low power amplifier 24 and the second low power amplifier 34 are used for signal amplification in the low power mode, and the first high power amplifier 26 and the second high power amplifier 36 are in the high power mode. It is used for signal amplification. Thus, the high power amplifiers 26, 36 have greater amplification capabilities than the low power amplifiers 24, 26.

전력 합산기(40)에서는 경로 A와 경로 B를 통과하며 증폭된 신호를 합산하는 기능을 수행하며, 전력 합산기(40)에서 합산된 신호는 RF 출력 단자(42)로 전달된다. 전력 합산기(40)의 다른 단자에는 제 2 저항(44)이 연결되어 경로 A 또는 B의 증폭 회로에 의해 생성되어 반사되는 전력을 흡수한다. The power summer 40 performs the function of summing the amplified signals through the path A and the path B, and the signal summed by the power summer 40 is transmitted to the RF output terminal 42. A second resistor 44 is connected to the other terminal of the power summer 40 to absorb the power generated and reflected by the amplification circuit in path A or B.

상술한 전력 분배기(18)와 전력 합산기(40)는 브랜치 라인 커플러(branch line coupler)를 사용하여 구성할 수 있다. 브랜치 라인 커플러는 집중(lumped) 소자, 즉, 인덕터 및 커패시턴스 소자를 이용하여 입력된 신호가 소정의 위상차를 갖 도록 분배 또는 합산할 수 있다. 이에 따라 전력 분배기(18) 및 전력 합산기(40)는 신호의 위상과 임피던스를 실질적으로 동시에 변경하게 된다. The above-described power divider 18 and power adder 40 may be configured using a branch line coupler. The branch line coupler may be distributed or summed so that the input signal has a predetermined phase difference by using a lumped element, that is, an inductor and a capacitance element. Accordingly, the power divider 18 and the power summer 40 change the phase and the impedance of the signal substantially simultaneously.

이러한 본 발명에 따른 하이브리드 평형 전력 증폭기의 동작에 대하여 설명하면 다음과 같다. Referring to the operation of the hybrid balanced power amplifier according to the present invention as follows.

도 4는 본 발명의 바람직한 실시예에 따른 하이브리드 평형 전력 증폭기의 고전력 모드 작동을 도시한 블록도이고, 도 5는 본 발명의 바람직한 실시예에 따른 하이브리드 평형 전력 증폭기의 저전력 모드 작동을 도시한 블록도이다. 4 is a block diagram illustrating a high power mode operation of a hybrid balanced power amplifier according to a preferred embodiment of the present invention, and FIG. 5 is a block diagram illustrating a low power mode operation of a hybrid balanced power amplifier according to a preferred embodiment of the present invention. to be.

도 4를 참조하면, 고전력 모드에서의 작동에 있어서는 바이어스 및 제어 회로부(12)는 경로 A와 경로 B의 저전력 증폭기(24, 34)에 인가되는 바이어스 전압을 오프시켜 저전력 증폭기들(24, 34)의 작동을 불능화시킨다. 이에 따라 하이브리드 평형 전력 증폭기(10)는 실질적으로는 두 개의 고전력 증폭기들(26, 36)로 구성된 평형 전력 증폭기로서 기능한다. Referring to FIG. 4, in operation in the high power mode, the bias and control circuitry 12 turns off the bias voltages applied to the low power amplifiers 24 and 34 of the path A and the path B so that the low power amplifiers 24 and 34 are turned off. Disables the operation. The hybrid balanced power amplifier 10 thus functions substantially as a balanced power amplifier consisting of two high power amplifiers 26, 36.

도 5를 참조하면, 저전력 모드에서의 작동에 있어서는 바이어스 및 제어 회로부(12)는 경로 A와 경로 B의 고전력 증폭기(26, 36)에 인가되는 바이어스 전압을 오프시켜 고전력 증폭기(26, 36)의 작동을 불능화시킨다. 이에 따라 하이브리드 평형 전력 증폭기(10)는 두 개의 저전력 증폭기들(24, 34)로 구성된 평형 전력 증폭기로서 기능한다. Referring to FIG. 5, in the operation in the low power mode, the bias and control circuitry 12 turns off the bias voltages applied to the high power amplifiers 26 and 36 of the paths A and B to turn off the bias voltages of the high power amplifiers 26 and 36. Disable operation The hybrid balanced power amplifier 10 thus functions as a balanced power amplifier consisting of two low power amplifiers 24, 34.

이상의 설명에 따른 하이브리드 평형 전력 증폭기는 저전력 모드와 고전력 모드 모두에서 완전히 평형된 작동이 가능하여 상기 두 개의 모드에서 우수한 성능을 발휘한다. 또한, 전력 증폭기 전체 회로에서 별도의 스위치를 구비하지 않아도 되는 장점이 있다. 더불어 본 발명에 따른 하이브리드 평형 전력 증폭기는 하나의 GaAs HBT와 같은 칩으로 집적할 수 있는 장점이 있다. 또한, HBT는 작기 때문에 저전력 모드를 위한 추가적인 다이(die) 영역이 필요하지 않으며, 모듈 크기를 줄일 수 있다. 또한, 본 발명에 따른 하이브리드 평형 전력 증폭기는 출력단에서 평형된 단자간에 좋은 분리(isolation)를 나타내며, 입력과 출력 간의 거의 완벽한 대칭 구조로 인해 더 균형된 작동이 가능해진다. The hybrid balanced power amplifier according to the above description is capable of fully balanced operation in both low and high power modes, thus exhibiting excellent performance in both modes. In addition, there is an advantage that it is not necessary to provide a separate switch in the entire power amplifier circuit. In addition, the hybrid balanced power amplifier according to the present invention has the advantage of being integrated into a single chip such as GaAs HBT. In addition, the HBT is small, eliminating the need for additional die area for the low power mode and reducing module size. In addition, the hybrid balanced power amplifier according to the present invention exhibits good isolation between the balanced terminals at the output stage and allows more balanced operation due to the almost perfect symmetry between the input and the output.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and various modifications, changes, and substitutions may be made by those skilled in the art without departing from the essential characteristics of the present invention. will be. Accordingly, the embodiments disclosed in the present invention and the accompanying drawings are not intended to limit the technical spirit of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by the embodiments and the accompanying drawings. . The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of the present invention.

본 발명은 CDMA 또는 TDMA와 같은 통신방식을 지원하는 이동 통신이나 기타 무선 통신의 단말기나 기지국, 기타 휴대 가능한 모바일 통신 응용 분야에 널리 사용될 수 있다. The present invention can be widely used in mobile communication or other wireless communication terminals or base stations, and other portable mobile communication applications that support a communication scheme such as CDMA or TDMA.

도 1은 종래 평형 전력 증폭기의 일례를 도시한 도면이다. 1 is a diagram illustrating an example of a conventional balanced power amplifier.

도 2는 또 다른 형태의 종래 평형 전력 증폭기의 일례를 도시한 도면이다. 2 is a diagram showing an example of another conventional balanced power amplifier.

도 3은 본 발명의 바람직한 실시예에 따른 하이브리드 평형 전력 증폭기의 블록도이다. 3 is a block diagram of a hybrid balanced power amplifier in accordance with a preferred embodiment of the present invention.

도 4는 본 발명의 바람직한 실시예에 따른 하이브리드 평형 전력 증폭기의 고전력 모드 작동을 도시한 블록도이다. 4 is a block diagram illustrating high power mode operation of a hybrid balanced power amplifier in accordance with a preferred embodiment of the present invention.

도 5는 본 발명의 바람직한 실시예에 따른 하이브리드 평형 전력 증폭기의 저전력 모드 작동을 도시한 블록도이다. 5 is a block diagram illustrating low power mode operation of a hybrid balanced power amplifier in accordance with a preferred embodiment of the present invention.

<도면의 주요 부분에 대한 도면부호의 설명><Description of reference numerals for the main parts of the drawings>

10 : 하이브리드 평형 전력 증폭기 12 : 바이어스 및 제어 회로부10: hybrid balanced power amplifier 12: bias and control circuit

18 : 전력 분배기 20 : 제 1 증폭기18: power divider 20: first amplifier

22 : 제 1 단간 정합부 24 : 제 1 저전력 증폭기22: first inter-level matching section 24: first low power amplifier

26 : 제 1 고전력 증폭기 28 : 제 1 체인 정합부26: first high power amplifier 28: first chain matching portion

30 : 제 1 증폭기 32 : 제 1 단간 정합부30: first amplifier 32: first inter-stage matching unit

34 : 제 1 저전력 증폭기 36 : 제 1 고전력 증폭기34: first low power amplifier 36: first high power amplifier

38 : 제 1 체인 정합부 40 : 전력 합산기38: first chain matching unit 40: power summer

Claims (7)

전력 증폭기에 있어서, In the power amplifier, 입력된 신호를 복수의 경로로 분배하는 전력 분배기;A power divider for distributing the input signal to a plurality of paths; 상기 복수의 경로 각각에 병렬로 배열되도록 구비된 저전력 증폭기와 고전력 증폭기의 조합; 및A combination of a low power amplifier and a high power amplifier arranged to be parallel to each of the plurality of paths; And 상기 복수의 경로에서 증폭된 신호를 합산하는 전력 합산기A power adder for summing the amplified signals in the plurality of paths 를 포함하는 하이브리드 평형 전력 증폭기.Hybrid balanced power amplifier comprising a. 제 1 항에 있어서, The method of claim 1, 상기 복수의 경로 각각의 상기 저전력 증폭기와 고전력 증폭기의 전단에는 드라이브 증폭기가 구비되고, 드라이브 증폭기 출력단에는 임피던스 매칭으로 위한 단간 정합부가 구비되는 것을 특징으로 하는 하이브리드 평형 전력 증폭기.A drive amplifier is provided in front of the low power amplifier and the high power amplifier of each of the plurality of paths, and the balanced output power amplifier of the drive amplifier is provided with an end-to-end matching unit for impedance matching. 제 1 항에 있어서, The method of claim 1, 상기 저전력 증폭기와 고전력 증폭기의 조합의 출력단에는 임피던스 매칭을 위한 체인 정합부가 구비되는 것을 특징으로 하는 하이브리드 평형 전력 증폭기.And a chain matching part for impedance matching at an output terminal of the combination of the low power amplifier and the high power amplifier. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 3, 고전력 모드에서는 상기 저전력 증폭기의 바이어스 전압을 차단하고, 저전력 모드에서는 상기 고전력 증폭기의 바이어스 전압을 차단하는 바이어스 및 제어 회로부가 추가로 구비되는 것을 특징으로 하는 하이브리드 평형 전력 증폭기.And a bias and control circuit unit for blocking the bias voltage of the low power amplifier in the high power mode and blocking the bias voltage of the high power amplifier in the low power mode. 제 4 항에 있어서, The method of claim 4, wherein 상기 전력 분배기 및 상기 전력 합산기는 인덕터 및 커패시터의 조합으로 구성된 것을 특징으로 하는 하이브리드 평형 전력 증폭기.And said power divider and said power adder are comprised of a combination of an inductor and a capacitor. 제 4 항에 있어서, The method of claim 4, wherein 상기 전력 분배기 및 상기 전력 합산기는 신호의 위상 및 임피던스를 동시에 변경하는 것을 특징으로 하는 하이브리드 평형 전력 증폭기.And said power divider and said power adder simultaneously change the phase and impedance of the signal. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 3, 상기 복수의 경로, 상기 고전력 증폭기, 상기 저전력 증폭기, 상기 드라이브 증폭기는 하나의 칩으로 구비되는 것을 특징으로 하는 하이브리드 평형 전력 증폭기.And the plurality of paths, the high power amplifier, the low power amplifier, and the drive amplifier are provided as one chip.
KR1020070096559A 2007-09-21 2007-09-21 Hybrid balanced power amplifier KR20090030896A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070096559A KR20090030896A (en) 2007-09-21 2007-09-21 Hybrid balanced power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070096559A KR20090030896A (en) 2007-09-21 2007-09-21 Hybrid balanced power amplifier

Publications (1)

Publication Number Publication Date
KR20090030896A true KR20090030896A (en) 2009-03-25

Family

ID=40697129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070096559A KR20090030896A (en) 2007-09-21 2007-09-21 Hybrid balanced power amplifier

Country Status (1)

Country Link
KR (1) KR20090030896A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160040824A (en) 2014-10-06 2016-04-15 주식회사 포스코 Apparatus and method for changing segment guide roll
US20220190793A1 (en) * 2018-03-22 2022-06-16 Shanghai Vanchip Technologies Co., Ltd. Balanced radio frequency power amplifier, chip and communication terminal
WO2023068816A1 (en) * 2021-10-20 2023-04-27 삼성전자 주식회사 Communication circuit including amplifier module, and electronic device comprising same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160040824A (en) 2014-10-06 2016-04-15 주식회사 포스코 Apparatus and method for changing segment guide roll
US20220190793A1 (en) * 2018-03-22 2022-06-16 Shanghai Vanchip Technologies Co., Ltd. Balanced radio frequency power amplifier, chip and communication terminal
US11863134B2 (en) * 2018-03-22 2024-01-02 Shanghai Vanchip Technologies Co., Ltd. Balanced radio frequency power amplifier, chip and communication terminal
WO2023068816A1 (en) * 2021-10-20 2023-04-27 삼성전자 주식회사 Communication circuit including amplifier module, and electronic device comprising same

Similar Documents

Publication Publication Date Title
US6304748B1 (en) Transmitter circuitry for a cellular phone
US6781455B2 (en) High efficiency power amplifier
US7696841B2 (en) Power amplifier utilizing quadrature hybrid for power dividing, combining and impedance matching
US9049664B2 (en) Wireless communications circuit for improving current consumption and RF performance
CN102474275B (en) Power amplifier with switched output matching for multi-mode operation
EP1887686B1 (en) Multi-path Doherty amplifier and control method of a multi-path Doherty amplifier
KR101793732B1 (en) Apparatus and method for a tunable multi-band power amplifier module
US10187137B2 (en) High power user equipment (HPUE) using coherently combined power amplifiers
US8710927B2 (en) High-frequency power amplifier
KR100470582B1 (en) Method and apparatus for multiple band transmission
CN113169717A (en) Load line switching for push-pull power amplifiers
US7706835B2 (en) High-frequency circuit device
US7612607B2 (en) Small size power amplifier with amplifiers switched
CN105375968A (en) Circuits and methods for 2g amplification using 3g/4g linear path combination
US20030048132A1 (en) High frequency power amplifier, high frequency power amplifier module, and portable telephone
US6853235B2 (en) High frequency switch, amplifying circuit, and mobile communication terminal
US6950637B2 (en) Power rate enhancement circuit for an RF power amplifier in a dual mode mobile phone
CN114024507B (en) Power amplification circuit, radio frequency front end circuit, electronic device and signal amplification method
GB2334168A (en) Dual band amplifier for a radiotelephone transmitter
US7646260B2 (en) Switching device with selectable phase shifting modes for reduced intermodulation distortion
US20030045252A1 (en) Power amplifier
US20030048133A1 (en) Wireless communication frequency signal amplification apparatus and transmitting and receiving apparatus
JP2010239401A (en) Variable gain amplifier circuit and wireless communication apparatus
KR20090030896A (en) Hybrid balanced power amplifier
JP4521806B2 (en) Power amplification device and transmission device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application