[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20090014146A - 박막 태양 전지 제작을 위한 전구체 막 및 화합물 층의 제조 기술 및 이에 대응하는 장치 - Google Patents

박막 태양 전지 제작을 위한 전구체 막 및 화합물 층의 제조 기술 및 이에 대응하는 장치 Download PDF

Info

Publication number
KR20090014146A
KR20090014146A KR1020087024933A KR20087024933A KR20090014146A KR 20090014146 A KR20090014146 A KR 20090014146A KR 1020087024933 A KR1020087024933 A KR 1020087024933A KR 20087024933 A KR20087024933 A KR 20087024933A KR 20090014146 A KR20090014146 A KR 20090014146A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
solar cell
forming
absorber
Prior art date
Application number
KR1020087024933A
Other languages
English (en)
Inventor
블런트 바졸
Original Assignee
솔로파워, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔로파워, 인코포레이티드 filed Critical 솔로파워, 인코포레이티드
Publication of KR20090014146A publication Critical patent/KR20090014146A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0296—Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03925—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including AIIBVI compound materials, e.g. CdTe, CdS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03926—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate comprising a flexible substrate
    • H01L31/03928—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate comprising a flexible substrate including AIBIIICVI compound, e.g. CIS, CIGS deposited on metal or polymer foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0749—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type including a AIBIIICVI compound, e.g. CdS/CulnSe2 [CIS] heterojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 유리하게는, 상이한 실시형태에서, 상부에 전구체 및 IBIIIAVIA 족 화합물 박막이 잘 부착되고 그리고 우수한 미소-규모 조성적 균일성을 갖는 고품질 층을 형성하는 개선된 콘택트층들 또는 핵화층들을 제공한다. 이는 또한, 전기도금과 같은 습식 증착 기술에 의해, 스택을 형성하는 상이한 층들의 증착 시퀀스의 관점에서 큰 자유도로, 전구체 스택 층들을 형성하는 방법을 제공한다.

Description

박막 태양 전지 제작을 위한 전구체 막 및 화합물 층의 제조 기술 및 이에 대응하는 장치{TECHNIQUE FOR PREPARING PRECURSOR FILMS AND COMPOUND LAYERS FOR THIN FILM SOLAR CELL FABRICATION AND APPARATUS CORRESPONDING THERETO}
우선권 주장
본 출원은 2006년 3월 13일자로 출원된 U.S. 가특허출원 제 60/781,974 호 "Technique for Preparing Precursor Layers For Thin Film Solar Cell Fabrication", 2006년 7월 18일자로 출원된 U.S. 가특허출원 제 60/807,703 호 "Technique for Preparing Precursor Layers Thin Film Solar Cell Fabrication", 및 2006년 8월 4일자로 출원된 US 실용신안출원 제 11/462,685호 "Technique and Apparatus for Preparing Precursor Films and Compound Layers for Thin Film Solar Cell Fabrication and Apparatus Corresponding Thereto"에 대한 우선권을 주장하며, 이는 2005년 11월 2일자로 출원된 U.S 출원 제 11/266,013호 "Technique and Apparatus for Depositing Layers of Semiconductors for Solar Cell and Module Fabrication"의 일부 계속출원이고, 이의 내용은 본 명세서에 그 전체가 명백히 포함되어 있다.
본 발명의 분야
본 발명은 방사선 검출기 및 광전지(photovoltaic) 적용예를 위한 반도체막 의 박막 제조 방법 및 장치에 관한 것이다.
배경
태양 전지는 태양광을 전기력으로 직접 전환시키는 광전지 디바이스(photovoltaic device)이다. 가장 일반적인 태양 전지 물질은 규소이며, 이는 단일 또는 다결정질 웨이퍼 형태이다. 그러나, 실리콘-계 태양 전지를 사용하여 발생된 전력의 비용은 보다 전통적인 방법으로 발생된 전력의 비용보다 높다. 따라서, 1970년대 초반 이래, 지구상에서 사용하기 위한 태양 전지의 비용을 감소시키기 위한 노력이 계속되었다. 태양 전지의 비용을 감소시키기 위한 한 방법은 대 면적 기판 상에 태양-전지-품질 흡수체(obsorber) 물질을 증착시킬 수 있는 저-비용 박막 성장 기술을 개발하는 것과, 그리고 고도-작업처리량(high-throughput)의 저-비용 방법을 사용하여 이러한 디바이스를 제작하는 것이다.
주기율표의 IB 족 (Cu, Ag, Au), IIIA 족 (B, Al, Ga, In, Tl) 및 VIA 족 (O, S, Se, Te, Po) 물질 또는 원소(element)의 일부를 포함하는 IBIIIAVIA 족 화합물 반도체는 박막 태양 전지 구조의 우수한 흡수체 물질이다. 특히, CIGS(S), 또는 Cu(In,Ga)(S,Se)2 또는 CuIn1-xGax (SySe1-y)k, 여기서 0≤x≤1, 0≤y≤l 이고 k 는 약 2임, 로 일반적으로 불리는 Cu, In, Ga, Se 및 S 의 화합물은 20%에 달하는 전환 효율을 얻는 태양전지 구조에 이미 사용되어 왔다. 화합물 부류 가운데, Ga 및 In을 모두 포함하는 것들, Ga 양은 15-25%, 에 대해 가장 우수한 효율이 얻어졌다. 보다 많은 Ga를 포함하거나 또는 In을 포함하지 않는 흡수체는, Ga-풍부 물질의 보다 낮은 캐리어 수명에 기인하는 것으로 생각되는 보다 낮은 효율이 얻어진다. 다른 한편으로, Ga를 포함하지 않는 흡수체는, 약 1 eV의 낮은 밴드갭을 가지고, 그리고 또한, 이들의 효율을 제한하면서, 이들의 기판에 대한 나쁜 부착 특성을 갖는다. IIIA 족 원소 Al 및/또는 VIA 족 원소 Te를 포함하는 흡수체도 유망한 것으로 나타났다. 따라서, 요약하면, i) IB 족으로부터의 Cu, ii) IIIA 족로부터의 In, Ga, 및 Al 중 하나 이상, 및 iii) VIA 족으로부터의 S, Se, 및 Te 중 하나 이상을 포함하는 화합물은 태양 전지 적용예에서 상당히 중요하다.
Cu(In,Ga,Al)(S,Se,Te)2 박막 태양 전지와 같은 통상적인 IBIIIAVIA 족 화합물 광전지(photovoltaic cell)의 구조가 도 1에 도시된다. 디바이스(10)는 유리 시트, 금속 시트, 절연 포일 또는 웹, 또는 전도성 포일 또는 웹과 같은 기판(11) 상에 제작된다. Cu(In,Ga,Al)(S,Se,Te)2 계의 물질을 포함하는 흡수체 막(12)이 전도성 층(13) 또는 콘택트 층 상에 성장되며, 이는 기판(11) 상에 앞서 증착되어 있고, 그리고 이는 디바이스에 대한 전기적 오믹 콘택트(electrical ohmic contact)로서 작용한다. 도 1의 태양 전지 구조에서 가장 일반적으로 사용된 콘택트층 또는 전도성 층은 몰리브덴(Mo)이다. 기판 자체가 Mo 포일과 같은 적당히 선택된 전도성 물질이라면, 전도성 층(13)을 사용하지 않는 것이 가능한데, 이 때에 기판(11)이 디바이스에 대한 오믹 콘택트로서 사용될 수 있기 때문이다. 전도성 층(13)은 또한 금속성 포일이 반응성인 경우에 확산 배리어로서 작용할 수 있다. 예를 들어, Mo 층과 같은 배리어가 Se 또는 S 증기로부터 이들을 보호하면서 이들 상에 증착된다면, Al, Ni, Cu 와 같은 물질을 포함하는 포일이 기판으로서 사용될 수 있다. 배리어는 이를 잘 보호하기 위해 포일의 양쪽 상에 자주 증착된다. 흡수체 막(12)이 성장된 후, CdS, ZnO 또는 CdS/ZnO 스택(stack)과 같은 투명 층(14)이 흡수체 막 상에 형성된다. 방사선(15)이 투명 층(14)을 통해 디바이스에 들어간다. 금속 그리드(도시 않음)도 투명 층(14) 상에 증착되어 디바이스의 효과적인 일련 저항(effective series resistance)을 감소시킬 수 있다. 흡수체 막(12)의 바람직한 전기적 타입은 p-형이고, 그리고 투명 층(14)의 바람직한 전기적 타입은 n-형이다. 그러나, n-형 흡수체 및 p-형 윈도우 층도 사용될 수 있다. 도 1의 바람직한 디바이스 구조는 "기판-타입" 구조로 불린다. "수퍼스트레이트-타입(superstrate-type)" 구조는 또한, 유리 또는 투명 중합체 포일과 같은 투명 수퍼스트레이트 상에 투명 전도성 층을 증착시키고, 그리고 이어서 Cu(In,Ga,Al)(S,Se,Te)2 흡수체막을 증착시키고, 그리고 마지막으로 전도성 층에 의해 디바이스에 대한 오믹 콘택트를 형성시킴으로써 구성될 수 있다. 이러한 수퍼스트레이트 구조에서, 빛은 장치에 투명 수퍼스트레이트 쪽으로부터 들어간다. 다양한 방법에 의해 증착된 다양한 물질을 사용하여, 도 1에 도시된 장치의 다양한 층을 제공할 수 있다.
IBIIIAVIA 족 화합물 흡수체를 사용하는 박막 태양 전지에서, 전지 효율은 IB/IIIA의 확실한 몰비의 함수(strong function of molar ratio)이다. 조성물 중에 하나 이상의 IIIA 족 물질이 존재한다면, 이러한 IIIA 원소의 상대량 또는 몰비도 특성에 영향을 준다. Cu(In,Ga)(S,Se)2 흡수체 층의 경우, 예를 들어, 디바이스의 효율은 Cu/(In+Ga) 의 몰비의 함수이다. 또한, 이의 개방 회로(open circuit) 전압, 단락(short circuit) 전류 및 곡선 인자(fill factor)와 같은 전지의 중요 파라미터 중 일부는 IIIA 원소의 몰비, 즉 Ga/(Ga+In) 몰비와 함께 변화된다. 일반적으로, 우수한 디바이스 성능을 위해, Cu/(In+Ga) 몰비는 약 1.0 또는 그 미만으로 유지된다. 선택적으로, 비율이 1.0보다 크다면, 태양 전지 디바이스를 형성하기 전에 과도한 Cu-Se 쌍을 에칭해내기 위해, 막은 시아나이드 용액과 같은 용액 내에서 에칭된다. Ga/(Ga+In) 몰비가 증가함에 따라, 다른 한편으로, 흡수체 층의 광학 밴드갭이 증가하고, 그리고 따라서 태양 전지의 개방 회로 전압은 증가하는 반면에 단락 전류는 일반적으로 감소할 수 있다. 박막 증착 공정이, 조성물 내 IIIA 족 성분의 몰비, 및 IB/IIIA의 몰비 모두를 조절하는 능력을 갖는 것은 중요하다. 화학식이 Cu(In,Ga)(S,Se)2로 자주 기재된다고 할지라도, 화합물의 보다 정확한 화학식은 Cu(In,Ga)(S,Se)k, 여기서 k는 일반적으로 2에 가깝지만 정확히 2가 아닐 수 있음, 라는 것을 유념해야 한다. 간단하게, k 값을 2로서 계속 사용할 것이다. 화학식에서 "Cu(X,Y)" 표기는 (X = 0 % 및 Y = 100 %)로부터 (X = 100 % 및 Y = 0 %)까지의 X 및 Y의 모든 화학 조성을 의미한다는 것을 유념해야 한다. 예를 들어, Cu(In,Ga)는 CuIn으로부터 CuGa까지의 모든 조성을 의미한다. 유사하게, Cu(In,Ga)(S,Se)2 는 0 내지 1로 변하는 Ga/(Ga+In) 몰비, 0 내지 1로 변하는 Se/(Se+S) 몰비를 갖는 전체 화합물 계를 의미한다.
태양 전지 제작용 고품질 Cu(In,Ga)Se2 막을 얻는 제 1 기술은, Cu, In, Ga 및 Se를 가열된 기판 상에, 진공 챔버 중에서 동시-증착(co-deposition)시키는 것이었다. 그러나, 낮은 물질 이용성(utilization), 고비용의 장비, 대 면적 증착에서 직면하는 어려움, 및 비교적 낮은 작업처리량은, 동시-증착 접근법의 상업화에서 직면하는 도전과제 중 일부이다.
태양 전지 적용예를 위해 Cu(In,Ga)(S,Se)2 타입 화합물 박막을 성장시키는 또 다른 기술은, Cu(In,Ga)(S,Se)2 물질의 금속성 성분을 먼저 기판 상에 증착시키고, 그리고 이어서 S 및/또는 Se와 고온 어닐링 공정에서 반응시키는 2-스테이지 공정이다. 예를 들어, CuInSe2 성장의 경우, Cu 및 In의 박층을 먼저 기판 상에 증착시키고 그리고 이어서 이 스택된 전구체층을 Se와 승온에서 반응시킨다. 반응 대기가 황을 또한 포함한다면, 이 때 CuIn(S,Se)2 층이 성장될 수 있다. 전구체 층에 Ga를 첨가하면, 즉 Cu/In/Ga 스택된 막 전구체를 사용하면, Cu(In,Ga)(S,Se)2 흡수체의 성장이 허용된다.
스퍼터링 및 증발 기술은 전구체 스택들의 IB 족 및 IIIA 족 성분들을 포함하는 층들을 증착시키기 위한 종래 기술 접근법에 사용되어 왔다. CulnSe2 성장의 경우, 예를 들어, U.S. 4,798,660호에 기재된 바와 같이, Cu 및 In 층들이 기판 상에 연속적으로 스퍼터-증착(sputter-deposition)되었고, 그리고 이어서 스택된 막이 일반적으로 약 30 분보다 긴 시간동안 승온에서 Se를 함유하는 가스의 존재 하 에 가열되었다. 보다 최근에는, U.S. 특허 6,048,442호에 Cu-Ga 합금 층(들) 및 In 층을 포함하는 스택된 전구체막을 스퍼터-증착하여 금속성 배면 전극 층 상에 Cu-Ga/In 스택을 형성하고 그리고 이어서 이 전구체 스택을 Se 및 S 중 하나와 반응시켜 흡수체 층을 형성하는 방법이 개시되었다. U.S. 특허 6,092,669호에는 이러한 흡수체 층을 생산하기 위한 스퍼터링-계 장비가 개시되었다. 이러한 기술들은 우수한 품질의 흡수체 층 및 효율적인 태양 전지를 만들 수 있지만, 그러나, 이들은 고비용의 자본 설비(capital equipment), 및 비교적 느린 생산 속도의 문제가 있다. 또한, 스퍼터링 및 증발과 같은 물리적 증착(PVD) 기술은, 금속성 스택을 형성하는 원소들의 증착 시퀀스 변화에 융통성(flexible) 있다 할지라도, 이하 논의되는 바와 같이 비-합금된(un-alloyed), 순수한 물질들의 층들과 스택을 형성하는 능력의 관점에서 특정한 단점을 갖는다.
U.S. 특허 제 4,581,108호에 기재된 한가지 종래 기술 방법은 금속성 전구체 제조를 위한 저비용 전기증착 접근법을 사용한다. 이 방법에서, Cu층은 먼저 Mo로 도포된 기판 상에 전기증착된다. 이어서, In 층의 전기증착, 그리고 CIS를 얻기 위해, 증착된 Cu/In 스택을 Se를 함유하는 반응성 대기 중에서 가열하는 것이 이에 뒤따른다. 이후 연구에서, CIGS 막을 얻기 위한 Cu/In/Ga의 전기증착 시퀀스도 보고되었다. 사실상 저렴하다 할지라도, 이러한 기술들은 모두 Mo 콘택트 층에 대한 부착이 열등한 CIS 막을 생산하는 것으로 밝혀졌다. 공개문헌("Low Cost Thin Film Chalcopyrite Solar Cells", Proceedings of 18th IEEE Photovoltaic Specialists Conf., 1985, p. 1429)에서, Cu/In 및 Cu/In/Ga 층들의 전기증착 및 셀렌 화(selenization)가 CIS 및 CIGS 성장에 대해 증명되었다. 한 문제 부분은 태양 전지 처리동안의 화합물 막의 박리인 것으로 확인되었다. 이후에, 다른 참조문헌("Low Cost Methods for the Production of Semiconductor Films for CIS/CdS Solar Cells", Solar Cells, vol. 21, p. 65, 1987)에서, 연구자들은, 상기 방법에 의해 얻어진 Mo/CuInSe2 계면의 단면을 연구하였고 그리고 CuInSe2 가 Mo 콘택트 층에 대한 부착이 열등한 것으로 밝혀냈다.
앞서 언급된 바와 같이, Mo는 CIS 또는 CIGS 타입 태양 전지에서 가장 일반적으로 사용된 오믹 콘택트 물질(또는 도 1에서 전도성 층(13))이다. 도 1의 전도성 층(13) 또는 콘택트 층은 다수의 기능을 가지고 그리고 특정 기준을 만족시켜야 한다. 콘택트 층은 Se, Te 또는 S 또는 CIS 또는 CIGS 층들 자체와 광범위하게 반응하지 않도록 비교적 불활성이어야 한다. 이는 기판으로부터 CIS 또는 CIGS 층으로의 불순물 확산에 대한 배리어로서 작용하거나 또는 Se, S 또는 Te와 반응하는 기판을 보호해야 한다. 이는 태양 전지에 대한 우수한 오믹 콘택트를 만들고 그리고 우수한 광학 반사를 제공하여, 특히 매우 얇은 디바이스 구조에서, 디바이스의 배면에 도달하는 광자가 반사되고 그리고 수집될 보다 많은 광-발생된 캐리어들(carriers)을 제공해야 한다. 몰리브덴은, 이러한 품질들을 큰 범위로 제공하는 것으로 밝혀졌고, 그리고 따라서, 일부 연구자들이 이들의 실험에 또한 금(Au)를 사용하였다 할지라도, 콘택트 층 또는 오믹 콘택트 물질로서 널리 사용되어 왔다(예를 들어, C. Huang et al, Solar Energy Materials 및 Solar Cells, vol:82, p. 553, (2004) 참조). 최근의 공개문헌에서, Orgassa 등은 가장 안정하고 그리고 재현가능한 성능을 얻을 물질을 확인할 목적으로 CIGS 태양 전지에 대한 백 콘택트로서 텅스텐 (W), Mo, 탄탈륨 (Ta), 니오븀 (Nb), 크롬 (Cr), 바나듐 (V), 티타늄 (Ti) 및 망간(Mn)을 평가하였다(참조; Thin Solid Films, vol:431, p: 387 (2003)). 이들은, W, Mo, Ta 및 Nb가 동시-증발(co-evaporation) 방법인 CIGS 증착 공정동안 불활성임을 밝혀냈다. 다른 금속들은 Se와 반응했고 그리고 일부는 CIGS 막 성장동안 성장하는 층 내에서 전체적으로 소비되었다. 연구자들은 W, Ta 및 Nb가 CIGS 태양 전지에 대한 오믹 콘택트 금속으로서 Mo를 대체할 수 있다고 결론지었다. U.S. 특허 제 6,307,148호에는, Cu-술파이드 또는 구리 셀레나이드 상들과 혼합된 Cu-풍부(IIIA 족 금속에 대한 Cu 비율은 1.6보다 높음) 구리 인듐 또는 구리 인듐 갈륨 술파이드 또는 셀레나이드 화합물 층의 형성 전에 Mo 콘택트 층 상에 팔라듐(Pd) 또는 백금(Pt)의 계면층이 코팅되는 방법이 기재되어 있었다. 이어서, 이 혼합된 상 물질은 KCN 용액 내에서 에칭되어, Cu-술파이드 또는 Cu-셀레나이드 상을 에칭해내고(etch away), 그밖에 태양-전지-등급(solar-cell-grade) 구리-인듐 셀레나이드 또는 술파이드 층은 남겨둔다. Pd 또는 Pt 계면층들의 부재 시에, IIIA 족에 대한 Cu 비율이 1.6보다 큰 경우, KCN 에칭 단계는 막 박리 문제를 유발하는 것으로 나타났다. Pt 또는 Pd 계면층들을 사용하면, 이들의 IIIA 족에 대한 Cu 비율이 1.6보다 크다 할지라도 KCN 에칭 단계 후에 막이 박리되지 않았다. U.S. 특허 제 5,028,274호는 텔루륨 (Te) 계면 층을 사용하여 Mo, W, Ta, Ti, Au 및 텔루륨 나이트라이드 (TiN)를 포함하는 그룹으로부터 선택된 콘택트 층들에 대한 CIS 막들 의 부착을 강화하였다. U.S. 특허 제 4,915,745호는 Mo, W, Au, 니켈 (Ni) 및 니켈-포스파이드 (Ni-P)를 CIGS 타입 태양 전지에 대한 가능한 콘택트층으로서 인용하였다. U.S. 특허 제 5,695,627호에서 연구자들은 콘택트 층으로서 Mo, Ti, Cr, 및 Pt의 그룹으로부터의 금속을 사용하여 Cu-In-Se-S 를 전기도금하였다. U.S. 특허 제 5,676,766호는 부착을 개선하기 위한 층간(interlayer)으로서 Cr, Ti, Ta 및 TiN을 열거하였다. U.S. 특허 제 5,626,688호에는, Mo, TiN, Pd 및 Pt가 CIS 타입 막에 대한 콘택트로서 언급된다. U.S. 특허 제 5,501,786호에는 Mo, TiN 및 지르코늄 나이트라이드 (ZrN)가 Se 입자들을 포함하는 층들이 상부에 도금된 베이스 전도체들로서 사용되었다.
전기증착 및 무전해 증착과 같은 습식 처리 기술들(Wet processing techniques)은, 증발 및 스퍼터링과 같은 PVD 접근법보다 저비용이라 할지라도, 이들의 독특한 도전과제들(challenges)을 갖는다. 예를 들어, 전기증착 또는 전기도금 기술은 PVD 기술에 비해 훨씬 더 기판-민감성이다. PVD 공정에서, 금속 A는 금속 B 상에 증발 또는 스퍼터 증착될 수 있고, 그리고 증착 시퀀스가 마음대로 역전될 수 있다, 즉 금속 B는 금속 A 상에 증착될 수 있거나 또는 A/B/A/B 또는 B/A/B/A와 같은 스택들이 형성될 수 있다. 그러나, 전기증착 공정에서, 다양한 상이한 금속들을 포함하는 금속성 스택들의 형성시 한계가 존재하였다. 예를 들어, 앞서 검토된 바와 같이, 종래 기술 방법은 Cu, In 및 선택적으로 Ga를 전기도금하여, Mo/CIS 및 Mo/CIGS 구조의 제작을 위한 Mo 코팅된 기판 상에 Cu/In 및 Cu/In/Ga 스택들을 형성하였고, 이는 이어서 태양 전지 제작을 위해 사용되었다. Cu/In 및 Cu/In/Ga 전기증착 시퀀스를 선택하는 이유들 중 하나는, Cu, In 및 Ga가 매우 상이한 표준 도금 포텐셜을 갖는다는 사실에 있었다. 수용액 중의 Cu/Cu2+, In/In3+ 및 Ga/Ga3+ 금속/이온 쌍들의 몰 표준 전극 포텐셜은 각각 약 +0.337 V, -0.342 V, 및 -0.52 V이다. 이는, Cu가 낮은 네거티브 전압에서 도금(plated out)될 수 있다는 것을 의미한다. In 증착의 경우, 다른 한편으로, 보다 큰 네거티브 전압이 필요하다. 수소 발생으로 인해 도전과제가 되는 Ga 증착의 경우, 훨씬 더 큰 네거티브 전압이 요구된다. 따라서, Cu, In 및 Ga를 포함하는 스택을 형성하기 위해, Cu가 일반적으로 먼저 도금되었다. 그리고나서, In 및 이어서 Ga의 증착이 이를 뒤따라, 제 1 금속 상에 제 2 금속을 도금하는 동안, 제 1 금속이 제 2 금속의 전해질 내에 용해되지 않았다. 따라서, 종래 기술 방법은 이 시퀀스로 전기도금된 Cu/In/Ga 스택들을 사용하였다. 그러나, 셀렌화 후, 이러한 스택들로는, 앞서 논의된 바와 같이 베이스 또는 Mo 코팅된 기판에 대한 열등한 형태 및 열등한 부착을 갖는 화합물 층들이 얻어졌다.
Cu(In,Ga)Se2 층들의 형성을 위해 전기도금된 전구체들을 사용하려는 다른 시도들에는, Cu-In-Se 막의 전기도금에 의해 Cu-Ga/Cu-In-Se 스택의 형성이 뒤따르는 Cu-Ga 막의 전기도금; 및 상기 스택의 600 C에서의 어닐링이 포함되었다(Friedfeld et al., Solar Energy Materials 및 Solar Cells, vol: 58, p: 375, 1999). Zank 등(Thin Solid Films, vol: 286, p:259, 1996)은 유리/Mo 기판 상에 Cu-Ga 합금 막을 스퍼터 증착하였다. 이어서, 이들은 단일 조로부터, Cu-Ga/In-Ga 스택을 형성하면서, In-Ga 막을 전기도금하였다. 이어서, 이 스택을 Se와 반응시켜 화합물을 형성하였다. 이 접근법은 저렴하지 않은데, Cu-Ga 합금 스퍼터링 타겟의 준비가 그 자체로 고비용이고 그리고 스퍼터링 접근법에서 타겟 물질의 이용성(utilization)이 매우 낮기 때문이다(일반적으로 40%보다 낮음). Ganchev 등은 단일조로부터 Cu-In-Ga 전구체막을 전기도금하였고 그리고 이 전구체층의 셀렌화 후에 Cu(In,Ga)Se2 층을 얻었다(Thin Solid Films, vol: 511-512, p: 325, 2006).
Cu, In, 및/또는 Ga를 포함하는 전구체막 내 서브-층들의 두께 및 형태의 거대 및 미소-규모 불-균일성은, Cu, 및/또는 In 및/또는 Ga가 CIGS(S) 흡수체를 형성하는 Se 및/또는 S와 같은 VIA 족 물질과 반응한 후 CIGS(S) 흡수체 내에 형태 및 조성적 불-균일성을 유발한다. 이 주제는 본 발명자의 U.S. 특허 출원 공개 제 2005/0202589호 (2005년 9월 15일) 및 U.S. 특허 출원 공개 제 2006/0121701호 (2006년 6월 8일)에 상세히 논의되었다.
상기된 개략적인 검토가 증명하듯이, CIGS 타입 흡수체 층들의 보다 우수한 기계적, 구조적, 조성적 및 전기적 특성들을 위한 CIGS 타입 태양 전지에 대한 대체 오믹 콘택트 물질을 개발할 필요가 있다. 또한, Cu, In 및 Ga 를 함께 포함하는 다양한 금속성 전구체 스택들의 형성에 있어 보다 고비용의 PVD 기술들의 경우와 유사한 융통성을 갖는 저비용 전기증착 접근법을 제공할 필요가 있는데, Cu 및 In 만을 또는 Cu 및 Ga만을 포함하는 전구체들은, Cu(In,Ga)(S,Se)2 물질에 대해 증명되었던 20%보다 훨씬 낮은 효율성을 갖는 태양 전지가 얻어지는 CuIn(S,Se)2 또는 CuGa(S,Se)2 흡수체 층들을 제공할 것이기 때문이다. 또한, 하나 이상의 VIA 족 원소와 반응될 때, 이들의 기판 또는 베이스에 잘 부착되는 CIGS(S) 타입 흡수체 층이 얻어지는 전기도금된 전구체막들도 필요하다.
본 발명은 박막 태양 전지 제작을 위한 전구체 막 및 화합물 층의 제조 기술 및 이에 대응하는 장치에 관한 것이다.
본 발명은 다양한 상이한 실시형태들을 포함한다.
일실시형태에서, 박막 태양 전지 제작을 위한 전구체막 및 화합물 층의 제조 기술은 전도성 층의 최상부 표면 상에 한 세트의 별개의 층들을 증착시킴으로써 흡수체 층을 형성하고, 상기 별개의 층들의 세트는 넷 이상의 층들을 포함하고 상기 층들 중 둘은 Cu, In 및 Ga 중 하나로 만들어진 한 쌍의 비-인접 층들이고 그리고 다른 두 층들은 Cu, In 및 Ga 중 나머지 둘로 만들어짐, 그리고 상기 개별 층들의 세트를 처리하여 흡수체 층을 형성시키는 것을 포함한다.
다른 실시형태에서, Cu(In,Ga)(Se,S)2 흡수체 층은, 시트-형 베이스 상에, Mo, Ru, Ir 및 Os 중 하나 이상을 포함하는 전도성 층을 적용하고; 상기 전도성 층 상에 전구체 스택을 형성하기 위해 개별 층들을 일련으로 전착하고, 각 개별 층은 실질적으로 Cu, In 및 Ga 중 하나를 포함함, 그리고 여기서 실질적으로 Cu를 포함하는 하나 이상의 개별 층은 실질적으로 In 및 Ga 중 하나를 포함하는 또다른 개별 층 상에 Cu 전해질을 사용하여 전착됨; 상기 전구체 스택을 Se 및 S 중 하나 이상과 반응시킴으로써 형성된다.
또다른 실시형태에서, 태양 전지 제작은 시트-형 베이스 상에 전도성 층을 형성하고; 상기 전도성 층의 표면 상에 반도체 흡수층을 형성하고, 여기서 상기 반도에 흡수체 층은 VIA 족 물질을 포함함; 그리고 상기 흡수체 층 상에 부가층을 형성하는 것을 포함하고, 여기서 상기 전도성 층을 형성하는 단계 및 상기 부가층을 형성하는 단계 중 하나는 각각 상기 전도성 층 및 상기 부가층에 Ru, Ir 및 Os 중 하나 이상을 포함시킨다. 기판 타입 태양 전지가 제작될 때, Ru, Ir, 및 Os 중 하나 이상이 전도성 층에 존재할 것이고 그리고 부가층이 투명하고, 반면에 수퍼스트레이트 타입 태양 전지에서는, Ru, Ir, 및 Os 중 하나 이상이 부가층에 존재할 것이고 그리고 기판 및 전도성 층은 모두 투명하다.
본 발명의 일실시형태에 따른 태양 전지는, 시트-형 기판, 상기 시트형 기판 상에 배치된 전도성 층; 상기 전도성 층 상에 배치된 흡수체 층, 여기서 상기 흡수체 층은 하나 이상의 IB족 물질, 하나 이상의 IIIA 족 물질, 및 하나 이상의 VIA족 물질을 포함함; 및 상기 흡수체 층 상에 배치된 부가층, 여기서 상기 전도성 층 및 부가층 중 하나는 Ru, Os 및 Ir 중 하나 이상을 포함함, 를 포함한다. 태양 전지가 기판 타입으로 될 때, Ru, Ir, 및 Os 중 하나 이상이 전도성 층에 존재할 것이고 그리고 부가층이 투명하고, 반면에 수퍼스트레이트 타입 태양 전지에서는, Ru, Ir, 및 Os 중 하나 이상이 부가층에 존재할 것이고 그리고 기판 및 전도성 층은 모두 투명하다.
본 발명의 이러한 측면 및 다른 측면과 특징들은, 다음의 본 발명의 특정 실시형태의 상세한 설명을 첨부 도면들과 함께 검토할 때 당업자에게 명백할 것이며, 여기서:
도 1은 IBIIIAVIA족 흡수체층을 사용하는 태양 전지의 단면도이다.
도 2A는 바람직한 콘택트 층의 표면 상에 증착시킨(deposited) 전구체 층의 단면도이다.
도 2B는 핵화(nucleation) 층의 표면 상에 증착시킨 전구체 층의 단면도이다.
도 3A는 바람직한 콘택트 층 상에 CIGS(S) 흡수체 막을 포함하는 구조를 도시한다.
도 3B는 핵화층 상에 CIGS(S) 흡수체 막을 포함하는 구조를 도시한다.
상세한 설명
종래 기술의 논의에 기재된 바와 같이, PVD 기술은, 2-스테이지 공정에 의해 CIGS 타입 태양 전지 흡수체 층을 형성하기 위해 금속성 전구체를 제조하는 동안에 Cu, In 및 Ga의 증착 시퀀스(deposition sequence)를 바꾸는 능력을 갖는다. 전기도금 접근법에서, 이는 전기도금 공정이 수행되는 표면에 대한 기술의 민감도(sensitivity)로 인해 불가능하였다. 본 발명은 종래 기술 전기도금 기술의 단점을 극복하고 그리고 Cu, In 및 Ga를 포함하는 다양한 금속성 스택의 형성에 대해 보다 융통성을 제공하고 그리고 또한 부착(adhesion), 수율, 제조 성(manufacturability) 및 미소-규모 형태학적(morphological), 구조적 및 조성적 균일성의 문제를 처리한다.
일실시형태에서, Mo, W, Ta, 루테늄 (Ru), 로듐 (Rh), 이리듐 (Ir), 오스뮴 (Os), 지르코늄 (Zr), 레늄 (Re), 스칸듐(Sc), 이트륨 (Y), 란탄 (La) 및 금속성 스택의 다른 원소 성분, 즉 In 및 Ga를 포함하는 물질들 상에 우수한 품질의, 소형-돌결(small-grained) 및 연속성 구리막들을 증착시킬 능력을 갖는 착체 구리 전기도금 용액이 사용된다. 구리 착체 조는 구리 술페이트, 구리 클로라이드, 구리 니트레이트, 구리 아세테이트 등과 같은 구리 염으로부터의 구리에 추가하여 (트리소듐 시트레이트와 같은) 시트레이트, 트리에탄올아민(TEA), 에틸렌 디아민 테트라 아세트산(EDTA), 니트릴로-3 아세트산(NTA), 타르타르산, 아세테이트 및 다른 공지된 구리 착화제, 및 물, 알콜, 에틸렌 글리콜, 글리세롤 등을 포함할 수 있는 용매를 포함할 수 있다. 구리 도금 용액의 pH는 3 보다 높고, 바람직하게는 7 보다 높다. 착체 구리 도금 용액으로부터의 Cu의 도금 전류 밀도는 0.1-30 mA/cm2 범위, 바람직하게는 0.5-20 mA/cm2 범위, 더 바람직하게는 1-10 mA/cm2 범위이다. 낮은 전류 밀도에서 연속성 막을 증착시키는 착체 구리 도금 용액의 능력은 5-50 nm 두께를 갖는 층들과 같은 매우 얇은 층들에 대한 두께 조절을 허용한다는 것이 유념되어야 한다. 또한, 구리를 착화시키면, 이의 도금 포텐셜이, 산성 수용액에 대해 약 -0.5 V까지와 같은, 저도의 포지티브 또는 저도의 네거티브 값들에 비해, 고도의 네거티브 값(예를 들어, 칼로멜 기준 전극(calomel reference electrode)에 대해 -0.8 V 보다 더 네거티브)으로 증가된다. 착체 구리 조의 고도의 네거티브 전압은, 상부에 Cu가 도금되고 그리고 핵화를 개선하는 (Mo, In 또는 Ga와 같은) 베이스 물질 상의 어떤 자연 산화물(native oxide) 또는 다른 패시베이션 층을 파괴한다. U.S. 특허 4,581, 108호에 사용된 구리 술페이트 용액과 같은 종래 기술의 산성 구리 전해질은, 높은 전류 밀도에서만, 이는 전형적으로 약 30 mA/cm2보다 높고, 바람직하게는 50 mA/cm2보다 높음, Mo 표면 상에 연속성 Cu 층을 생성한다. U.S. 특허 4,581,108호에서 대표적인 Cu 도금 단계는 80 mA/cm2의 전류 밀도를 사용하였다. 이러한 높은 전류 밀도는 큰 I-R 전압 강하로 인해 대면적 기판 상에 두께 불-균일성을 유발하고 그리고 또한 200 nm보다 얇은 두께를 갖는 층의 두께를 신뢰성 있게 조절하는 것을 비실제적으로 만든다는 것을 인식해야 한다. 종래 기술의 방법에서, 약 200 nm의 두께를 갖는 단일 Cu 층이 전구체 스택에 사용되었다. 이하에서 더 충분히 설명되는 것과 같이, 본 발명은, Cu, In 및 Ga가 다양한 위치에서 스택 전반에 걸쳐 분포될 수 있는 금속성 스택 형성의 융통성을 제공한다. 이는, 200 nm 두께의 Cu 층이 200 nm보다 훨씬 얇은 두께를 갖는 Cu 서브-층들(sub-layers)의 형태로 스택 내에 분포될 수 있다는 것을 의미한다. 이러한 얇은 두께의 정확한 조절에는 종래 기술 80 mA/cm2보다 훨씬 작은 도금 전류 밀도가 요구된다.
이하의 실시예는 CIGS 타입 흡수체 제작을 위한 다양한 금속성 스택을 형성하기 위한 착체 구리 용액을 사용함으로써 제공된 융통성을 증명할 것이다. 이러한 실시예들에서, 다음의 대표적인 용액들이 다양한 증착 단계들에 대해 사용된다. A) 구리 증착 용액(SOLCu)은 0.1 M 구리 술페이트-펜타 하이드레이트, 0.5 M 트리소듐 시트레이트 및 11의 pH를 포함하고, B) Ga 증착 용액(SOLGa)은 글리세롤 중의 IM 갈륨 클로라이드 및 2의 pH를 포함하고, 및 C) In 증착 용액(SOLIn)은 미국 인듐사(Indium Corporation of America)로부터 구매한 In 술파메이트 용액이다. 이 용액은 약 1-3의 범위, 전형적으로 약 1.5의 pH를 갖는다.
전형적인 CIGS 태양 전지에서, 흡수체 층은 1-3 um 두께 범위이고, 보다 낮은 물질 비용 때문에 보다 얇은 층이 바람직하다. 2-2.5 um의 흡수체 두께는, 약 0.9의 Cu/(In+Ga) 몰비, 및 약 25%의 Ga/(Ga+In) 몰비를 위해 약 200 nm의 구리층 두께, 약 92 nm의 Ga 층 두께 및 약 368 nm의 In 층을 요구한다. 따라서, 이하 실시예들에서, 약 200 nm, 100 nm 및 400 nm의 총 Cu, In 및 Ga 두께를 각각 갖는 스택들이 상기된 바람직한 값들에 근사하도록(approximate) 전착된다.
실시예 1. Cu/Ga/Cu/In 스택 형성:
유리/Mo 베이스가 실험에 사용된다. Mo는 유리 시트 상에 약 700 nm의 두께로 스퍼터 증착된다. 이어서, SOLCu가 5 mA/cm2의 전류 밀도에서 Mo 표면 상에 150 nm 두께 Cu 서브-층을 전기도금하기 위해 사용된다. 얻어지는 Cu 서브-층은 3-5 nm 표면 거칠기로 균일하고 그리고 매끄럽다. 100 nm 두께 Ga 층이 10 mA/cm2의 전류 밀도에서 SOLGa 를 사용하여 Cu 서브-층 상에 증착된다. 매끄럽고 그리고 빛나는 은-색 층이 얻어진다. SOLCu 용액이 5 mA/cm2의 전류 밀도에서 Ga 층 상에 50 nm 두 께 Cu 서브-층을 증착하기 위해 다시 사용된다. Cu 도금동안 어떤 Ga도 SOLCu 내로 손실되지 않는데, 용액 내에 위치된 칼로멜 전극에 대한 Cu의 도금 포텐셜이 (-1 내지 -2 V) 범위 내로 측정되었기 때문이다. 이러한 높은 캐소드 포텐셜은 Ga층을 용해로부터 보호하고 그리고 또한 Ga 표면 상에 소형-돌결 및 연속성 Cu 서브-층의 증착을 허용한다. 100 nm 두께의 Ga 층 상에 50 nm 두께의 Cu 서브-층이 형성된 후, SOLIn이 15 mA/cm2 전류 밀도에서 사용되어 400 nm 두께의 In 층을 형성한다.
실시예 2. Cu/Ga/Cu/In/Cu 스택 형성:
유리/Mo 베이스가 사용된다. Mo는 유리 시트 상에 약 700 nm의 두께로 스퍼터 증착된다. 이어서, SOLCu가 5 mA/cm2의 전류 밀도에서 Mo 표면 상에 150 nm 두께의 Cu 서브-층을 전기도금하기 위해 사용된다. 얻어지는 Cu 서브-층은 3-5 nm 표면 거칠기로 균일하고 그리고 매끄럽다. 100 nm 두께 Ga 층이 10 mA/cm2의 전류 밀도에서 SOLGa 를 사용하여 Cu 서브-층 상에 증착된다. 매끄럽고 그리고 빛나는 은-색 층이 얻어진다. SOLCu 용액이 5 mA/cm2의 전류 밀도에서 Ga 층 상에 10 nm 두께 Cu 서브-층을 증착하기 위해 다시 사용된다. 100 nm 두께의 Ga 층 상에 10 nm 두께의 Cu 서브-층이 형성된 후, SOLIn이 15 mA/cm2 전류 밀도에서 사용되어 400 nm 두께의 In 층을 형성한다. In 층 상에, 또다른 Cu 서브-층이 SolCu를 사용하여 40 nm의 두께로 도금된다. Cu 도금동안 어떤 In도 SOLCu 내로 손실되지 않는데, 용액 내에 위치된 칼로멜 전극에 대한 Cu의 도금 포텐셜이 (-1 내지 -2 V) 범위 내로 측정되었 기 때문이다. 이러한 높은 캐소드 포텐셜은 In층을 용해로부터 보호하고 그리고 또한 In 표면 상에 소형-돌결 및 연속성 Cu 서브-층의 증착을 허용한다.
실시예 3. Cu/In/Cu/Ga 스택 형성:
유리/Mo 베이스가 사용된다. Mo는 유리 시트 상에 약 700 nm의 두께로 스퍼터 증착된다. 이어서, SOLCu가 5 mA/cm2의 전류 밀도에서 Mo 표면 상에 150 nm 두께 Cu 서브-층을 전기도금하기 위해 사용된다. 얻어지는 Cu 서브-층은 3-5 nm 표면 거칠기로 균일하고 그리고 매끄럽다. 400 nm 두께 In 층이 15 mA/cm2의 전류 밀도에서 SOLIn 를 사용하여 Cu 서브-층 상에 증착된다. SOLCu 용액이 5 mA/cm2의 전류 밀도에서 In 층 상에 50 nm 두께 Cu 서브-층을 증착하기 위해 다시 사용된다. Cu 도금동안 어떤 In도 SOLCu 내로 손실되지 않는데, 용액 내에 위치된 칼로멜 전극에 대한 Cu의 도금 포텐셜이 (-1 내지 -2 V) 범위 내로 측정되기 때문이다. 이러한 높은 캐소드 포텐셜은 In 층을 용해로부터 보호하고 그리고 또한 In 표면 상에 소형-돌결 및 연속성 Cu 층의 증착을 허용한다. 400 nm 두께의 Ga 층 상에 50 nm 두께의 Cu 서브-층이 형성된 후, SOLGa이 5 mA/cm2 전류 밀도에서 사용되어 100 nm 두께의 Ga 층을 형성한다.
실시예 4. Cu/In/Cu/Ga/Cu 스택 형성:
유리/Mo 베이스가 사용된다. Mo는 유리 시트 상에 약 700 nm의 두께로 스퍼터 증착된다. 이어서, SOLCu가 5 mA/cm2의 전류 밀도에서 Mo 표면 상에 150 nm 두께 의 Cu 서브-층을 전기도금하기 위해 사용된다. 얻어지는 Cu 서브-층은 3-5 nm 표면 거칠기로 균일하고 그리고 매끄럽다. 400 nm 두께 In 층이 15 mA/cm2의 전류 밀도에서 SOLIn 를 사용하여 Cu 서브-층 상에 증착된다. SOLCu 용액이 5 mA/cm2의 전류 밀도에서 In 층 상에 20 nm 두께 Cu 서브-층을 증착하기 위해 다시 사용된다. Cu 도금동안 어떤 In도 SOLCu 내로 손실되지 않는데, 용액 내에 위치된 칼로멜 전극에 대한 Cu의 도금 포텐셜이 (-1 내지 -2 V) 범위 내로 측정되기 때문이다. 이러한 높은 캐소드 포텐셜은 In층을 용해로부터 보호하고 그리고 또한 In 표면 상에 소형-돌결 및 연속성 Cu 서브-층의 증착을 허용한다. 400 nm 두께의 In 층 상에 20 nm 두께의 Cu 서브-층이 형성된 후, SOLGa이 5 mA/cm2 전류 밀도에서 사용되어 100 nm 두께의 Ga 층을 형성한다. Ga 층 상에 30 nm 두께의 Cu 서브-층이 5 mA/cm2 전류 밀도에서 SOLCu 용액을 사용하여 형성된다.
상기 실시예에서 논의된 금속성 전구체 스택은 훨씬 더 많은 수의 서브-층들을 가질 수 있다는 것을 유념해야 한다. 예를 들어, In 층은 둘 이상의 In 서브-층들로 나뉠 수 있다. 유사하게, Ga 층은 금속성 스택 내에 분포될 수 있는 둘 이상의 Ga 서브-층들로 나뉠 수 있다. 셋까지의 Cu 서브-층들이 상기 실시예에서 설명된다 할지라도, 보다 많은 Cu 서브-층들이 또한 전기도금된 금속성 스택 내에 형성 및 분포될 수 있다. 전기도금된 금속성 전구체 내에 Cu, In 및 Ga를 분포시킴으로써, 몇가지 잇점이 얻어질 수 있다. 이러한 잇점들 중 하나는 반응 단계 동안 스택 내에 분포된 서브-층들 사이에 상호혼합(intermixing)/반응이 쉽다는 것이다. 또다른 잇점은 VIA 족 물질과의 반응 후 부착이 개선되는 것이다. 예를 들어, 종래 기술 전기도금된 Cu/In/Ga 전구체 스택과 반대로, 본 발명의 전기도금된 Cu/Ga/Cu/In 전구체 스택은 Ga를 Mo 계면에 보다 가까이 가져간다. 이는 Se 및/또는 S와의 반응 및 CIGS(S) 화합물 층의 형성 후 Mo 표면에 대한 화합물의 부착을 개선한다. Ga는, 예를 들어 콘택트층 상에 증착된 Cu 서브-층의 두께를 2-50 nm 범위로 감소시키고 그리고 이어서 Ga 층 상에 증착된 Cu 서브층의 두께를 증가시킴으로써(실시예 1 및 2 참조), 콘택트층 계면에 훨씬 더 가까이 가져가질 수 있다. 일부 RTP 접근법에서, Se층은 Cu, In 및 Ga를 포함하는 금속성 전구체 층 상에 증착되고 그리고 이어서 전체 구조가 승온으로 가열되어 Se를 Cu, In 및 Ga와 반응시키고 그리고 CIGS를 형성한다. 이러한 접근법에서, 종래 기술 전기도금된 Cu/In/Ga 스택이 사용되고 그리고 Se막이 Ga 표면 상에 증착되어 Cu/In/Ga/Se 구조를 형성한다면, CIGS 층의 형태(morphology)는 거칠고 불-균일성일 수 있다. 그 이유는, Ga가 30 C 미만의 용융 온도를 갖는 저 용융 금속이라는 사실에 있다. 이 스택 내 In/Ga 계면은 훨씬 더 낮은 융점을 갖는데, 16%In-84%Ga의 공융 조성물이 약 15.7 C의 용융 온도를 갖기 때문이다. 따라서, Se 및 금속성 스택 간의 어떤 반응이 개시되기 전에도, 금속성 스택의 표면-근처(near-surface) 영역이 용융되고 그리고 볼링(balling)을 유발한다. Se를 금속성 스택과 반응시키기 위해 온도가 상승됨에 따라, 상황은 훨씬 더 나빠질 수 있고 그리고 거친 형태 및 조성적 불-균일성이 얻어질 수 있다. 본 전기도금된 스택에서, In 층(실시예 1) 또는 Cu 층/서브-층(실시예 2 및 4)과 같은 보 다 높은 용융 온도 층이 금속성 스택의 최상부에 위치될 수 있다. 스택의 표면의 이러한 보다 높은 용융 상(higher melting phase)은 볼링의 현상을 감소시키고 그리고 얻어지는 형태 및 미소-규모 조성 균일성을 개선한다. 금속성 스택 상의 Cu 캡의 두께(실시예 2 및 4)는 마음대로 변화시킬 수 있고 그리고 2-200 nm 범위, 바람직하게는 5-50 nm 범위가 될 수 있다. Cu, In 및 Ga를 포함하는 금속성 전구체 스택은, 여기서 Ga 및 In은 Cu 층 또는 서브-층에 의해 서로 분리됨, 잇점을 가지는 것을 유념해야 한다. Ga/Cu/In, Cu/Ga/Cu/In, In/Cu/Ga, 및/또는 Cu/In/Cu/Ga의 금속 시퀀스를 포함하는 스택에서, Ga 및 In 상은 Cu 상에 의해 분리되고 그리고 따라서 상기된 바와 같이 이들의 계면에서 저 용융 Ga-In 영역을 형성하지 않는다. Cu는, 이 경우에, Ga 및 In 간의 전체 또는 일부 배리어로서 작용하고, 전구체 스택들의 제작동안 또는 그 후에, Ga 및 In 간의 상호혼합 및 저 용융(30 C 미만) 조성물의 형성을 늦추거나 또는 중단시킨다.
전기도금된 금속성 스택은 PVD에 의해 얻어진 스택에 의해 제공되지 않는 특정한 성질을 갖는다. 앞서 논의된 바와 같이, PVD는 Cu, In 및 Ga의 증착 시퀀스 변화의 융통성을 갖는다. 그러나, PVD에 의해 얻어진 금속성 전구체는 원하는 스택들이 되지 않을 수 있다. 이는 PVD 방법이 비교적 고에너지이기 때문이다. 달리 말하면, 기판 상에 도달하는 물질에는 증착 종들 및 기판 상에 이미 있었던 종들 간의 합금을 유발하는 고에너지가 수반된다(come with). 예를 들어, Cu가 증발 또는 스퍼터링에 의해 In 또는 Ga 층 상에 증착될 때, 얻어지는 것은 In/Cu 또는 Gu/Cu 스택이 아니라 원소 상들과 함께 이러한 금속들의 다양한 합금을 포함하는 층들일 수 있는데, In 및 Ga가 낮은 용융 온도를 가지고 그리고 도달하는 Cu 종들이 In 및/또는 Ga 및 Cu 간의 상호혼합을 유발하는 고도의 충분한 에너지를 갖기 때문이다. 전기도금 및 무전해 도금(electroless plating)과 같은 습식 기술은, 증착 종들 또는 기판 상의 기존의 종들의 융점보다 낮은 온도에서와 같은 저온에서 실시될 때, 반복적으로 얻어질 수 있는 잘 정의된 상들(well defined phases)을 갖는 층들 및/또는 서브-층들을 갖는 스택을 생성하는 독특한 능력을 갖는다. 예를 들어, 20 C에서 전기도금된 Cu/Ga/Cu/In 스택은, 앞서 설명된 바와 같이, 전기도금의 저온 성질로 인해 그리고 Ga 및 In 서브-층들 간의 Cu 서브-층의 존재로 인해, 실질적으로 비-합금된다. 이런 식으로, 전구체의 출발 상 함량(starting phase content)은 재현가능하고 그리고 알려져 있다. 전구체 스택 내에 파묻힌(buried) Ga 또는 In과 같은 저-용융 순수 상은, 특히 Se, S 또는 Te와 같은 VIA 족물질과의 반응 동안의 신속한 열적 처리의 경우에 대해, 특정 잇점을 갖는다. 이러한 잇점들 중 하나는, 형성되는 CIGS(S) 화합물에 성장할 액체 환경을 제공하는 반응 기간 동안, 스택 내에 원소의 액체 상을 갖는다는 것이다. 용융된 또는 액체 환경에서 성장하는 결정들 또는 그레인들은, 이러한 액체 플럭스(liquid flux) 내의 그레인 경계들의 높은 이동도(mobility)로 인해 더 크게 성장하는 것으로 알려져 있다. CIGS(S)와 같은 큰 그레인 흡수체 물질은 고효율 태양 전지 제조의 주요한 성분(key ingredients) 중 하나이다. Cu/Ga/Cu/In 스택이 실질적으로 합금된다면, 합금들의 용융 온도는 Ga 및 In의 원소 상들의 용융 온도보다 더 높을 것이다.
잘 정의된 미리-결정된 상 함량을 갖는 전기도금된 스택들의 또다른 잇점은, 이들이 화학적 반응 경로를 조절하도록 제공하는 능력에 있다. 예를 들어, 전기도금된 금속성 Cu/Ga/Cu/In 스택을 고려한다. Se 층이 PVD 공정 또는 전기도금 또는 무전해 증착 등에 의해 이 스택 상에 증착되어 Cu/Ga/Cu/In/Se 구조를 얻는 것을 가정해본다. 이 구조가 가열될 때, In 및 Se의 반응 및 In-셀레나이드 종들의 형성이 촉진될 수 있다. 이어서 이러한 종들이 Cu, Ga 및 In 함유 종들 및 Se와 더 반응되어 최종 화합물을 형성할 수 있다. 선택적으로, 출발 구조가 Cu/Ga/Cu/In/Cu/Se라면, Cu 및 Se의 초기 반응 및 Cu-셀레나이드 종들의 형성이 촉진될 수 있는데, Se 및 Cu이 밀접하게 물리적으로 접촉(intimate physical contact)하기 때문이다. 이어서, Cu-셀레나이드 종들은 또한 Cu, In, Ga 종들 및 Se와 반응하여 최종 화합물을 형성할 수 있다. 금속성 스택 내의 Cu, In 및 Ga의 시퀀스를 변화시킴으로써, 열역학과 동역학에 의해 최적의 반응 경로(path way)가 결정되므로, 가장 신속한 반응, 가장 큰 그레인 크기, 가장 우수한 전기적 특성 등이 얻어지는 가장 유리한 시퀀스를 결정할 수 있다. 앞서 논의된 바와 같이, PVD 방법은 이러한 잘 정의된 스택들을 얻지 못한다. 이로는 오히려 이미 부분적으로 또는 전체적으로 반응되거나 합금된 스택이 얻어진다.
상기 실시예들에서, 금속성 스택 내 각 층 또는 서브-층은 순수한 원소, 즉 Cu, In 또는 Ga로 만들어진다. 금속성 스택 내에 합금 및/또는 혼합물을 포함하는 것이 본 발명의 범위 내에 있음을 유념해야 한다. 예를 들어, 상기 실시예의 Cu 서브-층들 중 하나 이상이 Cu-Ga 합금 또는 혼합물 서브-층, 또는 Cu-In 합금 또는 혼합물 서브-층으로 대체될 수 있다. 유사하게, 어떤 Ga 또는 In 층이 In-Ga 혼합 물 또는 합금 서브-층으로 대체될 수 있다. 하나 이상의 층 또는 서브-층이 합금 또는 혼합물 서브-층 또는 층으로 대체되는 경우, 스택 내 층들 및 서브-층들의 나머지의 두께는 전체 Cu/(Ga+In) 및 Ga/(Ga+In) 몰비를 원하는 수준으로 유지하도록 조정될 수 있다.
지금까지 논의된 대표적인 스택들에서, Cu 서브-층이 먼저 베이스 상에 전기도금되고 그리고 상부에 In 층 또는 Ga 층이 전기도금되는 재현가능한 표면을 형성한다는 것을 유념해야 한다. 이어서, Cu 서브-층 상에 또다른 In 및/또는 Ga 서브-층을 증착시킴으로써 상부에 스택이 계속 만들어질 수 있는 잘-작용하는(well-behaved) Cu 표면을 형성하는 착체 용액을 사용하여, 다른 Cu 서브-층이 전기도금된다. 바람직한 방법이 In 및/또는 Ga 층의 전기증착을 위해 Cu 표면을 제공하는 것이라 해도, 일부 실험에서는, Cu/Ga/In 스택이 Ga 표면 상에 In 을 직접 도금함으로써 형성될 수도 있는 것으로 관찰되었다. 저 용융 Ga 표면 상에 코팅된 In을 갖는 것 그리고 Cu/Ga/In 스택을 만드는 것은, 앞서 설명된 바와 같은 종래 기술 Cu/In/Ga 스택와 관련있는 형태 문제를 피함에 있어 상대적인 잇점을 갖는다. 달리 말하면, 화합물 형성동안 VIA 족 원소에 노출된 저 용융 Ga 표면을 갖는 것보다 스택의 표면에 고 융점 In을 갖는 것이 더 좋다. 이는 2005년 10월 24일자로 출원된 가특허 출원 제 60/729,846호 "Method and Apparatus for Thin Film Solar Cell manufacturing"에 더 논의되어 있으며, 이의 내용은 본 명세서에 참조 병합되어 있다. 상부에 In 또는 Ga 서브-층 또는 층이 전기도금되어 있는 스택에 Cu 서브-층이 제공되는 경우, Cu 서브-층의 두께는 원자 층만큼 얇아, 단지 Ga 및/또는 In을 포 함하는 밑에 있는 층(underlying layer)의 표면을 Cu로 전환시킨다. 그러나, 적어도 2 nm의 두께가 이 Cu 서브-층에 대해 바람직하다.
상기 실시예에서, 널리 사용된 유리/Mo 구조가 전기증착된 스택층들에 대한 베이스로서 사용되었다. 또한, 유리 기판을 폴리이미드, 스테인리스강, 알루미늄(Al), 알루미늄 합금, Ti 또는 Mo 포일과 같은 전도성 또는 비-전도성 시트 또는 포일로 대체하고 그리고 포일 기판 상에 콘택트 층 Mo를 증착할 수도 있다. 전착이 표면 민감성이므로, 상부에 전착이 수행되는 콘택트층의 성질은, 전기도금을 사용한 Cu, In 및 Ga를 포함하는 금속성 스택의 제조에 특히 중요하다.
본 발명에서 착체 Cu 도금 조를 사용하는 것은 Mo, Ga 및 In 표면과 같은 거의 모든 전도성 표면 상에 Cu의 도금을 허용하고, 그리고 지금까지 논의된 다양한 금속성 스택들의 형성에 융통성을 제공한다. 본 발명자들은, 바람직한 물질 그룹으로부터의 전도체(conductor)가 도 1의 디바이스 구조의 콘택트 층에 사용된다면 또는 콘택트 층이 이하에서 논의될 바람직한 그룹으로부터의 하나 이상의 원소를 포함하는 막으로 더 코팅되거나 대체된다면, Cu, In 및 Ga의 증착 시퀀스의 보다 더 큰 융통성이 얻어질 수 있다는 것을 알아내었다.
바람직한 그룹의 원소들은 루테늄 (Ru), 이리듐 (Ir), 오스뮴 (Os), 로듐 (Rh), 지르코늄 (Zr), 하프늄 (Hf), 레늄 (Re), 스칸듐(Sc), 이트륨 (Y), 및 란탄 (La)이다. 이러한 원소들 중에서, 이들 중 셋, 즉 Ru, Ir 및 Os가 이하 논의되는 바와 같이 가장 바람직한 물질이다.
콘택트층으로서 사용될 때, 바람직한 그룹 원소들의 막들이 도 1의 콘택트 층(13)을 대체할 수 있다. 선택적으로, Cu, Mo, Al, Ti, Ta, W 등과 같은 많은 다른 물질들이 바람직한 그룹에 속하는 하나 이상의 금속들과 합금되거나 또는 혼합될 수 있고 그리고 이렇게 형성된 합금들 또는 혼합물들은 콘택트층(13)의 형성에 사용될 수 있다. 합금들은 바람직한 그룹으로부터의 원소들 중 둘 이상을 합금함으로써 형성될 수도 있다. 바람직한 그룹의 금속들은 우수한 확산 배리어(diffusion barrier) 특성들을 갖는다. 이들은 비교적 불활성이다. 다른 물질들과 함께 합금될 때, 이들은 다른 물질들의 화학적 불활성 및 강도를 증가시킨다. 또한, 바람직한 그룹의 원소들 및 이들을 포함하는 합금들은 전착 및 무전해 증착과 같은 습식 기술에 의한 전구체 스택들의 형성에 독특한 잇점을 제공하는데, 이러한 물질들, 특히 가장 바람직한 그룹으로부터의 물질들이 이들 상에 전기도금된 물질에 대해 더 우수한 핵화 가능성(nucleation capability)을 제공하기 때문이다. Cu가 앞서 기재된 착체 전해질을 사용하여 Mo 층 상에 직접 전기도금될 수 있다 할지라도, Cu 증착은 부착 및 형태의 관점에서 바람직한 그룹의 금속들 상에서 훨씬 더 우수하다. 또한, In 또는 Ga 전기증착이, 예를 들어 Cu 서브-층을 (실시예 1 내지 4에 기재된 바와 같이) 먼저 증착하지 않고, Mo, Ti 또는 Ta 표면 상에 직접 시도된다면, 가루형(powdery) 및 불연속 층들이 관찰된다. 그러나, Mo 콘택트층을 Ru, Ir 또는 Os의 층으로 대체함으로써, 또는 Mo 표면 상에 (2-100 nm 두께의 Ru, Ir 또는 Os 층과 같은) 얇은 핵화 층을 증착시킴으로써, In 및 Ga 모두가 핵화 층 상에 직접 전기도금될 수 있다. 따라서, 상부에 전기 도금이 실시되는 베이스가 바람직한 그룹으로부터의 원소 또는 바람직한 그룹으로부터의 하나 이상의 원소를 포함하는 합금을 포함할 때, 다수의 상이한 스택들의 전기도금이 가능하다. 이러한 금속성 스택들의 예에는 (앞선 실시예에서 이미 언급된 스택들에 추가하여) 다음이 포함되지만 이에 제한되지 않는다: In/Cu/Ga, In/Cu/Ga/Cu, In/Cu/Ga/In, In/Cu/In/Ga, In/Cu/Ga/In/Cu, In/Cu/In/Ga/Cu, Ga/Cu/In, Ga/Cu/In/Cu, Ga/Cu/In/Ga, Ga/Cu/Ga/In, Ga/Cu/In/Ga/Cu, Ga/Cu/Ga/In/Cu, Ga/In/Cu, Ga/In/Cu/Ga, Ga/In/Cu/In, Ga/In/Cu/Ga/Cu, Ga/In/Cu/In/Cu, Ga/In/Ga/Cu, In/Ga/Cu, In/Ga/Cu/In, In/Ga/Cu/Ga/Cu, 및 In/Ga/Cu/In/Cu. 상기 스택들에서의 제 1 원소 전에 Cu 서브-층을 첨가함으로써 얻어질 수 있는 스택들과 같은, 상기 구조들 중 어떤 하나를 포함하는 다른 스택들을 만들 수도 있다. 성장되는 물질들이 구리 갈륨 술파이드 또는 셀레나이드라면, In은 스택에서 제외될 수 있다. 바람직한 그룹 또는 이들의 합금들 내 금속들은 증발 및 스퍼터링과 같은 PVD 기술에 의해, 화학 증착에 의해, 원자 층 증착, 전기증착 또는 무전해 증착에 의해 증착될 수 있다. 전기도금된 Ru 및 Ir은, Cu, Ga 및 In이 또한 전기증착되는 공정에 특히 매우 적합하다.
상기 실시예 1-4에서, Cu 서브-층이 Mo 콘택트 층 상에 증착되었다. 이어서, In, Ga 및 Cu를 포함하는 스택들의 증착이 이를 뒤따랐다. Cu 서브층이 Ru, Ir 및 Os 중 하나 이상을 포함하는 층 상에 증착되었을 때, Cu 서브-층이 증착되는 Ga 및/또는 In 종들로부터 밑에 있는 금속을 차폐할 것으로 생각된다는 사실에도 불구하고, 이 Cu 서브-층 상의 In 및/또는 Ga의 전기증착 효율은 Mo 층 상에 증착된 Cu 서브-층 상의 이들의 전기증착 효율보다 높은 것으로 밝혀졌다는 것이 여기서 지적 되어야 한다. 예를 들어, Ru/Cu 스택의 Cu 서브-층 상의 Ga 및/또는 In의 전기도금 효율은 70-100%인 것으로 밝혀졌고, 반면에 Mo/Cu 스택의 Cu 서브-층 상의 Ga 및/또는 In의 전기도금 효율은 전류 밀도, 교반 속도 등에 따라 40-80%였다. 전기도금 효율은 금속 증착이 얻어지는 증착 전류의 백분율을 나타낸다. 예를 들어, 80%의 효율은, 물질 증착이 얻어지는 증착 전류의 80%를 의미하고 반면에 20%는, 전형적으로 캐소드에서의 수소 가스 발생을 유발하면서 낭비된다. 상기 실시예들은, 베이스 또는 기판의 표면 상에 가장 바람직한 그룹(Ru, Ir, Os)로부터의 물질(들)이 존재하면 표면 상의 Cu, In 및 Ga의 전기증착 효율이 개선된다는 것을 증명한다. 부가적으로, Ru, Os 및 Ir 중 하나 이상을 포함하는 표면이 존재하면, 표면 상에 이미 증착된 서브-층 상의 In, Cu, 및 Ga 의 도금 효율이 증가되며, 이 서브-층은 Cu, In 및 Ga 중 하나 이상을 포함한다. Se 및/또는 S 전기증착에, 또는 Cu, In 및 Ga 중 하나 이상과 함께 Se 및/또는 S의 공동-증착에 동일한 현상이 적용가능할 것으로 기대된다.
Cu, In 및 Ga 중 하나 이상을 포함하는 전구체 막 내 서브-층의 두께 및 형태의 거대(macro) 및 미소-규모 불-균일성은, Cu, 및/또는 In, 및/또는 Ga가 CIGS(S) 흡수체를 형성하는 Se 및/또는 S와 같은 VIA 족 물질과 반응된 후, CIGS(S) 흡수체에서 형태적 및 조성적 불-균일성을 유발한다. 이 주제는 앞서 언급된 U.S. 특허 출원 공개 제 2005/0202589 호(2005년 9월 15일) 및 U.S. 특허 출원 공개 제 2006/0121701 호(2006년 6월 8일)에 상세히 논의되었고, 이의 내용은 본 명세서에 참조 병합되어 있다. IBIIIAVIA 족 화합물 박막의 두께 불-균일성 및 형 태적 및 조성적 불-균일성은, 증착 종들에 의한 기판 표면의 열등한 습윤화(poor wetting)에 기인할 수 있고, 그리고 따라서 상부에 IB 족 물질 및/또는 IIIA 족 물질 및/또는 VIA 족 물질이 증착되는 표면의 화학적 조성을 주의깊게 선택함으로써 최소화되거나 또는 피할 수 있다. 예를 들어, Cu, In, Ga 및 Se 는 가장 바람직한 그룹으로부터의 물질들 상에 잘 핵화되고, 따라서 소형-그레인의(small-grain), 매끄럽고 그리고 잘 부착되는 층을 형성한다. 이러한 보다 우수한 핵화 특성은 모든 증착 기술에 대해 전반적이다. 달리 말하면, Cu, In, Ga 층들은, 이들이 많은 다른 기술들 가운데 전기도금, 증발, 스퍼터링, 화학증착, 잉크 증착, 플라즈마 스프레잉, 용융 증착에 의해 증착될 때, Ru, Ir 및 Os 표면 상에 잘 핵화된다. Se 및/또는 S는 또한 유사하게 작용할 것으로 기대된다.
본 발명의 바람직한 실시형태는 도 2A 및 2B에 도시된다. 도 2A에서, 바람직한 콘택트 층(21)이 기판(20) 상에 증착된다. 이어서, 금속성 전구체 층(22)이 바람직한 콘택트층(21) 상에 증착된다. 기판(20)은 유기 기판 또는 전도성 또는 절연 시트 또는 포일이다. 바람직한 콘택트층(21)은 50-1000 nm의 두께를 가질수 있고 그리고 Ru, Rh, Ir, Os, Zr, Hf 및 Re 의 바람직한 그룹 내 원소들 중 하나 이상을 포함한다. 콘택트층(21)은 가장 바람직하게는 Ru, Ir 및 Os 중 하나 이상을 포함한다. 바람직한 콘택트층은 바람직한 그룹의 원소들의 질화물(nitride) 또는 다른 화합물로 만들어질 수 있거나, 또는 이는 바람직한 그룹 내 원소들 중 하나 이상을 포함하는 합금들로 만들어질 수 있다는 것을 유념해야 한다. Ru, Ir 및 Os의 경우에 대해, 바람직한 콘택트 층은 이러한 물질들의 산화물이 될 수 있는데, 이러한 산화물들이, 많은 다른 물질들의 산화물들과 달리 고도 전도성이기 때문이다. Mo, Ta, Ti, W 등의 산화물은, 예를 들어, 이들의 조성에 따라 고도 저항률(resistivity)(>100 ohm-cm) 또는 절연성이다. RuO2는 다른 한편으로는, 0.1 ohm-cm보다 훨씬 낮은, 전형적으로 10-3 - 10-4 ohm-cm 범위의 저항률을 갖는다. 금속성 전구체 층(22)은 Cu, In 및 Ga 및 선택적으로 Se 및/또는 S 및/또는 Te를 포함한다. 금속성 전구체 층은 PVD, CVD 기술과 같은 다양한 기술들에 의해 증착될 수 있지만, 그러나 바람직하게는 바람직한 콘택트 층(21) 상에 전기도금된다. 금속성 전구체 층은 합금, 또는 Cu, In, Ga 및 선택적으로 VIA족 물질의 혼합물의 형태일 수 있거나, 또는 앞서 기재된 것과 같은 금속성 스택들의 형태일 수 있다. 도 2A의 구조는 CIGS(S) 화합물 층의 형성 후 도 3A에 도시된 바람직한 구조로 전환될 수 있다. 도 3 A에서, CIGS(S) 층(30)은 바람직한 콘택트 층(21) 상에 형성되고 그리고 바람직한 콘택트 층(21)은 CIGS(S) 층(30)에 잘 부착되는 전기 콘택트(electrical contact)를 형성한다. CIGS(S) 층(30)과의 계면(25)에 바로 있는 바람직한 콘택트층(21)의 일부가 셀레나이드, 및/또는 술파이드의 형태일 수 있는데, 바람직한 콘택트 층(21) 및 VIA 족 물질들 간의 그리고 심지어 Cu, In 및 Ga과의 특정한 반응도(certain degree of reaction)가 가능하고 그리고 얇은 계면층을 형성할 수 있기 때문임을 유념해야 한다. Te가 또한 흡수체 내에 포함된다면, 텔루라이드 상이 계면층 내에 형성될 수도 있다. 도 3A의 구조가 CIGS(S) 흡수체 층 상에 부가적인 층들을 증착시킴으로써 도 1의 것과 유사한 구조를 갖는 효율적인 태양 전지를 제작 하기 위해 사용될 수 있다. 도 2B에서, 핵화 층(24)이 콘택트 층(23) 상에 증착되며, 이는 기판(20) 상에 앞서 증착되었다. 이어서, 금속성 전구체 층(22)이 핵화층(24) 상에 증착된다. 기판(20)은 유리 기판 또는 전도성 또는 절연 시트 또는 포일이다. 콘택트층(23)은 100-1000 nm의 두께를 가질 수 있고 그리고 Mo, Ta, W, Ni, Cu, Ti, Cr 등과 같은 전도성 물질을 포함한다. 실질적으로 어떤 전도성 물질이 이러한 경우에 콘택트층으로서 사용될 수 있는데, 핵화층(24)의 확산 배리어 측면이 금속성 전구체층(22)과의 그리고 VIA 족 물질과의 반응으로부터 콘택트층을 보호하기 때문이다. 핵화 층은 1-300 nm, 바람직하게는 5-100 nm의 두께를 가질 수 있고 그리고 Ru, Rh, Ir, Os, Zr, Hf 및 Re의 바람직한 그룹 내 원소들 중 하나 이상을 포함한다. 핵화층은 가장 바람직하게는 Ru, Ir 및 Os 중 하나 이상을 포함한다. 핵화층은 바람직한 그룹의 원소들의 질화물 또는 다른 화합물로 만들어질 수 있거나 또는 이는 바람직한 그룹 내 원소들 중 하나 이상을 포함하는 합금으로 만들어질 수 있다는 것을 유념해야 한다. 금속성 전구체 층(22)은 Cu, In 및 Ga 및 선택적으로 Se 및/또는 S 및/또는 Te를 포함한다. 금속성 전구체 층은 바람직하게는 핵화층(24) 상에 전기도금된다. 금속성 전구체 층은 합금, 또는 Cu, In, Ga 및 선택적으로 VIA 족 물질의 혼합물의 형태일 수 있거나, 또는 이는 앞서 기재된 것들과 같은 금속성 스택들의 형태일 수 있다. 도 2B의 구조는 CIGS(S) 화합물 층의 형성 후 도 3B에 도시된 바람직한 구조로 전환될 수 있다. 도 3B에서, CIGS(S) 층(30)은 핵화 층(24) 상에 형성된다. CIGS(S) 층(30)과의 계면(25)에 바로 있는 핵화 층(24)의 일부가 셀레나이드 및/또는 술파이드의 형태일 수 있는데, 핵화 층(24)과 VIA 족 물질 간 및 심지어 Cu, In 및 Ga와의 특정한 반응도가 가능하고 그리고 계면층을 형성할 수 있기 때문임을 유념해야 한다. 만약 핵화 층의 두께가 (1-50 nm와 같이) 얇다면, CIGS(S) 층의 형성동안에 실질적으로 모든 핵화 층이 셀레나이드, 및/또는 술파이드로 전환될 수 있다. Te가 또한 흡수체 내에 포함되었다면, 텔루라이드 상이 또한 핵화층 내에 형성될 수 있다. 도 3B의 구조가, CIGS(S) 흡수체 층 상에, 투명 전도성 또는 반전도성 층들과 같은 부가층들을 증착시킴으로써, 도 1의 것과 유사한 구조를 갖는 효율적인 태양 전지를 제작하기 위해 사용될 수 있다.
본 발명의 금속성 전구체 스택 층은 또한 Na, K, Li, Sb, P 등과 같은 소량의 도판트들(dopants)을 포함할 수도 있다. 도판트들은 스택의 층들 또는 서브층들과 함께 도금될 수 있거나 또는 개별(separate) 마이크로-층으로서 도금될 수 있다. 예를 들어, K 및 Na와 같은 도판트들이 Cu, 및/또는 In 및/또는 Ga의 전기도금 전해질 내에 포함될 수 있다. 약 1% (몰)까지의 도판트들이 전구체 내에 포함될 수 있다. 금속성 선구체 스택 내 총 Cu/(In+Ga) 몰비는 0.7-1.2 범위, 바람직하게는 0.8-1.0 범위일 수 있다. Ga/(Ga+In) 몰비는 0.01-0.99 범위, 바람직하게는 0.1-0.4 범위일 수 있다.
(도 2A 및 2B에 도시된 것들과 같은) 금속성 전구체들의 VIA 족 물질들과의 반응은 다양한 방식들로 달성될 수 있다. 한가지 경우에서, 전구체 층은 승온에서 VIA 족 증기에 노출된다. 이러한 기술들은 이 분야에서 주지되어 있고 그리고 이들 은, 5분 내지 1시간 범위의 기간동안, 고체 Se, 고체 S, 고체 Te, H2Se 가스, H2S 가스 등과 같은 공급원들에 의해 제공된 Se 증기, S 증기, 및 Te 증기 중 하나 이상의 존재 하에 350-600 ℃의 온도 범위로 전구체 층을 가열하는 것을 포함한다. 다른 경우에, VIA 족 물질들의 층 또는 다층들이 전구체 층 상에 증착되고 그리고 이어서 스택된 층들이 로 내에서 또는 신속 열적 어닐링 로 등에서 가열된다. VIA족 물질들이 전구체 층 상에 증발되거나, 스퍼터링되거나 또는 도금될 수 있다. 선택적으로, VIA 족 나노 입자들을 포함하는 잉크가 제조될 수 있고 그리고 이러한 잉크들은 전구체 층 상에 증착되어 VIA 족 나노 입자들을 포함하는 VIA 족 물질층을 형성할 수 있다. 디핑(dipping), 스프레잉, 닥터-블레이딩(doctor-blading) 또는 잉크 라이팅(ink writing) 기술들이 이러한 층들을 증착하기 위해 사용될 수 있다. 반응은, 승온에서 온도에 따라 1 분 내지 30분 범위의 시간동안 실시될 수 있다. 반응 결과로서, IBIIIA VIA 족 화합물이 전구체로부터 형성되고 그리고 도 3A 및 3B에 도시된 구조들이 얻어질 수 있다.
본 발명의 특정한 실시형태들이, 전기증착된 전구체 층들 및 이러한 층들의 VIA 족 물질과의 반응을 사용하여 설명되었다 할지라도, 이들은 일반적으로 증발, 스퍼터링 등과 같은 다양한 다른 기술들에 의해 얻어진 구조들에 적용가능하다. 예를 들어, 본 발명자는 Ru, Ir 및 Os(즉, 가장 바람직한 물질들)을 IBIIIAVIA족 화합물 태양 전지 구조 내 콘택트 물질 또는 핵화층으로서 특히 매력있게 만드는 Ru, Ir 및 Os(즉, 가장 바람직한 물질들)의 특정한 독특한 특성들을 인식하였다.
앞에서 검토된 바와 같이, CIGS(S) 타입 태양 전지의 표준 콘택트 물질은 Mo이다. 광범위한 물질들이 또한 연구자들에 의해 CIGS(S) 타입 태양 전지에 대한 가능한 콘택트층들로서 평가되었다. 이러한 물질들은 Au, W, Ta, Nb, Cr, V, Ti, Mn, Pd, Pt, TiN, Ni, Ni-P 및 ZrN이다. CIGS(S) 태양 전지에 대한 새로운 콘택트층을 확인하기 위한 동기는 리서치 그룹마다 바뀌었고, 그리고 다음을 포함하였다: i) 1.6 보다 높은 Cu/(In+Ga) 비율을 갖는 고도 Cu-풍부 층의 제작에 이어 습식 에칭 단계를 포함하는 공정들에서 CIGS(S) 층의 기판에 대한 부착 개선, 및 ii) 백 콘택트(back contact)의 광학 반사(optical reflection) 증가. 상기된 물질들 중 일부는 콘택트층으로서 부적합한 것으로 확인되었는데, 이들이 VIA족 물질들과 및/또는 Cu, In, Ga 종들과 광범위하게 반응하였기 때문이다. 일부는 잘 작용하는 것으로 보고되었다. 그러나, Mo는 시판 CIGS(S) 태양 전지 구조 내에서 가장 널리 사용되는 콘택트 물질이다.
CIGS(S) 층들과 같은 IBIIIAVIA 족 화합물 막 및 태양 전지용 콘택트 물질의 선택에 고려될 한가지 중요한 측면은 장기간 안정성이다. 태양 전지는 20년 이상 및 아마도 30년 지속되도록 만들어질 필요가 있다. 이들은 사막 지역에서 작동하는 동안 60-80 C와 같이 뜨겁게 된다. 따라서, CIGS(S) 층의 형성동안의 콘택트 층 및 흡수체 층 성분들, 즉 Cu, In, Ga, Se, S 등 간의 단기간 화학 상호작용과 콘택트 층 및 앞서 형성된 CIGS(S) 층 간의 장기간(20-30년) 상호작용이 고려될 필요가 있다. 표 1은 6가지 가능한 콘택트 물질 (Ru, Ir, Os, Rh, Pt, Pd) 및 Cu, In, Ga, Se 및 S 간의 상호작용에 대한 정보를 제공한다. 용해도 및 가능한 반응 산물들이 이 표에 나타내어진다. Se 및 S와의 반응 산물에 대한 정보는 다음의 공개문헌으로부터 얻어졌다: "Platinum Group Metal Chalcogenides" by S. Dey and V. Jain (Platinum Metals Review, vol: 48, p:16, 2004). 6가지 물질 및 Cu, In 및 Ga 간의 용해도 및 반응에 대한 정보는 두 물질들 간의 화학 상호작용의 결과로서 형성된 다양한 새로운 물질 상들을 보여주는 이용가능한 이위상(binary phase) 다이어그램으로부터 얻어졌다.
표 1의 데이터는 이들이 모두 "백금족 물질"로서 알려진 물질 그룹에 속한다는 사실에도 불구하고, Ru, Os, Ir를 포함하는 제 1 물질 그룹 및 Rh, Pd 및 Pt를 포함하는 제 2 물질 그룹 간의 중요한 차이점에 대해, Cu, In, Ga, Se 및 S과의 상호작용의 관점에서 지적한다. 이러한 차이는 다음과 같이 요약될 수 있다: A) Ru, Os, 및 Ir 은 Cu에 큰 용해도를 갖지 않는 반면에 Rh, Pt 및 Pd는 Cu와 연속 고용체(continuous solid solution)를 갖는다, B) In에서 Ru, Os 및 Ir의 용해도는 매우 작은 반면 몇가지 Pd-In 및 Pt-In 화합물들은 이들 원소들과의 암시적인 광범위한 반응성을 보여준다, C) Ga에 대한 데이터가 부족하다고 할지라도, 상황이 In의 경우와 유사할 것으로 생각될 수 있다. D) 셀레늄과 반응하면서, Ru, Os 및 Ir는 잘 정의된 단일상 셀레나이드를 형성하는 반면에, Rh, Pt 및 Pd 는 상이한 결정질 구조를 같는 다중(multiple) 셀레나이드 상들을 형성한다. E) 황과 반응하면서, Ru 및 Os는 잘 정의된 단일상 술파이드를 형성하고, Ir은 유사한 결정 구조를 갖는 두개의 잘 정의된 술파이드 상들을 형성하는 반면, Rh, Pt 및 Pd는 상이한 결정질 구조들을 갖는 다중 술파이드 상들을 형성한다.
입방정계(cubic) RuSe2 및 RuS2에 대한 단위 셀(cell) 격자 파라미터들은 각각 a=5.93 Å 및 a=5.61 Å이다. 입방정계 OsSe2 및 OsS2 에 대한 대응하는 셀 파라미터들은 a=5.95 Å 및 a=5.62 Å이다. CuInSe2, CuGaSe2, CuInS2, 및 CuGaS2의 태양 전지 흡수체들은 각각 약 (a=5.78 Å 및 c=11.57 Å), (a=5.61 Å 및 c=11.01 Å), (a=5.52 Å 및 c=11.08 Å), (a=5.36 Å 및 c=10.49 Å)의 단위 셀 파라미터들을 갖는 정방정계(tetragonal) 구조를 갖는다. Al 및/또는 Te를 포함하는 흡수체에 대해, "a" 값은 약 5.3Å 내지 6.1Å로 변화된다. 따라서, Ru(Se,S)2 및 Os(Se,S)2는 CIGS(S) 물질에 대한 우수한 격자 매치(전형적으로 10% 미만의 격자 미스매치)를 가지고, 그리고 일반적으로 Ru(Se,S,Te)2 및 Os(Se,S,Te)2는 IB족 물질로서 Cu 및 Ag 중 하나 이상, IIIA족 물질로서 In, Ga, Al 중 하나 이상 및 VIA족 물질로서 Se, S 및 Te 중 하나 이상을 포함하는 IBIIIAVIA족 물질에 대한 매우 우수한 격자 매치를 갖는다. 예를 들어 RuSe2 및 CuInSe2 의 경우, 격자 미스매치는 단지 (5.93-5.78)/5.93 = 2.5%이다.
IBIIIAVIA족 흡수체 및 IrSe2 간의 격자 매치도 우수하다. IrSe2는 a=20.95Å, b=5.94Å 및 c=3.74Å을 갖는 사방정계(orthorhombic) 구조를 갖는다. 따라서, 단위 셀의 베이스는 흡수체의 정방정계 단위 셀의 베이스에 대해 한 결정질 방향으로 잘 매치된다. (a를 따르는) 다른 방향에서, 미스매치는, CuGaSe2의 경우에, 약 (22.44-20.95)/20.95 = 7%이며, 여기서 22.44Å은 CuGaSe2 흡수체의 "a" 값의 4배이다. IrS2 및 Ir2S3는 (a=19.79 Å, b=5.62 Å 및 c=3.56 Å) 및 (a=8.48 Å, b=6.01 Å 및 c=6.16 Å) 각각의 단위 셀 파라미터들을 각각 갖는다. 상기 논의된 것은, Ru, Os 및 Ir을 포함하는 물질들의 그룹이, IBIIIAVIA 족 물질들에 대한 전기적 그리고 물리적 콘택트를 만드는 콘택트층들, 핵화층들 또는 계면층들로서 독특한 잇점을 제공한다는 것을 증명한다. 앞서 검토된 바와 같은 이러한 잇점들 중 하나는, Cu, In, Ga, 및 Ru, Os 및 Ir을 포함하는 그룹 간의 화학적 상호작용이 상당히 제한된다는 사실이다. 따라서, 예를 들어, Ru 표면 상에 CIGS(S) 화합물 층을 성장시키는동안, Ru 층은 화합물의 원소들과 광범위하게 반응하지 않고 그리고 화합물의 조성물에 불리하게 영향을 주지 않는다. 만약 콘택트층이 Cu, In 및 Ga 중 하나 이상과 상호작용한다면, 이는 이용가능한 Cu, In 또는 Ga의 적어도 일부를 구속(tying down) 함으로써 금속간 화합물(intermetallics)을 형성할 것이다. 따라서, 이는 흡수체 층 내 원소의 양을 감소시키고 그리도 따라서 흡수체의 조성물 및 전기적 특성을 열화시킨다. 이러한 상호작용의 결여는 또한 CIGS(S) 층의 형성 후 태양 전지 구조의 장기간 안정성에 유익하다. 승온에서 20-30 년동안 작동하는 태양 전지는 안정적일 필요가 있다. 이는, 흡수체 층 및 콘택트 또는 핵화층 사이의 계면이 안정적이기를 요구한다.
Ru, Os 및 Ir를 포함하는 콘택트층들 또는 계면층들을 사용하는 다른 잇점은, 이러한 물질들이 Se, S 및 Te와 같은 VIA족 원소들과 어떻게 상호작용하는지와 관련이 있다. Ru, 및/또는 Os 및/또는 Ir을 포함하는 표면 상에 IBIIIAVIA 족 물질을 증착하는 동안, IBIIIAVIA 족 흡수체 및 Ru, 및/또는 Os 및/또는 Ir 간에 계면층이 형성된다. 이 계면층은 Ru, 및/또는 Os 및/또는 Ir 의 셀레나이드, 술파이드 및 텔루라이드 중 하나 이상을 포함하며, 이는 설명했던 대로, IBIIIAVIA족 층에 대해 우수한 격자 매치를 갖는다. 격자 매치는 콘택트/흡수체 계면에서 구조적 및 전기적 결함(imperfection)을 감소시키고 그리고 이는 이 위치에서 스트레인(strain) 및 스트레스를 감소시킨다. 이는 그레인 성장을 도울 수 있고 그리고 원주형 대형 그레인들을 갖는 IBIIIAVIA족 흡수체 층들을 생산하며, 이는 태양 전지 제작에 우수하다. 대조적으로, 콘택트층들은 Rh, Pt 및 Pd 만으로 만들어지며, Se 또는 S, 또는 심지어 Te와 반응될 때, 표 1로부터 알수 있는 바와 같은 다중-상(multi-phase) 계면층들을 생산한다. 이러한 계면층들 및 이들 상에 성장된 IBIIIAVIA 족 흡수체층들 간의 격자 미스매치는 크고 그리고 심지어 정의되지 않는데(un-defined), 격자층이 다양한 화학 조성 및 결정질 구조를 가질 수 있기 때문(너무 많은 상이한 가능한 격자 구조들이 존재하기 때문)인 것으로 생각될 것이다.
부가적으로, 본 발명자는, 가장 바람직한 그룹으로부터의 물질들의 VIA 족 물질들과의 반응이, 종래 기술 Mo 층들의 동일한 VIA 족 물질들과의 반응보다 훨씬 더 제한된 것을 알아냈다. 예를 들어, 유리 기판들 상의 스퍼터 증착된 Mo 층 및 스퍼터 증착된 Ru 층이 500 C에서 1 시간동안 H2Se 함유 대기에서 셀렌화(selenized)되었을 때, 약 200 nm 두께의 Mo-셀레나이드 층이 Mo 층의 표면 상에 형성되었고, 반면에 Ru 층 상의 Ru-셀레나이드 층의 두께는 약 20 nm 였다. 이는, 종래 기술 Mo 콘택트층들에 비해, 가장 바람직한 리스트로부터의 물질들의 보다 더 얇은 콘택트층들이 태양 전지 구조에 사용될 수 있다는 것을 보여준다. 예를 들어, 종래 기술 디바이스에 전형적인 500-700 nm Mo 층들은, 50-70 nm 두께의 Ru 층들로 대체될 수 있고, 그리고 VIA 족 물질들을 포함하는 반응성 환경으로부터 기판 또는 베이스를 여전히 보호한다. 또한, Ru, Ir 및 Os 중 하나 이상을 포함하는 콘택트 층들을 사용하면 반응 온도가 더 높아지는 것이 허용된다. 예를 들어, Cu, In 및 Ga를 포함하는 전구체 층을 H2Se 및/또는 H2S와 반응시키는 것을 포함하는 2-스테이지 공정에서, 반응 온도는 전형적으로 500 C 미만으로 유지된다. 이는, 이보다 높은 온도, 예를 들어 600 C에 가까운 온도에서, Mo 콘택트 층은 Se 및/또는 S와 과도하게 반응하고 그리고 기판에 대한 막 부착도 나빠지기 때문이다. 가장 바람직한 그룹으로부터의 보다 불활성인 물질 그룹을 사용하면 600 C에 가까운, 심지어 이보다 높은 반응 온도가 허용되는 것으로 생각되어야 한다. 결과적으로, Cu(In,Ga)(Se,S)2 층들, 또는 보다 일반적으로 IBIIIAVIA 족 화합물 층들이 보다 큰 그레인 크기 및 보다 우수한 전기적 및 광학적 특성들과 함께 더 짧은 공정 시간에 성장될 수 있다. 이런 식으로, 막의 품질이 개선될 수 있고 공정의 작업처리량(throughput)이 증가된다. 이는 기판이 한번에 하나 처리되는 RTP-타입 공정에 중요하다. 예로서, 450 C에서 Cu(In,Ga) 전구체의 H2Se 가스와의 반응을 통해 우수한 품질의 Cu(In,Ga)Se2 층을 형성하기 위한 반응 시간은 45-90 분 일 수 있으며, 반면에 575 C의 반응 시간에서, 이는 10-20 분에 달성될 수 있다.
콘택트 물질 및 산소 및 수증기의 상호작용도 박막 물질의 장기간 신뢰성에 중요하다. CIGS 태양 전지의 표준 종래-기술 콘택트는 Mo이다. 종래-기술 전지가, 특히 승온에서, 습도 및/또는 산소에 노출될 때, Mo/CIGS 흡수체에서 불안정성을 유발하는 반응이 일어날 수 있다. 유리 기판 상에 만들어진 모놀리식으로 집적화된 CIGS 모듈(monolithically integrated CIGS modules)에 대해서도 마찬가지이다. 이러한 구조에서, 인접한 태양 전지들이 ZnO/Mo 계면을 형성함으로써 연속하여 연결되는데(connect), 즉, 한 전지의 ZnO 투명층 또는 최상부 전극이 다음 전지의 Mo 콘택트층 또는 최하부 전극에 단락된다(shorted). ZnO/Mo 연결이 장기간동안 수분 및/또는 산소에 노출될 때, 계면의 저항이 모듈의 곡선 인자(fill factor)를 감소시키고, 이는 20-30 년 수명을 가질 필요가 있는 태양 모듈러스에서 허용될 수 없다. 수증기 및 산소에 대한 Mo의 민감도는 부분적으로 이의 산소와의 높은 반응성에 기인하며, 이는 Se 및 S와 똑같은 VIA 족 원소이다. 몰리브덴은 이의 표면 상에 보호 산화물 층을 형성하지 않는다. 따라서, 이것이 산화됨에 따라, 표면 산화물이 성장하고 그리고 Mo/CIGS 및/또는 ZnO/Mo 계면에 높은 저항을 도입한다. 이는 Mo 코택트를 사용하는 태양 전지 및 모듈에서의 상기된 불안정성의 원인이 된다. 바람직한 그룹으로부터의 물질, 특히 Ru, Ir 및 Os 중 하나 이상을, CIGS 타입 태양 전지 또는 모듈에서 Mo 대신에 또는 Mo의 표면 상에 사용하면, 이러한 문제가 제거된다. 예를 들어, 만약 CIGS 태양 전지의 구조가 Mo/Ru/CIGS 또는 Ru/CIGS이라면, 이 러한 구조의 수증기 (H2O) 및/또는 산소에 대한 노출 결과로 Ru/CIGS 계면에 Ru 표면 상의 매우 얇은(Mo 층에 비해) 산화물 층이 얻어지며, 이는 앞서 기재된 대로 Ru의 H2Se 및 H2S와의 반응 결과로 매우 얇은(Mo 층에 비해) 셀레나이드 또는 술파이드 층이 얻어지는 것과 같다. Se, S 및 O가 동일한 VIA 족에 속함에 따라, 화학적으로, H2Se, H2S 및 H2O가 동일한 그룹에 속하고, 그리고 이러한 물질들과 Ru, Ir 및 Os의 반응성은, Mo, W, Ta, Ti, Ni 등과 같은 많은 다른 일반 금속들의 반응성에 비해 훨씬 덜하다는 것을 유념해야 한다.
Ru, Ir 및 Os 표면 상에 형성된 산화물들의 이러한 성질과 이들의 높은 전기 전도도로, 수분 및/또는 산소 함유 환경에서 안정한 Ru/CIGS 계면 또는 ZnO/Ru 계면과 같은 이러한 물질들과의 계면들이 얻어진다. 이는 비-포장되거나 또는 포장된 태양 전지 또는 모듈의 보다 긴 수명을 의미하며, 여기서 포장은 절대적인 밀봉(hermetic sealing)을 제공할 수 없다.
Ru, Os 및 Ir 중 하나 이상을 포함하는 콘택트 층들이 합금, 화합물 또는 혼합물의 형태로 이러한 물질들을 가질 수 있다는 것을 유념해야 한다. 예를 들어, Ru는 Ru, Ru-옥사이드, Ru-셀레나이드, Ru-술파이드, Ru-텔루라이드, Ru-술포-셀레나이드, Ru-술포-텔루라이드, Ru-셀레노-텔루라이드(Ru-seleno-telluride), M이 금속 또는 IVA 족 물질인 Ru-M 합금 또는 혼합물, Ru-나이트라이드, Ru-카바이드 등의 형태가 될 수 있다. 유사한 주장이 Os 및 Ir에 대해서도 유효하다. "C" 콘택트 층 (여기서, C는 Ru 및/또는 Ir 및/또는 Os를 포함할 수 있다) 및 IBIIIAVIA 족 흡 수체 막 간의 계면에서의 C-VIA족 화합물(들)의 형성이, "C" 층 표면 상의 IBIIIAVIA 흡수체 층의 성장동안에 일어날 수 있다 할지라도, 기판 상에 C-VIA 족 화합물 층을 증착시키고 그리고 이어서 그 위에 IBIIIAVIA 족 화합물 층을 성장시킬 수도 있다. 예를 들어, Ru(S,Se)2 층이 먼저 Mo, Ti, Cr, Al, Ta, W, Ni 등의 표면과 같은 전도성 표면 상에서 성장될 수 있다. 이어서, 고품질 Cu(In,Ga)(Se,S)2 흡수체 층이 Ru(S,Se)2 층 상에 성장될 수 있다. 이러한 접근법은 여전히 상기된 바와 같은 Ru(S,Se)2 및 Cu(In,Ga)(Se,S)2 간의 우수한 격자 매치로부터 이점을 얻는다. IBIIIAVIA 족 흡수체 층이 일반적으로 사용된 Mo 콘택트 층들 상에 성장될 때, Mo-VIA 족 계면이 Mo 층 및 IBIIIAVIA 족 흡수체 간에 형성된다는 것을 유념해야 한다. Mo가 많은 상이한 술파이드, 텔루라이드 및 셀레나이드 상들을 형성하므로, 각각은 이들 자신의 상이한 결정질 구조를 가짐, 이러한 Mo-VIA 족 계면층들 및 IBIIIAVIA 족 흡수체 층들 간의 격자 미스매치는 크다. 예를 들어, Mo 표면 상에 Cu(In,Ga)Se2 흡수체가 성장하는 동안, MoSe2(JCPDS diffraction file 29-914), Mo3Se4 (JCPDS diffraction file 24-772), Mo9Se11 (JCPDS diffraction file 40-908), Mo15Se19 (JCPDS diffraction file 39-786), 등과 같은 상이 Mo/Cu(In,Ga)Se2 계면에서 형성될 수 있다. 이러한 상들은 육방정계(hexagonal), 사방면체 정계(rhombohedral), 사방정계(orthorhombic) 및 육방정계의 결정질 구조들을 각각 갖는다. IBIIIAVIA 족 흡수체 막들을 사용한 태양 전지에 대한 콘택트 층들로서 Ru, Ir 및 Os의 다른 매력적인 특징들 중 일부는 IB 족 및 IIIA 족 원소에 의한 이러한 물질들의 보다 우수한 습윤 특성을 포함한다. 구리는 예를 들어, Ru, Ir 및 Os 표면을 작은 콘택트 각으로 잘 습윤화한다(wet). 이는, 전기도금, 화학증착, 원자층 증착, 증발, 스퍼터링 등과 같은 다양한 기술들에 의해 형성된 얇은 Cu 층들에 의한 우수한 도포를 허용하면서, 이러한 콘택트 층 표면 상의 Cu의 핵화를 개선한다. 예를 들어, 10 nm와 같이 얇은 Cu 층이 우수한 도포로 Ru 표면 상에 도포될 수 있으나, 반면에 이는 Mo, Ti, Ta 등과 같은 물질들 상에서는 이루어질 수 없다. 이는, Ru 상의 Cu의 핵화 중심(nucleation center)의 밀도가 인용된 다른 물질들 상에서보다 훨씬 크기 때문이다. 상황은 In 및 Ga에 대해서도 유사하다, 즉 Ru, Ir 및 Os 상의 Ga 및 In의 핵화는 Mo와 같은 종래 기술 콘택트 물질 상의 이들의 핵화보다 더 우수하다. 콘택트 막 또는 층 상에 Cu, In 및 Ga 중 하나 이상을 포함하는 전구체 또는 층을 증착한 후에도 우수한 습윤화는 역할을 한다. 예를 들어, 이미 언급된 U.S. 특허 출원 공개 제 2005/0202589호 및 제 2006/0121701호에 기재된 바와 같이, Cu, In 및/또는 Ga, 그리고 선택적으로 VIA 족 물질을 포함하는 전구체가 기판 상에 증착된 후, 이들은 원소들 간의 반응 또는 합금화를 증진시키기 위해 가열될 수 있다. 기판 표면 또는 콘택트 층의 습윤 특성(wetting characteristics)이 우수하지 않다면, 전구체 층의 형태는 가열하는 동안에 열화된다. 예를 들어, In 및 Ga와 같은 저 용융 상은 막의 면에 조성적 불-균일성을 차례로 도입하는 "볼링(balling)" 현상을 일으킬 수 있다. 이 조성적 불-균일성, 즉 막의 면에서의 Cu/(In+Ga) 및 Ga/(Ga+In) 비율의 변화는, 반응이 완료되고 그리고 화합물이 형성 된 후에 IBIIIAVIA 족 화합물 층까지 영향을 미친다(carry over). 태양 전지 효율은 이러한 불-균일한 화합물 층들 상에서 낮은데, 효율이 조성의 함수이기 때문이다. 기판 표면 상에 가장 바람직한 리스트로부터의 물질이 존재하면, "볼링"과 같은 조성적 미소-규모 불-균일성을 일으키는 문제들이 최소화되거나 제거되는데, 핵화 및 습윤화가 우수하기 때문이다.
태양 전지는 이 분야에서 주지된 물질 및 방법을 사용하여 본 발명의 화합물 층 상에서 제작될 수 있다. 예를 들어, 얇은(<0.1 미크론) CdS 층이 화학적 딥 방법(chemical dip method)을 사용하여 화합물 층의 표면 상에 증착될 수 있다. ZnO의 투명 윈도우가 MOCVD 또는 스퍼터링 기술을 사용하여 CdS 층 상에 증착될 수 있다. 금속성 핑거(finger) 패턴이 선택적으로 ZnO 상에 증착되어 태양 전지를 완성한다. In으로 도핑되거나 또는 합금된 ZnO 층이 특히 CIGS(S) 태양 전지에 적합하다. 이러한 In-Zn-O (IZO) 투명 전도체는, 스퍼터링과 같은 다양한 기술들에 의해 증착될 수 있고, 그리고 전형적으로 사실상 다결정질인 ZnO 막과 반대되는 비결정질 층들을 얻을 수 있다. CIGS(S) 태양 전지는 수분 민감성이고, 그리고 비결정질 층은 다결정질 층들보다 훨씬 더 우수한 수분 배리어인데, 이들은 종들이 확산될 수 있는 그레인 경계를 갖지 않기 때문이다. 따라서, 이의 투명 전도성 윈도우 층의 적어도 일부로서 비결정질 IZO 를 포함하는 CIGS(S) 태양 전지 구조는 수분 저항(moisture resistance)을 위해 매력적이다. 이러한 구조는 기판/콘택트 층/CIGS(S)/CdS/IZO일 수 있거나, CdS 층은 선택적임, 또는 이는 IZO 층 아래 또는 이 위에 ZnO, 또는 In-Sn-O와 같은 다른 투명 전도성 산화물을 가질 수 있다.
Figure 112008071016995-PCT00001
본 발명이 특정한 바람직한 실시형태와 관련하여 기재되어 있다 할지라도, 이의 변형예는 당업자에게 명백할 것이다. 에를 들어, 본 발명의 콘택트 층 또는 핵화 층은, CdTe, ZnTe, CdSe, 및 이들의 합금 등와 같은 IIBVIA 족 물질에 속하는 다양한 중요한 반전도성 층에 대한 콘택트를 형성하기 위해 사용될 수 있다.

Claims (76)

  1. 다음을 포함하는 박막 태양 전지:
    시트-형 기판,
    상기 시트형 기판 상에 배치된 전도성 층
    상기 전도성 층 상에 배치된 흡수체 층, 여기서 상기 흡수체 층은 하나 이상의 IB족 물질, 하나 이상의 IIIA 족 물질, 및 하나 이상의 VIA족 물질을 포함함; 및
    상기 흡수체 층 상에 배치된 부가층, 여기서 상기 전도성 층 및 부가층 중 하나는 Ru, Os 및 Ir 중 하나 이상을 포함함.
  2. 제 1 항에 있어서,
    상기 부가층은 투명층이고, 상기 전도성 층은 Ru, Os 및 Ir 중 하나 이상을 포함하고, 그리고 상기 박막 태양 전지는 기판 타입인 것을 특징으로 하는 박막 태양 전지.
  3. 제 2 항에 있어서,
    상기 전도성 층은 Ru, Os 및 Ir 중 하나 이상의 화합물을 더 포함하는 것을 특징으로 하는 박막 태양 전지.
  4. 제 3 항에 있어서,
    상기 전도성 층의 화합물은 VIA 족 물질과 반응된 Ru, Os 및 Ir 중 하나 이상을 더 포함하는 것을 특징으로 하는 박막 태양 전지.
  5. 제 3 항에 있어서,
    상기 전도성 층은 복수의 층들을 포함하고, 하부 전도성 층은 Mo를 포함하고 그리고 상부 전도성 층은 Ru, Os 및 Ir 중 하나 이상의 화합물을 포함하고, 그리고 상기 상부 전도성 층은 상기 흡수체 및 상기 하부 전도성 층 사이에 끼워넣어지는 것을 특징으로 하는 박막 태양 전지.
  6. 제 5 항에 있어서,
    상기 Ru, Os 및 Ir 중 하나 이상의 화합물은 Ru-술파이드 및 Ru-셀레나이드 중 하나 이상인 것을 특징으로 하는 박막 태양 전지.
  7. 제 3 항에 있어서,
    상기 전도성 층은 복수의 층들을 포함하고, 하부 전도성 층은 Ru를 포함하고 그리고 상부 전도성 층은 Ru, Os 및 Ir 중 하나 이상의 화합물을 포함하고, 그리고 상기 상부 전도성 층은 상기 흡수체 및 상기 하부 전도성 층 사이에 끼워넣어지는 것을 특징으로 하는 박막 태양 전지.
  8. 제 7 항에 있어서,
    상기 Ru, Os 및 Ir 중 하나 이상의 화합물은 Ru-술파이드 및 Ru-셀레나이드 중 하나 이상인 것을 특징으로 하는 박막 태양 전지.
  9. 제 3 항에 있어서,
    상기 전도성 층은 복수의 층들을 포함하고, 하부 전도성 층은 Ru, Ir 및 Os 중 하나를 포함하고 그리고 상부 전도성 층은 Ru, Os 및 Ir 중 하나 이상의 화합물을 포함하고, 그리고 상기 상부 전도성 층은 상기 흡수체 및 상기 하부 전도성 층 사이에 끼워넣어지는 것을 특징으로 하는 박막 태양 전지.
  10. 제 9 항에 있어서,
    상기 Ru, Os 및 Ir 중 하나 이상의 화합물은 Ru, Os 및 Ir의 술파이드 및 셀레나이드 중 하나인 것을 특징으로 하는 박막 태양 전지.
  11. 제 2 항에 있어서,
    상기 전도성 층의 상기 Ru, Os 및 Ir 중 하나 이상은 적어도 Ru, Os 및 Ir 중 하나 이상의 순수한 원소 형태를 일부 포함하는 것을 특징으로 하는 박막 태양 전지.
  12. 제 2 항에 있어서,
    상기 기판은 전도성 시트인 것을 특징으로 하는 박막 태양 전지.
  13. 제 12 항에 있어서,
    상기 기판은 스테인리스강 및 알루미늄 중 하나인 것을 특징으로 하는 박막 태양 전지.
  14. 제 2 항에 있어서,
    상기 기판은 절연 시트인 것을 특징으로 하는 박막 태양 전지.
  15. 제 14 항에 있어서,
    상기 기판은 유리인 것을 특징으로 하는 박막 태양 전지.
  16. 제 2 항에 있어서,
    상기 흡수체 층은 도판트를 포함하는 것을 특징으로 하는 박막 태양 전지.
  17. 제 16 항에 있어서,
    상기 도판트는 Na, K, 및 Li 중 하나 이상인 것을 특징으로 하는 박막 태양 전지.
  18. 제 2 항에 있어서,
    상기 흡수체 층의 IIIA 족에 대한 IB 족 몰비는 1.0 이하인 것을 특징으로 하는 박막 태양 전지.
  19. 제 2 항에 있어서,
    상기 투명층은 카드뮴 술파이드, 아연 옥사이드 및 인듐 아연 옥사이드 중 하나 이상을 포함하는 것을 특징으로 하는 박막 태양 전지.
  20. 제 19 항에 있어서,
    상기 투명층은 CdS/ZnO 스택인 것을 특징으로 하는 박막 태양 전지.
  21. 제 19 항에 있어서,
    상기 투명층은 CdS/IZO 스택인 것을 특징으로 하는 박막 태양 전지.
  22. 제 1 항에 있어서,
    상기 기판 및 상기 전도성 층은 둘 모두 투명하고, 상기 부가 층은 Ru, Os 및 Ir 중 하나 이상을 포함하고, 그리고 상기 박막 태양 전지는 수퍼스트레이트 타입인 것을 특징으로 하는 박막 태양 전지.
  23. 제 22 항에 있어서,
    상기 부가층은 Ru, Os 및 Ir 중 하나 이상의 화합물을 더 포함하는 것을 특 징으로 하는 박막 태양 전지.
  24. 제 23 항에 있어서,
    상기 화합물은 Ru, Os 및 Ir 중 하나 이상의 셀레나이드, 술파이드 및 옥사이드 중 하나 이상을 포함하는 것을 특징으로 하는 박막 태양 전지.
  25. 제 22 항에 있어서,
    상기 흡수체 층은 IIBVIA 족 화합물층인 것을 특징으로 하는 박막 태양 전지.
  26. 제 22 항에 있어서,
    상기 흡수체 층은 IBIIIAVIA 족 화합물 층인 것을 특징으로 하는 박막 태양 전지.
  27. 제 24 항에 있어서,
    상기 흡수체 층은 IBIIIAVIA 족 화합물 층인 것을 특징으로 하는 박막 태양 전지.
  28. 제 22 항에 있어서,
    상기 기판은 유리인 것을 특징으로 하는 박막 태양 전지.
  29. 제 28 항에 있어서,
    상기 전도성 층은 하나 이상의 카드뮴 술파이드, 및 투명 전도성 산화물을 포함하는 것을 특징으로 하는 박막 태양 전지.
  30. 다음 단계들을 포함하는 태양 전지의 제조 방법:
    시트-형 베이스의 최상부 표면 상에 전도성 층을 형성하는 단계;
    상기 전도성 층 상에 흡수체 층을 형성하는 단계, 상기 흡수체 층을 형성하는 단계는 다음 단계들을 포함함:
    상기 전도성 층의 최상부 표면 상에 한 세트의 별개의 층들을 증착시키는 단계, 상기 별개의 층들의 세트는 넷 이상의 층들을 포함하고, 층들 중 둘은 Cu, In 및 Ga 중 하나로 만들어진 한 쌍의 비-인접 층들이고, 그리고 다른 두 층들은 Cu, In 및 Ga 중 나머지 둘로 만들어짐; 및
    상기 별개의 층들의 세트를 처리하여 상기 흡수체 층을 형성하는 단계; 및
    상기 흡수체 층 상에 부가층을 형성하는 단계, 여기서 상기 전도성 층을 형성하는 단계 및 상기 부가층을 형성하는 단계 중 하나는 각각 상기 전도성 층 및 상기 부가층에 Ru, Ir, 및 Os 중 하나 이상을 포함시킴.
  31. 제 30 항에 있어서,
    상기 부가층을 형성하는 단계는 상기 부가층으로서 투명층을 형성하고 그리고 상기 전도성 층을 형성하는 단계는 상기 전도성 층에 Ru, Ir, 및 Os 중 하나 이상을 포함하고, 그리고 상기 전도성 층은 상기 흡수체 층의 미소규모 균일성을 제공하는 것을 특징으로 하는 태양 전지의 제조 방법.
  32. 제 31 항에 있어서,
    상기 별개의 층들의 세트를 증착시키는 단계는, 이들을 Cu/In/Cu/Ga 또는 Cu/Ga/Cu/In 순으로 증착시켜 비-인접 층들의 쌍이 Cu가 되도록 하는 것을 특징으로 하는 태양 전지의 제조 방법.
  33. 제 32 항에 있어서,
    상기 증착 단계는 전착으로 실시되는 것을 특징으로 하는 태양 전지의 제조 방법.
  34. 제 31 항에 있어서,
    상기 증착 단계는 전착으로 실시되는 것을 특징으로 하는 태양 전지의 제조 방법.
  35. 제 34 항에 있어서,
    상기 증착 단계는 VIA 족 물질을 증착하는 단계를 포함하고, 그리고 상기 처 리 단계는 VIA족 물질을 Cu, In 및 Ga 및 상기 전도성 층과 반응시키는 것을 특징으로 하는 태양 전지의 제조 방법.
  36. 제 35 항에 있어서,
    상기 처리 단계는 상기 전도성 층 및 상기 흡수체 층 사이의 계면층을 형성하고, 상기 계면층은 VIA 족 물질과 함께 Ru, Ir 및 Os 중 하나 이상의 화합물을 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  37. 제 36 항에 있어서,
    상기 계면층은 Ru, Ir 및 Os 중 하나 이상을 실질적으로 모두 포함하고 그리고 상기 베이스는 전도성 표면을 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  38. 제 37 항에 있어서,
    상기 전도성 표면은 Mo를 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  39. 제 34 항에 있어서,
    상기 전도성 층을 형성하는 단계에 사용된 Ru, Ir, 및 Os 중 하나 이상은 적어도 Ru, Ir, 및 Os 중 하나 이상의 순수한 원소 형태를 일부 포함하는 것을 특징 으로 하는 태양 전지의 제조 방법.
  40. 제 31 항에 있어서,
    상기 전도성 층을 형성하는 단계에 사용된 Ru, Ir, 및 Os 중 하나 이상은 적어도 Ru, Ir, 및 Os 중 하나 이상의 순수한 원소 형태를 일부 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  41. 제 40 항에 있어서,
    상기 증착의 단계는 VIA 족 물질을 증착시키는 단계를 포함하고, 그리고 상기 처리 단계는 VIA 족 물질을 Cu, In 및 Ga 및 상기 전도성 층과 반응시키는 것을 특징으로 하는 태양 전지의 제조 방법.
  42. 제 41 항에 있어서,
    상기 처리 단계는 상기 전도성 층 및 상기 흡수체 층 사이에 계면층을 형성하고, 그리고 상기 계면층은 VIA 족 물질과 함께 Ru, Ir, 및 Os 중 하나 이상의 화합물을 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  43. 제 42 항에 있어서,
    상기 계면층은 Ru, Ir 및 Os 중 하나 이상을 실질적으로 모두 포함하고 그리고 상기 베이스는 전도성 표면을 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  44. 제 43 항에 있어서,
    상기 전도성 표면은 Mo를 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  45. 제 31 항에 있어서,
    상기 처리 단계는 575 ℃보다 높은 온도에서 실시되는 것을 특징으로 하는 태양 전지의 제조 방법.
  46. 제 45 항에 있어서,
    상기 처리 단계는 20분 미만으로 실시되는 것을 특징으로 하는 태양 전지의 제조 방법.
  47. 제 34 항에 있어서,
    상기 전도성 층을 형성하는 단계에 사용된 Ru, Ir, 및 Os 중 하나 이상은 적어도 Ru, Ir, 및 Os 중 하나 이상의 순수한 원소 형태를 일부 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  48. 제 30 항에 있어서,
    상기 시트형 베이스는 투명하고, 상기 전도성 층을 형성하는 단계는 투명 전도성 층을 형성하고, 그리고 상기 부가층을 형성하는 단계는 상기 부가층에 Ru, Ir 및 Os 중 하나 이상을 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  49. 다음 단계들을 포함하는 태양 전지의 제조 방법:
    시트-형 베이스 상에 전도성 층을 형성하는 단계;
    상기 전도성 층의 표면 상에 반도체 흡수체 층을 형성하는 단계, 여기서 상기 반도체 흡수체 층은 VIA 족 물질을 포함함: 및
    상기 흡수체 층 상에 부가층을 형성하는 단계, 여기서 상기 전도성 층을 형성하는 단계 및 상기 부가층을 형성하는 단계 중 하나는 각각 상기 전도성 층 및 상기 부가층에 Ru, Ir, 및 Os 중 하나 이상을 포함시킴.
  50. 제 49 항에 있어서,
    상기 부가층을 형성하는 단계는 부가층으로서 투명층을 형성하고 그리고 상기 전도성 층을 형성하는 단계는 상기 전도성 층에 Ru, Ir, 및 Os 중 하나 이상을 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  51. 제 50 항에 있어서,
    상기 반도체 흡수층은 IBIIIAVIA족 화합물 층인 것을 특징으로 하는 태양 전지의 제조 방법.
  52. 제 51 항에 있어서,
    상기 IBIIIAVIA족 흡수체 층은, 화합물 계면층이 상기 전도성 층의 표면 상에 형성되는 동안에 형성되고, 상기 화합물 계면층은 Ru, Ir 및 Os 중 하나 이상의 술파이드 및 셀레나이드 중 하나 이상을 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  53. 제 50 항에 있어서,
    상기 전도성 층의 표면은 다른 금속과 Ru, Ir 및 Os 중 하나 이상의 합금을 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  54. 제 50 항에 있어서,
    상기 전도성 층의 표면은 Ru, Ir 및 Os 중 하나 이상의 옥사이드를 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  55. 제 49 항에 있어서,
    상기 반도체 흡수체 층을 형성하는 단계는 전착, 증발, 스퍼터링 및 나노-입자 증착 중 하나 이상을 사용하여 실시되는 것을 특징으로 하는 태양 전지의 제조 방법.
  56. 제 51 항에 있어서,
    상기 IBIIIAVIA 족 화합물 층은 전착, 증발, 스퍼터링 및 나노-입자 증착 중 하나 이상을 사용하여 형성된 Cu(In,Ga)(Se,S)2 층인 것을 특징으로 하는 태양 전지의 제조 방법.
  57. 제 51 항에 있어서,
    상기 IBIIIAVIA 족 화합물 층은 상기 전도성 층 상에 IB 족 물질 및 IIIA 족 물질의 개별 층들을 제 1 전착하여 전구체 스택을 형성하고 그리고 이어서 상기 전구체 스택을 하나 이상의 VIA 족 물질과 반응시킴으로써 형성되는 것을 특징으로 하는 태양 전지의 제조 방법.
  58. 제 57 항에 있어서,
    상기 IBIIIAVIA 족 화합물 층은 상기 전도성 층 상에 Cu, In 및 Ga의 개별 층들을 제 1 전착하여 전구체 스택을 형성하고 그리고 이어서 상기 전구체 스택을 Se 및 S 중 하나 이상과 반응시킴으로써 형성된 Cu(In,Ga)(Se,S)2 층인 것을 특징으로 하는 태양 전지의 제조 방법.
  59. 제 49 항에 있어서,
    상기 시트형 베이스는 투명하고, 상기 전도성 층을 형성하는 단계는 투명 전 도성 층을 형성하고, 그리고 상기 부가층을 형성하는 단계는 부가층에 Ru, Ir 및 Os 중 하나 이상을 포함시키는 것을 특징으로 하는 태양 전지의 제조 방법.
  60. 제 59 항에 있어서,
    상기 반도체 흡수체 층은 IIBVIA 족 화합물 층인 것을 특징으로 하는 태양 전지의 제조 방법.
  61. 제 60 항에 있어서,
    상기 IIBVIA 족 화합물층은 CdTe 층인 것을 특징으로 하는 태양 전지의 제조 방법.
  62. 제 59 항에 있어서,
    상기 반도체 흡수체층은 전착, 증발, 스퍼터링 및 나노-입자 증착 중 하나 이상을 사용하여 형성된 Cu(In,Ga)(Se,S)2 층인 것을 특징으로 하는 태양 전지의 제조 방법.
  63. 다음 단계를 포함하는 Cu(In,Ga)(Se,S)2 흡수체 층의 형성 방법:
    시트-형 베이스 상에, Mo, Ru, Ir 및 Os 중 하나 이상을 포함하는 전도성 층을 적용하는 단계;
    상기 전도성 층 상에 전구체 스택을 형성하기 위해 개별 층들을 일련으로 전착하는 단계, 각 개별 층은 실질적으로 Cu, In 및 Ga 중 하나를 포함함, 그리고 실질적으로 Cu를 포함하는 하나 이상의 개별 층은 실질적으로 In 및 Ga 중 하나를 포함하는 또다른 개별 층 상에 Cu 전해질을 사용하여 전착됨;
    상기 전구체 스택을 Se 및 S 중 하나 이상과 반응시키는 단계.
  64. 제 63 항에 있어서,
    상기 전도성 층은 Ru, Ir 및 Os 중 하나 이상을 포함하고 그리고 상기 전착의 단계는 Ga/Cu/In, Ga/Cu/In/Ga, Ga/Cu/In/Cu, In/Cu/Ga, In/Cu/Ga/In, In/Cu/Ga/Cu, In/Ga/Cu, In/Ga/Cu/In, In/Ga/Cu/Ga, Ga/In/Cu, Ga/In/Cu/In, 및 Ga/In/Cu/Ga로부터 선택된 시퀀스로 실시되는 것을 특징으로 하는 Cu(In,Ga)(Se,S)2 흡수체 층의 형성 방법.
  65. 제 64 항에 있어서,
    상기 전구체 스택의 Cu/(In+Ga) 몰비는 1.0 이하인 것을 특징으로 하는 Cu(In,Ga)(Se,S)2 흡수체 층의 형성 방법.
  66. 제 63 항에 있어서,
    상기 전착의 단계는 Cu/Ga/Cu/In, Cu/Ga/Cu/In/Ga, Cu/Ga/Cu/In/Cu, Cu/In/Cu/Ga, Cu/In/Cu/Ga/In, Cu/In/Cu/Ga/Cu, Cu/In/Ga/Cu, Cu/In/Ga/Cu/In, Cu/In/Ga/Cu/Ga, Cu/Ga/In/Cu, Cu/Ga/In/Cu/In, 및 Cu/Ga/In/Cu/Ga로부터 선택된 시퀀스로 실시되는 것을 특징으로 하는 Cu(In,Ga)(Se,S)2 흡수체 층의 형성 방법.
  67. 제 66 항에 있어서,
    상기 전구체 스택의 Cu/(In+Ga) 몰비는 1.0 이하인 것을 특징으로 하는 Cu(In,Ga)(Se,S)2 흡수체 층의 형성 방법.
  68. 제 67 항에 있어서,
    상기 Cu 전해질은 Cu 착화제를 포함하는 것을 특징으로 하는 Cu(In,Ga)(Se,S)2 흡수체 층의 형성 방법.
  69. 제 68 항에 있어서,
    상기 Cu 착화제는 TEA, EDTA, NTA, 타르타르산, 시트레이트 및 아세테이트 중 하나 이상인 것을 특징으로 하는 Cu(In,Ga)(Se,S)2 흡수체 층의 형성 방법.
  70. 제 69 항에 있어서,
    상기 Cu 전해질의 pH는 3.0 보다 높고 그리고 Cu 전기도금은 0.1 내지 30 mA/cm2의 범위의 전류 밀도에서 실시되는 것을 특징으로 하는 Cu(In,Ga)(Se,S)2 흡수체 층의 형성 방법.
  71. 제 63 항에 있어서,
    상기 전구체 스택은 Se 및 S 모두와 반응되는 것을 특징으로 하는 Cu(In,Ga)(Se,S)2 흡수체 층의 형성 방법.
  72. 제 63 항에 있어서,
    상기 적용시키는 단계는 전기도금 및 무전해 도금 중 하나 이상인 것을 특징으로 하는 Cu(In,Ga)(Se,S)2 흡수체 층의 형성 방법.
  73. 제 63 항에 있어서,
    상기 베이스는 전도성 포일을 포함하는 것을 특징으로 하는 Cu(In,Ga)(Se,S)2 흡수체 층의 형성 방법.
  74. 제 63 항에 있어서,
    상기 전도성 포일은 알루미늄 포일 또는 스테인리스강 포일인 것을 특징으로 하는 Cu(In,Ga)(Se,S)2 흡수체 층의 형성 방법.
  75. 제 63 항에 있어서,
    상기 반응시키는 단계는 Se 및 S 중 하나 이상을 함유하는 가스 내에서 상기 전구체 스택을 가열하는 것을 포함하는 것을 특징으로 하는 Cu(In,Ga)(Se,S)2 흡수체 층의 형성 방법.
  76. 제 63 항에 있어서,
    상기 반응시키는 단계는 상기 전구체 스택 상에 Se 및 S 중 하나 이상을 증착시키고 그리고 가열하는 단계를 포함하는 것을 특징으로 하는 Cu(In,Ga)(Se,S)2 흡수체 층의 형성 방법.
KR1020087024933A 2006-03-13 2007-03-07 박막 태양 전지 제작을 위한 전구체 막 및 화합물 층의 제조 기술 및 이에 대응하는 장치 KR20090014146A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US78197406P 2006-03-13 2006-03-13
US60/781,974 2006-03-13
US80770306P 2006-07-18 2006-07-18
US60/807,703 2006-07-18
US11/462,685 US20070093006A1 (en) 2005-10-24 2006-08-04 Technique For Preparing Precursor Films And Compound Layers For Thin Film Solar Cell Fabrication And Apparatus Corresponding Thereto
US11/462,685 2006-08-04

Publications (1)

Publication Number Publication Date
KR20090014146A true KR20090014146A (ko) 2009-02-06

Family

ID=38522890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024933A KR20090014146A (ko) 2006-03-13 2007-03-07 박막 태양 전지 제작을 위한 전구체 막 및 화합물 층의 제조 기술 및 이에 대응하는 장치

Country Status (6)

Country Link
US (2) US20070093006A1 (ko)
EP (1) EP1999795A4 (ko)
JP (1) JP2009530812A (ko)
KR (1) KR20090014146A (ko)
CN (1) CN101443920B (ko)
WO (1) WO2007108932A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137434B1 (ko) * 2010-07-20 2012-04-20 한국에너지기술연구원 급속열처리 공정을 사용한 ｃｉｓ계 화합물 박막의 제조방법 및 상기 ｃｉｓ계 화합물 박막을 이용한 박막 태양전지의 제조방법

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663057B2 (en) * 2004-02-19 2010-02-16 Nanosolar, Inc. Solution-based fabrication of photovoltaic cell
US20070163642A1 (en) * 2004-02-19 2007-07-19 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from inter-metallic microflake articles
US7605328B2 (en) * 2004-02-19 2009-10-20 Nanosolar, Inc. Photovoltaic thin-film cell produced from metallic blend using high-temperature printing
US8309163B2 (en) 2004-02-19 2012-11-13 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer by use of chalcogen-containing vapor and inter-metallic material
US8846141B1 (en) 2004-02-19 2014-09-30 Aeris Capital Sustainable Ip Ltd. High-throughput printing of semiconductor precursor layer from microflake particles
US8329501B1 (en) 2004-02-19 2012-12-11 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from inter-metallic microflake particles
US20070163641A1 (en) * 2004-02-19 2007-07-19 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from inter-metallic nanoflake particles
US8372734B2 (en) * 2004-02-19 2013-02-12 Nanosolar, Inc High-throughput printing of semiconductor precursor layer from chalcogenide nanoflake particles
US20070163639A1 (en) * 2004-02-19 2007-07-19 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from microflake particles
US8623448B2 (en) 2004-02-19 2014-01-07 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from chalcogenide microflake particles
US7700464B2 (en) * 2004-02-19 2010-04-20 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from nanoflake particles
US20070169809A1 (en) * 2004-02-19 2007-07-26 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer by use of low-melting chalcogenides
US7713773B2 (en) * 2005-11-02 2010-05-11 Solopower, Inc. Contact layers for thin film solar cells employing group IBIIIAVIA compound absorbers
US20070243820A1 (en) 2006-04-18 2007-10-18 O'hagin Carolina Automatic roof ventilation system
US7892413B2 (en) * 2006-09-27 2011-02-22 Solopower, Inc. Electroplating methods and chemistries for deposition of copper-indium-gallium containing thin films
US8066865B2 (en) * 2008-05-19 2011-11-29 Solopower, Inc. Electroplating methods and chemistries for deposition of group IIIA-group via thin films
US7605078B2 (en) * 2006-09-29 2009-10-20 Tokyo Electron Limited Integration of a variable thickness copper seed layer in copper metallization
US20080093221A1 (en) * 2006-10-19 2008-04-24 Basol Bulent M Roll-To-Roll Electroplating for Photovoltaic Film Manufacturing
US8607510B2 (en) * 2006-10-25 2013-12-17 Gregory S. Daniels Form-fitting solar panel for roofs and roof vents
US7825329B2 (en) * 2007-01-03 2010-11-02 Solopower, Inc. Thin film solar cell manufacturing and integration
TWI429785B (zh) * 2007-02-22 2014-03-11 Industrie De Nora Spa 氧之電化學還原用觸媒及製法和氣體擴散電極
US8648253B1 (en) 2010-10-01 2014-02-11 Ascent Solar Technologies, Inc. Machine and process for continuous, sequential, deposition of semiconductor solar absorbers having variable semiconductor composition deposited in multiple sublayers
US8465589B1 (en) 2009-02-05 2013-06-18 Ascent Solar Technologies, Inc. Machine and process for sequential multi-sublayer deposition of copper indium gallium diselenide compound semiconductors
KR101144807B1 (ko) 2007-09-18 2012-05-11 엘지전자 주식회사 태양전지 박막조성용 잉크와 그 제조방법, 이를 이용한ｃｉｇｓ 박막형 태양전지, 및 그 제조 방법
US8409418B2 (en) * 2009-02-06 2013-04-02 Solopower, Inc. Enhanced plating chemistries and methods for preparation of group IBIIIAVIA thin film solar cell absorbers
US8425753B2 (en) 2008-05-19 2013-04-23 Solopower, Inc. Electroplating methods and chemistries for deposition of copper-indium-gallium containing thin films
US20100140098A1 (en) * 2008-05-15 2010-06-10 Solopower, Inc. Selenium containing electrodeposition solution and methods
WO2009108813A1 (en) * 2008-02-26 2009-09-03 Daniels Gregory S Roof ventilation system
CA2724010C (en) 2008-05-13 2016-10-11 Gregory S. Daniels Ember-resistant and flame-resistant roof ventilation system
US20090283411A1 (en) * 2008-05-15 2009-11-19 Serdar Aksu Selenium electroplating chemistries and methods
US20090301562A1 (en) * 2008-06-05 2009-12-10 Stion Corporation High efficiency photovoltaic cell and manufacturing method
US9087943B2 (en) * 2008-06-25 2015-07-21 Stion Corporation High efficiency photovoltaic cell and manufacturing method free of metal disulfide barrier material
JP5465860B2 (ja) * 2008-10-20 2014-04-09 出光興産株式会社 光起電力素子、および、その製造方法
JP5530618B2 (ja) * 2008-10-20 2014-06-25 出光興産株式会社 光起電力素子、および、その製造方法
JP5594949B2 (ja) * 2008-10-20 2014-09-24 出光興産株式会社 光起電力素子、および、その製造方法
KR20110091683A (ko) * 2008-10-20 2011-08-12 이데미쓰 고산 가부시키가이샤 광기전력 소자 및 그 제조 방법
JP5465859B2 (ja) * 2008-10-20 2014-04-09 出光興産株式会社 光起電力素子、および、その製造方法
US20100255660A1 (en) * 2009-04-07 2010-10-07 Applied Materials, Inc. Sulfurization or selenization in molten (liquid) state for the photovoltaic applications
US8418418B2 (en) 2009-04-29 2013-04-16 3Form, Inc. Architectural panels with organic photovoltaic interlayers and methods of forming the same
TW201042065A (en) * 2009-05-22 2010-12-01 Ind Tech Res Inst Methods for fabricating copper indium gallium diselenide (CIGS) compound thin films
US20110005586A1 (en) * 2009-07-10 2011-01-13 Solopower, Inc. Electrochemical Deposition Methods for Fabricating Group IBIIIAVIA Compound Absorber Based Solar Cells
FR2951022B1 (fr) * 2009-10-07 2012-07-27 Nexcis Fabrication de couches minces a proprietes photovoltaiques, a base d'un alliage de type i-iii-vi2, par electro-depots successifs et post-traitement thermique.
CN102741459A (zh) * 2009-12-18 2012-10-17 索罗能源公司 用于沉积含铜-铟-镓的薄膜的电镀方法和化学物
US20110174363A1 (en) * 2010-01-21 2011-07-21 Aqt Solar, Inc. Control of Composition Profiles in Annealed CIGS Absorbers
KR101114635B1 (ko) 2010-02-08 2012-03-13 영남대학교 산학협력단 스프레이법을 이용한 박막태양전지용 ＣｄＴｅ 박막의 제조방법
CN102484164B (zh) * 2010-03-05 2015-04-29 株式会社东芝 化合物薄膜太阳能电池及其制造方法
WO2011146115A1 (en) 2010-05-21 2011-11-24 Heliovolt Corporation Liquid precursor for deposition of copper selenide and method of preparing the same
US9142408B2 (en) 2010-08-16 2015-09-22 Alliance For Sustainable Energy, Llc Liquid precursor for deposition of indium selenide and method of preparing the same
US20120055612A1 (en) * 2010-09-02 2012-03-08 International Business Machines Corporation Electrodeposition methods of gallium and gallium alloy films and related photovoltaic structures
DE102010044584A1 (de) * 2010-09-07 2012-03-08 Kautex Textron Gmbh & Co. Kg Kraftstoffbehälter aus thermoplastischem Kunststoff
US8782967B2 (en) 2010-09-27 2014-07-22 Gregory S. Daniels Above sheathing ventilation system
FR2966282B1 (fr) 2010-10-18 2013-02-15 Nexcis Controle de la stoechiometrie de couches i-iii-vi pour des applications photovoltaiques a partir de conditions d'electrolyse perfectionnees.
US8426725B2 (en) 2010-12-13 2013-04-23 Ascent Solar Technologies, Inc. Apparatus and method for hybrid photovoltaic device having multiple, stacked, heterogeneous, semiconductor junctions
CN102268673B (zh) * 2011-06-07 2014-10-29 广东联塑科技实业有限公司 一种塑料太阳能集热器选择吸收涂层的制备方法
US20130081688A1 (en) * 2011-10-03 2013-04-04 Intermolecular, Inc. Back contacts for thin film solar cells
KR101374690B1 (ko) 2011-11-16 2014-03-31 한국생산기술연구원 Ｃｉｇｓ 태양전지용 철-니켈 합금 금속 포일 기판재
FR2983642B1 (fr) * 2011-12-05 2014-01-03 Nexcis Interface perfectionnee entre une couche i-iii-vi2 et une couche de contact arriere, dans une cellule photovoltaique.
KR20140126323A (ko) * 2012-01-19 2014-10-30 누보선, 인크. 광발전 전지용 보호 코팅
US9935211B2 (en) 2012-04-25 2018-04-03 Guardian Glass, LLC Back contact structure for photovoltaic devices such as copper-indium-diselenide solar cells
US9246025B2 (en) 2012-04-25 2016-01-26 Guardian Industries Corp. Back contact for photovoltaic devices such as copper-indium-diselenide solar cells
US8809674B2 (en) 2012-04-25 2014-08-19 Guardian Industries Corp. Back electrode configuration for electroplated CIGS photovoltaic devices and methods of making same
US9419151B2 (en) 2012-04-25 2016-08-16 Guardian Industries Corp. High-reflectivity back contact for photovoltaic devices such as copper—indium-diselenide solar cells
US9105797B2 (en) 2012-05-31 2015-08-11 Alliance For Sustainable Energy, Llc Liquid precursor inks for deposition of In—Se, Ga—Se and In—Ga—Se
US9299956B2 (en) * 2012-06-13 2016-03-29 Aixtron, Inc. Method for deposition of high-performance coatings and encapsulated electronic devices
US8822816B2 (en) * 2012-06-27 2014-09-02 International Business Machines Corporation Niobium thin film stress relieving layer for thin-film solar cells
JP2014017377A (ja) * 2012-07-09 2014-01-30 Nitto Denko Corp 化合物太陽電池およびその製法
US20140030843A1 (en) * 2012-07-26 2014-01-30 International Business Machines Corporation Ohmic contact of thin film solar cell
US8871560B2 (en) * 2012-08-09 2014-10-28 International Business Machines Corporation Plasma annealing of thin film solar cells
JP2014154762A (ja) * 2013-02-12 2014-08-25 Nitto Denko Corp Ｃｉｇｓ膜の製法およびそれを用いるｃｉｇｓ太陽電池の製法
EP2800146A1 (en) * 2013-05-03 2014-11-05 Saint-Gobain Glass France Back contact substrate for a photovoltaic cell or module
JP2015056512A (ja) * 2013-09-12 2015-03-23 セイコーエプソン株式会社 光電変換装置及びその製造方法並びに電子機器
CN108840312A (zh) * 2013-11-15 2018-11-20 纳米技术有限公司 富铜的铜铟(镓)二硒化物/二硫化物纳米粒子的制备
US9394693B2 (en) 2013-11-22 2016-07-19 Gregory S. Daniels Roof vent for supporting a solar panel
USD755944S1 (en) 2014-03-06 2016-05-10 Gregory S. Daniels Roof vent assembly
USD748239S1 (en) 2014-03-06 2016-01-26 Gregory S. Daniels Roof vent assembly
AU2014385207B2 (en) 2014-03-06 2019-11-28 Gregory S. Daniels Roof vent with an integrated fan
JP6702190B2 (ja) * 2014-08-21 2020-05-27 ソニー株式会社 撮像素子及び固体撮像装置
USD891604S1 (en) 2015-11-19 2020-07-28 Gregory S. Daniels Roof vent assembly
US11326793B2 (en) 2018-12-21 2022-05-10 Gregory S. Daniels Roof vent and roof ventilation system
USD930810S1 (en) 2015-11-19 2021-09-14 Gregory S. Daniels Roof vent
CN105615174B (zh) * 2016-03-17 2018-02-02 杨祖发 一种具有充电功能的太阳伞
CN107316916A (zh) * 2016-04-27 2017-11-03 北京铂阳顶荣光伏科技有限公司 降低半导体器件的透明导电氧化物层中钠浓度的方法
US10930809B2 (en) * 2016-06-04 2021-02-23 International Business Machines Corporation Photovoltaic devices with increased efficiency and methods for making the same
CN107868981B (zh) * 2016-09-28 2020-09-29 清华大学 一种金属铂的半金属化合物及其制备方法
US10636837B2 (en) * 2017-01-26 2020-04-28 International Business Machines Corporation Solution deposited magnetically guided chiplet displacement
US11426818B2 (en) 2018-08-10 2022-08-30 The Research Foundation for the State University Additive manufacturing processes and additively manufactured products
USD963834S1 (en) 2020-10-27 2022-09-13 Gregory S. Daniels Roof vent with a circular integrated fan
USD964546S1 (en) 2020-10-27 2022-09-20 Gregory S. Daniels Roof vent with a circular integrated fan
CN116002631B (zh) * 2022-12-21 2024-09-06 深圳技术大学 一种二硒化铱光热转换纳米材料及其制备方法与应用
CN118326330B (zh) * 2024-06-13 2024-08-16 天水天光半导体有限责任公司 一种半导体金属层的制备方法及其应用

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2499808A (en) * 1942-08-31 1950-03-07 Univ St Louis Process for electroplating molybdenum and molybdenum alloys
US3721938A (en) * 1971-12-23 1973-03-20 Tyco Laboratories Inc Cadmium telluride devices with non-diffusing contacts
US4166880A (en) * 1978-01-18 1979-09-04 Solamat Incorporated Solar energy device
AT383065B (de) * 1981-10-08 1987-05-11 Ver Edelstahlwerke Ag Verfahren zur herstellung von nahtlosen rohren
US4492811A (en) * 1983-08-01 1985-01-08 Union Oil Company Of California Heterojunction photovoltaic device
US4581108A (en) * 1984-01-06 1986-04-08 Atlantic Richfield Company Process of forming a compound semiconductive material
US4536607A (en) * 1984-03-01 1985-08-20 Wiesmann Harold J Photovoltaic tandem cell
US4689438A (en) * 1984-10-17 1987-08-25 Sanyo Electric Co., Ltd. Photovoltaic device
US4611091A (en) * 1984-12-06 1986-09-09 Atlantic Richfield Company CuInSe2 thin film solar cell with thin CdS and transparent window layer
FR2579831B1 (fr) * 1985-04-02 1987-05-29 Centre Nat Rech Scient Dispositif a couche mince de semi-conducteur a base d'un sel de ruthenium, sa preparation et son application, notamment dans la realisation de montages ou de composants a semi-conducteur
US4798660A (en) * 1985-07-16 1989-01-17 Atlantic Richfield Company Method for forming Cu In Se2 films
US4915745A (en) * 1988-09-22 1990-04-10 Atlantic Richfield Company Thin film solar cell and method of making
US5028274A (en) * 1989-06-07 1991-07-02 International Solar Electric Technology, Inc. Group I-III-VI2 semiconductor films for solar cell application
JP2974513B2 (ja) * 1992-09-03 1999-11-10 キヤノン株式会社 屋根材一体型太陽電池モジュール
JP3064701B2 (ja) * 1992-10-30 2000-07-12 松下電器産業株式会社 カルコパイライト型化合物薄膜の製造方法
US5356839A (en) * 1993-04-12 1994-10-18 Midwest Research Institute Enhanced quality thin film Cu(In,Ga)Se2 for semiconductor device applications by vapor-phase recrystallization
US5436204A (en) * 1993-04-12 1995-07-25 Midwest Research Institute Recrystallization method to selenization of thin-film Cu(In,Ga)Se2 for semiconductor device applications
CH687112A5 (fr) * 1993-06-08 1996-09-13 Yazaki Corp Procédé pour déposer un précurseur du composé CuInSe(2).
JP2806469B2 (ja) * 1993-09-16 1998-09-30 矢崎総業株式会社 太陽電池吸収層の製造方法
DE4333407C1 (de) * 1993-09-30 1994-11-17 Siemens Ag Solarzelle mit einer Chalkopyritabsorberschicht
DE4442824C1 (de) * 1994-12-01 1996-01-25 Siemens Ag Solarzelle mit Chalkopyrit-Absorberschicht
JP3089994B2 (ja) * 1995-07-26 2000-09-18 矢崎総業株式会社 銅−インジウム−硫黄−セレン薄膜の作製方法、及び銅−インジウム−硫黄−セレン系カルコパイライト結晶の製造方法
US5730852A (en) * 1995-09-25 1998-03-24 Davis, Joseph & Negley Preparation of cuxinygazsen (X=0-2, Y=0-2, Z=0-2, N=0-3) precursor films by electrodeposition for fabricating high efficiency solar cells
JP3249408B2 (ja) * 1996-10-25 2002-01-21 昭和シェル石油株式会社 薄膜太陽電池の薄膜光吸収層の製造方法及び製造装置
US6258620B1 (en) * 1997-10-15 2001-07-10 University Of South Florida Method of manufacturing CIGS photovoltaic devices
US6284309B1 (en) * 1997-12-19 2001-09-04 Atotech Deutschland Gmbh Method of producing copper surfaces for improved bonding, compositions used therein and articles made therefrom
US6307148B1 (en) * 1999-03-29 2001-10-23 Shinko Electric Industries Co., Ltd. Compound semiconductor solar cell and production method thereof
DE19956735B4 (de) * 1999-11-25 2008-08-21 Shell Erneuerbare Energien Gmbh Dünnfilmsolarzelle mit einer Chalkopyritverbindung und einer Titan und Sauerstoff enthaltenden Verbindung
WO2001078154A2 (en) * 2000-04-10 2001-10-18 Davis, Joseph & Negley Preparation of cigs-based solar cells using a buffered electrodeposition bath
WO2002084708A2 (en) * 2001-04-16 2002-10-24 Basol Bulent M Method of forming semiconductor compound film for fabrication of electronic device and film produced by same
AU2003207295A1 (en) * 2002-02-14 2003-09-04 Honda Giken Kogyo Kabushiki Kaisha Light absorbing layer forming method
US7560641B2 (en) * 2002-06-17 2009-07-14 Shalini Menezes Thin film solar cell configuration and fabrication method
WO2004032189A2 (en) * 2002-09-30 2004-04-15 Miasolé Manufacturing apparatus and method for large-scale production of thin-film solar cells
CN101521249B (zh) * 2002-09-30 2012-05-23 米亚索尔公司 薄膜太阳能电池大规模生产的制造装置与方法
JP2005109360A (ja) * 2003-10-01 2005-04-21 National Institute Of Advanced Industrial & Technology ヘテロ接合太陽電池
US7736940B2 (en) * 2004-03-15 2010-06-15 Solopower, Inc. Technique and apparatus for depositing layers of semiconductors for solar cell and module fabrication
WO2005089330A2 (en) * 2004-03-15 2005-09-29 Solopower, Inc. Technique and apparatus for depositing thin layers of semiconductors for solar cell fabricaton
US20050211291A1 (en) * 2004-03-23 2005-09-29 The Boeing Company Solar cell assembly
KR100995073B1 (ko) * 2004-04-23 2010-11-18 삼성에스디아이 주식회사 염료감응 태양전지의 모듈 및 그 제조방법
US7442413B2 (en) * 2005-11-18 2008-10-28 Daystar Technologies, Inc. Methods and apparatus for treating a work piece with a vaporous element
US7507321B2 (en) * 2006-01-06 2009-03-24 Solopower, Inc. Efficient gallium thin film electroplating methods and chemistries

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137434B1 (ko) * 2010-07-20 2012-04-20 한국에너지기술연구원 급속열처리 공정을 사용한 ｃｉｓ계 화합물 박막의 제조방법 및 상기 ｃｉｓ계 화합물 박막을 이용한 박막 태양전지의 제조방법

Also Published As

Publication number Publication date
EP1999795A2 (en) 2008-12-10
EP1999795A4 (en) 2010-01-20
CN101443920B (zh) 2013-01-02
WO2007108932B1 (en) 2008-11-20
WO2007108932A2 (en) 2007-09-27
US20070093006A1 (en) 2007-04-26
JP2009530812A (ja) 2009-08-27
WO2007108932A3 (en) 2008-10-09
CN101443920A (zh) 2009-05-27
US20100229940A1 (en) 2010-09-16
WO2007108932A8 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
KR20090014146A (ko) 박막 태양 전지 제작을 위한 전구체 막 및 화합물 층의 제조 기술 및 이에 대응하는 장치
US5028274A (en) Group I-III-VI2 semiconductor films for solar cell application
US8197703B2 (en) Method and apparatus for affecting surface composition of CIGS absorbers formed by two-stage process
US8258001B2 (en) Method and apparatus for forming copper indium gallium chalcogenide layers
US8188367B2 (en) Multilayer structure to form absorber layers for solar cells
US20080023336A1 (en) Technique for doping compound layers used in solar cell fabrication
US8026122B1 (en) Metal species surface treatment of thin film photovoltaic cell and manufacturing method
US7854963B2 (en) Method and apparatus for controlling composition profile of copper indium gallium chalcogenide layers
US8415559B2 (en) Method for forming copper indium gallium chalcogenide layer with shaped gallium profile
US8252621B2 (en) Method for forming copper indium gallium chalcogenide layer with optimized gallium content at its surface
US20060219288A1 (en) Process and photovoltaic device using an akali-containing layer
US20070166964A1 (en) Precursor Containing Copper Indium And Gallium For Selenide (Sulfide) Compound Formation
US20080023059A1 (en) Tandem solar cell structures and methods of manufacturing same
KR20090106513A (ko) Ⅰｂⅲａⅵａ 족 화합물 층들을 위한 도핑 기술들
Deligianni et al. The next frontier: electrodeposition for solar cell fabrication
US8110428B2 (en) Thin-film photovoltaic devices
US20140318610A1 (en) Solar cell and method of fabricating the same
US20120003786A1 (en) Electroplating methods and chemistries for cigs precursor stacks with conductive selenide bottom layer
US20130056059A1 (en) Back contact layer structure for group ibiiiavia photovoltaic cells
CN103339741B (zh) 太阳能电池设备及其制造方法
US8092667B2 (en) Electroplating method for depositing continuous thin layers of indium or gallium rich materials
US20090283140A1 (en) Method of making contact to a solar cell employing a group ibiiiavia compound absorber layer
US20110005586A1 (en) Electrochemical Deposition Methods for Fabricating Group IBIIIAVIA Compound Absorber Based Solar Cells
KR101924538B1 (ko) 투명 전도성 산화물 후면전극을 가지는 칼코게나이드계 태양전지 및 그 제조방법
US20140345693A1 (en) Photoelectric conversion device and method for producing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application