[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080100784A - 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로판독 가능한 매체 - Google Patents

반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로판독 가능한 매체 Download PDF

Info

Publication number
KR20080100784A
KR20080100784A KR1020080043927A KR20080043927A KR20080100784A KR 20080100784 A KR20080100784 A KR 20080100784A KR 1020080043927 A KR1020080043927 A KR 1020080043927A KR 20080043927 A KR20080043927 A KR 20080043927A KR 20080100784 A KR20080100784 A KR 20080100784A
Authority
KR
South Korea
Prior art keywords
gas
reaction chamber
purge
film
reaction tube
Prior art date
Application number
KR1020080043927A
Other languages
English (en)
Other versions
KR101139078B1 (ko
Inventor
미쯔히로 오까다
사또시 다까기
량 손
마사히꼬 도미따
야마또 도네가와
도시하루 니시무라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007128149A external-priority patent/JP5554469B2/ja
Priority claimed from JP2007128534A external-priority patent/JP2008283148A/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080100784A publication Critical patent/KR20080100784A/ko
Application granted granted Critical
Publication of KR101139078B1 publication Critical patent/KR101139078B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B5/00—Cleaning by methods involving the use of air flow or gas flow
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02C—CAPTURE, STORAGE, SEQUESTRATION OR DISPOSAL OF GREENHOUSE GASES [GHG]
    • Y02C20/00—Capture or disposal of greenhouse gases
    • Y02C20/30—Capture or disposal of greenhouse gases of perfluorocarbons [PFC], hydrofluorocarbons [HFC] or sulfur hexafluoride [SF6]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

반도체 처리용 성막 장치의 사용 방법은, 상기 성막 장치의 반응실을, 제품용 피처리 기판을 수납하지 않는 아이들 상태로 설정하는 공정과, 다음에 상기 반응실의 내면 중에 존재하는 오염 물질을 제거하는 퍼지 처리를 행하는 공정을 포함하고, 여기서 산소 및 수소를 원소로서 포함하는 퍼지 처리 가스를 활성화함으로써 얻어지는 래디컬을 상기 반응실의 내면에 대해 작용시킨다.
성막 장치, 반응실, 피처리 기판, 래디컬, 반도체 웨이퍼

Description

반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체 {FILM FORMATION APPARATUS AND METHOD FOR USING THE SAME, AND COMPUTER READABLE MEDIUM}
본 발명은 반도체 웨이퍼 등의 피처리 기판 상에 막을 형성하기 위한 반도체 처리용 성막 장치와 그 장치의 사용 방법에 관한 것이다. 여기서, 반도체 처리라 함은, 반도체 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat Panel Display)용 글래스 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리 기판 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
반도체 디바이스의 제조 공정에서는, CVD(Chemical Vapor Deposition) 등의 처리에 의해, 피처리 기판, 예를 들어 반도체 웨이퍼 상에 실리콘 질화막, 실리콘 산화막 등의 박막을 형성하는 처리가 행해진다. 이러한 성막 처리에서는, 예를 들어, 이하와 같이 하여 반도체 웨이퍼 상에 박막이 형성된다.
우선, 열처리 장치의 반응관(반응실) 내를 히터에 의해 소정의 로드 온도로 가열하고, 복수매의 반도체 웨이퍼를 수용한 웨이퍼 보트를 로드한다. 다음에, 반응관 내를 히터에 의해 소정의 처리 온도로 가열하는 동시에, 배기 포트로부터 반응관 내의 가스를 배기하여, 반응관 내를 소정의 압력으로 감압한다.
다음에, 반응관 내를 소정의 온도 및 압력으로 유지하면서(배기를 계속하면서), 처리 가스 도입관으로부터 반응관 내로 성막 가스를 공급한다. 예를 들어, CVD에서는, 반응관 내에 성막 가스가 공급되면 성막 가스가 열반응을 일으켜 반응 생성물이 생성된다. 반응 생성물은 반도체 웨이퍼의 표면에 퇴적되어, 반도체 웨이퍼의 표면에 박막이 형성된다.
성막 처리에 의해 생성되는 반응 생성물은, 반도체 웨이퍼의 표면뿐만 아니라, 예를 들어 반응관의 내면이나 각종 지그 등에도 부생성물막으로서 퇴적(부착)된다. 부생성물막이 반응관 내에 부착된 상태에서 성막 처리를 계속 행하면, 반응관을 구성하는 석영과 부생성물막과의 열팽창율의 차이에 의해 발생되는 응력에 의해 석영이나 부생성물막이 부분적으로 박리된다. 이에 의해 파티클이 발생하여, 제조되는 반도체 디바이스의 수율을 저하시키거나, 혹은 처리 장치의 부품을 열화시키는 원인이 된다.
이로 인해, 성막 처리를 복수회 행한 후, 반응관 내의 클리닝이 행해진다. 이 클리닝에서는, 히터에 의해 소정의 온도로 가열된 반응관 내에, 클리닝 가스, 예를 들어 불소와 할로겐 함유 산성 가스의 혼합 가스가 공급된다. 반응관의 내면 등에 부착된 부생성물막은, 클리닝 가스에 의해 건식 에칭되어, 제거된다. 일본 특허 출원 공개 평3-293726호 공보는, 이러한 종류의 클리닝 방법을 개시한다. 그 러나 후술하는 바와 같이 본 발명자들에 따르면, 종래의 이러한 종류의 클리닝 방법에서는 반응관 내를 클리닝해도, 그 후에 성막 처리를 행하면, 형성되는 막에 오염이 발생하여, 제조되는 반도체 디바이스의 수율이 저하되는 경우가 있는 것이 발견되고 있다.
본 발명은 형성되는 막에 대한 오염을 방지할 수 있는 반도체 처리용 성막 장치와 그 장치의 사용 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은, 반도체 처리용 성막 장치의 사용 방법이며, 상기 성막 장치의 반응실을, 제품용 피처리 기판을 수납하지 않는 아이들 상태로 설정하는 공정과, 다음에, 상기 반응실의 내면 중에 존재하는 오염 물질을 제거하는 퍼지 처리를 행하는 공정을 구비하고, 여기서 산소 및 수소를 원소로서 포함하는 퍼지 처리 가스를 활성화함으로써 얻어지는 래디컬을 상기 반응실의 내면에 대해 작용시킨다.
본 발명의 제2 시점은, 반도체 처리용 성막 장치이며, 피처리 기판을 수용하는 반응실과, 상기 반응실 내를 배기하는 배기계와, 상기 반응실 내에, 상기 피처리 기판 상에 막을 형성하기 위한 성막 가스를 공급하는 성막 가스 공급계와, 상기 반응실 내에, 상기 성막 가스에 유래하는 부생성물막을 상기 반응실의 내면으로부터 제거하기 위한 클리닝 가스를 공급하는 클리닝 가스 공급계와, 상기 반응실 내에, 상기 반응실의 상기 내면으로부터 오염 물질을 제거하기 위한 퍼지 처리 가스를 공급하는 퍼지 처리 가스 공급계와, 상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 퍼지 처리 가스는 산소 및 수소를 원소로서 포함하고, 상기 제어부는 상기 성막 장치의 반응실을, 제품용 피처리 기판을 수납하지 않는 아이들 상태로 설정하는 공정과, 다음에, 상기 반응실의 내면 중에 존재하는 오염 물질을 제거하는 퍼지 처리를 행하는 공정을 실행하고, 여기서 상기 퍼지 처리 가스를 활성화함으로써 얻어지는 래디컬을 상기 반응실의 내면에 대해 작용시킨다.
본 발명의 제3 시점은, 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며, 상기 프로그램 지령은, 프로세서에 의해 실행될 때, 반도체 처리용 성막 장치에, 상기 성막 장치의 반응실을, 제품용 피처리 기판을 수납하지 않는 아이들 상태로 설정하는 공정과, 다음에, 상기 반응실의 내면 중에 존재하는 오염 물질을 제거하는 퍼지 처리를 행하는 공정을 실행시키고, 여기서 산소 및 수소를 원소로서 포함하는 퍼지 처리 가스를 활성화함으로써 얻어지는 래디컬을 상기 반응실의 내면에 대해 작용시킨다.
본 발명의 추가 목적 및 이점들은 다음의 상세한 설명에 개시될 것이며, 부분적으로는 상세한 설명으로부터 명백할 것이고 또는 본 발명의 실시에 의해 학습될 수도 있다. 본 발명의 목적 및 이점들은 특별히 이후에 지시되는 수단들 및 조합들에 의해 인식되고 얻어질 수도 있다.
본 명세서에 합체되고 일부로 구성되는 첨부 도면들은 본 발명의 실시예들을 나타내고 있고, 상기한 일반적인 설명과 함께 하기의 실시예들의 상세한 설명은 본 발명의 원리들을 설명하는 것으로 제공된다.
상술한 구성에 의해, 본 발명은 형성되는 막에 대한 오염을 방지할 수 있는 반도체 처리용 성막 장치와 그 장치의 사용 방법을 제공할 수 있다.
본 발명자들은, 본 발명의 개발 과정에서, 반도체 처리용 성막 장치의 반응관 내를 클리닝하는 종래의 방법에 있어서 발생하는 문제에 대해 연구하였다. 그 결과, 본 발명자들은 이하에 서술하는 바와 같은 지견을 얻었다.
즉, 이러한 성막 장치에서는 장치 내부를 정기적으로 세정하고 있어도, 예를 들어 클리닝 가스 중에 포함되는 철 등의 금속 성분이 반응관의 내면(석영 등) 상에 부착 및/또는 내면 내에 침입할 가능성이 있다. 또한, 석영 등으로 이루어지는 구성 부품 자체에, 그 제조 과정에서 혼입된 구리, 알루미늄, 철 등의 금속이 존재할 가능성이 있다. 또한, 할로겐을 원소로서 포함하는 클리닝 가스를 반응관 내에 공급하는 경우, 가스 공급관 내부가 부식되어, 금속 화합물이나 금속 성분이 반응관의 내면 상에 부착 및/또는 내면 내에 침입할 가능성이 있다. 이러한 오염 물질은, 반응관 내를 저압으로 하여 처리를 행하는 성막시에 반응관의 내면으로부터 방출된다. 이로 인해, 형성되는 막에 금속 오염 등의 오염이 발생되어, 제조되는 반도체 디바이스의 수율이 저하되는 원인이 된다.
또한, 불소나 불화수소와 같은 클리닝 가스를 반응관 내에 공급하는 경우, 클리닝 가스 중에 포함되는 불소가 반응관의 내면 내에 침입할 가능성이 있다. 이러한 오염 물질도, 반응관 내를 저압으로 하여 처리를 행하는 성막시에 반응관의 내면으로부터 방출된다. 이로 인해, 형성되는 막에 불소 오염이 발생되어, 제조되는 반도체 디바이스의 수율이 저하되는 원인이 된다.
이하에, 이러한 지견을 기초로 하여 구성된 본 발명의 실시 형태에 대해 도 면을 참조하여 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는 동일 부호를 붙이고, 중복 설명은 필요한 경우에만 행한다.
도1은 본 발명의 실시 형태에 관한 종형 열처리 장치를 도시하는 도면이다. 도1에 도시하는 바와 같이, 열처리 장치(1)는 길이 방향이 수직 방향을 향한 대략 원통 형상의 반응관(반응실)(2)을 갖는다. 반응관(2)은, 내열 및 내부식성이 우수한 재료, 예를 들어 석영[혹은 탄화규소(SiC)]에 의해 형성된다.
반응관(2)의 상단에는, 상단측을 향해 직경이 축소되도록 대략 원추 형상으로 형성된 정상부(3)가 배치된다. 정상부(3)의 중앙에는, 반응관(2) 내의 가스를 배기하기 위한 배기구(4)가 배치된다. 배기구(4)에는 기밀한 배기관(5)을 통해 배기부(GE)가 접속된다. 배기부(GE)에는, 밸브, 진공 배기 펌프(도1에 도시하지 않고, 도2에 부호 127로 지시) 등의 압력 조정 기구가 배치된다. 배기부(GE)에 의해, 반응관(2) 내의 분위기가 배출되는 동시에, 소정의 압력(진공도)으로 설정 가능해진다.
반응관(2)의 하방에는 덮개(6)가 배치된다. 덮개(6)는 내열 및 내부식성이 우수한 재료, 예를 들어 석영(혹은 탄화규소)에 의해 형성된다. 덮개(6)는, 후술하는 보트 엘리베이터(도1에 도시하지 않고, 도2에 부호 128로 지시)에 의해 상하 이동 가능하게 구성된다. 보트 엘리베이터에 의해 덮개(6)가 상승하면, 반응관(2)의 하방측[노구(爐口) 부분]이 폐쇄된다. 보트 엘리베이터에 의해 덮개(6)가 하강하면, 반응관(2)의 하방측(노구 부분)이 개구된다.
덮개(6)의 상부에는 보온통(7)이 배치된다. 보온통(7)은, 반응관(2)의 노구 부분으로부터의 방열에 의한 반응관(2) 내의 온도 저하를 방지하는 저항 발열체로 이루어지는 평면 형상의 히터(8)를 갖는다. 이 히터(8)는 통 형상의 지지체(9)에 의해, 덮개(6)의 상면으로부터 소정의 높이로 지지된다.
보온통(7)의 상방에는 회전 테이블(10)이 배치된다. 회전 테이블(10)은, 피처리 기판, 예를 들어 반도체 웨이퍼(W)를 수용하는 웨이퍼 보트(11)를 회전 가능하게 적재하는 적재대로서 기능한다. 구체적으로는, 회전 테이블(10)의 하부에는 회전 지지 기둥(12)이 배치된다. 회전 지지 기둥(12)은 히터(8)의 중앙부를 관통하여 회전 테이블(10)을 회전시키는 회전 기구(13)에 접속된다.
회전 기구(13)는 모터(도시하지 않음)와, 덮개(6)의 하면측으로부터 상면측으로 기밀 상태로 관통 도입된 회전축(14)을 구비하는 회전 도입부(15)로 주로 구성된다. 회전축(14)은 회전 테이블(10)의 회전 지지 기둥(12)에 연결되어, 회전 지지 기둥(12)을 통해 모터의 회전력을 회전 테이블(10)에 전달한다. 이로 인해, 회전 기구(13)의 모터에 의해 회전축(14)이 회전하면, 회전축(14)의 회전력이 회전 지지 기둥(12)에 전달되어 회전 테이블(10)이 회전한다.
웨이퍼 보트(11)는, 반도체 웨이퍼(W)가 수직 방향으로 소정의 간격을 두고 복수매, 예를 들어 100매 수용 가능하게 구성된다. 웨이퍼 보트(11)는, 내열 및 내부식성이 우수한 재료, 예를 들어 석영(혹은 탄화규소)에 의해 형성된다. 이와 같이, 회전 테이블(10) 상에 웨이퍼 보트(11)가 적재되므로, 회전 테이블(10)이 회전하면 웨이퍼 보트(11)가 회전하여, 웨이퍼 보트(11) 내에 수용된 반도체 웨이 퍼(W)가 회전한다.
반응관(2)의 주위에는, 반응관(2)을 둘러싸도록, 예를 들어 저항 발열체로 이루어지는 히터(16)가 배치된다. 이 히터(16)에 의해 반응관(2)의 내부가 소정의 온도로 승온(가열)되고, 이 결과 반도체 웨이퍼(W)가 소정의 온도로 가열된다.
반응관(2)의 하단 근방의 측면에는, 반응관(2) 내에 처리 가스(예를 들어, 성막 가스, 클리닝 가스, 퍼지 처리 가스)를 도입하는 처리 가스 도입관(17)이 삽입 관통된다. 처리 가스 도입관(17)은, 매스 플로우 컨트롤(MFC)(도시하지 않음)을 통해 처리 가스 공급부(20)에 접속된다.
성막 가스로서, 반도체 웨이퍼(W) 상에 실리콘 질화막(생성물막)을 CVD에 의해 형성하기 위해, 예를 들어 실란계 가스를 포함하는 제1 성막 가스와 질화 가스를 포함하는 제2 성막 가스가 사용된다. 여기서는, 실란계 가스로서, 디클로로실란(DCS : SiH2Cl2) 가스 혹은 헥사클로로디실란(HCD : SiH2Cl6)이 사용되고, 질화 가스로서, 암모니아(NH3) 가스가 사용된다.
클리닝 가스로서, 반응관(2)의 내부에 부착된 실리콘 질화물을 주성분(50 ％ 이상을 의미함)으로 하는 부생성물막(副生成物膜)을 제거하기 위해, 할로겐 산성 가스나 할로겐 원소 가스와 수소 가스의 혼합 가스가 사용된다. 여기서는, 클리닝 가스로서, 불소 가스(F2)와 수소 가스(H2)와 희석 가스로서의 질소 가스(N2)와의 혼합 가스가 사용된다.
퍼지 처리 가스로서, 반응관(2)의 내면에 존재하는 오염 물질을 제거하기 위 해, 산소 및 수소를 원소로서 포함하는 활성화 가능한 가스가 사용된다. 후술하는 본 발명의 제1 실시 형태에 관한 방법에서는, 퍼지 처리 가스는 반응관(2)의 내면에 존재하는 금속 성분을 제거하기 위한 금속 제거 가스로서 사용된다. 본 발명의 제2 실시 형태에 관한 방법에서는, 퍼지 처리 가스는, 반응관(2)의 내면에 존재하는 불소 성분을 제거하기 위한 불소 제거 가스로서 사용된다. 제1 및 제2 실시 형태에 공통의 퍼지 처리 가스로서, 산소 가스(O2)와 수소 가스(H2)와 희석 가스로서의 질소 가스(N2)와의 혼합 가스가 사용된다. 또한, 질소 가스는, 장치의 부식 방지나 농도 조정 등을 의도하여 혼합되지만, 전혀 혼합되지 않는 경우도 있다.
또한, 도1에서는 처리 가스 도입관(17)을 1개만 나타내고 있지만, 본 실시 형태에서는, 가스의 종류에 따라서 복수개의 처리 가스 도입관(17)이 삽입 관통된다. 구체적으로는, DCS를 도입하는 DCS 도입관, 암모니아를 도입하는 암모니아 도입관, 불소를 도입하는 불소 도입관, 수소를 도입하는 수소 도입관, 산소를 도입하는 산소 도입관 및 질소를 도입하는 질소 도입관의 6개의 처리 가스 도입관(17)이 반응관(2)의 하단 근방의 측면에 삽입 관통된다.
또한, 반응관(2)의 하단 근방의 측면에는, 퍼지 가스 공급관(18)이 삽입 관통된다. 퍼지 가스 공급관(18)은 매스 플로우 컨트롤(MFC)(도시하지 않음)을 통해 퍼지 가스(예를 들어, 질소 가스) 공급부(PGS)에 접속된다.
또한, 열처리 장치(1)는 장치 각 부의 제어를 행하는 제어부(100)를 갖는다. 도2는 제어부(100)의 구성을 나타내는 도면이다. 도2에 나타내는 바와 같이, 제어 부(100)에는 조작 패널(121), 온도 센서(군)(122), 압력계(군)(123), 히터 제어부(124), MFC 제어부(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128) 등이 접속된다.
조작 패널(121)은, 표시 화면과 조작 버튼을 구비하여, 작업자의 조작 지시를 제어부(100)에 전달하고, 또한 제어부(100)로부터의 다양한 정보를 표시 화면에 표시한다. 온도 센서(군)(122)는, 반응관(2), 배기관(5) 및 처리 가스 도입관(17) 내 등의 각 부의 온도를 측정하고, 그 측정치를 제어부(100)에 통지한다. 압력계(군)(123)는 반응관(2), 배기관(5) 및 처리 가스 도입관(17) 내 등의 각 부의 압력을 측정하고, 측정치를 제어부(100)에 통지한다.
히터 제어부(124)는 히터(8) 및 히터(16)를 개별로 제어하기 위한 것이다. 히터 제어부(124)는 제어부(100)로부터의 지시에 응답하여, 이들 히터에 통전하여 이들을 가열한다. 히터 제어부(124)는, 또한 이들 히터의 소비 전력을 개별로 측정하여, 제어부(100)에 통지한다.
MFC 제어부(125)는 처리 가스 도입관(17), 퍼지 가스 공급관(18) 등의 각 배관에 배치된 MFC(도시하지 않음)를 제어한다. MFC 제어부(125)는, 각 MFC를 흐르는 가스의 유량을 제어부(100)로부터 지시된 양으로 제어한다. MFC 제어부(125)는 또한, MFC에 실제로 흐른 가스의 유량을 측정하여, 제어부(100)에 통지한다.
밸브 제어부(126)는 각 배관에 배치되어, 각 배관에 배치된 밸브의 개방도를 제어부(100)로부터 지시된 값으로 제어한다. 진공 펌프(127)는 배기관(5)에 접속되어, 반응관(2) 내의 가스를 배기한다.
보트 엘리베이터(128)는 덮개(6)를 상승시킴으로써, 회전 테이블(10) 상에 적재된 웨이퍼 보트(11)[반도체 웨이퍼(W)]를 반응관(2) 내에 로드한다. 보트 엘리베이터(128)는 또한, 덮개(6)를 하강시킴으로써, 회전 테이블(10) 상에 적재된 웨이퍼 보트(11)[반도체 웨이퍼(W)]를 반응관(2) 내로부터 언로드한다.
제어부(100)는 레시피 기억부(111)와, ROM(112)과, RAM(113)과, I/O 포트(114)와, CPU(115)를 포함한다. 이들은 버스(116)에 의해 상호 접속되고, 버스(116)를 통해 각 부의 사이에서 정보가 전달된다.
레시피 기억부(111)에는, 셋업용 레시피와 복수의 프로세스용 레시피가 기억된다. 열처리 장치(1)의 제조 당초에는 셋업용 레시피만이 저장된다. 셋업용 레시피는, 각 열처리 장치에 따른 열 모델 등을 생성할 때에 실행되는 것이다. 프로세스용 레시피는, 사용자가 실제로 행하는 열처리(프로세스)마다 준비되는 레시피이다. 프로세스용 레시피는, 반응관(2)으로의 반도체 웨이퍼(W)의 로드로부터, 처리 완료된 웨이퍼(W)를 언로드할 때까지의, 각 부의 온도 변화, 반응관(2) 내의 압력 변화, 처리 가스의 공급 개시 및 정지 타이밍과 공급량 등을 규정한다.
ROM(112)은 EEPROM, 플래시 메모리, 하드 디스크 등으로 구성되고, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다. RAM(113)은 CPU(115)의 작업 영역 등으로서 기능한다.
I/O 포트(114)는 조작 패널(121), 온도 센서(122), 압력계(123), 히터 제어부(124), MFC 제어부(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128) 등에 접속되어, 데이터나 신호의 입출력을 제어한다.
CPU(Central Processing Unit)(115)는 제어부(100)의 중추를 구성한다. CPU(115)는 ROM(112)에 기억된 제어 프로그램을 실행하고, 조작 패널(121)로부터의 지시에 따라서, 레시피 기억부(111)에 기억되는 레시피(프로세스용 레시피)를 따라 열처리 장치(1)의 동작을 제어한다. 즉, CPU(115)는 온도 센서(군)(122), 압력계(군)(123), MFC 제어부(125) 등에 반응관(2), 배기관(5) 및 처리 가스 도입관(17) 내의 각 부의 온도, 압력, 유량 등을 측정시킨다. 또한, CPU(115)는 이 측정 데이터를 기초로 하여, 히터 제어부(124), MFC 제어부(125), 밸브 제어부(126), 진공 펌프(127) 등에 제어 신호 등을 출력하여, 상기 각 부가 프로세스용 레시피에 따르도록 제어한다.
또한, 이하의 실시 형태에 관계되는 장치 사용 방법에 관한 설명에 있어서, 열처리 장치(1)를 구성하는 각 부의 동작은, 제어부(100)[CPU(115)]에 의해 제어된다. 각 처리에 있어서의 반응관(2) 내의 온도, 압력, 가스의 유량 등은, 제어부(100)[CPU(115)]가 히터 제어부(124)[히터(8), 히터(16)], MFC 제어부(125)[처리 가스 도입관(17), 퍼지 가스 공급관(18)], 밸브 제어부(126), 진공 펌프(127) 등을 제어함으로써, 이하에 설명하는 바와 같은 레시피를 따른 조건으로 된다.
<제1 실시 형태>
다음에, 도1 및 도2에 나타내는 열처리 장치(1)에 있어서 실시되는 본 발명의 제1 실시 형태에 관한 장치 사용 방법에 대해 설명한다. 여기서는, 우선 반응관(2) 내에서 반도체 웨이퍼(W) 상에 실리콘 질화막을 형성한다. 다음에, 반응관(2) 내에 부착된, 실리콘 질화물을 주성분(50 ％ 이상을 의미함)으로 하는 부생 성물막을 제거한다. 다음에, 반응관(2)의 내면 등에 존재하는 금속 오염 물질을 제거한다. 도3은 본 발명의 제1 실시 형태에 관한 성막 처리, 클리닝 처리 및 퍼지 처리의 레시피를 나타내는 도면이다.
성막 처리에 있어서, 우선 히터(16)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들어 도3의 (a)에 나타내는 바와 같이 400 ℃로 가열한다. 또한, 도3의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소(N2)를 공급한다. 다음에, 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개(6) 상에 적재하고, 보트 엘리베이터(128)에 의해 덮개(6)를 상승시킨다. 이에 의해, 반도체 웨이퍼(W)를 탑재한 웨이퍼 보트(11)를 반응관(2) 내에 로드하는 동시에, 반응관(2)을 밀폐한다(로드 공정).
다음에, 도3의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(18)으로부터 반응관(2) 내에 소정량의 질소를 공급한다. 이와 동시에, 히터(16)에 의해 반응관(2) 내를 소정의 성막 온도(처리 온도), 예를 들어 도3의 (a)에 나타내는 바와 같이 780 ℃로 가열한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들어 도3의 (b)에 나타내는 바와 같이 26.5 ㎩(0.2 Torr)로 감압한다. 그리고, 이 감압 및 가열 조작을, 반응관(2)이 소정의 압력 및 온도에서 안정될 때까지 행한다(안정화 공정).
또한, 회전 기구(13)의 모터를 제어하여, 회전 테이블(10)을 회전시키고, 웨이퍼 보트(11)를 회전시킨다. 웨이퍼 보트(11)를 회전시킴으로써, 웨이퍼 보 트(11)에 수용된 반도체 웨이퍼(W)도 회전하여, 반도체 웨이퍼(W)가 균일하게 가열된다.
반응관(2) 내부가 소정의 압력 및 온도에서 안정되면, 퍼지 가스 공급관(18)으로부터의 질소의 공급을 정지한다. 그리고, 처리 가스 도입관(17)으로부터 실리콘 함유 가스를 포함하는 제1 성막 가스와 질화 가스를 포함하는 제2 성막 가스를 반응관(2) 내에 도입한다. 여기서, 제1 성막 가스로서, DCS(SiH2Cl2)를 소정량, 예를 들어 도3의 (e)에 나타내는 바와 같이 0.075 slm(standard liters per minute) 공급한다. 또한, 제2 성막 가스로서 암모니아(NH3)를 소정량, 예를 들어 도3의 (d)에 나타내는 바와 같이 0.75 slm 공급한다.
반응관(2) 내로 도입된 DCS 및 암모니아는, 반응관(2) 내의 열에 의해 열분해 반응을 일으킨다. 이 분해 성분에 의해, 실리콘 질화물(Si3N4)이 생성되어, 반도체 웨이퍼(W)의 표면에 실리콘 질화막이 형성된다(성막 공정).
반도체 웨이퍼(W)의 표면에 소정 두께의 실리콘 질화막이 형성되면, 처리 가스 도입관(17)으로부터의 DCS 및 암모니아의 공급을 정지한다. 그리고, 반응관(2) 내를 배기하는 동시에, 도3의 (c)에 나타내는 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급한다. 이에 의해, 반응관(2) 내의 가스를 배기관(5)으로 배출한다(퍼지 공정). 또한, 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소의 공급을 복수회 반복하는 사이클 퍼지를 행하는 것이 바람직하다.
그리고, 히터(16)에 의해, 반응관(2) 내를 소정의 온도, 예를 들어 도3의 (a)에 나타내는 바와 같이 400 ℃로 한다. 이와 동시에, 도3의 (c)에 나타내는 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급한다. 이에 의해, 도3의 (b)에 나타내는 바와 같이 반응관(2) 내의 압력을 대기압으로 복귀시킨다. 마지막으로, 보트 엘리베이터(128)에 의해 덮개(6)를 하강시킴으로써, 웨이퍼 보트(11)를 언로드한다(언로드 공정).
이상과 같은 성막 처리를 복수회 행하면, 성막 처리에 의해 생성되는 실리콘 질화물이, 반도체 웨이퍼(W)의 표면뿐만 아니라, 반응관(2)의 내면 등에도 부생성물막으로서 퇴적(부착)된다. 이로 인해, 성막 처리를 소정 횟수 행한 후, 실리콘 질화물을 주성분으로 하는 부생성물막을 제거하기 위해 클리닝 처리를 실행한다. 클리닝 처리에서는, 실리콘 질화물에 대한 에칭률이 높고, 반응관(2)의 내면을 형성하는 재료(석영)에 대한 에칭률이 낮아지는 조건이 사용된다. 또한, 제1 실시 형태에서는, 클리닝 처리에 의해 부생성물막이 제거된 반응관(2)의 내면 상에 나타나는 금속 오염 물질을 제거하기 위해 퍼지 처리를 실행한다. 따라서, 퍼지 처리에서는, 반응관(2)의 내면 등에 존재하는 철, 구리, 니켈, 알루미늄, 코발트, 나트륨, 칼슘 등의 금속 오염 물질의 방출을 촉진시키는 조건이 사용된다.
클리닝 처리에 있어서, 우선 히터(16)에 의해 반응관(2) 내를 소정의 로드 온도, 예를 들어 도3의 (a)에 나타내는 바와 같이 400 ℃로 유지한다. 또한, 도3의 (c)에 나타내는 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급한다. 다음에, 반도체 웨이퍼(W)가 수용되어 있지 않은 웨이퍼 보트(11)를 덮개(6) 상에 적재하고, 보트 엘리베이터(128)에 의해 덮개(6)를 상승시킨다. 이에 의해, 웨이퍼 보트(11)를 반응관(2) 내에 로드하는 동시에, 반응관(2)을 밀폐한다(로드 공정).
다음에, 도3의 (c)에 나타내는 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급한다. 이와 동시에, 히터(16)에 의해 반응관(2) 내를 소정의 클리닝 온도, 예를 들어 도3의 (a)에 나타내는 바와 같이 400 ℃로 설정한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들어 도3의 (b)에 나타내는 바와 같이 13300 ㎩(100 Torr)로 감압한다. 그리고, 이 감압 및 가열 조작을, 반응관(2)이 소정의 압력 및 온도에서 안정될 때까지 행한다(안정화 공정).
반응관(2) 내부가 소정의 압력 및 온도에서 안정되면, 퍼지 가스 공급관(18)으로부터의 질소의 공급을 정지한다. 그리고, 클리닝 가스로서, 처리 가스 도입관(17)으로부터 불소(F2), 수소(H2) 및 질소(N2)를 각각 반응관(2) 내로 도입한다. 여기서, 불소를 소정량, 예를 들어 도3의 (f)에 나타내는 바와 같이, 2 slm과, 수소를 소정량, 예를 들어 도3의 (g)에 나타내는 바와 같이 2 slm과, 희석 가스로서의 질소를 소정량, 예를 들어 도3의 (c)에 나타내는 바와 같이 8 slm을 공급한다.
클리닝 가스는 반응관(2) 내에서 가열되어, 클리닝 가스 중의 불소가 활성화된 상태로 된다. 이 활성화된 불소가 반응관(2)의 내면 등에 부착된 실리콘 질화물을 주성분으로 하는 부생성물막에 접촉함으로써, 부생성물막이 에칭되어 제거된 다(클리닝 공정).
클리닝 공정에 있어서, 반응관(2) 내의 온도는 100 내지 600 ℃, 바람직하게는 200 내지 400 ℃로 설정된다. 이 온도가 100 ℃보다 낮으면, 클리닝 가스가 활성화되기 어려워, 클리닝 가스의 실리콘 질화물에 대한 에칭률이 필요한 값보다 낮아질 우려가 있다. 또한, 이 온도가 600 ℃보다 높으면, 석영, 탄화규소(SiC)에 대한 에칭률이 높아져, 에칭 선택비가 저하될 우려가 있다.
클리닝 공정에 있어서, 반응관(2) 내의 압력은 13300 ㎩(100 Torr) 내지 80000 ㎩(600 Torr), 바람직하게는 26700 ㎩(200 Torr) 내지 53300 ㎩(400 Torr)로 설정된다. 이러한 범위로 함으로써, 실리콘 질화물에 대한 에칭률이 높아져, 석영, 탄화규소(SiC)와의 에칭 선택비가 향상된다.
반응관(2)의 내부에 부착된 부생성물막이 제거되면, 처리 가스 도입관(17)으로부터의 클리닝 가스의 도입을 정지한다. 그리고, 퍼지 처리를 개시한다.
퍼지 처리에 있어서, 우선 반응관(2) 내를 배기하는 동시에, 도3의 (c)에 나타내는 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급한다. 이에 의해, 반응관(2) 내의 가스를 배기관(5)으로 배출한다. 또한, 히터(16)에 의해 반응관(2) 내를 소정의 온도, 예를 들어 도3의 (a)에 나타내는 바와 같이 950 ℃로 한다. 또한, 반응관(2)을 소정의 압력, 예를 들어 도3의 (b)에 나타내는 바와 같이 46.55 Pa(0.35 Torr)로 유지한다. 그리고, 이 조작을, 반응관(2)이 소정의 압력 및 온도에서 안정될 때까지 행한다(안정화 공정).
반응관(2)이 소정의 압력 및 온도에서 안정되면, 퍼지 가스 공급관(18)으로 부터의 질소의 공급을 정지한다. 그리고, 반응관(2)의 내면에 존재하는 금속 성분을 제거하기 위한 금속 제거 가스, 즉 퍼지 처리 가스로서, 처리 가스 도입관(17)으로부터 산소(O2), 수소(H2) 및 질소(N2)를 각각 반응관(2) 내로 도입한다. 여기서, 산소를 소정량, 예를 들어 도3의 (h)에 나타내는 바와 같이 1 slm과, 수소를 소정량, 예를 들어 도3의 (g)에 나타내는 바와 같이 1.7 slm과, 희석 가스로서의 질소를 소정량, 예를 들어 도3의 (c)에 나타내는 바와 같이 0.05 slm을 공급한다.
퍼지 처리 가스는 반응관(2) 내에서 가열되어, 퍼지 처리 가스의 산소 및 수소가 활성화되어, 래디컬[산소 활성종(O*), 수산기 활성종(OH*), 수소 활성종(H*)]이 생성된다. 이 생성된 래디컬에 의해, 반응관(2) 등의 부재의 표면 상 및 표면 중에 존재하는 금속 성분이 확산 방출(퍼지아웃)되어, 배기 가스의 흐름을 타고 반응관(2) 외부로 배출된다. 이에 의해, 성막 처리 중에 있어서의 반응관(2)으로부터의 오염 물질인 금속의 확산을 억제하여, 형성되는 막에 있어서의 금속 오염 등의 오염을 저감할 수 있다(래디컬 퍼지 공정).
또한, 래디컬 퍼지 공정에 있어서, 퍼지 처리 가스의 공급과 정지를 복수회 반복할 수 있다. 이때, 반응관(2) 내의 배기는 계속되므로, 퍼지 처리 가스의 공급과 정지에 수반하여 압력의 변동이 발생되어, 이에 의해 반응관(2) 등의 부재의 표면 중에 존재하는 금속 성분을 보다 확실하게 방출시킬 수 있다.
퍼지 처리 가스에 있어서의 수소 및 산소의 합계 유량은 큰 것이 바람직하고, 예를 들어 0.1 slm 내지 20 slm, 바람직하게는 1 slm 내지 5 slm으로 설정된 다. 이에 의해, 보다 효율적으로 래디컬을 발생시킬 수 있다. 퍼지 처리 가스의 총 유량에 대해 수소와 산소의 합계 유량은, 90 내지 100 ％, 바람직하게는 95 내지 100 ％로 설정된다. 또한, 수소와 산소의 합계 유량에 대해 수소의 유량은 1 ％ 내지 99 ％, 바람직하게는 30 ％ 내지 70 ％, 보다 바람직하게는 50 ％ 이상으로 설정된다. 이러한 조건에서 퍼지 처리를 행함으로써, 반응관(2)의 내면에 존재하는 금속 성분을 제거하는 효과를 향상시킬 수 있다.
래디컬 퍼지 공정에 있어서, 반응관(2) 내의 온도는 400 ℃ 내지 1050 ℃로 설정된다. 이 온도가 400 ℃보다 낮으면, 반응관(2) 등의 부재의 표면 중에 존재하는 금속 성분의 방출(확산)이 행해지기 어렵게 된다. 1050 ℃보다 고온이면, 반응관(2)을 형성하는 석영의 연화점을 넘어 버린다. 이 온도는, 600 ℃ 내지 1050 ℃로 하는 것이 바람직하고, 800 ℃ 내지 1050 ℃로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 래디컬 퍼지 공정에 있어서의 금속 성분의 방출을 촉진시킬 수 있다.
래디컬 퍼지 공정에 있어서, 가스 공급시의 반응관(2) 내의 압력은, 931 ㎩(7 Torr) 이하로 설정된다. 이 압력이 931 Pa보다 높으면, 반응관(2)의 석영 중의 금속 오염의 방출이 행해지기 어렵게 된다. 이 압력은 13.3 ㎩(0.1 Torr) 내지 532 ㎩(4 Torr)로 하는 것이 바람직하고, 13.3 ㎩(0.1 Torr) 내지 133 ㎩(1 Torr)로 하는 것이 더욱 바람직하다. 이와 같이, 반응관(2) 내의 압력을 저압으로 함으로써, 래디컬 퍼지 공정에 있어서의 금속 성분의 방출을 촉진시킬 수 있다.
래디컬 퍼지 공정이 종료되면, 처리 가스 도입관(17)으로부터의 퍼지 처리 가스의 도입을 정지한다. 그리고, 반응관(2) 내를 배기하는 동시에, 도3의 (c)에 나타내는 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급한다. 이에 의해, 반응관(2) 내의 가스를 배기관(5)으로 배출한다(질소 퍼지 공정).
그리고, 히터(16)에 의해 반응관(2) 내를 소정의 온도, 예를 들어 도3의 (a)에 나타내는 바와 같이 400 ℃로 한다. 이와 동시에, 도3의 (c)에 나타내는 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급한다. 이에 의해, 도3의 (b)에 나타내는 바와 같이 반응관(2) 내의 압력을 대기압으로 복귀시킨다. 마지막으로, 보트 엘리베이터(128)에 의해 덮개(6)를 하강시킴으로써, 웨이퍼 보트(11)를 언로드한다(언로드 공정).
이상과 같은 처리에 의해, 반응관(2)의 내면이나 웨이퍼 보트(11)의 표면 등의 부생성물막 및 금속 오염 물질이 제거된다. 다음에, 새로운 로트의 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개(6) 상에 적재하고, 전술한 바와 같은 형태로 다시 성막 처리를 행한다.
<실험 1>
상기 제1 실시 형태의 실시예 PE11, PE12로서, 도1 및 도2에 나타내는 열처리 장치를 이용하여, 실시 형태에 기재된 조건을 기준으로 하여 성막 처리, 클리닝 처리 및 퍼지 처리를 행하여 반응관(2)을 준비하였다. 실시예 PE11, PE12에 있어서, 래디컬 퍼지 공정에서의 반응관(2) 내의 온도를, 각각 950 ℃, 850 ℃로 설정하였다. 또한, 비교예 CE11로서, 실시예 PE11과 동일한 조건으로 성막 처리 및 클 리닝 처리를 행하고, 그 후, 퍼지 처리 대신에 질소 퍼지만을 행하여 반응관(2)을 준비하였다. 이와 같이 하여 준비한 반응관(2) 내에 반도체 웨이퍼를 반입하고, 반응관(2) 내를 800 ℃로 승온함으로써 반도체 웨이퍼에 열처리를 실시하였다. 그 후, 반도체 웨이퍼를 반응관(2)으로부터 반입하여, 이 웨이퍼 표면 상의 철(Fe), 구리(Cu) 및 니켈(Ni)의 농도(atoms/㎠)를 측정하였다.
도4는 실험 1에 의해 얻어진, 실시예 PE11, PE12 및 비교예 CE11에 있어서의 반도체 웨이퍼 표면 상의 철, 구리 및 니켈의 농도를 나타내는 그래프이다. 도4에 나타내는 바와 같이, 퍼지 처리를 행하는 실시예에서는, 반도체 웨이퍼 상의 철, 구리 및 니켈의 농도가 대폭으로 감소하는 것을 확인할 수 있었다. 이 데이터는, 퍼지 처리에 의해 반응관(2)에 잔류하는 금속 성분이 대폭으로 감소하는 것을 의미한다.
래디컬 퍼지 공정에서의 반응관(2) 내의 온도에 관하여, 철, 구리에 대해서는 950 ℃, 니켈에 대해서는 850 ℃로 함으로써, 반도체 웨이퍼 표면 상의 금속의 농도를 보다 감소시킬 수 있었다. 래디컬 퍼지 공정에서의 반응관(2) 내의 온도는, 퍼지 처리 가스가 활성화하여 래디컬이 생성되는 온도 이상이면 좋다. 그러나, 대상이 되는 금속에 따라서 최적의 온도가 있으며, 예를 들어 특히 문제가 되는 금속의 종류에 따라서, 그 최적의 온도로 설정하는 것이 바람직하다.
<실험 2>
상기 제1 실시 형태의 실시예 PE13, PE14, PE15, PE16, PE17로서, 퍼지 처리 가스의 조성을 변경한 점을 제외하고 실시예 PE11과 동일한 조건으로 반응관(2)을 준비하는 동시에 반도체 웨이퍼에 열처리를 실시하였다. 열처리 후, 웨이퍼 표면 상의 철(Fe), 구리(Cu) 및 니켈(Ni)의 농도(atoms/㎠)를 측정하였다. 도5는 실험 2에 이용한, 제1 실시 형태에 관한 실시예 PE13 내지 PE17에 있어서의 금속 제거 가스(퍼지 처리 가스) 중의 조성 등을 나타내는 표이다.
도6은 실험 2에 의해 얻어진, 실시예 PE13 내지 PE17에 있어서의 반도체 웨이퍼 표면 상의 철, 구리, 니켈의 농도를 나타내는 그래프이다. 도6에 나타내는 바와 같이, 퍼지 처리 가스 중의 수소의 비율이 높을수록, 반도체 웨이퍼 상의 철, 구리 및 니켈의 농도가 저하되었다. 이것은, 수소의 비율이 높을수록, 금속 성분의 제거에 유효한 래디컬의 생성량이 증가하기 때문이라고 고려된다.
<제2 실시 형태>
다음에, 도1 및 도2에 나타내는 열처리 장치(1)에 있어서 실시되는 본 발명의 제2 실시 형태에 관한 장치 사용 방법에 대해 설명한다. 여기서는, 우선 반응관(2) 내에서 반도체 웨이퍼(W) 상에 실리콘 질화막을 형성한다. 다음에, 반응관(2) 내에 부착된, 실리콘 질화물을 주성분(50 ％ 이상을 의미함)으로 하는 부생성물막을 제거한다. 다음에, 반응관(2)의 내면 등에 존재하는 불소 오염 물질을 제거한다. 도7은 본 발명의 제2 실시 형태에 관한 성막 처리, 클리닝 처리 및 퍼지 처리의 레시피를 나타내는 도면이다.
성막 처리에서는, 도7에 나타내는 바와 같이 성막 공정에 있어서의 처리 온도를 760 ℃로 설정하는 것 및 성막 가스로서 DCS(SiH2Cl2)를 0.1 slm, 암모니 아(NH3)를 1 slm, 질소(N2)를 0.25 slm 공급하는 것을 제외하고, 제1 실시 형태와 동일한 조건 및 형태로 각 공정을 행한다.
성막 처리를 소정 횟수 행한 후, 클리닝 처리를 실행한다. 클리닝 처리에서는, 제1 실시 형태와 동일한 조건 및 형태로 각 공정을 행하고, 여기서 도7에 나타내는 바와 같이 클리닝 가스로서 불소(F2), 수소(H2) 및 질소(N2)를 각각 반응관(2) 내에 도입한다. 이때, 반응관(2) 등의 부재의 표면 상에 불소 성분이 흡착 및/또는 표면 내에 침입하여, 오염 물질로서 잔류한다. 이러한 불소 성분을 제거하기 위해, 계속해서 퍼지 처리를 실행한다. 따라서, 퍼지 처리에서는 반응관(2)의 내면 등에 존재하는 불소 오염 물질의 방출을 촉진시키는 조건이 사용된다.
퍼지 처리에 있어서, 우선 반응관(2) 내를 배기하는 동시에, 도7의 (c)에 나타내는 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급한다. 이에 의해, 반응관(2) 내의 가스를 배기관(5)으로 배출한다. 또한, 히터(16)에 의해 반응관(2) 내를 소정의 온도, 예를 들어 도7의 (a)에 나타내는 바와 같이 850 ℃로 한다. 또한, 반응관(2)을 소정의 압력, 예를 들어 도7의 (b)에 나타내는 바와 같이 46.55 ㎩(0.35 Torr)로 유지한다. 그리고, 이 조작을 반응관(2)이 소정의 압력 및 온도에서 안정될 때까지 행한다(안정화 공정).
반응관(2)이 소정의 압력 및 온도에서 안정되면, 퍼지 가스 공급관(18)으로부터의 질소의 공급을 정지한다. 그리고, 반응관(2)의 내면에 존재하는 불소 성분을 제거하기 위한 불소 제거 가스, 즉 퍼지 처리 가스로서 처리 가스 도입관(17)으 로부터 산소(O2), 수소(H2) 및 질소(N2)를 각각 반응관(2) 내로 도입한다. 여기서, 산소를 소정량, 예를 들어 도7의 (h)에 나타내는 바와 같이 1.7 slm과, 수소를 소정량, 예를 들어 도7의 (g)에 나타내는 바와 같이 1 slm과, 희석 가스로서의 질소를 소정량, 예를 들어 도7의 (c)에 나타내는 바와 같이 0.05 slm을 공급한다.
퍼지 처리 가스는 반응관(2) 내에서 가열되어, 퍼지 처리 가스의 산소 및 수소가 활성화되어, 래디컬[산소 활성종(O*), 수산기 활성종(OH*), 수소 활성종(H*)]이 생성된다. 이 생성된 래디컬에 의해, 반응관(2) 등의 부재의 표면 상 및 표면 중에 존재하는 불소 성분이 확산 방출되어, 배기 가스의 흐름을 타고 반응관(2) 외부로 배출된다. 이에 의해, 성막 처리 중에 있어서의 반응관(2)으로부터의 오염 물질인 불소의 확산을 억제하여, 형성되는 막에 있어서의 불소 오염 등의 오염을 저감할 수 있다(래디컬 퍼지 공정).
또한, 래디컬 퍼지 공정에 있어서, 퍼지 처리 가스의 공급과 정지를 복수회 반복할 수 있다. 이때, 반응관(2) 내의 배기는 계속되므로, 퍼지 처리 가스의 공급과 정지에 수반하여 압력의 변동이 발생되어, 이에 의해 반응관(2) 등의 부재의 표면 중에 존재하는 불소 성분을 보다 확실하게 방출시킬 수 있다.
제1 실시 형태와 마찬가지로, 퍼지 처리 가스에 있어서의 수소 및 산소의 합계 유량 및 비율은 큰 것이 바람직하고, 이에 의해 보다 효율적으로 래디컬을 발생시킬 수 있다. 또한, 수소와 산소의 합계 유량에 대해 수소의 유량은 1 ％ 내지 99 ％, 바람직하게는 30 ％ 내지 70 ％, 보다 바람직하게는 50 ％ 이상으로 설정된 다. 이러한 조건에서 퍼지 처리를 행함으로써, 반응관(2)의 내면에 존재하는 불소 성분을 제거하는 효과를 향상시킬 수 있다.
래디컬 퍼지 공정에 있어서, 반응관(2) 내의 온도는 300 ℃ 내지 1050 ℃로 설정된다. 이 온도가 300 ℃보다 낮으면, 반응관(2) 등의 부재의 표면 중에 존재하는 불소 성분의 방출(확산)이 행해지기 어렵게 된다. 1050 ℃보다 고온이면, 반응관(2)을 형성하는 석영의 연화점을 넘어 버린다. 불소 오염물의 제거를 금속 오염물의 제거와 함께 행하는 경우, 래디컬 퍼지 공정의 처리 온도의 금속 오염물의 제거에 맞추는 것이 바람직하다.
한편, 금속 오염물의 제거를 고려할 필요가 없는 경우, 불소 오염물의 제거는 보다 낮은 온도에서 행하는 것이 가능하다. 이로 인해, 클리닝 공정이나 성막 공정의 온도에 대한 래디컬 퍼지 공정의 온도의 차를 작게 함으로써, 처리 속도나 장치 부하에 관하여 개선할 수 있다. 이러한 관점에서, 금속 오염물의 제거를 고려할 필요가 없는 경우, 래디컬 퍼지 공정에 있어서 반응관(2) 내의 온도는, 300 ℃ 내지 800 ℃로 하는 것이 바람직하고, 400 ℃ 내지 600 ℃로 하는 것이 더욱 바람직하다.
래디컬 퍼지 공정에 있어서, 가스 공급시의 반응관(2) 내의 압력은, 53200 ㎩(400 Torr) 이하로 설정된다. 이 압력이 53200 ㎩보다 높으면, 반응관(2)의 석영 중의 금속 오염의 방출이 행해지기 어렵게 된다. 그러나, 이 압력은 성막 공정의 압력에 대해 월등하게 높은 것은 바람직하지 않다. 이로 인해, 이 압력은 13.3 ㎩(0.1 Torr) 내지 532 ㎩(4 Torr)로 하는 것이 바람직하고, 13.3 ㎩(0.1 Torr) 내 지 133 ㎩(1 Torr)로 하는 것이 더욱 바람직하다. 이와 같이, 반응관(2) 내의 압력을 저압으로 함으로써, 래디컬 퍼지 공정에 있어서의 불소 성분의 방출을 촉진시킬 수 있다.
래디컬 퍼지 공정이 종료되면, 처리 가스 도입관(17)으로부터의 퍼지 처리 가스의 도입을 정지한다. 그리고, 반응관(2) 내를 배기하는 동시에, 도7의 (c)에 나타내는 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급한다. 이에 의해, 반응관(2) 내의 가스를 배기관(5)으로 배출한다(질소 퍼지 공정).
그리고, 히터(16)에 의해, 반응관(2) 내를 소정의 온도, 예를 들어 도7의 (a)에 나타내는 바와 같이 400 ℃로 한다. 이와 동시에, 도7의 (c)에 나타내는 바와 같이 퍼지 가스 공급관(18)으로부터 반응관(2) 내로 소정량의 질소를 공급한다. 이에 의해, 도7의 (b)에 나타내는 바와 같이 반응관(2) 내의 압력을 대기압으로 복귀시킨다. 마지막으로, 보트 엘리베이터(128)에 의해 덮개(6)를 하강시킴으로써, 웨이퍼 보트(11)를 언로드한다(언로드 공정).
이상과 같은 처리에 의해, 반응관(2)의 내면이나 웨이퍼 보트(11)의 표면 등의 부생성물막 및 불소 오염 물질이 제거된다. 다음에, 새로운 로트의 반도체 웨이퍼(W)가 수용된 웨이퍼 보트(11)를 덮개(6) 상에 적재하고, 전술한 바와 같은 형태로 다시 성막 처리를 행한다.
<실험 3>
상기 제2 실시 형태의 실시예 PE21, PE22, PE23으로서, 도1 및 도2에 나타내 는 열처리 장치를 이용하여, 실시 형태에 기재된 조건을 기준으로 하여 성막 처리, 클리닝 처리 및 퍼지 처리를 행하여 반응관(2)을 준비하였다. 실시예 PE21, PE22, PE23에 있어서, 불소 제거 가스(퍼지 처리 가스)의 조성을 변경하는 동시에 래디컬 퍼지 공정의 시간을 다른 값으로 설정하였다. 또한, 비교예 CE21로서, 실시예 PE21과 동일한 조건으로 성막 처리 및 클리닝 처리를 행하고, 그 후, 퍼지 처리 대신에 질소 퍼지만을 행하여 반응관(2)을 준비하였다. 도8은 실험 3에 이용한, 제2 실시 형태에 관한 실시예 PE21 내지 PE23 및 비교예 CE21에 있어서의 퍼지 처리 조건을 나타내는 표이다. 이와 같이 하여 준비한 반응관(2) 내에 반도체 웨이퍼를 반입하여, 실시 형태에 기재된 조건을 기준으로 하여 성막 처리를 행하고, 반도체 웨이퍼 상에 실리콘 질화막을 성막하였다. 그 후, 반도체 웨이퍼를 반응관(2)으로부터 반입하여, 이 실리콘 질화막 중의 불소의 농도(atoms/㎠)를 측정하였다.
도9는 실험 3에 의해 얻어진, 실시예 PE21 내지 PE23 및 비교예 CE21에 있어서의 실리콘 질화막 중의 불소의 농도를 나타내는 그래프이다. 도9에 나타내는 바와 같이, 퍼지 처리를 행하는 실시예에서는, 실리콘 질화막 중의 불소의 농도가 대폭으로 감소하는 것을 확인할 수 있었다. 이 데이터는, 퍼지 처리에 의해 반응관(2)에 잔류하는 불소 성분이 대폭으로 감소하는 것을 의미한다.
<귀결 및 변경예>
이상 설명한 바와 같이, 상기 제1 실시 형태에 따르면, 클리닝 처리 후에 퍼지 처리를 행하여, 반응관(2)의 내부에 존재하는 금속 오염 물질 제거한다. 이에 의해, 성막 처리 중에 있어서의 반응관(2)으로부터의 금속 오염 물질의 확산을 억 제하여, 형성되는 막에 있어서의 금속 오염 등의 오염을 저감할 수 있다. 또한, 상기 제2 실시 형태에 따르면, 클리닝 처리 후에 퍼지 처리를 행하여, 반응관(2)의 내부에 존재하는 불소 오염 물질 제거한다. 이에 의해, 성막 처리 중에 있어서의 반응관(2)으로부터의 불소 오염 물질의 확산을 억제하여, 형성되는 막에 있어서의 불소 오염 등의 오염을 저감할 수 있다.
상기 제1 실시 형태에서는, 퍼지 처리에 의해 제거 가능한 금속 오염 물질로서, 철, 구리, 니켈이 예시된다. 이 점에 관하여, 퍼지 처리에 의해, 다른 금속 오염 물질, 예를 들어 알루미늄(Al), 코발트(Co), 나트륨(Na), 칼슘(Ca)도 제거 가능하다.
상기 제1 및 제2 실시 형태에서는, 퍼지 처리 가스(금속 제거 가스 혹은 불소 제거 가스)로서, 산소와 수소와 질소의 혼합 가스를 이용하고 있다. 그러나, 퍼지 처리 가스는, 활성화에 의해 래디컬을 생성하여 반응관의 내면 등으로부터 금속 혹은 불소를 제거할 수 있는 것이면, 적절하게 조성을 설정할 수 있다. 예를 들어, 산소와 수소의 혼합 가스를 사용해도 좋고, 산소를 원소로서 포함하는 가스와 수소를 원소로서 포함하는 가스의 다른 조합을 사용할 수도 있다.
상기 제1 및 제2 실시 형태에서는, 클리닝 가스 및 퍼지 처리 가스는 소정의 온도로 가열된 반응관(2) 내로 공급되어 활성화된다. 이 대신에, 예를 들어 반응관(2) 외부에서 필요한 처리 가스 도입관(17)에 활성화 기구(GAM)(도1 참조)를 배치하여, 클리닝 가스 및/또는 퍼지 처리 가스를 반응관(2) 내에 활성화하면서 공급해도 좋다. 이 경우, 클리닝 공정 및 래디컬 퍼지 공정에 있어서의 반응관(2) 내 의 온도를 낮게 할 수 있다. 또한, 각 활성화 기구(GAM)는 열, 플라즈마, 광, 촉매로 이루어지는 군으로부터 선택된 하나 이상의 매체를 이용할 수 있다.
상기 제1 및 제2 실시 형태에서는, 클리닝 처리에 이어서 퍼지 처리를 행하고 있지만, 퍼지 처리는 반응관(2)의 내면 등으로부터 오염 물질을 제거할 수 있는 상태이면, 클리닝으로부터 독립하여 행할 수 있다. 예를 들어, 이 퍼지 처리를, 성막 처리를 행하기 전의 전처리로서 행할 수도 있다. 또한, 실시 형태에서는, 복수회의 성막 처리를 행한 후에 클리닝 처리 및 퍼지 처리를 행하고 있지만, 성막 처리에 이어서 클리닝 처리 및 퍼지 처리를 매회 행해도 좋다. 이 경우, 반응관(2) 내부가 매회 청정화되어, 형성되는 박막으로의 오염 물질의 혼입을 더욱 억제할 수 있다.
상기 제1 및 제2 실시 형태에서는, 반도체 웨이퍼(W) 상에 실리콘 질화막을 형성할 때에 반응관(2)의 내부에 부착된 실리콘 질화물을 주성분으로 하는 부생성물막을 제거한다. 이 대신에, 본 발명은 반도체 웨이퍼(W) 상에 다른 실리콘 함유 절연막(예를 들어, 실리콘 산화막 혹은 실리콘 산질화막)을 형성할 때에 반응관(2)의 내부에 부착된 부생성물막을 제거하는 경우에도 적용할 수 있다. 이 경우, 실리콘 산화막 혹은 실리콘 산질화막을 형성하기 위해, 실리콘 함유 가스를 포함하는 제1 성막 가스와, 산화 가스 혹은 산질화 가스를 포함하는 제2 성막 가스를 공급할 수 있다. 또한 본 발명은, 반도체 웨이퍼(W) 상에 폴리실리콘막을 형성하는 처리에도 적용할 수 있다. 어떠한 경우도, 부생성물막은 성막 처리에서 사용되는 성막 가스에 유래하는 물질을 주성분으로서 포함하게 된다.
상기 제1 및 제2 실시 형태에서는, 클리닝 가스로서, 불소와 수소 가스와 희석 가스로서의 질소 가스와의 혼합 가스가 사용된다. 그러나, 클리닝 가스는, 성막 처리에 의해 부착된 부생성물막을 제거 가능한 가스이면 다른 가스라도 좋다. 또한, 희석 가스를 포함시킴으로써 처리 시간의 설정이 용이해지므로, 희석 가스를 포함시키는 것이 바람직하다. 그러나, 클리닝 가스는 희석 가스를 포함하지 않아도 좋다. 희석 가스는, 불활성 가스인 것이 바람직하고, 질소 가스 외에, 예를 들어 헬륨 가스(He), 네온 가스(Ne), 아르곤 가스(Ar)를 사용할 수 있다.
상기 실시 형태에서는, 가스의 종류마다 처리 가스 도입관(17)이 배치된다. 대신에, 예를 들어 처리 공정의 종류마다 처리 가스 도입관(17)을 설치해도 좋다. 또한, 복수개로부터 동일한 가스가 도입되도록, 반응관(2)의 하단 근방의 측면에, 복수개의 처리 가스 도입관(17)이 삽입 관통되어 있어도 좋다. 이 경우, 복수개의 처리 가스 도입관(17)으로부터 반응관(2) 내로 처리 가스가 공급되어, 반응관(2) 내로 처리 가스를 보다 균일하게 도입할 수 있다.
본 제1 및 제2 실시 형태에서는, 열처리 장치로서, 단관 구조의 뱃치(batch)식 열처리 장치가 사용된다. 대신에, 본 발명은 예를 들어, 반응관이 내관과 외관으로 구성된 이중관 구조의 뱃치식 종형 열처리 장치에 적용할 수 있다. 또한 본 발명은, 매엽식(枚葉式) 열처리 장치에 적용할 수도 있다. 피처리 기판은 반도체 웨이퍼(W)에 한정되는 것은 아니며, 예를 들어 LCD용 글래스 기판이라도 좋다.
열처리 장치의 제어부(100)는 전용의 시스템에 의존하지 않고, 통상의 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들어, 범용 컴퓨터에 상술한 처리를 실행하기 위한 프로그램을 저장한 기록 매체(가요성 디스크, CD-ROM 등)로부터 당해 프로그램을 설치함으로써, 상술한 처리를 실행하는 제어부(100)를 구성할 수 있다.
이들 프로그램을 공급하기 위한 수단은 임의이다. 프로그램은 상술한 바와 같이 소정의 기록 매체를 통해 공급할 수 있는 것 외에, 예를 들어 통신 회선, 통신 네트워크, 통신 시스템 등을 통해 공급해도 좋다. 이 경우, 예를 들어 통신 네트워크의 게시판(BBS)에 당해 프로그램을 게시하고, 이것을 네트워크를 통해 반송파에 중첩하여 제공해도 좋다. 그리고, 이와 같이 제공된 프로그램을 기동하여, OS의 제어하에서 다른 어플리케이션 프로그램과 마찬가지로 실행함으로써, 상술한 처리를 실행할 수 있다.
추가적인 이점 및 변경들은 해당 기술 분야의 숙련자들에게 용이하게 발생할 것이다. 따라서, 보다 넓은 관점에서의 본 발명은 본 명세서에 도시되고 설명된 특정 설명 및 대표적인 실시예로 한정되지 않는다. 따라서, 첨부된 청구범위 및 그와 균등한 것에 의해 한정된 바와 같은 일반적인 본 발명의 개념의 기술 사상 또는 범위를 벗어나지 않고 다양한 변경들이 이루어질 수도 있다.
도1은 본 발명의 실시 형태에 관한 종형 열처리 장치를 도시하는 도면.
도2는 도1에 도시하는 장치의 제어부의 구성을 나타내는 도면.
도3은 본 발명의 제1 실시 형태에 관한 성막 처리, 클리닝 처리 및 퍼지 처리의 레시피를 나타내는 도면.
도4는 실험 1에 의해 얻어진, 제1 실시 형태에 관한 실시예 PE11, PE12 및 비교예 CE11에 있어서의 반도체 웨이퍼 표면 상의 철, 구리, 니켈의 농도를 나타내는 그래프.
도5는 실험 2에 이용한, 제1 실시 형태에 관한 실시예 PE13 내지 PE17에 있어서의 금속 제거 가스(퍼지 처리 가스) 중의 조성 등을 나타내는 표.
도6은 실험 2에 의해 얻어진, 실시예 PE13 내지 PE17에 있어서의 반도체 웨이퍼 표면 상의 철, 구리, 니켈의 농도를 나타내는 그래프.
도7은 본 발명의 제2 실시 형태에 관한 성막 처리, 클리닝 처리 및 퍼지 처리의 레시피를 나타내는 도면.
도8은 실험 3에 이용한, 제2 실시 형태에 관한 실시예 PE21 내지 PE23 및 비교예 CE21에 있어서의 퍼지 처리 조건을 나타내는 표.
도9는 실험 3에 의해 얻어진, 실시예 PE21 내지 PE23 및 비교예 CE21에 있어서의 실리콘 질화막 중의 불소의 농도를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
1 : 열처리 장치, 2 : 반응관, 6 : 덮개, 7 : 보온통, 8, 16 : 히터, 9 : 지 지체, 10 : 회전 테이블, 11 : 웨이퍼 보트, 12 : 회전 지지 기둥, 17 : 처리 가스 도입관, 100 : 제어부, 121 : 조작 패널, 122 : 온도 센서, 124 : 히터 제어부, 125 : MFC 제어부, 128 : 보트 엘리베이터

Claims (20)

  1. 반도체 처리용 성막 장치의 사용 방법이며,
    상기 성막 장치의 반응실을, 제품용 피처리 기판을 수납하지 않는 아이들 상태로 설정하는 공정과,
    다음에, 상기 반응실의 내면 중에 존재하는 오염 물질을 제거하는 퍼지 처리를 행하는 공정을 구비하고,
    여기서 산소 및 수소를 원소로서 포함하는 퍼지 처리 가스를 활성화함으로써 얻어지는 래디컬을 상기 반응실의 내면에 대해 작용시키는 반도체 처리용 성막 장치의 사용 방법.
  2. 제1항에 있어서, 상기 퍼지 처리는, 상기 반응실 내를 배기하면서 상기 반응실 내에 상기 퍼지 처리 가스를 공급하는 동시에, 상기 반응실 내를 상기 퍼지 처리 가스가 활성화하는 온도 및 압력으로 설정하는 반도체 처리용 성막 장치의 사용 방법.
  3. 제1항에 있어서, 상기 퍼지 처리는, 상기 반응실 외부에서 상기 퍼지 처리 가스를 활성화하는 반도체 처리용 성막 장치의 사용 방법.
  4. 제1항에 있어서, 상기 퍼지 처리 가스의 활성화는, 열, 플라즈마, 광, 촉매 로 이루어지는 군으로부터 선택된 하나 이상의 매체를 이용하는 반도체 처리용 성막 장치의 사용 방법.
  5. 제1항에 있어서, 상기 아이들 상태로 설정하는 공정과 상기 퍼지 처리를 행하는 공정 사이에서, 상기 반응실의 상기 내면으로부터 부생성물막을 상기 퍼지 처리 가스와는 다른 클리닝 가스에 의해 제거하는 클리닝 처리를 행하는 공정을 더 구비하는 반도체 처리용 성막 장치의 사용 방법.
  6. 제5항에 있어서, 상기 클리닝 처리는, 상기 반응실 내를 배기하면서 상기 반응실 내로 상기 클리닝 가스를 공급하는 동시에, 상기 반응실 내를 상기 클리닝 가스가 활성화하는 온도 및 압력으로 설정하는 반도체 처리용 성막 장치의 사용 방법.
  7. 제5항에 있어서, 상기 부생성물막은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 및 폴리실리콘으로 이루어지는 군으로부터 선택된 물질을 주성분으로서 포함하고, 상기 클리닝 가스는 할로겐과 수소를 원소로서 포함하는 반도체 처리용 성막 장치의 사용 방법.
  8. 제7항에 있어서, 상기 아이들 상태로 설정하는 공정 전에, 상기 반응실 내에서 피처리 기판 상에 CVD에 의해 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 및 폴리실리콘으로 이루어지는 군으로부터 선택된 물질의 막을 형성하는 성막 처리를 행하는 공정을 더 구비하고, 상기 부생성물막은, 상기 성막 처리에서 사용되는 성막 가스에 유래하는 물질을 주성분으로서 포함하는 반도체 처리용 성막 장치의 사용 방법.
  9. 제1항에 있어서, 상기 퍼지 처리 가스는, 산소 가스와 수소 가스를 구비하고, 산소 가스와 수소 가스의 총 유량에 대한 수소 가스의 유량의 비율은 30 ％ 내지 70 ％로 설정되는 반도체 처리용 성막 장치의 사용 방법.
  10. 제9항에 있어서, 상기 산소 가스와 수소 가스의 총 유량에 대한 수소 가스의 유량의 비율은 50 ％ 이상으로 설정되는 반도체 처리용 성막 장치의 사용 방법.
  11. 제1항에 있어서, 상기 오염 물질은 금속을 원소로서 포함하고, 상기 퍼지 처리는 상기 오염 물질인 금속을 제거하도록 조건이 설정되는 반도체 처리용 성막 장치의 사용 방법.
  12. 제11항에 있어서, 상기 오염 물질은, 철, 구리, 니켈, 알루미늄, 코발트, 나트륨 및 칼슘으로 이루어지는 군으로부터 선택된 하나 이상의 금속을 구비하는 반도체 처리용 성막 장치의 사용 방법.
  13. 제7항에 있어서, 상기 클리닝 가스는 불소를 원소로서 포함하는 반도체 처리용 성막 장치의 사용 방법.
  14. 제13항에 있어서, 상기 오염 물질은 상기 클리닝 가스에 유래하는 불소를 원소로서 포함하고, 상기 퍼지 처리는 상기 오염 물질인 불소를 제거하도록 조건이 설정되는 반도체 처리용 성막 장치의 사용 방법.
  15. 제2항에 있어서, 상기 퍼지 처리에 있어서 상기 반응실 내의 온도는 400 ℃ 내지 1050 ℃로 설정되는 반도체 처리용 성막 장치의 사용 방법.
  16. 제2항에 있어서, 상기 퍼지 처리에 있어서 상기 반응실 내의 압력은 13.3 ㎩ 내지 931 ㎩로 설정되는 반도체 처리용 성막 장치의 사용 방법.
  17. 제1항에 있어서, 상기 반응실의 상기 내면은 석영, 탄화규소로 이루어지는 군으로부터 선택된 재료를 주성분으로 하는 반도체 처리용 성막 장치의 사용 방법.
  18. 반도체 처리용 성막 장치이며,
    피처리 기판을 수용하는 반응실과,
    상기 반응실 내를 배기하는 배기계와,
    상기 반응실 내에, 상기 피처리 기판 상에 막을 형성하기 위한 성막 가스를 공급하는 성막 가스 공급계와,
    상기 반응실 내에, 상기 성막 가스에 유래하는 부생성물막을 상기 반응실의 내면으로부터 제거하기 위한 클리닝 가스를 공급하는 클리닝 가스 공급계와,
    상기 반응실 내에, 상기 반응실의 상기 내면으로부터 오염 물질을 제거하기 위한 퍼지 처리 가스를 공급하는 퍼지 처리 가스 공급계와,
    상기 장치의 동작을 제어하는 제어부를 구비하고,
    상기 퍼지 처리 가스는 산소 및 수소를 원소로서 포함하고,
    상기 제어부는, 상기 성막 장치의 반응실을, 제품용 피처리 기판을 수납하지 않는 아이들 상태로 설정하는 공정과,
    다음에, 상기 반응실의 내면 중에 존재하는 오염 물질을 제거하는 퍼지 처리를 행하는 공정을 실행하고, 여기서 상기 퍼지 처리 가스를 활성화함으로써 얻어지는 래디컬을 상기 반응실의 내면에 대해 작용시키는 반도체 처리용 성막 장치.
  19. 제18항에 있어서, 상기 제어부는 상기 아이들 상태로 설정하는 공정과 상기 퍼지 처리를 행하는 공정 사이에서, 상기 반응실의 상기 내면으로부터 부생성물막을 상기 클리닝 가스에 의해 제거하는 클리닝 처리를 행하는 공정을 실행하는 반도체 처리용 성막 장치.
  20. 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
    상기 프로그램 지령은, 프로세서에 의해 실행될 때, 반도체 처리용 성막 장치에,
    상기 성막 장치의 반응실을, 제품용 피처리 기판을 수납하지 않는 아이들 상태로 설정하는 공정과,
    다음에, 상기 반응실의 내면 중에 존재하는 오염 물질을 제거하는 퍼지 처리를 행하는 공정을 실행시키고, 여기서 산소 및 수소를 원소로서 포함하는 퍼지 처리 가스를 활성화함으로써 얻어지는 래디컬을 상기 반응실의 내면에 대해 작용시키는 컴퓨터로 판독 가능한 매체.
KR1020080043927A 2007-05-14 2008-05-13 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로판독 가능한 매체 KR101139078B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007128149A JP5554469B2 (ja) 2007-05-14 2007-05-14 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JPJP-P-2007-00128534 2007-05-14
JP2007128534A JP2008283148A (ja) 2007-05-14 2007-05-14 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JPJP-P-2007-00128149 2007-05-14

Publications (2)

Publication Number Publication Date
KR20080100784A true KR20080100784A (ko) 2008-11-19
KR101139078B1 KR101139078B1 (ko) 2012-04-30

Family

ID=40026239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080043927A KR101139078B1 (ko) 2007-05-14 2008-05-13 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로판독 가능한 매체

Country Status (3)

Country Link
US (1) US8080109B2 (ko)
KR (1) KR101139078B1 (ko)
TW (1) TWI424105B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101285211B1 (ko) * 2009-01-27 2013-07-11 도쿄엘렉트론가부시키가이샤 성막 장치와 그 사용 방법 및, 그 방법을 실행시키는 컴퓨터로 판독가능한 매체
KR20190006050A (ko) * 2019-01-08 2019-01-16 주성엔지니어링(주) 기판 처리 장치 및 이를 이용한 기판 처리 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
WO2011001394A2 (en) * 2009-07-02 2011-01-06 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method of removing residual fluorine from deposition chamber
US9349617B2 (en) * 2013-11-22 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for wafer cleaning
JP6779165B2 (ja) * 2017-03-29 2020-11-04 東京エレクトロン株式会社 金属汚染防止方法及び成膜装置
CN109585267B (zh) * 2017-09-29 2023-12-01 住友电气工业株式会社 氮化硅膜的形成方法
CN118471789A (zh) * 2018-11-16 2024-08-09 玛特森技术公司 腔室上光以通过减少化学成分改善刻蚀均匀性
JP7418309B2 (ja) * 2020-09-16 2024-01-19 東京エレクトロン株式会社 プラズマパージ方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2746448B2 (ja) 1990-02-07 1998-05-06 セントラル硝子株式会社 混合ガス組成物
US6569257B1 (en) * 2000-11-09 2003-05-27 Applied Materials Inc. Method for cleaning a process chamber
US6767836B2 (en) * 2002-09-04 2004-07-27 Asm Japan K.K. Method of cleaning a CVD reaction chamber using an active oxygen species
US7097716B2 (en) * 2002-10-17 2006-08-29 Applied Materials, Inc. Method for performing fluorocarbon chamber cleaning to eliminate fluorine memory effect
JP4430918B2 (ja) * 2003-03-25 2010-03-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法及び薄膜形成方法
KR101082921B1 (ko) 2004-06-03 2011-11-11 삼성전자주식회사 반도체 소자의 실리콘 산화막 형성 방법
JP2007142354A (ja) 2005-10-20 2007-06-07 Tokyo Electron Ltd 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
US7494943B2 (en) 2005-10-20 2009-02-24 Tokyo Electron Limited Method for using film formation apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101285211B1 (ko) * 2009-01-27 2013-07-11 도쿄엘렉트론가부시키가이샤 성막 장치와 그 사용 방법 및, 그 방법을 실행시키는 컴퓨터로 판독가능한 매체
KR20190006050A (ko) * 2019-01-08 2019-01-16 주성엔지니어링(주) 기판 처리 장치 및 이를 이용한 기판 처리 방법

Also Published As

Publication number Publication date
US8080109B2 (en) 2011-12-20
TWI424105B (zh) 2014-01-21
US20080282976A1 (en) 2008-11-20
KR101139078B1 (ko) 2012-04-30
TW200907122A (en) 2009-02-16

Similar Documents

Publication Publication Date Title
KR101139078B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로판독 가능한 매체
KR101133341B1 (ko) 성막 장치와 그 사용 방법
US7938080B2 (en) Method for using film formation apparatus
US7637268B2 (en) Film formation method and apparatus for semiconductor process
JP2006278497A (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
KR100948985B1 (ko) 반도체 처리용 성막 장치, 그 사용 방법 및 컴퓨터로 판독가능한 매체
US7691445B2 (en) Film formation apparatus and method of using the same
JP5554469B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
KR20060053275A (ko) 박막 형성 장치의 세정 방법, 박막 형성 장치 및 프로그램
US7368384B2 (en) Film formation apparatus and method of using the same
JP2008283148A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
US7470637B2 (en) Film formation apparatus and method of using the same
JP5571233B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JP4312198B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成装置及びプログラム
JP2010050270A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP5546994B2 (ja) 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 8