[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080092728A - Semiconductor package having a recess in a printed circuit board and method of fabricating the same - Google Patents

Semiconductor package having a recess in a printed circuit board and method of fabricating the same Download PDF

Info

Publication number
KR20080092728A
KR20080092728A KR1020070036479A KR20070036479A KR20080092728A KR 20080092728 A KR20080092728 A KR 20080092728A KR 1020070036479 A KR1020070036479 A KR 1020070036479A KR 20070036479 A KR20070036479 A KR 20070036479A KR 20080092728 A KR20080092728 A KR 20080092728A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
recess
circuit board
electrically connected
printed circuit
Prior art date
Application number
KR1020070036479A
Other languages
Korean (ko)
Inventor
서장미
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070036479A priority Critical patent/KR20080092728A/en
Publication of KR20080092728A publication Critical patent/KR20080092728A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

A semiconductor package having a recess unit on a printed circuit board and a method for manufacturing the same are provided to obtain a thin semiconductor package by inserting a semiconductor chip into the recess unit of the printed circuit board. A printed circuit board(110) has a recess unit(114) and a first bonding pad(115). The recess unit is arranged on a surface of a body(112). The first bonding pad is arranged adjacent to the recess unit. A semiconductor chip(122) is inserted into the recess unit. The semiconductor chip has a second bonding pad(126). A wire(130) electrically connects to the first and second bonding pads. A first conductive pad(116) is arranged on a surface of the body around the recess unit to be separated from the first bonding pad. The first conductive pad is electrically connected to the outside. The second bonding pad is arranged along an edge of the semiconductor chip. The second bonding pad has a rearranged pattern so that the semiconductor chip is arranged on a central region of the semiconductor chip. A second conductive pad(124) is electrically connected to the outside.

Description

인쇄 회로 기판에 리세스부를 갖는 반도체 패키지 및 그 제조 방법{Semiconductor package having a recess in a printed circuit board and method of fabricating the same}Semi-conductor package having a recess in a printed circuit board and method of fabricating the same

도 1은 종래 기술에 의한 BGA(Ball Grid Package) 패키지를 설명하기 위한 단면도이다. 1 is a cross-sectional view illustrating a ball grid package (BGA) package according to the prior art.

도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다. 2 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.3 is a cross-sectional view of a semiconductor package in accordance with another embodiment of the present invention.

도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.4A through 4C are cross-sectional views illustrating a method of manufacturing a semiconductor package in accordance with an embodiment of the present invention.

도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다. 5A and 5B are cross-sectional views illustrating a method of manufacturing a semiconductor package in accordance with another embodiment of the present invention.

본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 인쇄 회로 기판에 리세스부를 갖는 반도체 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a method for manufacturing the same, and more particularly, to a semiconductor package having a recess in a printed circuit board and a method for manufacturing the same.

반도체 패키지는 반도체 칩의 입출력을 외부와 전기적으로 연결시키는 기능과 상기 반도체 칩을 물리적으로 보호하는 기능을 한다. 상기 반도체 칩에 형성되는 디램(DRAM) 소자 또는 플래쉬 메모리 소자와 같은 반도체 소자는 외부에 노출된 채로 사용되지 않고, 패키징(packaging)되어 사용된다. 즉, 상기 반도체 칩은 외부의 환경으로부터의 영향을 배제시키기 위하여 어셈블리 공정을 통하여 밀봉된다(encapsulate). 구체적으로, 상기 반도체 칩은 인쇄 회로 기판과 같은 회로 기판에 부착되며, 다수의 와이어들(wires)들을 통하여 상기 회로 기판과 전기적으로 접속된다. 이에 더하여, 상기 반도체 칩과 상기 회로 기판을 외부 환경으로부터 보호하기 위하여 봉지된다. The semiconductor package has a function of electrically connecting the input / output of the semiconductor chip with the outside and a function of physically protecting the semiconductor chip. A semiconductor device, such as a DRAM device or a flash memory device, formed on the semiconductor chip is not used while being exposed to the outside, but is packaged and used. That is, the semiconductor chip is encapsulated through an assembly process to exclude the influence from the external environment. Specifically, the semiconductor chip is attached to a circuit board, such as a printed circuit board, and is electrically connected to the circuit board through a plurality of wires. In addition, the semiconductor chip and the circuit board are encapsulated to protect the external environment.

최근 전자산업이 발전함에 따라 반도체 패키지는 소형화, 경량화, 제조비용의 절감에 목표를 두고 다양한 방법으로 발전해 가고 있는 추세이다. 또한, 그 응용 분야가 디지털 화상기기, MP3 플레이어, 모바일 폰(mobile phone) 및 대용량 저장수단 등으로 확장됨에 따라 다양한 종류의 패키지가 등장하고 있다. 이러한 반도체 패키지 중 하나가 BGA(Ball Grid Array) 패키지 등이다. With the recent development of the electronics industry, semiconductor packages are being developed in various ways with the goal of miniaturization, light weight, and reduction of manufacturing cost. In addition, various types of packages are emerging as the application fields are extended to digital image devices, MP3 players, mobile phones, and mass storage means. One such semiconductor package is a ball grid array (BGA) package.

도 1은 종래 기술에 의한 BGA(Ball Grid Package) 패키지를 설명하기 위한 단면도이다. 1 is a cross-sectional view illustrating a ball grid package (BGA) package according to the prior art.

상기 BGA 패키지는 인쇄 회로 기판(printed circuit board; 10) 상에 접착 부재(18)에 의해 접착된 반도체 칩(14)을 포함할 수 있다. 그리고 상기 반도체 칩(14)의 활성면 상에 배치된 본딩 패드(16)와 상기 인쇄 회로 기판(10)의 본딩 패드(12)를 연결하는 와이어(20)에 의해 상기 반도체 칩(14)은 상기 인쇄 회로 기 판(10)과 전기적으로 연결될 수 있다. 또한, 상기 인쇄 회로 기판(10)의 저면에 외부와 전기적으로 연결하기 위한 솔더 볼(24)이 배치될 수 있다. 상기 반도체 칩(14)과 상기 와이어(20)의 보호를 위하여 상기 반도체 칩(14)과 상기 와이어(20)들을 밀봉하는 봉지 부재(22)가 배치된다.The BGA package may include a semiconductor chip 14 bonded by an adhesive member 18 on a printed circuit board 10. In addition, the semiconductor chip 14 may be formed by a wire 20 connecting the bonding pad 16 disposed on the active surface of the semiconductor chip 14 and the bonding pad 12 of the printed circuit board 10. It may be electrically connected to the printed circuit board 10. In addition, a solder ball 24 may be disposed on the bottom surface of the printed circuit board 10 to electrically connect with the outside. An encapsulation member 22 for sealing the semiconductor chip 14 and the wires 20 is disposed to protect the semiconductor chip 14 and the wires 20.

상기 BGA 패키지는 상기 인쇄 회로 기판(10)에 상기 반도체 칩(14)을 적층하는 구조를 갖는다. 상기 반도체 칩(14)은 후면 그라인딩(grinding) 공정을 거쳐 얇은 두께를 갖도록 할 수 있으나, 상기 반도체 칩(14)은 휨 결함(warpage defect)의 발생으로 인하여 얇은 두께를 갖는데 한계를 갖는다. 이는, 상기 BGA 패키지와 같은 반도체 패키지가 소형화되는데 있어 장애로 작용하고 있다. The BGA package has a structure in which the semiconductor chip 14 is stacked on the printed circuit board 10. The semiconductor chip 14 may have a thin thickness through a back grinding process, but the semiconductor chip 14 has a limitation in having a thin thickness due to the occurrence of warpage defects. This is an obstacle to miniaturization of a semiconductor package such as the BGA package.

본 발명이 이루고자 하는 기술적 과제는 소형화된 사이즈를 갖는 반도체 패키지를 제공함에 있다.An object of the present invention is to provide a semiconductor package having a miniaturized size.

본 발명이 이루고자 하는 다른 기술적 과제는 소형화된 사이즈를 갖는데 적합한 반도체 패키지의 제조 방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing a semiconductor package suitable for having a miniaturized size.

상기 기술적 과제를 이루기 위한 본 발명의 일 양태에 따르면, 반도체 패키지가 제공된다. 상기 반도체 패키지는 몸체, 상기 몸체의 일면에 배치되는 리세스부와 상기 리세스부에 인접하게 배치되는 제1 본딩 패드를 갖는 인쇄 회로 기판을 구비한다. 상기 리세스부 내에 삽입되며, 제2 본딩 패드를 갖는 반도체 칩이 제공된다. 상기 제1 및 제2 본딩 패드들을 전기적으로 접속시키는 와이어가 제공된다.According to an aspect of the present invention for achieving the above technical problem, a semiconductor package is provided. The semiconductor package includes a printed circuit board having a body, a recess disposed on one surface of the body, and a first bonding pad disposed adjacent to the recess. A semiconductor chip is inserted in the recess and has a second bonding pad. A wire is provided for electrically connecting the first and second bonding pads.

본 발명의 몇몇 실시예에서, 상기 리세스부 주위의 몸체 일면에 상기 제1 본딩 패드와 이격되게 배치되며 외부와 전기적으로 접속하는 제1 도전성 패드가 제공될 수 있다. 상기 제2 본딩 패드는 상기 반도체 칩의 가장자리를 따라 배치되되, 상기 반도체 칩의 중앙 영역에 배치되도록 재배치된 패턴을 구비하며, 외부와 전기적으로 접속되는 제2 도전성 패드가 제공될 수 있다. 상기 몸체의 벌크 영역 내에 또는 상기 몸체의 반대표면 상에 배치되며 상기 제1 도전성 패드와 전기적으로 접속되는 내부 배선이 제공될 수 있다. In some embodiments of the present disclosure, a first conductive pad may be provided on one surface of the body around the recess to be spaced apart from the first bonding pad and electrically connected to the outside. The second bonding pad may be disposed along an edge of the semiconductor chip, have a rearranged pattern to be disposed in a central region of the semiconductor chip, and may be provided with a second conductive pad electrically connected to the outside. Internal wiring may be provided in the bulk region of the body or on an opposite surface of the body and electrically connected with the first conductive pad.

다른 실시예들에서, 상기 리세스부의 배치면의 반대면에 배치되어 상기 제1 본딩 패드와 전기적으로 접속됨과 아울러서 외부와 전기적으로 접속되는 제3 도전성 패드가 제공될 수 있다. In other embodiments, a third conductive pad may be provided on the opposite surface of the disposing surface of the recess to be electrically connected to the first bonding pad and electrically connected to the outside.

또 다른 실시예들에서, 상기 제1 및 제2 본딩 패드들과 아울러서 상기 와이어를 밀봉하는 봉지 수지가 제공될 수 있다. In still other embodiments, an encapsulation resin for sealing the wire together with the first and second bonding pads may be provided.

상기 기술적 과제를 이루기 위한 본 발명의 다른 양태에 따르면, 반도체 패키지의 제조 방법이 제공된다. 상기 반도체 패키지의 제조 방법은 몸체 및 상기 몸체의 일면에 배치되는 제1 본딩 패드를 갖는 인쇄 회로 기판을 준비하는 것을 구비한다. 상기 제1 본딩 패드와 인접한 상기 몸체의 일면에 리세스부를 형성한다. 상기 반도체 칩을 상기 리세스부에 삽입시켜 부착시키되, 상기 반도체 칩은 제2 본딩 패드를 갖도록 형성된다. 상기 제1 및 제2 본딩 패드들을 전기적으로 연결시키는 와아어를 형성한다. According to another aspect of the present invention for achieving the above technical problem, a method of manufacturing a semiconductor package is provided. The manufacturing method of the semiconductor package includes preparing a printed circuit board having a body and a first bonding pad disposed on one surface of the body. A recess is formed on one surface of the body adjacent to the first bonding pad. The semiconductor chip is inserted into and attached to the recess, wherein the semiconductor chip is formed to have a second bonding pad. A wire is formed to electrically connect the first and second bonding pads.

본 발명의 몇몇 실시예에서, 상기 리세스부를 형성하는 것은 레이저를 사용 하여 수행될 수 있다. In some embodiments of the present invention, forming the recess portion may be performed using a laser.

다른 실시예들에서, 상기 반도체 칩은 접착 테이프를 사용하여 상기 리세스부에 부착시킬 수 있다. In other embodiments, the semiconductor chip may be attached to the recess portion using an adhesive tape.

또 다른 실시예들에서, 상기 제1 및 제2 본딩 패드들과 아울러서 상기 와이어를 밀봉하는 봉지 수지를 더 형성할 수 있다. In still other embodiments, an encapsulation resin for sealing the wire may be further formed together with the first and second bonding pads.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 소자(element) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the scope of the invention to those skilled in the art will fully convey. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Like numbers refer to like elements throughout. Also, an element or layer is referred to as "on" or "on" of another element or layer by interposing another layer or other element in the middle as well as directly above the other element or layer. Include all cases.

먼저, 도 2를 참조하여, 본 발명의 일 실시예에 따른 반도체 패키지에 대하여 설명하기로 한다. 도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다. First, a semiconductor package according to an embodiment of the present invention will be described with reference to FIG. 2. 2 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 2를 참조하면, 반도체 패키지(100)는 몸체(112)를 갖는 인쇄 회로 기판(printed circuit board;)을 구비한다. 상기 몸체(112)는 절연 물질, 예를 들어, 세라믹 물질 또는 고분자 물질로 구성될 수 있다. 상기 몸체(112)가 고분자 물질로 이루어지는 경우에, 상기 고분자 물질은 BT(Bismaleimide Triazine) 수지, PPE(Poly Phenylene Ether) 수지 및 PPO(Poly Phenylene Oxide) 수지 등일 수 있다. 2, the semiconductor package 100 includes a printed circuit board having a body 112. The body 112 may be made of an insulating material, for example, a ceramic material or a polymer material. When the body 112 is made of a high molecular material, the high molecular material may be BT (Bismaleimide Triazine) resin, PPE (Poly Phenylene Ether) resin, PPO (Poly Phenylene Oxide) resin, or the like.

상기 인쇄 회로 기판(110)은 상기 몸체(112)의 일면의 소정 영역에 리세스부(114)를 구비한다. 상기 리세스부(114)의 주위를 따라 제1 본딩 패드들(115)이 배치된다. 아울러, 상기 제1 본딩 패드들(115)과 이격되면서 그 주위를 따라 외부와 전기적으로 연결되는 제1 도전성 패드들(116)을 구비할 수 있다. 상기 제1 도전성 패드들(116)은 외부접속단자들(120), 예를 들면, 도전성 볼 또는 범프(bump)를 통하여 외부와 전기적으로 연결될 수 있다. 또한, 상기 제1 도전성 패드들(116)과 상기 제1 본딩 패드들(115)을 전기적으로 연결시키며, 상기 몸체(112)의 벌크 영역 내에 또는 상기 몸체(112)의 반대 표면 상에 내부 배선들(118)이 배치될 수 있다. 상기 내부 배선들(118)과 상기 제1 도전성 패드들(116)과 아울러서 상기 내부 배선들(118)과 상기 제1 본딩 패드들(115)은 비아들(vias; 119)을 통하여 전기적으로 연결될 수 있다. 도 2에서는 상기 인쇄 회로 기판(110)이 상기 몸체(112)의 양면에 배선들을 구비한 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않고, 상기 인쇄 회로 기판(110)은 상기 몸체(112)의 양면과 상기 벌크 영역 내에 다수개의 적층된 배선들을 구비할 수 있다. The printed circuit board 110 includes a recess 114 in a predetermined region of one surface of the body 112. First bonding pads 115 are disposed along the periphery of the recess 114. In addition, the first conductive pads 116 may be spaced apart from the first bonding pads 115 and electrically connected to the outside along the circumference thereof. The first conductive pads 116 may be electrically connected to the outside through an external connection terminal 120, for example, a conductive ball or a bump. Further, the first conductive pads 116 and the first bonding pads 115 are electrically connected to each other, and internal wirings may be formed in the bulk region of the body 112 or on an opposite surface of the body 112. 118 may be disposed. In addition to the internal wires 118 and the first conductive pads 116, the internal wires 118 and the first bonding pads 115 may be electrically connected through vias 119. have. In FIG. 2, the printed circuit board 110 is illustrated as having wires on both sides of the body 112. However, the present invention is not limited thereto, and the printed circuit board 110 may include the body 112. A plurality of stacked wires may be provided on both surfaces and the bulk region.

한편, 상기 리세스부(114)에 삽입되어 반도체 칩(122)이 부착된다. 상기 반도체 칩(122)에는 웨이퍼 제조 공정에 의해 각종 회로 소자(미도시)가 집적되어 있다. 상기 반도체 칩(122)은 접착 부재(128), 예를 들어, 접착 테이프에 의해 상기 리세스부(114)에 부착되어질 수 있다. 상기 반도체 칩(112)은 접착면의 반대면 즉, 활성면의 가장자리를 따라 상기 집적된 회로 소자와 전기적으로 연결되는 제2 본딩 패드들(126)을 구비한다. 상기 제2 본딩 패드들(126)은 상기 제1 본딩 패드들(115)과 와이어들(130)을 통하여 연결된다. 아울러, 상기 제1 및 제2 본딩 패드들(115, 126)과 아울러서 상기 와이어들(130)을 밀봉하는 봉지 수지(130)가 제공될 수 있다. 상기 봉지 수지(130)는 상기 외부접속단자(120)의 두께보다 낮은 두께를 갖는 것이 바람직하다. 상기 봉지 수지(130)는 에폭시(epoxy) 수지 등을 사용할 수 있다. Meanwhile, the semiconductor chip 122 is attached to the recess 114. Various circuit elements (not shown) are integrated in the semiconductor chip 122 by a wafer manufacturing process. The semiconductor chip 122 may be attached to the recess portion 114 by an adhesive member 128, for example, an adhesive tape. The semiconductor chip 112 includes second bonding pads 126 that are electrically connected to the integrated circuit device along the opposite side of the adhesive surface, that is, along the edge of the active surface. The second bonding pads 126 are connected to the first bonding pads 115 through wires 130. In addition, an encapsulation resin 130 may be provided to seal the wires 130 together with the first and second bonding pads 115 and 126. The encapsulation resin 130 preferably has a thickness lower than the thickness of the external connection terminal 120. The encapsulation resin 130 may use an epoxy resin or the like.

이에 더하여, 상기 제2 본딩 패드들(126)로 둘러싸인 상기 반도체 칩(122)의 중앙 영역에는 상기 집적된 회로 소자와 전기적으로 연결되는 제2 도전성 패드들(124)이 배치될 수 있다. 상기 제2 도전성 패드들(124)은 상기 반도체 칩(122)의 활성면 쪽의 표면 상에 형성된 절연층(미도시) 내에 배치될 수 있으며, 외부접속단자들(129)을 통하여 외부와 전기적으로 연결될 수 있다. 또한, 상기 제2 도전성 패드들(124)은 재배치된(redistributed) 배선 패턴으로 구성될 수 있다. 한편, 상기 반도체 칩(122)의 표면 상에 제공된 상기 절연층은 상기 활성면 상에 배치된 상기 집적된 회로 소자와 아울러서 내부 배선들을 외부로부터 보호할 수 있다. 상기 절연층은 실리콘 산화막 또는 폴리이미드로 구성될 수 있다. In addition, second conductive pads 124 electrically connected to the integrated circuit device may be disposed in a central region of the semiconductor chip 122 surrounded by the second bonding pads 126. The second conductive pads 124 may be disposed in an insulating layer (not shown) formed on the surface of the active surface side of the semiconductor chip 122 and electrically connected to the outside through the external connection terminals 129. Can be connected. In addition, the second conductive pads 124 may be configured in a redistributed wiring pattern. Meanwhile, the insulating layer provided on the surface of the semiconductor chip 122 may protect internal wirings from the outside as well as the integrated circuit device disposed on the active surface. The insulating layer may be formed of a silicon oxide film or polyimide.

본 발명의 실시예에 따르면, 상기 반도체 칩(122)이 상기 인쇄 회로 기판(110)의 상기 리세스부(114)에 삽입됨으로써 상기 반도체 패키지(100)는 얇은 두께를 가질 수 있다. 즉, 상기 반도체 패키지(100)의 사이즈는 소형화될 수 있다. 게다가, 상기 반도체 칩으로만 구성되는 반도체 패키지, 이른바 웨이퍼 레벨 패키지에서도 상기 반도체 칩(122)을 두꺼운 재질의 상기 인쇄 회로 기판(110)에 삽입시켜 상기 반도체 칩(122)의 휨 결함(warpage defect) 및 크랙(crack) 발생을 억제할 수 있다. According to the exemplary embodiment of the present invention, the semiconductor package 100 may have a thin thickness by inserting the semiconductor chip 122 into the recess portion 114 of the printed circuit board 110. That is, the size of the semiconductor package 100 may be miniaturized. In addition, even in a semiconductor package consisting only of the semiconductor chip, a so-called wafer level package, a warpage defect of the semiconductor chip 122 is inserted by inserting the semiconductor chip 122 into the printed circuit board 110 of a thick material. And cracks can be suppressed.

도 3을 참조하여, 본 발명의 다른 실시예에 따른 반도체 패키지에 대하여 설명하기로 한다. 도 3은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.Referring to FIG. 3, a semiconductor package according to another embodiment of the present invention will be described. 3 is a cross-sectional view of a semiconductor package in accordance with another embodiment of the present invention.

도 3을 참조하면, 반도체 패키지(200)는 몸체(212)를 갖는 인쇄 회로 기판(210)을 구비한다. 상기 몸체(212)는 절연 물질로 구성될 수 있으며, 도 2에서 상기 몸체(212)에 대한 자세한 설명은 기술되어 있으므로 생략한다. 상기 인쇄 회로 기판(210)은 상기 몸체(212)의 일면의 소정 영역에 리세스부(214)를 구비한다. 상기 리세스부(214)의 주위를 따라 제1 본딩 패드들(215)이 배치된다. Referring to FIG. 3, the semiconductor package 200 includes a printed circuit board 210 having a body 212. The body 212 may be made of an insulating material, and a detailed description of the body 212 in FIG. 2 is omitted since it is described. The printed circuit board 210 includes a recess 214 in a predetermined region of one surface of the body 212. First bonding pads 215 are disposed around the recess 214.

상기 리세스부(214)의 배치면의 반대면에 상기 제1 본딩 패드들(215)과 전기적으로 접속되는 제3 도전성 패드들(216)이 배치될 수 있다. 상기 제1 본딩 패드들(215)과 상기 제3 도전성 패드들(216)은 비아들(219)을 통하여 전기적으로 연결될 수 있다. 아울러, 상기 제3 도전성 패드들(216)은 외부접속단자(220), 예를 들면, 도전성 볼 또는 범프(bump)를 통하여 외부와 전기적으로 연결될 수 있다. 본 발명의 다른 실시예에서는 상기 리세스부(214)가 상기 인쇄 회로 기판(210)의 양면 중 상기 외부접속단자(220)와 접촉하는 면의 반대면에 배치된다. 또한, 상기 비아들(219)을 통하여 상기 제3 도전성 패드들(216)과 전기적으로 연결되며, 상기 몸 체(212)의 벌크 영역 내에 또는 상기 리세스부(214)가 배치되는 상기 몸체(212)의 표면 상에 내부 배선들(218)이 배치될 수 있다. 다시 정리하면, 상기 제1 본딩 패드들(215)은 상기 비아들(219)을 통하여 상기 제3 도전성 패드들(216)과 연결될 수 있거나, 상기 비아들(219)을 통하여 상기 내부 배선들(218)과 연결됨으로써 상기 제1 본딩 패드들(215)은 외부로부터 인가된 신호를 전송받을 수 있다. Third conductive pads 216 electrically connected to the first bonding pads 215 may be disposed on an opposite surface of the recess 214. The first bonding pads 215 and the third conductive pads 216 may be electrically connected through the vias 219. In addition, the third conductive pads 216 may be electrically connected to the outside through an external connection terminal 220, for example, a conductive ball or a bump. In another embodiment of the present invention, the recess 214 is disposed on an opposite side of the surface of the printed circuit board 210 that contacts the external connection terminal 220. In addition, the body 212 is electrically connected to the third conductive pads 216 through the vias 219 and is disposed in the bulk area of the body 212 or the recess 214 is disposed therein. Internal wirings 218 may be disposed on the surface of the substrate 100. In other words, the first bonding pads 215 may be connected to the third conductive pads 216 through the vias 219 or the internal wirings 218 through the vias 219. ) And the first bonding pads 215 may receive a signal applied from the outside.

한편, 상기 리세스부(214)에 삽입되어 반도체 칩(222)이 부착된다. 상기 반도체 칩(222)은 접착 부재(226), 예를 들어, 접착 테이프에 의해 상기 리세스부(214)에 부착되어질 수 있다. 상기 반도체 칩(222)은 도 2에서 설명한 바와 같이, 활성면의 가장자리를 따라 상기 제1 본딩 패드들(215)과 전기적으로 연결되는 제2 본딩 패드들(224)을 구비한다. 상기 제2 본딩 패드들(224)은 상기 제1 본딩 패드들(215)과 와이어들(230)을 통하여 연결된다. 아울러, 상기 제1 및 제2 본딩 패드들(215, 224)과 아울러서 상기 와이어들(230)을 밀봉하는 봉지 수지(232)가 제공될 수 있다. 본 발명의 다른 실시예에서는 도 2의 실시예에서와 달리, 상기 반도체 칩(222)이 중앙 영역에 외부접속단자들과 연결되는 별도의 도전성 패드들을 구비하지 않고 있다. Meanwhile, the semiconductor chip 222 is attached to the recess 214. The semiconductor chip 222 may be attached to the recess 214 by an adhesive member 226, for example, an adhesive tape. As described with reference to FIG. 2, the semiconductor chip 222 includes second bonding pads 224 electrically connected to the first bonding pads 215 along the edge of the active surface. The second bonding pads 224 are connected to the first bonding pads 215 and wires 230. In addition, an encapsulation resin 232 may be provided to seal the wires 230 together with the first and second bonding pads 215 and 224. In another embodiment of the present invention, unlike the embodiment of FIG. 2, the semiconductor chip 222 does not include separate conductive pads connected to external connection terminals in a central area.

이하, 도 4a 내지 도 4c를 참조하여, 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법에 대하여 설명하기로 한다. 도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.Hereinafter, a method of manufacturing a semiconductor package according to an embodiment of the present invention will be described with reference to FIGS. 4A to 4C. 4A through 4C are cross-sectional views illustrating a method of manufacturing a semiconductor package in accordance with an embodiment of the present invention.

도 4a를 참조하면, 몸체(112)의 일면에 배치되는 제1 본딩 패드들(115)을 갖는 인쇄 회로 기판(110)을 준비한다. 상기 몸체(112)는 절연 물질, 예를 들어, 세 라믹 물질 또는 고분자 물질로 형성될 수 있다. 상기 몸체(112)가 고분자 물질로 이루어지는 경우에, 상기 고분자 물질은 BT(Bismaleimide Triazine) 수지, PPE(Poly Phenylene Ether) 수지 및 PPO(Poly Phenylene Oxide) 수지 등일 수 있다. 상기 인쇄 회로 기판(110)은 상기 제1 본딩 패드들(215)과 이격되면서 그 주위를 따라 외부와 전기적으로 연결되는 제1 도전성 패드들(116)을 구비하도록 형성될 수 있다. 상기 제1 도전성 패드들(116)은 외부접속단자(120)를 통하여 외부와 전기적으로 연결될 수 있다. 또한, 상기 인쇄 회로 기판(110)은 상기 제1 도전성 패드들(116)과 상기 제1 본딩 패드들(115)을 전기적으로 연결시키며, 상기 몸체(112)의 벌크 영역 내에 또는 상기 몸체(112)의 반대 표면 상에 내부 배선들(118)을 구비하도록 형성될 수 있다. 상기 내부 배선들(118)과 상기 제1 도전성 패드들(116)과 아울러서 상기 내부 배선들(118)과 상기 제1 본딩 패드들(115)은 비아들(119)을 통하여 전기적으로 연결될 수 있다. Referring to FIG. 4A, a printed circuit board 110 having first bonding pads 115 disposed on one surface of a body 112 is prepared. The body 112 may be formed of an insulating material, for example, a ceramic material or a polymer material. When the body 112 is made of a high molecular material, the high molecular material may be BT (Bismaleimide Triazine) resin, PPE (Poly Phenylene Ether) resin, PPO (Poly Phenylene Oxide) resin, or the like. The printed circuit board 110 may be formed to include first conductive pads 116 spaced apart from the first bonding pads 215 and electrically connected to the outside along the periphery thereof. The first conductive pads 116 may be electrically connected to the outside through an external connection terminal 120. In addition, the printed circuit board 110 electrically connects the first conductive pads 116 and the first bonding pads 115, in the bulk region of the body 112 or the body 112. It can be formed to have the internal wirings 118 on the opposite surface of the. In addition to the internal wires 118 and the first conductive pads 116, the internal wires 118 and the first bonding pads 115 may be electrically connected through the vias 119.

이어서, 상기 제1 본딩 패드들(115)로 둘러싸인 상기 인쇄 회로 기판(110)의 영역에 리세스부(114)를 형성한다. 상기 리세스부(114)는 그 내부에 부착될 반도체 칩의 사이즈와 동일한 사이즈를 갖도록 형성될 수 있다. 상기 리세스부(114)는 레이저를 사용하여 상기 인쇄 회로 기판(110)의 일부를 제거함으로써 형성될 수 있다. Subsequently, a recess 114 is formed in an area of the printed circuit board 110 surrounded by the first bonding pads 115. The recess 114 may be formed to have the same size as that of the semiconductor chip to be attached therein. The recess 114 may be formed by removing a part of the printed circuit board 110 using a laser.

도 4b를 참조하면, 반도체 칩(122)을 상기 리세스부(114)에 삽입시켜 부착시킨다. 상기 반도체 칩(114)은 접착 부재(128), 예를 들어, 접착 테이프를 사용하여 상기 리세스부(114)에 부착될 수 있다. 한편, 상기 반도체 칩(122)은 활성면의 가 장자리를 따라 배치되는 제2 본딩 패드들(126) 및 상기 활성면의 중앙 영역에 배치되는 제2 도전성 패드들(124)을 구비하도록 형성될 수 있다. 상기 제2 도전성 패드들(124)은 상기 반도체 칩(122)의 활성면 쪽의 표면 상에 형성된 절연층(미도시) 내에 배치되며, 외부접속단자들(129)을 통하여 외부와 전기적으로 연결될 수 있다. 이에 더하여, 상기 제2 도전성 패드들(124)은 재배치된(redistributed) 배선 패턴으로 형성될 수 있다.Referring to FIG. 4B, the semiconductor chip 122 is inserted into and attached to the recess 114. The semiconductor chip 114 may be attached to the recess portion 114 using an adhesive member 128, for example, an adhesive tape. Meanwhile, the semiconductor chip 122 may be formed to include second bonding pads 126 disposed along an edge of the active surface and second conductive pads 124 disposed in a central region of the active surface. Can be. The second conductive pads 124 are disposed in an insulating layer (not shown) formed on the surface of the active surface side of the semiconductor chip 122 and may be electrically connected to the outside through external connection terminals 129. have. In addition, the second conductive pads 124 may be formed in a redistributed wiring pattern.

도 4c를 참조하면, 상기 제1 및 제2 본딩 패드들(115, 126)을 연결하는 와이어들(130)을 형성한다. 상기 와이어들(130)과 상기 본딩 패드들(115, 126)의 연결은 열 압축 접속법(thermo-compression bonding), 초음파 접속법(ultrasonic bonding) 및 열 음파 볼 접속법(thermo-sonic ball bonding) 등을 사용하여 형성될 수 있다. 계속해서, 상기 제1 및 제2 본딩 패드들(115, 126)과 상기 와이어들(130)을 밀봉시키는 봉지 수지(132), 예를 들어 에폭시 수지를 형성할 수 있다. 상기 에폭시 수지(132)는 상기 외부접속단자들(120, 129)보다 작은 두께를 갖도록 형성함이 바람직하다.Referring to FIG. 4C, wires 130 connecting the first and second bonding pads 115 and 126 are formed. The connection between the wires 130 and the bonding pads 115 and 126 uses a thermo-compression bonding method, an ultrasonic bonding method, a thermo-sonic ball bonding method, or the like. Can be formed. Subsequently, an encapsulation resin 132, for example, an epoxy resin, may be formed to seal the first and second bonding pads 115 and 126 and the wires 130. The epoxy resin 132 may be formed to have a thickness smaller than that of the external connection terminals 120 and 129.

도 3, 도 5a 및 도 5b를 참조하여, 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법에 대하여 설명하기로 한다. 도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다. 3, 5A and 5B, a method of manufacturing a semiconductor package according to another embodiment of the present invention will be described. 5A and 5B are cross-sectional views illustrating a method of manufacturing a semiconductor package in accordance with another embodiment of the present invention.

도 5a를 참조하면, 몸체(212)의 일면에 배치되는 제1 본딩 패드들(215)을 갖는 인쇄 회로 기판(210)을 준비한다. 상기 몸체(212)는 도 4a를 참조하여 설명된 절연 물질과 동일할 물질로 형성될 수 있다. 상기 인쇄 회로 기판(210)은 도 3을 참조하여 설명된 인쇄 회로 기판(210)과 마찬가지로, 비아들(219)을 통하여 상기 제1 본딩 패드들(215)과 전기적으로 연결되는 제3 도전성 패드들(216), 상기 제3 도전성 패드들(216)과 접촉하는 외부접속단자들(220)과 아울러서 내부 배선들(218)을 구비하도록 형성될 수 있다. Referring to FIG. 5A, a printed circuit board 210 having first bonding pads 215 disposed on one surface of a body 212 is prepared. The body 212 may be formed of the same material as the insulating material described with reference to FIG. 4A. The printed circuit board 210 is similar to the printed circuit board 210 described with reference to FIG. 3, and the third conductive pads are electrically connected to the first bonding pads 215 through vias 219. 216 and the external connection terminals 220 in contact with the third conductive pads 216 and the internal wirings 218.

이어서, 상기 제1 본딩 패드들(215)로 둘러싸인 상기 인쇄 회로 기판(210)의 영역에 리세스부(214)를 형성한다. 상기 리세스부(214)는 도 4a를 참조하여 설명된 방법을 사용하여 형성될 수 있으며 그 사이즈 또한 도 4a에서 설명한 사이즈와 실질적으로 동일하게 형성될 수 있다. Subsequently, a recess 214 is formed in an area of the printed circuit board 210 surrounded by the first bonding pads 215. The recess 214 may be formed using the method described with reference to FIG. 4A, and the size thereof may also be formed to be substantially the same as the size described with reference to FIG. 4A.

이어서, 도 5b를 참조하면, 반도체 칩(222)을 상기 리세스부(214)에 삽입시켜 부착시킨다. 상기 반도체 칩(222)은 접착 테이프(226)에 의해 상기 리세스부(214)에 부착될 수 있다. 상기 반도체 칩(222)은 도 3을 참조하여 설명된 반도체 칩과 마찬가지로, 활성면의 가장자리를 따라 상기 제1 본딩 패드들(215)과 전기적으로 연결되는 제2 본딩 패드들(224)을 구비하도록 형성된다. Subsequently, referring to FIG. 5B, the semiconductor chip 222 is inserted into and attached to the recess 214. The semiconductor chip 222 may be attached to the recess 214 by an adhesive tape 226. Like the semiconductor chip described with reference to FIG. 3, the semiconductor chip 222 includes second bonding pads 224 electrically connected to the first bonding pads 215 along an edge of an active surface. Is formed.

계속해서, 도 3을 참조하면, 도 4c를 참조하여 설명된 방법을 사용하여, 상기 제1 및 제2 본딩 패드들(215, 224)을 연결시키는 와이어들(230)을 형성한다. 이어서, 상기 제1 및 제2 본딩 패드들(215, 224)과 상기 와이어들(230)을 밀봉시키는 봉지 수지(232), 예를 들어 에폭시 수지를 형성할 수 있다. 도 3에서 도시된 바와 같이, 상기 봉지 수지(232)는 종래 기술에서와 달리, 상기 반도체 칩(222)의 활성면을 전부 덮지 않음으로써 상기 반도체 패키지가 얇은 두께를 갖도록 하여 상기 반도체 패키지의 소형화에 기여할 수 있다. 3, using the method described with reference to FIG. 4C, the wires 230 connecting the first and second bonding pads 215 and 224 are formed. Subsequently, an encapsulation resin 232, for example, an epoxy resin, may be formed to seal the first and second bonding pads 215 and 224 and the wires 230. As shown in FIG. 3, unlike the related art, the encapsulation resin 232 does not cover all active surfaces of the semiconductor chip 222 so that the semiconductor package has a thin thickness, thereby miniaturizing the semiconductor package. Can contribute.

상술한 바와 같이 본 발명에 따르면, 반도체 칩이 인쇄 회로 기판의 리세스부에 삽입됨으로써 반도체 패키지는 얇은 두께를 가질 수 있다. 즉, 상기 반도체 패키지의 사이즈는 소형화될 수 있다. As described above, according to the present invention, a semiconductor package may have a thin thickness by inserting a semiconductor chip into a recess of a printed circuit board. That is, the size of the semiconductor package can be miniaturized.

Claims (14)

몸체, 상기 몸체의 일면에 배치되는 리세스부와 상기 리세스부에 인접하게 배치되는 제1 본딩 패드를 갖는 인쇄 회로 기판;A printed circuit board having a body, a recess disposed on one surface of the body, and a first bonding pad disposed adjacent to the recess; 상기 리세스부 내에 삽입되며, 제2 본딩 패드를 갖는 반도체 칩; 및 A semiconductor chip inserted in the recess and having a second bonding pad; And 상기 제1 및 제2 본딩 패드들을 전기적으로 접속시키는 와이어를 포함하는 반도체 패키지.And a wire for electrically connecting the first and second bonding pads. 제 1 항에 있어서, The method of claim 1, 상기 리세스부 주위의 몸체 일면에 상기 제1 본딩 패드와 이격되게 배치되며 외부와 전기적으로 접속하는 제1 도전성 패드를 더 포함되는 반도체 패키지. And a first conductive pad disposed on one surface of the body around the recess and spaced apart from the first bonding pad and electrically connected to the outside. 제 2 항에 있어서,The method of claim 2, 상기 제2 본딩 패드는 상기 반도체 칩의 가장자리를 따라 배치되되, 상기 반도체 칩의 중앙 영역에 배치되도록 재배치된 패턴을 구비하며, 외부와 전기적으로 접속되는 제2 도전성 패드를 더 포함하는 반도체 패키지. The second bonding pad may include a second conductive pad disposed along an edge of the semiconductor chip, the second bonding pad having a pattern rearranged to be disposed in a central region of the semiconductor chip, and electrically connected to the outside. 제 2 항에 있어서, The method of claim 2, 상기 몸체의 벌크 영역 내에 또는 상기 몸체의 반대 표면 상에 배치되며 상기 제1 도전성 패드와 전기적으로 접속되는 내부 배선을 더 포함하는 반도체 패키 지. And an internal wiring disposed in the bulk region of the body or on an opposite surface of the body and electrically connected with the first conductive pad. 제 1 항에 있어서,The method of claim 1, 상기 리세스부의 배치면의 반대면에 배치되어 상기 제1 본딩 패드와 전기적으로 접속됨과 아울러서 외부와 전기적으로 접속되는 제3 도전성 패드를 더 포함하는 반도체 패키지. And a third conductive pad disposed on an opposite surface of the recessed surface, the third conductive pad being electrically connected to the first bonding pad and electrically connected to the outside. 제 1 항에 있어서, The method of claim 1, 상기 제1 및 제2 본딩 패드들과 아울러서 상기 와이어를 밀봉하는 봉지 수지를 더 포함하는 반도체 패키지. And a sealing resin sealing the wire together with the first and second bonding pads. 몸체 및 상기 몸체의 일면에 배치되는 제1 본딩 패드를 갖는 인쇄 회로 기판을 준비하고, Preparing a printed circuit board having a body and a first bonding pad disposed on one surface of the body, 상기 제1 본딩 패드와 인접한 상기 몸체의 일면에 리세스부를 형성하고, Forming a recess in one surface of the body adjacent to the first bonding pad, 상기 반도체 칩을 상기 리세스부에 삽입시켜 부착시키되, 상기 반도체 칩은 제2 본딩 패드를 갖도록 형성되고, Inserting the semiconductor chip into the recess and attaching the semiconductor chip, wherein the semiconductor chip is formed to have a second bonding pad, 상기 제1 및 제2 본딩 패드들을 전기적으로 연결시키는 와아어를 형성하는 것을 포함하는 반도체 패키지의 제조 방법. And forming a wire that electrically connects the first and second bonding pads. 제 7 항에 있어서,The method of claim 7, wherein 상기 리세스부를 형성하는 것은 레이저를 사용하여 수행되는 반도체 패키지의 제조 방법. Forming the recessed portion is performed using a laser. 제 7 항에 있어서, The method of claim 7, wherein 상기 반도체 칩은 접착 테이프를 사용하여 상기 리세스부에 부착시키는 반도체 패키지의 제조 방법. And the semiconductor chip is attached to the recess portion using an adhesive tape. 제 7 항에 있어서, The method of claim 7, wherein 상기 제1 및 제2 본딩 패드들과 아울러서 상기 와이어를 밀봉하는 봉지 수지를 형성하는 것을 더 포함하는 반도체 패키지의 제조 방법. And forming an encapsulation resin for sealing the wire together with the first and second bonding pads. 제 7 항에 있어서, The method of claim 7, wherein 상기 인쇄 회로 기판은 상기 리세스부 주위의 몸체 일면에 상기 제1 본딩 패드와 이격되게 배치되며 외부와 전기적으로 접속하는 제1 도전성 패드를 구비하도록 형성되는 반도체 패키지의 제조 방법. The printed circuit board of claim 1, wherein the printed circuit board includes a first conductive pad disposed on one surface of the body around the recess and spaced apart from the first bonding pad and electrically connected to the outside. 제 11 항에 있어서,The method of claim 11, 상기 제2 본딩 패드는 상기 반도체 칩의 가장자리를 따라 형성되되, 상기 반도체 칩은 중앙 영역에 배치되도록 재배치 패턴을 구비하며, 외부와 전기적으로 접속되는 제2 도전성 패드를 구비하도록 형성되는 반도체 패키지의 제조 방법. The second bonding pad is formed along the edge of the semiconductor chip, the semiconductor chip has a repositioning pattern to be disposed in the central region, the semiconductor package is formed to have a second conductive pad electrically connected to the outside Way. 제 11 항에 있어서, The method of claim 11, 상기 인쇄 회로 기판은 상기 몸체의 벌크 영역 내에 또는 상기 몸체의 표면 상에 배치되며 상기 제1 도전성 패드와 전기적으로 접속되는 내부 배선을 구비하도록 형성되는 반도체 패키지. And the printed circuit board is formed to have internal wiring disposed in the bulk region of the body or on the surface of the body and electrically connected to the first conductive pad. 제 7 항에 있어서, The method of claim 7, wherein 상기 인쇄 회로 기판은 상기 리세스부의 배치면의 반대면에 배치되어 상기 제1 본딩 패드와 전기적으로 접속됨과 아울러서 외부와 전기적으로 접속되는 제3 도전성 패드를 구비하도록 형성되는 반도체 패키지. The printed circuit board is formed to have a third conductive pad which is disposed on the opposite side of the mounting surface of the recess portion and electrically connected to the first bonding pad and electrically connected to the outside.
KR1020070036479A 2007-04-13 2007-04-13 Semiconductor package having a recess in a printed circuit board and method of fabricating the same KR20080092728A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070036479A KR20080092728A (en) 2007-04-13 2007-04-13 Semiconductor package having a recess in a printed circuit board and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070036479A KR20080092728A (en) 2007-04-13 2007-04-13 Semiconductor package having a recess in a printed circuit board and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20080092728A true KR20080092728A (en) 2008-10-16

Family

ID=40153645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070036479A KR20080092728A (en) 2007-04-13 2007-04-13 Semiconductor package having a recess in a printed circuit board and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20080092728A (en)

Similar Documents

Publication Publication Date Title
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
US7763964B2 (en) Semiconductor device and semiconductor module using the same
KR100750764B1 (en) Semiconductor device
TWI529908B (en) Semiconductor device
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US8178960B2 (en) Stacked semiconductor package and method of manufacturing thereof
JP2014512688A (en) Flip chip, face up and face down center bond memory wire bond assembly
TWI495080B (en) Integrated circuit package in package system with adhesiveless package attach and method of forming the same
CN106601692B (en) Semiconductor package, method of manufacturing the same, and semiconductor module
US20100102430A1 (en) Semiconductor multi-chip package
US20070052082A1 (en) Multi-chip package structure
KR101096330B1 (en) Package for a semiconductor device
US7902664B2 (en) Semiconductor package having passive component and semiconductor memory module including the same
JP2002329836A (en) Semiconductor device and wiring film
KR20070105553A (en) Package-on-package (pop) structures
KR20080076092A (en) Stack semiconductor package and method of fabricating the same
KR20080009450A (en) Chip scale system module
US8723334B2 (en) Semiconductor device including semiconductor package
US20080308913A1 (en) Stacked semiconductor package and method of manufacturing the same
KR20130050077A (en) Stacked package and method of manufacturing the semiconductor package
TW201330220A (en) Package structure with cavity and manufacturing method thereof
KR20080092728A (en) Semiconductor package having a recess in a printed circuit board and method of fabricating the same
KR20080074654A (en) Stack semiconductor package
TWI841184B (en) Semiconductor package and manufacturing method thereof
KR20010073344A (en) Multi chip package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid