[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080078348A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080078348A
KR20080078348A KR1020070018335A KR20070018335A KR20080078348A KR 20080078348 A KR20080078348 A KR 20080078348A KR 1020070018335 A KR1020070018335 A KR 1020070018335A KR 20070018335 A KR20070018335 A KR 20070018335A KR 20080078348 A KR20080078348 A KR 20080078348A
Authority
KR
South Korea
Prior art keywords
gate insulating
electrode
drain electrode
thin film
source electrode
Prior art date
Application number
KR1020070018335A
Other languages
English (en)
Inventor
최태영
김보성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070018335A priority Critical patent/KR20080078348A/ko
Publication of KR20080078348A publication Critical patent/KR20080078348A/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트 전극, 상기 게이트 전극 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 서로 마주하는 소스 전극 및 드레인 전극, 그리고 상기 소스 전극 및 상기 드레인 전극과 접촉하는 유기 반도체를 포함하며, 상기 게이트 절연막, 상기 소스 전극 및 드레인 전극의 표면 접촉각의 차이는 5° 이하인 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
유기 박막 트랜지스터, 유기 반도체, 표면 접촉각, 잉크젯 인쇄

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고,
도 3, 도 5, 도 8 및 도 10은 도 1 및 도 2의 박막 트랜지스터 표시판의 연속 공정을 차례로 도시한 배치도이고,
도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고,
도 7은 도 5 및 도 6의 박막 트랜지스터 표시판에 연속하는 공정을 도시한 단면도이고,
도 9는 도 8의 박막 트랜지스터 표시판을 IX-IX 선을 따라 잘라 도시한 단면도이고,
도 11은 도 10의 박막 트랜지스터 표시판을 XI-XI 선을 따라 잘라 도시한 단면도이다.
<도면 부호의 설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 129: 게이트선의 끝 부분
140: 게이트 절연막 154: 유기 반도체
171: 데이터선
172, 176: 가로부 174, 177: 세로부
173: 소스 전극 175: 드레인 전극
180: 보호막 191: 화소 전극
81, 82: 접촉 보조 부재 181, 182, 185: 접촉 구멍
Q: 박막 트랜지스터의 채널
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting device, OLED), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.
이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 포함하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
유기 박막 트랜지스터는 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서 가요성 표시 장치(flexible display device)의 핵심 소자로 주목받고 있다.
또한 유기 박막 트랜지스터는 잉크젯 인쇄와 같은 용액 공정(solution process)으로 제작할 수 있어서 증착 공정 만으로 한계가 있는 대면적 평판 표시 장치에도 쉽게 적용할 수 있다.
이러한 유기 박막 트랜지스터가 매트릭스(matrix) 형태로 배열되어 있는 유기 박막 트랜지스터 표시판은 기존의 박막 트랜지스터 표시판과 비교하여 구조 및 제조 방법에 있어서 많은 차이가 있다.
특히 공정 중 유기 반도체에 미치는 영향을 줄이고 유기 박막 트랜지스터의 특성을 개선하기 위해서는 공정이 복잡해지고 소요되는 마스크 수도 늘어난다.
따라서 본 발명이 이루고자 하는 기술적 과제는 이를 해결하기 위한 것으로서 유기 박막 트랜지스터 표시판의 제조 공정 중 유기 반도체에 미치는 영향을 줄이는 동시에 공정을 단순화하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 게이트 전극, 상기 게이트 전극 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 서로 마주하는 소스 전극 및 드레인 전극, 그리고 상기 소스 전극 및 상기 드레인 전극과 접촉하는 유기 반도체를 포함하며, 상기 게이트 절연막, 상기 소스 전극 및 드레인 전극의 표면 접촉각의 차이는 5° 이하이다.
상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극의 표면은 플라스마 처리되어 있을 수 있다.
상기 플라스마 처리는 불소 함유 기체를 공급하여 수행될 수 있다.
상기 박막 트랜지스터 표시판은 상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있는 자기 조립 박막을 더 포함할 수 있다.
상기 유기 반도체는 격벽에 의해 구획되어 있지 않을 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 단계, 상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극을 표면 처리하여 상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극의 표면 접촉각이 5°이하가 되도록 하는 단계, 그리고 상기 소스 전극 및 상기 드레인 전극과 접촉하는 유기 반도체를 형성하는 단계를 포함한다.
상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극을 표면 처리하는 단계는 불소 함유 기체를 공급하여 플라스마 처리하는 단계를 포함할 수 있다.
상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극을 표면 처리하는 단계는 상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극 위에 자기 조립 박막을 형성하는 단계를 포함할 수 있다.
상기 유기 반도체를 형성하는 단계는 잉크젯 인쇄 방법으로 수행할 수 있다.
상기 잉크젯 인쇄 방법은 상기 유기 반도체를 구획하기 위한 격벽 없이 수행될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포 함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 게이트선(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 금(Au)이나 금 합금 등 금 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위의 저저항 도전체 또는 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와 같은 도전성 산화물로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
게이트선(121)은 그 측면이 기판(110) 면에 대하여 약 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 유기 물질 또는 무기 물질로 만들어질 수 있으며, 유기 물질의 예로는 폴리이미드(polyimide), 폴리비닐알코올(polyvinyl alcohol), 폴리플루오란(polyfluorane), 파릴렌(parylene) 등의 용해성 고분자 화합물을 들 수 있으며, 무기 물질의 예로는 옥타데실트리클로로실란(octadecyl trichlorosilane, OTS)으로 표면처리된 산화규소 따위를 들 수 있다.
게이트 절연막(140) 위에는 데이터선(data line)(171) 및 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어서 게이트선(121)과 교차한다. 각 데이터선(171)은 옆으로 돌출되어 있는 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다.
소스 전극(173)은 데이터선(171)과 연결되어 있는 가로부(172)와 게이트 전 극(124)과 중첩하는 세로부(174)를 포함한다.
드레인 전극(175)은 섬형이며, 게이트 전극(124) 위에서 소스 전극(173)의 세로부(174)와 마주하는 세로부(177)와 이로부터 옆으로 뻗어 있는 가로부(176)를 포함한다.
데이터선(171) 및 드레인 전극(175)은 게이트선(121)과 마찬가지로 저저항성 도전체 또는 도전성 산화물로 만들어질 수 있다.
데이터선(171) 및 드레인 전극(175)은 그 측면이 기판(110) 면에 대하여 약 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
데이터선(171), 드레인 전극(175) 및 게이트 절연막(140) 위에는 표면 처리층(160)이 형성되어 있다. 표면 처리층(160)은 자기 조립 박막(self assembly monolayer, SAM)일 수 있다. 또는 데이터선(171), 드레인 전극(175) 및 게이트 절연막(140)의 표면이 플라스마 처리되어 있는 경우에는 별도의 표면 처리층(160)은 생략될 수 있다.
표면 처리층(160) 또는 플라스마 처리는 게이트 절연막(140), 데이터선(171) 및 드레인 전극(175) 위에서 이들의 표면 접촉각(surface contact angle)을 실질적으로 같거나 비슷하게 할 수 있다. 표면 접촉각은 소정의 용액을 떨어뜨렸을 때 용액이 얼마나 퍼지는지를 나타내는 척도로, 표면 접촉각이 낮은 경우 용액이 잘 퍼질 수 있는 것이고 표면 접촉각인 높은 경우 용액이 잘 퍼지지 못하는 것이다.
게이트 절연막(140), 데이터선(171) 및 드레인 전극(175)은 이들의 표면 접촉각의 차이가 5° 이하이다.
게이트 절연막(140), 데이터선(171) 및 드레인 전극(175)의 표면 접촉각의 차이가 큰 경우 후술하는 유기 반도체 용액이 어느 한쪽으로 치우치게 되어 소망하는 위치, 예컨대 소스 전극(173)과 드레인 전극(175)과 접촉하는 위치에 유기 반도체가 형성될 수 없다.
예컨대 데이터선(171) 및 드레인 전극(175)의 표면 접촉각이 게이트 절연막(140)의 표면 접촉각보다 큰 경우, 게이트 절연막(140) 위의 유기 반도체 용액이 데이터선(171) 및 드레인 전극(175) 위의 유기 반도체 용액보다 더 잘 퍼지므로 유기 반도체 용액과 소스 전극(173) 및 드레인 전극(175)의 접촉이 불량해질 수 있다. 이 경우 전하의 이동에 영향을 미쳐 유기 박막 트랜지스터의 특성이 저하될 수 있다.
이와 반대로, 게이트 절연막(140)의 표면 접촉각이 데이터선(171) 및 드레인 전극(175)의 표면 접촉각보다 큰 경우, 유기 반도체 용액이 데이터선(171)을 따라 흐르거나 소스 전극(173)과 드레인 전극(175) 사이의 게이트 절연막(140) 위에서 접착성(adhesion)이 불량해질 수 있다. 이 경우도 전하의 이동에 영향을 미쳐 유기 박막 트랜지스터의 특성이 저하될 수 있다.
따라서 게이트 절연막(140), 소스 전극(173) 및 드레인 전극(175)의 표면 접촉각의 차이를 약 5° 이하로 제어함으로써 유기 반도체 용액이 어느 한 쪽으로 치우침없이 소망하는 위치에 형성할 수 있다.
소스 전극(173) 및 드레인 전극(175) 위에는 유기 반도체(154)가 형성되어 있다.
유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저분자 화합물을 포함할 수 있으며, 잉크젯 인쇄 방법(inkjet printing)으로 형성될 수 있다.
유기 반도체(154)는 펜타센(pentacene)과 그 전구체, 테트라벤조포피린(tetrabenzoporphyrin)과 그 유도체, 폴리페닐렌비닐렌(polyphenylenevinylene)과 그 유도체, 폴리플러렌(polyfluorene)과 그 유도체, 폴리티닐렌비닐렌(polythienylenevinylene)과 그 유도체, 폴리티오펜(polythiophene)과 그 유도체, 폴리티에노티오펜(polythienothiophene)과 그 유도체, 폴리아릴아민(polyarylamine)과 그 유도체, 프탈로시아닌(phthalocyanine)과 그 유도체, 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체, 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드 유도체, 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체 중에서 선택된 적어도 하나로 만들어질 수 있다.
유기 반도체(154)는 잉크젯 인쇄 방법으로 형성되는 경우에도 이들을 가두기 위한 별도의 격벽(partition)이 필요 없다. 상술한 바와 같이 유기 반도체 용액이 적하될 위치인 게이트 절연막(140), 소스 전극(173) 및 드레인 전극(175)의 표면 접촉각의 차이가 크지 않음으로써 격벽 없이도 어느 한쪽으로 치우치거나 흐르지 않고 각 화소마다 균일하게 형성될 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전 극(175)은 유기 반도체(154)와 함께 하나의 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널(channel)(Q)은 소스 전극(173)과 드레인 전극(175) 사이의 유기 반도체(154)에 형성된다. 이 때 소스 전극(173)과 드레인 전극(175)의 마주하는 부분은 굴곡지게 형성함으로써 채널 폭을 늘려서 전류 특성을 개선할 수도 있다.
유기 반도체(154) 및 표면 처리층(160) 위에는 복수의 접촉 구멍(181, 182, 185)을 가지는 보호막(180)이 형성되어 있다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 만들어질 수 있다.
보호막(180) 위에는 화소 전극(191) 및 접촉 보조 부재(81, 82)가 형성되어 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되어 있다. 화소 전극(191)은 드레인 전극(175)으로부터 데이터 전압을 인가 받아 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 게이트선(121) 및/또는 데이터선(171)과 중첩하여 개구율(aperture ratio)을 높일 수 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부 재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
화소 전극(191) 및 접촉 보조 부재(81, 82)는 IZO 또는 ITO 등과 같은 투명한 도전 물질로 만들어지며, 그 두께는 약 300Å 내지 약 2000Å일 수 있다.
그러면 도 1 및 도 2에 도시한 유기 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 3 내지 도 11을 참고하여 상세히 설명한다.
도 3, 도 5, 도 8 및 도 10은 도 1 및 도 2의 박막 트랜지스터 표시판의 연속 공정을 차례로 도시한 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 7은 도 5 및 도 6의 박막 트랜지스터 표시판에 연속하는 공정을 도시한 단면도이고, 도 9는 도 8의 박막 트랜지스터 표시판을 IX-IX 선을 따라 잘라 도시한 단면도이고, 도 11은 도 10의 박막 트랜지스터 표시판을 XI-XI 선을 따라 잘라 도시한 단면도이다.
먼저 도 3 및 도 4를 참고하면, 절연 기판(110) 위에 도전층을 스퍼터링(sputtering) 따위로 적층한 후 사진 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121)을 형성한다.
다음 도 5 및 도 6을 참고하면, 기판(110) 및 게이트선(121) 위에 게이트 절연막(140)을 적층한 후, 그 위에 도전층을 적층하고 이를 사진 식각하여 소스 전극(173) 및 끝 부분(179)을 포함하는 데이터선(171)과 드레인 전극(175)을 형성한다.
다음 도 7을 참고하면, 게이트 절연막(140), 데이터선(171) 및 드레인 전극(175) 위에 표면 처리층(160)을 형성한다. 표면 처리층(160)은 (3-아미노프로필)트리에톡시실란((3-aminopropyl)triethoxysilane) 따위의 물질을 증착하거나 용액으로 분사한 후 건조하여 형성할 수 있다.
또는 표면 처리층(160)을 별도로 형성하는 대신에 게이트 절연막(140), 데이터선(171) 및 드레인 전극(175)의 표면을 플라스마 처리할 수도 있다. 이 때 플라스마 처리는 진공 분위기에서 CF4, C2F6 및 SF6와 같은 불소 함유 기체를 산소 기체(O2) 및/또는 불활성 기체와 함께 공급하여 수행할 수 있다. 예컨대 CF4를 50sccm의 속도로 5 내지 8초 동안 공급하여 플라스마 처리할 수 있다.
이와 같은 표면 처리층(160)의 형성 또는 플라스마 처리에 의해 게이트 절연막(140), 데이터선(171) 및 드레인 전극(175)의 표면이 개질되어 이들의 표면 접촉각을 실질적으로 같거나 비슷하게 제어할 수 있다.
다음 도 8 및 도 9를 참고하면, 소스 전극(173) 및 드레인 전극(175) 위에 유기 반도체(154)를 형성한다. 유기 반도체(154)는 잉크젯 인쇄 방법 따위의 용액 공정으로 형성할 수 있으며, 이 경우 기판 위에서 잉크젯 헤드(도시하지 않음)를 이동하면서 유기 반도체 용액을 분사하고 건조하는 단계가 필요하다.
한편, 유기 반도체 용액이 적하될 위치인 게이트 절연막(140), 소스 전극(173) 및 드레인 전극(175)의 표면은 상술한 바와 같이 표면 접촉각이 실질적으로 같거나 비슷하므로 별도의 격벽 없이 각 화소마다 유기 반도체 용액을 적하할 수 있으며, 표면 접촉각의 차이에 의해 유기 반도체 용액이 어느 한 쪽으로 치우치거나 흐르는 것을 방지할 수 있다. 따라서 격벽을 형성하는데 소요되는 마스크 수를 줄일 수 있어서 공정 비용 및 시간을 줄일 수 있다.
다음 도 10 및 도 11을 참고하면, 유기 반도체(154) 및 표면 처리층(160) 위에 보호막(180)을 적층하고 사진 식각 공정으로 복수의 접촉 구멍(181, 182, 185)을 형성한다.
다음 도 1 및 도 2를 참고하면, 보호막(180) 위에 ITO 또는 IZO를 적층한 후 이를 사진 식각하여 화소 전극(191) 및 접촉 보조 부재(81, 82)를 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
유기 박막 트랜지스터 표시판의 특성을 개선하는 동시에 제조 공정을 단순화할 수 있다.

Claims (10)

  1. 게이트 전극,
    상기 게이트 전극 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 서로 마주하는 소스 전극 및 드레인 전극, 그리고
    상기 소스 전극 및 상기 드레인 전극과 접촉하는 유기 반도체
    를 포함하며,
    상기 게이트 절연막, 상기 소스 전극 및 드레인 전극의 표면 접촉각의 차이는 5° 이하인
    박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극의 표면은 플라스마 처리되어 있는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 플라스마 처리는 불소 함유 기체를 공급하여 수행되는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있는 자기 조립 박막을 더 포함하는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 유기 반도체는 격벽에 의해 구획되어 있지 않은 박막 트랜지스터 표시판.
  6. 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 단계,
    상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극을 표면 처리하여 상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극의 표면 접촉각이 5° 이하가 되도록 하는 단계, 그리고
    상기 소스 전극 및 상기 드레인 전극과 접촉하는 유기 반도체를 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  7. 제6항에서,
    상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극을 표면 처리하는 단계는 불소 함유 기체를 공급하여 플라스마 처리하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제6항에서,
    상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극을 표면 처리하는 단계는 상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극 위에 자기 조립 박막을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제6항에서,
    상기 유기 반도체를 형성하는 단계는 잉크젯 인쇄 방법으로 수행하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제9항에서,
    상기 잉크젯 인쇄 방법은 상기 유기 반도체를 구획하기 위한 격벽 없이 수행되는 박막 트랜지스터 표시판의 제조 방법.
KR1020070018335A 2007-02-23 2007-02-23 박막 트랜지스터 표시판 및 그 제조 방법 KR20080078348A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070018335A KR20080078348A (ko) 2007-02-23 2007-02-23 박막 트랜지스터 표시판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070018335A KR20080078348A (ko) 2007-02-23 2007-02-23 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080078348A true KR20080078348A (ko) 2008-08-27

Family

ID=39880554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070018335A KR20080078348A (ko) 2007-02-23 2007-02-23 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20080078348A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082724A3 (ko) * 2009-01-15 2010-09-10 포항공과대학교 산학협력단 표면처리된 잉크젯 프린트용 기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082724A3 (ko) * 2009-01-15 2010-09-10 포항공과대학교 산학협력단 표면처리된 잉크젯 프린트용 기판

Similar Documents

Publication Publication Date Title
US20070024766A1 (en) Organic thin film transistor display panel
US7781774B2 (en) Thin film transistor array panel
US7569851B2 (en) Organic thin film transistor array panels
US20070109457A1 (en) Organic thin film transistor array panel
JP4999440B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
US7712888B2 (en) Inkjet printing system for manufacturing thin film transistor array
US7719009B2 (en) Thin film transistor array panel and method of manufacture
JP2006005330A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20080013297A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070115221A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080014386A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080078348A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052505A (ko) 잉크젯 프린팅 시스템 및 이를 이용한 유기 박막트랜지스터 표시판의 제조 방법
KR20080051818A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070096609A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101272331B1 (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080044436A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070111772A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080026989A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070094252A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080072339A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080045845A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080045846A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination