KR20080061031A - Overlay mark and method for testing of mask align using the same - Google Patents
Overlay mark and method for testing of mask align using the same Download PDFInfo
- Publication number
- KR20080061031A KR20080061031A KR1020060135768A KR20060135768A KR20080061031A KR 20080061031 A KR20080061031 A KR 20080061031A KR 1020060135768 A KR1020060135768 A KR 1020060135768A KR 20060135768 A KR20060135768 A KR 20060135768A KR 20080061031 A KR20080061031 A KR 20080061031A
- Authority
- KR
- South Korea
- Prior art keywords
- overlay
- overlay mark
- mark
- layer
- alignment
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000691 measurement method Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 67
- 238000005259 measurement Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7065—Production of alignment light, e.g. light source, control of coherence, polarization, pulse length, wavelength
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
도 1 내지 도 4는 종래기술에 의한 마스크정렬 측정방법을 설명하는 도면.1 to 4 are diagrams illustrating a mask alignment measuring method according to the prior art.
도 5는 본 발명의 실시예에 따른 오버레이 마크의 평면도.5 is a plan view of an overlay mark in accordance with an embodiment of the present invention.
본 발명은 오버레이 마크 및 그 마크를 이용한 마스크정렬 측정방법에 관한 것이다.The present invention relates to an overlay mark and a method of measuring mask alignment using the mark.
일반적으로 고집적 반도체소자는 다수개의 노광 마스크가 중첩 사용되는 복잡한 공정을 거치게 되며, 단계별로 사용되는 노광 마스크들 간의 정렬은 특정 형상의 마크를 기준으로 이루어진다.In general, a highly integrated semiconductor device undergoes a complicated process in which a plurality of exposure masks are overlapped and used, and alignment between exposure masks used in stages is based on a mark of a specific shape.
상기 마크를 정렬 키(alignment key) 혹은 정렬마크라 하며, 다른 마스크들간의 정렬(layer to layer alignment)이나, 하나의 마스크에 대한 다이간의 정렬에 사용된다.The mark is called an alignment key or alignment mark and is used for layer to layer alignment between different masks or between dies for one mask.
반도체소자의 제조 공정에 사용되는 스탭 앤 리비트(step and repeat) 방식의 노광 장비인 스테퍼(steper)는 스테이지가 X-Y 방향으로 움직이며 반복적으로 이동 정렬하여 노광하는 장치이다. 상기 스테이지는 정렬마크를 기준으로 자동 또는 수동으로 웨이퍼의 정렬이 이루어지며, 스테이지는 기계적으로 동작되므로 반복되는 공정시 정렬 오차가 발생되고, 정렬오차가 허용 범위를 초과하면 소자의 불량이 발생된다.A stepper, which is a step and repeat type exposure apparatus used in a semiconductor device manufacturing process, is a device in which a stage moves in the X-Y direction and repeatedly moves in alignment. The stage is aligned automatically or manually on the basis of the alignment mark, the stage is mechanically operated, so that an alignment error occurs during the repeated process, and if the alignment error exceeds the allowable range, device defects are generated.
상기와 같이 오정렬에 따른 중첩 정확도의 조정범위는 소자의 디자인 롤(disign rule)에 따르면, 통상 디자인 롤의 20∼30% 정도이다.As described above, the adjustment range of the overlap accuracy due to misalignment is usually about 20 to 30% of the design roll according to the design rule of the device.
또한, 반도체기판상에 형성된 각층들간의 정렬이 정확하게 이루어졌는지를 확인하는 마스크 정렬(overlay accuracy) 측정마크도 정렬마크와 동일한 방법으로 사용된다.In addition, a mask overlay measurement mark that checks whether the alignment between the layers formed on the semiconductor substrate is correctly used is also used in the same manner as the alignment mark.
종래기술에 의한 정렬마크 및 마스크 정렬 측정마크는 반도체 웨이퍼에서 칩이 형성되지 않는 부분인 스크라이브 라인(scribe line) 상에 형성되며, 상기 정렬마크를 이용한 오정렬 정도의 측정 방법으로는 버어니어(venier) 정렬마크를 이용한 시각 점검 방법과, 박스 인 박스(box in box) 나 바아 인 바아(bar in bar) 정렬 마크를 이용한 자동 점검 방법에 의해 측정한 후, 보상한다.The alignment mark and mask alignment measurement mark according to the prior art are formed on a scribe line, which is a portion in which a chip is not formed in a semiconductor wafer, and a measurement method of misalignment degree using the alignment mark is a venier. After the measurement by the visual inspection method using the alignment mark and the automatic inspection method using the box in box or bar in bar alignment mark, compensation is performed.
그러나 소자가 고집적화되어 감에 따라 칩의 한 변이 약 15∼25㎜ 정도의 크기를 가지며, 수십번의 마스크 공정이 진행되므로 스크라이브 라인 상에 형성되는 오버레이 측정마크는 수차례의 후속공정이 계속진행됨에 따라 오버레이 측정마크 패턴의 윤곽이 흐려지거나 손상되어 측정시 부정확해질 수 있다. However, as the device becomes more integrated, one side of the chip has a size of about 15 to 25 mm and dozens of mask processes are performed, so that the overlay measurement mark formed on the scribe line has been followed by several subsequent processes. The contour of the overlay measurement mark pattern may be blurred or damaged, resulting in inaccurate measurement.
또한, 많은 수의 노광마스크가 필요한 고집적도 반도체장치에서는 다수 층돌가능한 오버레이 정밀도를 측장할 필요가 있으므로, 다수개의 오버레이 측정 마크 를 스크라이브 라인에 형성시켜 이를 측정에 사용한다. 이때 오버레이마크 크기는 70×70㎛의 크기를 갖고 257M DRAM의 경우 30개 이상이 필요하다. In addition, in a highly integrated semiconductor device requiring a large number of exposure masks, it is necessary to measure the overlay accuracy that can be multi-layered, so that a plurality of overlay measurement marks are formed on the scribe line and used for the measurement. At this time, the overlay mark size is 70 × 70 μm, and more than 30 are required for 257M DRAM.
따라서 이들이 차지하는 면적이 커져 반도체 제조 공정시 필요로 하는 여러 가지 마크, 예를들어 LSA, FIA, EM 등을 스크라이브 라인에 형성할 수 없게 되거나, 오버레이 측정마크의 위치가 최외곽 모거리에 놓이지 않게되어 측정 정밀도를 떨어뜨리거나 공정수율을 감소시킨다.As a result, the area occupied by them increases so that various marks, for example, LSA, FIA, EM, etc., required in the semiconductor manufacturing process cannot be formed on the scribe line, or the position of the overlay measurement mark is not placed on the outermost distance. Reduce measurement accuracy or reduce process yield.
도 1 내지 도 3은 종래기술에 따른 반도체소자의 마스크 정렬 측정방법을 설명하기 위한 도면들로서, 서로 연관시켜 설명한다.1 to 3 are diagrams for describing a mask alignment measuring method of a semiconductor device according to the related art, which will be described in association with each other.
먼저, 도1 및 도 2를 참조하면, 반도체기판(5)에서 스크라이브 라인으로 예정되어 있는 부분상에 각각 한변이 10 및 20㎛ 의 크기를 갖는 정사각 형상의 내측(2) 및 외측 측정마크(3)로 구성되는 마스크 정렬 측정마크(1)를 형성한다.First, referring to FIG. 1 and FIG. 2, the
상기에서 외측 측정마크(3)는 소자분리산화막(6)으로 형성하였으며, 내측 측정마크(2)는 감광막패턴(7)으로 형성하였다.In the above, the
상기 내측(2) 및 외측 측정마크(3)는 각각 하나의 마스크에 해당되며, 상기 마크들에 일정 파장의 빛을 조사하여 반사되는 광을 광이미지 센서가 감지하여 측정장비에서 데이터를 분석하게 된다.The inner 2 and
이때 X축 및 Y축간의 거리 a, b를 측정하여 a, b가 정해진 값보다 크면 + 방향으로 정렬이 어긋난 것이고, 정해진 값보다 작으면 -방향으로 어긋난 것을 알수 있다.In this case, the distances a and b between the X and Y axes are measured, and when a and b are larger than a predetermined value, the alignment is misaligned in the + direction.
그런데, 종래기술에 의한 오버레이 마크는 현재 레이어와 이전 레이어 사이 의 벗어난 정도를 측정할 수 있도록 하는데, 보통의 레이어에서는 이전 레이어에 대한 중첩 정도만이 중요하기 때문에 이전 레이어와의 벗어난 정도만을 측정하여 노광 시 보정을 해주게 된다.By the way, the overlay mark according to the prior art can measure the degree of deviation between the current layer and the previous layer, in the normal layer only because the overlapping degree of the previous layer is important, only the degree of deviation from the previous layer is measured during exposure Will be calibrated.
한편, 상부 레이어가 액티브 영역과 게이트가 형성된 후 바로 형성되는 메탈콘택 패턴(M1C layer)의 경우 액티브(Active:A)와 게이트(Gate:G)에 모두 떨어지기 때문에 만약 하부 레이어인 게이트(G)에 대한 오버레이(overlay) 값만 보정을 해주게 되면 액티브(A) 레이어에 대하여 상대적으로 많이 벗어나게 되는 문제가 발생한다.On the other hand, in the case of the metal contact pattern (M1C layer) formed in the upper layer immediately after the active region and the gate are formed, both the active (A) and the gate (Gate: G) fall, so if the lower layer gate (G) If only the overlay value is corrected, a problem arises in that it deviates relatively much with respect to the active layer.
특히, 도 4와 같이 디자인 룰(Design rule)이 작아짐에 따라서, 메탈콘택 패턴(M1C layer)이 하부층의 액티브(A)레이어와 게이트(G)레이어에 중첩되는 현상이 발생하여 메탈콘택 패턴(M1C layer)의 오버레이 마진(overlay margin)이 줄어들기 때문에 이러한 문제점은 더욱 커지게 된다.In particular, as the design rule decreases as shown in FIG. 4, a phenomenon in which the metal contact pattern M1C layer overlaps the active (A) layer and the gate (G) layer of the lower layer occurs, resulting in a metal contact pattern (M1C). This problem is further increased because the overlay margin of the layer is reduced.
즉, 콘택(Contac)의 사이즈도 작아지고, 랜딩(landing)되어야 하는 액티브(A)레이어와 게이트(G)레이어의 사이즈도 작아 지면서 공정상의 마진이 줄어들게 되어 메탈콘택 패턴(M1C layer)의 경우에는 하부층의 게이트(G)레이어뿐만 아니라, 액티브(A)레이어에 대해서도 중첩 정도가 중요해 지고 있다.That is, the size of the contact is reduced, the size of the active (A) layer and the gate (G) layer to be landed is also reduced, and the process margin is reduced, so that in the case of the metal contact pattern (M1C layer) The degree of overlap is becoming important not only for the gate (G) layer of the lower layer but also for the active (A) layer.
그러므로, 종래기술에 의해 하부층의 일부 레이어에 대해서만 오버레이를 측정하여, 보정해 주는 것에는 한계점이 있다.Therefore, there is a limit in the prior art to measure and correct the overlay for only some layers of the lower layer.
본 발명은 상기 문제점을 해결하기 위해 얼라인의 정확도(Align Accuracy)를 높이기 위하여, 새로 디자인된 오버레이 마크(Overlay mark)를 통하여 더욱 정확한 오버레이 보정 값을 얻어서 정확한 보정이 가능한 오버레이 마크 및 그 마크를 이용한 마스크정렬 측정방법을 제공하고자 한다.The present invention uses the overlay mark and the mark that can be accurately corrected by obtaining a more accurate overlay correction value through a newly designed overlay mark in order to increase the Alignment Accuracy to solve the above problem. To provide a mask alignment measurement method.
상기의 목적을 달성하기 위한 본 발명에 따른 오버레이 마크는 하부층 상에 일직선의 형태로 복수로 형성된 외측 오버레이 마크; 및 상부층 상에 상기 외측 오버레이 마크의 내측으로 형성된 내측 오버레이 마크;를 포함하는 것을 특징으로 한다.An overlay mark according to the present invention for achieving the above object is a plurality of outer overlay marks formed in a straight line on the lower layer; And an inner overlay mark formed inward of the outer overlay mark on an upper layer.
또한, 상기의 목적을 달성하기 위한 본 발명에 따른 마스크정렬 측정방법은 하부층 상에 일직선으로 복수의 외측 오버레이 마크를 형성하는 단계; 상기 외측 오버레이 마크의 내측의 상부층에 내측 오버레이 마크를 형성하는 단계; 및 상기 각각의 외측 오버레이 마크와 상기 내측 오버레이 마크 사이의 평행한 변의 사이의 길이를 측정하여 오버레이 정렬을 측정하는 단계;를 포함하는 것을 특징으로 한다.In addition, the mask alignment measuring method according to the present invention for achieving the above object comprises the steps of forming a plurality of outer overlay marks in a straight line on the lower layer; Forming an inner overlay mark on an inner top layer of the outer overlay mark; And measuring an overlay alignment by measuring a length between parallel sides between the respective outer overlay marks and the inner overlay marks.
이와 같은 본 발명에 의하면 종래 기술과 달리 하부층을 측정하는 오버레이 마크를 복수로 형성함으로써, 예를 들어 메탈콘택 패턴(M1C) 진행 시 액티브레이어(A) 및 게이트레이러(G)에 대한 보정이 가능해져, 얼라인의 정확성을 높일 수 있는 장점이 있다.According to the present invention, unlike the prior art by forming a plurality of overlay marks for measuring the lower layer, for example, the active layer (A) and the gate layer (G) can be corrected during the progress of the metal contact pattern (M1C). There is an advantage to increase the accuracy of the alignment.
이하, 본 발명의 실시예에 따른 오버레이 마크 및 그 마크를 이용한 마스크정렬 측정방법을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an overlay mark and a method of measuring mask alignment using the mark according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 따른 실시 예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성 되는 것으로 기재되는 경우에 있어, 상/위(On/Over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.In the description of the embodiment according to the present invention, when described as being formed on an "on / over" of each layer, the on / over is directly or a different layer. It includes all that are formed through (indirectly).
도 5는 본 발명의 실시예에 따른 오버레이 마크의 평면도이다.5 is a plan view of an overlay mark according to an embodiment of the present invention.
본 발명의 실시예에 따른 오버레이 마크는 하부층(미도시) 상에 일직선의 형태로 복수로 형성된 외측 오버레이 마크(200); 및 상부층(미도시) 상에 상기 외측 오버레이 마크(200)의 내측으로 형성된 내측 오버레이 마크(100);를 포함하는 것을 특징으로 한다.An overlay mark according to an embodiment of the present invention includes a plurality of outer overlay marks formed in a straight line on the lower layer (not shown); And an
본 발명의 실시예에 따른 오버레이 마크는 종래 기술과 달리 하부층을 측정하는 오버레이 마크를 복수로 형성함으로써, 예를 들어 메탈콘택 패턴(M1C) 진행 시 액티브레이어(A) 및 게이트레이러(G)에 대한 보정이 가능해져, 얼라인의 정확성을 높일 수 있는 장점이 있다.Unlike the prior art, the overlay mark according to the embodiment of the present invention forms a plurality of overlay marks for measuring the lower layer, for example, in the active layer A and the gate layer G during the metal contact pattern M1C. The correction is possible, and there is an advantage of increasing the accuracy of the alignment.
즉, 상기 외측 오버레이 마크(200)는 반도체소자(미도시) 상에 형성된 액티브레이어 오버레이마크(210)와 게이트레이어 오버레이마크(220)를 포함할 수 있다.That is, the
나아가, 상기 외측 오버레이 마크(200)는 다결정실리콘층, 층간절연막, 금속층 또는 소자분리막으로 이루어 질 수 있다.In addition, the
상기 외측 오버레이 마크(200)는 이러한 다양한 층에 대해서 일직선의 형태 내에 복수의 오버레이 마크를 형성함으로써 정렬도의 정확성을 현저히 높일 수 있는 효과가 있다.The
한편, 상기 내측 오버레이 마크(100)는 다결정실리콘층, 층간절연막, 금속 층 또는 감광막으로 형성될 수 있다.Meanwhile, the
특히, 상기 내측 오버레이 마크(100)는 반도체소자 상에 첫번째로 형성되는 메탈콘택 패턴의 오버레이 마크인 경우에는 하부층의 액티브레이어 오버레이마크(210)와 게이트레이어 오버레이마크(220)와의 정렬도를 동시에 측정함으로써 얼라인의 정확성을 높일 수 있는 장점이 있다.In particular, when the
이하, 본 발명의 실시예에 따른 오버레이 마크를 이용한 마스크정렬 측정방법을 설명한다.Hereinafter, a method of measuring mask alignment using an overlay mark according to an embodiment of the present invention will be described.
우선, 하부층(미도시) 상에 일직선으로 복수의 외측 오버레이 마크(200)를 형성한다. 상기 외측 오버레이 마크(200)는 다결정실리콘층, 층간절연막, 금속층 또는 소자분리막으로 이루어 질 수 있다.First, a plurality of
이때, 상기 외측 오버레이 마크(200)의 전체적인 형태가 일직선이라는 의미는 아니며, 도 5와 같이 외측 오버레이 마크(200)를 구성하는 부분이 일직선 상에 배치된 복수의 오버레이 마크를 포함하는 것을 의미하는 것이다.In this case, the overall shape of the
예를 들어, 상기 외측 오버레이 마크(200)는 반도체소자(미도시) 상에 형성된 액티브레이어 오버레이마크(210)와 게이트레이어 오버레이마크(220)를 포함할 수 있다.For example, the
또한, 상기 외측 오버레이 마크(200)의 전체적인 형태는 직사각형이거나 마름모 형상 또는 정팔각형 등의 다양한 형상을 지닐 수 있다.In addition, the overall shape of the
다음으로, 상기 외측 오버레이 마크(200)의 내측의 상부층(미도시)에 내측 오버레이 마크(100)를 형성한다.Next, an
역시, 상기 내측 오버레이 마크(100)도 일직선으로 복수의 내측 오버레이 마크를 포함할 수 있다. 이때, 상기 내측 오버레이 마크(100)의 전체적인 형태가 일직선이라는 의미는 아니며, 내측 오버레이 마크(100)를 구성하는 부분이 일직선 상에 배치된 복수의 오버레이 마크를 포함하는 것을 의미하는 것이다.In addition, the
또한, 상기 내측 오버레이 마크(100)의 전체적인 형태는 직사각형이거나 마름모 형상 또는 정팔각형 등의 다양한 형상을 지닐 수 있다.In addition, the overall shape of the
또한, 상기 내측 오버레이 마크(100)는 다결정실리콘층, 층간절연막, 금속층 또는 감광막으로 형성될 수 있다.In addition, the
다음으로, 상기 각각의 외측 오버레이 마크(200)와 상기 내측 오버레이 마크(100) 사이의 평행한 변의 사이의 길이를 측정하여 오버레이 정렬을 측정한다.Next, the overlay alignment is measured by measuring the length between the parallel sides between each of the
특히, 상기 내측 오버레이 마크(100)는 반도체소자 상에 첫번째로 형성되는 메탈콘택 패턴의 오버레이 마크인 경우에는 하부층의 액티브레이어 오버레이마크(210)와 게이트레이어 오버레이마크(220)와의 정렬도를 동시에 측정함으로써 얼라인의 정확성을 높일 수 있는 장점이 있다.In particular, when the
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and drawings, and it is common knowledge in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be apparent to those who have
이상에서 설명한 바와 같이 본 발명에 따른 오버레이 마크 및 그 마크를 이 용한 마스크정렬 측정방법에 의하면 종래 기술과 달리 하부층을 측정하는 오버레이 마크를 복수로 형성함으로써, 예를 들어 메탈콘택 패턴(M1C) 진행 시 액티브레이어(A) 및 게이트레이러(G)에 대한 보정이 가능해져, 얼라인의 정확성을 높일 수 있는 효과가 있다.As described above, according to the overlay mark and the mask alignment measuring method using the mark according to the present invention, unlike the prior art, a plurality of overlay marks for measuring the lower layer are formed, for example, when the metal contact pattern M1C is in progress. The active layer A and the gate layer G can be corrected, and the alignment accuracy can be improved.
또한, 본 발명에 의하면 액티브레이어(A) 및 게이트레이러(G)에 대한 보정을 함께 진행함으로써 컨택마진(contact margin)이 넓어지므로 반도체소자를 제조하는 데 있어 안정성을 확보할 수 있는 효과가 있다.In addition, according to the present invention, since the contact margin is widened by simultaneously performing the correction on the active layer A and the gate layer G, it is possible to secure stability in manufacturing a semiconductor device. .
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060135768A KR20080061031A (en) | 2006-12-27 | 2006-12-27 | Overlay mark and method for testing of mask align using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060135768A KR20080061031A (en) | 2006-12-27 | 2006-12-27 | Overlay mark and method for testing of mask align using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080061031A true KR20080061031A (en) | 2008-07-02 |
Family
ID=39813473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060135768A KR20080061031A (en) | 2006-12-27 | 2006-12-27 | Overlay mark and method for testing of mask align using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080061031A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112071823A (en) * | 2020-09-17 | 2020-12-11 | 长江存储科技有限责任公司 | Alignment mark and preparation method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000020311A (en) * | 1998-09-19 | 2000-04-15 | 김영환 | Overlay vernier with aberration effect of exposing lens |
| KR20030078559A (en) * | 2002-03-30 | 2003-10-08 | 주식회사 하이닉스반도체 | Evaluation mark for contrast of photoresist |
| KR20040059251A (en) * | 2002-12-28 | 2004-07-05 | 동부전자 주식회사 | Overlay mark with multiple box-type marks on one layer |
| JP2004273612A (en) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | Semiconductor device, its fabricating process and photomask |
| KR20060025460A (en) * | 2004-09-16 | 2006-03-21 | 주식회사 하이닉스반도체 | Overlayer mark of semiconductor device |
-
2006
- 2006-12-27 KR KR1020060135768A patent/KR20080061031A/en not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000020311A (en) * | 1998-09-19 | 2000-04-15 | 김영환 | Overlay vernier with aberration effect of exposing lens |
| KR20030078559A (en) * | 2002-03-30 | 2003-10-08 | 주식회사 하이닉스반도체 | Evaluation mark for contrast of photoresist |
| KR20040059251A (en) * | 2002-12-28 | 2004-07-05 | 동부전자 주식회사 | Overlay mark with multiple box-type marks on one layer |
| JP2004273612A (en) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | Semiconductor device, its fabricating process and photomask |
| KR20060025460A (en) * | 2004-09-16 | 2006-03-21 | 주식회사 하이닉스반도체 | Overlayer mark of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112071823A (en) * | 2020-09-17 | 2020-12-11 | 长江存储科技有限责任公司 | Alignment mark and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0170909B1 (en) | Overlay detecting method of semiconductor device | |
| US5733690A (en) | Reticle for fabricating semiconductor device | |
| KR960014963B1 (en) | Manufacturing method of semiconductor device | |
| KR20010111048A (en) | Alignment method, test method for matching, and photomask | |
| US7288848B2 (en) | Overlay mark for measuring and correcting alignment errors | |
| KR100257167B1 (en) | Method of manufacturing semiconductor device | |
| US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
| US6357131B1 (en) | Overlay reliability monitor | |
| US20050026385A1 (en) | Method for manufacturing a semiconductor device and semiconductor device with overlay mark | |
| US8193648B2 (en) | Method for detecting errors of exposed positions of a pre-layer and a current layer by an integrated alignment and overlay mark | |
| KR20080005717A (en) | Alignment key of semiconductor memory device | |
| US9134628B2 (en) | Overlay mark and application thereof | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| KR20080061031A (en) | Overlay mark and method for testing of mask align using the same | |
| KR20090076141A (en) | Align overlay integrated mark | |
| KR100197981B1 (en) | Method of detecting mask alignment in semiconductor devices | |
| KR960014961B1 (en) | Manufacturing method of semiconductor device | |
| KR100650733B1 (en) | Measurement mark of semiconductor device | |
| KR960007621B1 (en) | Method of compensating for overlaying error in semiconductor device | |
| KR960014964B1 (en) | Manufacturing method of semiconductor device | |
| KR20050037675A (en) | Method for correcting an alignment of a stepper or a scanner in a photolithography processing | |
| KR20060039638A (en) | Manufacturing method of semiconductor device | |
| KR20040003936A (en) | Align mark in semiconductor device | |
| KR20040059251A (en) | Overlay mark with multiple box-type marks on one layer | |
| KR20060039653A (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |