KR20080059882A

KR20080059882A - 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는칩셋회로 및 그 제어방법

Info

Publication number: KR20080059882A
Application number: KR1020060133767A
Authority: KR
Inventors: 김종우
Original assignee: (주)네오와인
Priority date: 2006-12-26
Filing date: 2006-12-26
Publication date: 2008-07-01

Abstract

본 발명의 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로는, 비디오 입력 영상신호와 비디오 게임 입력 영상신호를 수신하는 제1 영상신호 입력부; PC 입력 영상신호와 TCP/IP 입력 영상신호를 수신하는 제2 영상신호 입력부; 상기 제1 영상신호 입력부와 제2 영상신호 입력부에 수신된 영상신호들을 저장하는 영상신호 저장부; 상기 영상신호 저장부에 저장된 영상신호들을 일정한 형태로 변환한 후, 크기를 조절하는 영상신호 변환부; 및 상기 영상신호 변환부에서 크기가 조절된 영상신호를 TCP/IP 입력 영상신호 또는 비디오 게임 입력 영상신호로 하고, 상기 TCP/IP 입력 영상신호 또는 상기 비디오 게임 입력 영상신호에 CPU에 의해 처리된 OSD(On Screen Display)를 디스플레이하여 표시수단에 동기화하여 출력하는 영상신호 출력부;를 포함하는 것을 특징으로 한다.

비디오 영상신호, 비디오 게임 영상신호, PC 영상신호, TCP/IP 영상신호, 칩셋회로

Description

다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로 및 그 제어방법{Chipset circuit for the output of multiplex image signal in a screen synchronously and controlling method thereof}

도 1은 종래의 PC 입력 영상신호와 다채널 비디오 입력 영상신호에 대한 PC 모니터 또는 비디오 모니터의 출력회로이다.

도 2는 본 발명의 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 하나의 화면에 동시에 출력할 수 있는 칩셋회로의 구성도이다.

도 3은 도 2의 상세 구성도이다.

도 4는 본 발명의 각각의 입력에 대한 블랜딩과 출력을 나타낸 회로이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 제1 영상신호 입력부 100a : 제1 스케일러 200 : 제2 영상신호 입력부 200a : 제2 스케일러 300 : 영상신호 저장부 300a : 메모리 컨트롤러

300b : 메모리 400 : 영상신호 변환부

400a : YUV to RGB 컨버터 400b : 제3 스케일러

410a : RGB to YUV 컨버터 410b : 제4 스케일러 420a : RGB to YUV 컨버터 420b : 제5 스케일러

500 : 영상신호 출력부 600 : CPU 700 : 마우스 컨트롤러

본 발명의 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로 및 그 제어방법은, 비디오 영상신호, 비디오 게임 영상신호, RGB 영상신호 및 TCP/IP 영상신호가 혼합된 영상에 OSD(On Screen Display)를 디스플레이하는 칩셋회로 및 그 제어방법에 관한 것이다.

도 1은 종래의 PC 입력 영상신호와 다채널 비디오 입력 영상신호에 대한 PC 모니터 또는 비디오 모니터의 출력회로이다. 도 1에 도시된 바와 같이, 제1스케일러(1)에서는 다채널 비디오 입력 영상신호와 PC의 RGB(Red, Green, Blue) 입력 영상신호를 받는다. 이 후, PC 또는 TV 중에 어느 곳에서 그 영상신호들을 출력하는 지에 따라 YUV 영상신호 또는 RGB 영상신호로 변경된다. TV에서 출력하는 경우에는 PC의 RGB 영상신호는 TV의 YUV 영상신호(휘도 신호, 휘도 신호와 적색 성분의 차, 휘도 신호와 청색 성분의 차)로 변경되고, PC에서 출력하는 경우에는 비디오의 YUV 영상신호는 PC의 RGB 영상신호로 변경된다. 이 후, 제1스케일러(1)에서는 비디오 입력 영상신호와 RGB 입력 영상신호의 크기를 조절하는데, PC 모니터로 결과를 보는 경우에는 제1스케일러(1)에서 비디오 입력 영상신호의 크기를 조절하고, TV로 결과를 볼 경우에는 제1스케일러(1)에서 RGB 입력 영상신호의 크기를 조절한다. 이후, 비디오 입력 영상신호와 TV 입력 영상신호는 메모리 컨트롤러(2)에 입력되어 메모리(2)에 저장되고, 그 저장된 값은 컨버터(4)와 제2스케일러(5)를 통하여 믹서(6)로 전달된다. 이후, 믹서(6)는 블랜딩(blending), 리플레이싱(replacing), 자화면(Picture In Picture, PIP) 또는 스위칭(switching) 중에서 어느 하나의 동작을 제어하고, 출력 동기화에 의해 그 크기와 동기를 PC 입력 영상신호에 맞추어 PC의 모니터에 출력한다. PC 출력은 1 프레임(frame)당 1024×768의 픽셀들을 갖는다. 인간의 눈으로 자연스럽게 움직이는 영상을 보려면 1초에 60프레임이 필요하다. 그래서, 1024×768×60Hz = 47.18592MHz의 동기 주파수가 필요하다. 반면에, 비디오에 있어 1프레임을 표현하기 위해서는 720×240×2필드(field)가 필요하다. 2가지 영상신호의 동기가 같지 않기 때문에, 출력단자 앞에서 2가지 영상신호의 크기를 같게 하여 동기를 시켜야만 PC의 모니터나 TV 화면에 그림을 나타낼 수 있다.

이와 관련된 다른 종래기술로서 OSD(On Screen Display)가 있다. OSD는 문자나 그림을 화면에 오버레이(overlay)시키는 방법인데, 2가지로 구분할 수 있다. 1번째가 텍스트 폰트(text font)를 사용하는 방법이다. 텍스트 폰트를 사용할 경우에는 해당 메모리에 “ㄱ”,”ㄴ”,”ㄷ”,“a”,”b”,”c”등이 정해져 있다. 그래서, 사용자가 그 크기와 색깔을 변경할 수 없다는 단점이 있다. 2번째 방법은 그래픽을 이용하는 방법인데, OSG(On Screen Graphic)라고 불린다. 이 방법은 각각의 픽셀을 이용하여 디스플레이하는 것이다. 다시 말해서,“ㄱ”을 표현하기 위해서는 각각의 픽셀에 값을 부여하여 원 비디오 화면의 픽셀 값에 믹싱하는 방법이다. CPU의 속도를 감안할 때 전체“ㄱ”이라고 하는 화면을 PC 영상신호와 비디오 영상신호와 합치는 것은 불가능하다. 그래서, CPU에서 쓰고자 하는 데이터만 매크로 명령으로 CPU에 보내주면, CPU는 메모리에 저장한 후 비디오나 PC의 동기신호에 맞추어 출력하여 CPU의 로드를 줄인다. 이 방법을 쓰면 폰트의 크기와 색깔을 CPU에서 변경할 수 있는데, 알파 블랜딩을 통하여 그래픽이나 폰트의 색깔을 자연스럽게 표현할 수 있다. 알파 블랜딩(alpha blending)이란, 2가지 색깔의 조합으로써 색의 투명도를 표시한다. 알파값은 0에서 1까지의 값을 가진다. 여기서, 0은 완전 투명한 색을 나타내고, 1은 완전 불투명도 색을 나타낸다. 알파값이 A인 Value 1이 그 배경의 색깔이 Value 0 위로 그려질 때, 그 결과값은 Value = Value 0(1 - A) + Value1(A)이다. 여기서, 알파값은 RGB에 동일하게 섞인다. 실제로 색을 표현하는 방식은 팔레트라는 방법을 사용한다. 팔레트(palette)란, 컴퓨터 그래픽 시스템에서 모든 종류의 색깔을 저장하고 있는 작은 부분집합들이다. 실제 RGB를 디스플레이하기 위해서 레지스터에, R, G, B가 각각 8 bit(비트)씩 필요하다. 이렇게 되면, 16,777,216 가지의 색깔을 표현할 수 있는데, 그래픽 메모리의 용량이 큰 것이 필요하다. 그래서, 메모리 용량을 줄이기 위해서는 RGB를 8비트로 표현할 수 있는 8비트 RGB 팔레트를 사용한다. 이것이 의미하는 바는 약 16백 7만 개의 색깔 중에서 256가지의 색만을 사용하겠다는 것이다.

그러나, 종래에는 비디오 영상신호, 비디오 게임 영상신호, RGB 영상신호 그 리고 TCP/IP 영상신호를 혼합하는 장치와 그리고 그 혼합된 영상에 OSD를 디스플레이하는 칩셋이 존재하지 않았다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로써, 비디오 영상신호, 비디오 게임 영상신호, RGB 영상신호 및 TCP/IP 영상신호가 혼합된 영상에 OSD를 디스플레이하는 칩셋회로 및 그 제어방법을 제공하는 것을 목적으로 한다.

본 발명은 비디오 입력 영상신호와 비디오 게임 입력 영상신호를 수신하는 제1 영상신호 입력부; PC 입력 영상신호와 TCP/IP 입력 영상신호를 수신하는 제2 영상신호 입력부; 상기 제1 영상신호 입력부와 제2 영상신호 입력부에 수신된 영상신호들을 저장하는 영상신호 저장부; 상기 영상신호 저장부에 저장된 영상신호들을 일정한 형태로 변환한 후, 크기를 조절하는 영상신호 변환부; 및 상기 영상신호 변환부에서 크기가 조절된 영상신호를 TCP/IP 입력 영상신호 또는 비디오 게임 입력 영상신호로 하고, 상기 TCP/IP 입력 영상신호 또는 상기 비디오 게임 입력 영상신호에 CPU에 의해 처리된 OSD(On Screen Display)를 디스플레이하여 표시수단에 동기화하여 출력하는 영상신호 출력부;를 포함하는 것을 특징으로 하는 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로를 제시한다.

또한, 본 발명은 제1 영상신호 입력부에서 비디오 입력 영상신호와 비디오 게임 입력 영상신호를 수신하는 제1단계; 제2 영상신호 입력부에서 PC 입력 영상신호와 TCP/IP 입력 영상신호를 수신하는 제2단계; 영상신호 저장부에 상기 제1 영상신호 입력부와 제2 영상신호 입력부에 수신된 영상신호들을 저장하는 제3단계; 영상신호 변환부에서 상기 영상신호 저장부에 저장된 영상신호들을 일정한 형태로 변환하여 크기를 조절하는 제4단계; 및 영상신호 출력부에서 상기 영상신호 변환부에서 크기가 조절된 영상신호를 TCP/IP 또는 비디오 게임 입력영상신호로 하고, 상기 TCP/IP 입력 영상신호 또는 상기 비디오 게임 입력 영상신호에 CPU에 의해서 처리된 OSD(On Screen Display)를 디스플레이하여 표시수단에 동기화하여 출력하는 제5단계;를 포함하는 것을 특징으로 하는 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로의 제어방법을 제시한다.

이하, 본 발명의 실시예를 도면을 통하여 상세히 설명하기로 한다.

도 2는 본 발명의 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로의 구성도이다. 도 2에 도시된 바와 같이, 본 발명의 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로는, 제1 영상신호 입력부(100), 제2 영상신호 입력부(200), 영상신호 저장부(300), 영상신호 변환부(400) 및 영상신호 출력부(500)를 포함할 수 있다.

상기 제1 영상신호 입력부(100)는 비디오 입력 영상신호와 비디오 게임 입력영상신호를 수신하고, 상기 제2 영상신호 입력부(200)는 PC 입력 영상신호와 TCP/IP 입력 영상신호를 수신한다. 이후, 상기 영상신호 저장부(300)는 상기 제1 영상신호 입력부(100)와 제2 영상신호 입력부(200)에 수신된 영상신호들을 저장하 고, 상기 영상신호 변환부(400)는 상기 영상신호 저장부(300)에 저장된 영상신호들을 일정한 형태로 변환한 후 크기를 조절한다. 이후, 상기 영상신호 출력부(500)는 상기 영상신호 변환부(400)에서 크기가 조절된 영상신호를 사용자의 조작에 의한 CPU(600)의 제어에 의해 크기가 같은 두 화면의 영상신호를 혼합하는 블랜딩(blending), 두 화면의 영상신호를 합성하는 리플레이싱(replacing), PC 화면의 영상신호나 비디오 화면의 영상신호 중에서 어느 하나의 화면의 영상신호 위에 다른 하나의 화면의 영상신호를 위치시키는 PIP(Picture In Picture), 먹스와 같이 PC 화면의 영상신호나 TV 화면의 영상신호 중에서 하나의 화면의 영상신호를 선택하는 스위칭(switching) 중에서 어느 하나의 동작을 제어하여 TCP/IP 입력 영상신호 또는 비디오 게임 입력 영상신호로 하고, 상기 TCP/IP 입력 영상신호 또는 상기 비디오 게임 입력 영상신호에 CPU에 의해서 처리된 OSD(On Screen Display)를 디스플레이하여 PC 모니터나 TV 모니터와 같은 표시수단에 동기화하여 출력한다.

도 3은 도 2의 상세 구성도이다. 도 3에 도시된 바와 같이, 제1스케일러(100a)는 캠코더나 CCD 카메라의 비디오 입력 영상신호와 CPU(600)에서 전달되는 비디오 게임 입력 영상신호를 수신하여 메모리 컨트롤러(300a)를 통해 메모리(300b)에 저장한다. 그리고, 제2스케일러(200a)는 PC에서 제공되는 PC 입력 영상신호와 CPU(600)에서 제공되는 TCP/IP 입력 영상신호를 수신하여 메모리 컨트롤러(300a)를 통해 메모리(300b)에 저장한다. 또한, 메모리 컨트롤러(300a)는 2가지의 영상신호를 컨버터(400a, 410a, 420a) 및 스케일러(400b, 410b, 420b)를 통하여 믹서(500a)로 보내어 사용자의 조작에 의한 CPU(600)의 제어에 의해 크기가 같은 두 화면의 영상신호를 혼합하는 블랜딩(blending), 두 화면의 영상신호를 합성하는 리플레이싱(replacing), PC 화면의 영상신호나 비디오 화면의 영상신호 중에서 어느 하나의 화면의 영상신호 위에 다른 하나의 화면의 영상신호를 위치시키는 PIP(Picture In Picture), 먹스와 같이 PC 화면의 영상신호나 TV 화면의 영상신호 중에서 하나의 화면을 선택하는 스위칭(switching) 중에서 어느 하나의 동작을 제어한다. 또한, 이들은 TCP/IP 또는 비디오 게임 입력이 되고, CPU(600)에 의해서 처리된 OSD(On Screen Display)를 디스플레이하여 PC 모니터나 TV 모니터와 같은 표시수단에 출력한다.

비디오 입력 영상신호, PC 입력 영상신호, TCP/IP 입력 영상신호 및 비디오 게임 입력 영상신호는 PC에 출력하느냐 TV에 출력하느냐에 따라 그 영상신호를 변환하는 방법이 다르다. PC 모니터에 비디오 입력 영상신호를 출력하는 경우에는 컨버터(400a)에서 YUV to RGB 변환시켜야 하고, TV 모니터에 출력하기 위해서는 TCP/IP 입력 영상신호, 비디오 게임 입력 영상신호 및 PC 입력 영상신호는 RGB 영상신호이기 때문에 컨버터(410a, 420a)에서 RGB to YUV 변환을 시켜야 한다. 컨버터(400a, 410a, 420a)를 통해 변환된 영상신호들은 스케일러(400b, 410b, 420b)를 통하여 믹서(500a)에 전송되어 하나의 영상신호가 선택된다. 만약, TV 모니터에 PC 입력 영상신호를 출력하고 싶다면, 비디오 영상신호는 믹서(500a)로 바이패스 (bypass)시키고, PC 영상신호는 RGB to YUV 컨버터(410a, 420a)를 통과한 후 스케일러(410b, 420b)를 사용하여 비디오 영상신호의 크기와 같게 한다. 그리고, 출력 영상신호가 믹서(500a)의 입력단으로 입력되어 비디오 입력 영상신호와 혼합된다. 마지막으로, 디스플레이를 할 때 영상신호들을 동기화시켜야 한다. PC 모니터에 출력할 경우에는 비디오 영상신호, 비디오 게임 영상신호 또는 OSD를 PC 영상신호에 동기를 맞추고, TV에 출력할 경우에는 PC 영상신호와 비디오 게임 영상신호 또는 OSD가 비디오에 동기되어 출력된다.

또한, CPU(600)에서는 마우스 컨트롤러(700)에 마우스 제어신호를 전송하고,마우스 컨트롤러(700)는 마우스 포인터의 크기를 제어하는데, 마우스 컨트롤러 (700)는 마우스 제어신호를 수신하여 믹서(500a)에 전송한다.

스케일러(400b, 410b, 420b)에서 크기가 조절된 영상신호를 믹서(500a)에서 블랜딩하는 경우에, 믹서(500a)는 상기 마우스 제어신호를 수신하여 블랜딩 C값이 1인 경우에는 마우스 포인터가 표시되지 않게 하고, 블랜딩 C값이 0인 경우에는 마우스 포인터가 표시되게 한다(도 4참조). 그리고, 믹서(500a)는 스케일러(400b, 410b, 420b)에서 크기가 조절된 영상신호를 믹서(500a)에서 리플레이싱, PIP 또는 스위칭하는 경우에는 마우스 포인터가 표시되게 한다.

도 4는 본 발명의 각각의 입력에 대한 블랜딩과 출력을 나타낸 회로이다. 도 4를 도 3과 함께 살펴보면, PC 모니터와 TV 모니터에 출력하는 몇 가지 예를 알 수 있다. 도면부호는 도 2와 동일하게 사용하였다.

수학식 1에서는 PC 영상신호와 비디오 영상신호를 혼합하는 경우를 나타내고 있다. 만약, PC 영상신호만을 바이패스할 경우에는 블랜딩 A값을 1로 취하면 되고, 비디오 영상신호를 바이패스할 경우에는 A값을 0으로 놓으면 된다. 그리고, 2가지의 영상신호를 동시에 출력시키려면 블랜딩 계수를 0과 1 사이에 놓으면 된다. 여 기서, A값은 알파 블랜딩 계수로써 CPU(600)에서 제공된다. 그리고, OSD 또는 비디오 게임 영상신호를 블랜딩시키면, PC 영상신호와 비디오 영상신호를 PC 모니터에 출력할 수 있게 된다. 수학식 2는 PC 영상신호와 비디오 영상신호를 OSD 또는 비디오 게임 영상신호와 블랜딩하는 경우이다. 블랜딩 B값에 따라 2가지의 영상신호를 모두 출력할 수도 있고, 2가지 영상신호 중에서 하나의 영상신호를 바이패스할 수도 있다. 이때, 위의 방법과 동일한 방법으로 PC 화면에 출력할 수 있다. TV 모니터로 출력할 때도 동일한 방법이 사용된다. 수학식 3에서 블랜딩 C값을 조절함으로써 원하는 값을 출력할 수 있다.

Y1 = PC×A + Video×(1-A)

Y2 = Y1×B + OSD(또는 Videogame)×(1-B)

Y3 = Y2×C + Mouse×(1-C)

여기서, Y1 : PC 영상신호와 비디오 영상신호가 혼합된 출력

Y2 : PC 영상신호, 비디오 영상신호 및 OSD(또는 비디오 게임 영상신 호)가 혼합된 출력

Y3 : PC 영상신호, 비디오 영상신호, OSD(또는 비디오 게임 영상신호) 및 마우스 영상신호가 혼합된 출력

PC : PC 영상신호

Video : 비디오 영상신호

Videogame : 비디오 게임 영상신호

Mouse : 마우스 영상신호

A, B, C : 블랜딩 계수

이상에서 살펴본 바와 같은 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로 및 그 제어방법에 대한 기술사상을 첨부도면과 함께 서술하였지만, 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술사상을 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

본 발명의 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로 및 그 제어방법은, PC 화면, 다 채널(multi-channel) 비디오 화면, IPTV, 웹 사이트(website), 게임 콘솔(game console)에서 오는 콘텐츠(content)를 하나의 디스플 레이 화면에서 호환하여 볼 수 있게 한다. 그리고, 비디오를 보면서 TV를 볼 수 있고, 인터넷을 통해서 TV 프로그램을 다운받아 볼 수 있으며, 게임을 즐기면서 인터넷에 로그인할 수도 있다. 또한, PC 영상신호, 비디오 영상신호, OSD가 하나의 메모리에 있고, PC 출력과 비디오 출력을 원하는 대로 선택할 수 있다. 또한, 칩셋회로로 구현할 때는 현저하게 저렴한 가격으로 이 모든 기능들을 사용할 수 있고, 게임 콘솔, 모니터, PC, 셋톱박스(STB)와 같은 여러 어플리케이션에 사용될 수 있다.

Claims

비디오 입력 영상신호와 비디오 게임 입력 영상신호를 수신하는 제1 영상신호 입력부;

PC 입력 영상신호와 TCP/IP 입력 영상신호를 수신하는 제2 영상신호 입력부;

상기 제1 영상신호 입력부와 제2 영상신호 입력부에 수신된 영상신호들을 저장하는 영상신호 저장부;

상기 영상신호 저장부에 저장된 영상신호들을 일정한 형태로 변환한 후, 크기를 조절하는 영상신호 변환부; 및

상기 영상신호 변환부에서 크기가 조절된 영상신호를 TCP/IP 입력 영상신호 또는 비디오 게임 입력 영상신호로 하고, 상기 TCP/IP 입력 영상신호 또는 상기 비디오 게임 입력 영상신호에 CPU에 의해 처리된 OSD를 디스플레이하여 표시수단에 동기화하여 출력하는 영상신호 출력부;

를 포함하는 것을 특징으로 하는 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로.
청구항 1에 있어서,

상기 영상신호 변환부는,

PC 모니터에 비디오 영상신호를 출력하는 경우에 YUV를 RGB로 변환하여 크기 를 조절하는 제1 영상신호 변환부;

TV 모니터에 상기 비디오 영상신호를 출력하는 경우에 RGB를 YUV로 변환하여 크기를 조절하는 제2 영상신호 변환부; 및

상기 TV 모니터에 PC 입력 영상신호를 출력하는 경우에 RGB를 YUV로 변환하여 크기를 조절하는 제3 영상신호 변환부;

를 포함하는 것을 특징으로 하는 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로.
청구항 1에 있어서,

상기 영상신호 출력부는 상기 영상신호 변환부에서 크기가 조절된 영상신호를 블랜딩 (blending), 리플레이싱(replacing), PIP(Picture In Picture) 또는 스위칭(switching) 중에서 어느 하나의 동작을 제어하여 TCP/IP 입력 영상신호 또는 비디오 게임 입력 영상신호로 하는 것을 특징으로 하는 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로.
제1 영상신호 입력부에서 비디오 입력 영상신호와 비디오 게임 입력 영상신호를 수신하는 제1단계;

제2 영상신호 입력부에서 PC 입력 영상신호와 TCP/IP 입력 영상신호를 수신 하는 제2단계;

영상신호 저장부에 상기 제1 영상신호 입력부와 제2 영상신호 입력부에 수신된 영상신호들을 저장하는 제3단계;

영상신호 변환부에서 상기 영상신호 저장부에 저장된 영상신호들을 일정한 형태로 변환하여 크기를 조절하는 제4단계; 및

영상신호 출력부에서 상기 영상신호 변환부에서 크기가 조절된 영상신호를 TCP/IP 또는 비디오 게임 입력 영상신호로 하고, 상기 TCP/IP 입력 영상신호 또는 상기 비디오 게임 입력 영상신호에 CPU에 의해서 처리된 OSD를 디스플레이하여 표시수단에 동기화하여 출력하는 제5단계;

를 포함하는 것을 특징으로 하는 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로의 제어방법.