KR20080046510A - 퓨즈 장치 및 퓨즈 모니터링 방법 - Google Patents
퓨즈 장치 및 퓨즈 모니터링 방법 Download PDFInfo
- Publication number
- KR20080046510A KR20080046510A KR1020060116065A KR20060116065A KR20080046510A KR 20080046510 A KR20080046510 A KR 20080046510A KR 1020060116065 A KR1020060116065 A KR 1020060116065A KR 20060116065 A KR20060116065 A KR 20060116065A KR 20080046510 A KR20080046510 A KR 20080046510A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- signal
- monitoring
- state
- gate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
- G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
- G11C2229/76—Storage technology used for the repair
- G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 반도체 장치 및 모니터링 방법에 관한 것으로서, 특히 반도체 회로에 포함된 퓨즈의 절단 상태를 감지하는 장치 및 방법에 관한 것이다.
본 발명에 따른 퓨즈 장치는 임계 전류를 초과하는 전류가 흐르는 경우에 전기적으로 절단되는 퓨즈, 상기 퓨즈의 상태를 감지하고, 감지된 퓨즈의 상태에 상응하는 논리 상태를 유지하는 감지신호를 생성시키는 퓨즈 센싱부, 퓨즈 모니터링 비활성화 구간 내에서 상기 퓨즈의 절단을 지시하는 제1신호에 따라서 상기 퓨즈에 임계 전류를 초과하는 전류가 흐르도록 제어하는 퓨즈 절단 제어부 및 상기 감지신호를 입력단자에 인가하고, 퓨즈 모니터링 활성화 구간 내에서 상기 제1신호가 인가되는 구간 동안에만 출력단자로 상기 감지신호를 출력시키는 모니터링부를 포함함을 특징으로 한다.
퓨즈, 센싱(감지), 모니터링
Description
도 1은 종래의 기술에 따른 퓨즈 장치의 회로 구성도이다.
도 2는 종래의 기술에 따른 복수개의 퓨즈 장치의 블록 구성도이다.
도 3은 본 발명의 일실시 예에 따른 퓨즈 장치의 회로 구성도이다.
도 4는 본 발명의 일실시 예에 따른 복수의 퓨즈 장치들의 블록 구성의 연결을 보여주는 도면이다.
도 5는 본 발명의 일실시 예에 따른 퓨즈 모니터링 방법에서의 퓨즈 절단 모드 실행 방법의 흐름도이다.
도 6은 본 발명의 일실시 예에 따른 퓨즈 모니터링 방법에서의 퓨즈 모니터링 모드 실행 방법의 흐름도이다.
본 발명은 반도체 장치 및 모니터링 방법에 관한 것으로서, 특히 반도체 회로에 포함된 퓨즈의 절단 상태를 감지하는 장치 및 방법에 관한 것이다.
반도체 메모리 장치의 제조 시에 수많은 미세 셀 중에서 하나라도 결함이 있으면 메모리 장치로서의 기능을 수행하지 못하므로 불량 처리된다. 그러나, 메모리 장치 내의 일부 셀에만 결함이 발생하였는데도 불구하고 소자 전체를 불량품으로 폐기하는 것은 수율 측면에서 비효율적이다. 따라서, 메모리 장치 내의 일부 셀에만 결함이 발생한 경우에 메모리 장치 내에 미리 설치해둔 리던던시 메모리 셀을 이용하여 불량 셀을 대체함으로써 전체 메모리 장치를 정상적으로 이용할 수 있도록 한다.
불량 메모리 셀을 스페어 메모리 셀로 대체하는 프로그램에 퓨즈가 사용된다. 퓨즈를 프로그램하는 방식에는 과전류를 흘려서 퓨즈를 끊는 방식, 레이저 빔으로 퓨즈를 태워 끊는 방식 등이 있다.
도 1에 도시된 바와 같이, 과전류를 흘려서 퓨즈를 끊는 방식을 적용한 종래의 기술에 따른 퓨즈 장치는 퓨즈 센싱부(110) 및 퓨즈 절단 제어부(120)로 구성된다.
퓨즈 절단 제어부(120)는 반도체 칩을 제어하는 마이크로프로세서(도면에 미도시)로부터 퓨즈 절단을 지시하는 논리 상태 'HIGH'를 갖는 제어신호 EOFF가 인가되면, 트랜지스터 TR11을 턴온시킨다. 트랜지스터 TR11에는 퓨즈(EF1)가 접속되어 있으므로, 트랜지스터 TR11이 턴온되면 퓨즈(EF1)를 통해 과전류가 흐르게 되어 퓨즈(EF1)가 전기적으로 절단된다. 여기에서, 제어신호 EOFF는 각각의 퓨즈별로 고유하게 발생되는 신호이다.
참고적으로, 퓨즈 모니터링 모드에서 제어신호 EVAL는 퓨즈의 상태를 평가하여 발생되는 신호이다.
퓨즈 센싱부(110)는 퓨즈(EF1)의 저항값과 저항 R1의 저항값의 차이에 근거 하여 퓨즈의 절단 여부를 감지하는 회로이다. 여기에서, 저항 R1의 저항값은 퓨즈(EF1)가 절단되지 않은 경우의 퓨즈(EF1)의 저항값보다 크고, 퓨즈(EF1)가 절단된 경우의 퓨즈(EF1)의 저항값보다 작게 설정한다.
즉, 퓨즈(EF1)가 절단되지 않은 경우에는, 저항 R1의 저항값이 퓨즈(EF1)의 저항값보다 크게 됨으로 논리 상태 'HIGH'인 제어신호 EVAL가 인가되면 퓨즈(EF1)의 저항과 저항 R1의 저항 차이를 트랜지스터 TR14~TR17로 구성된 래치 회로를 통해 비교하여 OUT 단자에는 논리 상태 'HIGH'인 신호가 출력된다.
이와 반대로, 퓨즈(EF1)가 절단된 경우에는 저항 R1의 저항값이 퓨즈(EF1)의 저항값보다 작게 됨으로 OUT 단자에는 논리 상태 'LOW'인 신호가 출력된다.
이와 같은 동작에 의하여 단일의 퓨즈 장치에서 퓨즈의 절단 여부를 알 수 있게 된다.
그런데, 일반적으로 반도체 장치에는 퓨즈 장치(EFUSE)가 복수개(N개) 내장된다. 도 2에 종래의 기술에 의한 복수개의 퓨즈 장치의 블록 구성도를 도시하였다.
도 2에 도시된 바와 같이, 종래의 기술에 따르면 각 퓨즈 장치의 퓨즈를 절단하기 위한 N개의 제어신호(EOFF_1, EOFF_2, ..., EOFF_N)가 존재할 뿐, 이들 각 퓨즈 장치들을 모니터링하는 회로가 개발되지 않아 퓨즈 절단 후에 직접적으로 퓨즈의 절단 상태를 확인할 수 없는 단점이 있었다.
본 발명이 이루고자하는 기술적 과제는 반도체 장치에서 단일의 신호 라인을 통하여 복수개의 퓨즈의 절단 상태를 직접적으로 확인할 수 있는 퓨즈 장치 및 퓨즈 모니터링 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 퓨즈 장치는 임계 전류를 초과하는 전류가 흐르는 경우에 전기적으로 절단되는 퓨즈, 상기 퓨즈의 상태를 감지하고, 감지된 퓨즈의 상태에 상응하는 논리 상태를 유지하는 감지신호를 생성시키는 퓨즈 센싱부, 퓨즈 모니터링 비활성화 구간 내에서 상기 퓨즈의 절단을 지시하는 제1신호에 따라서 상기 퓨즈에 임계 전류를 초과하는 전류가 흐르도록 제어하는 퓨즈 절단 제어부 및 상기 감지신호를 입력단자에 인가하고, 퓨즈 모니터링 활성화 구간 내에서 상기 제1신호가 인가되는 구간 동안에만 출력단자로 상기 감지신호를 출력시키는 모니터링부를 포함함을 특징으로 한다.
본 발명에서 상기 퓨즈 절단 제어부는 퓨즈 모니터링을 지시하는 제2신호를 반전시키는 인버터, 상기 인버터에서 출력되는 반전된 제2신호와 상기 제1신호를 논리 곱하는 앤드 게이트 및 상기 퓨즈에 접속되어, 상기 앤드 게이트의 출력 단자에서 출력되는 신호의 논리 상태에 따라서 상기 퓨즈에 흐르는 전류 크기를 가변시키는 트랜지스터를 포함함을 특징으로 한다.
또한, 본 발명에서 상기 모니터링부는 상기 제1신호와 퓨즈 모니터링을 지시하는 제2신호를 논리 곱하는 앤드 게이트 및 상기 앤드 게이트 출력 신호의 논리 상태에 따라서 상기 감지신호의 출력을 스위칭하는 스위칭 수단을 포함함을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명에 따른 퓨즈 모니터링 방법은 복수의 퓨즈 장치에서 퓨즈의 절단을 지시하는 제1신호 및 퓨즈 모니터링을 지시하는 제2신호를 이용하여 상기 제2신호의 논리 상태가 퓨즈 모니터링 비활성화 모드에 해당되는 조건에서만 상기 제1신호가 인가되는 퓨즈 장치의 퓨즈를 절단하는 단계 및 상기 제2신호의 논리 상태가 퓨즈 모니터링 활성화 모드에 해당되는 조건에서만 상기 제1신호가 인가되는 퓨즈 장치에서 감지된 퓨즈 상태를 알리는 감지신호를 퓨즈 모니터 단자로 출력시키는 단계를 포함함을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
도 3에 도시된 바와 같이, 본 발명에 따른 퓨즈 장치는 퓨즈 센싱부(310), 퓨즈 절단 제어부(320), 모니터링부(330) 및 인버터(IV32)를 구비한다.
퓨즈 센싱부(310)는 비교 저항(R31) 래치 회로를 구성하는 복수의 트랜지스터(TR34~TR37), 제어신호 EVAL에 따라서 스위칭되는 복수의 트랜지스터(TR32, TR33 및 TR38)로 구성된다. 도 3에서는 설명의 편의를 위하여 퓨즈(EF31)를 퓨즈 센싱부(310)에 포함되는 것으로 도시하였다.
퓨즈 절단 제어부(320)는 인버터(IV31), 앤드 게이트(G31) 및 트랜지스터( TR31)로 구성된다.
그리고, 모니터링부(330)는 스위칭 수단인 트랜스미션 게이트(TG) 및 앤드 게이트(G32)로 구성된다.
본 발명에서는 제어신호로서 MON, EOFF 및 EVAL를 사용한다. 이러한 제어신호들은 마이크로프로세서(도면에 미도시)에서 실행 모드별로 생성되어 퓨즈 장치에 인가된다.
제어신호 MON는 퓨즈 모니터링을 지시하는 신호이고, 제어신호 EOFF는 퓨즈 절단을 지시하는 신호이고, 제어신호 EVAL는 퓨즈 센싱부(310)에서 퓨즈 상태를 나타내는 감지신호를 생성시키기 위한 신호이다.
퓨즈 장치는 퓨즈 절단 모드와 퓨즈 모니터링 모드로 나뉘어 동작한다.
퓨즈 절단 모드는 퓨즈 장치에서 퓨즈를 절단하는 모드이고, 퓨즈 모니터링 모드는 퓨즈 장치에 포함된 퓨즈의 절단 여부를 확인하는 모드이다.
그러면, 도 5의 흐름도를 참조하여 도 3에서의 본 발명에 따른 퓨즈 절단 모드 실행 과정의 동작을 설명하기로 한다.
퓨즈 절단 모드에서 제어신호 MON은 논리 상태 'LOW'로 세팅되고 제어신호 EVAL도 논리 상태 'LOW'로 세팅된 후에, 절단하고자 하는 퓨즈 장치가 #i인 경우에 논리 상태 'HIGH'를 갖는 제어신호 EOFF_i를 생성시켜 퓨즈 장치 #i에 인가한다(S510). 여기에서, 제어신호 EOFF_i는 퓨즈 장치별로 생성되며, 복수개의 퓨즈 장치 중에서 절단하고자 하는 퓨즈 장치를 지시하는 코딩 신호를 디코딩하여 절단하고자 하는 퓨즈 장치에 개별적으로 인가되는 신호이다.
단계510(S510)에 따라서 생성된 제어신호들에 의하여 #i 퓨즈 장치에 내장된 퓨즈를 절단하는 다음과 같은 프로세스가 실행된다(S520).
우선, 제어신호 EVAL가 'LOW'이므로 퓨즈 센싱부(310)에 포함된 트랜지스터 TR38은 턴오프되고, 트랜지스터 TR32 및 TR33은 턴온된다. 따라서 퓨즈 센싱부(310)의 래치 회로를 구성하는 트랜지스터 TR34 및 TR36은 턴오프된다.
또한, 제어신호 MON이 'LOW'이므로 퓨즈 절단 제어부(320)의 인버터 IV31 출력은 'HIGH'가 된다. 그리고, 논리 상태 'HIGH'를 갖는 제어신호 EOFF_i가 #i 퓨즈 장치(10)에 인가되면, 퓨즈 절단 제어부(320)의 앤드 게이트 G31 출력은 'HIGH'가 된다. 앤드 게이트 G31 출력이 'HIGH'가 됨에 따라 트랜지스터 TR31은 턴온된다. 이에 따라서, 퓨즈 EF31을 통하여 임계 전류 이상의 많은 전류가 흐르게 된다. 여기서, 임계 전류는 퓨즈 EF31을 절단하는데 필요한 전류 값 이상의 전류 값을 의미한다. 따라서, 퓨즈 EF31을 통하여 임계 전류 이상의 전류가 흐르게 되어, 퓨즈 EF31은 절단된다.
참고적으로, 퓨즈 절단 모드에서 제어신호 MON이 'LOW'이므로 모니터링부(330)의 앤드 게이트 G32의 출력은 EOFF_i의 논리 상태에 관계없이 'LOW'를 유지한다. 이로 인하여 트랜스미션 게이트(TG)가 차단되어 퓨즈 장치에서 생성된 감지신호 OUT_i는 퓨즈 모니터 단자 MOUT로 출력되지 않게 된다.
각 퓨즈 장치마다 트랜스미션 게이트(TG)를 둔 이유는 여러 개의 퓨즈를 체크할 때 멀티플렉서(Multiplexer)의 역할을 하기 때문이다.
다음으로, 도 6의 흐름도를 참조하여 도 3에서의 본 발명에 따른 퓨즈 모니터링 모드 실행 과정의 동작을 설명하기로 한다.
퓨즈 모니터링 모드에서 제어신호 MON은 논리 상태 'HIGH'로 세팅되고 제어신호 EVAL도 논리 상태 'HIGH'로 세팅된 후에, 모니터링하고자 하는 퓨즈 장치가 #i인 경우에 논리 상태 'HIGH'를 갖는 제어신호 EOFF_i를 생성시켜 퓨즈 장치 #i에 인가한다(S610). 여기에서 제어신호 EOFF_i는 퓨즈의 절단을 지시하는 신호이다. 본 발명에서는 모니터링 모드에서도 제어신호 EOFF_i를 이용하는데, 이 경우에는 모니터링하고자 하는 퓨즈 장치를 지시하기 위한 용도로만 이용된다는 것을 아래의 설명을 통하여 이해할 수 있다.
다음으로, 제어신호 EVAL에 따라서 퓨즈 장치별로 퓨즈 센싱부(310)에서 퓨즈 상태를 나타내는 감시신호 OUT_i를 생성시킨다(S620).
즉, 제어신호 EVAL의 논리 상태가 'HIGH'로 세팅됨에 따라서 퓨즈 센싱부(310)의 트랜지스터 TR32 및 TR33은 턴오프되고, 트랜지스터 TR38은 턴온된다.
이 때 퓨즈 EF31이 절단되지 않은 경우와 퓨즈 EF가 절단된 경우로 나누어 퓨즈 센싱부(310)의 동작을 설명하기로 한다.
우선, 퓨즈(EF1)가 절단되지 않은 경우에는, 비교 저항 R31의 저항값이 퓨즈(EF31)의 저항값보다 크게 되어 노드 A의 전압이 노드 B의 전압보다 커지게 된다. 이에 따라서 래치 회로의 트랜지스터 TR34는 턴온되고 트랜지스터 TR36은 턴오프되어, 인버터 IV32의 출력단자로 출력되는 OUT_i는 논리 상태 'HIGH'가 된다.
다음으로, 퓨즈(EF1)가 절단된 경우에는, 비교 저항 R31의 저항값이 퓨즈(EF31)의 저항값보다 작게 되어 노드 A의 전압이 노드 B의 전압보다 작아지게 된다. 이에 따라서 래치 회로의 트랜지스터 TR34는 턴오프되고 트랜지스터 TR36은 턴 온되어, 인버터 IV32의 출력단자로 출력되는 OUT_i는 논리 상태 'LOW'가 된다.
다음으로, 모니터링부(330)에 의하여 퓨즈 모니터 단자 MOUT로 OUT_i를 출력한다(S630). 즉, 퓨즈 모니터링 모드에서 제어신호 MON은 논리 상태 'HIGH'로 세팅되어 있으므로, 모니터링부(330)의 앤드 게이트 G32의 출력은 제어신호 EOFF의 논리 상태와 동일해진다. 다시 말해, #i 퓨즈 장치의 퓨즈를 모니터링하기 위하여 논리 상태 'HIGH'인 EOFF_i를 #i 퓨즈 장치(10)에 인가하면 앤드 게이트 G32의 출력은 'HIGH' 상태가 되어 트랜스미션 게이트(TG)를 턴온시켜 #i 퓨즈 장치(10)의 감지신호 OUT_i가 퓨즈 모니터 단자 MOUT로 출력된다.
참고적으로, 퓨즈 모니터링 모드에서 제어신호 MON이'HIGH'이므로 퓨즈 절단 제어부(320)의 인버터 NV31의 출력은 'LOW'가 된다. 이에 따라서, EOFF_i의 논리 상태에 관계없이 앤드 게이트 G31의 출력은'LOW'를 유지한다. 이로 인하여 퓨즈 모니터링 모드에서는 제어신호 EOFF_i가 인가되더라도 퓨즈가 절단되지 않는다.
이와 같이 복수의 퓨즈 장치에서 개별적으로 퓨즈 절단 모드와 퓨즈 모니터링 모드를 실행하게 된다.
본 발명에 따르면 퓨즈 절단을 지시하는 제어신호 EOFF_i를 이용하여 별도의 코딩없이 각 퓨즈 장치에 대한 퓨즈의 상태를 확인할 수 있게 된다.
본 발명에 따른 복수의 퓨즈 장치(EFUSE #1 ~ EFUSE #N)들이 내장된 반도체 장치에서 퓨즈 상태를 모니터링하는 방법을 도 4의 블록 구성도를 참조하여 설명하기로 한다.
도 4에 도시된 바와 같이, 복수의 퓨즈 장치(EFUSE #1 ~ EFUSE #N)의 퓨즈 모니터 단자 MOUT들을 하나의 라인으로 연결한 후에, 이 라인을 PAD로 뽑아내거나 패키지(package) 외부 핀과 연결하면 외부에서도 반도체 패키지에 내장된 내부 퓨즈들의 절단 상태를 쉽게 알 수 있게 된다.
예를 들어, #1 퓨즈 장치(EFUSE #1)의 퓨즈 상태를 확인하고 싶으면, 제어신호 MON 및 EVAL의 논리 상태를 각각'HIGH'로 세팅한 후에 제어신호 EOFF_1을 발생시키면 통합된 MOUT 단자로는 #1 퓨즈 장치(EFUSE #1)에서 생성된 퓨즈 감지신호 OUT_1만이 출력된다.
첨부된 도면에 도시되어 설명된 특정의 실시 예들은 단지 본 발명의 예로서 이해되어 지고, 본 발명의 범위를 한정하는 것이 아니며, 본 발명이 속하는 기술 분야에서 본 발명에 기술된 기술적 사상의 범위에서도 다양한 다른 변경이 발생될 수 있으므로, 본 발명은 보여지거나 기술된 특정의 구성 및 배열로 제한되지 않는 것은 자명하다.
상술한 바와 같이, 본 발명에 의하면 퓨즈 절단을 지시하는 제어신호 EOFF_i를 이용하여 각 퓨즈 장치에 대한 퓨즈의 상태를 단일의 출력단자를 통하여 확인할 수 있으므로, 별도의 코딩 추가없이 각 퓨즈 장치의 퓨즈 상태를 간단하게 직접 확인할 수 있는 효과가 발생되며, 또한 반도체 칩을 패키지한 후에도 내부의 퓨즈 상태를 쉽게 확인할 수 있는 효과가 발생된다.
Claims (9)
- 임계 전류를 초과하는 전류가 흐르는 경우에 전기적으로 절단되는 퓨즈;상기 퓨즈의 상태를 감지하고, 감지된 퓨즈의 상태에 상응하는 논리 상태를 유지하는 감지신호를 생성시키는 퓨즈 센싱부;퓨즈 모니터링 비활성화 구간 내에서 상기 퓨즈의 절단을 지시하는 제1신호에 따라서 상기 퓨즈에 임계 전류를 초과하는 전류가 흐르도록 제어하는 퓨즈 절단 제어부; 및상기 감지신호를 입력단자에 인가하고, 퓨즈 모니터링 활성화 구간 내에서 상기 제1신호가 인가되는 구간 동안에만 출력단자로 상기 감지신호를 출력시키는 모니터링부를 포함함을 특징으로 하는 퓨즈 장치.
- 제1항에 있어서, 상기 퓨즈 절단 제어부는퓨즈 모니터링을 지시하는 제2신호를 반전시키는 인버터;상기 인버터에서 출력되는 반전된 제2신호와 상기 제1신호를 논리 곱하는 앤드 게이트; 및상기 퓨즈에 접속되어, 상기 앤드 게이트의 출력 단자에서 출력되는 신호의 논리 상태에 따라서 상기 퓨즈에 흐르는 전류 크기를 가변시키는 트랜지스터를 포함함을 특징으로 하는 퓨즈 장치.
- 제1항에 있어서, 상기 모니터링부는상기 제1신호와 퓨즈 모니터링을 지시하는 제2신호를 논리 곱하는 앤드 게이트; 및상기 앤드 게이트 출력 신호의 논리 상태에 따라서 상기 감지신호의 출력을 스위칭하는 스위칭 수단을 포함함을 특징으로 하는 퓨즈 장치.
- 제3항에 있어서, 상기 스위칭 수단은 트랜스미션 게이트를 포함함을 특징으로 하는 퓨즈 장치.
- 제1항에 있어서, 상기 퓨즈 센싱부는상기 퓨즈를 통하여 흐르는 전류와 비교 저항에 흐르는 전류 차이에 근거하여 상기 퓨즈의 절단 여부를 나타내는 감지신호를 생성시킴을 특징으로 하는 퓨즈 장치.
- 복수의 퓨즈 장치에서 퓨즈의 절단을 지시하는 제1신호 및 퓨즈 모니터링을 지시하는 제2신호를 이용하여 상기 제2신호의 논리 상태가 퓨즈 모니터링 비활성화 모드에 해당되는 조건에서만 상기 제1신호가 인가되는 퓨즈 장치의 퓨즈를 절단하는 단계; 및상기 제2신호의 논리 상태가 퓨즈 모니터링 활성화 모드에 해당되는 조건에서만 상기 제1신호가 인가되는 퓨즈 장치에서 감지된 퓨즈 상태를 알리는 감지신호 를 퓨즈 모니터 단자로 출력시키는 단계를 포함함을 특징으로 하는 퓨즈 모니터링 방법.
- 제6항에 있어서, 상기 복수의 퓨즈 장치 각각의 상기 퓨즈 모니터 단자들을 하나의 라인으로 연결하여 통합된 퓨즈 모니터 출력 단자를 제공함을 특징으로 하는 퓨즈 모니터링 방법.
- 제6항에 있어서, 상기 제1신호는 복수 개의 퓨즈 장치 중에서 절단하고자 하는 퓨즈 장치를 지시하는 코딩 신호를 디코딩하여 절단하고자 하는 퓨즈 장치로 인가되는 퓨즈 절단 신호임을 특징으로 하는 퓨즈 모니터링 방법.
- 제6항에 있어서, 상기 모니터 활성화 모드에서 상기 제1신호가 생성되기 전에 상기 감지신호를 생성하여 래치시키기 위한 제3신호를 생성시켜 상기 복수의 퓨즈 장치들에 공급함을 특징으로 하는 퓨즈 모니터링 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060116065A KR20080046510A (ko) | 2006-11-22 | 2006-11-22 | 퓨즈 장치 및 퓨즈 모니터링 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060116065A KR20080046510A (ko) | 2006-11-22 | 2006-11-22 | 퓨즈 장치 및 퓨즈 모니터링 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080046510A true KR20080046510A (ko) | 2008-05-27 |
Family
ID=39663435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060116065A KR20080046510A (ko) | 2006-11-22 | 2006-11-22 | 퓨즈 장치 및 퓨즈 모니터링 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080046510A (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7973590B2 (en) | 2009-07-01 | 2011-07-05 | Hynix Semiconductor Inc. | Semiconductor device |
US8760192B2 (en) | 2011-06-30 | 2014-06-24 | Samsung Electronics Co., Ltd. | Programmable circuit including differential amplifier circuit |
US10180447B2 (en) | 2015-07-20 | 2019-01-15 | Eaton Intelligent Power Limited | Electric fuse current sensing systems and monitoring methods |
US11143718B2 (en) | 2018-05-31 | 2021-10-12 | Eaton Intelligent Power Limited | Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse |
US11289298B2 (en) | 2018-05-31 | 2022-03-29 | Eaton Intelligent Power Limited | Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse |
-
2006
- 2006-11-22 KR KR1020060116065A patent/KR20080046510A/ko active IP Right Grant
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7973590B2 (en) | 2009-07-01 | 2011-07-05 | Hynix Semiconductor Inc. | Semiconductor device |
KR101110793B1 (ko) * | 2009-07-01 | 2012-03-13 | 주식회사 하이닉스반도체 | 반도체 장치 |
US8760192B2 (en) | 2011-06-30 | 2014-06-24 | Samsung Electronics Co., Ltd. | Programmable circuit including differential amplifier circuit |
US10180447B2 (en) | 2015-07-20 | 2019-01-15 | Eaton Intelligent Power Limited | Electric fuse current sensing systems and monitoring methods |
US10598703B2 (en) | 2015-07-20 | 2020-03-24 | Eaton Intelligent Power Limited | Electric fuse current sensing systems and monitoring methods |
US11143718B2 (en) | 2018-05-31 | 2021-10-12 | Eaton Intelligent Power Limited | Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse |
US11289298B2 (en) | 2018-05-31 | 2022-03-29 | Eaton Intelligent Power Limited | Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7629802B2 (en) | Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination | |
TWI460731B (zh) | 熔絲電路、電子系統及其操作方法 | |
KR20080046510A (ko) | 퓨즈 장치 및 퓨즈 모니터링 방법 | |
JP4464454B1 (ja) | 半導体装置及び半導体装置におけるベリファイ方法 | |
KR101019991B1 (ko) | 반도체 장치 및 그 제어 방법 | |
KR101124250B1 (ko) | 퓨즈 회로와 그의 구동 방법 | |
JP2011210316A (ja) | 半導体装置及びヒューズ回路の状態判定方法 | |
US7940115B2 (en) | Fuse circuit for semiconductor integrated circuit and control method of the same | |
KR101156030B1 (ko) | 안티퓨즈 회로 및 그를 포함하는 반도체 집적회로 | |
US7847574B2 (en) | Semiconductor device | |
US20100164559A1 (en) | Power-on circuit | |
KR100802060B1 (ko) | 과도한 특정 스트레스 항목의 인가를 방지하는 반도체메모리 장치 및 그것의 테스트 방법 | |
KR101057198B1 (ko) | 리페어회로 | |
KR102016727B1 (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 외부전압 제어 방법 | |
JP2006339338A (ja) | 半導体装置 | |
US8717087B2 (en) | Anti-fuse circuit | |
KR100200698B1 (ko) | 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로 | |
KR100933803B1 (ko) | 기준전압발생회로 및 그 제어방법 | |
KR100632617B1 (ko) | 리페어 회로 | |
KR0176192B1 (ko) | 반도체 메모리 장치의 오류검출정정회로의 디세이블회로 | |
KR100631912B1 (ko) | 반도체 메모리장치에 적용되는 리던던시 디코더 | |
JP2009081384A (ja) | 半導体装置 | |
JP2024092543A (ja) | 車載装置、制御方法及びプログラム | |
KR0186073B1 (ko) | 에러 정정 회로 | |
JP2005259850A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |