KR20080045669A - 인쇄 패턴에 의한 패턴 형성 방법 - Google Patents
인쇄 패턴에 의한 패턴 형성 방법 Download PDFInfo
- Publication number
- KR20080045669A KR20080045669A KR1020080043829A KR20080043829A KR20080045669A KR 20080045669 A KR20080045669 A KR 20080045669A KR 1020080043829 A KR1020080043829 A KR 1020080043829A KR 20080043829 A KR20080043829 A KR 20080043829A KR 20080045669 A KR20080045669 A KR 20080045669A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- printing
- etching
- thinning
- resist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 204
- 238000007639 printing Methods 0.000 claims abstract description 99
- 238000005530 etching Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000001039 wet etching Methods 0.000 claims abstract description 21
- 230000008569 process Effects 0.000 claims description 128
- 239000010408 film Substances 0.000 claims description 42
- 239000010409 thin film Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000002245 particle Substances 0.000 claims description 7
- 230000007261 regionalization Effects 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract 3
- 239000004020 conductor Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 41
- 238000004380 ashing Methods 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- 238000003672 processing method Methods 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000002923 metal particle Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007645 offset printing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Electroluminescent Light Sources (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명에 따른 인쇄 패턴에 의한 인쇄 방법은, 기판상에 형성된 에칭막상에 내에칭성 부재로 구성된 인쇄 패턴을 인쇄 방법을 사용하여 형성하는 인쇄 공정과, 건식 에칭 또는 습식 에칭에 의해 인쇄 패턴을 박막화하는 박막화 공정과, 인쇄 패턴을 마스크로 사용하여 에칭을 실행하기 이전에 플라즈마 애싱 등의 건식 에칭과 현상 공정 등의 습식 에칭등을 사용하여 두께 방향으로 레지스트를 박막화하는 공정과, 박막화된 인쇄 패턴을 마스크로 사용하여 에칭막을 에칭하는 에칭 공정을 포함한다.
인쇄 패턴, 인쇄 방법. 생산 설비
Description
본 발명은 인쇄 패턴에 의한 패턴 형성 방법 및 인쇄 패턴을 형성하는 제조 장치에 관한 것으로서, 특히 액정 표시(이하, LCD라고 한다) 장치의 제조 방법 및 그 생산 설비에 관한 것이다.
음성-영상(AV) 기기 및 사무 자동화(OA) 기기의 표시 장치로서, LCD 장치가 널리 사용되는데 그 이유는 박막화, 경량, 저소비 전력 등의 장점 때문이다.
LCD 중에서, 박막 트랜지스터(TFT)를 스위칭 소자로 사용하는 액티브 매트릭스형 LCD가 널리 사용되고 있다.
이러한 액티브 매트릭스형 LCD는 정보를 표시하는 액정 표시 패널, 광을 상기 액정 표시 패널의 배면상에 조명하는 백라이트 유닛, 상기 백라이트 유닛을 지지 및 고정하는 백라이트 섀시를 포함한다. 상기 액정 표시 패널은 액티브 매트릭스형 기판(이하, TFT 기판이라고 한다) 등의 스위칭 소자가 매트릭스 형태로 상부 에 배치되는 TFT 기판과, 컬러 필터 등이 상부에 형성되는 컬러 필터 기판, 및 상기 TFT 기판과 상기 컬러 필터 기판과의 사이에 삽입되는 액정을 포함한다.
상기 TFT 기판을 제조하기 위해서는 몇몇의 공정이 요구된다. 예를 들면, 투명 절연 기판상에 게이트 라인을 형성하는 공정, 비정질 실리콘 등의 투과형 반도체층을 게이트 절연막을 통하여 형성하는 공정, 및 소스/드레인 라인을 형성하는 공정 이외에, 패시베이션막에 컨택트 홀을 형성하는 공정과 픽셀 전극 등을 형성하는 공정이 더 요구된다.
여기서, LCD의 초기 비용을 낮추기 위해, 레지스트 패턴의 형성이 상기 공정 각각에 대해 수행되기 때문에, 수율의 개선 및 생산 시간의 절약이 중요하다. 따라서, 생산 시간을 줄이기 위해, 레지스트 패턴의 형성에 필요한 생산 시간을 줄이는 것이 효과적이다.
일반적으로, 이러한 레지스트 패턴은 포토레지스트 및 포토마스크가 사용되는 노광 및 현상 공정을 수행함에 의해 형성된다. 그러나, 포토레지스트 및 포토리스그라피 방법에 의한 패턴 형성 방법은 많은 생산 시간이 필요하고 그에 따라 제조 비용이 상승하게 된다. 따라서, 공정수를 삭감함에 의해 초기 제조 비용을 줄일 수 있는 간이한 인쇄 방법이 제공된다.
이러한 간이한 공정은 예를 들면 일본국 특허공개공보 제2004-214593호(5 내지 7페이지, 도 1), 일본국 특허공개공보 제2004-212985호(6 내지 9페이지, 도 1), 및 일본국 특허공개공보 제2004-46144호(7 내지 10페이지, 도 1)에 각각 개시되어 있다. 개시된 공정에서, 레지스트는 오목한 그루브가 기판상에 형성되는 패턴의 위 치에 대응하는 위치에 형성되는 전기판(cliche)의 상부에 코팅되어, 상기 레지스트는 상기 그루브의 내측에 채워지며 상기 전기판의 표면상에서 회전하는 인쇄 롤(print roll)에 전사된다. 그 후, 상기 레지스트는, 상기 인쇄 롤의 표면에 전사된 레지스트를 상기 기판상에 형성된 에칭 대상층의 표면과 접촉시킴에 의해, 상기 기판상에 형성된 에칭 대상층에 재차 전사된다.
상기 인쇄 방법을 사용함에 의해, 리소그라피 방법이 사용되는 경우와 비교하여 공정수가 줄어들기 때문에, 초기 비용의 감소가 가능해 진다. 그러나, 상기 인쇄 방법에 있어서, 바람직하지 않는 레지스트가 상기 레지스트를 상기 그루브에 채우는 때에 상기 전기판의 표면상에 잔류하는 경향이 있고, 상기 레지스트가 상기 레지스트를 전사하는 때에 확산된다. 따라서, 레지스트는 패턴이 형성되는 적합한 영역 이외의 영역에 부착되는 경향이 있고, 포토리소그라피 방법에 포함된 현상 공정(레지스트 에칭 공정과 등가 공정임)이 포함되지 않는다. 따라서, 적합한 영역 이외의 영역에 부착된 레지스트는 제거되지 않고 에칭에 의해 부착된 레지스트의 하부의 바탕막은 그 후 잔류하게 된다. 그 결과, 라인 단락, 패턴 잔류에 의한 점결함 등의 결함이 발생된다.
특히, 도 1A에 도시된 바와 같이, 에칭될 에칭막(2)은 투명 절연 기판(1)상에 형성된다. 레지스트(3)가 인쇄 방법에 의해 에칭막(2)상에 형성되면, 몇몇의 경우에, 패턴이 형성되는 적합한 영역 이외의 영역에 부착된 레지스트(4)가 잔류하게된다. 도 1B에 도시된 바와 같이, 에칭이 수행되고 부착된 레지스트(4)가 잔류하면 , 부착된 레지스트(4)의 하부의 에칭막(2)은 에칭되지 않고 잔류물(2A)로서 잔존한 다. 이러한 잔류물(2A)은 라인 단락 또는 점결함 등의 결함이 발생되어 수율을 떨어뜨리는 문제가 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것이다. 따라서, 본 발명의 목적은 인쇄 패턴에 의한 패턴 형성 방법 및 인쇄 패턴을 형성하는 제조 장치에 관한 것으로서, 특히 상기 결점들이 억제되는 액정 패널의 제조 방법 및 생산 설비에 관한 것이다.
상기 목적을 달성하기 위한 인쇄 패턴에 의한 패턴 형성 방법은 기판상에 형성된 에칭막상에 내에칭성 부재로 구성된 인쇄 패턴을 인쇄 방법을 사용하여 형성하는 인쇄 공정과, 습식 에칭에 의해 인쇄 패턴을 박막화하는 박막화 공정과, 박막화된 인쇄 패턴을 마스크로 사용하여 상기 에칭막을 에칭하는 에칭 공정을 포함하는 것을 특징으로 한다.
상기에 있어서, 상기 내에칭성 부재는 감광성 레지스트 또는 비감광성 레지스트인 것을 특징으로 한다.
본 발명의 다른 특징에 따른 인쇄 패턴에 의한 패턴 형성 방법은 기판상에 도전성 입자를 포함하는 도전성 부재로 구성된 인쇄 패턴을 인쇄 방법을 사용하여 형성하는 인쇄 공정과, 습식 에칭에 의해 인쇄 패턴을 박막화하는 박막화 공정을 포함하는 것을 특징으로 한다.
상기에 있어서, 상기 인쇄 공정과 상기 박막화 공정 사이의 적어도 어느 한 공정에서 또는 박막화 공정 이후에, 상기 인쇄 패턴을 가열 처리하는 베이크 공정이 추가되는 것을 특징으로 한다.
상기에 있어서, 상기 박막화 공정은 상기 인쇄 패턴이 형성된 영역을 제외한 영역에 부착된 내에칭성 부재 또는 상기 도전성 부재가 제거되거나 또는 크기가 줄어드는 조건하에서 실행되는 것을 특징으로 한다.
상기에 있어서, 상기 건식 에칭은 플라즈마 애싱을 포함하고, 상기 습식 에칭은 현상 공정을 포함하는 것을 특징으로 한다.
상기에 있어서, 상기 건식 에칭은 플라즈마 애싱을 포함하고, 상기 습식 에칭은 현상 공정을 포함하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 인쇄 패턴을 형성하는 제조 장치에 있어서, 기판상에 내에칭성 부재 또는 도전성 입자를 포함하는 도전성 부재로 이루어진 인쇄 패턴을 형성하는 수단과, 건식 에칭 또는 습식 에칭에 의해 인쇄 패턴을 박막화하는 박막화 공정 수단을 포함하는 것을 특징으로 한다.
상기에 있어서, 인쇄된 패턴을 가열 처리하는 베이크 수단이 더 포함되는 것을 특징으로 하는 인쇄 패턴을 형성하는 제조 장치가 개시된다.
본 발명에 구성에 따르면, 바람직하지 않은 영역에 부착된 내에칭성 부재 또는 도전성 부재는 효과적으로 제거되거나 또는 크기가 감소되고, 그에 따라 라인 단락, 점결합 등의 패턴 잔류에 의한 결함이 억제될 수 있다.
전술한 바와 같이, 본 발명에 있어서, 플라즈마 애싱 등의 박막화 공정 또는 내에칭성 부재를 박막화하는 현상 공정은, 인쇄 패턴이 레지스트 등의 내에칭성 부재를 사용하여 형성된 이후, 및 상기 에칭 공정이 인쇄 패턴을 마스크로 사용하여 실행되기 이전에, 추가되기 때문에, 내에칭성 부재는 제거되거나 또는 크기가 감소되어, 내에칭성 부재가 바람직하지 않은 영역에 부착되는 경우에도 에칭막은 부착된 내에칭성 부재의 하부로부터 완전히 제거되거나 또는 크기가 줄어드는 것이 가능하다.
또한, 플라즈마 애싱 등의 박막화 공정 또는 도전성 부재를 박막화하는 현상 공정은, 도전성 입자를 포함하는 도전성 부재를 사용하여 인쇄 패턴이 형성된 이후에 추가되기 때문에, 부착된 도전성 부재는, 바람직한 못한 영역에 도전성 부재가 부착되는 경우에도 제거될 수 있고 또는 크기가 줄어들 수 있다.
본 발명에 따르면, 라인 단락, 점결함 등의 패턴 잔류에 의한 결점들이 억제될 수 있고, 생산 시간의 감소 및 수율의 향상이 동시에 달성된다.
본 발명에 구성에 따르면, 바람직하지 않은 영역에 부착된 내에칭성 부재 또는 도전성 부재는 효과적으로 제거되거나 또는 크기가 감소되고, 그에 따라 라인 단락, 점결합 등의 패턴 잔류에 의한 결함이 억제될 수 있다.
전술한 바와 같이, 본 발명에 있어서, 플라즈마 애싱 등의 박막화 공정 또는 내에칭성 부재를 박막화하는 현상 공정은, 인쇄 패턴이 레지스트 등의 내에칭성 부재를 사용하여 형성된 이후, 및 상기 에칭 공정이 인쇄 패턴을 마스크로 사용하여 실행되기 이전에, 추가되기 때문에, 내에칭성 부재는 제거되거나 또는 크기가 감소되어, 내에칭성 부재가 바람직하지 않은 영역에 부착되는 경우에도 에칭막은 부착된 내에칭성 부재의 하부로부터 완전히 제거되거나 또는 크기가 줄어드는 것이 가능하다.
또한, 플라즈마 애싱 등의 박막화 공정 또는 도전성 부재를 박막화하는 현상 공정은, 도전성 입자를 포함하는 도전성 부재를 사용하여 인쇄 패턴이 형성된 이후에 추가되기 때문에, 부착된 도전성 부재는, 바람직한 못한 영역에 도전성 부재가 부착되는 경우에도 제거될 수 있고 또는 크기가 줄어들 수 있다.
본 발명에 따르면, 라인 단락, 점결함 등의 패턴 잔류에 의한 결점들이 억제될 수 있고, 생산 시간의 감소 및 수율의 향상이 동시에 달성된다.
이하, 본 발명은 예시적인 실시예를 참조하여 설명될 것이다. 본 분야의 당업자라면 많은 변형예가 본 발명의 기술적 사상을 사용하여 달성될 수 있고 본 발명은 편의상 설명된 실시예에 한정되지 않는다는 점을 인식할 수 있을 것이다.
먼저, 본 발명에 있어서, 레지스트 패턴 등의 인쇄 패턴이 에칭막상에 형성된다. 다음에, 인쇄 패턴을 마스크로 사용함에 의해 에칭 등의 공정을 실행하기 이전에, 건식 에칭(예를 들면, 플라즈마 애싱) 또는 습식 에칭(예를 들면, 현상 공 정)을 사용함에 의해 두께 방향으로 레지스트를 박막화하도록 박막화 공정이 실행된다. 따라서, 인쇄 방법을 사용하는 때에 발생되는 결점들이 실질적으로 감소된다.
특히, 도 2A에 도시된 바와 같이, 두께가 개략 140nm인 크롬(Cr)이 스퍼터링 방법에 의해 에칭막(2)으로서 퇴적된다. 다음에, 두께가 2㎛인 레지스트(3)가 오프셋 인쇄 또는 잉크젯 인쇄 등의 인쇄 방법에 의해 인쇄된다. 이 때, 상술한 바와 같이, 상기 인쇄 방법은 레지스트가 전사되는 경우에 바람직하지 않은 영역에 레지스트가 부착되게 하여, 후속 공정에서의 결점을 발생하는 경향이 있다.
따라서, 도 2B에 도시된 바와 같이, 부착된 레지스트(4)는 레지스트가 인쇄된 이후에 플라즈마 애싱, 현상 공정, 또는 다른 에칭 방법에 의해 레지스트를 박막화하는 공정을 실행함에 의해 제거된다. 이러한 레지스트 박막화 공정의 조건(시간, 온도, 공정의 종류)는 특별히 제한되지 않는다. 즉, 상기 조건들은 부착된 레지스트(4)가 후속 공정에서 문제를 발생하지 않을 정도로 충분히 적으면 되고, 상기 조건들은 레지스트(4)의 크기, 레지스트(3)의 두께 등에 따라 적절히 설정될 수 있다. 또한, 레지스트(3)는 포토리소그라피 공정에 의해 사용된 포토레지스트(빛, 자외선, 전자선 등에 감응하는 포토레지스트라고 통칭한다) 이어도 무방하다. 또한, 인쇄 방법에 의해 인쇄 가능하고 후속 공정에 대해 저항성이 있고 건식 에칭 및 습식 에칭에 의해 제거될 수 있는 수지와 같은 감광제를 제외한 레지스트(이하, 비감광성 레지스트)가 상기 레지스트 대신에 다른 부재로서 사용가능하다.
다음에, 도 2C에 도시된 바와 같이, 레지스트(3)는 노출된 에칭막(2)이 건식 에칭 또는 습식 에칭을 이용하여 제거된 이후에 제거된다. 따라서, 도 2D에 도시된 바와 같이, 에칭되어야 하는 원래 영역 내에 있는 에칭막(2)이 제거되는 양호한 패턴이 형성된다.
여기서, 상기 공정은 단지 예시적인 것으로서 베이크 공정이 상황에 따라 상기 박막화 공정 이전에 또는 에칭막(2)의 에칭 공정 이전에 실행될 수 있다는 것을 유의하여야 한다.
(본 발명의 제1의 실시예)
본 발명의 상기 실시예를 보다 더 상세하게 설명하기 위해, 본 발명에 따른 액정 패널을 제조하는 방법이 도 3 내지 도 9를 참조하여 설명될 것이다. 도 3 내지 도 9는 본 발명에 따른 박막화 공정이 적용된 LCD용 TFT 기판을 제조하는 공정을 도시하는 공정 단면도이다. 여기서, 본 발명에 있어서, 본 발명에 따른 박막화 공정이 LCD용 TFT 기판을 제조하는 방법에 대해 적용되는 경우가 기술되지만, 본 발명에 따른 박형화 공정은 인쇄 방법에 의해 형성된 인쇄 패턴이 에칭용으로 사용되는 공정을 포함하는 임의의 제조 방법에 대해 적용될 수 있다.
LCD용 TFT 기판에는 소정의 방향으로 연장하는 복수의 게이트 라인, 및 게이트 절연막을 통해 상기 게이트 라인에 개략 수직인 방향으로 연장하는 복수의 드레인 라인이 마련된다. 또한, LCD용 TFT 기판에는 패시베이션막에서 형성된 컨택트 홀을 통해 TFT의 소스 라인에 접속되는 화소 전극, 및 게이트 라인과 드레인 라인의 교점 부근에 형성된 TFT가 마련된다. TFT 기판을 제조하는 방법의 상세한 설명은 도 3 내지 도 9를 참조하여 이하에서 상세하게 기술될 것이다.
도 3은 게이트 라인을 형성하는 공정을 도시하는 단면도이다. 도 3에 따르면, 두께가 개략 200nm인 게이트 라인(11)이 되는 예컨대 Cr과 같은 금속이 유리, 플라스틱 등으로 이루어진 투명 절연 기판(10)상에 스퍼터링 방법에 의해 퇴적된다. 그 후, 인쇄 방법에 의해 레지스트가 형성되고 베이크되며, 게이트 라인(11)을 제외한 영역에 부착된 레지스트가 도 2B에 도시된 박막화 공정에 의해 제거되거나 또는 크기가 감소된다. 다음에, 노출된 Cr은 습식 에칭 또는 건식 에칭에 의해 에칭되고, 상기 레지스트가 제거되고, 그에 따라 게이트 라인(11)을 형성한다. 여기서, 게이트 라인(11)은 도전성 금속 입자를 구현하는 페이스트를 인쇄함에 의해 그리고 상기 페이스트에 대한 본 발명의 박막화 공정을 실행한 이후의 상기 페이스트를 베이크함에 의해, 또한 형성될 수 있다는 것을 유의해야 한다. 또한, 기판에 대한 부착성, 작업성, 및 신뢰성의 관점에서, 적합한 레지스트는 포토리소그라피 공정에 대해 사용하는 포토레지스트이고, 감광제를 제외한 레지스트는 가격면에서 보다 더 유리하다. 또한, 박막화된 레지스트의 두께는 인쇄된 두께의 80% 이하이면 바람직하다. 레지스트가 상기 비율 이상으로 제거되면, 패턴의 붕괴가 종종 발생하고 그에 따라 최적의 값은 50% 정도이다.
도 4는 CVD법 또는 스퍼터링법에 의해 퇴적되는 두께가 개략 100nm인 산화 실리콘, 및 두께가 개략 400nm인 질화 실리콘(SiN)으로 게이트 절연막을 형성하는 공정을 도시하는 공정 단면도이다.
도 5는 반도체층을 형성하는 공정을 도시하는 공정 단면도이다. 먼저, 두께가 개략 250nm인 비정질 실리콘(이하, a-Si라고 한다)(13)이 저압 CVD법에 의해 게 이트 절연막상에서 퇴적된다. 유사하게, 두께가 50nm인 n+a-Si(14)가 저압 CVD법에 의해 퇴적된다. 여기서, SiN, a-Si(13), 및 n+a-Si(14)는 게이트 절연막의 한 부분으로서, 동일 설비에 의해 연속적으로 퇴적된다는 것을 유의해야 한다.
도 6은 반도체층의 패턴을 형성하는 공정을 도시하는 공정 단면도이다. 먼저, 레지스트(15)는 인쇄 방법을 이용하여 인쇄되고, 바람직하지 않은 영역에 부착된 레지스트를 제거하거나 또는 그 크기를 줄이도록 도 2B에 도시된 박막화 공정이 실행된다. 다음에, 노출된 a-Si(13)/ n+a-Si(14)가 반응성 이온 에칭(RIE)에 의해 에칭되고, 아일런드 형상의 반도체층이 레지스트를 제거함에 의해 형성된다. 여기서, 게이트 라인을 형성하는 공정과 유사하게 포토리소그라피 공정에 사용된 포토레지스트는 비감광성 레지스트가 사용됨에 따라 사용될 수 있다. 즉, 박막화된 레지스트의 두께는 인쇄된 두께의 80% 이하이면 바람직하고, 50% 정도이면 양호하다.
도 7은 소스/드레인 라인(이하, S/D 라인 이라고 한다)을 형성하는 공정을 도시하는 공정 단면도이다. S/D 라인이 되는 금속인 예를 들면 Cr은 스퍼터링법에 의해 퇴적되어 개략 140nm의 두께를 갖게되고, 약 2㎛의 두께인 레지스트는 인쇄 방법에 의해 형성된다. 레지스트를 베이크한 이후에, 바람직하지 않은 영역에 부착된 레지스트는 레지스트 박막화 공정에 의해 제거되거나 또는 크기가 감소되어 레지스트 잔류물이 개략 1㎛가 되도록 한다. 레지스트를 재차 베이크한 후에, 노출된 Cr은 레지스트를 제거하기 위해 습식 에칭 또는 건식 에칭에 의해 에칭되고 그에 따라 S/D선(16)을 형성한다.
도 8은 상기 S/D 라인(16)을 마스크로 사용하여 개략 130nm인 n+a-Si를 에칭하기 위한 채널 에칭 공정을 도시하는 공정 단면도이다. 이러한 에칭은 RIE법에 의해 가능하지만, 플라즈마 CVD가 TFT 특성의 관점에서는 보다 더 바람직하다.
도 9는 컨택트 홀을 형성하는 공정을 도시하는 공정 단면도이다. 두께가 개략 200nm인 SiN이 스퍼터링법 또는 CVD법에 의해 패시베이션막(18)으로서 형성된 이후에, 레지스트(20)가 인쇄 방법에 의해 인쇄된다. 도 2B에 도시된 레지스트 박막화 공정은 레지스트가 재차 베이크되기 이전에 레지스트의 크기를 줄이거나 또는 바람직하지 않은 영역에 부착된 레지스트를 제거하기 위해 실행된다. 그 후, 소스 라인에 접속된 컨택트 홀(19)이 습식 에칭 및 RIE법에 의해 형성된다. 여기서, 패시베이션막(18)은 아크릴 등의 무기막이거나 또는 무기막과 유기막의 적층 구조일 수 있다는 점을 유의해야 한다. 또한, 레지스트는 컨택트 홀(19)의 형성 공정 중에 종종 잔류하기 때문에, 컨택트 홀(19)은 인쇄 기기의 택트 타임(tact time)이 긴 경우에 포토마스크 및 포토레지스트를 사용하는 일반적인 포토리소그라피 공정에 의해 형성 가능하다.
도 10은 픽셀 전극을 형성하는 공정을 도시하는 공정 단면도이다. 두께가 개략 40nm인 IOT막이 스퍼터링법에 의해 픽셀 전극(20)으로서 퇴적되고, 레지스트는 인쇄 방법에 의해 인쇄된다. 레지스트가 베이크된 이후에, 바람직하지 않은 영역에 부착된 레지스트는 도 2B에 도시된 박막화 공정에 의해 제거되거나 또는 크기가 줄어든다. 그 후, 레지스트는 재차 베이크되고 픽셀 전극(20)은 습식 에칭이 된다. 이러한 픽셀 전극(20)을 형성하는 공정은 종종 레지스트를 잔류시키기 때문에, 픽셀 전극(20)은 컨택트 홀(19) 형성 공정과 유사하게 포토레지스트 및 포토마스크를 사용하는 포토리소그라피 공정에 의해 형성가능하다.
상기 방법에 의해 완성된 TFT 기판은, 배향막이 인쇄된 이후에 실(seal) 및 스페이서 영역이 상부에 형성되는 컬러 필터 기판에 본딩된다. 액정이 주입된 이후에, 홀들은 밀봉되고, 편광판 등의 광학막이 부착되어 액정 표시 패널을 완성한다. 또한, 컬러 필터가 컬러 필터 기판 대신에 TFT 기판상에 형성되는 경우에, 투명 전극이 상부에 형성되는 대향 기판은 COT 기판과 본딩된다.
이와 같은 방법에 의해, 레지스트가 에칭 등의 공정에 대해 반복적으로 형성되는 것이 필요한 경우, 공정의 수는 인쇄 방법에 의해 레지스트를 형성함에 의해 감소 가능하다. 또한, 레지스트가 인쇄된 후에 박막화 공정을 수행함에 의해, 바람직하지 않은 영역에 부착된 레지스트는 문제가 발생되지 않을 정도까지 크기가 줄어들거나 또는 제거 가능하다. 또한, 라인 패턴이 도전성 금속 입자를 포함하는 페이스트에 의해 형성되는 경우에, 상기 페이스트는 인쇄 방법에 의해 또한 형성되고, 상기 박막화 공정은 문제가 발생되지 않을 정도까지 크기가 줄어들거나 또는 바람직하지 않은 영역에 부착된 페이스트를 제거하도록 실행된다. 즉, 본 발명의 효과에 따르면, 결점의 발생이 억제되거나 또는 수율이 상승된다.
여기서, 박막화 공정은 상기 설명의 인쇄 방법을 사용함에 의해 레지스트를 형성하는 전체 공정에 적용되지만, 상기 공정들 중의 적어도 하나의 공정에 적용되어야 한다는 점을 유의해야 한다.
(본 발명의 제2의 실시예)
다음에, 본 발명의 제2의 실시예에 따른 액정 패널에 대한 생산 설비가 도 11을 참조하여 이하에서 설명될 것이다. 도 11은 제2의 실시예에 따른 인쇄 설비의 구성을 도시하는 개략도이다.
상기 제1의 실시예에서, 레지스트가 플라즈마 애싱, 현상 공정, 또는 다른 에칭 방법 등의 박막화 공정 처리를 받기 이전에 레지스트는 공지의 인쇄 설비에 의해 인쇄된다. 상기 인쇄 방법에 의한 레지스트를 인쇄하는 방법에 대한 공정 및 레지스트를 박막화하는 공정이 동일 설비에서 실행되면, 공정수는 더욱 감소될 수 있다.
도 11은 제2의 실시예에 따른 인쇄 설비의 예를 도시하는 도면이다. 도 11에 있어서, 코팅 장치(104)로부터 배출된 레지스트는 실리콘 시트(102)를 통해 실리콘 블랭킷(108)에 코팅되고, 상기 레지스트는 실리콘 블랭킷(108)으로부터, 실리콘 블랭킷(108)의 레지스트가 기판 시트(105)상에 패턴이 잔류되지 않는 위치에 대응하는 패턴을 구비한 복록부(110)에 의해 일부 제거되는 기판 시트(105)까지, 전사된다.
이러한 공정은 종래의 인쇄 설비에 의해 실행될 수 있다. 그러나, 본 발명에 따는 인쇄 설비에 있어서, 막 인쇄 박막화 유닛(113) 및 베이크 유닛(112, 114)은 필요하다면 더 제공된다.
그 후, 레지스트가 상부에 인쇄되는 기판 시트(105)는, 레지스트가 어느 정도 경화되는 경우에 베이크 유닛(112) 및 막 인쇄 박막화 유닛(113)까지 이송 장치 에 의해 이송된다. 그 후, 레지스트는 플라즈마 애싱, 현상, 또는 다른 에칭 방법에 의한 박막화 공정 처리를 받아 레지스트의 막 두께는 절반으로 된다. 다음에, 기판 시트(105)는 베이크 유닛(114)에 이송되고, 에칭 공정 이후에, 현상 공정 등에 의해 부착된 물이 제거된다.
이러한 막 인쇄 박막화 공정 유닛(113)이 플라즈마 애싱 장치 등인 경우에, 베이크 장치(112, 114)는 생략 가능하다. 도 11은 4색 컬러 필터용 레지스트를 인쇄하는 설비의 예시이지만, 단지 컬러용 만이 아니고, 상기 설비는 TFT 생산 시간을 위해 사용되는 포토레지스트, 감광제를 제외한 비감광성 레지스트, 금속 입자를 포함하는 도전성 페이스트 등을 인쇄하는데 사용된다. 또한, 인쇄 설비는 잉크젯 인쇄, 오프셋 인쇄, 스크린 인쇄 등에 한정되는 것이 아니다.
여기서, 상기 실시예 각각에서 에칭을 인쇄 패턴을 사용하는 공정의 한 예로서 설명했고, 인쇄 패턴을 마스크로서 사용할 수 있는 다른 방법들(예를 들면, 이온 주입)이 또한 실행될 수 있다는 것을 유의해야 한다.
본 발명의 상기 구성은 LCD를 형성하는 기판의 제조의 적용에 한정되지 않고, 전자 발광 표시 장치를 형성하는 기판의 제조, 반도체 장치를 형성하는 기판의 제조 등에 적용될 수 있다.
먼저, 본 발명의 인쇄 방법을 부분적으로 사용함에 의해, LCD를 구성하는 기판을 제조하는 방법이 이하 설명될 것이다.
LCD를 구성하는 기판을 제조하는 방법은 기판상에 형성된 에칭막상에 내에칭성 부재로 구성된 인쇄 패턴을 인쇄 방법에 의해 형성하는 인쇄 공정과, 건식 에칭 또는 습식 에칭에 의해 인쇄 패턴을 박막화하는 박막화 공정과, 박막화된 인쇄 패턴을 마스크로 사용함에 의해 에칭막을 에칭하는 에칭 공정과, 인쇄 공정과 박막화 공정 사이의 적어도 어느 하나의 공정에서 또는 박막화 공정 이후에 인쇄 패턴을 가열 처리하는 베이크 공정으로 이루어진 스텝들로 이루어진 적어도 어느 하나의 스텝을 포함한다.
또한, 상기 설명된 박막화 공정에서, 상기 박막화 공정은 인쇄 패턴이 형성된 영역을 제외한 영역에 부착된 에칭 부재 또는 도전성 부재가 제거되거나 또는 크기가 줄어드는 조건하에서 실행될 수 있다. 또한, 건식 에칭은 플라즈마 애싱을 포함할 수 있고, 습식 에칭은 현상 공정을 포함할 수 있다.
또한, 본 발명의 인쇄 방법을 일부 사용할 수 있는 LCD를 구성하는 기판을 제조하는 방법은, 기판상에 도전성 입자를 포함하는 도전성 부재로 구성된 인쇄 패턴을 인쇄 방법에 의해 형성하는 인쇄 공정과, 건식 에칭 또는 습식 에칭에 의해 인쇄 패턴을 박막화하는 박막화 공정과, 적어도 인쇄 공정과 박막화 공정 사이의 어느 한 인쇄 공정에서 또는 박막화 공정 이후에 인쇄 패턴을 가열 처리하는 베이크 공정들의 스텝들을 포함한다.
다음에, 본 발명의 인쇄 방법을 일부 사용함에 의해, 유기 EL 표시 장치를 구성하는 기판을 제조하는 방법이 설명될 것이다.
본 발명의 인쇄 방법을 일부 사용하는 유기 EL 표시 장치를 구성하는 기판을 제조하는 방법은, 기판상에 형성된 에칭막상에 내에칭성 부재로 이루어진 인쇄 패턴을 인쇄 방법에 의해 형성하는 인쇄 공정과, 건식 에칭 또는 습식 에칭에 의해 인쇄 패턴을 박막화하는 박막화 공정과, 박막화된 패턴을 마스크로 사용하여 에칭막을 에칭하는 에칭 공정의 스텝들을 포함한다.
또한, 본 발명의 인쇄 방법을 일부 사용하는 유기 EL 표시 장치를 구성하는 기판을 제조하는 방법은, 기판상에 도전성 입자를 포함하는 도전성 부재로 이루어지 인쇄 패턴을 형성하는 인쇄 공정과, 건식 에칭 또는 습식 에칭에 의해 인쇄 패턴을 박막화하는 박막화 공정의 스텝들을 포함한다.
전술한 바와 같이, 본 발명의 인쇄 패턴을 이용하는 공정에 있어서, 인쇄 패턴은 레지스트 등의 내에칭성 부재를 사용하여 형성되고, 플라즈마 애싱, 현상 공정 등의 공정은 인쇄된 패턴을 마스크로 사용하여 에칭이 실행되기 이전에 내에칭성 부재를 박막화하는데 추가된다.
따라서, 내에칭성 부재가 바람직하지 않는 영역에 부착되는 경우에도, 부착된 내에칭성 부재는 제거되거나 또는 크기가 감소되어 에칭막은 부착된 내에칭성 부재의 하부에 잔존하지 하지 않고 또는 실질적으로 작게 감소될 것이다.
또한, 도전성 부재를 박막화하는 플라즈마 애싱 및 현상 공정 등의 공정은, 도전성 금속 입자를 포함하는 도전성 부재를 사용하여 인쇄 패턴이 형성된 이후에, 추가된다. 따라서, 도전성 부재가 바람직하지 않은 영역에 부착하는 경우에도, 부착된 도전성 부재는 제거되거나 또는 크기가 감소될 수 있다.
따라서, 본 발명의 인쇄 패턴을 사용하는 공정에 따르면, 패턴 잔류 등에 의한 라인 단락, 점결합 등의 결점이 억제될 수 있고, 처리 시간의 감소 및 수율의 향상이 동시에 달성된다.
본 발명은 상기 실시예에 한정되는 것이 아니고 본 발명의 본질 및 범위를 벗어남이 없이 변형 및 변경이 이루어질 수 있다는 것은 자명하다.
도 1A는 종래의 인쇄 패턴을 사용하는 처리 방법을 도시하는 공정 단면도.
도 1B는 종래 인쇄 패턴을 사용하는, 도 1A 이후의 처리 방법을 도시하는 공정 단면도.
도 1C는 종래 인쇄 패턴을 사용하는, 도 1B 이후의 처리 방법을 도시하는 공정 단면도.
도 2A는 본 발명의 실시예에 따른 인쇄 패턴을 사용하는 처리 방법을 도시하는 공정 단면도.
도 2B는 본 발명의 실시예에 따른 인쇄 패턴을 사용하는, 도 2A 이후의 처리 방법을 도시하는 공정 단면도.
도 2C는 본 발명의 실시예에 따른 인쇄 패턴을 사용하는, 도 2B 이후의 처리 방법을 도시하는 공정 단면도.
도 2D는 본 발명의 실시예에 따른 인쇄 패턴을 사용하는, 도 2C 이후의 처리 방법을 도시하는 공정 단면도.
도 3은 본 발명의 제1의 실시예에 따른 TFT 기판을 제조하는 방법을 도시하는 공정 단면도.
도 4는 본 발명의 제1의 실시예에 따른 TFT 기판을 제조하는 방법을 도시하는 공정 단면도.
도 5는 본 발명의 제1의 실시예에 따른 TFT 기판을 제조하는 방법을 도시하는 공정 단면도.
도 6은 본 발명의 제1의 실시예에 따른 TFT 기판을 제조하는 방법을 도시하는 공정 단면도.
도 7은 본 발명의 제1의 실시예에 따른 TFT 기판을 제조하는 방법을 도시하는 공정 단면도.도
도 8은 본 발명의 제1의 실시예에 따른 TFT 기판을 제조하는 방법을 도시하는 공정 단면도.
도 9는 본 발명의 제1의 실시예에 따른 TFT 기판을 제조하는 방법을 도시하는 공정 단면도.
도 10은 본 발명의 제1의 실시예에 따른 TFT 기판을 제조하는 방법을 도시하는 공정 단면도.
도 11은 본 발명의 제2의 실시예에 따른 박막화 처리 유닛을 포함하는 인쇄 설비의 구성도.
Claims (10)
- 인쇄 패턴에 의한 패턴 형성 방법에 있어서,인쇄 방법을 이용하여, 기판에 형성한 피에칭막상에 내에칭 부재로 이루어지는 인쇄 패턴을 형성하는 인쇄 공정과;웨트 에칭에 의해, 상기 인쇄 패턴을 얇게 하는 박막화 처리 공정과;상기 박막화 처리 공정은, 상기 인쇄 패턴의 막두께를 초기 막두께의 80% 내지 20%로 제어하며, 바람직하게는 50%로 제어하고,박화된 상기 인쇄 패턴을 마스크로 하여, 상기 피에칭막을 에칭하는 에칭 공정을 포함하는 것을 특징으로 하는 인쇄 패턴에 의한 패턴 형성 방법.
- 제 1항에 있어서,상기 내에칭 부재는, 감광성의 레지스트 또는 비감광성의 레지스트인 것을 특징으로 하는 인쇄 패턴에 의한 패턴 형성 방법.
- 인쇄 패턴에 의한 패턴 형성 방법에 있어서,인쇄 방법을 이용하여, 기판상에, 도전 입자를 혼입한 도전성 부재로 이루어지는 인쇄 패턴을 형성하는 인쇄 공정과;웨트 에칭에 의해, 상기 인쇄 패턴을 얇게 하는 박막화 처리 공정과,상기 박막화 처리 공정은, 상기 인쇄 패턴의 막두께를 초기 막두께의 80% 내 지 20%로 제어하며, 바람직하게는 50%로 제어하는 것을 특징으로 하는 인쇄 패턴에 의한 패턴 형성 방법.
- 제 1항에 있어서,상기 인쇄 공정과 상기 박막화 처리 공정 사이, 또는, 상기 박막화 처리 공정 이후의 적어도 한 공정에서, 상기 인쇄 패턴을 가열 처리하는 베이크 공정을 갖는 것을 특징으로 하는 인쇄 패턴에 의한 패턴 형성 방법.
- 제 2항에 있어서,상기 인쇄 공정과 상기 박막화 처리 공정 사이, 또는, 상기 박막화 처리 공정 이후의 적어도 한 공정에서, 상기 인쇄 패턴을 가열 처리하는 베이크 공정을 갖는 것을 특징으로 하는 인쇄 패턴에 의한 패턴 형성 방법.
- 제 3항에 있어서,상기 인쇄 공정과 상기 박막화 처리 공정 사이, 또는, 상기 박막화 처리 공정의 후의 적어도 한쪽에, 상기 인쇄 패턴을 가열 처리하는 베이크 공정을 갖는 것을 특징으로 하는 인쇄 패턴에 의한 패턴 형성 방법.
- 제 1항에 있어서,상기 박막화 처리 공정에서는, 상기 인쇄 패턴의 형성 영역 이외의 영역에 부착한 상기 내에칭 부재를 제거 또는 사이즈를 작게 할 수 있는 조건으로 박막화 처리를 행하는 것을 특징으로 하는 인쇄 패턴에 의한 패턴 형성 방법.
- 제 3항에 있어서,상기 박막화 처리 공정에서는, 상기 인쇄 패턴의 형성 영역 이외의 영역에 부착한 상기 도전성 부재를 제거 또는 사이즈를 작게 할 수 있는 조건으로 박막화 처리를 행하는 것을 특징으로 하는 인쇄 패턴에 의한 패턴 형성 방법.
- 제 1항에 있어서,상기 웨트 에칭은 현상 처리를 포함하는 것을 특징으로 하는 인쇄 패턴에 의한 패턴 형성 방법.
- 제 3항에 있어서,상기 웨트 에칭은 현상액을 포함하는 것을 특징으로 하는 인쇄 패턴에 의한 패턴 형성 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2005-00012783 | 2005-01-20 | ||
| JP2005012783A JP2006202961A (ja) | 2005-01-20 | 2005-01-20 | 印刷パターンを用いた処理方法及び印刷パターンの製造装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060004785A Division KR20060084797A (ko) | 2005-01-20 | 2006-01-17 | 인쇄 패턴에 의한 인쇄 방법 및 인쇄 패턴을 인쇄하는 생산설비 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080045669A true KR20080045669A (ko) | 2008-05-23 |
Family
ID=36684291
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060004785A KR20060084797A (ko) | 2005-01-20 | 2006-01-17 | 인쇄 패턴에 의한 인쇄 방법 및 인쇄 패턴을 인쇄하는 생산설비 |
| KR1020080043829A KR20080045669A (ko) | 2005-01-20 | 2008-05-13 | 인쇄 패턴에 의한 패턴 형성 방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060004785A KR20060084797A (ko) | 2005-01-20 | 2006-01-17 | 인쇄 패턴에 의한 인쇄 방법 및 인쇄 패턴을 인쇄하는 생산설비 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20060160033A1 (ko) |
| JP (1) | JP2006202961A (ko) |
| KR (2) | KR20060084797A (ko) |
| CN (1) | CN1818744A (ko) |
| TW (1) | TW200632444A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102909983A (zh) * | 2011-08-03 | 2013-02-06 | 乐金显示有限公司 | 制造印刷版的方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104091886B (zh) * | 2014-07-04 | 2016-11-23 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管、阵列基板及制备方法、显示装置 |
| CN105499069B (zh) * | 2014-10-10 | 2019-03-08 | 住友重机械工业株式会社 | 膜形成装置及膜形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074893A (en) * | 1993-09-27 | 2000-06-13 | Sumitomo Metal Industries, Ltd. | Process for forming fine thick-film conductor patterns |
| US6132940A (en) * | 1998-12-16 | 2000-10-17 | International Business Machines Corporation | Method for producing constant profile sidewalls |
| KR20030057067A (ko) * | 2001-12-28 | 2003-07-04 | 엘지.필립스 엘시디 주식회사 | 인쇄방식을 이용한 패턴형성방법 |
| US7309563B2 (en) * | 2003-12-19 | 2007-12-18 | Palo Alto Research Center Incorporated | Patterning using wax printing and lift off |
-
2005
- 2005-01-20 JP JP2005012783A patent/JP2006202961A/ja active Pending
-
2006
- 2006-01-13 TW TW095101417A patent/TW200632444A/zh unknown
- 2006-01-17 KR KR1020060004785A patent/KR20060084797A/ko active Search and Examination
- 2006-01-19 US US11/334,372 patent/US20060160033A1/en not_active Abandoned
- 2006-01-20 CN CNA2006100064583A patent/CN1818744A/zh active Pending
-
2008
- 2008-05-13 KR KR1020080043829A patent/KR20080045669A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102909983A (zh) * | 2011-08-03 | 2013-02-06 | 乐金显示有限公司 | 制造印刷版的方法 |
| CN102909983B (zh) * | 2011-08-03 | 2015-03-11 | 乐金显示有限公司 | 制造印刷版的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060160033A1 (en) | 2006-07-20 |
| KR20060084797A (ko) | 2006-07-25 |
| JP2006202961A (ja) | 2006-08-03 |
| CN1818744A (zh) | 2006-08-16 |
| TW200632444A (en) | 2006-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100759627B1 (ko) | 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법 | |
| JP3977099B2 (ja) | 液晶表示装置及びその製造方法 | |
| US20110068341A1 (en) | Tft-lcd array substrate and manufacturing method thereof | |
| US7615336B2 (en) | Method of fabricating a display device by using a stepped halftone mask to form a three-step photoresist pattern on a material layer for etching and ashing | |
| US20170229492A1 (en) | Mask plate and method for manufacturing array substrate | |
| US6326129B1 (en) | Process for manufacturing an active element array substrate | |
| JP6293905B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板の製造方法、液晶パネル、液晶表示装置。 | |
| US20160336360A1 (en) | Array substrate and manufacturing method thereof | |
| US20050245085A1 (en) | Method for forming pattern using printing method | |
| US8017285B2 (en) | Masking process using photoresist | |
| US7441500B2 (en) | Method for forming printing roll patterns | |
| KR20080045669A (ko) | 인쇄 패턴에 의한 패턴 형성 방법 | |
| US7851141B2 (en) | Flat panel display manufacturing | |
| KR20080046604A (ko) | 어레이 기판, 표시장치 및 그 제조 방법 | |
| KR100875801B1 (ko) | 액정 디스플레이 장치의 바닥 기판을 제조하는 방법 | |
| KR20200015770A (ko) | 포토마스크 구조 및 어레이 기판 제조 방법 | |
| TWI244671B (en) | Method of checking a defect in a graytone mask | |
| US7179697B2 (en) | Method of fabricating an electronic device | |
| KR20060044987A (ko) | 액정 디스플레이 패널 및 그 제조 방법 | |
| US7148090B2 (en) | Method of fabricating a TFT device formed by printing | |
| TW591698B (en) | Thin film transistor array substrate and photolithography process and mask design thereof | |
| KR101616919B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| US20060292487A1 (en) | Printing plate and patterning method using the same | |
| KR20020057032A (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| JPH0262050A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |