[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080030516A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20080030516A
KR20080030516A KR1020070097903A KR20070097903A KR20080030516A KR 20080030516 A KR20080030516 A KR 20080030516A KR 1020070097903 A KR1020070097903 A KR 1020070097903A KR 20070097903 A KR20070097903 A KR 20070097903A KR 20080030516 A KR20080030516 A KR 20080030516A
Authority
KR
South Korea
Prior art keywords
layer
type diffusion
diffusion layer
type
region
Prior art date
Application number
KR1020070097903A
Other languages
English (en)
Other versions
KR100933142B1 (ko
Inventor
슈이찌 기꾸찌
시게아끼 오까와
기요후미 나까야
슈지 다나까
Original Assignee
산요덴키가부시키가이샤
산요 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤, 산요 세미컨덕터 컴퍼니 리미티드 filed Critical 산요덴키가부시키가이샤
Publication of KR20080030516A publication Critical patent/KR20080030516A/ko
Application granted granted Critical
Publication of KR100933142B1 publication Critical patent/KR100933142B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/0788—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type comprising combinations of diodes or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

쇼트키 배리어 다이오드의 역오프 리크 전류가 지나치게 커진다고 하는 문제가 있었다. 본 발명의 반도체 장치에서는, N형의 에피택셜층(3)에 형성되는 P형의 제1 및 제2 애노드 확산층(5, 6 및 7, 8)과, 상기 에피태셜층(3)에 형성되는 N형의 캐소드 확산층(10A, 11A)과, 상기 제1 및 제2 애노드 확산층을 둘러싸고, 또한 상기 캐소드 확산층 측으로 연장하도록, 상기 에피택셜층(3)에 형성되는 P형의 제3 애노드 확산층(9A)과, 상기 제1 및 제2 애노드 확산층 상에 형성되는 쇼트키 배리어용 금속층(14)을 갖는 것을 특징으로 한다.
Figure P1020070097903
에피택셜층, 쇼트키 배리어용 금속층, P형의 확산층, N형의 확산층, 보호 다이오드

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 과전압으로부터 회로 소자를 보호하는 반도체 장치에 관한 것이다.
종래의 반도체 장치에서는, N형의 반도체 기판 상에 N형의 에피택셜층이 형성되어 있다. 에피택셜층에 형성된 N형의 확산층에는, P형의 확산층이 중첩하여 형성되어 있다. 그리고, P형의 확산층 상에는 애노드 전극이 형성되고, 기판 이면에는 캐소드 전극이 형성되고, 양쪽 확산층의 PN 접합을 이용하여 제너 다이오드가 구성되어 있다. P형의 확산층의 주변에는 P형의 가드 영역이 형성되고, 또한 그 외측에 또 하나의 가드 영역이 형성되어 있다. 양쪽 가드 영역에 둘러싸여진 에피택셜층에 접촉하도록, 쇼트키 배리어용 금속층이 형성되어 있다. 그리고, 쇼트키 배리어용 금속층의 실리사이드와 에피택셜층에 의해 쇼트키 배리어 다이오드가 구성되어 있다. 종래의 반도체 장치에서는, 제너 다이오드와 쇼트키 배리어 다이오드를 병렬 접속하고, 소자 자체의 순방향 전압(Vf)의 저감을 실현하고 있다(예를 들면, 특허 문헌 1 참조).
종래의 반도체 장치에서는, N형의 반도체 영역의 표면에 고불순물 농도의 P 형의 확산층과, 상기 확산층간에 저불순물 농도의 P형의 확산층이 형성되어 있다. N형의 반도체 영역의 표면에 형성된 전극은, 고불순물 농도의 P형의 확산층과 오오믹 접촉하고, 저불순물 농도의 P형의 확산층간에 쇼트키 배리어를 형성하고 있다. 고불순물 농도의 P형의 확산층의 형성 영역에서는, PN 접합을 이용한 제너 다이오드가 형성되어 있다. 한편, 저불순물 농도의 P형의 확산층의 형성 영역에서는, 제너 다이오드와 쇼트키 배리어로 이루어지는 다이오드가 형성되어 있다. 이 구조에 의해, P형의 확산층으로부터 N형의 반도체 영역에 주입되는 자유 캐리어(정공)를 적게 하여, PN 접합 영역 근방에 축적되는 자유 캐리어(정공)를 저감한다. 그리고, 역회복 전류 밀도를 작게 하고 있다(예를 들면, 특허 문헌 2 참조).
종래의 플래너형 반도체 장치에서는, N형의 반도체 영역에 형성된 P형의 반도체 영역 상면에는, 애노드 전극이 형성되어 있다. N형의 반도체 영역 상면에는, 애노드 전극과 접속한 도전성 필드 플레이트가 형성되어 있다. 또한, N형의 반도체 영역 상면에 형성된 등전위 링 전극과 도전성 필드 플레이트는, 저항성 필드 플레이트로 접속하고 있다. 그리고, 도전성 필드 플레이트와 저항성 필드 플레이트의 경계 하부에 위치하는 절연막의 막 두께를 두껍게 하고, 등전위 링 전극측의 저항성 필드 플레이트의 하부에 위치하는 절연막의 막 두께를 얇게 하고 있다. 이 구조에 의해, 저항성 필드 플레이트의 효과를 강하게 하여, 도전성 필드 플레이트와 저항성 필드 플레이트의 경계 하부에서의 공핍층의 곡률을 작게 한다. 그리고, 전계 집중하기 쉬운 영역에서의 내압 향상을 실현하고 있다(예를 들면, 특허 문헌 3 참조).
[특허 문헌 1] 일본 특허 공개 평8-107222호 공보(제2∼4 페이지, 도 1)
[특허 문헌 2] 일본 특허 공개 평9-121062호 공보(제5, 6 페이지, 도 2)
[특허 문헌 3] 일본 특허 공개 평8-130317호 공보(제3∼6 페이지, 도 2, 도 4)
상술한 바와 같이 종래의 반도체 장치에서는, 1 소자 내에 제너 다이오드와 쇼트키 배리어 다이오드를 병렬 접속하고 있다. 이 구조에 의해, 순방향 전압(Vf)은 쇼트키 배리어 다이오드의 특성이 이용되어, 저전압 구동을 실현할 수 있다. 그러나, 쇼트키 배리어 다이오드에서는, 주전류는 에피택셜층을 유로로 한다. 그 때문에, 에피택셜층에서의 기생 저항이 커서, ON 저항값을 저감할 수 없다고 하는 문제가 있다.
또한, 종래의 반도체 장치에서는, 제너 다이오드에서, 에피택셜층 상면에 형성된 애노드 전극의 단부 하방에 P형의 가드 영역을 형성하고 있다. 마찬가지로, 쇼트키 배리어 다이오드에서는, 쇼트키 배리어용 금속층의 단부 하방에 P형의 가드 영역을 형성하고 있다. 이 구조에 의해, 전계 집중하기 쉬운 영역을 P형의 가드 영역에 의해 보호하고 있다. 그러나, P형의 가드 영역이 최외주에 배치되는 구조에서는, 역바이어스가 인가되었을 때에, 애노드 전극의 단부나 쇼트키 배리어용 금속층의 단부 근방에서, 공핍층의 곡률이 쉽게 변화된다. 특히, 공핍층의 종단 영역 근방에 상기 단부가 배치된 경우에는, 공핍층의 곡률 변화가 커진다. 그 결과, 공핍층의 곡률 변화한 영역에 전계 집중이 쉽게 일어나, 소망의 내압 특성을 실현하기 어렵다고 하는 문제가 있다.
또한, 종래의 반도체 장치에서는, 제너 다이오드의 동작시에, N형의 에피택셜층 영역에 소수 캐리어인 자유 캐리어(정공)가 과도하게 축적된다. 그리고, 제너 다이오드의 턴 오프시에는, 이 축적된 자유 캐리어(정공)를 P형의 확산층으로부터 배제할 필요가 있다. 이 때, P형의 확산층 근방의 자유 캐리어(정공) 농도가 높고, 역회복 전류의 시간 변화율(di/dt)의 절대값이 커진다. 그리고, 역회복 전류의 시간 변화율(di/dt)에 기인하여, 보호 다이오드가 파괴된다고 하는 문제가 있다.
또는, 쇼트키 배리어 다이오드의 낮은 순방향 전압(Vf) 특성을 이용하여, 과전압이 인가됨으로써 회로 소자보다도 먼저 보호 다이오드가 동작하여, 회로 소자의 파괴를 막고자 한 경우에, 예를 들면 에피택셜층의 표면에 형성된 쇼트키 배리어 금속층의 영향 등에 의해, 쇼트키 배리어 다이오드의 순방향 전압(Vf) 특성이 지나치게 낮아져, 역오프 리크 전류가 커진다고 하는 문제가 있었다.
또한, 쇼트키 배리어 다이오드의 낮은 순방향 전압(Vf) 특성을 이용하여, 과전압이 인가됨으로써 회로 소자보다도 먼저 보호 다이오드가 동작하여, 회로 소자의 파괴를 막고자 한 경우에, 예를 들면 에피택셜층의 표면에 형성된 쇼트키 배리어 금속층의 구성 등의 영향에 의해, 쇼트키 배리어 다이오드의 순방향 전압(Vf) 특성이 지나치게 낮아져, 역오프 리크 전류가 커진다고 하는 문제가 있었다.
상술한 각 사정을 감안하여 이루어진 것이며, 본 발명의 반도체 장치에서는, 일도전형의 반도체층에 이격하여 형성되는 역도전형의 제1 및 제2 애노드 확산층과, 상기 반도체층에 형성되는 일도전형의 캐소드 확산층과, 상기 제1 및 제2 애노드 확산층을 둘러싸고, 또한 상기 캐소드 확산층 측으로 연장하도록, 상기 반도체층에 형성되는 역도전형의 제3 애노드 확산층과, 상기 제1, 제2 및 제3 애노드 확산층 상에 형성되는 쇼트키 배리어용 금속층을 갖는 것을 특징으로 하는 것이다.
또한, 상기 캐소드 확산층은 불순물 농도가 서로 다른 2개의 일도전형의 확산층으로 이루어지고, 캐소드 전극이 접속되어 있는 것을 특징으로 하는 것이다.
또한, 상기 제3 애노드 확산층의 불순물 농도는, 상기 제1 및 제2 애노드 확산층의 불순물 농도보다도 낮은 것을 특징으로 하는 것이다.
또한, 애노드 전위가 인가되는 배선층과 상기 캐소드 확산층이 교차하는 영역으로서, 상기 반도체층 상에 상기 캐소드 확산층과 동일 전위로 되는 전계 차단막이 배치되어 있는 것을 특징으로 하는 것이다.
본 발명에서는, 쇼트키 배리어 다이오드의 낮은 순방향 전압(Vf) 특성을 이용함으로써, 과전압이 회로 소자에 인가되었을 때에, 회로 소자보다도 먼저 보호 다이오드가 동작하여, 회로 소자의 파괴를 막을 수 있다.
그리고, 일도전형의 반도체층에 형성되는 역도전형의 제1 및 제2 애노드 확산층을 둘러싸도록, 해당 제1 및 제2 애노드 확산층보다도 불순물 농도가 낮은 제3 애노드 확산층을 형성함으로써, 쇼트키 배리어 다이오드의 순방향 전압(Vf) 특성이 지나치게 낮아지지 않도록 하여, 역오프 리크 전류가 지나치게 커지는 것을 억지한다.
또한, 캐소드 확산층을 불순물 농도가 서로 다른 2개의 일도전형의 확산층으로 이루어지도록 구성함으로써, 고내압화가 도모된다.
이하에, 본 발명의 일실시 형태인 반도체 장치에 대해, 도 1∼도 7을 참조하여, 상세하게 설명한다. 도 1의 (A) 및 (B)는, 본 실시 형태인 보호 다이오드를 설명하기 위한 단면도이다. 도 2의 (A) 및 (B)는, 본 실시 형태인 제너 다이오드를 설명하기 위한 단면도이다. 도 3은, 본 실시 형태인 보호 다이오드와 제너 다이오드의 순방향 전압(Vf)을 설명하는 도면이다. 도 4는 본 실시 형태인 보호 다이오드를 조립한 회로를 설명하는 도면이다. 도 5의 (A)는, 본 실시 형태인 보호 다이오드에 관한 것으로, 역바이어스 상태의 전위 분포를 설명하는 도면이다. 도 5의 (B)는, 본 실시 형태인 보호 다이오드에서의 충돌 전리 발생 영역 A를 설명하는 도면이다. 도 6은, 본 실시 형태인 보호 다이오드에 관한 것으로, 역바이어스 상태의 전위 분포를 설명하는 도면이다. 도 7은, 본 실시 형태인 보호 다이오드와 제너 다이오드의 자유 캐리어(정공)의 농도 프로파일을 설명하는 도면이다. 도 8은, 본 실시 형태인 보호 다이오드를 설명하기 위한 단면도이다.
도 1의 (A)에 도시한 바와 같이, 제너 다이오드와 쇼트키 배리어 다이오드를 병렬로 배치시킨 보호 다이오드(1)는, 주로 P형의 단결정 실리콘 기판(2)과, N형의 에피택셜층(3)과, N형의 매립 확산층(4)과, 애노드 영역으로서 이용되는 P형의 확 산층(5, 6, 7, 8, 9)과, 캐소드 영역으로서 이용되는 N형의 확산층(10, 11)과, P형의 확산층(12, 13)과, 애노드 전극으로서 이용되는 쇼트키 배리어용 금속층(14)과, 캐소드 전극으로서 이용되는 금속층(15)과, 절연층(16, 17)과, 애노드 전극과 접속하는 금속층(18)으로 구성되어 있다.
N형의 에피택셜층(3)이, P형의 단결정 실리콘 기판(2) 상면에 퇴적되어 있다. 또한, 본 실시 형태에서의 에피택셜층(3)이 본 발명의 「반도체층」에 대응한다. 그리고, 본 실시 형태에서는, 기판(2) 상에 1층의 에피택셜층(3)이 형성되어 있는 경우를 나타내지만, 이 경우에 한정되는 것은 아니다. 예를 들면, 본 발명의 「반도체층」으로서는, 기판 상면에 복수의 에피택셜층이 적층되어 있는 경우이어도 된다. 또한, 본 발명의 「반도체층」으로서는, 기판만의 경우이어도 되고, 기판으로서는 N형의 단결정 실리콘 기판, 화합물 반도체 기판이어도 된다.
N형의 매립 확산층(4)이, 기판(2) 및 에피택셜층(3)의 양 영역에 형성되어 있다. 도시한 바와 같이, N형의 매립 확산층(4)은, 분리 영역(19)으로 구획된, 보호 다이오드(1)의 형성 영역에 걸쳐 형성되어 있다.
P형의 확산층(5, 6)이 에피택셜층(3)에 형성되어 있다. P형의 확산층(5)은, 예를 들면 그 표면의 불순물 농도가 1.0×1016∼1.0×1017(/㎠) 정도, 확산 깊이가 5∼6(㎛) 정도로 되는 확산 조건에 의해 형성되어 있다. P형의 확산층(6)은, 예를 들면 그 표면의 불순물 농도가 1.0×1019∼1.0×1020(/㎠) 정도, 확산 깊이가 1∼3(㎛) 정도로 되는 확산 조건에 의해 형성되어 있다. 그리고 P형의 확산층(5)은, N형의 에피택셜층(3)과 PN 접합 영역을 형성하고, P형의 확산층(5, 6)은 제너 다이오드의 애노드 영역으로서 이용된다. 또한, 본 실시 형태에서의 P형의 확산층(5, 6)이 본 발명의 「역도전형의 제1 애노드 확산층」에 대응한다. 그러나, 본 발명의 「역도전형의 제1 애노드 확산층」으로서는, P형의 확산층(5) 혹은 P형의 확산층(6)만의 경우이어도 된다. 또한, P형의 확산층(5, 6)에, 예를 들면 그 표면의 불순물 농도가 1.0×1017∼1.0×1018(/㎠) 정도, 확산 깊이가 2∼4(㎛) 정도로 되는 P형의 확산층을 형성하여, 3중 확산 구조로 하는 경우이어도 된다.
P형의 확산층(7, 8)이, P형의 확산층(5)의 주위를 둘러싸도록 일환 형상으로, 에피택셜층(3)에 형성되어 있다. P형의 확산층(7)은, 예를 들면 그 표면의 불순물 농도가 1.0×1016∼1.0×1017(/㎠) 정도, 확산 깊이가 5∼6(㎛) 정도로 되는 확산 조건에 의해 형성되어 있다. P형의 확산층(8)은, 예를 들면 그 표면의 불순물 농도가 1.0×1017∼1.0×1018(/㎠) 정도, 확산 깊이가 2∼4(㎛) 정도로 되는 확산 조건에 의해 형성되어 있다. 그리고, P형의 확산층(7)은 N형의 에피택셜층(3)과 PN 접합 영역을 형성하고, P형의 확산층(7, 8)은 제너 다이오드의 애노드 영역으로서 이용된다. 또한, P형의 확산층(7, 8)은 애노드 전극으로 되는 쇼트키 배리어용 금속층(14)의 단부(20) 하방에 형성되어 있다. P형의 확산층(7)보다 고불순물 농도인 P형의 확산층(8)은, P형의 확산층(7)과 중첩하여 형성되어 있다. 또한, 본 실시 형태에서의 P형의 확산층(7, 8)이 본 발명의 「역도전형의 제2 애노드 확산층」에 대응한다. 그러나, 본 발명의 「역도전형의 제2 애노드 확산층」으로서는, P형 의 확산층(7) 혹은 P형의 확산층(8)만의 경우이어도 되고, 또한 3중 확산 구조 등의 다중 확산 구조의 경우이어도 된다.
P형의 확산층(9)은, P형의 확산층(5)의 주위를 둘러싸도록 일환 형상으로, P형의 확산층(7, 8)과 형성 영역의 일부를 중첩하여 형성되어 있다. P형의 확산층(9)은, 예를 들면 그 표면의 불순물 농도가 1.0×1015∼1.0×1016(/㎠) 정도, 확산 깊이가 1∼3(㎛) 정도로 되는 확산 조건에 의해 형성되어 있다. 그리고, P형의 확산층(9)은 P형의 확산층(7, 8)보다 N형의 확산층(10) 측으로 연장하여 형성되어 있다. 그리고, P형의 확산층(9)의 불순물 농도는, P형의 확산층(7, 8)의 불순물 농도보다도 저농도이다.
N형의 확산층(10, 11)이, P형의 확산층(5)의 주위를 둘러싸도록 일환 형상으로, 에피택셜층(3)에 형성되어 있다. N형의 확산층(10, 11)과 N형의 에피택셜층(3)은, 제너 다이오드 및 쇼트키 배리어 다이오드의 캐소드 영역으로서 이용된다. 그리고, N형의 확산층(10)은 넓은 확산 영역으로 함으로써, 기생 저항값을 저감한다. 한편, N형의 확산층(11)은 좁은 확산 영역이지만, 고불순물 농도로 함으로써 저저항화를 도모한다. 또한, 본 실시 형태에서는 N형의 확산층(10, 11)에 의해 캐소드 확산층을 구성하고 있지만, N형의 확산층(10) 혹은 N형의 확산층(11)만의 경우이어도 되고, 또한 3중 확산 구조 등의 다중 확산 구조의 경우이어도 된다.
P형의 확산층(12, 13)이 N형의 확산층(10)에, 그 형성 영역을 중첩시키도록 형성되어 있다. 또한, P형의 확산층(12, 13)은, P형의 확산층(5)의 주위를 둘러싸 도록 일환 형상으로 형성되어 있다. P형의 확산층(12)은, 예를 들면 그 표면의 불순물 농도가 1.0×1016∼1.0×1017(/㎠) 정도, 확산 깊이가 5∼6(㎛) 정도로 되는 확산 조건에 의해 형성되어 있다. P형의 확산층(13)은, 예를 들면 그 표면의 불순물 농도가 1.0×1019∼1.0×1020(/㎠) 정도, 확산 깊이가 1∼3(㎛) 정도로 되는 확산 조건에 의해 형성되어 있다. 그리고, N형의 확산층(11)과 P형의 확산층(13)에는, 캐소드 전극으로서 이용되는 금속층(15)이 컨택트하고 있다. 이 구조에 의해, P형의 확산층(12, 13)은, N형의 확산층(10, 11)과 동일 전위로 된다. 또한, 본 실시 형태에서의 P형의 확산층(12, 13)에 의해 「배출용 확산층」을 구성하고 있지만, P형의 확산층(12) 혹은 P형의 확산층(13)만의 경우이어도 되고, 또한 3중 확산 구조 등의 다중 확산 구조의 경우이어도 된다.
쇼트키 배리어용 금속층(14)이 에피택셜층(3) 상면에 형성되어 있다. 쇼트키 배리어용 금속층(14)은, 예를 들면 배리어 메탈로서의 티탄(Ti)층 및 티탄 나이트라이드(TiN)층 상에 알루미늄 합금(예를 들면, Al-Si층, Al-Cu층 또는 Al-Si-Cu층)을 퇴적한다. 태선으로 나타낸 바와 같이, P형의 확산층(5)과 P형의 확산층(7) 사이에 위치하는 에피택셜층(3) 표면에는, 티탄 실리사이드(TiSi2)층의 실리사이드층(21)이 형성되어 있다. 그리고, 쇼트키 배리어용 금속층(14)의 실리사이드층(21)과 에피택셜층(3)에 의해 쇼트키 배리어 다이오드가 구성된다. 또한, 티탄(Ti)층 대신에, 텅스텐(W), 몰리브덴(Mo), 탄탈(Ta), 코발트(Co), 니켈(Ni), 백금(Pt) 등의 금속을 이용하여도 된다. 이 경우에는, 실리사이드층(20)으로서, 텅 스텐 실리사이드(WSi2)층, 몰리브덴 실리사이드(MoSi2)층, 코발트 실리사이드(CoSi2)층, 니켈 실리사이드(NiSi2)층, 플래티넘 실리사이드(PtSi2)층 등이 형성된다.
금속층(15)이 에피택셜층(3) 상면에 형성되어 있다. 금속층(15)은, 예를 들면 배리어 메탈층 상에 알루미늄 합금(예를 들면, Al-Si층, Al-Cu층 또는 Al-Si-Cu층)이 적층된 구조이다. 그리고, 금속층(15)은 캐소드 전극으로서 이용되고, N형의 확산층(11) 및 P형의 확산층(13)에 캐소드 전위를 인가하고 있다.
절연층(16, 17)이 에피택셜층(3) 상방에 형성되어 있다. 절연층(16, 17)은, 예를 들면 실리콘 산화막, 실리콘 질화막, TEOS(Tetra-Ethyl-Orso-Silicate)막, BPSG(Boron Phospho Silicate Glass)막, SOG(Spin On Glass)막 등이 선택적으로 적층되어 형성되어 있다. 절연층(16)에는 컨택트 홀(22)이 형성되어 있다. 컨택트 홀(22)은 쇼트키 배리어용 금속층(14)으로 매설되고, 쇼트키 배리어용 금속층(14)이 애노드 전극으로서 이용된다.
금속층(18)이, P형의 확산층(9)의 형성 영역 상방을 덮도록, 절연층(17) 상면에 형성되어 있다. 금속층(18)은, 예를 들면 배리어 메탈층 상에 알루미늄 합금(예를 들면, Al-Si층, Al-Cu층, 또는 Al-Si-Cu층)이 적층된 구조이다. 금속층(18)은, 절연층(17)에 형성된 컨택트 홀(23)을 매설하고, 쇼트키 배리어용 금속층(14)과 접속한다. 이 구조에 의해, 보호 다이오드(1)에 역바이어스가 인가되었을 때에는, 금속층(18)은 필드 플레이트로서 이용되어, 보호 다이오드(1)의 내압 특성을 향상시킨다.
또한, 본 실시 형태에서는, 도 1의 (B)에 도시한 바와 같이, 쇼트키 배리어용 금속층(14)이지만, 도 1의 (A)에 도시한 금속층(18)과 같이, P형의 확산층(9)의 형성 영역 상방을 덮도록 형성되어 있는 경우이어도 된다. 이 경우에는, 보호 다이오드(1)에 역바이어스가 인가되었을 때에는, 쇼트키 배리어 금속층(14)이 필드 플레이트로서 이용되어, 보호 다이오드(1)의 내압 특성을 향상시킨다.
도 2의 (A)에서는, 제너 다이오드(31)를 도시하고 있다. 또한, 제너 다이오드(31)에서는, 도 1에 도시한 보호 다이오드(1)와, 거의 동등한 내압 특성을 갖는 구조이다. 이하에, 그 구조를 설명한다.
N형의 에피택셜층(33)이 P형의 단결정 실리콘 기판(32) 상면에 퇴적되어 있다. N형의 매립 확산층(34)이 기판(32)과 에피택셜층(33)의 양 영역에 형성되어 있다. P형의 확산층(35, 36, 37)이 에피택셜층(33)에 형성되어 있다. P형의 확산층(35, 36)은, N형의 에피택셜층(33)과 PN 접합 영역을 형성하고, P형의 확산층(35, 36, 37)은 제너 다이오드의 애노드 영역으로서 이용된다.
N형의 확산층(38, 39)이 에피택셜층(33)에 형성되어 있다. N형의 확산층(38, 39)과 N형의 에피택셜층(33)은, 제너 다이오드의 캐소드 영역으로서 이용된다. 그리고, P형의 확산층(40, 41)이, N형의 확산층(38)에 형성되어 있다.
절연층(42)이 에피택셜층(33) 상면에 형성되고, 절연층(42)에는 컨택트 홀(43, 44)이 형성되어 있다. 금속층(45)이 컨택트 홀(43)을 통해 P형의 확산층(37)과 접속하고, 애노드 전극으로서 이용된다. 금속층(46)이 컨택트 홀(44)을 통해 N형의 확산층(39), P형의 확산층(41)과 접속하고, 캐소드 전극으로서 이용된다.
절연층(47)이 절연층(42) 상에 형성되고, 절연층(47)에는 컨택트 홀(48)이 형성되어 있다. 금속층(49)이 컨택트 홀(48)을 통해 금속층(45)과 접속하고 있다. 또한, 금속층(49)이 P형의 확산층(36)의 형성 영역 상방을 덮도록 형성되고, 필드 플레이트 효과를 갖는다.
또한, 본 실시 형태에서는, 도 2의 (B)에 도시한 바와 같이, 금속층(45)이, 도 2의 (A)에 도시한 금속층(49)과 같이, P형의 확산층(36)의 형성 영역 상방을 덮도록 형성되어 있는 경우이어도 된다.
다음으로, 도 3에서는, 보호 다이오드(1)의 순방향 전압(Vf)을 실선으로 나타내고, PN 다이오드(31)의 순방향 전압(Vf)을 점선으로 나타내고 있다.
도 1을 이용하여 상술한 바와 같이, 보호 다이오드(1)에는 PN 다이오드와 쇼트키 배리어 다이오드가 병렬로 배치되어 있다. 이 구조에 의해, 예를 들면 Vf가 0.8(V) 이하인 경우에는, 보호 다이오드(1)가 PN 다이오드(31)보다도 순방향 전류(If)가 커서, 전류 능력이 우수한 것을 알 수 있다. 한편, If가 1.0×10-8(A)인 경우에는, 보호 다이오드(1)가 PN 다이오드(31)보다도 저전위로 구동하는 것을 알 수 있다. 즉, 이 소자 특성에 의해, 출력 단자에 접속하는 MOS 트랜지스터 등과 보호 다이오드(1)를 병렬 접속함으로써, 예를 들면 브라운간 내의 방전시나 모터 부하 등의 L부하 턴 오프시에 발생하는 과전압 등으로부터 MOS 트랜지스터 등을 보 호할 수 있다.
구체적으로는, 도 4에, 전원 라인(Vcc)과 그라운드(GND) 사이에 N 채널형의 MOS 트랜지스터(X, Y)가 직렬 접속하고, MOS 트랜지스터(X)의 소스 전극과 MOS 트랜지스터(Y)의 드레인 전극이 출력 단자에 접속하고 있는 회로를 도시한다.
여기서, 전원 라인(Vcc)과 출력 단자 사이에 보호 다이오드(1)를 접속하고 있지 않은 회로의 출력 단자에 과전압이 인가된 경우를 설명한다. 역바이어스가 인가되어 있는 상태의 MOS 트랜지스터(X)의 소스-드레인간에는, 과전압에 의해 순방향 바이어스가 인가된다. 이 때, 소스-드레인간에는 허용값 이상의 전류가 흘러, PN 접합 영역이 파괴되어 MOS 트랜지스터(X)가 파괴되어 버린다.
그러나, 본 실시 형태에서는, 전원 라인(Vcc)과 출력 단자 사이에, 보호 다이오드(1)와 MOS 트랜지스터(X)를 병렬 접속하고 있다. 이 경우, 도 3을 이용하여 상술한 바와 같이, 출력 단자에 과전압이 인가되면, 보호 다이오드(1)가 먼저 동작하여, 과전압에 의해 발생하는 전류의 대부분을 보호 다이오드(1)에 의해 전원 라인(Vcc)에로 방출시킬 수 있다. 그 결과, 과전압에 의해 MOS 트랜지스터(X)의 소스-드레인간을 흐르는 전류를 저감하여, PN 접합 영역의 파괴를 막을 수 있다.
다음으로, 도 5의 (A)에서는, 굵은 실선이 공핍층의 단부 영역을 나타내고, 점선이 등전위선을 나타내고, 1점 쇄선이 318(V)의 등전위선을 나타내고 있다. 쇼트키 배리어용 금속층(14)의 단부(20) 하방에는, P형의 확산층(7, 8)이 이중 확산 구조로 형성되어 있다. 그리고, P형의 확산층(7, 8)이 중첩한 영역은 고불순물 농도 영역이며, 실선으로 나타낸 바와 같이, 공핍화하고 있지 않은 영역이 존재한다. 그 결과, 쇼트키 배리어용 금속층(14)의 하방에서는, 등전위선의 간격이 좁아지지 않아, 전계 집중이 발생하기 어려운 상태로 되어 있다. 즉, 쇼트키 배리어용 금속층(14)의 단부(20)에서의 전계 집중을 완화하여, 보호 다이오드(1)의 내압 특성을 향상시킬 수 있다.
또한, P형의 확산층(9)이 P형의 확산층(7, 8)과 연결하고, P형의 확산층(7)이 캐소드 전극측으로 연장하고 있다. P형의 확산층(9)은 저불순물 농도이며, 도시한 바와 같이, 완전하게 공핍화되어 있다. 그리고, P형의 확산층(9)이 형성되어 있는 영역에서는, 등전위선의 간격이 완만하게 추이하고 있다. 즉, 완전하게 공핍화된 P형의 확산층(9)이, 애노드 전극측으로부터 최외주에 배치된다. 이 구조에 의해, 도시한 바와 같이, 공핍층의 종단 영역에서의 곡률 변화를 작게 하여, 보호 다이오드(1)의 내압 특성을 향상시키고 있다. 그 결과, 쇼트키 배리어 다이오드를 형성함으로써의 내압 열화라고 하는 문제점을 개선하여, 쇼트키 배리어 다이오드에 의한 낮은 순방향 전압(Vf)에 의한 구동을 실현할 수 있다.
또한, 금속층(18)이, P형의 확산층(9)보다도 캐소드 전극측으로 연장하고 있다. 도시한 바와 같이, 애노드 전위가 인가된 금속층(18)에 의한 필드 플레이트 효과에 의해, 등전위선의 일부는 금속층(18)의 단부(24)에 수속하도록 변위하고 있다. 그리고, 금속층(18)의 단부(24) 하방에서 등전위선이 집중하여, 전계 집중하기 쉬운 상태로 되어 있다. 도 5의 (B)에 도시한 바와 같이, 캐소드 전극측에 위치하는 P형의 확산층(9)의 단부(25) 근방에서 충돌 전리 A가 발생하고 있다. 이 도면으로부터도, P형의 확산층(7, 8)을 형성함으로써, 전계 집중이 쉽게 발생하여 쇼트키 배리어용 금속층(14)의 단부(20)에서의 내압 열화를 방지하고 있는 것을 알 수 있다.
도 6에서는, 도 5의 (A)의 역바이어스 상태로부터, 금속층(18)의 단부(24)의 위치를 P형의 확산층(9) 상면으로 변경시킨 경우의 전위 분포를 도시하고 있다. 굵은 실선이 공핍층의 단부 영역을 나타내고, 점선이 등전위선을 나타내고, 1점 쇄선이 279(V)의 등전위선을 나타내고 있다. 도시한 바와 같이, 애노드 전위가 인가된 금속층(18)에 의한 필드 플레이트 효과에 의해, 등전위선의 일부는 금속층(18)의 단부(24)에 수속하도록 변위하고 있다. 이 경우, 금속층(18)의 단부(24)의 위치가 애노드 전극측에 위치함으로써, 공핍층의 확대(넓이)가 억제되어 있다. 그 결과, 도 5의 (A)의 경우와 비교하면, 보호 다이오드의 내압 특성이 열화하고 있는 것을 알 수 있다.
또한, 본 실시 형태에서는, 필드 플레이트로서의 역할을 하는 금속층(18)이, P형의 확산층(9)보다도 캐소드 전극측으로 연장하고 있는 경우에 대해 설명하고 있지만, 이 경우에 한정되는 것은 아니다. P형의 확산층(9)의 불순물 농도, 확산 깊이, 또한 금속층(18) 하방의 절연층의 두께 등에 의해, 금속층(18)의 단부(24)와 P형의 확산층(9)의 단부(25)와의 위치 관계는 임의의 설계 변경이 가능하다. 예를 들면, P형의 확산층(9)의 확산 깊이 및 금속층(18) 하방의 절연층의 두께가 동일 조건에서, P형의 확산층(9)의 불순물 농도가, 본 실시 형태보다도 고농도로 되는 경우가 있다. 이 경우, 금속층(18)의 단부(24)가, P형의 확산층(9)의 단부(25)보다도 캐소드 전극측으로 연장하는 구조로 된다. 이 구조에 의해, 금속층(18)으로 부터의 전계 영향을 강화하여, 보호 다이오드(1)의 내압 특성을 향상시킬 수 있다. 한편, P형의 확산층(9)의 불순물 농도가, 본 실시 형태보다도 저농도로 되는 경우가 있다. 이 경우, P형의 확산층(9)의 단부(25)가, 금속층(18)의 단부(24)보다도 캐소드 전극측으로 연장하는 구조로 된다. 이 구조에 의해, 금속층(18)으로부터의 전계 영향을 약하게 하여, 보호 다이오드(1)의 내압 특성을 향상시킬 수 있다.
다음으로, 도 7에서는, 실선이 보호 다이오드(1)의 A-A 단면(도 1의 (A) 참조)에서의 자유 캐리어(정공)의 농도 프로파일을 나타내고, 점선이 제너 다이오드(31)의 B-B 단면(도 2의 (A) 참조)에서의 자유 캐리어(정공)의 농도 프로파일을 나타내고 있다. 또한, 종축은 에피택셜층 내에서의 자유 캐리어(정공)의 농도를 나타내고, 횡축은 애노드 영역으로부터의 이격 거리를 나타내고 있다. 그리고, 도면에서는, 보호 다이오드(1) 및 제너 다이오드(31)의 각각에 Vf=0.8(V) 인가된 상태에서의 농도 프로파일을 나타내고 있다.
우선, 도 1에 도시한 바와 같이, 보호 다이오드(1)의 동작시에는, P형의 확산층(5)과 N형의 에피택셜층(3)과의 PN 접합 영역에는 순방향 전압(Vf)이 인가되고, 에피택셜층(3)에는 P형의 확산층(5)으로부터 자유 캐리어(정공)가 주입된다. 한편, 도 2에 도시한 바와 같이, 제너 다이오드(31)의 동작시에는, 마찬가지로 P형의 확산층(34)과 N형의 에피택셜층(33)과의 PN 접합 영역에는 순방향 전압(Vf)이 인가되고, 에피택셜층(33)에는 P형의 확산층(34)으로부터 자유 캐리어(정공)가 주입된다. 즉, 보호 다이오드(1) 및 제너 다이오드(31)의 양자 모두, P형의 확산층(5, 34)의 근방 영역에서는, 거의 동일한 자유 캐리어(정공)의 농도로 된다.
다음으로, 도 1에 도시한 바와 같이, 보호 다이오드(1)에서는 쇼트키 배리어 다이오드가 형성됨으로써, P형의 확산층(7, 8, 9)이 P형의 확산층(5)으로부터 이격하여 형성되어 있다. 이 구조에 의해, 순방향 전압(Vf)이 인가되는 PN 접합 영역이 저감하여, N형의 에피택셜층(3)에 주입되는 자유 캐리어(정공)는 저감한다. 그 결과, 제너 다이오드(31)와 비교하면, 보호 다이오드(1)에서는 P형의 확산층(5)으로부터 이격한 영역에서는 자유 캐리어(정공)의 농도가 저하한다. 또한, 에피택셜층(3)에서는, 자유 캐리어(정공)가 분포됨으로써 전도도 변조가 일어나, 주전류는 낮은 ON 저항으로 흐르게 된다. 그리고, ON 저항값이 크다고 하는 쇼트키 배리어 다이오드의 문제점을 해결할 수 있다.
마지막으로, 도 1에 도시한 바와 같이, 보호 다이오드(1)의 캐소드 영역은 N형의 확산층(10, 11)에 의한 이중 확산 구조로 형성되어 있다. 이 구조에 의해, N형의 확산층(10) 근방 영역에서는, P형의 확산층(5)으로부터 주입된 자유 캐리어(정공)는, N형의 확산층(10, 11)으로부터 주입된 자유 캐리어(전자)와 재결합한다. 이 때, N형의 확산층(10)을 넓게 확산시킴으로써, 재결합을 촉진시킬 수 있다.
또한, 보호 다이오드(1)에서는, N형의 확산층(10)에 캐소드 전위가 인가된 P형의 확산층(12, 13)이 형성되어 있다. 그리고, 상기 재결합하지 않고, P형의 확산층(12, 13)에 도달한 자유 캐리어(정공)는, P형의 확산층(12, 13)으로부터 에피택셜층(3) 밖으로 배출된다. 그 결과, 캐소드 영역 근방에서의 자유 캐리어(정공)의 농도는 대폭 저하하고, 에피택셜층(3) 내의 자유 캐리어(정공)의 농도도 저하시킬 수 있다. 한편, 도 2에 도시한 바와 같이, 제너 다이오드(31)의 캐소드 영역도 마찬가지의 구조를 하고 있고, 캐소드 영역 근방에서의 자유 캐리어(정공)의 농도는 대폭 저하한다.
상술한 바와 같이, 보호 다이오드(1)에서는 쇼트키 배리어 다이오드가 형성되고, 또한 에피택셜층(3)으로부터 자유 캐리어(정공)를 쉽게 배출하여 캐소드 영역이 형성되어 있다. 이 구조에 의해, 보호 다이오드(1)의 PN 접합 영역의 근방에 축적되는 자유 캐리어(정공) 농도를 낮게 할 수 있다. 그 결과, 보호 다이오드(1)의 턴 오프시에는, 역회복 전류의 시간 변화율(di/dt)의 절대값을 작게 하여, 소프트 리커버리 특성을 얻을 수 있다. 그리고, 역회복 전류의 시간 변화율(di/dt)에 기인하는 보호 다이오드(1)의 파괴를 막을 수 있다.
다음으로, 도 8에 도시한 바와 같이, 보호 다이오드(1)는, 예를 들면 타원 형상으로 형성되어 있다. 타원 형상의 직선 영역 L에는, 중심 영역에 애노드 영역으로서 이용되는 P형의 확산층(5)(실선으로 둘러싼 영역)이 배치되어 있다. 그리고, 타원 형상의 직선 영역 L 및 곡선 영역 R에는, P형의 확산층(5)의 주위를 둘러싸도록, P형의 확산층(7(2점 쇄선으로 둘러싼 영역), 8(점선으로 둘러싼 영역))이 일환 형상으로 형성되어 있다. 상술한 바와 같이, P형의 확산층(7, 8)은, 쇼트키 배리어용 금속층(14)(도 1 참조)의 단부(20)(도 1 참조)에서의 전계 집중을 완화하여, 보호 다이오드(1)의 내압 특성을 향상시킨다.
타원 형상의 직선 영역 L 및 곡선 영역 R에는, P형의 확산층(7, 8)의 주위를 둘러싸도록, P형의 확산층(9)(1점 쇄선으로 둘러싼 영역)이 일환 형상으로 형성되어 있다.
또한, 타원 형상의 직선 영역 L 및 곡선 영역 R에는, P형의 확산층(9)의 주위를 둘러싸도록, 캐소드 영역으로서 이용되는 N형의 확산층(10)(3점 쇄선으로 둘러싼 영역)이 일환 형상으로 형성되어 있다. 그리고, N형의 확산층(10)이 형성되어 있는 영역에는, 그 형성 영역을 중첩시키도록, 일환 형상으로 P형의 확산층(12)(4점 쇄선으로 둘러싼 영역)이 형성되어 있다. 또한, 도시하고 있지 않지만, P형의 확산층(5)에는, 그 형성 영역을 중첩시키도록, P형의 확산층(6)(도 1 참조)이 형성되어 있다. 또한, N형의 확산층(10)에는, 그 형성 영역을 중첩시키도록, N형의 확산층(11)(도 1 참조) 및 P형의 확산층(13)(도 1 참조)이 형성되어 있다.
이 구조에 의해, 보호 다이오드(1)는, 타원 형상의 직선 영역 L 및 곡선 영역 R에서, 전류를 흘릴 수 있어 전류 능력을 향상시킬 수 있다. 또한, 타원 형상의 곡선 영역 R에서는, 그 곡선 형상 및 P형의 확산층(7, 8)에 의해, 전계 집중이 완화되어, 보호 다이오드(1)의 내압 특성을 향상시킬 수 있다. 또한, 보호 다이오드(1)를 타원 형상으로 함으로써, 소자 사이즈를 축소시킬 수 있다.
P형의 확산층(5)으로부터 P형의 확산층(7, 8)의 일부까지 개구하도록, 컨택트 홀(22)(도 1 참조)이 형성되어 있다. 컨택트 홀(22)을 통해, 쇼트키 배리어용 금속층(14)은, P형의 확산층(5), N형의 에피택셜층(3)(도 1 참조) 및 P형의 확산층(7, 8)과 접속하고 있다. 상술한 바와 같이, 쇼트키 배리어용 금속층(14)이 에피택셜층(3)(도 1 참조) 상면에, 직접 형성되어 있다. 그리고, 쇼트키 배리어용 금속층(14)은, 컨택트 홀(22) 내에서는 그 넓은 영역에 걸쳐, 평탄성을 유지한 상 태로 형성된다. 이 구조에 의해, 쇼트키 배리어용 금속층(14)의 바로 위에, 금속층(18)이 쇼트키 배리어용 금속층(14)에 접속하는 컨택트 홀(23)을 형성할 수 있다. 즉, 쇼트키 배리어용 금속층(14)용의 컨택트 홀(22)(도 1 참조) 상에 컨택트 홀(23)이 형성되어 있다. 그 결과, 쇼트키 배리어용 금속층(14)에의 배선의 주회를 억지하여, 배선 패턴 면적을 축소시킬 수 있다. 또한, 도 8의 설명에서는, 도 1에 도시한 구성 요소와 동일한 구성 요소에는, 동일한 부호를 이용하고, 도 8에서는, 괄호 내에 그 부호를 도시하고 있다.
마지막으로, 타원 형상의 곡선 영역 R에서는, 애노드 전위가 인가된 배선층(도시 생략)의 하방이며, 적어도 애노드 전위가 인가된 배선층과 N형의 확산층(10)이 교차하는 영역에는 전계 차단막(51)이 배치되어 있다. 전계 차단막(51)은, 예를 들면 MOS 트랜지스터(도시 생략)의 게이트 전극을 형성하는 공정과 공용 공정에서 형성되고, 폴리실리콘막으로 형성되어 있다. 그리고, 에피택셜층(3)과 전계 차단막(51) 사이의 절연층에 형성된 컨택트 홀(52, 53)을 통해, 전계 차단막(51)은 캐소드 영역인 N형의 확산층과 접속하고 있다. 즉, 전계 차단막(51)에는, 실질적으로 캐소드 전위와 동일 전위가 인가되어 있다. 이 구조에 의해, 전계 차단막(51)은, 애노드 전위가 인가된 배선층에 대해 실드 효과를 갖는다. 그리고, 캐소드 전위와 애노드 전위의 전위차에 의해 캐소드 영역이 반전하여, 애노드 영역과 분리 영역(19)(도 1 참조)이 쇼트하는 것을 방지할 수 있다.
또한, 본 실시 형태에서는, 애노드 영역으로서 이용하는 P형의 확산층(5)과 P형의 확산층(7) 사이에 실리사이드층(21)을 형성하는 경우에 대해 설명하였지만, 이 경우에 한정되는 것은 아니다. 예를 들면, 보호 다이오드에서의 쇼트키 배리어 다이오드의 순방향 전압(Vf) 특성의 향상을 도모하기 위해, P형의 확산층(5)과 P형의 확산층(7) 사이를 넓히고, 실리사이드층(21)을 넓은 영역에 걸쳐 형성하는 경우도 있다. 이 경우에는, P형의 확산층(5)과 P형의 확산층(7) 사이에, 새롭게 애노드 전위가 인가되는 P형의 확산층을 거의 일정 간격으로 배치할 수 있다. 그리고, 실리사이드층(21) 형성 영역에서의 공핍층의 곡률 변화를 작게 하여, 보호 다이오드의 내압 특성을 유지할 수 있다.
또한, P형의 확산층(5)이 P형의 확산층(7)보다도 심부까지 확산하고 있는 구조로 하는 경우이어도 된다. P형의 확산층(5)은 P형의 확산층(7)보다 깊게 확산함으로써, P형의 확산층(5)의 저면이 에피택셜층(3) 표면으로부터 수직 방향으로 크게 이격한다. 그리고, P형의 확산층(5)과 에피택셜층(3)의 경계로부터 넓어지는 공핍층은, 수평 방향의 넓은 영역에 퍼진다. 그 결과, P형의 확산층(5)과 P형의 확산층(7)의 이격 거리를 크게 할 수 있어, 실리사이드층(21)의 형성 영역을 넓힐 수 있다. 그 결과, 쇼트키 다이오드에서의 전류 능력을 향상시킬 수 있다. 그 밖의, 본 발명의 요지를 일탈하지 않는 범위에서, 다양한 변경이 가능하다.
다음으로, 본 발명의 다른 실시 형태에 대해, 도 9 내지 도 11을 참조하면서 설명한다. 또한, 일 실시 형태와 마찬가지인 구성은 중복된 설명을 피하기 위해, 동일 부호를 이용하여 그 설명을 간략한다.
여기서, 일 실시 형태의 반도체 장치와 다른 실시 형태의 반도체 장치의 상위점은, 애노드측의 P형의 확산층(9A)의 구성과, 캐소드측의 N형의 확산층(10A, 11A)의 구성이다.
즉, 일실시 형태의 반도체 장치에서는 P형의 확산층(5)으로부터 이격한 위치에 P형의 확산층(9)을 구성함으로써, 쇼트키 배리어 다이오드의 낮은 순방향 전압(Vf) 특성을 이용하여, 과전압이 인가됨으로써 회로 소자보다도 먼저 보호 다이오드가 동작하여, 회로 소자의 파괴를 방지하는 것이었지만, 예를 들면 에피택셜층(3)의 표면에 형성된 쇼트키 배리어 금속층(14)의 구성 등의 영향에 의해, 쇼트키 배리어 다이오드의 순방향 전압(Vf) 특성이 지나치게 낮아져, 역오프 리크 전류가 커지는 경우가 있었다.
즉, 도 3에 도시한 특성도에서, 예를 들면 보호 다이오드의 실선으로 나타낸 곡선이 화살표 방향으로 이동하고, 1점 쇄선으로 나타낸 바와 같이 순방향 전압(Vf) 특성이 낮아짐으로써, 역오프 리크 전류가 커지는 경우이다.
그와 같은 경우에는, 도 9에 도시한 바와 같이 P형의 확산층(9A)을 상기 P형의 확산층(5)을 둘러싸도록 형성함으로써, 순방향 전압(Vf) 특성이 지나치게 낮아지는 것을 억제할 수 있다. 이에 의해, 역오프 리크 전류가 지나치게 커진다고 한 문제점이 해소된다. 또한, 본 실시 형태에서의 P형의 확산층(9A)이, 본 발명의 「역도전형의 제3 애노드 확산층」에 대응한다.
또한, 캐소드측의 N형의 확산층(10A, 11A)에 있어서도, 상기 N형의 확산층(10)(도 1 참조) 내에 P형의 확산층(12, 13)(도 1 참조)을 형성하고 있었지만, 고온 동작시에서의 내압을 향상시키기 위해, P형의 확산층(12, 13)(도 1 참조)의 구성을 생략하고 있다. 그리고, 본 실시 형태의 N형의 확산층(10A, 11A)이, 본 발 명의 「일도전형의 캐소드 확산층」에 대응한다. 그러나, 본 발명의 「일도전형의 캐소드 확산층」으로서는, N형의 확산층(10A) 혹은 N형의 확산층(11A)만의 경우이어도 되고, 또한 3중 확산 구조 등의 다중 확산 구조의 경우이어도 된다.
즉, 상온시에서는 문제로 되지 않았지만, 고온(예를 들면, 100∼150℃) 상태에서 동작시킨 경우에, 상기 P형의 확산층(12, 13)(도 1 참조)의 존재에 의해, 이 영역에서 BiP 동작이 생겨 파괴되어 버릴 우려를 회피할 수 있다.
도 1은, 본 발명의 실시 형태에서의 보호 다이오드를 설명하는 단면도.
도 2는, 본 발명의 실시 형태에서의 제너 다이오드를 설명하는 단면도.
도 3은, 본 발명의 실시 형태에서의 보호 다이오드와 제너 다이오드의 순방향 전압(Vf)을 설명하는 도면.
도 4는, 본 발명의 실시 형태에서의 보호 다이오드를 조립한 회로를 설명하는 도면.
도 5는, 본 발명의 실시 형태에서의 (A) 보호 다이오드의 역바이어스 상태의 전위 분포를 설명하는 도면이며, (B) 보호 다이오드에서의 충돌 전리 발생 영역을 설명하는 도면.
도 6은, 본 발명의 실시 형태에서의 보호 다이오드의 역바이어스 상태의 전위 분포를 설명하는 도면.
도 7은, 본 발명의 실시 형태에서의 보호 다이오드와 제너 다이오드의 자유 캐리어(정공)의 농도 프로파일을 설명하는 도면.
도 8은, 본 발명의 실시 형태에서의 보호 다이오드를 설명하는 평면도.
도 9는, 본 발명의 다른 실시 형태에서의 보호 다이오드를 설명하는 단면도.
도 10은, 본 발명의 다른 실시 형태에서의 PN 다이오드를 설명하는 단면도.
도 11은, 본 발명의 다른 실시 형태에서의 (A) 보호 다이오드의 역바이어스 상태의 전위 분포를 설명하는 도면이며, (B) 보호 다이오드에서의 충돌 전리 발생 영역을 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 보호 다이오드
2 : P형의 단결정 실리콘 기판
3 : N형의 에피택셜층
5 : P형의 확산층
7 : P형의 확산층
8 : P형의 확산층
9A : P형의 확산층
10A : N형의 확산층
11A : N형의 확산층
14 : 쇼트키 배리어용 금속층
18 : 금속층
20 : 단부
21 : 실리사이드층

Claims (5)

  1. 일도전형의 반도체층에 이격하여 형성되는 역도전형의 제1 및 제2 애노드 확산층과,
    상기 반도체층에 형성되는 일도전형의 캐소드 확산층과,
    상기 제1 및 제2 애노드 확산층을 둘러싸고, 또한 상기 캐소드 확산층 측으로 연장하도록, 상기 반도체층에 형성되는 역도전형의 제3 애노드 확산층과,
    상기 제1, 제2 및 제3 애노드 확산층 상에 형성되는 쇼트키 배리어용 금속층을 갖는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 캐소드 확산층은 불순물 농도가 서로 다른 2개의 일도전형의 확산층으로 이루어지고, 캐소드 전극이 접속되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제3 애노드 확산층의 불순물 농도는, 상기 제1 및 제2 애노드 확산층의 불순물 농도보다도 낮은 것을 특징으로 하는 반도체 장치.
  4. 제1항 또는 제2항에 있어서,
    애노드 전위가 인가되는 배선층과 상기 캐소드 확산층이 교차하는 영역으로 서, 상기 반도체층 상에 상기 캐소드 확산층과 동일 전위로 되는 전계 차단막이 배치되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제3항에 있어서,
    애노드 전위가 인가되는 배선층과 상기 캐소드 확산층이 교차하는 영역으로서, 상기 반도체층 상에 상기 캐소드 확산층과 동일 전위로 되는 전계 차단막이 배치되어 있는 것을 특징으로 하는 반도체 장치.
KR1020070097903A 2006-09-28 2007-09-28 반도체 장치 KR100933142B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006265385A JP2008085187A (ja) 2006-09-28 2006-09-28 半導体装置
JPJP-P-2006-00265385 2006-09-28

Publications (2)

Publication Number Publication Date
KR20080030516A true KR20080030516A (ko) 2008-04-04
KR100933142B1 KR100933142B1 (ko) 2009-12-21

Family

ID=38860025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070097903A KR100933142B1 (ko) 2006-09-28 2007-09-28 반도체 장치

Country Status (5)

Country Link
US (1) US8552469B2 (ko)
EP (1) EP1906454A3 (ko)
JP (1) JP2008085187A (ko)
KR (1) KR100933142B1 (ko)
CN (1) CN101154689B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160015721A (ko) * 2014-07-31 2016-02-15 삼성전자주식회사 반도체 장치 및 그 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4944460B2 (ja) * 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2008085186A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
CN101931010A (zh) * 2010-06-24 2010-12-29 深圳市鹏微科技有限公司 二极管及其制造方法
JP2012023199A (ja) 2010-07-14 2012-02-02 Rohm Co Ltd ショットキバリアダイオード
JP5711646B2 (ja) * 2010-11-16 2015-05-07 株式会社豊田中央研究所 ダイオード
JP6274968B2 (ja) 2014-05-16 2018-02-07 ローム株式会社 半導体装置
US10084057B2 (en) * 2016-08-16 2018-09-25 Globalfoundries Inc. NVM device in SOI technology and method of fabricating an according device
JP6865670B2 (ja) * 2017-11-22 2021-04-28 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027325A (en) * 1975-01-30 1977-05-31 Sprague Electric Company Integrated full wave diode bridge rectifier
JPS548440B2 (ko) * 1975-02-26 1979-04-16
DE3072002D1 (en) 1979-11-14 1987-09-10 Fujitsu Ltd An output transistor of a ttl device with a means for discharging carriers
US4451839A (en) * 1980-09-12 1984-05-29 National Semiconductor Corporation Bilateral zener trim
GB2134705B (en) * 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
US5448100A (en) * 1985-02-19 1995-09-05 Harris Corporation Breakdown diode structure
JP2590284B2 (ja) 1990-02-28 1997-03-12 株式会社日立製作所 半導体装置及びその製造方法
US5514612A (en) * 1993-03-03 1996-05-07 California Micro Devices, Inc. Method of making a semiconductor device with integrated RC network and schottky diode
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
JPH08107222A (ja) * 1994-10-05 1996-04-23 Rohm Co Ltd ツェナーダイオード
US5545909A (en) 1994-10-19 1996-08-13 Siliconix Incorporated Electrostatic discharge protection device for integrated circuit
JPH08130317A (ja) 1994-10-28 1996-05-21 Sanken Electric Co Ltd 抵抗性フィ−ルドプレ−トを備えた半導体装置
US5468984A (en) * 1994-11-02 1995-11-21 Texas Instruments Incorporated ESD protection structure using LDMOS diodes with thick copper interconnect
JP2006186392A (ja) 1995-08-22 2006-07-13 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2934606B2 (ja) 1996-08-02 1999-08-16 株式会社日立製作所 半導体装置
US6060752A (en) * 1997-12-31 2000-05-09 Siliconix, Incorporated Electrostatic discharge protection circuit
JP4157184B2 (ja) * 1998-02-18 2008-09-24 株式会社東芝 高耐圧半導体素子
KR100272176B1 (ko) 1998-09-30 2000-12-01 김덕중 Bicdmos 소자의 제조방법
JP2001257367A (ja) 2000-03-10 2001-09-21 Toshiba Corp ショットキーバリアダイオード
JP2003101036A (ja) 2001-09-25 2003-04-04 Sanyo Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP4065104B2 (ja) * 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
JP2006245597A (ja) * 2000-12-28 2006-09-14 Canon Inc 半導体装置の製造方法
DE10106359C1 (de) * 2001-02-12 2002-09-05 Hanning Elektro Werke Laterales Halbleiterbauelement in Dünnfilm-SOI-Technik
JP4892787B2 (ja) 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
US6657273B2 (en) 2001-06-12 2003-12-02 International Rectifirer Corporation Termination for high voltage schottky diode
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP2003158259A (ja) 2001-09-07 2003-05-30 Toshiba Corp 半導体装置及びその製造方法
US6693308B2 (en) * 2002-02-22 2004-02-17 Semisouth Laboratories, Llc Power SiC devices having raised guard rings
JP2004087555A (ja) * 2002-08-23 2004-03-18 Toko Inc ショットキーバリアダイオード
JP4017573B2 (ja) 2003-07-17 2007-12-05 沖電気工業株式会社 ダイオード
JP4585772B2 (ja) * 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
JP4149945B2 (ja) * 2004-03-01 2008-09-17 日本インター株式会社 半導体装置
US7105875B2 (en) * 2004-06-03 2006-09-12 Wide Bandgap, Llc Lateral power diodes
JP2006210667A (ja) * 2005-01-28 2006-08-10 Mitsubishi Electric Corp 半導体装置
JP4927340B2 (ja) * 2005-02-24 2012-05-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP4944460B2 (ja) 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2006310555A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp 半導体装置およびその製造方法
JP2008085186A (ja) 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160015721A (ko) * 2014-07-31 2016-02-15 삼성전자주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
EP1906454A2 (en) 2008-04-02
US20080164556A1 (en) 2008-07-10
KR100933142B1 (ko) 2009-12-21
CN101154689A (zh) 2008-04-02
JP2008085187A (ja) 2008-04-10
EP1906454A3 (en) 2008-11-19
CN101154689B (zh) 2012-05-09
US8552469B2 (en) 2013-10-08

Similar Documents

Publication Publication Date Title
KR100683101B1 (ko) 반도체 장치
KR100933142B1 (ko) 반도체 장치
US6137140A (en) Integrated SCR-LDMOS power device
US6548865B2 (en) High breakdown voltage MOS type semiconductor apparatus
US9209109B2 (en) IGBT with emitter electrode electrically connected with an impurity zone
KR100710115B1 (ko) 반도체 장치
US6914294B2 (en) Semiconductor device
KR20080030489A (ko) 반도체 장치
US7417282B2 (en) Vertical double-diffused metal oxide semiconductor (VDMOS) device incorporating reverse diode
US7821029B2 (en) Electrostatic protection element
JP2008511973A (ja) パワー半導体デバイス
CN100454582C (zh) 半导体装置
JP7498325B2 (ja) 半導体装置
JP2008172112A (ja) 半導体装置
JP4175750B2 (ja) 絶縁ゲート型半導体装置
JP2007200985A (ja) 保護素子及び同保護素子を有する半導体装置
JP2008270367A (ja) 半導体装置
CN100454583C (zh) 半导体装置
JP4136372B2 (ja) 半導体装置
US11682696B2 (en) Semiconductor device having a high breakdown voltage
US20210376065A1 (en) Semiconductor device and method of producing the same
JP2870450B2 (ja) 半導体集積回路装置
JP2007129089A (ja) 半導体装置
JP2001094104A (ja) 電力用半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee