[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080022716A - Thin film transistor substrate and liquid crystal display having the same - Google Patents

Thin film transistor substrate and liquid crystal display having the same Download PDF

Info

Publication number
KR20080022716A
KR20080022716A KR1020060086236A KR20060086236A KR20080022716A KR 20080022716 A KR20080022716 A KR 20080022716A KR 1020060086236 A KR1020060086236 A KR 1020060086236A KR 20060086236 A KR20060086236 A KR 20060086236A KR 20080022716 A KR20080022716 A KR 20080022716A
Authority
KR
South Korea
Prior art keywords
repair
line
lines
signal
thin film
Prior art date
Application number
KR1020060086236A
Other languages
Korean (ko)
Inventor
신애
임지숙
정민경
어기한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060086236A priority Critical patent/KR20080022716A/en
Publication of KR20080022716A publication Critical patent/KR20080022716A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

A thin film transistor substrate and a liquid crystal display having the same are provided to form repair lines and assistant repair lines at first and second regions, thereby reducing capacitance resulting from signal lines and the repair lines, reducing length of the repair lines, and decreasing voltage drop. A thin film transistor substrate comprises signal lines, first repair lines(20), second repair lines(21), multiple connection pad blocks, assistant repair lines(22,23), and connecting lines(24). The first repair lines are formed along edges of one side of the substrate. The second repair lines are formed along the other regions of the substrate. The connection pad blocks are connected with driving circuits and include connection pads connected with one of the driving circuits. The assistant repair lines are crossed with the signal lines and connected with repaired signal lines. The connecting lines are crossed with the first and second repair lines and the assistant repair lines. One side of the first and second repair lines is connected with the connection pad blocks, and the other side thereof is floated. Thereby, the signal delay resulting from RC delay is prevented.

Description

박막 트랜지스터 기판 및 이를 갖는 액정표시장치{THIN FILM TRANSISTOR SUBSTRATE AND LIQUID CRYSTAL DISPLAY HAVING THE SAME}Thin film transistor substrate and liquid crystal display having the same {THIN FILM TRANSISTOR SUBSTRATE AND LIQUID CRYSTAL DISPLAY HAVING THE SAME}

도 1는 본 발명의 실시 예에 따른 액정표시장치를 도시한 평면도이다.1 is a plan view illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시 예에 따른 박막 트랜지스터 기판에 형성된 리페어 라인을 개략적으로 도시한 평면도이다.2 is a plan view schematically illustrating a repair line formed on a thin film transistor substrate according to an exemplary embodiment of the present invention.

도 3은 도 2에 도시된 A영역을 확대한 확대도이다.FIG. 3 is an enlarged view illustrating region A shown in FIG. 2.

도 4는 도 3에 도시된 A영역의 확대도의 I-I'선을 따라 절단한 단면을 도시한 단면도이다.FIG. 4 is a cross-sectional view taken along the line II ′ of the enlarged view of region A shown in FIG. 3.

<도면부호의 간단한 설명><Brief Description of Drawings>

10: 액정패널 11: 박막 트랜지스터 기판10: liquid crystal panel 11: thin film transistor substrate

12: 컬러 필터 기판 20: 제1 리페어 라인12: color filter substrate 20: first repair line

21: 제2 리페어 라인 22: 제2 보조 리페어 라인21: second repair line 22: second auxiliary repair line

23: 제1 보조 리페어 라인 24: 연결 라인23: first auxiliary repair line 24: connection line

26: 제3 리페어 라인 27: 제4 리페어 라인26: third repair line 27: fourth repair line

30: 데이터 접속 패드 블록 40: 게이트 접속 패드 블록30: data connection pad block 40: gate connection pad block

100: 화소 전극 120: 회로 기판100: pixel electrode 120: circuit board

130: 데이터 구동회로 140: 게이트 구동회로130: data driving circuit 140: gate driving circuit

본 발명은 액정표시장치에 관한 것으로, 특히 RC 지연을 방지하는 리페어 라인과 보조 리페어 라인이 형성된 박막 트랜지스터 기판 및 이를 갖는 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a thin film transistor substrate having a repair line and an auxiliary repair line for preventing RC delay, and a liquid crystal display having the same.

액정표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 액정표시장치는 주로 컬러 필터 어레이가 형성된 컬러 필터 기판과 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판이 액정을 사이에 두고 합착되어 형성된다. 컬러 필터 기판에는 공통 전압이 공급되는 공통 전극이 전면에 형성되고 박막 트랜지스터 기판에는 데이터 신호가 개별적으로 공급되는 다수의 화소 전극이 매트릭스 형태로 형성된다. 또한 박막 트랜지스터 기판에는 다수의 화소 전극을 개별적으로 구동하기 위한 박막 트랜지스터와, 박막 트랜지스터를 제어하는 게이트 라인과, 박막 트랜지스터로 데이터 신호를 공급하는 데이터 라인이 형성된다.A liquid crystal display device displays an image by adjusting the light transmittance of a liquid crystal having dielectric anisotropy using an electric field. In the liquid crystal display, a color filter substrate on which a color filter array is formed and a thin film transistor substrate on which a thin film transistor array is formed are bonded to each other with a liquid crystal interposed therebetween. A common electrode to which a common voltage is supplied is formed on the front surface of the color filter substrate, and a plurality of pixel electrodes to which data signals are individually supplied to the thin film transistor substrate are formed in a matrix form. Further, the thin film transistor substrate is formed with a thin film transistor for individually driving a plurality of pixel electrodes, a gate line for controlling the thin film transistor, and a data line for supplying a data signal to the thin film transistor.

박막 트랜지스터 기판에 형성되는 게이트 라인과 데이터 라인을 포함하는 신호 라인은 수 마이크로미터 이하의 미세폭으로 형성되므로 단선 불량이 발생할 수 있다. 따라서 박막 트랜지스터 기판은 단선된 신호 라인을 리페어 하는 리페어 라 인이 더 구비된다. 이때, 리페어 라인은 박막 트랜지스터 기판의 외곽을 따라 링(Ring) 형태로 형성되고 절연막을 사이에 두고 다수의 신호 라인과 중첩되어 형성된다. 단선된 신호 라인의 리페어시 리페어 라인과 신호 라인의 중첩부에 레이저 용접을 통해 두 라인을 연결하여 리페어한다. 그리나, 리페어 라인과 다수의 신호 라인의 중첩에 의해 중첩부에서의 커패시턴스에 의해 리페어 후 RC 딜레이에 의한 신호 지연이 발생되는 문제점이 있다. 또한, 리페어 라인의 길이가 길게 형성되므로 리페어 라인 내부의 내부저항에 의해 신호의 전압 강하가 발생되는 문제점이 있다.Since the signal line including the gate line and the data line formed on the thin film transistor substrate is formed to have a fine width of several micrometers or less, disconnection failure may occur. Therefore, the thin film transistor substrate further includes a repair line for repairing the disconnected signal line. In this case, the repair line is formed in a ring shape along the outer edge of the thin film transistor substrate and overlaps a plurality of signal lines with an insulating layer therebetween. When repairing a disconnected signal line, repair the two lines by connecting the repair line and the overlapping line of the signal line by laser welding. However, there is a problem in that signal delay due to post-repair RC delay occurs due to capacitance at the overlapping portion due to the overlap of the repair line and the plurality of signal lines. In addition, since the length of the repair line is long, there is a problem in that a voltage drop of the signal occurs due to an internal resistance inside the repair line.

따라서, 본 발명이 이루고자 하는 기술적 과제는 제1 영역 및 제2 영역 각각에 리페어 라인을 형성하고, 이와 연결되는 보조 리페어 라인을 구비하여 단선된 신호 라인을 리페어하고, 리페어시 리페어 라인과 신호 라인의 중첩에 의한 RC 딜레이에 의한 신호 지연을 방지한 박막 트랜지스터 기판 및 이를 갖는 액정표시장치를 제공하는 데 있다.Therefore, the technical problem to be achieved by the present invention is to form a repair line in each of the first region and the second region, and to provide a repair line connected to the repair line to repair the disconnected signal line, and to repair the repair line and the signal line. The present invention provides a thin film transistor substrate which prevents signal delay due to RC delay due to overlapping and a liquid crystal display having the same.

상기의 기술적 과제를 해결하기 위하여, 기판 위에 형성된 신호 라인과;In order to solve the above technical problem, a signal line formed on the substrate;

상기 신호 라인 중 임의의 신호 라인을 중심으로 양분된 기판 일측 영역의 외곽을 따라 형성된 제1 리페어 라인과;A first repair line formed along an outer portion of a region on one side of the substrate divided around any one of the signal lines;

상기 제1 리페어 라인과 분리되며 상기 양분된 기판 영역 중 나머지 영역의 외곽을 따라 형성된 제2 리페어 라인과;A second repair line separated from the first repair line and formed along an outer side of the remaining area of the divided substrate area;

상기 신호 라인의 일측에 형성되어 상기 신호 라인에 구동신호를 공급하는 구동회로와 접속되며, 상기 구동회로 중 하나의 구동회로에만 접속되는 접속 패드를 포함하는 다수의 접속 패드 블록과;A plurality of connection pad blocks formed on one side of the signal line and connected to a driving circuit for supplying a driving signal to the signal line, the connection pad being connected to only one of the driving circuits;

상기 신호 라인들의 타측에 상기 접속 패드 블록 단위로 접속된 상기 신호 라인들과 교차되어 형성되며, 리페어시 리페어 되는 신호 라인과 연결되는 보조 리페어 라인; 및An auxiliary repair line formed on the other side of the signal lines to intersect the signal lines connected in units of the connection pad block and connected to a signal line to be repaired during repair; And

상기 제1 및 제2 리페어 라인과 상기 보조 리페어 라인과 교차되게 형성되어 리페어시 상기 제1 및 제2 리페어 라인과 상기 보조 리페어 라인을 연결하는 연결 라인을 구비하는 것을 특징으로 하는 박막 트랜지스터 기판을 제공한다.And a connecting line formed to intersect the first and second repair lines and the auxiliary repair line to connect the first and second repair lines and the auxiliary repair line during repair. do.

여기서, 상기 제1 및 제2 리페어 라인은 일측이 상기 접속패드블록과 접속되며 타측은 플로팅 된다.Here, one side of the first and second repair lines is connected to the connection pad block, and the other side is floated.

그리고 상기 제1 및 제2 리페어 라인과 상기 보조 리페어 라인은 제1 금속층으로 형성되고, 상기 신호 라인과 상기 연결 라인은 제2 금속층으로 형성되며, 상기 제1 금속층과 상기 제2 금속층은 서로 다른 금속층으로 형성된다.The first and second repair lines and the auxiliary repair line are formed of a first metal layer, the signal line and the connection line are formed of a second metal layer, and the first metal layer and the second metal layer are different metal layers. Is formed.

또한, 상기 제1 및 제2 리페어 라인 각각과 연결되며 표시영역과 상기 접속패드블록 사이의 비표시 영역에 상기 신호 라인들과 교차되게 형성되며, 상기 신호 라인의 리페어시 리페어되는 신호 라인과 연결되는 제2 보조 리페어 라인을 더 구비한다.In addition, the first and second repair lines are connected to the non-display area between the display area and the connection pad block, respectively, and are formed to intersect with the signal lines and are connected to the repaired signal line during repair of the signal line. A second auxiliary repair line is further provided.

상기 제2 보조 리페어 라인은 상기 제1 및 제2 리페어 라인과 동일한 금속으로 형성된다.The second auxiliary repair line is formed of the same metal as the first and second repair lines.

그리고 본 발명의 기술적 과제를 해결하기 위하여 본 발명은 기판 위에 형성된 신호 라인과, 상기 신호 라인 중 임의의 신호 라인을 중심으로 양분된 기판 일측 영역의 외곽을 따라 형성된 제1 리페어 라인과, 상기 제1 리페어 라인과 분리되며 상기 양분된 기판 영역 중 나머지 영역의 외곽을 따라 형성된 제2 리페어 라인과, 상기 신호 라인의 일측에 형성되어 상기 신호 라인에 구동신호를 공급하는 구동회로와 접속되며, 상기 구동회로 중 하나의 구동회로에만 접속되는 접속 패드를 포함하는 다수의 접속 패드 블록과, 상기 신호 라인들의 타측에 상기 접속 패드 블록 단위로 접속된 상기 신호 라인들과 교차되어 형성되며, 리페어시 리페어 되는 신호 라인과 연결되는 보조 리페어 라인 및 상기 제1 및 제2 리페어 라인과 상기 보조 리페어 라인과 교차되게 형성되어 리페어시 상기 제1 및 제2 리페어 라인과 상기 보조 리페어 라인을 연결하는 연결 라인을 구비하는 것을 특징으로 하는 박막 트랜지스터 기판과, 상기 박막 트랜지스터 기판과 액정을 사이에 두고 마주하여 형성된 컬러 필터 기판과, 상기 접속 패드 블록에 접속된 구동회로 및 상기 박막 트랜지스터 기판의 일측에 접속되어 상기 구동회로에 신호를 공급하고, 상기 제1 리페어 라인과 상기 양분된 일측 영역에 형성된 구동회로를 연결하는 제3 리페어 라인 및 상기 제2 리페어 라인과 상기 양분된 타측 영역에 형성된 구동회로를 연결하는 제4 리페어 라인이 형성된 회로 기판을 구비한 것을 특징으로 하는 액정표시장치를 제공한다.In order to solve the technical problem of the present invention, the present invention provides a signal line formed on a substrate, a first repair line formed along an outer region of one side of the substrate divided into any one of the signal lines, and the first A second repair line separated from a repair line and formed along an outer side of the remaining area of the divided substrate, and a driving circuit formed at one side of the signal line and supplying a driving signal to the signal line; A plurality of connection pad blocks including connection pads connected only to one of the driving circuits, and signal lines that are formed to intersect the signal lines connected in units of the connection pad blocks on the other side of the signal lines and are repaired at the time of repair And an auxiliary repair line connected to the first repair line and the first and second repair lines and the auxiliary repair line. And a connection line connecting the first and second repair lines to the auxiliary repair line during repair, and a color filter formed by facing the thin film transistor substrate and the liquid crystal between the thin film transistor substrate. A substrate connected to a substrate, a driving circuit connected to the connection pad block, and one side of the thin film transistor substrate to supply a signal to the driving circuit, and connecting the first repair line and the driving circuit formed in the divided one region. And a circuit board on which a third repair line and a fourth repair line connecting the second repair line and the driving circuit formed in the divided second region are formed.

이때, 상기 제1 및 제2 리페어 라인과 상기 보조 리페어 라인은 제1 금속층으로 형성되고, 상기 신호 라인과 상기 연결 라인은 제2 금속층으로 형성되며, 상기 제1 금속층과 상기 제2 금속층은 서로 다른 금속층으로 형성된다.In this case, the first and second repair lines and the auxiliary repair line are formed of a first metal layer, the signal line and the connection line are formed of a second metal layer, and the first metal layer and the second metal layer are different from each other. It is formed of a metal layer.

그리고 상기 제1 및 제2 리페어 라인 각각과 연결되며 표시영역과 상기 구동회로 사이의 비표시 영역에 상기 신호 라인들과 교차되게 형성되며, 상기 신호 라인의 리페어시 리페어되는 신호 라인과 연결되는 제2 보조 리페어 라인을 더 구비한다.And a second connected to each of the first and second repair lines and intersecting the signal lines in a non-display area between the display area and the driving circuit and connected to the repaired signal line when the signal line is repaired. It further comprises an auxiliary repair line.

여기서, 상기 제2 보조 리페어 라인은 상기 제1 및 제2 리페어 라인과 동일한 금속으로 형성된다.Here, the second auxiliary repair line is formed of the same metal as the first and second repair lines.

상기 기술적 과제 외에 본 발명의 다른 기술적 과제 및 특징들은 첨부한 도면을 참조한 실시 예에 대한 설명을 통하여 명백히 드러나게 될 것이다.Other technical problems and features of the present invention in addition to the above technical problem will become apparent through the description of the embodiments with reference to the accompanying drawings.

이하, 도 1 내지 도 4를 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 1 to 4.

도 1은 본 발명의 실시 예에 따른 액정표시장치를 도시한 평면도이다.1 is a plan view illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 박막 트랜지스터 기판(11)과, 액정을 사이에 두고 마주하여 형성된 컬러 필터 기판(12)을 포함하는 액정패널(10)과, 액정패널(10)에 형성된 게이트 라인(GL) 및 데이터 라인(DL)에 게이트 구동신호 및 데이터 구동신호를 공급하는 게이트 구동회로(140)와 데이터 구동회로(130)와, 게이트 구동회로(140) 및 데이터 구동회로 각각에 화상신호, 제어신호 및 전원신호를 공급하는 회로 기판(120)을 구비한다.Referring to FIG. 1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel 10 including a thin film transistor substrate 11, a color filter substrate 12 formed to face liquid crystals therebetween, and a liquid crystal display. A gate driving circuit 140 and a data driving circuit 130 for supplying a gate driving signal and a data driving signal to the gate line GL and the data line DL formed on the panel 10, the gate driving circuit 140, and A circuit board 120 for supplying an image signal, a control signal, and a power signal to each data driving circuit is provided.

구체적으로, 컬러 필터 기판(12)은 빛샘을 방지하기 위한 블랙매트릭스와, 블랙매트릭스로 구획된 각각의 영역에 형성된 컬러필터와, 공통전압을 공급받아 박막 트랜지스터 기판(11)에 형성된 화소 전극(100)과 수직 전계를 형성하는 공통전극을 포함한다. In detail, the color filter substrate 12 may include a black matrix for preventing light leakage, a color filter formed in each region divided by the black matrix, and a pixel electrode 100 formed on the thin film transistor substrate 11 by receiving a common voltage. ) And a common electrode forming a vertical electric field.

액정은 박막 트랜지스터 기판과, 컬러 필터 기판(12) 사이에 충진되어 공통전극과 화소 전극 사이의 전계에 의해 회전하여 광의 투과율을 제어한다.The liquid crystal is filled between the thin film transistor substrate and the color filter substrate 12 to rotate by an electric field between the common electrode and the pixel electrode to control light transmittance.

게이트 구동회로(140)는 박막 트랜지스터 기판(11)에 형성된 게이트 라인(GL)에 게이트 온 전압 및 게이트 오프 전압을 순차적으로 공급한다. 이러한 게이트 구동회로(140)는 별도의 게이트 구동 집적회로가 필름상에 실장된 형태의 게이트 테이프 캐리어 패키지 형태로 박막 트랜지스터 기판(11)과 접속되거나, 박막 트랜지스터 기판(11)의 화소 영역에 형성된 박막 트랜지스터와 동일한 공정으로 직접 박막 트랜지스터 기판(11)의 일측에 집적될 수 있다. 또한, 게이트 구동회로(140)는 박막 트랜지스터 기판(11)의 일측에 칩 온 글래스(Chip On Glass; 이하, "COG"라 함) 형태로 실장될 수 있다.The gate driving circuit 140 sequentially supplies a gate on voltage and a gate off voltage to the gate line GL formed on the thin film transistor substrate 11. The gate driving circuit 140 is connected to the thin film transistor substrate 11 in the form of a gate tape carrier package in which a separate gate driving integrated circuit is mounted on a film, or is formed in the pixel region of the thin film transistor substrate 11. The same process as the transistor may be directly integrated on one side of the thin film transistor substrate 11. In addition, the gate driving circuit 140 may be mounted on one side of the thin film transistor substrate 11 in the form of chip on glass (hereinafter referred to as “COG”).

데이터 구동회로(130)는 박막 트랜지스터 기판(11)에 형성된 데이터 라인(DL)에 데이터 전압을 공급한다. 이를 위하여 데이터 구동회로(130)는 별도의 데이터 구동 집적회로가 필름상에 실장된 형태의 데이터 테이프 캐리어 패키지 형태로 박막 트랜지스터 기판(11)과 접속될 수 있다. 또한, 데이터 구동회로(130)는 박막 트랜지스터 기판(11)의 일측에 COG 형태로 실장될 수 있다. The data driving circuit 130 supplies a data voltage to the data line DL formed on the thin film transistor substrate 11. To this end, the data driving circuit 130 may be connected to the thin film transistor substrate 11 in the form of a data tape carrier package in which a separate data driving integrated circuit is mounted on a film. In addition, the data driving circuit 130 may be mounted on one side of the thin film transistor substrate 11 in the form of COG.

여기서는, 게이트 구동회로(140) 및 데이터 구동회로(130)가 박막 트랜지스 터 기판(11)에 COG 형태로 실장된 것을 예를 들어 설명하기로 한다.Here, an example in which the gate driving circuit 140 and the data driving circuit 130 are mounted on the thin film transistor substrate 11 in the form of COG will be described.

2는 본 발명의 실시 예에 따른 박막 트랜지스터 기판을 도시한 평면도이고, 도 3은 도 2에 도시된 영역 A를 확대하여 도시한 확대도이며, 도 4는 도 3에 도시된 I-I'선을 따라 절단한 단면을 도시한 단면도이다. 도 2에 도시된 제1 및 제2 리페어 라인(20, 21)은 데이터 라인(DL)의 단선시 단선된 데이터 라인(DL)을 리페어하는 기능을 하도록 형성된 것을 일예로 도시한 도면을 도시하였으나, 게이트 라인(GL)이 단선된 경우 게이트 라인(GL)을 리페어 하는 리페어 라인이 형성될 수 있다. 이때, 게이트 라인을 리페어 하는 리페어 라인은 임의의 게이트 라인을 기준으로 두 영역으로 양분된 기판에 기판의 외곽을 따라 각각 형성될 수 있다. 2 is a plan view illustrating a thin film transistor substrate according to an exemplary embodiment of the present invention, FIG. 3 is an enlarged view of a region A shown in FIG. 2, and FIG. 4 is a line II ′ of FIG. 3. It is sectional drawing which shows the cross section cut along. Although the first and second repair lines 20 and 21 illustrated in FIG. 2 are formed to function to repair the disconnected data line DL when the data line DL is disconnected, an example of the drawing is illustrated. When the gate line GL is disconnected, a repair line for repairing the gate line GL may be formed. In this case, the repair line for repairing the gate line may be formed along the outer periphery of the substrate on a substrate divided into two regions based on an arbitrary gate line.

도 2 내지 도 4를 참조하면, 박막 트랜지스터 기판(11)은 기판(11) 위에 서로 교차하여 형성된 게이트 라인(GL) 및 데이터 라인(DL)과, 게이트 라인(GL) 및 데이터 라인(DL) 각각에 접속된 박막 트랜지스터와, 박막 트랜지스터에 접속된 화소 전극(100)과, 제1 영역의 외곽을 따라 형성된 제1 리페어 라인(20)과, 제1 리페어 라인(20)과 분리되며 제2 영역의 외곽을 따라 형성된 제2 리페어 라인(21)과, 데이터 라인(DL)의 일측에 형성되어 데이터 라인(DL)에 구동신호를 공급하는 데이터 구동회로(130)와 접속되며, 데이터 구동회로(130) 중 하나의 데이터 구동회로(130)에만 접속되는 접속 패드를 포함하는 다수의 데이터 접속 패드 블록(30)과, 데이터 라인들(DL)의 타측에 데이터 접속 패드 블록(30) 별로 접속된 데이터 라인들(DL)과 교차되어 형성되며, 리페어시 리페어 되는 데이터 라인(DL)과 연결되는 제1 보조 리페어 라인(23) 및 제1 및 제2 리페어 라인(20, 21)과 제1 보조 리페어 라인(23)과 교차되게 형성되어 리페어시 제1 및 제2 리페어 라인(20, 21)과 제1 보조 리페어 라인(23)을 연결하는 연결 라인(24)을 구비한다.2 to 4, the thin film transistor substrate 11 may include a gate line GL and a data line DL formed on the substrate 11 to cross each other, and a gate line GL and a data line DL, respectively. A thin film transistor connected to the thin film transistor, a pixel electrode 100 connected to the thin film transistor, a first repair line 20 formed along the periphery of the first region, and a first repair line 20 and separated from the second region. A second repair line 21 formed along an outer edge thereof, and a data driving circuit 130 formed at one side of the data line DL to supply a driving signal to the data line DL, and connected to the data driving circuit 130. A plurality of data connection pad blocks 30 including connection pads connected to only one data driving circuit 130 and data lines connected to data connection pad blocks 30 on the other side of the data lines DL. Formed by intersecting with (DL), The first and second repair lines 23 and the first and second repair lines 20 and 21 and the first auxiliary repair line 23 which are connected to the rotor line DL intersect each other to form the first and second repair lines. And a connection line 24 connecting the repair lines 20 and 21 to the first auxiliary repair line 23.

구체적으로, 박막 트랜지스터 기판(11)은 화상의 표시영역에 게이트 라인(GL)과 데이터 라인(DL)이 교차 구조로 형성되고, 그 교차 구조로 정의된 각각의 화소 영역에는 박막 트랜지스터와 접속되어 박막 트랜지스터에 의해 개별 구동되는 화소 전극(100)이 형성된다. 게이트 라인(GL) 및 데이터 라인(DL)은 게이트 절연막(15)을 사이에 두고 교차하여 형성된다. 그리고 게이트 라인(GL)의 일측단은 게이트 라인(GL)에 게이트 구동신호를 공급하는 게이트 구동회로(140)가 접속되는 게이트 접속 패드 블록(40)과 연결된다. 또한, 데이터 라인(DL)은 그 일측단이 데이터 라인(DL)에 데이터 구동신호를 공급하는 데이터 구동회로(130)가 접속되는 데이터 접속 패드와 연결된다. 데이터 접속 패드는 데이터 구동회로(130) 각각과 접속되는 데이터 접속 패드 블록(30) 별로 형성된다. 즉, 하나의 데이터 접속 패드 블록(30)은 다수의 데이터 라인(DL)과 연결된다. 이에 따라, 하나의 데이터 접속 패드 블록(30)에 하나의 데이터 구동회로(130)가 실장된다. Specifically, in the thin film transistor substrate 11, the gate line GL and the data line DL are formed in an intersecting structure in the display region of the image, and the thin film transistor substrate is connected to the thin film transistor in each pixel region defined by the intersecting structure. The pixel electrode 100 which is individually driven by the transistor is formed. The gate line GL and the data line DL cross each other with the gate insulating layer 15 interposed therebetween. One end of the gate line GL is connected to the gate connection pad block 40 to which the gate driving circuit 140 for supplying the gate driving signal to the gate line GL is connected. In addition, the data line DL is connected to a data connection pad to which one end thereof is connected to a data driving circuit 130 for supplying a data driving signal to the data line DL. The data connection pads are formed for each data connection pad block 30 connected to each of the data driving circuits 130. That is, one data connection pad block 30 is connected to a plurality of data lines DL. Accordingly, one data driving circuit 130 is mounted on one data connection pad block 30.

제1 및 제2 리페어 라인(20, 21)은 임의의 데이터 라인(DL)을 기준으로 양분된 제1 및 제2 영역에 각각 형성된다. 여기서, 제1 및 제2 영역은 데이터 라인(DL)을 구동하는 데이터 구동회로(130)가 접속되는 데이터 접속 패드 블록(30)의 양끝 중 어느 하나의 접속패드와 접속된 임의의 데이터 라인(DL)을 기준으로 한다. 즉, 제1 및 제2 영역은 데이터 구동회로의 개수가 짝수일 경우 제1 및 제2 영역은 데이터 구동회로(130) 개수의 1/2 만큼 양분되며, 데이터 구동회로(130)의 개수가 홀수일 경우에는 제1 영역 또는 제2 영역에 형성되는 데이터 구동회로(130)의 개수가 많을 수 있다. The first and second repair lines 20 and 21 are formed in the first and second regions bisected on the basis of an arbitrary data line DL. In this case, the first and second regions may include any data line DL connected to any one connection pad of either end of the data connection pad block 30 to which the data driving circuit 130 for driving the data line DL is connected. ) Is based on. That is, when the number of data driving circuits is even in the first and second regions, the first and second regions are divided in half by the number of data driving circuits 130, and the number of data driving circuits 130 is odd. In one case, the number of data driving circuits 130 formed in the first region or the second region may be large.

제1 영역에는 기판의 외곽을 따라 형성된 제1 리페어 라인(20)이 형성된다. 제1 리페어 라인(20)의 일측단은 데이터 접속 패드 블록(30)과 연결되며 타측단은 플로팅 된다. 그리고, 제1 영역의 데이터 접속 패드 블록(30) 별로 연결된 데이터 라인(DL)과 교차하여 제1 보조 리페어 라인(23)이 형성된다. 제1 보조 리페어 라인(23)은 데이터 접속 패드 블록(30)의 타측의 비표시 영역에 형성된다. 그리고, 제1 보조 리페어 라인(23)과 제1 리페어 라인(20)과 교차되는 연결 라인(24)이 형성된다. 또한, 데이터 접속 패드 블록(30)과 표시영역 사이의 비표시 영역에 데이터 라인(DL)과 교차하여 제2 보조 리페어 라인(22)이 형성된다. 그리고 제2 보조 리페어 라인(22)은 데이터 접속 패드 블록(30) 중 어느 하나와 연결된다. 도 4에 도시된 바와 같이, 제1 리페어 라인(20)과 제1 및 제2 보조 리페어 라인(23, 22)은 게이트 라인(GL)과 동일한 평면상에 동일한 금속으로 형성되며, 연결 라인(24)은 데이터 라인(DL)과 동일한 평면상에 동일한 금속으로 형성된다. 이때, 연결 라인(24)은 제1 리페어 라인(20)과 제1 보조 리페어 라인(23)과 게이트 절연막(15)을 사이에 두고 각각 교차되도록 형성된다. The first repair line 20 formed along the outer periphery of the substrate is formed in the first region. One end of the first repair line 20 is connected to the data connection pad block 30 and the other end is floated. The first auxiliary repair line 23 is formed to intersect the data line DL connected to each data connection pad block 30 of the first region. The first auxiliary repair line 23 is formed in the non-display area of the other side of the data connection pad block 30. In addition, a connection line 24 intersecting with the first auxiliary repair line 23 and the first repair line 20 is formed. In addition, a second auxiliary repair line 22 is formed in the non-display area between the data connection pad block 30 and the display area to intersect the data line DL. The second auxiliary repair line 22 is connected to any one of the data connection pad blocks 30. As shown in FIG. 4, the first repair line 20 and the first and second auxiliary repair lines 23 and 22 are formed of the same metal on the same plane as the gate line GL and the connection line 24. ) Is formed of the same metal on the same plane as the data line DL. In this case, the connection lines 24 are formed to intersect with the first repair line 20, the first auxiliary repair line 23, and the gate insulating layer 15 therebetween.

제2 영역에는 제1 영역과 마찬가지로 박막 트랜지스터 기판(11)의 외곽을 따라 제2 리페어 라인(21)이 형성된다. 이때, 제2 리페어 라인(21)의 일측단은 데이터 접속 패드 블록(30)과 연결되며 타측단은 플로팅 된다. 그리고, 제2 영역의 데이터 접속 패드 블록(30) 별로 연결된 데이터 라인(DL)과 교차하여 제1 보조 리페 어 라인(23)이 형성된다. 제1 보조 리페어 라인(23)은 데이터 접속 패드 블록(30)의 타측의 비표시 영역에 형성된다. 그리고, 제1 보조 리페어 라인(23)과 제2 리페어 라인(21)과 교차되는 연결 라인(24)이 형성된다. 또한, 데이터 접속 패드 블록(30)과 표시영역 사이의 비표시 영역에 제2 보조 리페어 라인(22)이 형성된다. 그리고, 제2 보조 리페어 라인(22)은 데이터 접속 패드 블록(30) 중 어느 하나와 연결된다. 여기서, 제1 영역과 제2 영역에 형성된 제2 보조 리페어 라인(22)은 각각 플로팅되도록 형성된다. Similar to the first region, the second repair line 21 is formed in the second region along the outer portion of the thin film transistor substrate 11. At this time, one end of the second repair line 21 is connected to the data connection pad block 30 and the other end is floated. The first auxiliary repair line 23 is formed to intersect the data line DL connected to each data connection pad block 30 of the second region. The first auxiliary repair line 23 is formed in the non-display area of the other side of the data connection pad block 30. In addition, a connection line 24 intersecting with the first auxiliary repair line 23 and the second repair line 21 is formed. In addition, a second auxiliary repair line 22 is formed in the non-display area between the data connection pad block 30 and the display area. The second auxiliary repair line 22 is connected to any one of the data connection pad blocks 30. Here, the second auxiliary repair lines 22 formed in the first region and the second region are formed to be floated, respectively.

또한, 제2 영역에 형성된 제2 리페어 라인(21)과 제1 및 제2 보조 리페어 라인(22)은 게이트 라인(GL)과 동일한 평면상에 동일한 금속으로 형성되며, 연결 라인(24)은 데이터 라인(DL)과 동일한 평면상에 동일한 금속으로 형성된다. 이때, 연결 라인(24)은 제2 리페어 라인(21)과 제1 보조 리페어 라인(23)과 게이트 절연막(15)을 사이에 두고 각각 교차되도록 형성된다.In addition, the second repair line 21 and the first and second auxiliary repair lines 22 formed in the second region are formed of the same metal on the same plane as the gate line GL, and the connection line 24 includes data. It is formed of the same metal on the same plane as the line DL. In this case, the connection lines 24 are formed to cross each other with the second repair line 21, the first auxiliary repair line 23, and the gate insulating layer 15 interposed therebetween.

여기서, 제1 및 제2 리페어 라인(20, 21)은 복수로 형성될 수 있다. 즉, 도 1 및 도 2에 도시된 바와 같이 제1 및 제2 리페어 라인(20a 20b, 21a, 21b)은 서로 평행하도록 기판(11)의 외곽을 따라 형성된다. 그리고, 제1 및 제2 보조 리페어 라인(23a, 23b, 22a, 22b)은 제1 및 제2 리페어 라인(20, 21)의 개수에 비례하여 형성될 수 있다. 그리고 제1 및 제2 리페어 라인(20, 21) 각각과 제1 보조 리페어 라인(23a, 23b)들이 리페어시 연결되도록 하는 연력 라인(24)의 개수도 제1 및 제2 리페어 라인(20, 21)의 개수와 비례하여 형성될 수 있다. 이에 따라, 다수의 데이터 라인(DL)에 단선 불량이 발생하여도 이들을 리페어 할 수 있으므로 데이터 라인 의 리페어 개수를 증가할 수 있다. 또한, 제1 및 제2 리페어 라인(20, 21)과 데이터 라인(DL)이 서로 중첩되지 않아 중첩에 의한 커패시턴스의 영향을 방지하여 리페어된 데이터 라인에 신호 지연이 방지된다.Here, the first and second repair lines 20 and 21 may be formed in plural. That is, as shown in FIGS. 1 and 2, the first and second repair lines 20a 20b, 21a, and 21b are formed along the outer edge of the substrate 11 to be parallel to each other. In addition, the first and second auxiliary repair lines 23a, 23b, 22a, and 22b may be formed in proportion to the number of the first and second repair lines 20 and 21. In addition, the first and second repair lines 20 and 21 and the first auxiliary repair lines 23a and 23b may be connected to each other in the number of chain lines 24 to be repaired. It may be formed in proportion to the number of). As a result, even if disconnection failure occurs in the plurality of data lines DL, the repair can be performed, so that the number of repairs of the data lines can be increased. In addition, since the first and second repair lines 20 and 21 and the data line DL do not overlap each other, an influence of capacitance due to overlap is prevented, thereby preventing signal delay in the repaired data line.

예를 들어, 제1 영역의 데이터 라인(DL) 중 (도 2에서 좌측의)첫번째 데이터 접속 패드 블록(30)과 연결된 데이터 라인에 단선 불량이 검출되면 단선된 데이터 라인을 리페어 한다. 이를 위하여, 단선된 데이터 라인과 각각 교차하도록 형성된 제1 및 제2 보조 리페어 라인(23, 22)과 제1 리페어 라인(20)과 연결되도록 각각의 교차점(50)에 레이저 용접을 한다. 먼저, 단선된 데이터 라인의 일측단에 교차하도록 형성된 제1 보조 리페어 라인(23a)과의 교차점(50)을 레이저 용접하여 단선된 데이터 라인과 제1 보조 리페어 라인(23a)을 연결한다. 다음으로, 단선된 데이터 라인과 교차되어 형성된 제2 보조 리페어 라인(22a)을 레이저 용접을 통해 단선된 데이터 라인과 제2 보조 리페어 라인(22a)을 연결한다. 다음으로, 제1 리페어 라인(20b) 중 제2 보조 리페어 라인(22a)과 연결된 데이터 접속 패드 블록(30)과 연결된 제1 리페어 라인(20) 중 어느 하나를 선택하여 선택된 제1 리페어 라인(20b)과 연결 라인(24b)의 교차점을 레이저 용접을 통해 연결한다. 마지막으로, 연결 라인(24b)과 단선된 데이터 라인과 연결된 제1 보조 리페어 라인(23a)의 교차점(50)을 레이저 용접하여 연결한다. 다수의 데이터 라인(DL)에 단선 불량이 발생되면 상술한 방법을 통해 다수의 단선된 데이터 라인을 리페어 할 수 있다. For example, when disconnection failure is detected in the data line connected to the first data connection pad block 30 (left of FIG. 2) in the data line DL of the first region, the disconnected data line is repaired. To this end, laser welding is performed at each intersection 50 so as to be connected to the first and second auxiliary repair lines 23 and 22 and the first repair line 20 formed to cross the disconnected data lines, respectively. First, an intersection 50 of the first auxiliary repair line 23a formed to intersect one end of the disconnected data line is laser welded to connect the disconnected data line and the first auxiliary repair line 23a. Next, the second auxiliary repair line 22a formed by crossing the disconnected data line is connected to the disconnected data line and the second auxiliary repair line 22a through laser welding. Next, the first repair line 20b selected by selecting one of the first repair lines 20 connected to the data connection pad block 30 connected to the second auxiliary repair line 22a among the first repair lines 20b. ) And the intersection of the connecting line 24b are connected by laser welding. Lastly, the intersection 50 of the first auxiliary repair line 23a connected to the connection line 24b and the disconnected data line is laser-welded. When disconnection failure occurs in the plurality of data lines DL, the plurality of disconnected data lines may be repaired through the above-described method.

한편, 박막 트랜지스터 기판(11)은 도 2에 도시된 커팅라인(C)에 의해 절단되고 이 영역에 게이트 구동회로(140) 및 데이터 구동회로(130)에 신호를 공급하는 회로 기판(120)을 접속한다. 박막 트랜지스터 기판(11)이 커팅라인(C)에 의해 절단될 때 제1 및 제2 리페어 라인(20, 21)의 일부가 절단되는 영역에 형성되어 제1 및 제2 리페어 라인(20, 21)의 일부가 단선된다. 이때, 제1 및 제2 리페어 라인(20, 21)을 연결하기 위한 제3 및 제4 리페어 라인(27)이 회로 기판(120)에 형성된다. On the other hand, the thin film transistor substrate 11 is cut by the cutting line (C) shown in Figure 2 and the circuit board 120 for supplying a signal to the gate driving circuit 140 and the data driving circuit 130 in this area Connect. When the thin film transistor substrate 11 is cut by the cutting line C, the first and second repair lines 20 and 21 are formed in regions where portions of the first and second repair lines 20 and 21 are cut. Part of is disconnected. In this case, third and fourth repair lines 27 for connecting the first and second repair lines 20 and 21 are formed on the circuit board 120.

회로 기판(120)은 게이트 구동회로(140) 및 데이터 구동회로(130)에 신호를 전송한다. 이러한 회로 기판(120)은 가요성 인쇄 회로 또는 인쇄 회로 기판으로 형성된다. 이러한 회로 기판(120)은 제1 리페어 라인(20)의 절단부를 연결하는 제3 리페어 라인(26)과 제2 리페어 라인(21)의 절단부를 연결하는 제4 리페어 라인(27)을 포함한다. The circuit board 120 transmits a signal to the gate driving circuit 140 and the data driving circuit 130. This circuit board 120 is formed of a flexible printed circuit board or a printed circuit board. The circuit board 120 includes a third repair line 26 connecting the cutout of the first repair line 20 and a fourth repair line 27 connecting the cutout of the second repair line 21.

제3 리페어 라인(26)의 양측은 제1 리페어 라인(20)의 절단부와 각각 접속되어 데이터 구동회로(130)와 제1 리페어 라인(20)을 전기적으로 연결한다. 그리고 제4 리페어 라인(27)의 양측은 제2 리페어 라인(21)의 절단부와 각각 접속되어 데이터 구동회로(130)와 제2 리페어 라인(21)을 전기적으로 연결한다. 이를 통해, 박막 트랜지스터 기판(11)이 커팅라인(C)에 의해 잘려져 제1 및 제2 리페어 라인(20, 21)이 데이터 구동회로(130)와 단선이 되어도 제3 및 제4 리페어 라인(27)과 연결되어 단선된 데이터 라인(DL)의 양측에 데이터 전압을 전송할 수 있다.Both sides of the third repair line 26 are connected to the cut portions of the first repair line 20 to electrically connect the data driving circuit 130 and the first repair line 20. Both sides of the fourth repair line 27 are connected to the cutouts of the second repair line 21 to electrically connect the data driving circuit 130 and the second repair line 21. As a result, even if the thin film transistor substrate 11 is cut by the cutting line C, the first and second repair lines 20 and 21 are disconnected from the data driving circuit 130. ) May transmit data voltages to both sides of the disconnected data line DL.

한편, 본 발명에 따른 액정표시장치는 제1 및 제2 영역 중 어느 한쪽에 데이터 라인이 단선된 경우 데이터 구동회로(130)의 출력단에 구비된 증폭기의 출력을 제어할 수 있다. 즉, 데이터 구동회로(130)에 포함된 증폭기의 출력단과 연결된 제1 및 제2 리페어 라인(20, 21)에 선택적으로 데이터 신호를 공급한다. 이에 따라, 단선이 발생되지 않은 영역의 리페어 라인에 데이터 신호를 공급하지 않아 전력소비를 줄일 수 있다.On the other hand, the liquid crystal display according to the present invention can control the output of the amplifier provided in the output terminal of the data driving circuit 130 when the data line is disconnected in either one of the first and second regions. That is, the data signal is selectively supplied to the first and second repair lines 20 and 21 connected to the output terminal of the amplifier included in the data driving circuit 130. Accordingly, power consumption can be reduced by not supplying a data signal to a repair line in a region where disconnection has not occurred.

상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 기판 및 이를 갖는 액정표시장치는 박막 트랜지스터 기판을 제1 및 제2 영역으로 구분하여 각각의 영역에 리페어 라인 및 구동회로별로 연결된 신호 라인들과 중첩하는 보조 리페어 라인을 별도로 형성함으로써 신호 라인과 리페어 라인에 의한 커패시턴스를 줄일 수 있다. 또한, 각각의 영역별로 형성된 리페어 라인의 길이가 줄어들게 되므로 리페어 라인의 내부저항에 의한 전압강하를 줄일 수 있다. 이에 따라, 신호 라인의 리페어시 RC 딜레이 및 전압강하가 줄어들게 됨으로써 액정표시장치의 표시품질을 향상시킬 수 있다.As described above, the thin film transistor substrate and the liquid crystal display device having the same according to the present invention divide the thin film transistor substrate into first and second regions, and the auxiliary layer overlapping the signal lines connected to the repair line and the driving circuit in each region. By forming a repair line separately, capacitance caused by the signal line and the repair line can be reduced. In addition, since the length of the repair line formed for each region is reduced, the voltage drop due to the internal resistance of the repair line can be reduced. Accordingly, the RC delay and the voltage drop during the repair of the signal line are reduced, thereby improving the display quality of the liquid crystal display.

또한, 제1 및 제2 영역 각각에 리페어 라인 및 보조 리페어 라인이 형성되어 리페어 하는 신호 라인의 수를 증가시켜 리페어 용량을 증가시킬 수 있는 장점이 있다. In addition, a repair line and an auxiliary repair line are formed in each of the first and second regions, thereby increasing the number of repaired signal lines, thereby increasing the repair capacity.

그리고 박막 트랜지스터 기판이 커팅되어 리페어 라인이 구동회로와 단선될 경우 단선된 리페어 라인을 연결하는 별도의 리페어 라인이 형성된 회로기판을 구비하여 신호 라인의 리페어를 가능하게 할 수 있다.When the thin film transistor substrate is cut and the repair line is disconnected from the driving circuit, a circuit board having a separate repair line for connecting the disconnected repair line may be provided to enable repair of the signal line.

이상에서 상술한 본 발명은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 여러 가지 치환, 변형 및 변경이 가능하다 할 것이다. 따라서 본 발명은 상술한 실시 예 및 첨부된 도면에 한정하지 않고 청구범위에 의해 그 권리가 정해져야 할 것이다.The present invention described above will be capable of various substitutions, modifications and changes by those skilled in the art to which the present invention pertains. Therefore, the present invention should not be limited to the above-described embodiments and the accompanying drawings, and the rights thereof should be determined by the claims.

Claims (9)

기판 위에 형성된 신호 라인과;A signal line formed over the substrate; 상기 신호 라인 중 임의의 신호 라인을 중심으로 양분된 기판 일측 영역의 외곽을 따라 형성된 제1 리페어 라인과;A first repair line formed along an outer portion of a region on one side of the substrate divided around any one of the signal lines; 상기 제1 리페어 라인과 분리되며 상기 양분된 기판 영역 중 나머지 영역의 외곽을 따라 형성된 제2 리페어 라인과;A second repair line separated from the first repair line and formed along an outer side of the remaining area of the divided substrate area; 상기 신호 라인의 일측에 형성되어 상기 신호 라인에 구동신호를 공급하는 구동회로와 접속되며, 상기 구동회로 중 하나의 구동회로에만 접속되는 접속 패드를 포함하는 다수의 접속 패드 블록과;A plurality of connection pad blocks formed on one side of the signal line and connected to a driving circuit for supplying a driving signal to the signal line, the connection pad being connected to only one of the driving circuits; 상기 신호 라인들의 타측에 상기 접속 패드 블록 단위로 접속된 상기 신호 라인들과 교차되어 형성되며, 리페어시 리페어 되는 신호 라인과 연결되는 보조 리페어 라인; 및An auxiliary repair line formed on the other side of the signal lines to intersect the signal lines connected in units of the connection pad block and connected to a signal line to be repaired during repair; And 상기 제1 및 제2 리페어 라인과 상기 보조 리페어 라인과 교차되게 형성되어 리페어시 상기 제1 및 제2 리페어 라인과 상기 보조 리페어 라인을 연결하는 연결 라인을 구비하는 것을 특징으로 하는 박막 트랜지스터 기판. And a connection line formed to intersect the first and second repair lines and the auxiliary repair line to connect the first and second repair lines and the auxiliary repair line during repair. 제 1 항에 있어서,The method of claim 1, 상기 제1 및 제2 리페어 라인은 일측이 상기 접속패드블록과 접속되며 타측은 플로팅 된 것을 특징으로 하는 박막 트랜지스터 기판.The first and second repair lines are thin film transistor substrate, characterized in that one side is connected to the connection pad block and the other side is floating. 제 2 항에 있어서,The method of claim 2, 상기 제1 및 제2 리페어 라인과 상기 보조 리페어 라인은 제1 금속층으로 형성되고, 상기 신호 라인과 상기 연결 라인은 제2 금속층으로 형성되며, 상기 제1 금속층과 상기 제2 금속층은 서로 다른 금속층으로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.The first and second repair lines and the auxiliary repair line are formed of a first metal layer, the signal line and the connection line are formed of a second metal layer, and the first metal layer and the second metal layer are different metal layers. A thin film transistor substrate, characterized in that formed. 제 1 항에 있어서,The method of claim 1, 상기 제1 및 제2 리페어 라인 각각과 연결되며 표시영역과 상기 접속패드블록 사이의 비표시 영역에 상기 신호 라인들과 교차되게 형성되며, 상기 신호 라인의 리페어시 리페어되는 신호 라인과 연결되는 제2 보조 리페어 라인을 더 구비한 것을 특징으로 하는 박막 트랜지스터 기판.A second connected to each of the first and second repair lines and intersecting the signal lines in a non-display area between the display area and the connection pad block and connected to the repaired signal line during repair of the signal line; A thin film transistor substrate further comprising an auxiliary repair line. 제 4 항에 있어서,The method of claim 4, wherein 상기 제2 보조 리페어 라인은 상기 제1 및 제2 리페어 라인과 동일한 금속으로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.And the second auxiliary repair line is formed of the same metal as the first and second repair lines. 기판 위에 형성된 신호 라인과;A signal line formed over the substrate; 상기 신호 라인 중 임의의 신호 라인을 중심으로 양분된 기판 일측 영역의 외곽을 따라 형성된 제1 리페어 라인과;A first repair line formed along an outer portion of a region on one side of the substrate divided around any one of the signal lines; 상기 제1 리페어 라인과 분리되며 상기 양분된 기판 영역 중 나머지 영역의 외곽을 따라 형성된 제2 리페어 라인과;A second repair line separated from the first repair line and formed along an outer side of the remaining area of the divided substrate area; 상기 신호 라인의 일측에 형성되어 상기 신호 라인에 구동신호를 공급하는 구동회로와 접속되며, 상기 구동회로 중 하나의 구동회로에만 접속되는 접속 패드를 포함하는 다수의 접속 패드 블록과;A plurality of connection pad blocks formed on one side of the signal line and connected to a driving circuit for supplying a driving signal to the signal line, the connection pad being connected to only one of the driving circuits; 상기 신호 라인들의 타측에 상기 접속 패드 블록 단위로 접속된 상기 신호 라인들과 교차되어 형성되며, 리페어시 리페어 되는 신호 라인과 연결되는 보조 리페어 라인; 및An auxiliary repair line formed on the other side of the signal lines to intersect the signal lines connected in units of the connection pad block and connected to a signal line to be repaired during repair; And 상기 제1 및 제2 리페어 라인과 상기 보조 리페어 라인과 교차되게 형성되어 리페어시 상기 제1 및 제2 리페어 라인과 상기 보조 리페어 라인을 연결하는 연결 라인을 구비하는 것을 특징으로 하는 박막 트랜지스터 기판과;A thin film transistor substrate having a connection line formed to intersect the first and second repair lines and the auxiliary repair line to connect the first and second repair lines to the auxiliary repair line during repair; 상기 박막 트랜지스터 기판과 액정을 사이에 두고 마주하여 형성된 컬러 필터 기판과;A color filter substrate formed to face the thin film transistor substrate and a liquid crystal therebetween; 상기 접속 패드 블록에 접속된 구동회로 및A driving circuit connected to the connection pad block; 상기 박막 트랜지스터 기판의 일측에 접속되어 상기 구동회로에 신호를 공급하고, 상기 제1 리페어 라인과 상기 양분된 일측 영역에 형성된 구동회로를 연결하는 제3 리페어 라인 및 상기 제2 리페어 라인과 상기 양분된 타측 영역에 형성된 구동회로를 연결하는 제4 리페어 라인이 형성된 회로 기판을 구비한 것을 특징으로 하는 액정표시장치.A third repair line and a second repair line connected to one side of the thin film transistor substrate to supply a signal to the driving circuit, and to connect the first repair line and a driving circuit formed in the divided one region; And a circuit board having a fourth repair line connecting the driving circuit formed in the other region. 제 6 항에 있어서,The method of claim 6, 상기 제1 및 제2 리페어 라인과 상기 보조 리페어 라인은 제1 금속층으로 형성되고, 상기 신호 라인과 상기 연결 라인은 제2 금속층으로 형성되며, 상기 제1 금속층과 상기 제2 금속층은 서로 다른 금속층으로 형성된 것을 특징으로 하는 액정표시장치.The first and second repair lines and the auxiliary repair line are formed of a first metal layer, the signal line and the connection line are formed of a second metal layer, and the first metal layer and the second metal layer are different metal layers. Liquid crystal display characterized in that formed. 제 6 항에 있어서,The method of claim 6, 상기 제1 및 제2 리페어 라인 각각과 연결되며 표시영역과 상기 구동회로 사이의 비표시 영역에 상기 신호 라인들과 교차되게 형성되며, 상기 신호 라인의 리페어시 리페어되는 신호 라인과 연결되는 제2 보조 리페어 라인을 더 구비한 것을 특징으로 하는 액정표시장치.A second auxiliary line connected to each of the first and second repair lines and intersecting the signal lines in a non-display area between a display area and the driving circuit and connected to a signal line repaired during repair of the signal line; A liquid crystal display device further comprising a repair line. 제 8 항에 있어서,The method of claim 8, 상기 제2 보조 리페어 라인은 상기 제1 및 제2 리페어 라인과 동일한 금속으로 형성된 것을 특징으로 하는 액정표시장치.And the second auxiliary repair line is formed of the same metal as the first and second repair lines.
KR1020060086236A 2006-09-07 2006-09-07 Thin film transistor substrate and liquid crystal display having the same KR20080022716A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060086236A KR20080022716A (en) 2006-09-07 2006-09-07 Thin film transistor substrate and liquid crystal display having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060086236A KR20080022716A (en) 2006-09-07 2006-09-07 Thin film transistor substrate and liquid crystal display having the same

Publications (1)

Publication Number Publication Date
KR20080022716A true KR20080022716A (en) 2008-03-12

Family

ID=39396545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060086236A KR20080022716A (en) 2006-09-07 2006-09-07 Thin film transistor substrate and liquid crystal display having the same

Country Status (1)

Country Link
KR (1) KR20080022716A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579257A (en) * 2013-11-15 2014-02-12 京东方科技集团股份有限公司 Array substrate, manufacturing method of array substrate and display device
US9087748B2 (en) 2013-08-21 2015-07-21 Samsung Display Co., Ltd. Thin film transistor substrate and liquid crystal display including the same
US9858860B2 (en) 2015-05-14 2018-01-02 Samsung Display Co., Ltd. Organic light-emitting diode display
CN108538863A (en) * 2018-05-17 2018-09-14 京东方科技集团股份有限公司 Display base plate and its restorative procedure, display device
CN109387988A (en) * 2018-11-27 2019-02-26 惠科股份有限公司 display panel and repairing method thereof
US10921665B2 (en) 2018-11-27 2021-02-16 HKC Corporation Limited Display panel and repair method for the display panel

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087748B2 (en) 2013-08-21 2015-07-21 Samsung Display Co., Ltd. Thin film transistor substrate and liquid crystal display including the same
CN103579257A (en) * 2013-11-15 2014-02-12 京东方科技集团股份有限公司 Array substrate, manufacturing method of array substrate and display device
US9858860B2 (en) 2015-05-14 2018-01-02 Samsung Display Co., Ltd. Organic light-emitting diode display
CN108538863A (en) * 2018-05-17 2018-09-14 京东方科技集团股份有限公司 Display base plate and its restorative procedure, display device
US11063067B2 (en) 2018-05-17 2021-07-13 Boe Technology Group Co., Ltd. Display substrate and repairing method thereof, and display device
CN109387988A (en) * 2018-11-27 2019-02-26 惠科股份有限公司 display panel and repairing method thereof
CN109387988B (en) * 2018-11-27 2020-10-16 惠科股份有限公司 Display panel and repairing method thereof
US10921665B2 (en) 2018-11-27 2021-02-16 HKC Corporation Limited Display panel and repair method for the display panel

Similar Documents

Publication Publication Date Title
JP5505755B2 (en) Display substrate and liquid crystal display device including the same
US8023059B2 (en) Array substrate of liquid crystal display, method of repairing same, and liquid crystal display
US9097921B2 (en) Active matrix display device
JP4920117B2 (en) Defect correction method for liquid crystal display device
KR101256669B1 (en) Liquid crystal display device
KR101598951B1 (en) Liquid Crystal Display Device And Method Of Fabricating The Same
KR20140084601A (en) Array substrate for display device
KR20110008725A (en) Chip on glass type liquid crystal display device and inspecting method for the same
US20100245299A1 (en) Liquid crystal display device
US20190318702A1 (en) Display device
US9405162B2 (en) Active matrix display device with auxiliary repair line
US20060103412A1 (en) Display device
KR20080022716A (en) Thin film transistor substrate and liquid crystal display having the same
KR20110055177A (en) Display apparatus
KR100517135B1 (en) Thin film transistor substrate
KR20040074931A (en) Electrode substrate for display device
TWI699586B (en) Array substrate and manufacturing method thereof
KR101181244B1 (en) Liquid crystal display device
KR101036738B1 (en) Thin film transistor array substrate including repair line and repair method using thereof
KR20010066808A (en) method for fabricating liquid crystal display device
JP2009036938A (en) Display device
KR100929678B1 (en) Liquid crystal display and repair method thereof
KR20070077989A (en) Thin film transistor substrate and liquid crystal display panel
US12080219B2 (en) Display panel and display device including the same
JP2001242488A (en) Liquid crystal display device and its manufacturing method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination