[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080020783A - Digital tuner - Google Patents

Digital tuner Download PDF

Info

Publication number
KR20080020783A
KR20080020783A KR1020060084075A KR20060084075A KR20080020783A KR 20080020783 A KR20080020783 A KR 20080020783A KR 1020060084075 A KR1020060084075 A KR 1020060084075A KR 20060084075 A KR20060084075 A KR 20060084075A KR 20080020783 A KR20080020783 A KR 20080020783A
Authority
KR
South Korea
Prior art keywords
signal
high frequency
attenuator
integrated circuit
electric field
Prior art date
Application number
KR1020060084075A
Other languages
Korean (ko)
Inventor
송철
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020060084075A priority Critical patent/KR20080020783A/en
Publication of KR20080020783A publication Critical patent/KR20080020783A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

A digital tuner is provided to attenuate an inputted signal through an attenuator in case of a strong electric field to output the attenuated signal, without performing an attenuation process if the inputted signal has a weak electric field, thereby remarkably obtaining performance ranges of receive sensitivity of the tuner. An RF(Radio Frequency) input unit(200), which consists of a high-pass filter(201), a low noise amplifier(202), a band-pass filters(203,205) and a high-frequency amplifier(204), filters and outputs an inputted RF signal through a predetermined band. An MOPLL(Mixer Oscillator Phase Locked Loop) IC(Integrated Circuit)(210) converts the inputted RF signal into an IF(Intermediate Frequency) to output the converted signal. An IF amplifier(220) filters and amplifies the IF. A digital demodulator(230) demodulates the inputted IF into an original signal. An attenuator(240) attenuates a level of the inputted RF signal by a control signal of the IC(210).

Description

디지털 튜너{DIGITAL TUNER}Digital tuner {DIGITAL TUNER}

도 1은 종래 디지털 튜너의 블럭도1 is a block diagram of a conventional digital tuner

도 2는 본 발명의 일실시예에 따른 디지털 튜너의 블럭도2 is a block diagram of a digital tuner according to an embodiment of the present invention.

도 3은 본 발명의 일실시예에 따른 디지털 튜너의 감쇄기 상세회로도3 is a detailed circuit diagram of an attenuator of a digital tuner according to an embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

200; 고주파 입력부 201; 고역통과필터200; A high frequency input unit 201; High pass filter

202; 저잡음증폭기 203; 대역통과필터202; Low noise amplifier 203; Bandpass Filter

204; 증폭기 205; 대역통과필터204; Amplifier 205; Bandpass Filter

210; 엠오피엘엘 집적회로 220; 중간주파수 증폭부 210; MOPEL integrated circuit 220; Intermediate Frequency Amplifier

221; 표면탄성파필터 222; 중간주파증폭기 221; Surface acoustic wave filter 222; Intermediate Frequency Amplifier

230; 디지털 복조부 240; 감쇄기230; Digital demodulator 240; Attenuator

PD1~PD4; 핀다이오드 R1~R3; 저항PD1 to PD4; Pin diodes R1 to R3; resistance

C1~C6; 콘덴서C1-C6; Condenser

본 발명은 디지털 튜너에 관한 것이다.The present invention relates to a digital tuner.

일반적으로 디지털 튜너는 디지털 방송되는 다수의 텔레비젼 채널 중에서 원하는 하나의 채널만을 선택하여 중간주파로 변환하고, 이 변환된 중간주파는 컨트롤러에서 설정된 주파수를 기초로 수신주파수를 설정한 후 디지털 방송 수신에 알맞게 필터링하고 증폭하여 디지털 복조부로 출력하는 하나의 디지털 방송 주파수 만을 동조시키는 장치로서, 상기 디지털 튜너는 도 1에 도시한 바와 같이, 안테나입력으로부터 수신되는 고주파신호에서 고역통과필터(1)를 통해서 고역만을 통과시킨 후 저잡음증폭기(2)로 증폭하여 대역통과필터(3)에 서 소정의 주파수 대역으로 필터링하고, 상기 필터링된 고주파신호는 고잡음증폭기(4)로 증폭하여 대역통과필터(5)를 통해서 중간주파수 대역으로 필터링한 후 엠오피엘엘집적회로(6)에 입력한다. In general, the digital tuner selects only one desired channel from among a plurality of TV channels that are digitally broadcast and converts it into an intermediate frequency. The converted intermediate frequency is set according to the frequency set in the controller, and then suitable for digital broadcasting reception. A device for tuning only one digital broadcast frequency to be filtered and amplified and output to a digital demodulator, wherein the digital tuner uses only a high pass through a high pass filter (1) in a high frequency signal received from an antenna input as shown in FIG. After passing through, it is amplified by a low noise amplifier (2) and filtered by a band pass filter (3) to a predetermined frequency band, and the filtered high frequency signal is amplified by a high noise amplifier (4) through a band pass filter (5). After filtering to the intermediate frequency band and input to the MOPEL integrated circuit (6).

상기 엠오피엘엘 집적회로(6)에서는 입력된 중간주파수 대역의 고주파신호를 발진기의 국부발진주파수와 혼합하여 원하는 중간주파수로 변환 출력함과 아울러, 상기 엠오피엘엘 집적회로(6)에서는 입력되는 고주파 전계강도에 따른 고주파 자동이득신호를 검출하여 고주파 자동이득제어회로(RF-AGC)를 통해서 상기 증폭기(4)로 출력함으로써 입력되는 고주파신호의 수신감도를 조절하게 된다.In the MLP integrated circuit 6, the high frequency signal of the input intermediate frequency band is mixed with the local oscillation frequency of the oscillator and converted into a desired intermediate frequency, and the high frequency input in the MLP integrated circuit 6 is output. By detecting the high frequency auto gain signal according to the electric field strength and outputting the high frequency signal to the amplifier 4 through the high frequency auto gain control circuit RF-AGC, the reception sensitivity of the input high frequency signal is adjusted.

상기 엠오피엘엘 집적회로(6)에서 출력되는 중간주파수는 표면탄성파필터(7)를 통해서 불필요한 주파수를 제거한 후 중간주파 증폭기(8)로 증폭하여 디지털 복조부(9)에 입력하여 원래의 고주파신호로 복조한 후 출력함과 아울러, 상기 디지털복조부(9)에서는 상기 엠오피엘엘 집적회로(6)로부터 고주파 전계강도에 따른 고주파 자동이득신호를 검출하여 중간주파 자동이득제어회로(IF-AGC)를 통해서 상기 중 간주파증폭기(8)에 출력함으로써 중간주파수의 수신감도를 조절하게 된다.The intermediate frequency output from the MLP integrated circuit 6 removes unnecessary frequencies through the surface acoustic wave filter 7 and then amplifies the intermediate frequency amplifier 8 into the digital demodulator 9 to input the original high frequency signal. After demodulating the output signal, the digital demodulator 9 detects a high frequency automatic gain signal according to a high frequency electric field strength from the MLPEL integrated circuit 6 to generate an intermediate frequency automatic gain control circuit (IF-AGC). By outputting to the above-mentioned deemed amplifier 8 to adjust the reception sensitivity of the intermediate frequency.

그리고 상기 디지털 튜너의 엠오피엘엘 집적회로(6)와 디지털복조부(9)에서의 자동이득제어는 최적화된 자동이득제어회로를 통해서 엠오피엘엘 집적회로(6)의 고주파 자동이득제어와 디지털복조부(9)의 중간주파 자동이득제어의 경계인 자동이득제어 경계점(AGC-TAKE OVER POINT)을 중심으로, 상기 고주파 입력신호가 약전계인 경우, 상기 중간주파 자동이득제어회로(IF-AGC)가 활성화되어 동작하고, 상기 고주파 입력이 강전계인 경우, 고주파 자동이득제어회로(RF-AGC)가 활성화되어 동작하여 상기 디지털 튜너의 전체적인 동작 영역을 확보하면서 강전계에서 약전계에 이르기까지 고주파 입력레벨에 대하여 정상적인 수신성능을 갖게 된다. And the automatic gain control in the MOPEL integrated circuit 6 and the digital demodulator 9 of the digital tuner is the high frequency automatic gain control and digital return of the MLP integrated circuit 6 through the optimized automatic gain control circuit. The intermediate frequency automatic gain control circuit (IF-AGC) is activated when the high frequency input signal is a weak electric field, centering on the automatic gain control boundary point (AGC-TAKE OVER POINT) which is the boundary of the automatic frequency control of the intermediate unit 9. And the high frequency input is a strong electric field, the high frequency automatic gain control circuit (RF-AGC) is activated and operated to secure the overall operating area of the digital tuner, and to the high frequency input level from the strong electric field to the weak electric field. Normal reception performance is obtained.

그러나 상기 디지털 튜너의 경우 기본적으로 수신감도 성능의 범위가 정해져 있어, 상기 정해진 수신감도 성능의 범위(-5dBm ~ -80dBm)인데, 강전계의 신호(0dBm)가 입력되었을 경우, 상기 수신감도 성능의 범위를 벗어나게 되어 상기 엠오피엘엘 집적회로(6)의 고주파 자동이득제어가 활성화가 이루어지지 않게 되어 정상적인 수신을 할 수 없게 된다.However, in the case of the digital tuner, the reception sensitivity performance is basically defined, and the reception sensitivity performance ranges from -5 dBm to -80 dBm. When a signal of a strong electric field (0 dBm) is input, the reception sensitivity performance is determined. Out of range, the high frequency automatic gain control of the MLP integrated circuit 6 is not activated, and thus normal reception cannot be performed.

이와 같이 상기 디지털 튜너의 자동이득제어는 엠오피엘엘 집적회로(6)와 디지털복조부(9)에 전적으로 의존하여 이루어지게 되므로, 특히 고주파 입력신호가 강전계인 경우 자동이득제어의 최대 동작 범위를 확보하는데 어려움이 있어 수신성능을 향상하는데 한계가 있었다.As such, the automatic gain control of the digital tuner is entirely dependent on the MLPEL integrated circuit 6 and the digital demodulator 9, thus ensuring the maximum operating range of the automatic gain control, especially when the high frequency input signal is a strong electric field. There was a difficulty in improving reception performance.

본 발명은 디지털 튜너의 고주파 입력단에서 고주파 신호 레벨을 조절한다.The present invention adjusts the high frequency signal level at the high frequency input of the digital tuner.

본 발명의 디지털 튜너는 고주파 입력부와; 전압신호를 입력받으면 고주파신호 레벨을 감쇄하는 감쇄기; 상기 고주파 입력부의 고주파신호 레벨을 조절하도록 상기 전압신호를 상기 감쇄기로 출력하는 엠오피엘엘 집적회로를 포함한다.The digital tuner of the present invention includes a high frequency input unit; An attenuator for attenuating the high frequency signal level upon receiving a voltage signal; And an MOPEL integrated circuit configured to output the voltage signal to the attenuator so as to adjust a high frequency signal level of the high frequency input unit.

이하 첨부되는 도면에 의거 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일실시예에 따른 디지털 튜너의 블럭도 로서, 본 발명은 입력되는 고주파신호를 소정의 대역으로 필터링하여 출력하는 고주파 입력부(200), 입력되는 고주파신호를 중간주파수로 변환 출력하는 엠오피엘엘 집적회로(210), 중간주파수를 필터링하고 증폭하는 중간주파수 증폭부(220), 입력되는 중간주파수를 원래의 신호로 복조하는 디지털 복조부(230)와, 상기 고주파 입력부(200)에 입력되는 고주파신호 레벨을 상기 엠오피엘엘 집적회로의 제어신호에 의하여 감쇄하는 감쇄기(240)를 구성한다.2 is a block diagram of a digital tuner according to an embodiment of the present invention. The present invention provides a high frequency input unit 200 for filtering and outputting a high frequency signal to a predetermined band, and converting the high frequency signal to an intermediate frequency. The MPI EL integrated circuit 210, the intermediate frequency amplifier 220 for filtering and amplifying the intermediate frequency, the digital demodulator 230 for demodulating the input intermediate frequency into the original signal, and the high frequency input unit 200 Attenuator 240 is configured to attenuate the high frequency signal level input to the MOPEL integrated circuit control signal.

상기 고주파 입력부(200)는 고역통과필터(201), 저잡음증폭기(202), 대역통과필터(203), 증폭기(204), 대역통과필터(205)로 구성한다.The high frequency input unit 200 includes a high pass filter 201, a low noise amplifier 202, a band pass filter 203, an amplifier 204, and a band pass filter 205.

상기 고역통과필터(201)는 수신된 디지털 고주파신호에 대하여 불필요한 저역은 차단하고, 고역만을 통과시켜 출력하게 된다.The high pass filter 201 blocks unnecessary low frequencies with respect to the received digital high frequency signal and outputs only the high frequencies.

상기 저잡음증폭기(202)는 고역통과필터(201)에서 입력되는 고주파신호의 레벨이 낮으면 증폭하고, 높으면 그대로 출력하게 된다.The low noise amplifier 202 amplifies when the level of the high frequency signal input from the high pass filter 201 is low, and outputs it as it is.

상기 대역통과필터(203)는 저잡음증폭기(202)에서 입력되는 주파수 대역에서 원하는 방송주파수 대역으로 필터링하여 출력하게 된다.The band pass filter 203 filters and outputs a desired broadcast frequency band from a frequency band input from the low noise amplifier 202.

상기 고주파증폭기(204)는 대역통과필터(203)에서 입력되는 고주파신호의 이득을 조절 증폭하여 출력하게 된다.The high frequency amplifier 204 adjusts and amplifies a gain of a high frequency signal input from the band pass filter 203 and outputs the amplified signal.

상기 대역통과필터(205)는 증폭기(204)에서 이득이 증폭되어 입력되는 고주파신호를 일정 대역으로 필터링하여 출력하게 된다.The band pass filter 205 filters and outputs a high frequency signal inputted by gain amplified by the amplifier 204 to a predetermined band.

상기 엠오피엘엘 집적회로(210)는 내부의 위상고정루프(PLL), 믹서(MIXER), 발진기(OSC)로 구성되어 발진기의 발진주파수와 상기 디역통과필터(205)로부터 입력되는 신호의 주파수를 혼합하여 중간주파수를 동조하여 출력함과 아울러, 상기 입력되는 고주파신호의 이득을 검출하여 상기 고주파증폭기(204)의 고주파신호 이득을 조절하게 된다.The MLP integrated circuit 210 is composed of an internal phase locked loop (PLL), a mixer (MIXER), an oscillator (OSC) and the oscillation frequency of the oscillator and the frequency of the signal input from the depass filter 205. By mixing and outputting the intermediate frequency, the gain of the input high frequency signal is detected and the high frequency signal gain of the high frequency amplifier 204 is adjusted.

상기 중간주파수 증폭부(220)는 표면탄성파필터(221), 중간주파증폭기(222)로 구성된다.The intermediate frequency amplifier 220 includes a surface acoustic wave filter 221 and an intermediate frequency amplifier 222.

상기 표면탄성파필터(221)는 엠오피엘엘 집적회로(210)에서 출력되는 중간주파수에 불필요한 주파수를 제거하여 출력하게 된다.The surface acoustic wave filter 221 removes an unnecessary frequency at an intermediate frequency output from the MLP integrated circuit 210 and outputs the unnecessary frequency.

상기 중간주파증폭기(222)는 상기 표면탄성파필터(221)에서 출력되는 중간주파수의 이득을 조절 증폭하여 출력하게 된다.The intermediate frequency amplifier 222 controls and amplifies the gain of the intermediate frequency output from the surface acoustic wave filter 221 and outputs it.

상기 디지털 복조부(230)는 상기 중간주파증폭기(222)에서 출력되는 중간주파수를 원래의 방송신호로 복조하여 출력함과 아울러 상기 엠오피엘엘 집적회로(210)에서 고주파신호의 이득을 검출하여 상기 중간주파증폭기(222)의 중간주파신호 이득 조절하게 된다.The digital demodulator 230 demodulates and outputs the intermediate frequency output from the intermediate frequency amplifier 222 into the original broadcast signal and detects the gain of the high frequency signal from the MLP integrated circuit 210. The intermediate frequency signal gain of the intermediate frequency amplifier 222 is adjusted.

상기 감쇄기(240)는 임의로 설정된 소정의 감쇄 레벨을 갖고, 상기 고주파 입력부(200)의 저잡음증폭기(202)와 대역통과필터(203) 사이에 구성되며, 상기 엠오피엘엘 집적회로(210)의 지피아이오포트(GPIO)에서 출력되는 신호에 의하여 고주파신호 레벨을 감쇄하게 된다.The attenuator 240 has a predetermined attenuation level set arbitrarily, and is configured between the low noise amplifier 202 of the high frequency input unit 200 and the band pass filter 203, and the pia of the MLPEL integrated circuit 210. The high frequency signal level is attenuated by the signal output from the GPIO.

도 3은 본 발명의 일실시예에 따른 디지털 튜너의 감쇄기 상세 회로도로서, 입력단에 콘덴서(C1)를 통해서 제1핀다이오드(PD1)의 케소우드 단자를 접속하고, 상기 제1 핀다이오드(PD1)의 에노우드단자는 케소우드단자가 콘덴서(C2)를 통해서 출력단에 접속되는 제2 핀다이오드(PD2)의 에노우드단자를 접속하며, 상기 콘덴서(C1)과 상기 제1 핀다이오드(PD1)의 케소우드단자 사이에는 제3 핀다이오드(PD3)의 케소우드단자를 접속하고, 상기 콘덴서(C2)와 제2 핀다이오드(PD2)의 케소우드단자 사이에는 제4 핀다이오드(PD4)의 케소우드단자를 접속하며, 상기 제1,제2 핀다이오드(PD1)(PD2)의 에노우드단자에는 엠오피엘엘 집적회로(210)의 지피아이오포트1(GPI0-1)을 접속하고, 상기 제3,제4 핀다이오드(PD3)(PD4)의 에노우드단자에는 풀업저항(R1~R3)과 접지된 바이패스콘덴서(C3~C6)를 통해서 엠오피엘엘 집적회로(210)의 지피아이오포트2(GPI0-2)를 접속하게 된다.3 is a detailed circuit diagram of an attenuator of a digital tuner according to an embodiment of the present invention, and connects a cathode terminal of a first pin diode PD1 to an input terminal through a capacitor C1, and the first pin diode PD1. The enowood terminal of is connected to the enowood terminal of the second pin diode PD2, whose cathode terminal is connected to the output terminal through the capacitor C2, and the keso of the capacitor C1 and the first pin diode PD1. The cathode terminal of the third pin diode PD3 is connected between the wood terminals, and the cathode terminal of the fourth pin diode PD4 is connected between the capacitor C2 and the cathode terminal of the second pin diode PD2. A GPI0-1 of the MOPEL integrated circuit 210 is connected to the anode terminals of the first and second pin diodes PD1 and PD2. The anode terminals of the pin diodes PD3 and PD4 have pull-up resistors R1 to R3 and grounded bypass capacitors C3 to C6. El emoh PLL integrated circuit 210 is connected via the port 2 jipiah EO (GPI0-2).

상기와 같이 구성되는 본 발명은 고주파 입력부(200)에서 수신되는 고주파신호에 대하여 고역통과필터(201)를 통해서 고역만을 필터링한 후, 저잡음증폭기(2)로 증폭하고, 상기 증폭된 고주파신호는 감쇄기(240)를 통해서 입력되는 신호 레벨을 그대로 또는 감쇄한 후 상기 대역통과필터(203)를 통해서 소정의 주파수 대역으로 필터링하고, 상기 필터링된 고주파신호는 고주파증폭기(204)로 증폭하여 대역통과필터(205)를 통해서 중간주파수 대역으로 엠오피엘엘 집적회로(210)로 입력한다.In the present invention configured as described above, the high frequency signal received by the high frequency input unit 200 is filtered through the high pass filter 201 only, and then amplified by the low noise amplifier 2, and the amplified high frequency signal is attenuator. After the signal level input through 240 is reduced or attenuated, the filter is filtered through a band pass filter 203 to a predetermined frequency band, and the filtered high frequency signal is amplified by the high frequency amplifier 204 to obtain a band pass filter ( Input to the MLP integrated circuit 210 in the intermediate frequency band through 205.

상기 엠오피엘엘 집적회로(210)에서는 입력된 고주파신호를 중간주파수로 변환 출력함과 아울러, 상기 엠오피엘엘 집적회로(210)에서는 자동이득신호(AGC)를 검출하여 상기 고주파증폭기(204)의 수신감도를 조절한다.The MLP integrated circuit 210 converts and outputs an input high frequency signal to an intermediate frequency, and the MLP integrated circuit 210 detects an automatic gain signal AGC to detect the high frequency amplifier 204. Adjust reception sensitivity.

상기 엠오피엘엘 집적회로(210)에서 출력되는 중간주파수는 중간주파증폭부(220)의 표면탄성파필터(221), 중간주파증폭기(222)를 통해서 필터링과 증폭하여 디지털 복조부(230)에 출력하게 되고, 상기 디지털복조부(230)에서는 고주파 자동이득신호를 검출하여 중간주파 자동이득제어회로(IF-AGC)를 통해서 상기 중간주파증폭기(222)에 출력함으로써 중간주파수의 수신감도를 조절하게 된다.The intermediate frequency output from the MLP integrated circuit 210 is filtered and amplified by the surface acoustic wave filter 221 and the intermediate frequency amplifier 222 of the intermediate frequency amplifier 220 and output to the digital demodulator 230. The digital demodulator 230 detects a high frequency automatic gain signal and outputs the signal to the intermediate frequency amplifier 222 through the intermediate frequency automatic gain control circuit IF-AGC to adjust the reception sensitivity of the intermediate frequency. .

이와 같이 튜너의 수신감도를 조절할 때, 상기 튜너의 수신감도 성능이 예를 들어, -5dBm ~ -80dBm이라 하고, 상기 감쇄기(240)의 감쇄 성능이 -5dBm 라고 가정하였을 때, 입력되는 신호의 전계 강도가 약전계 즉 -5dBm 이하이면, 상기 엠오피엘엘 집적회로(210)에서는 입력되는 신호가 상기 튜너의 수신감도 성능 범위에 있기 때문에, 지피아이오포트1(GPIO1)로 하이신호(5V)를 출력하는 반면에 지피아이오포트2(GPIO2)로는 로우신호(0V)를 각각 출력하게 된다.In this way, when the reception sensitivity of the tuner is adjusted, it is assumed that the reception sensitivity performance of the tuner is, for example, -5 dBm to -80 dBm, and that the attenuation performance of the attenuator 240 is -5 dBm. If the strength is less than a weak electric field, that is, -5 dBm, the MOPEL integrated circuit 210 outputs a high signal (5V) to the GPIO1 because the input signal is within the reception sensitivity performance of the tuner. On the other hand, the low signal (0V) is output to the GPIO2.

그러므로 상기 지피아이오포트1(GPIO1)의 하이신호는 도 3의 감쇄기(204)의 제1, 제2핀다이오드(PD1)(PD2)의 에노우드단자에 인가되고, 반면에 상기 지피아이오포트2(GPIO2)의 로우신호는 풀업 저항(R1~R4)과 접지된 바이패스 콘덴서(C3~C5)를 통해서 제3,제4 핀다이오드(PD3)(PD4)의 에노우드단자에 인가된다.Therefore, the high signal of the GPIO1 is applied to the edge terminals of the first and second pin diodes PD1 and PD2 of the attenuator 204 of FIG. The low signal of GPIO2 is applied to the anode terminals of the third and fourth pin diodes PD3 and PD4 through the pull-up resistors R1 to R4 and the grounded bypass capacitors C3 to C5.

따라서 상기 감쇄기(204)의 제1,제2 핀다이오드(PD1)(PD2)는 도통되고, 상기 제3,제4 핀다이오드(PD3)(PD4)는 오프되므로 상기 저잡음증폭기(202)에서 입력되는 신호를 도통된 제1,제2 핀다이오드(PD1)(PD2)에 의해서 그대로 상기 엠오피엘엘 집적회로(210)에 출력하게 된다.Therefore, the first and second pin diodes PD1 and PD2 of the attenuator 204 are turned on, and the third and fourth pin diodes PD3 and PD4 are turned off, and thus are input from the low noise amplifier 202. The signal is output to the MLP integrated circuit 210 as it is by the conductive first and second pin diodes PD1 and PD2.

한편, 상기 수신되는 신호의 전계 강도가 강전계 이면, 즉 수신감도의 성능 범위(-5dBm ~ -80dBm)이상인 0dBm 이면, 상기 엠오피엘엘 집적회로(210)에서는 지피아이오포트1(GPIO1)로 로우신호(0V)를 출력하고, 상기 지피아이오포트2(GPIO2)로는 하이신호(5V)를 출력하게 된다.On the other hand, if the electric field strength of the received signal is a strong electric field, that is, 0dBm which is greater than or equal to the performance range of the reception sensitivity (-5dBm to -80dBm), the MOPEL integrated circuit 210 has a low value as the GPIO1. The signal 0V is output, and the high signal 5V is output to the GPIO2.

그러므로 상기 지피아이오포트1(GPIO1)의 로우신호는 도 3의 감쇄기(204)의 제1,제2 핀다이오드(PD1)(PD2)의 에노우드단자에 인가되고, 상기 지피아이오포트2(GPIO2)의 하이신호는 풀업 저항(R1~R3)과 접지된 바이패스 콘덴서(C3~C6)를 통해서 상기 제3, 제4 핀다이오드(PD3)(PD4)의 에노우드단자에 인가된다.Therefore, the low signal of the GPIO1 is applied to the edge terminals of the first and second pin diodes PD1 and PD2 of the attenuator 204 of FIG. 3, and the GPIO2 is connected to the GPIO2. The high signal of is applied to the anode terminals of the third and fourth pin diodes PD3 and PD4 through the pull-up resistors R1 to R3 and the grounded bypass capacitors C3 to C6.

따라서 상기 감쇄기(204)의 제1,제2 핀다이오드(PD1)(PD2)는 오프되고, 반면에 제3, 제4 핀다이오드(PD3)(PD4)가 도통되어 상기 수신되는 강전계인 0dBm 신호는 도통된 제 3 핀다이오드(PD3)와 저항(R1), 콘덴서(C3) 및 제4 핀다이오드(PD4)에 의해서 -5dBm가 감쇄된 -5dBm 신호레벨이 출력되므로, 수신감도의 성능 범위(-5dBm ~ -80dBm)에 있게 되어, 상기 튜너는 감쇄기(240)에 의하여 수신성능 범위 0dBm ~ -80dBm 까지 확보하게 되므로 상기 강전계 신호 입력시에도 상기 튜너로 수신할 수 있게 되는 것이다. Accordingly, the first and second pin diodes PD1 and PD2 of the attenuator 204 are turned off, while the third and fourth pin diodes PD3 and PD4 are turned on, so that the received 0dBm signal -5dBm signal level with -5dBm attenuated by the conducted third pin diode PD3, resistor R1, condenser C3 and fourth pin diode PD4 is outputted, so the performance range of reception sensitivity is -5dBm. ~ -80dBm), the tuner is secured to the reception performance range 0dBm ~ -80dBm by the attenuator 240 can be received by the tuner even when the strong field signal input.

이상에서 설명한 바와 같이 본 발명은 디지털 튜너에서 입력되는 고주파신호 레벨을 감쇄하는 감쇄기를 튜너의 고주파 입력부에 구비하여, 입력되는 신호가 강 전계 시 자동이득제어를 활성화하는 엠오피엘엘 집적회로로 제어하여 입력되는 신호가 약전계시 감쇄 동작을 하지 않고, 강전계시에는 감쇄기를 통해서 입력되는 신호를 감쇄하여 출력하도록 함으로써, 상기 감쇄된 만큼의 신호레벨을 확보하게 되므로 튜너의 수신감도의 성능범위를 크게 확보할 수 있는 효과를 제공하게 되는 것이다.As described above, the present invention includes an attenuator for attenuating the high frequency signal level input from the digital tuner, which is controlled by an MOPEL integrated circuit for activating automatic gain control when the input signal is a strong electric field. Since the input signal does not attenuate during weak electric field, and attenuates and outputs the signal input through the attenuator during strong electric field, the signal level as much as the attenuated is secured, so that the performance range of the sensitivity of the tuner can be secured. It will provide a possible effect.

Claims (7)

고주파 입력부와; 전압신호를 입력받으면 고주파신호 레벨을 감쇄하는 감쇄기; 상기 고주파 입력부의 고주파신호 레벨을 조절하도록 상기 전압신호를 상기 감쇄기로 출력하는 엠오피엘엘 집적회로를 포함하는 디지털 튜너.A high frequency input unit; An attenuator for attenuating the high frequency signal level upon receiving a voltage signal; And an MOPEL integrated circuit for outputting the voltage signal to the attenuator to adjust the high frequency signal level of the high frequency input unit. 제 1 항에 있어서, 상기 감쇄기는 약전계시 상기 고주파신호를 감쇄없이 출력하고, 강전계시 상기 고주파신호를 임의로 설정된 레벨로 감쇄하는 것을 특징으로 하는 디지털 튜너.The digital tuner of claim 1, wherein the attenuator outputs the high frequency signal without attenuation in a weak electric field, and attenuates the high frequency signal to a predetermined level during a strong electric field. 제 1 항에 있어서, 상기 감쇄기는 약전계시 상기 엠오피엘엘 집적회로로부터 상기 전압신호를 입력받으면 도통되는 제1,2 핀다이오드를 통해서 상기 고주파 신호를 감쇄없이 출력하고, 강전계시 상기 엠오피엘엘 집적회로로부터 상기 전압신호를 입력받으면 도통되는 제3,4 핀다이오드 사이에 감쇄소자로 상기 고주파신호를 감쇄시켜 출력하는 것을 특징으로 하는 디지털 튜너.The MOP of claim 1, wherein the attenuator outputs the high frequency signal without attenuation through first and second pin diodes that are connected when the voltage signal is input from the MOPEL integrated circuit during a weak electric field, and the MOPEL integrated during a strong electric field. And attenuating the high frequency signal to attenuating element between the third and fourth pin diodes which are connected when the voltage signal is input from the circuit. 제 3 항에 있어서, 상기 감쇄소자는 저항 및 콘덴서를 포함하는 것을 특징으로 하는 디지털 튜너.4. The digital tuner of claim 3, wherein the attenuation element comprises a resistor and a capacitor. 제 3 항에 있어서, 상기 감쇄기는 입력단에 제1 콘덴서를 통해서 상기 제1핀 다이오드의 케소우드단자를 접속하고, 상기 제1 핀다이오드의 에노우드단자는 케소우드단자가 제2 콘덴서를 통해서 출력단에 접속되는 제2 핀다이오드의 에노우드단자를 접속하며, 상기 제1 콘덴서와 제1 핀다이오드의 케소우드단자 사이에는 제3 핀다이오드의 케소우드단자를 접속하고, 상기 제2 콘덴서와 제2 핀다이오드의 케소우드단자 사이에는 제4 핀다이오드의 케소우드단자를 접속하며, 상기 제1,제2 핀다이오드의 에노우드단자 사이에는 상기 엠오피엘엘 집적회로로 부터 전압신호를 입력받는 포트1을 접속하고, 상기 제3,제4 핀다이오드의 에노우드단자 사이에는 풀업저항과 접지된 바이패스 콘덴서를 통해서 상기 엠오피엘엘 집적회로로부터 전압신호를 입력받는 포트2를 접속한 것을 특징으로 하는 디지털 튜너.4. The attenuator of claim 3, wherein the attenuator connects a cathode terminal of the first pin diode to an input terminal through a first capacitor, and an anode terminal of the first pin diode is connected to an output terminal through a second capacitor. The anode terminal of the second pin diode connected is connected, the cathode terminal of the third pin diode is connected between the first capacitor and the cathode terminal of the first pin diode, and the second capacitor and the second pin diode are connected. Connect the cathode terminal of the fourth pin diode between the cathode terminals of the first, and the port 1 receiving the voltage signal from the MLPEL integrated circuit between the anode terminals of the first and second pin diodes. And a voltage signal received from the MLPEL integrated circuit through a pull-up resistor and a grounded bypass capacitor between the anode terminals of the third and fourth pin diodes. A digital tuner, characterized in that the second connection. 제 5 항에 있어서, 상기 포트1,2는 지피아이오포트 인 것을 특징으로 하는 디지털 튜너.6. The digital tuner of claim 5, wherein the ports 1 and 2 are GIPIO ports. 제 1 항에 있어서, 상기 고주파 입력부는 상기 감쇄기를 포함하는 것을 특징으로 하는 디지털 튜너.The digital tuner of claim 1, wherein the high frequency input unit comprises the attenuator.
KR1020060084075A 2006-09-01 2006-09-01 Digital tuner KR20080020783A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060084075A KR20080020783A (en) 2006-09-01 2006-09-01 Digital tuner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060084075A KR20080020783A (en) 2006-09-01 2006-09-01 Digital tuner

Publications (1)

Publication Number Publication Date
KR20080020783A true KR20080020783A (en) 2008-03-06

Family

ID=39395554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060084075A KR20080020783A (en) 2006-09-01 2006-09-01 Digital tuner

Country Status (1)

Country Link
KR (1) KR20080020783A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472394B1 (en) * 2008-08-19 2014-12-12 엘지이노텍 주식회사 Agie's voltage transmitter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472394B1 (en) * 2008-08-19 2014-12-12 엘지이노텍 주식회사 Agie's voltage transmitter

Similar Documents

Publication Publication Date Title
US7890075B2 (en) Mechanism for controlling amplifier gain in a radio receiver
EP1760879B1 (en) High-frequency receiver
US11546192B2 (en) Receiver circuits with blocker attenuating rf filter
US20120139633A1 (en) Semiconductor integrated circuit and tuner system including the same
WO2012017627A1 (en) High frequency receiver apparatus and radio receiver
CN106656227B (en) 3-18 GHz microwave receiving front end
US20090086859A1 (en) Receiving unit receiving digital television broadcasting
WO2007049934A1 (en) Tuner
KR20080020783A (en) Digital tuner
KR20010082173A (en) Fm receiver with bandwidth control means
US20070030062A1 (en) Matching device for an antenna and high-frequency receiver using the same
KR20080004877A (en) Tuner
JP2006217127A (en) Receiving device
US7983639B2 (en) RF filter and digital broadcast receiving tuner and RF signal processing device using RF filter
US20100220820A1 (en) Receiver with Mixed-Mode Automatic Gain Control
US8934634B2 (en) Stereo signal processing circuit
JP3735278B2 (en) Receiving machine
JP3174230B2 (en) Radio receiver
KR100380723B1 (en) Digital satellite receiver with capability of improving receiving sensitivity in low field area
KR20080049930A (en) Tuner
JPH07326980A (en) Mobile communication receiver
KR101841025B1 (en) tuner module
JP3059844B2 (en) AGC circuit of FM radio receiver
JPH11145859A (en) Receiver
JP2006080602A (en) Booster amplifier for radio receiver

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060901

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid