[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080017626A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20080017626A
KR20080017626A KR1020060078937A KR20060078937A KR20080017626A KR 20080017626 A KR20080017626 A KR 20080017626A KR 1020060078937 A KR1020060078937 A KR 1020060078937A KR 20060078937 A KR20060078937 A KR 20060078937A KR 20080017626 A KR20080017626 A KR 20080017626A
Authority
KR
South Korea
Prior art keywords
gate
data
gate line
pixel
lines
Prior art date
Application number
KR1020060078937A
Other languages
English (en)
Inventor
김용범
문승환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060078937A priority Critical patent/KR20080017626A/ko
Publication of KR20080017626A publication Critical patent/KR20080017626A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액정표시장치에 있어서, 이 액정표시장치는 k-1번째 게이트 라인에 연결된 화소의 계조 데이터와 k번째 게이트 라인에 연결된 화소의 계조 데이터를 비교한 결과치 근거하여 k번째 게이트 라인에 연결된 화소들의 보정 계조 데이터를 출력한다. 이 액정표시장치에 의하면, k번째 게이트 라인에 연결된 화소들을 프리챠지할 때 발생하는 고스트 현상을 방지할 수 있다.
액정, 프리챠지, 고스트, 라인 메모리

Description

액정표시장치{LIQUID DISPLAY DEVICE}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 액정표시장치의 블록도를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 액정표시장치의 화소 배열 및 스위칭 소자의 배치를 나타낸 도면이다.
도 3은 본 발명에 따른 액정표시장치에서 발생하는 고스트 현상을 설명하기 위해 나타내는 도면이다.
도 4은 도 1에 도시된 게이트 구동부들로부터 각각 출력되는 게이트 신호들의 타이밍도이다.
도 5은 도 1에 도시된 보정회로의 바람직한 실시예를 보여주고 있다.
도 6은 본 발명의 또 다른 실시예에 다른 보정회로를 보여주는 도면이다.
본 발명은 액정표시장치 관한 것으로, 보다 구체적으로 프리챠징 구동 방식 을 채용한 액정표시장치에 관한 것이다.
일반적으로 액정표시장치는 (liquid crystal display, LCD)는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 개재되는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다.
화소 전극은 행렬의 형태로 배열되어 있고, 박막 트랜지스터 등의 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가받는다. 공통 전극은 표시판의 전면에 걸쳐 형성되어 있으며 공통 전압을 인가받는다.
이러한 액정표시장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 형성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이때, 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 액정의 열화 현상을 방지하기 위하여 프레임, 행 또는 도트 단위로 공통전압을 기준으로 데이터 전압의 극성을 반전시킨다.
한편, 액정표시장치의 해상도가 높아짐에 따라 주사 라인(scanning line) 즉, 게이트 라인의 수가 증가하였고, 이에 따라 1 라인의 화소들을 충전하는 데 걸리는 시간이 급격히 줄어들고 있다. 줄어든 충전 시간을 보상하기 위해 프리챠지 구동방법이 사용되고 있다. 여기서, 프리챠지 구동 방법이란 임의의 게이트 라인에 연결된 화소을 충전시킬 때 충전되는 화소 극성이 동일한 인접 게이트 라인과 연결된 화소을 미리 충전하여 화소의 극성을 바꾼다. 그 다음에 해당 화소의 데이터로 충전을 수행하는 방법이다. 즉, 두 개의 게이트 라인들이 동시에 구동됨으로써 1프레임 동안 하나의 게이트 라인은 2회에 걸친 구동 즉, 프리 챠지 구동과 정상 구동 을 수행하게 된다.
예컨대, 도트 반전으로 구동되는 액정표시장치에서, k-1번째 게이트 라인과 연결된 화소가 제 1 화소 데이터에 의해서 구동될 때 k번째 게이트 라인과 연결된 화소가 프리챠지된다. k번째 게이트 라인과 연결된 화소는, 이미 제 1 화소 데이터로 프리챠지된 상태이므로 원래의 데이터인 제 2 화소 데이터로 정상 구동될 때 제 1 화소 데이터의 영향을 받아서 원하는 휘도와 다르게 디스플레이될 수 있다.
이와 같은 현상을 '고스트(ghost)' 현상이라 하며, 이 고스트 현상은 프리 챠지 구동방식의 최대의 단점이다.
따라서 본 발명의 목적은 프리챠지 구동시 발생하는 고스트 현상을 방지할 수 있는 액정 표시 장치를 제공하는 데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 액정표시장치는 복수의 게이트 라인, 복수의 데이터 라인, 액정패널, 제 1 게이트 구동부, 제 2 게이트 구동부, 보정회로 및 데이터 구동부를 포함한다.
상기 액정패널은 상기 게이트 라인들과 상기 데이터 라인들의 교차하는 영역에 형성되는 다수의 화소들을 포함한다. 상기 제 1 게이트 구동부는 k-1번째 상기 게이트 라인과 전기적으로 연결되어, 상기 k-1번째 게이트 라인으로 제 1 프리챠징 구간 및 상기 제 1 프리챠징 구간에 인접하는 제 1 정상 구간을 갖는 제 1 게이트 신호를 제공한다. 상기 제 2 게이트 구동부는 k번째 상기 게이트 라인과 전기적으 로 연결되어, 상기 k번째 게이트 라인으로 상기 제 1 정상 구간에 대응하는 제 2 프리챠징 구간과 상기 제 2 프리챠징 구간에 인접하는 제 2 정상 구간을 갖는 제 2 게이트 신호를 제공한다. 상기 보정회로는 상기 k-1번째 게이트 라인에 연결된 서브 화소의 제 1 계조 데이터 값과 상기 k번째 게이트 라인에 연결된 화소의 제 2 계조 데이터 값의 비교결과치에 근거하여 상기 k번째 게이트 라인에 연결된 화소의 상기 제 2 정상 구간에 해당하는 계조 데이터 값을 보정하여 보정 계조 데이터 값을 출력한다. 그리고, 상기 데이터 구동부는 상기 보정회로로부터의 보정 계조 데이터에 대응하는 데이터 전압을 상기 복수의 데이터 라인에 제공한다.
이 액정표시장치에 의하면, 프리챠지 구동되는 액정표시장치에서 고스트 현상을 방지할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 액정표시장치의 블록도를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 액정표시장치는 복수의 게이트 라인, 복수의 데이터 라인, 화소 어레이, 제 1 게이트 구동부, 제 2 게이트 구동부, 보상회로 및 데이터 구동부를 포함한다.
도 1은 본 발명의 바람직한 실시예에 따른 액정 표시 장치를 보여주는 도면이고, 도 2는 본 발명에 따른 화소의 배열구조를 나타낸 도면이다.
도 1을 참조하면, 액정 표시 장치(100)는 액정 패널(110), 제 1 게이트 구동부(120), 제 2 게이트 구동부(130), 타이밍 컨트롤러(140) 및 데이터 구동부(150)를 포함한다.
액정 패널(110)은 복수의 게이트 라인(GL1-GLn), 상기 복수의 게이트라인(GL1-GLn)에 절연되어 교차하는 복수의 데이터 라인(DL1-DLm), 상기 게이트 라인들L1-GLn) 및 상기 데이터 라인들(DL1-DLm)의 교차영역에 각각 형성되는 다수의 화소(PX)을 포함한다.
도 2는 본 발명의 일 실시예에 따른 액정표시장치의 화소 배열 및 스위칭 소자의 배치를 나타낸 도면이다.
도 2에 도시된 바와 같이, 다수의 화소(PX)들은 액정 패널 상에 매트릭스(matrix) 형태로 배열된다. 상기 다수의 화소들 각각(PX)은, 세 개의 서브 화소 즉, 레드 서브 화소(px1), 그린 서브 화소(px2), 블루 서브 화소(px3)로 구성된다. 이 세 개의 서브 화소들은 데이터 라인(DL)과 동일한 방향 즉, 횡방향으로 배열되어 하나의 화소을 형성한다. 따라서, 종방향으로 배열된 서브 화소들은 동일한 색상을 이룬다.
한편, 본 발명에 따른 액정표시장치(100)는 두 개의 게이트 라인의 선택마다 극성을 반전시키는 2×1 반전구동방식(즉, 상기 액정표시장치(100)는 2 도트 패턴 구조를 갖는다)을 채용하며, 매 프레임 단위로 극성이 반전되는 버티칼 라인(Vertical Line) 반전 구동 방식을 채용한다. 각 서브 화소은 게이트 라인(GL1-GLn)과 데이터 라인(DL1-DLm)에 게이트 전극 및 소스 전극이 각각 연결되는 박막 트랜지스터(M)와, 박막 트랜지스터(M)의 드레인 전극에 연결되는 액정 커패시터(미도시) 및 스토리지 커패시터(미도시)를 포함한다.
구체적으로, 첫 번째 게이트 라인(GL1) 및 두 번째 게이트 라인(GL2)에 속한 화소들에 형성된 박막 트랜지스터(M)는 좌측 데이터 라인에 연결되고, 세 번째 게이트 라인(GL3)과 네 번째 게이트 라인(GL4)에 속한 화소들에 형성된 각각의 박막 트랜지스터(M)는 우측 데이터 라인에 연결되어 있다. 즉, 각 박막 트랜지스터(M)의 위치가 교대로 엇갈려 반복되고 있다.
이하, 상기와 같은 화소 배열을 갖는 구조에서 프리챠아지 구동 방식을 적용할 때 발생하는 고스트 현상에 대해 간략히 언급한다.
도 3은 본 발명에 따른 액정표시장치에서 발생하는 고스트 현상을 설명하기 위해 나타내는 도면이다. 도 3에서는 도면을 간략화하기 위해 게이트 라인이 도시되지 않는다.
도 3을 참조하면, 데이터 구동부(150)로부터 각 데이터 라인들(DL1-DLm)로 데이터 전압이 인가되면, k-1번째 게이트 라인에 연결된 서브 화소(px4)에 인가되는 데이터 전압에 의해 k번째 게이트 라인에 연결된 서브 화소(px3)이 프리챠지된 다. 여기서, 상기 서브 화소(px3)을 프리챠지시키는 것은 서브 화소(px2)에 인가되는 데이터 전압이 아니라 서브 화소(px4)인 점을 주의하여야 한다.
결과적으로, k-1번째 게이트 라인에 연결된 화소에 제공되는 데이터 전압에 의해 k번째 게이트 라인에 연결된 화소의 충전량이 과도하게 증가하여 원래의 계조보다 밝아 보이는 고스트 현상이 유발된다.
본 발명에 따른 액정표시장치(100)는 후술하는 타이밍 컨트롤러 내부에 상기한 고스트 현상을 제거할 수 있는 보정회로(145)가 구비된다. 보정회로(145) 대한 구체적인 기술은 후술하기로 한다.
한편, 본 발명에 바람직한 실시예에 따른 액정표시장치(100)는 상기 게이트 라인(GL1-GLn) 중 홀수 번째 게이트 라인들(G1, G3,...,Gn-1)의 일단부에 전기적으로 연결되는 제 1 게이트 구동부(120)와 짝수 번째 게이트 라인들(G2, G4,...,Gn)의 일단부에 전기적으로 연결되는 제 2 게이트 구동부(130)를 포함한다.
상기 제 1 게이트 구동부(120)는 하기에서 기술되는 타이밍 컨트롤러(140)부터 제공되는 제 1 게이트 제어신호(CONT1)에 응답하여 상기 홀수 번째 게이트 라인들(G1, G3,...Gn-1)로 복수의 제 1 게이트 신호를 순차적으로 제공한다.
상기 제 2 게이트 구동부(130)는 상기 타이밍 컨트롤러(140)로부터 제공되는 제 2 게이트 제어신호(CONT2)에 응답하여 상기 짝수 번째 게이트 라인들(G2, G4,...,Gn)로 복수의 제 2 게이트 신호를 순차적으로 제공한다.
도 4은 도 1에 도시된 게이트 구동부들(120, 130)로부터 각각 출력되는 게이트 신호들의 타이밍도이다. 설명의 편의를 위해, 상기 게이트 구동부들(120, 130)로부터 출력되는 4개의 게이트 신호(GS1, GS2, GS3, GS4)만이 나타난다. 제 1 게이트 신호들(GS1, GS3)는 제 1 게이트 구동부(120)로 출력되는 게이트 신호들이고, 제 2 게이트 신호들(GS2, GS4)는 제 2 게이트 구동부(130)로부터 출력되는 게이트 신호들이다.
도 4에 도시된 바와 같이, 각 게이트 신호들(GS1, GS2, GS3, GS4)은 프리 챠징 구간(P1, P2)과 정상 구간(N1, N2)으로 이루어진다. 구체적으로, 상기 제 1 게이트 신호들(GS1, GS3)의 하이 구간은 제 1 프리챠징 구간(P1)과 제 1 정상 구간(N1)으로 이루어진다. 상기 제 2 게이트 신호들(GS2, GS4)의 하이 구간은 제 2 프리챠징 구간(P2)과 제 2 정상 구간(N2)으로 이루어진다.
상기 각 게이트 신호들(GS1, GS2, GS3, GS4)는 T/2 구간 동안 하이 상태를 유지한다. 이때, 제 1 프리 챠징 구간은 제 1 게이트 신호들(GS1, GS3)의 초기에 해당하는 T/4 구간이며, 제 1 정상 구간은 제 1 게이트 신호들(GS1, GS3)의 후기에 해당하는 T/4 구간이다. 그리고, 제 2 프리 챠징 구간은 제 2 게이트 신호들(GS2, GS4)의 후기에 해당하는 T/4 구간이며, 제 2 정상 구간은 제 2 게이트 신호들(GS2, GS4)의 후기에 해당하는 T/4 구간이다.
한편, 제 2 게이트 신호들(GS2, GS4)의 하이 구간은 상기 제 1 게이트 신호들(GS1, GS3)의 하이 구간보다 각각 T/4 구간만큼 지연된 신호이다. 따라서, 상기 제 2 게이트 신호들(GS2, GS4)의 제 2 프리챠징 구간들(P2, P4)은 제 1 게이트 신호들(GS1, GS3)의 제 1 정상 구간들(N1, N3)에 각각 대응한다(오버랩된다).
계속해서, 데이터 구동부(150)는 일반적으로 복수의 데이 드라이버 IC들로 이루어지며, 타이밍 컨트롤러(140)로부터 제공되는 보정 계조 데이터(CRGB)와 제어 신호들에 응답해서 액정 패널(110)의 데이터 라인들을 구동하기 위한 신호들을 발생한다. 예컨대, 로드 신호(TP)에 동기해서 순차적으로 들어오는 보정 계조 데이터(CRGB)를 래치하여 보정 데이터를 데이터 라인들(D1-Dm)로 출력한다.
데이터 구동부(150)는 상기 제 1 정상 구간들(N1, N3) 동안 다수의 데이터 라인(DL1~DLm)에 제 1 데이터 신호(DATA1)를 제공하여 홀수 번째 게이트 라인에 연결된 다수의 화소을 충전시킨다.
또한 상기 데이터 구동부(150)는 제 2 정상 구간들(N2, N4) 동안 상기 다수의 데이터 라인(DL1~DLm)에 제 2 데이터 신호(DATA2)를 출력하여 상기 짝수번째 게이트 라인(GL2, GL4)에 연결된 다수의 화소을 충전시킨다.
이때, 상기 제 2 프리 챠징 구간들(P2, P4) 동안 상기 제 1 및 제 2 게이트 라인(GL2, GL4)에 연결된 다수의 화소들은 상기 제 1 및 제 3 데이터 신호로 각각 프리챠징되고, 상기 제 1 프리챠징 구간(P1) 동안 상기 제 3 게이트 라인(GL3)에 연결된 다수의 화소는 상기 제 2 데이터 신호로 프리챠징된다.
따라서, 이전 단의 게이트 신호와 현재 단 게이트 신호를 부분적으로 오버랩시킴으로써, 이전 단 데이터 신호로 현재단 게이트 라인에 연결된 다수의 화소을 프리 챠징시킨다.
타이밍 컨트롤러(140)는 외부의 그래픽 소스로부터 제공되는 수평 동기 신호(H_SYNC), 수직 동기 신호(V_SYNC), 데이터 인에이블 신호(DE) 및 화소 데이터(RGB)를 입력받는다.
타이밍 컨트롤러(140)는 액정 패널(110)의 사양에 맞도록 데이터 포맷(format)을 변환하며, 프리챠지 구동에 의한 화소들의 휘도 변화를 보정 회로(145)에 의해서 보정한 보정 계조 데이터(CRGB), 수평 동기 시작 신호(STH:start horizontal) 및 로드 신호(TP)로 이루어진 데이터 제어신호(DCONT)를 데이터 구동부(150)로 출력한다.
상기 보정 회로(145)의 구체적인 동작에 대한 설명은 추후 상세히 설명된다.
또한, 타이밍 컨트롤러(140)는 수평 동기 신호(H_SYNC), 수직 동기 신호(V_SYNC) 및 데이터 인에이블 신호(DE)에 응답해서 제 1 게이트 제어신호(GCONT1) 및 제 2 게이트 제어신호(GCONT2)를 출력한다.
상기 출력된 제 1 게이트 제어신호(GCONT1) 및 제 2 게이트 제어신호(GCONT2)는 제 1 게이트 구동부(120) 및 제 2 게이트 구동부(130)로 각각 입력되어 각 게이트 구동부(120, 130)를 제어한다.
상기 제 1 게이트 제어신호(GCONT1)는 제 1 수직 동기 신호(STV1:start vertical), 제 1 게이트 클럭 신호(CPV1) 및 제 1 출력 인에이블 신호(OE1:output enable)를 포함한다.
상기 제 1 수직 동기 신호(STV1)는 제 1 게이트 신호(예컨대, 도 3의 GS1, GS3)의 출력 시작을 지시하고, 제 1 게이트 클럭 신호(CPV1)는 제 1 게이트 신호는 상기 제 1 게이트 신호의 출력시기를 제어한다. 그리고, 제 1 출력 인에이블 신호(OE1)는 제 1 게이트 신호의 폭을 한정한다.
상기 제 2 게이트 제어신호(GCONT2)는 제 2 수직 동기 신호(STV1:start vertical), 제 2 게이트 클럭 신호(CPV1) 및 제 2 출력 인에이블 신호(OE1:output enable)를 포함한다.
상기 제 1 수직 동기 신호(STV1)는 제 2 게이트 신호(예컨대, 도 3의 GS1, GS3)의 출력 시작을 지시하고, 제 2 게이트 클럭 신호(CPV1)는 제 1 게이트 신호는 상기 제 2 게이트 신호의 출력시기를 제어한다. 그리고, 제 2 출력 인에이블 신호(OE1)는 제 2 게이트 신호의 폭을 한정한다.
도 5은 도 1에 도시된 보정회로의 바람직한 실시예를 보여주고 있다.
본 발명의 바람직한 실시예에 따른 보정회로(145)는 외부로부터 현재 입력된 k번째 게이트 라인의 영상 데이터와 이전 입력된 k-1번째 게이트 라인의 영상 데이터 비교하고, 비교 결과에 따라서, 현재 입력된 k번째 게이트 라인의 영상데이터를 보정한다. 이와 같은 보정 회로에 의하면 프리 챠지 구동방식에서 발생하는 고스 현상을 방지할 수 있다.
도 6을 참조하면, 보정회로(145)는 라인 메모리(142)와 보정 유닛(144)을 포함한다.
상기 라인 메모리(142)는 k-1번째 게이트 라인에 연결된 화소(이하, 'k-1번째 화소'라 칭함)의 계조 데이터 값(RGBGK -1)을 출력하고, k번째 게이트 라인에 연결된 화소(이하, 'k번째 화소'라 칭함)의 제 2 계조 데이터 값(RGBGK)를 저장한다.
상기 보정 유닛(144)은 k번째 화소의 계조 데이터 값(RGBGk)과 프리 챠지를 제공하는 k-1번째 화소의 계조 데이터 값(RGBGk -1)을 비교하여 보정 화소 데이터 값(CRGBGk)을 출력한다.
구체적으로, k번째 화소의 제 2 계조 데이터 값(RGBGk)이 k-1번째 화소의 제 1 계조 데이터(RGBGK -1) 값보다 작은 경우, k번째 화소의 제 2 계조 데이터 값(RGBGk)에 해당하는 휘도보다 낮은 휘도에 해당하는 보정 계조 데이터 값(CRGBGk)을 출력한다. 그리고, k번째 화소의 제 2 계조 데이터 값(RGBGk)이 k-1번째 화소의 제 1 계조 데이터(RGBGK -1) 값보다 크거나 같은 경우, k번째 화소의 제 2 계조 데이터 값(RGBGk)에 해당하는 휘도와 동일한 휘도에 해당하는 보정 계조 데이터 값(CRGBGk)을 출력한다.
보정 회로(145)로부터 출력되는 k번째 화소의 보정 계조 데이터 값(CRGBGk)은 타이밍 컨트롤러(140) 내에서 감마 보정(gamma correction) 등이 더 수행된 후 도 1에 도시된 데이터 구동부(150)로 제공된다.
도 6은 본 발명의 또 다른 실시예에 다른 보정회로를 보여주는 도면이다.
도 6에 도시된 보정회로(145)는 라인 메모리를 포함하며, 그리고 도 5에 도시된 보정 회로의 보정 유닛 대신에 룩업 테이블(244)을 포함한다. 룩업 테이블(244)은 입력 화소 데이터(RGBGK)와 라인 메모리(142)로부터의 계조 데이터(RGBGK -1)의 비교결과치에 따른 보정 계조 데이터 값(CRGBGk)를 저장하고 있는 일종의 메모 리이다. 상기 룩업 테이블은 계조 데이터 값들(RGBGk, RGBGk -1)이 입력되면 각각에 대응하는 보정 계조 데이터(CRGBGk)를 출력한다.
한편, 본 실시예에서는, 상기 보정회로(145)가 타이밍 컨트롤러(140)의 내부에 구비된 예가 기술되었으나, 필요에 따라 상기 타이밍 컨트롤러(140)의 외부에 별도로 구성될 수도 있다.
이와 같은 본 발명에 의하면, 프리챠지 구동되는 액정표시장치에서 고스트 현상을 방지할 수 있다.
이상과 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (8)

  1. 복수의 게이트 라인과;
    상기 복수의 게이트 라인에 절연되어 교차하는 복수의 데이터 라인과;
    상기 게이트 라인들과 상기 데이터 라인들에 각각 연결되며, 상기 게이트 라인들과 상기 데이터 라인들의 교차영역에 형성되는 다수의 화소들을 포함하는 액정패널과;
    k-1(여기서, k는 자연수)번째 상기 게이트 라인과 전기적으로 연결되어, 상기 k-1번째 게이트 라인으로 제 1 프리챠징 구간 및 상기 제 1 프리챠징 구간에 인접하는 제 1 정상 구간을 갖는 제 1 게이트 신호를 제공하는 제 1 게이트 구동부와;
    k번째 상기 게이트 라인과 전기적으로 연결되어, 상기 k번째 게이트 라인으로 상기 제 1 정상 구간에 대응하는 제 2 프리챠징 구간과 상기 제 2 프리챠징 구간에 인접하는 제 2 정상 구간을 갖는 제 2 게이트 신호를 제공하는 제 2 게이트 구동부와;
    외부로부터 데이터 신호를 입력받고, 상기 k-1번째 게이트 라인에 연결된 서브 화소의 제 1 계조 데이터 값과 상기 k번째 게이트 라인에 연결된 화소의 제 2 계조 데이터 값의 비교결과치에 근거하여 상기 k번째 게이트 라인에 연결된 화소의 상기 제 2 정상 구간에 해당하는 계조 데이터 값을 보정하여 보정 계조 데이터를 출력하는 보정 회로와; 그리고
    상기 보정회로로부터의 보정 계조 데이터에 대응하는 데이터 전압을 상기 복수의 데이터 라인에 제공하는 데이터 구동부를 포함하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 제 2 게이트 신호는 상기 제 1 게이트 신호보다 상기 제 1 프리챠징 구간만큼 지연된 신호인 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 보정 회로는,
    상기 k-1번째 게이트 라인에 연결된 화소의 제 1 계조 데이터 값을 저장하기 위한 라인 메모리; 및
    상기 k-1번째 게이트 라인에 연결된 화소의 제 1 계조 데이터 값과 상기 k번째 게이트 라인에 연결된 화소의 제 2 계조 데이터 값의 비교 결과치에 대응하는 보정값들을 상기 보정 계조 데이터 값으로써 출력하는 룩-업 테이블을 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 보정 회로는,
    상기 k-1번째 게이트 라인에 연결된 화소의 제 1 계조 데이터를 저장하기 위한 라인 메모리; 및
    상기 라인 메모리에 저장된 제 1 계조 데이터와 상기 k번째 게이트 라인에 연결된 화소의 제 2 계조 데이터 값을 보정하는 보정 유닛을 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 보정 유닛은,
    k번째 게이트 라인에 연결된 화소의 제 2 계조 데이터 값이 k-1번째 화소의 제 1 계조 데이터 값보다 작은 경우, k번째 화소의 제 2 계조 데이터 값에 해당하는 휘도보다 낮은 휘도에 해당하는 보정 계조 데이터 값을 출력하며,
    k번째 게이트 라인에 연결된 화소의 제 2 계조 데이터 값이 k-1번째 게이트 라인에 연결된 화소의 제 1 계조 데이터 값보다 크거나 같은 경우, k번째 화소의 계조 데이터 값에 해당하는 휘도와 동일한 휘도에 해당하는 보정 계조 데이터 값을 출력하는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 다수의 화소들 각각은 레드 색화소, 그린 색화소, 블루 색화소 중에서 어느 하나인 것을 특징을 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 다수의 화소들은,
    게이트 라인이 연장된 방향으로 동일한 색화소들로 배열되며, 데이터 라인이 연장된 방향으로 서로 다른 색화소들로 배열되는 것을 특징으로 하는 액정표시장치.
  8. 제 6 항에 있어서,
    상기 데이터 라인에 인가되는 데이터 전압은 수직 반전 구동 신호인 것을 특징으로 하는 액정표시장치.
KR1020060078937A 2006-08-21 2006-08-21 액정표시장치 KR20080017626A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060078937A KR20080017626A (ko) 2006-08-21 2006-08-21 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060078937A KR20080017626A (ko) 2006-08-21 2006-08-21 액정표시장치

Publications (1)

Publication Number Publication Date
KR20080017626A true KR20080017626A (ko) 2008-02-27

Family

ID=39384908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060078937A KR20080017626A (ko) 2006-08-21 2006-08-21 액정표시장치

Country Status (1)

Country Link
KR (1) KR20080017626A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659564B2 (en) 2010-06-18 2014-02-25 Samsung Display Co., Ltd. Touch sensible display device having reduced number of image data lines
US9218776B2 (en) 2012-10-30 2015-12-22 Samsung Display Co., Ltd. Display device
CN111145676A (zh) * 2018-11-02 2020-05-12 乐金显示有限公司 显示设备
KR20200056166A (ko) * 2018-11-14 2020-05-22 엘지디스플레이 주식회사 디스플레이 장치 및 구동 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659564B2 (en) 2010-06-18 2014-02-25 Samsung Display Co., Ltd. Touch sensible display device having reduced number of image data lines
US9218776B2 (en) 2012-10-30 2015-12-22 Samsung Display Co., Ltd. Display device
CN111145676A (zh) * 2018-11-02 2020-05-12 乐金显示有限公司 显示设备
KR20200056166A (ko) * 2018-11-14 2020-05-22 엘지디스플레이 주식회사 디스플레이 장치 및 구동 방법

Similar Documents

Publication Publication Date Title
US10733951B2 (en) Display device and driving method thereof
EP2833352B1 (en) Display device and driving method thereof
KR101240645B1 (ko) 표시 장치 및 그 구동 방법
JP5419321B2 (ja) 表示装置
US9396694B2 (en) Display device and driving method thereof
US20110234564A1 (en) Liquid crystal display and method of operating the same
US20090146938A1 (en) Display device
KR20080002569A (ko) 액정표시장치 및 이의 구동방법
KR20100056228A (ko) 액정 표시 장치 및 그 구동 방법
KR20150047965A (ko) 액정 표시 장치 및 그 구동 방법
KR20070055059A (ko) 표시 장치의 구동 장치
KR20080017626A (ko) 액정표시장치
KR20120128904A (ko) 액정 표시 장치의 구동 장치 및 방법
US7760196B2 (en) Impulsive driving liquid crystal display and driving method thereof
KR102552303B1 (ko) 표시 장치 및 그의 구동 방법
KR20150001413A (ko) 액정 표시 장치 및 그 구동 방법
JP2009116203A (ja) 液晶表示装置
KR20090040740A (ko) 액정표시장치의 휘도 보상 장치 및 방법
KR101386570B1 (ko) 액정표시장치
KR102480834B1 (ko) 저속 구동이 가능한 표시장치
KR20060134779A (ko) 액정 표시 장치 및 그의 구동 방법
KR20130018025A (ko) 신호 처리부 및 이를 포함하는 액정표시장치
JP2010113300A (ja) 液晶表示装置用駆動回路、液晶表示装置用駆動回路の駆動方法および液晶表示装置
KR20080046981A (ko) 액정 표시 장치 및 그의 영상 신호 보정 방법
KR20170124870A (ko) 표시장치 및 이의 동작방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination