KR20080011106A - 다층 프린트 배선판 및 그 제조 방법 - Google Patents
다층 프린트 배선판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20080011106A KR20080011106A KR1020070075458A KR20070075458A KR20080011106A KR 20080011106 A KR20080011106 A KR 20080011106A KR 1020070075458 A KR1020070075458 A KR 1020070075458A KR 20070075458 A KR20070075458 A KR 20070075458A KR 20080011106 A KR20080011106 A KR 20080011106A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring board
- printed wiring
- electronic component
- cavity
- multilayer printed
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 전자 부품 실장용 캐비티와, 상기 캐비티와 이격된 위치에 설치되고 전자 부품이 내장된 영역을 구비하는 것을 특징으로 하는 다층 프린트 배선판이다.
다층 프린트 배선판, 모듈 기판, 전자 부품, 실장용 단자, 절연층
Description
본 발명은 다층 프린트 배선판에 관한 것으로, 예를 들어 휴대 기기 내에 모듈 기판으로서 이용되는 다층 프린트 배선판 및 그 제조 방법에 관한 것이다.
최근, 예를 들어 휴대 전화 등으로 대표되는 휴대 기기의 소형화, 박형화, 경량화, 고기능화, 복합화가 진행되고 있다. 그것에 수반하여, 휴대 기기 내에 모듈 기판으로서 이용되는 다층 프린트 배선판에는 필요한 전자 부품을 실장할 수 있는 공간을 확보하면서, 더 소형화, 박형화되는 것이 요구되고 있다.
이와 같은 모듈 기판으로의 부품 실장 밀도를 향상시켜 기기의 소형화에 이바지하기 위해, 또한, 예를 들어 0402나 0603 등의 소형 칩 부품의 접속 신뢰성 향상을 위해, 배선판 내에 소형 칩 부품 등의 전자 부품을 내장하는 부품 내장 배선판이 제안되어 있다(예를 들어, 특허문헌 1).
또한, 기판의 총 두께를 억제하는 등의 목적을 위해, 전자 부품을 매립하기 위한 오목부 공간(캐비티)을 구비한 다층 프린트 배선판도 제안되어 있다(예를 들어, 특허문헌 2). 특허문헌 2에는 매립하는 전자 부품의 회로를 구비한 하측 프린 트 배선 기판과, 전자 부품을 둘러싸는 개구부를 구비한 상측 프린트 배선 기판을 각각 별개로 준비하고, 접착성 수지 시트를 통해 적층 일체화함으로써, 전자 부품을 매립하기 위한 오목부 공간이 있는 다층 프린트 배선판을 제조하는 기술이 개시되어 있다. 이러한 다층 프린트 배선판의 오목부 내에는 후방에 부품이 실장되고, 그 부품의 주위가 수지 밀봉되는 등 하여 각종 전자 기기에 이용된다.
[특허문헌 1] 일본 특허 공개 제2004-134424호 공보
[특허문헌 2] 일본 특허 공개 제2005-32739호 공보
그러나, 모듈 기판에 실장해야 할 부품에는, 예를 들어 발열하는 것도 있고, 이들 발열성 부품을 기판에 내장하면, 열에 기인한 문제점이 발생할 우려가 있다. 또한, 예를 들어 와이어 본딩으로 실장ㆍ접속하는 부품을 기판에 내장하는 것은 곤란하다는 사정도 있다. 기판으로의 내장에 적합하지 않은 부품이라도, 기판의 오목부 공간(캐비티) 내에 부품을 실장하여 기판의 총 두께를 억제하고 싶은 경우도 있다.
이와 같이, 예를 들어 휴대 기기 내에, 모듈 기판으로서 이용되는 다층 프린트 배선판에 실장되는 부품은 다양하고, 모듈 기판으로의 요구도 다양하다. 그로 인해, 부품을 선택하지 않고, 부품에 맞추어 미리 기판에 내장하거나, 내장하지 않고 오목부 공간 내에 실장하거나, 기판 표면에 실장하는 등 실장 장소를 적절하게 구분지어 사용할 수 있는 모듈 기판이 기대되어 왔지만, 그와 같은 모듈 기판은 존재하지 않았다.
본 발명은 이러한 사정을 고려하여 이루어진 것으로, 실장되는 부품을 선택하지 않고, 휴대 기기의 소형화, 박형화를 실현할 수 있는 다층 프린트 배선판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 일 형태는 전자 부품 실장용 캐비티와, 상기 캐비티와 이격된 위치에 설치되고 전자 부품이 내장된 영역을 구비하는 것을 특징으로 하는 다층 프린트 배선판에 관한 것이다.
여기서, 「전자 부품 실장용 캐비티」라 함은, 그 내부에 반도체 장치나 칩 부품 등의 원하는 전자 부품을 실장하기 위해 필요한 크기의 개구부와 바닥면과 내측 벽면을 가진 오목부이다. 캐비티 내부에 전자 부품을 실장하기 위해서는, 캐비티 바닥면에 전자 부품을 적재할 필요가 있는 것 외에, 전자 부품의 전극 단자와 접속되는 실장용 단자가 필요하다. 실장용 단자는 반드시 캐비티 바닥면에 설치할 필요는 없고, 다층 프린트 배선판의 최상층의 캐비티 측벽 근방 등 전자 부품의 전극과 접속 가능한 위치에 설치되어 있으면 좋다.
본 발명의 다른 형태는 하측이 되는 제1 프린트 배선 기판의 상면에, 내장해야 할 전자 부품을 실장하여 접속하는 공정과, 상측이 되는 제2 프린트 배선 기판의 상기 제1 프린트 배선 기판과 접속되는 측의 면에 층간 접속 도체가 되는 도전성 범프를 형성하고, 프리프레그를 적층하여 상기 도전성 범프의 선단부를 상기 프리프레그로부터 노출시켜, 전자 부품 실장용 캐비티가 되는 제1 창과, 내장해야 할 전자 부품의 위치에 대응한 제2 창을 형성하는 공정과, 상기 내장해야 할 전자 부품이 실장되어 접속된 제1 프린트 배선 기판 상에 상기 도전성 범프 형성면을 아래로 한 제2 프린트 배선 기판을 적층하여 가압 가열하고, 전기적이고 또한 기계적으로 일체화하는 공정을 갖는 것을 특징으로 하는 다층 프린트 배선판의 제조 방법에 관한 것이다.
본 발명의 일 예에 있어서는, 상기 캐비티의 내벽면을 덮는 프리프레그의 수지량을 조절하기 위한 컨포멀 부재를 설치할 수 있다. 또한, 본 발명의 다른 예에서는 상기 전자 부품 주위의 공간을 매립하는 프리프레그의 양을 조절하기 위한 압박판을 구비할 수 있다.
본 발명의 그 밖의 예에서는, 상기 제1 프린트 배선 기판과 상기 제2 프린트 배선 기판은 동일한 두께의 리지드 배선 기판으로 할 수 있다.
본 발명에 따르면, 부품이 내장되어 있는 부분과, 부품 실장용 캐비티의 양쪽을 더불어 갖는 다층 프린트 배선판 및 그 제조 방법을 제공할 수 있다. 따라서, 본 발명에 따르면, 실장되는 부품을 선택하지 않고, 부품의 실장 장소를 기판 내부, 캐비티 내, 또는 기판 표면과 적절하게 구분지어 사용함으로써 다층 프린트 배선판을 이용하는 휴대 기기의 소형화, 박형화를 실현할 수 있다.
본 발명에 따르면, 실장되는 부품을 선택하지 않고, 휴대 기기의 소형화, 박형화를 실현할 수 있는 다층 프린트 배선판 및 그 제조 방법을 제공할 수 있다.
이하, 도면을 참조하여 본 발명의 실시 형태를 상세하게 설명한다. 이하, 원칙적으로, 동일하거나 또는 동일 상당의 것에는 동일한 부호를 붙여, 설명을 생략한다. 또한, 본 발명의 실시 형태를, 도면을 기초로 하여 기술하지만, 이들 도면은 도해를 위해 제공되는 것이고, 본 발명은 이들 도면으로 한정되는 것은 아니다. 또한, 각 도면은 개략적인 것으로, 각 부분의 축척은 반드시 똑같지는 않다.
우선, 본 발명의 실시 형태에 관한 다층 프린트 배선판 및 그 제조 방법의 일 예에 대해, 도1 내지 도3을 기초로 설명한다. 도1a는 이 다층 프린트 배선판의 상면도이고, 도1b는 이 다층 프린트 배선판의 하면도(바닥면도)이다. 도2는 도1의 A-A선을 따르는 개략적 단면도이다. 도3은 그 변형예를 나타내는 개략적 단면도이다.
도1a, 도1b 및 도2에 도시한 바와 같이, 프린트 배선판(100)은 그 내부에 원하는 전자 부품을 실장하기 위한 개구부를 갖는 캐비티(1)와, 전자 부품(4)을 내장한 영역(5)과, 원하는 배선 패턴을 갖는 배선층(21 내지 28)(총 8층)과, 절연층(11 내지 13)과, 층간 접속 도체(31 내지 37)를 갖는 8층 배선판이다. 전자 부품(4)을 내장한 영역(5)은, 본 예에서는 2개 형성되어 있고, 각각의 영역(5)에 전자 부품(4)이 1개씩 매설되고, 전자 부품(4)의 상부는 수지로 피복되어 있다.
캐비티(1)는 그 내부에 원하는 전자 부품을 원하는 방향으로 적재하여 매립하는 크기 및 깊이가 되고, 그 상부는 개방되어 있다. 캐비티(1)의 바닥면에는 캐비티 내부에 적재되는 전자 부품을 전기적으로 접속하기 위한 실장용 단자(2)가 노출되어 있다. 다층 프린트 배선판(100)의 양 외층면에는 양 외층의 배선 패턴의 일부가 실장용 단자(3)로서 노출되어 있다. 다층 프린트 배선판(100)의 외층면의 그 밖의 영역은 솔더레지스트 등의 보호층(6)으로 피복되어 있다. 도시한 바와 같이, 전자 부품(4)을 내장한 영역(5)의 상면에는, 솔더레지스트 등의 보호층(6)은 형성되어 있지 않지만, 이는 제조 방법에 의거하고 있다.
절연층(11 내지 13)은, 각각, 예를 들어 글래스 섬유, 아라미드 수지 등의 유기 섬유의 부직포, 종이 등의 기재(基材)에, 미경화의 에폭시 수지, 폴리이미드 수지, 비스머레이드계 수지, 페놀계 수지 등을 함침시킨 프리프레그(예를 들어, 글래스 에폭시계 프리프레그)의 경화물이다. 절연층(11)과 절연층(12)은 동일한 재질로 구성되는 것이 바람직하다. 본 예에서는 절연층(11), 절연층(12) 모두 배선층의 수에 기인하여 3층씩이지만, 이에 한정되지 않는다. 절연층(11)의 총 두께는 내장하는 전자 부품(4)의 두께나, 캐비티(1)에 실장하고 싶은 부품의 두께에 맞추어 적절하게 선택된다. 배선층(21 내지 28)은, 예를 들어 두께 18 ㎛인 전해 동박을 주지의 포토리소그래피 기술을 이용한 패터닝에 의해 형성되어 있다.
본 예에서는, 제1 배선층(21)과 제2 배선층(22)은 층간 절연층(11)을 관통한 층간 접속 도체(31)에 의해 전기적으로 접속되어 있다. 제2 배선층(22)과 제3 배선층(23)은 층간 절연층(11)을 관통한 층간 접속 도체(32)에 의해 전기적으로 접속되어 있다. 제3 배선층(23)과 제4 배선층(24)은 층간 절연층(11)을 관통한 층간 접속 도체(33)에 의해 전기적으로 접속되어 있다. 제4 배선층(24)과 제5 배선층(25)은 층간 절연층(13)을 관통한 층간 접속 도체(34)에 의해 전기적으로 접속되어 있다. 제5 배선층(25)과 제6 배선층(26)은 층간 절연층(12)을 관통한 층간 접 속 도체(35)에 의해 전기적으로 접속되어 있다. 제7 배선층(27)과 제8 배선층(28)은 층간 절연층(12)을 관통한 층간 접속 도체(37)에 의해 전기적으로 접속되어 있다.
또한, 상기한 캐비티(1) 바닥부에 노출된 실장용 단자(2)나 최외층에 노출된 실장용 단자(3) 등을 포함하는 배선 패턴의 구성, 내장하는 전자 부품(4)의 개수나 위치, 전자 부품(4)을 내장한 영역(5)의 크기ㆍ형상 등은 임의이고, 도시한 것으로 한정되지 않는 것은 물론이다. 또한, 배선층은 도면에 도시한 바와 같이 8층일 필요는 없고, 몇 층이라도 좋지만, 소형화, 고밀도화의 요구로부터 3층 이상이 된다.
예를 들어, 캐비티 내부에 전자 부품을 실장하기 위해서는, 그 전자 부품의 전극과 전기적으로 접속하기 위한 실장용 단자가 필요해진다. 그 실장용 단자는, 도1 및 도2에 나타내는 부호 2와 같이 캐비티 바닥면에 설치되어 있는 것이 바람직하지만, 캐비티 바닥면일 필요는 없고, 다층 프린트 배선판의 최상층의 캐비티 개구부의 주연부 등 전자 부품의 전극과 접속 가능한 부위에 설치되어 있으면 좋다.
영역(5)에 내장되는 전자 부품(4)으로서는, 예를 들어 칩 저항, 칩 콘덴서, 칩 인덕터, 칩 다이오드 등의 수동 부품 및 플립 칩 접속할 수 있는 타입의 능동 부품(베어 칩)을 들 수 있다. 발열하기 어려운 부품인 것이 바람직하다. 또한, 전자 부품(4)의 사이즈로서는, 예를 들어 0.4 ㎜ × 0.2 ㎜(0402)나 0.6 ㎜ × 0.3 ㎜(0603) 등이 바람직하다. 이들 칩 부품의 두께는 부품의 짧은 변의 길이와 동일한 정도이므로, 두께 0.5 ㎜ 정도인 기판 내에 내장하는 것이 가능하다. 또한, 이들 소형 칩 부품은 전극 단자의 접지 면적도 작기 때문에, 기판 표면이나 캐비티 내부에 실장하는 것보다도, 내장한 쪽이 부품의 탈락 사고를 방지할 수 있다.
도2에 도시한 바와 같이, 본 실시 형태의 다층 프린트 배선판(100)에서는, 전자 부품(4)은 다층 프린트 배선판(100)의 대략 중앙에 위치하는 배선층(25)의 배선 패턴의 일부인 실장용 랜드(7) 상에 실장되어 있다. 즉, 전자 부품(4)은 배선층(25)에 대해 대향 위치하고, 또한 캐비티(1) 개구부측과 동일측(도면 상측)에 위치하고 있다. 또한, 캐비티(1) 바닥부에 노출된 실장용 단자(2)와, 내장된 전자 부품(4)이 접속된 실장용 랜드(7)는 모두 동일한 배선층(25)에 형성되어 있다. 즉, 캐비티(1) 바닥면과, 내장된 전자 부품(4)이 실장된 면은 동일 평면이다.
즉, 이 다층 프린트 배선판(100)은, 도1a, 도1b 및 도2에 도시한 바와 같이 캐비티(1)가 되는 개구부 및 내장된 전자 부품(4)의 위치에 대응하여 영역(5)을 마련한 상측 프린트 배선 기판(110)과, 전자 부품(4)이 실장되어 접속된 하측 프린트 배선 기판(120)이, 절연층(13)이 되는 프리프레그를 통해 적층되어 일체화된 구성으로 되어 있다. 이와 같은 구성으로 함으로써, 상하 별개로 원하는 구성의 프린트 배선 기판을 제조하고, 각각 도통 확인한 후에 내장해야 할 전자 부품을 실장하여 내장할 수 있다.
전자 부품(4)의 각 전극 단자(4a)와 각 실장용 랜드(7)는 각각, 예를 들어 접속부(땜납부)(41)에 의해 전기적이고 또한 기계적으로 접속되어 있다. 또한, 접속부(41)는, 여기서는 이후에 다른 전자 부품을 실장하여 접속할 때 등에 이용하는 땜납보다도 고융점의 크림 땜납(예를 들어, 융점 200 ℃ 내지 240 ℃ 정도의 땜납)을 이용하고 있다. 그와 같이 함으로써, 이후에 다른 전자 부품을 실장하여 접속 할 때 등에 접속부(41)의 재용융을 회피할 수 있다.
또한, 도1a, 도1b 및 도2에 도시한 바와 같이, 내장된 전자 부품(4)의 상면은 절연층(13)을 구성하는 프리프레그의 함침 수지로부터 침출된 합성 수지에 의해 덮여 있지만, 이에 한정되지 않는다. 도3에 도시한 바와 같이, 절연층(13)은 적어도 전자 부품(4)과 배선층(25)의 접속부(41)를 덮고 있으면 좋다. 그와 같이 함으로써, 적어도 접속부(41)는 보호되어, 전자 부품(4)이 탈락하는 사고도 방지할 수 있다. 결국, 전자 부품(4)은 다층 프린트 배선판(100) 내에 매설되어 있다.
또한, 도1a, 도1b 및 도2에 도시한 바와 같이 절연층(13)이 전자 부품(4)의 상면도 덮도록 구성되어 있어도 좋고, 도3에 도시한 바와 같이 절연층(13)이 전자 부품(4)의 상면까지 피복되어 있지 않아도 좋다. 결국, 전자 부품(4) 중 적어도 접속부(41)의 주위가, 절연층(13)이 되는 프리프레그의 함침 수지에 의해 간극 없이 덮여 있으면 좋다. 그와 같이 함으로써, 전자 부품(4) 및 접속부(41)를 보호할 수 있다.
층간 접속 도체(31 내지 37)는, 여기서는 각각 페이스트형의 도전성 조성물(도전성 페이스트라고도 함)의 스크린 인쇄에 의해 형성되는 대략 원추형의 도전성 범프를 유래로 하는 것이고, 그 제조 공정에 의거하여 축방향(도2의 도시에서 상하의 적층 방향)으로 직경이 변화되고 있다. 그 직경이 큰 측(대경측)은 도전성 범프가 형성된 면(랜드)측인 것을 나타내고, 그 직경이 작은 측(소경측)은 도전성 범프의 머리부가 접촉된 면(랜드)측인 것을 나타내고 있다.
또한, 이 도전성 페이스트는, 예를 들어 페이스트형의 수지 중에 은, 금, 구 리 등의 양호한 도전성을 갖는 금속 미세 입자를 분산시킨 것이다. 도전성 범프를 도전성 페이스트로 형성하는 경우, 예를 들어 비교적 두꺼운 메탈 마스크를 이용한 스크린 인쇄법에 의해, 어스펙트비가 높은 범프를 형성할 수 있다. 도전성 범프의 형성 시의 바닥면의 직경 및 높이는 배선 간격이나 관통하는 프리프레그의 두께를 고려하여 적절하게 정해진다.
층간 절연층을 관통 삽입한 도전성 범프로 이루어지는 층간 접속 도체에 의해 각 배선층 사이를 전기적으로 접속함으로써 관통 구멍, 레이저 비아 홀 등의 구멍을 개방하여 그 내벽을 도금하는 타입의 층간 접속법에 의한 경우에 비해, 도체 패턴의 미세화에 대응할 수 있고, 제조 공정도 간략화할 수 있다는 이점이 있다.
도2에 도시한 바와 같이, 층간 접속 도체(34)는 전자 부품(4)이 실장된 배선층(25)측[하측 프린트 배선 기판(120)측]이 소경이고, 배선층(24)측[상측 프린트 배선 기판(110)측]이 대경으로 되어 있다. 이는, 후술하는 바와 같이, 층간 접속 도체(34)가 되는 도전성 범프가 배선층(24)의 접속 랜드(8) 상에 형성 설치되었기 때문이다. 이와 같이, 층간 접속 도체(34)가 되는 도전성 범프를, 전자 부품(4)을 실장ㆍ접속하지 않는 배선층(24)의 접속 랜드(8) 상에 형성 설치한 것은, 이것이 전자 부품(4)을 실장하는 면과 동일면 상에 형성 설치하는 것보다도 용이하고 또한 효율이 좋기 때문이다. 예를 들어, 전자 부품(4)을 실장하기 위한 크림 땜납과, 도전성 범프를 형성하기 위한 은 페이스트를 동일면에 동시에 스크린 인쇄하고자 하는 경우에는, 특수한 인쇄 장치가 필요해지는 등, 제조하는 데 부담이 증대된다. 또한, 상측 프린트 배선 기판(110) 내의 층간 접속 도체(31 내지 33) 및 하측 프린 트 배선 기판(120) 내의 층간 접속 도체(35 내지 37)에 대해서는 어떠한 측이 대경으로 되어 있어도 좋지만, 보다 미세한 배선 패턴을 형성하는 측(통상은 외층측)이 소경이 되도록 형성하는 것이 바람직하다. 또한, 이들 배선 기판(110, 120) 내의 층간 접속 도체에 대해서는 도전성 범프 대신에, 주지의 관통 구멍 등을 이용하여 구성할 수도 있다. 이들 배선 기판(110, 120) 내에 대해서도 도전성 범프에 의해 층간 접속하는 경우에는, 도2에 도시한 바와 같이 층간 접속 도체를 판 두께 방향으로 포개어 배치할 수 있으므로(소위, stacked via 구조), 고밀도 실장이 가능하다.
상기 설명한 바와 같이, 본 실시 형태에 의한 다층 프린트 배선판(100)은 0402 칩 부품 등의 전자 부품을 내장하고 있으므로, 실장하는 전자 부품을 줄이지 않고 기판을 소형화할 수 있다. 또한, 다층 프린트 배선판(100)의 양 외층면에는 다른 전자 부품을 실장할 수 있으므로, 기판면을 유효하게 활용할 수 있다. 즉, 부품을 매설한 오목부 공간의 상면에는 실장용 단자가 설치되지 않지만, 오목부를 타 넘도록 배치함으로써, 이들 오목부 공간의 상부에도 부품을 실장할 수 있고, 다른 표면 영역에도 부품을 실장할 수 있다. 따라서, 충분히 소형화, 박형화를 도모할 수 있다.
이와 같이, 이 다층 프린트 배선판(100)은 0402 칩 부품 등의 전자 부품(4)이 내장되어 있는 영역(5)과, 다른 부품을 실장하기 위한 오목부인 캐비티(1)의 양쪽을 더불어 갖고 있다. 또한, 이들 오목부 공간의 상부에도, 예를 들어 오목부를 타 넘도록 하여 부품을 실장할 수 있다. 따라서, 실장해야 할 부품의 실장 장소를 기판 내부, 캐비티 내 및 기판 표면과, 적절하게 구분지어 사용함으로써 모듈 기판의 소형화 및 박형화를 실현할 수 있다. 따라서, 예를 들어 소형화, 경량화, 박형화, 고밀도화가 요구되는 휴대용 전자 기기의 센서 모듈이나 카메라 모듈 등에 이용하는 모듈 기판으로서 적합하다.
또한, 본 예에서는, 캐비티(1)의 내측 벽면(1a)은 수지로 코팅되어 있다. 이에 의해, 캐비티(1) 내측벽의 섬유를 고정할 수 있어, 발진을 방지할 수 있다. 즉, 캐비티(1)가 글래스 섬유나 아라미드 수지 등 분진이 생기기 쉬운 재료를 포함하는 절연 기판을 루터 가공, 드릴 가공, 레이저 가공 등으로 절단함으로써 형성된 경우라도, 그 절연 기판에 포함되는 재료에 기인하는 분진이 캐비티 내측 벽면으로부터 캐비티 내부로 혼입되는 것을 방지할 수 있다. 따라서, 캐비티 내에 매립하는 전자 부품이 부품 주위의 분진 등에 민감한 각종 센서 등이라도, 캐비티 내의 분진에 기인하는 오동작을 방지할 수 있다. 또한, 본 예에서는 캐비티(1)의 내측 벽면(1a)이 수지로 코팅되어 있지만, 캐비티(1)의 내측 벽면(1a)은 수지로 코팅되어 있지 않아도 좋다.
또한, 다층 프린트 배선판(100)의 구체적인 치수는 특별히 한정되지 않지만, 본 실시 형태에 따르면, 손쉽게 운반할 수 있는 휴대 기기에 수납되는 모듈 기판으로서 적합한 치수로 할 수 있다.
도4a 내지 도7은 이 다층 프린트 배선판(100)의 제조 방법으로서 가장 적절한 실시 형태의 일 예를 설명하기 위한 개략적인 단면도이다. 도4a 내지 도4c는 내장하는 전자 부품을 실장한 배선 기판을 제작하는 공정을 개략적인 단면으로 도 시하는 도면이고, 도5a 내지 도5d는 부품을 매립하는 공간용 창(관통 구멍)을 형성한 배선 기판을 제작하는 공정을 개략적인 단면으로 도시하는 도면이다. 도6은 도4c에서 얻게 된 배선 기판과, 도5c에서 얻게 된 배선 기판을 적층 배치하는 공정을 개략적인 단면으로 도시하는 도면이다. 도7은 도6에 도시한 것을 적층 프레스한 상태를 개략적인 단면으로 도시하는 도면이다.
도4a 내지 도7에 도시한 바와 같이, 이 제조 방법에서는 내장하는 전자 부품을 상면에 실장한 하측 프린트 배선 기판(120)과, 부품을 매립하는 공간용 창(판 두께 방향으로 관통하는 구멍)을 형성한 상측 프린트 배선 기판(110)을 각각 별개로 제조한다. 그리고, 이들을 소정의 배치로 하여 적층 프레스함으로써, 다층 프린트 배선판(100)을 제조할 수 있다.
또한, 상측 프린트 배선 기판(110)과 하측 프린트 배선 기판(120)은 동일한 재료로 이루어지고, 동일한 폭, 동일한 길이, 동일한 두께의 것을 준비하는 것이 바람직하다. 상측 기판과 하측 기판을 동일한 재료, 동일한 두께로 함으로써 적층 시의 기판의 휨을 방지할 수 있다. 상측 기판과 하측 기판을 동일한 폭, 동일한 길이로 함으로써 일체적인 다층 프린트 배선판으로 할 수 있어, 외층의 실장면을 실질적으로 평탄하게 할 수 있다.
우선, 도4a로부터 순차적으로 상세하게 설명한다. 도4a에 도시한 바와 같이, 내장하는 전자 부품을 실장하는 토대가 되는 하측 프린트 배선 기판으로서, 여기서는 도2의 하측에 부호 120으로 나타낸 것과 동일한 구성의 4층 리지드 배선 기판을 준비하였다. 이와 같은 4층 리지드 배선 기판은 공지의 방법으로 제조할 수 있다. 또한, 하측 프린트 배선 기판(120)의 구성은 필요한 회로, 전자 부품을 매립하는 데에 필요한 두께 및 크기, 모듈 기판으로서 요구되는 두께(얇기) 및 크기, 그 밖의 설계 사항을 고려하여 적절하게 정해진다. 배선층은 몇 층이라도 좋지만, 미리 내층 및 외층에 도체 패턴으로 이루어지는 배선층을 형성하여 층간 접속 도체로 도통해 둔다.
여기서, 도2 및 도4a에 도시한 바와 같이, 다층 프린트 배선판(100)으로서 외층이 되는 측(도면 하측)은 실장용 단자(3)가 되는 도체 패턴 영역을 남기고, 솔더레지스트 등의 보호층(6)으로 피복되어 있다. 캐비티(1) 바닥면으로서 노출되는 영역에 대해서는, 실장용 랜드(2)로서 노출시키는 부분을 제외하고 솔더레지스트 등의 보호층(6)이 형성되어 있다. 이와 같이, 미리 외층의 배선 패턴이나 보호층을 형성해 둠으로써, 상측 프린트 배선 기판(110)과 적층 일체화된 후에 패터닝할 필요가 없어진다.
또한, 상측 프린트 배선 기판(110)과 접속되는 측(도면 상측)에는, 내층이 되는 배선층(25)이, 예를 들어 주지의 포토리소그래피에 의한 패터닝에 의해 형성되어 있다. 이 배선층(25)의 구성은 자유자재이지만, 적어도 캐비티 내에 실장하는 부품을 접속하기 위한 실장용 랜드(2), 내장하는 전자 부품(4)을 실장하기 위한 실장용 랜드(7), 상측 프린트 배선 기판(110)과 접속하기 위한 접속 랜드(9)가 각각 소정의 위치에 형성되어 있다. 또한, 접속 랜드(9)는 상측 프린트 배선 기판(110)측의 접속 단자로서의 도전성 범프(34)[층간 접속 도체(34)]에 대응하는 위치에(각각 다수개) 형성되어 있다.
계속해서, 도4b에 도시한 바와 같이, 실장용 랜드(7) 상에, 예를 들어 스크린 인쇄에 의해 크림 땜납(41A)을 인쇄한다. 크림 땜납(41A)은 스크린 인쇄를 이용하면 용이하게 소정 패턴으로 인쇄할 수 있다. 스크린 인쇄 대신에, 디스펜서를 사용할 수도 있다. 또한, 크림 땜납(41A) 대신에, 도전성 수지를 이용할 수도 있다.
계속해서, 전자 부품(4)을, 크림 땜납(41A)을 통해 실장용 랜드 상에, 예를 들어 마운터에서 적재하고, 또한 그 후 크림 땜납(41A)을, 예를 들어 리플로우 로(爐)에서 리플로우시킨다. 이에 의해, 도4c에 도시한 바와 같이, 접속부(41)를 통해 전자 부품(4)이 배선층(25)의 실장용 랜드(7) 상에 접속된 상태의 하측 프린트 배선 기판(120)을 얻었다.
한편, 상측 프린트 배선 기판(110)으로서, 도5a에 도시한 바와 같은 4층 리지드 배선 기판을 준비했다. 또한, 상측 프린트 배선 기판(110)의 구성은 자유자재로 설계할 수 있지만, 캐비티(1)에 실장하는 부품 및 내장하는 전자 부품(4)을 매립하는 데에 필요한 크기 및 두께가 된다. 미리 내층 및 외층에 원하는 도체 패턴으로 이루어지는 배선층을 형성하여 층간 접속 도체로 도통해 둔다.
도2 및 도5a에 도시한 바와 같이, 다층 프린트 배선판(100)으로서 외층이 되는 측(도면 상측)은 실장용 단자(3)가 되는 도체 패턴 영역을 남기고, 솔더레지스트 등의 보호층(6)으로 피복되어 있다. 또한, 하측 프린트 배선 기판(120)과 접속되는 측(도면 하측)에는 절연층을 통해 하측 프린트 배선 기판(120)과 도통할 수 있도록 소정 위치에 접속 랜드(8)가 형성되고, 솔더레지스트 등의 보호층(6)은 형 성되어 있지 않다. 전자 부품을 매립하는 캐비티(1)가 되는 창(42) 및 부품을 내장하는 공간을 제공하기 위한 창(43)을 형성하는 영역에는, 도체 패턴은 형성되어 있지 않다.
계속해서, 도5b에 도시한 바와 같이, 이 상측 프린트 배선 기판(110)의 하면[하측 프린트 배선 기판(120)과 접속되는 면]의 배선층(24)의 소정 위치[접속 랜드(8)]에, 예를 들어 스크린 인쇄에 의해 대략 원추형의 도전성 범프(34)를 필요 수 통합하여 형성한다. 소정 형상으로 인쇄한 후, 이를 건조시켜 고화시킨다. 고화된 도전성 범프(34)는, 하측 프린트 배선 기판(120)의 접속 랜드(9)와 전기적이고 또한 기계적으로 접속하기 위한 층간 접속 도체(34)이다. 도전성 범프(34)의 바닥면의 직경 및 높이는 배선 간격이나 관통하는 절연층의 두께를 고려하여 적절하게 정해진다. 또한, 도5b에서는 도2의 방향과 맞추어 도시하고 있으므로, 도전성 범프(34)가 아래를 향하고 있지만, 실제로 형성할 때에는 상하 반대의 상태로 형성된다.
계속해서, 도5c에 도시한 바와 같이, 이 상측 프린트 배선 기판(110)의 도전성 범프(34) 형성면[도전성 범프(34) 선단부측의 면]에 미경화(B 스테이지)의 프리프레그(13A)를 적층한다. 그리고, 양측으로부터 판 두께 방향으로 가압하여 도전성 범프(34)의 머리부를 프리프레그(13A)에 관통 삽입하고, 선단부를 프리프레그(13A)로부터 노출시킨다. 구체적으로는, 이 프리프레그(13A)를 접촉시켜 알루미늄박 및 고무 시트를 개재하여, 예를 들어 100 ℃로 유지한 열판 사이에 배치하고, 1 ㎫에서 1분간 정도 가열 가압함으로써, 도전성 범프(34)의 머리부를 이 프리프레 그(13A)에 관통 삽입하고, 도전성 범프(34)의 선단부가 이 프리프레그(13A)로부터 돌출된 상측 프린트 배선 기판(110)을 얻었다. 또한, 노출 시에, 혹은 그 후에 그 도전성 범프(34)의 선단부를 소성 변형시켜 찌그러뜨려도 좋고(도시하지 않음), 찌그러뜨리지 않아도 좋다(도5c). 결국, 도전성 범프(34)의 형상은 적층 방향에 일치하는 축을 갖고 그 축방향으로 직경이 변화되는 형상이다.
그리고, 도5d에 도시한 바와 같이, 전자 부품 실장용 캐비티(1)로 하기 위한 창(42) 및 부품을 내장하는 공간을 제공하기 위한 창(43)을, 원하는 부위에 원하는 크기 및 형상으로 원하는 개수만큼 정리하여 형성한다. 이 창(42) 및 창(43)은 모두 판 두께 방향으로 관통하는 개구부(관통 구멍)이다. 이들 관통 구멍은, 예를 들어 루터 가공, 드릴 가공, 펀칭 가공, 레이저 가공 등 공지의 관통 구멍 형성 방법에 의해 용이하게 형성할 수 있다. 분진이 발생하기 어려운 가공 방법인 것이 바람직하다. 창(42) 및 창(43)을 형성한 후, 예를 들어 집진용 롤, 에어 블로우, 집진기(청소기) 등에 의해 청소하고, 상측 프린트 배선 기판(110)의 창(42 및 43)의 근방에 분진이 없는 상태로 하는 것이 바람직하다. 또한, 미리 프리프레그(13A)의 표면 및 층간 접속 도체(34)의 프리프레그(13A)로부터 노출된 선단부에 박리 가능한 보호막을 부설한 상태(도시하지 않음)에서 창(42) 및 창(43)을 형성하면, 그 가공에 수반하는 분진이 프리프레그(13A) 및 층간 접속 도체(34)의 머리부에 부착되는 것을 방지할 수 있다.
또한, 상기 설명한 바와 같이, 상측 프린트 배선 기판(110)과 프리프레그(13A)를 적층한 후 창(42 및 43)을 개방해도 좋고, 도전성 범프(34)를 인쇄 형성 하기 이전(도5a)의 상측 배선 기판(110)에 창(42) 및 창(43)을 개방하고, 그 후, 도전성 범프(34)를 인쇄 형성하고, 창(42) 및 창(43)을 개방한 프리프레그(13A)를 적층하고, 도전성 범프(34)를 관통시켜 그 선단부를 노출시켜도 좋다. 결국, 도5d에 도시한 바와 같이 도전성 범프(34)의 머리부(선단부측)가 프리프레그(13A)로부터 노출되고, 창(42 및 43)이 형성된 상태의 상측 프린트 배선 기판(110)을 준비한다.
또한, 상측 프린트 배선 기판(110)의 창(42) 및 창(43)을 형성한 후, 도전성 범프(34)를 스크린 인쇄로 형성하는 경우, 스크린 인쇄의 스크린이 상측 프린트 배선 기판(110)의 창(42) 및 창(43)에서 휘어, 인쇄를 하는 경우에 문제가 생긴다. 그 문제를 해소하기 위해, 창(42) 및 창(43)을 지그(도시하지 않음)로 매립하여 표면을 평활하게 한 후, 도전성 범프(34)를 스크린 인쇄하면 좋다.
여기서, 프리프레그(13A)는, 예를 들어 글래스 섬유, 아라미드 섬유 등의 유기 섬유의 부직포, 종이 등의 기재에 전기 절연성 및 열융착성을 갖는 미경화(B 스테이지)의 합성 수지를 함침시킨 필름형의 시트이다. 프리프레그(13A)로서는, 논플로우 타입(성형 가공 온도에 있어서 함침 수지가 거의 유동하지 않는 타입)의 글래스 에폭시계의 프리프레그를 이용할 수도 있지만, 플로우 타입(성형 가공 온도에 있어서 함침 수지가 유동하는 타입)으로 한 것을 이용하는 것이 바람직하다. 프리프레그(13A)로서, 플로우 타입의 것을 이용함으로써, 그 함침 수지에 의해 내장하는 전자 부품(4) 주위의 공간을 충분히 매립할 수 있다.
다음에, 도6에 도시한 바와 같이 충분한 크기의 평판의 압박판(61) 상에 도 4c에서 얻은 하측 프린트 배선 기판(120)을, 전자 부품(4)을 실장한 면을 위로 하여 적재한다. 또한, 도5c에서 얻은 상측 프린트 배선 기판(110)을, 창(43)이 전자 부품(4)과 끼워 맞추어지도록, 또한 선단부가 이 프리프레그(13A)로부터 돌출된 도전성 범프(34)와 하측 프린트 배선 기판(120)의 접속 랜드(9)가 대향하도록 위치 맞춤하여 적층 배치한다. 또한, 제1 압박판(62)을 적층 배치한다. 이 제1 압박판(62)은 캐비티(1)가 되는 창(42)에 대응하는 위치에 창이 개방되고, 부품을 내장하는 공간(5)이 되는 창(43)에 대응하는 위치에는 창이 개방되어 있지 않은 판이다. 또한, 상하에 이형 필름(52)을 적층한 저융점의 수지 필름으로 이루어지는 컨포멀재(51)를 적층 배치한다. 최상층에 창이 개방되어 있지 않은 평판의 압박판(63)을 적층 배치한다.
여기서, 컨포멀재(51)는 프리프레그(13A)에 함침된 수지가 주로 전자 부품(4) 주위의 공간[개구부(43)]으로 유입되어 그 공간을 매립하도록 창(42)의 공간으로 유입되는 수지의 유량을 제어하기 위한 것이다. 그것과 함께, 컨포멀재(51)는 프리프레그(13A)에 함침된 수지가 창(42)의 내측 벽면의 형상을 따라서 유동함으로써 캐비티(1)의 내측에 수지의 유로를 형성하여 수지의 유량을 제어하기 위한 것이기도 하다. 컨포멀재(51)로서는, 프리프레그(13A)의 유리 전이 온도보다 융점이 낮은 수지, 예를 들어 융점이 90 ℃ 정도인 저융점 폴리에틸렌으로 이루어지는 필름을 이용할 수 있다.
압박판(61, 62, 63)으로서는, 치수나 변형이 적은 금속판 혹은 내열성 수지판, 예를 들어 스테인리스판, 놋쇠판, 폴리이미드 수지판(시트), 폴리테트라플로로 에틸렌 수지판(시트) 등을 사용할 수 있다.
이때, 압박판(62)에 형성하는 창(판 두께 방향으로 관통하는 관통 구멍)은, 도6에 도시한 바와 같이 상측 프린트 배선 기판(110)에 형성한 창(42)보다도 약간 작게 해 두는 것이 바람직하다. 예를 들어, 이 압박판(62)으로 개방되는 창은 상측 프린트 배선 기판(110)으로 개방된 창(관통 구멍)(42)보다도 작게 형성되고, 창끼리를 서로 중합하였을 때에, 압박판(62)의 창과 상측 프린트 배선 기판(110)의 창(42)의 각 모서리부의 차가 캐비티 내측 벽면(1a)의 코팅 두께보다도 약간 크게 하는 것이 바람직하다. 그와 같이 함으로써, 캐비티 내측 벽면(1a)을 따라서 적절한 두께로 코팅할 수 있는 동시에 수지의 캐비티 내벽 상부 단부면의 위치를 대비할 수 있다.
그리고, 이 컨포멀재(51)의 융점 이상이고 또한 프리프레그(13A)의 함침 수지가 가소 상태가 되는 온도 미만의 온도, 예를 들어 95±5 ℃로 유지한 열판에 배치하고, 예를 들어 2 ㎫에서 수십분간 정도 가열 가압한다. 그러면, 컨포멀재(51)가 유동성을 얻고, 자중에 의해 압박판(62)으로 개방된 창을 통해 하측에 적층된 이형 필름(52)과 함께 낙하하고, 도7에 도시한 바와 같이 대강 캐비티(1)[창(42)과 캐비티(1) 바닥면을 구성하는 하측 프린트 배선 기판(120)의 상면으로 형성되는 오목부]의 내측의 형상에 따른 형상으로 변형된다. 이 변형에 의해, 프리프레그(13A)의 함침 수지의 유로가 제어되게 된다.
이때, 도6 및 도7에 도시한 바와 같이, 압박판(62)의 창과 상측 프린트 배선 기판(110)의 창(42)의 각 모서리부의 차를 약간 마련하고 있으므로, 캐비티(1)의 내측 벽면을 따라서 컨포멀재(51) 사이에 간극이 생긴다. 이 간극이 캐비티(1)의 내측 벽면을 코팅하는 수지의 유로가 된다. 한편, 실장된 부품(4)에 대응하여 형성된 영역(5)[창(43)]에 대응하는 위치에는 압박판(62)에서 창이 개방되어 있지 않으므로 컨포멀재(51)가 낙하하지 않는다. 따라서, 이 공간도 프리프레그(13A)의 함침 수지의 유로가 된다.
그 후, 온도를 더 올려서 가열 가압한다. 그러면, 도7에 도시한 바와 같이 프리프레그(13A)로부터 돌출된 도전성 범프(34)의 선단부가 대향하는 하측 프린트 배선 기판(120)의 접속 랜드(8)에 접촉하여 그 선단부가 원뿔대형으로 소성 변형되고, 상측 프린트 배선 기판(110)의 접속 랜드(7)와 하측 프린트 배선 기판(120)의 접속 랜드(8)를 직접 접속하는 층간 접속 도체(34)가 되어, 도통할 수 있는 상태가 되는 동시에, 전체가 일체화된다.
전체가 일체화되는 동시에, 프리프레그(13A)의 함침 수지가 유동성을 얻고, 상측 프린트 배선 기판(110)의 절연층(11)과 하측 프린트 배선 기판(120)의 절연층(12)의 간극 및 전자 부품(4) 주위의 공간[영역(5)]이 매립된다. 그것과 동시에, 캐비티(1)의 내측 벽면을 따라서 변형된 컨포멀재(51)와의 간극으로 침출되고, 캐비티(1)의 내측 벽면이 이 수지에 의해 코팅된다. 또한, 압박판(62)의 창과 상측 프린트 배선 기판(110)의 창(42)의 각 모서리부의 차를 마련하지 않은 경우에는, 캐비티(1)의 내측 벽면은 함침 수지에 의해 코팅되지 않는다. 그 경우에도 실장된 전자 부품(4) 주위의 공간은 함침 수지에 의해 매립된다.
그리고, 프리프레그(13A)를 경화시킨 후, 냉각한 후, 압박판(61, 63), 변형 된 컨포멀재(51), 그 양면에 적층된 이형 필름(52) 및 창을 개방한 압박판(62)을 박리하여 도1a, 도1b 및 도2에 도시하는 다층 프린트 배선판(100)을 얻었다.
도1a, 도1b 및 도2에 도시하는 다층 프린트 배선판(100)은 이상과 같이 하여 제조된다. 도3에 도시하는 다층 프린트 배선판(100)도 동일한 방법으로 얻을 수 있다.
또한, 본 발명에 있어서, 전자 부품을 매립하는 캐비티를 형성하는 방법, 기판 내에 전자 부품을 실장하여 내장하는 방법, 캐비티 내측 벽면을 코팅하는 방법 등은 상기 방법으로 한정되지 않는다. 예를 들어, 캐비티(1)나 부품을 내장하는 영역(5)은 미리 8층 프린트 배선판을 제조한 후, 그 상층부를 스폿 페이싱 가공함으로써 형성하는 것은 가능하다. 그리고, 영역(5)의 내부에 전자 부품(4)을 실장한 후에 별도 밀봉 수지를 이용하여 전자 부품(4) 주위의 공간을 밀봉하여 전자 부품(4)을 내장하는 것도 가능하다. 또한, 캐비티(1) 형성 후에 별도 코팅 수지를 도포함으로써 캐비티(1)의 내측 벽면을 코팅하는 것도 가능하다.
그러나, 상기와 같이 창을 개방한 상측 프린트 배선 기판과 부품을 실장한 하측 프린트 배선 기판을 프리프레그를 통해 적층 프레스하는 것은 아니고, 상층부를 스폿 페이싱 가공함으로써 부품을 매립하기 위한 오목부를 형성하는 경우에는, 형성된 배선부를 손상시키지 않도록 배려할 필요가 있으므로 곤란을 수반한다. 또한, 캐비티 형성 후에 별도 코팅 수지를 도포함으로써 내측 벽면을 코딩하는 경우에는, 수직인 내벽면을 따라서 균일하게 수지를 도포하는 것이 곤란한 것 외에, 별도 공정이 필요해진다. 또한, 스폿 페이싱 가공으로 형성한 오목부에 소형 부품을 실장하는 데에도 곤란을 수반한다.
상기 실시 형태에서 설명한 다층 프린트 배선판의 제조 방법에 따르면, 이들 곤란은 회피된다. 또한, 전자 부품 실장용 캐비티와, 전자 부품을 내장한 공간을 상하의 배선 기판의 적층과 동시에 완성할 수 있다. 따라서, 상기 실시 형태에서 설명한 다층 프린트 배선판의 제조 방법은 전자 부품 실장용 캐비티와, 전자 부품을 내장한 공간을 겸비한 다층 프린트 배선판을 제조하는 방법으로서 최적이다.
또한, 도2에 도시하는 층간 접속 도체(31 내지 37)가 되는 도전성 범프로서는, 예를 들어 은, 금, 구리 등의 양호한 도전성을 갖는 금속 분말, 이들의 합금 분말 혹은 복합(혼합) 금속 분말과, 예를 들어 폴리카보네이트 수지, 폴리술폰 수지, 폴리에스테르 수지, 페녹시 수지, 페놀 수지, 폴리이미드 수지 등의 바인더 성분을 혼합하여 조제된 페이스트형의 도전성 조성물(도전성 페이스트), 혹은 도전성 금속 등으로 구성할 수 있다. 도전성 범프를 도전성 조성물로 형성하는 경우, 예를 들어 비교적 두꺼운 메탈 마스크를 이용한 인쇄법에 의해 어스펙트비가 높은 범프를 형성할 수 있다.
도전성 금속으로 도전성 범프를 형성하는 수단으로서는, (a) 어느 정도 형상 혹은 치수가 일정한 미소 금속 덩어리를, 점착제층을 미리 설치해 둔 도전성 금속층면에 살포하고, 선택적으로 고착시키는 것(이때 마스크를 배치하여 행해도 좋음), (b) 전해 동박면에 도금 레지스트를 인쇄ㆍ패터닝하여 구리, 주석, 금, 은, 땜납 등을 도금하여 선택적으로 미소한 금속 기둥(범프)을 형성하는 것, (c) 도전성 금속층면에 땜납 레지스트의 도포ㆍ패터닝하고, 납땜으로 침지하여 선택적으로 미 소한 금속 기둥(범프)을 형성하는 것, (d) 금속판의 일부를 레지스트로 피복하고, 에칭하여 미소한 금속 범프를 형성하는 것 등을 들 수 있다. 여기서, 도전성 범프에 상당하는 미소 금속 덩어리 내지 미소한 금속 기둥은 이종(異種) 금속을 조합하여 이루어지는 다층 구조, 다층 셀 구조라도 좋다. 예를 들어, 구리를 코어로 하여 표면을 금이나 은의 층으로 피복하여 내산화성을 부여하거나, 구리를 코어로 하여 표면을 땜납층 피복하여 땜납 접합성을 갖게 해도 좋다. 한, 본 발명에 있어서, 도전성 범프를 도전성 조성물로 형성하는 경우에는, 도금법 등의 수단으로 행하는 경우에 비해, 공정 등을 더 간략화할 수 있으므로, 저비용화의 점에서 유효하다.
본 실시 형태에서는 부품을 실장한 면[배선층(25)의 상면]과는 별도의 면[배선층(24)의 가면]에 층간 접속 도체(34)[상측 프린트 배선 기판(110)과 하측 프린트 배선 기판(120)의 접속 단자이기도 함]가 되는 도전성 범프(34)를 형성하였다. 본 실시 형태와 반대로 하측 프린트 배선 기판(120)측에 도전성 범프(34)를 형성하여 적층 일체화할 수도 있지만, 상기 이유에 의해, 도전성 범프(34)를 상측 프린트 배선 기판(110)측에 형성한 쪽이 바람직하다.
[기타]
도8 내지 도10은 상기 실시 형태에서 얻게 된 다층 프린트 배선판(100)의 캐비티(1) 내에 전자 부품을 실장한 형태의 예를 개략적으로 도시하는 단면도이다.
도8에 나타내는 예에서는, 한쪽의 주면에 복수의 전극 단자(71a)를 구비한 전자 부품(71)이, 전극 단자(71a)면을 캐비티(1) 개구부측을 향한 상태로, 캐비 티(1) 내부에 적재되어 있다. 그 각 전극 단자(71a)는 캐비티(1) 바닥면에 설치된 각 실장용 단자(2)와, 본딩 와이어(81)에 의해 각각 접속되어 있다. 전자 부품(71)은 캐비티(1) 내에 매설되어 있지만, 수지로 매립되어 있지는 않다. 본 발명의 다층 프린트 배선판은 이와 같은 구성으로 전자 부품(71)을 캐비티(1) 내에 실장하기 위한 것이라도 좋다. 또한, 도8에서는 부품(71)이 전자 부품(4)보다도 작게 도시되어 있지만, 이는 어디까지나 개략적인 도시이고, 실제로는, 부품(71)은 내장된 전자 부품(4)보다도 크고, 또한 두꺼운 것이라도 상관없다.
도9에 나타내는 예에서는, 한쪽의 주면에 복수의 전극 단자(71a)를 구비한 전자 부품(71)이, 전극 단자(71a)면을 캐비티(1) 개구부측을 향한 상태로, 캐비티(1) 내부에 적재되어 있다. 각 전극 단자(71a)는 외층면의 캐비티 측벽 근방에 설치된 각 실장용 단자(3)와, 본딩 와이어(81)에 의해 각각 접속되어 있다. 본 발명의 다층 프린트 배선판은 이와 같은 구성으로 전자 부품(71)을 캐비티(1) 내에 실장하기 위한 것이라도 좋다. 즉, 전자 부품(71)의 각 전극 단자(71a)와 접속되는 실장용 단자는 캐비티(1) 바닥면에 설치되어 있지 않아도 좋다.
도10에 나타내는 예에서는, 한쪽의 주면에 복수의 전극 단자(71a)를 구비한 전자 부품(71)이, 전극 단자(71a)면을 캐비티(1) 바닥면측을 향한 상태로, 캐비티(1) 내부에 적재되고, 캐비티(1) 바닥면에 설치된 실장용 단자(2)와 플립 칩 접속되어 있다. 그 상부에는 캐비티(1)의 개구부를 막도록 다른 전자 부품(72)이 탑재되고, 그 각 전극 단자(72a)는 상측 프린트 배선 기판(110)의 최외층에 설치된 각 실장용 단자(3)와, 본딩 와이어(81)에 의해 각각 접속되어 있다. 한편, 전자 부품(4)이 매설된 영역(5)의 상부에도 그 영역(5)을 막도록 다른 전자 부품(73)이 탑재되고, 그 각 전극 단자(73a)는 상측 프린트 배선 기판(110)의 최외층에 설치된 각 실장용 단자(3)와, 본딩 와이어(81)에 의해 각각 접속되어 있다. 본 발명의 다층 프린트 배선판은 이와 같은 구성으로 전자 부품을 접속하는 것이라도 좋다.
캐비티(1) 내에 실장되는 전자 부품이나, 전자 부품(4)을 내장한 영역(5)의 상부에 실장되는 전자 부품의 접속 방법은 이들로 한정되지 않고, 다양한 형태를 채용할 수 있다. 또한, 캐비티(1)의 사이즈나 형상, 전자 부품(4)을 내장한 영역(5)의 형상 및 개수도, 상기의 것으로 한정되지 않고, 다양한 형태를 채용할 수 있다. 예를 들어, 도1a, 도1b 및 도2에서는 캐비티(1)가 1개이고, 전자 부품(4)이 내장된 영역(5)이 2개이지만, 각각 다층 프린트 배선판(100)으로서 허용되는 평면 사이즈의 범위 내에서 더 많은 개수를 배치할 수 있다. 또한, 캐비티(1) 내에 실장되는 전자 부품이나, 영역(5)에 내장된 전자 부품(4)이 복수 있는 경우라도, 이들은 동일 종류의 전자 부품일 필요는 없고, 그 종류나 사이즈 등은 다양한 것이라도 좋다.
상기 설명한 바와 같이, 다양한 형태를 채용할 수 있지만, 어떠한 경우라도 본 실시 형태에 의한 다층 프린트 배선판(100)은 전자 부품을 그 내부에 매립하는 개구부를 갖는 캐비티(1)와, 전자 부품(4)이 내장된 영역(5)을 각각 적어도 1개씩 갖고 있다. 그리고, 외층면에는 각각 원하는 전자 부품을 실장할 수 있는 실장용 단자(3)를 구비하고 있다. 따라서, 예를 들어, 낙하하기 쉬운 소형 칩 부품은 내장하고, 발열성의 부품, 두께가 있는 부품, 또는 와이어 접속이 필요한 부품 등은 캐비티(1) 내에 실장하고, 그 밖의 대형의 부품은 표면에 실장하도록 전자 부품에 맞추어 실장 장소를 적절하게 선택할 수 있다. 따라서, 실장하는 부품을 선택하지 않고 부품의 실장 장소를 제공할 수 있어, 기판을 충분히 소형화이고 또한 박형화할 수 있다.
그리고, 영역(5) 내에 내장된 전자 부품(4) 중 적어도 접속부(41) 주위의 공간은 프리프레그의 함침 수지로부터 침출된 수지에 의해 상측 프린트 배선 기판(110)과 하측 프린트 배선 기판(120) 사이에 개재하는 절연층(13)과 일체로 매립되어 있다. 따라서, 별도의 밀봉 수지를 필요로 하지 않고, 부품을 내장하여 보호할 수 있다.
이상, 본 발명의 실시 형태를, 도면을 참조하여 설명하였지만, 본 발명은 도시한 것으로 한정되지 않고, 그 취지를 일탈하지 않는 범위에서 다양하게 변형할 수 있다.
도1a는 본 발명의 실시 형태에 관한 다층 프린트 배선판의 구성의 일 예를 개략적으로 도시하는 상면도.
도1b는 본 발명의 실시 형태에 관한 다층 프린트 배선판의 구성의 일 예를 개략적으로 도시하는 바닥면도.
도2는 도1의 A-A선을 따르는 개략적 단면도.
도3은 도2에 도시하는 다층 프린트 배선판의 변형예를 나타내는 개략적 단면도.
도4a 내지 도4c는 본 발명의 실시 형태에 관한 다층 프린트 배선판의 제조 방법을 설명하기 위한 개략적 단면도.
도5a, 도5d는 본 발명의 실시 형태에 관한 다층 프린트 배선판의 제조 방법을 설명하기 위한 개략적 단면도.
도6은 본 발명의 실시 형태에 관한 다층 프린트 배선판의 제조 방법을 설명하기 위한 개략적 단면도.
도7은 본 발명의 실시 형태에 관한 다층 프린트 배선판의 제조 방법을 설명하기 위한 개략적 단면도.
도8은 본 발명에 관한 다층 프린트 배선판의 캐비티 내에 전자 부품을 실장한 예를 나타내는 도면.
도9는 본 발명에 관한 다층 프린트 배선판의 캐비티 내에 전자 부품을 실장한 예를 나타내는 도면.
도10은 본 발명에 관한 다층 프린트 배선판의 캐비티 내에 전자 부품을 실장한 예를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 캐비티
2 : 실장용 랜드
3 : 실장용 전자
4 : 전자 부품
6 : 보호층
100 : 다층 프린트 배선 기판
110 : 상측 프린트 배선 기판
120 : 하측 프린트 배선 기판
Claims (11)
- 전자 부품 실장용 캐비티와, 상기 캐비티와 이격된 위치에 설치되고 전자 부품이 내장된 영역을 구비하는 것을 특징으로 하는 다층 프린트 배선판.
- 제1항에 있어서, 상기 내장된 전자 부품은 상기 캐비티의 바닥면과 동일 평면에 형성된 배선층 상에 실장되어 접속되어 있는 것을 특징으로 하는 다층 프린트 배선판.
- 제1항에 있어서, 상기 전자 부품이 내장된 상기 영역 중 적어도 일부는, 상기 다층 프린트 배선판을 구성하는 프리프레그의 함침 수지로부터 침출된 수지에 의해 매립되어 있는 것을 특징으로 하는 다층 프린트 배선판.
- 제1항에 있어서, 상기 캐비티의 내벽 측면은 상기 다층 프린트 배선판을 구성하는 프리프레그의 함침 수지로부터 침출된 수지에 의해 코팅되어 있는 것을 특징으로 하는 다층 프린트 배선판.
- 제1항에 있어서, 상면에 전자 부품이 실장되어 접속된 제1 프린트 배선 기판과, 전자 부품 실장용 캐비티가 되는 판 두께 방향으로 관통하는 제1 창과 상기 접속된 전자 부품의 위치에 대응하여 판 두께 방향으로 관통하는 제2 창을 형성한 제 2 프린트 배선 기판을, 프리프레그를 통해 적층 일체화한 것을 특징으로 하는 다층 프린트 배선판.
- 제5항에 있어서, 상기 프리프레그를 관통하여 상기 제1 프린트 배선 기판과 상기 제2 프린트 배선 기판의 대향하는 배선 패턴 사이에 끼워져 설치되고, 적층 방향에 일치하는 축을 갖고, 상기 전자 부품이 실장된 제1 프린트 배선 기판의 면측이 상기 제2 프린트 배선 기판의 면측보다도 소경이 되도록 직경이 변화되어 있는 형상인 층간 접속 도체를 더 구비하는 것을 특징으로 하는 다층 프린트 배선판.
- 제5항에 있어서, 상기 제1 프린트 배선 기판과 상기 제2 프린트 배선 기판은 실질적으로 동일한 두께인 것을 특징으로 하는 다층 프린트 배선판.
- 하측이 되는 제1 프린트 배선 기판의 상면에 내장해야 할 전자 부품을 실장하여 접속하는 공정과, 상측이 되는 제2 프린트 배선 기판의 상기 제1 프린트 배선 기판과 접속되는 측의 면에 층간 접속 도체가 되는 도전성 범프를 형성하고, 프리프레그를 적층하여 상기 도전성 범프의 선단부를 상기 프리프레그로부터 노출시키고, 전자 부품 실장용 캐비티가 되는 제1 창과, 내장해야 할 전자 부품의 위치에 대응한 제2 창을 형성하는 공정과, 상기 내장해야 할 전자 부품이 실장되어 접속된 제1 프린트 배선 기판 상에 상기 도전성 범프 형성면을 아래로 한 제2 프린트 배선 기판을 적층하여 가압 가열하고, 전기적이고 또한 기계적으로 일체화하는 공정을 갖는 것을 특징으로 하는 다층 프린트 배선판의 제조 방법.
- 제8항에 있어서, 상기 제1 프린트 배선 기판과 상기 제2 프린트 배선 기판을 적층하여 가열 가압할 때, 상측에 적층 배치된 제2 프린트 배선 기판 상에, 상기 제1 창에 대응하는 창이 형성되고 제2 창에 대응하는 창이 형성되어 있지 않은 제1 압축판을 상기 창끼리가 중합하도록 위치 맞춤하여 적층하고, 또한 이형 필름을 개재하여 컨포멀재 및 제2 압박판을 순차적으로 적층하여 가압 가열하는 것을 특징으로 하는 다층 프린트 배선판의 제조 방법.
- 제8항에 있어서, 상기 전자 부품 주위의 공간을 매립하는 프리프레그의 양을 조절하기 위한 압박판을 구비하는 것을 특징으로 하는 다층 프린트 배선판의 제조 방법.
- 제8항에 있어서, 상기 제1 프린트 배선 기판과 상기 제2 프린트 배선 기판은 동일한 두께의 리지드 배선 기판인 것을 특징으로 하는 다층 프린트 배선판의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2006-00205641 | 2006-07-28 | ||
JP2006205641A JP5082321B2 (ja) | 2006-07-28 | 2006-07-28 | 多層プリント配線板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080011106A true KR20080011106A (ko) | 2008-01-31 |
KR101497689B1 KR101497689B1 (ko) | 2015-03-02 |
Family
ID=39023369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070075458A KR101497689B1 (ko) | 2006-07-28 | 2007-07-27 | 다층 프린트 배선판 및 그 제조 방법 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8400776B2 (ko) |
JP (1) | JP5082321B2 (ko) |
KR (1) | KR101497689B1 (ko) |
CN (1) | CN101115353B (ko) |
TW (1) | TWI501714B (ko) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8872041B2 (en) | 2010-07-30 | 2014-10-28 | Samsung Electronics Co., Ltd. | Multilayer laminate package and method of manufacturing the same |
KR101538544B1 (ko) * | 2013-08-23 | 2015-07-22 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스용 서브스트레이트, 그 제조 방법 및 상기 서브스트레이트를 포함하는 반도체 디바이스 패키지 |
KR20160016215A (ko) * | 2014-08-04 | 2016-02-15 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR20160086181A (ko) * | 2015-01-09 | 2016-07-19 | 삼성전기주식회사 | 인쇄회로기판, 패키지 및 그 제조방법 |
US9741686B2 (en) | 2014-03-28 | 2017-08-22 | Intel Corporation | Electronic package and method of connecting a first die to a second die to form an electronic package |
CN113692112A (zh) * | 2021-08-30 | 2021-11-23 | 维沃移动通信有限公司 | 电路板和电路板的制作方法 |
US11470721B2 (en) * | 2018-12-10 | 2022-10-11 | Lg Innotek Co., Ltd. | Printed circuit board |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5326269B2 (ja) * | 2006-12-18 | 2013-10-30 | 大日本印刷株式会社 | 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法 |
US8432485B1 (en) * | 2007-12-19 | 2013-04-30 | Logitech Europe S.A. | Optimized designs for embedding webcam modules with superior image quality in electronics displays |
JP2009218553A (ja) * | 2008-02-12 | 2009-09-24 | Panasonic Corp | プレスシートおよびこれを用いた立体プリント配線板の製造方法 |
JP5388676B2 (ja) * | 2008-12-24 | 2014-01-15 | イビデン株式会社 | 電子部品内蔵配線板 |
TWI418272B (zh) * | 2009-08-25 | 2013-12-01 | Samsung Electro Mech | 處理核心基板之空腔的方法 |
US20110147069A1 (en) * | 2009-12-18 | 2011-06-23 | International Business Machines Corporation | Multi-tiered Circuit Board and Method of Manufacture |
JP2011138868A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Spark Plug Co Ltd | 多層配線基板 |
WO2012053728A1 (en) * | 2010-10-20 | 2012-04-26 | Lg Innotek Co., Ltd. | Printed circuit board and method for manufacturing the same |
JP5858630B2 (ja) * | 2011-03-14 | 2016-02-10 | 日本碍子株式会社 | インダクタ内蔵基板及び当該基板を含んでなる電気回路 |
US9258897B2 (en) | 2011-07-22 | 2016-02-09 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP5951967B2 (ja) * | 2011-11-22 | 2016-07-13 | 日本碍子株式会社 | 大容量モジュールの周辺回路用の回路基板および当該回路基板を用いる周辺回路を含む大容量モジュール |
US8766104B2 (en) * | 2012-01-18 | 2014-07-01 | Covidien Lp | Printed circuit boards including strip-line circuitry and methods of manufacturing same |
US9277645B2 (en) | 2012-01-18 | 2016-03-01 | Covidien Lp | Method of manufacturing a printed circuit board |
US8946562B2 (en) * | 2012-01-18 | 2015-02-03 | Covidien Lp | Printed circuit boards including strip-line circuitry and methods of manufacturing same |
WO2013187117A1 (ja) * | 2012-06-14 | 2013-12-19 | 株式会社村田製作所 | 高周波モジュール |
DE102012107668A1 (de) * | 2012-08-21 | 2014-03-20 | Epcos Ag | Bauelementanordnung |
KR101976602B1 (ko) * | 2012-12-26 | 2019-05-10 | 엘지이노텍 주식회사 | 인쇄회로 기판 및 그 제조 방법 |
CN203072246U (zh) * | 2012-12-31 | 2013-07-17 | 奥特斯(中国)有限公司 | 用于生产印制电路板的半成品 |
JP6041731B2 (ja) * | 2013-03-27 | 2016-12-14 | 新光電気工業株式会社 | インターポーザ、及び電子部品パッケージ |
JP6160308B2 (ja) * | 2013-07-02 | 2017-07-12 | 富士通株式会社 | 積層基板 |
KR20150009826A (ko) * | 2013-07-17 | 2015-01-27 | 삼성전자주식회사 | 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지 |
KR20150026053A (ko) * | 2013-08-30 | 2015-03-11 | 삼성전자주식회사 | 수동 소자를 구비한 반도체 패키지 및 그 제조방법 |
WO2015077808A1 (de) | 2013-11-27 | 2015-06-04 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Leiterplattenstruktur |
AT515101B1 (de) | 2013-12-12 | 2015-06-15 | Austria Tech & System Tech | Verfahren zum Einbetten einer Komponente in eine Leiterplatte |
JP2015138957A (ja) * | 2014-01-24 | 2015-07-30 | クローバー電子工業株式会社 | 多層プリント配線基板の製造方法 |
US11523520B2 (en) | 2014-02-27 | 2022-12-06 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Method for making contact with a component embedded in a printed circuit board |
AT515447B1 (de) | 2014-02-27 | 2019-10-15 | At & S Austria Tech & Systemtechnik Ag | Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte |
WO2015145728A1 (ja) * | 2014-03-28 | 2015-10-01 | 富士機械製造株式会社 | キャビティ付き多層配線基板の部品実装方法 |
KR102194721B1 (ko) * | 2014-09-16 | 2020-12-23 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
JP2016207940A (ja) * | 2015-04-27 | 2016-12-08 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
KR102473416B1 (ko) * | 2015-06-18 | 2022-12-02 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
KR102340053B1 (ko) * | 2015-06-18 | 2021-12-16 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
JP6562076B2 (ja) * | 2015-07-13 | 2019-08-21 | 株式会社村田製作所 | 樹脂基板、部品搭載樹脂基板およびその製造方法 |
JP2017050313A (ja) * | 2015-08-31 | 2017-03-09 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
US11272619B2 (en) * | 2016-09-02 | 2022-03-08 | Intel Corporation | Apparatus with embedded fine line space in a cavity, and a method for forming the same |
US10541474B2 (en) | 2016-09-06 | 2020-01-21 | Skyworks Solutions, Inc. | Antenna for radio-frequency electronics |
US9997442B1 (en) * | 2016-12-14 | 2018-06-12 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and method of manufacturing the same |
US10986739B2 (en) | 2017-05-05 | 2021-04-20 | Skyworks Solutions, Inc. | Method of making printed circuit board structure including a closed cavity |
US10700424B2 (en) | 2017-05-05 | 2020-06-30 | Skyworks Solutions, Inc. | Printed circuit board structure including a closed cavity |
FR3069127B1 (fr) * | 2017-07-13 | 2019-07-26 | Safran Electronics & Defense | Carte electronique comprenant des cms brases sur des plages de brasage enterrees |
CN109587974A (zh) * | 2017-09-28 | 2019-04-05 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性电路板及该柔性电路板的制造方法 |
CN108770236A (zh) * | 2018-05-23 | 2018-11-06 | 高德(无锡)电子有限公司 | 一种co2镭射钻孔代替机械盲捞软硬结合板的加工工艺 |
TWI680706B (zh) * | 2018-10-01 | 2019-12-21 | 健鼎科技股份有限公司 | 電路板及其製造方法 |
KR102679995B1 (ko) | 2018-11-13 | 2024-07-02 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 패키지 구조물 |
CN216531888U (zh) * | 2019-02-05 | 2022-05-13 | 株式会社村田制作所 | 树脂多层基板 |
CN216849940U (zh) * | 2019-07-09 | 2022-06-28 | 株式会社村田制作所 | 电路基板 |
CN110461084A (zh) * | 2019-07-19 | 2019-11-15 | 恩达电路(深圳)有限公司 | 厚铜金属基板压铜块方法 |
US10804205B1 (en) | 2019-08-22 | 2020-10-13 | Bridge Semiconductor Corp. | Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same |
JP7435306B2 (ja) * | 2020-06-25 | 2024-02-21 | Tdk株式会社 | キャビティを有する回路基板及びその製造方法 |
KR20220033234A (ko) * | 2020-09-09 | 2022-03-16 | 삼성전기주식회사 | 인쇄회로기판 및 전자부품 내장기판 |
KR20220058187A (ko) * | 2020-10-30 | 2022-05-09 | 삼성전기주식회사 | 인쇄회로기판 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4729061A (en) * | 1985-04-29 | 1988-03-01 | Advanced Micro Devices, Inc. | Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom |
FR2599893B1 (fr) * | 1986-05-23 | 1996-08-02 | Ricoh Kk | Procede de montage d'un module electronique sur un substrat et carte a circuit integre |
US4737208A (en) * | 1986-09-29 | 1988-04-12 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of fabricating multilayer structures with nonplanar surfaces |
US5111278A (en) * | 1991-03-27 | 1992-05-05 | Eichelberger Charles W | Three-dimensional multichip module systems |
US5422513A (en) * | 1992-10-16 | 1995-06-06 | Martin Marietta Corporation | Integrated circuit chip placement in a high density interconnect structure |
US5306670A (en) * | 1993-02-09 | 1994-04-26 | Texas Instruments Incorporated | Multi-chip integrated circuit module and method for fabrication thereof |
JPH098175A (ja) * | 1995-06-14 | 1997-01-10 | Fuji Kiko Denshi Kk | 多層プリント基板のボンディング用棚形成方法 |
CN101232776B (zh) * | 1999-09-02 | 2011-04-20 | 揖斐电株式会社 | 印刷布线板 |
TW511409B (en) * | 2000-05-16 | 2002-11-21 | Hitachi Aic Inc | Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof |
JP4322402B2 (ja) | 2000-06-22 | 2009-09-02 | 大日本印刷株式会社 | プリント配線基板及びその製造方法 |
US6555906B2 (en) * | 2000-12-15 | 2003-04-29 | Intel Corporation | Microelectronic package having a bumpless laminated interconnection layer |
US6586276B2 (en) * | 2001-07-11 | 2003-07-01 | Intel Corporation | Method for fabricating a microelectronic device using wafer-level adhesion layer deposition |
US6528351B1 (en) * | 2001-09-24 | 2003-03-04 | Jigsaw Tek, Inc. | Integrated package and methods for making same |
TW587412B (en) | 2001-09-25 | 2004-05-11 | Daiwa Kk | Interlayer connection structure and its forming method |
JP2003243797A (ja) | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | モジュール部品 |
US6972964B2 (en) | 2002-06-27 | 2005-12-06 | Via Technologies Inc. | Module board having embedded chips and components and method of forming the same |
US7242591B2 (en) | 2002-10-08 | 2007-07-10 | Dai Nippon Printing Co., Ltd. | Wiring board incorporating components and process for producing the same |
JP4279090B2 (ja) | 2003-08-27 | 2009-06-17 | 大日本印刷株式会社 | 部品内蔵配線板の製造方法、部品内蔵配線板 |
JP4717316B2 (ja) | 2002-10-08 | 2011-07-06 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
JP4279089B2 (ja) | 2003-08-27 | 2009-06-17 | 大日本印刷株式会社 | 部品内蔵配線板の製造方法、部品内蔵配線板 |
JP2005032739A (ja) * | 2003-07-07 | 2005-02-03 | Shinko Seisakusho:Kk | 電子部品埋込み用の窪みを備える多層プリント配線板及びその製造方法 |
JP3709882B2 (ja) * | 2003-07-22 | 2005-10-26 | 松下電器産業株式会社 | 回路モジュールとその製造方法 |
JP2005158770A (ja) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置 |
JP4039363B2 (ja) * | 2003-12-11 | 2008-01-30 | 日立化成工業株式会社 | 多層配線板用接着フィルム |
TW200612792A (en) | 2005-12-29 | 2006-04-16 | Mutual Tek Ind Co Ltd | Concave forming method of a rigid-flex board |
TWI592968B (zh) * | 2016-05-23 | 2017-07-21 | 致伸科技股份有限公司 | 薄型按鍵結構 |
-
2006
- 2006-07-28 JP JP2006205641A patent/JP5082321B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-17 TW TW096126039A patent/TWI501714B/zh not_active IP Right Cessation
- 2007-07-27 US US11/878,923 patent/US8400776B2/en not_active Expired - Fee Related
- 2007-07-27 KR KR1020070075458A patent/KR101497689B1/ko active IP Right Grant
- 2007-07-27 CN CN2007101367516A patent/CN101115353B/zh not_active Expired - Fee Related
-
2013
- 2013-02-14 US US13/766,809 patent/US8942003B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8872041B2 (en) | 2010-07-30 | 2014-10-28 | Samsung Electronics Co., Ltd. | Multilayer laminate package and method of manufacturing the same |
KR101538544B1 (ko) * | 2013-08-23 | 2015-07-22 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스용 서브스트레이트, 그 제조 방법 및 상기 서브스트레이트를 포함하는 반도체 디바이스 패키지 |
US9741686B2 (en) | 2014-03-28 | 2017-08-22 | Intel Corporation | Electronic package and method of connecting a first die to a second die to form an electronic package |
KR20160016215A (ko) * | 2014-08-04 | 2016-02-15 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR20160086181A (ko) * | 2015-01-09 | 2016-07-19 | 삼성전기주식회사 | 인쇄회로기판, 패키지 및 그 제조방법 |
US11470721B2 (en) * | 2018-12-10 | 2022-10-11 | Lg Innotek Co., Ltd. | Printed circuit board |
US11979985B2 (en) | 2018-12-10 | 2024-05-07 | Lg Innotek Co., Ltd. | Printed circuit board |
CN113692112A (zh) * | 2021-08-30 | 2021-11-23 | 维沃移动通信有限公司 | 电路板和电路板的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101115353B (zh) | 2012-11-28 |
US8400776B2 (en) | 2013-03-19 |
US20130220686A1 (en) | 2013-08-29 |
CN101115353A (zh) | 2008-01-30 |
TW200816898A (en) | 2008-04-01 |
US20080049405A1 (en) | 2008-02-28 |
TWI501714B (zh) | 2015-09-21 |
KR101497689B1 (ko) | 2015-03-02 |
US8942003B2 (en) | 2015-01-27 |
JP2008034589A (ja) | 2008-02-14 |
JP5082321B2 (ja) | 2012-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20080011106A (ko) | 다층 프린트 배선판 및 그 제조 방법 | |
JP5034289B2 (ja) | 多層プリント配線板及びその製造方法 | |
TWI458415B (zh) | 多層印刷配線板及其製造方法 | |
US6300576B1 (en) | Printed-circuit board having projection electrodes and method for producing the same | |
JP4935139B2 (ja) | 多層プリント配線板 | |
KR100478984B1 (ko) | 절연 시트 및 다층배선 기판과 그 제조방법 | |
JP4073945B1 (ja) | 多層配線基板の製造方法 | |
EP2592915A1 (en) | Laminated wiring board and manufacturing method for same | |
JP4040389B2 (ja) | 半導体装置の製造方法 | |
JP4597631B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2006310541A (ja) | 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法 | |
KR20150013008A (ko) | 회로 기판, 회로 기판의 제조 방법 및 전자 기기 | |
JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
JP2005026573A (ja) | 部品内蔵モジュールの製造方法 | |
JP4598140B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
KR101109287B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
JP2007295008A (ja) | 電子部品内蔵配線基板の製造方法 | |
JP6315681B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP5671857B2 (ja) | 埋め込み部品具有配線板の製造方法 | |
JP4718890B2 (ja) | 多層配線基板及びその製造方法、多層配線基板構造体 | |
JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
KR101283747B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101543031B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
JP3922350B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP2008181920A (ja) | 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
E902 | Notification of reason for refusal | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180219 Year of fee payment: 4 |