KR20080010663A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR20080010663A KR20080010663A KR1020060070957A KR20060070957A KR20080010663A KR 20080010663 A KR20080010663 A KR 20080010663A KR 1020060070957 A KR1020060070957 A KR 1020060070957A KR 20060070957 A KR20060070957 A KR 20060070957A KR 20080010663 A KR20080010663 A KR 20080010663A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- metal pattern
- contact plug
- pattern
- lower metal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 66
- 229910052751 metal Inorganic materials 0.000 claims abstract description 66
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 46
- 239000002041 carbon nanotube Substances 0.000 claims abstract description 46
- 229910021393 carbon nanotube Inorganic materials 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000001338 self-assembly Methods 0.000 claims abstract description 6
- 125000003396 thiol group Chemical group [H]S* 0.000 claims abstract description 6
- 230000008878 coupling Effects 0.000 claims abstract description 3
- 238000010168 coupling process Methods 0.000 claims abstract description 3
- 238000005859 coupling reaction Methods 0.000 claims abstract description 3
- 239000003054 catalyst Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 5
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 3
- 125000003277 amino group Chemical group 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 125000000101 thioether group Chemical group 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 230000003197 catalytic effect Effects 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 3
- 238000000206 photolithography Methods 0.000 description 9
- 239000000243 solution Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- ULGGZAVAARQJCS-UHFFFAOYSA-N 11-sulfanylundecan-1-ol Chemical compound OCCCCCCCCCCCS ULGGZAVAARQJCS-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 108090000765 processed proteins & peptides Proteins 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02527—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02606—Nanotubes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
도 1a 내지 도 1e는 본 발명의 일실시예에 따른 탄소나노튜브 콘택 플러그를 형성하는 방법을 도시한 공정 개략도이다.1A to 1E are process schematic diagrams showing a method of forming a carbon nanotube contact plug according to an embodiment of the present invention.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 탄소나노튜브 콘택 플러그를 형성하는 방법을 도시한 공정 개략도이다.2A to 2E are process schematic diagrams illustrating a method of forming a carbon nanotube contact plug according to an embodiment of the present invention.
< 도면의 주요 부분에 대한 간단한 설명 ><Brief description of the main parts of the drawing>
11, 111: 반도체 기판 13, 113: 하부 금속 패턴11, 111:
15, 115: 절연막 17, 117: 콘택홀 패턴15 and 115:
19: 탄소나노튜브 19-1, 121: 탄소나노튜브 콘택 플러그19: carbon nanotube 19-1, 121: carbon nanotube contact plug
21, 123: 상부 금속 패턴 119: 촉매 금속층21 and 123: upper metal pattern 119: catalytic metal layer
본 발명은 상부 및 하부 금속 패턴을 전기적으로 접속시키기 위하여, 탄소나노튜브(carbon nanotube)를 자기조립법으로 결합시키거나, 성장시켜 콘택 플러그를 형성하는 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device in which carbon nanotubes are bonded or grown by self-assembly to form upper contact plugs in order to electrically connect upper and lower metal patterns.
오늘날 반도체 소자의 응용 분야가 확장됨에 따라, 집적도 및 전기적 특성은 향상된 반도체 소자를 제조하기 위한 공정 설비 또는 공정 기술의 개발이 절실히 요구되고 있다.As the field of application of semiconductor devices expands today, the development of process equipment or process technology for manufacturing semiconductor devices having improved integration and electrical characteristics is urgently required.
이에 따라, 반도체 소자 제조 시 필수 공정 중의 하나로 알려진 사진식각 공정의 한계를 개선하기 위한 연구가 다각적으로 이루어지고 있다. 상기 사진식각공정은 소자를 구성하는 여러 층들을 서로 연결하기 위한 공정으로서, 상기 공정에 의해 랜딩 플러그(landing plug) 패턴이나, 비트라인 콘택(bit-line contact) 패턴 또는 저장 전극(storage node)용 콘택 플러그 패턴 등이 형성된다. Accordingly, various studies have been made to improve the limitation of the photolithography process, which is known as one of the essential processes in manufacturing a semiconductor device. The photolithography process is a process for connecting several layers constituting the device to each other, and is used for a landing plug pattern, a bit-line contact pattern, or a storage node by the process. Contact plug patterns and the like are formed.
한편, 상기 사진식각공정은 포토마스크에 형성된 패턴을 웨이퍼에 전사하고, 식각 공정을 수행하여 콘택 패턴을 형성한 다음, 세정하고 콘택 플러그 형성 물질을 매립하는 단계를 포함하기 때문에 공정 단계가 매우 복잡하다.On the other hand, the photolithography process is very complicated because it includes transferring the pattern formed on the photomask to the wafer, performing an etching process to form a contact pattern, and then cleaning and embedding the contact plug forming material. .
또한, 상기 콘택 플러그 형성 물질로 전도성이 낮은 폴리실리콘을 이용하기 때문에 콘택 플러그 내부에서 누설 전류가 발생될 뿐만 아니라, 콘택 플러그의 전도 특성 또한 상기 폴리실리콘의 증착 조건에 영향을 받기 때문에 안정된 동작을 수행하는 소자를 제조하기가 어렵다.In addition, since the low-conductivity polysilicon is used as the contact plug forming material, not only leakage current is generated inside the contact plug, but also the conductive property of the contact plug is affected by the deposition conditions of the polysilicon, thereby performing stable operation. It is difficult to manufacture the device.
종래 이러한 단점을 개선하기 위하여 산화막/질화막 베리어층을 콘택 패턴 측벽에 추가로 형성하는 공정 등을 도입하였다. 하지만, 이러한 방법은 제조 원가가 증가하고, 공정 단계가 더 복잡해질 뿐 누설 전류는 개선되지 않았다. In order to alleviate these disadvantages, a process of additionally forming an oxide / nitride barrier layer on the contact pattern sidewall is introduced. However, these methods increase manufacturing costs, make the process steps more complex, and do not improve leakage current.
이에 본 발명자들은 상기와 같은 문제점에 대한 연구를 하던 중 공정 비용을 감소시키면서, 콘택 플러그 내부에서 발생하던 누설 전류를 방지할 수 있는 새로운 방법을 개발하여 본 발명을 완성하였다. Accordingly, the present inventors have completed the present invention by developing a new method for preventing leakage current generated inside the contact plug while reducing the process cost while studying the above problems.
상기와 같은 문제점을 해결하기 위하여, 본 발명에서는 콘택 플러그를 탄소나노튜브를 이용하여 형성함으로써, 콘택 패턴 내부에서 발생하던 누설 전류를 방지할 수 있는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.In order to solve the above problems, an object of the present invention is to provide a method of manufacturing a semiconductor device that can prevent the leakage current generated in the contact pattern by forming a contact plug using carbon nanotubes.
상기 목적을 달성하기 위하여, 본 발명에서는 In order to achieve the above object, in the present invention
상, 하부의 금속 패턴을 전기적으로 접속시키기 위하여,In order to electrically connect the upper and lower metal patterns,
탄소나노튜브를 이용한 콘택 플러그 형성 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.It provides a method for manufacturing a semiconductor device comprising the step of forming a contact plug using carbon nanotubes.
즉, 상기 본 발명의 일 양태를 따르면, That is, according to one aspect of the present invention,
본 발명의 방법은 The method of the present invention
하부 금속 패턴을 포함하는 반도체 기판을 구비하는 단계;Providing a semiconductor substrate including a lower metal pattern;
상기 반도체 기판상에 절연막을 형성하는 단계;Forming an insulating film on the semiconductor substrate;
상기 절연막의 소정 부분을 식각하여 하부 금속 패턴의 상부가 노출된 콘택홀 패턴을 형성하는 단계;Etching a predetermined portion of the insulating layer to form a contact hole pattern exposing an upper portion of a lower metal pattern;
상기 노출된 하부 금속 패턴 표면에 티올기(thiol-group)를 형성하는 단계;Forming a thiol group on the exposed lower metal pattern surface;
상기 콘택홀 패턴 내부의 하부 금속 패턴 표면에 탄소나노튜브를 자기 조립법으로 결합시켜 콘택 플러그를 형성하는 단계; 및Forming a contact plug by coupling carbon nanotubes to the surface of the lower metal pattern inside the contact hole pattern by self-assembly; And
상기 절연막 상부에 탄소나노튜브 콘택 플러그와 접속된 상부 금속 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.It provides a method for manufacturing a semiconductor device comprising the step of forming an upper metal pattern connected to the carbon nanotube contact plug on the insulating film.
이때, 상기 하부 금속 패턴은 은(Ag), Au(금) 또는 구리(Cu)로 형성되며, 상기 상부 금속 패턴은 반도체 제조 공정 시에 절연체로 사용되는 금속, 예컨대 SiO2 또는 Al2O3 등을 화학기상 증착법 또는 물리적 기상 증착법으로 증착하여 형성한다.In this case, the lower metal pattern is formed of silver (Ag), Au (gold) or copper (Cu), and the upper metal pattern is a metal used as an insulator in a semiconductor manufacturing process, for example, SiO 2 or Al 2 O 3 . Is formed by chemical vapor deposition or physical vapor deposition.
또한, 상기 콘택 플러그 형성 방법은 하부 금속 패턴이 형성된 반도체 기판을 탄소나노튜브가 용해된 용액에 침지시켜 수행된다. 이때 상기 탄소나노튜브는 하부 금속 패턴 표면의 티올기와 반응성을 높이기 위하여 카르복실기, 아민기 또는 술파이드기(sulfide group)와 같은 말단기를 포함한다.In addition, the contact plug forming method is performed by immersing a semiconductor substrate on which a lower metal pattern is formed in a solution in which carbon nanotubes are dissolved. In this case, the carbon nanotube includes a terminal group such as a carboxyl group, an amine group or a sulfide group in order to increase the reactivity of the thiol group on the lower metal pattern surface.
이와 같이 본 발명의 방법에서는 종래 콘택 형성 물질로 알려진 폴리실리콘보다 전도성이 높은 탄소나노튜브를 이용하여 누설 전류를 차폐시킨 콘택 플러그를 형성함으로써, 반도체 소자의 리프레쉬 시간을 개선하여 소자 특성을 향상시킬 수 있다.As described above, in the method of the present invention, by forming a contact plug that shields leakage current using carbon nanotubes having higher conductivity than polysilicon, which is known as a conventional contact forming material, the refresh time of a semiconductor device can be improved to improve device characteristics. have.
더욱이, 본 발명의 탄소나노튜브 콘택 플러그는 하부 금속 패턴이 형성된 기판을 탄소나노튜브 용액에 침지하는 것만으로 용이하게 형성할 수 있기 때문에, 별도의 제조 장비의 개발을 요구하지 않을 뿐만 아니라, 공정 비용과 시간을 감소하여 최종 소자 수율을 높일 수 있다.Furthermore, since the carbon nanotube contact plug of the present invention can be easily formed by simply immersing the substrate on which the lower metal pattern is formed in the carbon nanotube solution, it does not require the development of a separate manufacturing equipment, but also the process cost. Over time, the final device yield can be increased.
이하, 첨부 도면을 참조하여 본 발명의 일 실시예를 설명한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 권리 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것 이다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention can be modified in many different forms, the scope of the present invention is not limited to the embodiments described below. Embodiment of the present invention is provided to more completely explain the present invention to those skilled in the art.
도 1a 내지 도 1e는 본 발명의 반도체 소자의 제조 방법을 구체적으로 설명하기 위한 도면이다.1A to 1E are views for explaining a method of manufacturing a semiconductor device of the present invention in detail.
우선, 도 1a에 도시한 바와 같이 사진식각공정에 의해 형성된 하부 금속 패턴(13)을 구비한 반도체 기판(11) 상부에 절연막(15)을 형성한 다음, 사진식각공정으로 절연막의 소정 부분을 식각하여 도 1b에 도시한 바와 같이 상기 하부 금속 패턴(13)의 상부가 노출된 콘택홀 패턴(17)을 형성한다.First, as shown in FIG. 1A, an
이때 상기 절연막은 산화막 또는 질화막을 이용한다.In this case, the insulating film uses an oxide film or a nitride film.
상기 도 1b에서 노출된 하부 금속 패턴(13) 상부 표면에 티올기를 형성한다.A thiol group is formed on the upper surface of the
예를 들면, 금속 패턴이 형성된 기판을 11-메르캅토-1-언디카놀(11-mercapto-undecanol) 용액 또는 11-메르캅토언디캐노익 애씨드(11-mercaptoundecanoin acid)의 알코올 용액에 침지하여 하부 금속 패턴 표면에 티올기를 형성한다. For example, the substrate on which the metal pattern is formed is immersed in an 11-mercapto-undecanol solution or an alcohol solution of 11-mercaptoundecanoin acid. Thiol groups are formed on the metal pattern surface.
이어서, 상기 도 1b의 결과물을 약 1mM 정도의 탄소나노튜브(19) 용액에 침지하면, 도 1c 및 도 1d에 도시한 바와 같이 탄소나노튜브가 하부 금속 패턴 표면에 결합하면서, 탄소나노튜브 콘택 플러그(19-1)가 형성된다.Subsequently, when the resultant of FIG. 1B is immersed in a solution of about 1 mM of
이때 상기 탄소나노튜브는 질산과 황산의 혼합 용액에 넣고 초음파를 가해 카르복실기 말단기를 포함하는 형태로 제조된 것을 이용한다. 만약, 탄소나노튜브의 말단기를 아민기 또는 술파이드기로 형성하는 경우, 상기 카르복실기 말단기를 포함하는 탄소나노튜브를 아민의 펩티드와 결합시켜 제조한다.In this case, the carbon nanotubes are put into a mixed solution of nitric acid and sulfuric acid and subjected to ultrasonic waves to use those prepared in a form including carboxyl end groups. If the terminal group of the carbon nanotube is formed with an amine group or a sulfide group, the carbon nanotube including the carboxyl terminal group is prepared by binding to a peptide of the amine.
그 다음, 상기 도 1d의 결과물을 전면에 금속층(미도시)을 증착한 다음, 사진식각 공정으로 절연막(15)이 노출될 때까지 금속층의 소정 부분을 식각하여 도 1e에 도시한 바와 같이 상부 금속 패턴(21)을 형성한다.Next, a metal layer (not shown) is deposited on the entire surface of the resultant of FIG. 1D, and then a portion of the metal layer is etched until the
이러한 방법에 의해 얻어진 탄소나노튜브 콘택 플러그는 후속 공정 시에 비트라인 콘택 플러그나 저장 전극용 콘택 플러그로 이용할 수 있다.The carbon nanotube contact plug obtained by this method may be used as a bit line contact plug or a storage electrode contact plug in a subsequent process.
또한, 본 발명의 또 다른 양태에 따르면,Furthermore, according to another aspect of the present invention,
본 발명의 방법은 The method of the present invention
하부 금속 패턴을 포함하는 반도체 기판을 구비하는 단계;Providing a semiconductor substrate including a lower metal pattern;
상기 반도체 기판 상에 절연막을 형성하는 단계;Forming an insulating film on the semiconductor substrate;
상기 절연막의 소정 부분을 식각하여 하부 금속 패턴의 상부가 노출된 콘택홀 패턴을 형성하는 단계;Etching a predetermined portion of the insulating layer to form a contact hole pattern exposing an upper portion of a lower metal pattern;
상기 콘택홀 내부에 촉매 금속을 형성하는 단계;Forming a catalyst metal in the contact hole;
상기 콘택홀 내부에 탄소나노튜브를 성장시켜 콘택 플러그를 형성하는 단계; 및Forming a contact plug by growing carbon nanotubes in the contact hole; And
상기 절연막 상부에 상기 탄소나노튜브 콘택 플러그와 접속된 상부 금속 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.It provides a method of manufacturing a semiconductor device comprising forming an upper metal pattern connected to the carbon nanotube contact plug on the insulating film.
이때 상기 촉매 금속은 니켈(Ni), 철(Fe), 코발트(Co) 또는 이들의 합금을 이용한다.In this case, the catalyst metal uses nickel (Ni), iron (Fe), cobalt (Co) or an alloy thereof.
또한, 상기 탄소나노튜브는 화학기상 증착법, 물리적 기상 증착법 또는 전기방전법으로 성장시킨다.In addition, the carbon nanotubes are grown by chemical vapor deposition, physical vapor deposition, or electric discharge.
이와 같이 본 발명의 방법에서는 종래 콘택 형성 물질로 알려진 폴리실리콘보다 전도성이 높은 탄소나노튜브를 이용하여 누설 전류를 차폐시킨 콘택 플러그를 형성함으로써, 반도체 소자의 리프레쉬 시간을 개선하여 소자 특성을 향상시킬 수 있다.As described above, in the method of the present invention, by forming a contact plug that shields leakage current using carbon nanotubes having higher conductivity than polysilicon, which is known as a conventional contact forming material, the refresh time of a semiconductor device can be improved to improve device characteristics. have.
더욱이, 본 발명의 탄소나노튜브 콘택 플러그는 성장 조건을 조절하여 성장 높이를 조절하는 것이 가능하기 때문에 하부 기판과 상부 금속 패턴 간의 견고한 결합을 형성할 수 있어 최종 소자 수율을 높일 수 있다. Furthermore, the carbon nanotube contact plug of the present invention can control the growth height by controlling the growth conditions, thereby forming a firm bond between the lower substrate and the upper metal pattern, thereby increasing the final device yield.
이하, 첨부 도면을 참조하여 본 발명의 또 다른 실시예를 설명한다. Hereinafter, another embodiment of the present invention will be described with reference to the accompanying drawings.
도 2a 내지 도 2e는 본 발명의 반도체 소자의 제조 방법을 구체적으로 설명하기 위한 도면이다.2A to 2E are views for explaining a method of manufacturing a semiconductor device of the present invention in detail.
우선, 도 2a에 도시한 바와 같이 사진식각공정에 의해 형성된 하부 금속 패턴(113)을 구비한 반도체 기판(111) 상부에 절연막(115)을 형성한 다음, 사진식각공정으로 소정 부분을 식각하여 도 2b에 도시한 바와 같이 상기 하부 금속 패턴(113)의 상부가 노출된 콘택홀 패턴(117)을 형성한다.First, as shown in FIG. 2A, an insulating
이때 상기 절연막은 산화막 또는 질화막을 이용한다.In this case, the insulating film uses an oxide film or a nitride film.
상기 도 2b의 결과물 전면에 촉매 금속층(미도시)을 증착한 다음, 절연막(115)이 노출될 때까지 화학적 물리적 연마 공정(CMP)을 수행하여 도 2c에 도시한 바와 같이 콘택홀 패턴(117) 내부에 촉매 금속층(119)을 형성한다.A catalyst metal layer (not shown) is deposited on the entire surface of the resultant of FIG. 2B, and then a chemical physical polishing process (CMP) is performed until the insulating
상기 도 2c의 결과물에 대해 탄소나노튜브를 성장시켜 도 2d에 도시한 바와 같은 탄소나노튜브 콘택 플러그(121)를 형성한다.The carbon nanotubes are grown on the resultant of FIG. 2C to form a carbon
그 다음, 상기 도 2d의 결과물을 전면에 대해 탄소나노튜브 콘택 플러그가 노출될 때까지 CMP 공정을 수행하여 촉매 금속층(119)을 제거한 다음, 결과물 전면에 금속층(미도시)을 증착한다.Next, the
이어서, 사진식각공정을 수행하여 절연막(115)이 노출될 때까지 상기 금속층의 소정 부분을 식각하여 도 2e에 도시한 바와 같이 탄소나노튜브 콘택 플러그(121)와 접속된 상부 금속 패턴(123)을 형성한다.Subsequently, a portion of the metal layer is etched until the insulating
이러한 방법에 의해 얻어진 탄소나노튜브 콘택 플러그는 후속 공정 시에 비트라인 콘택 플러그나, 저장 전극용 콘택 플러그로 이용할 수 있다.The carbon nanotube contact plug obtained by this method can be used as a bit line contact plug or a storage electrode contact plug in a subsequent step.
상기와 같은 본 발명에서는 상, 하부의 금속 패턴을 전기적으로 접속시키기 위하여, 탄소나노튜브를 자기조립법으로 결합시키거나, 탄소나노튜브를 성장시키는 방법을 이용하여 탄소나노튜브 콘택 플러그를 형성함으로써, 공정 시간과 비용을 감소시킬 수 있을 뿐만 아니라, 콘택 플러그 내부의 누설 전류를 방지하여 리프래쉬 시간이 향상된 반도체 소자를 제조할 수 있다.In the present invention as described above, in order to electrically connect the upper and lower metal patterns, the carbon nanotube contact plugs are formed by bonding carbon nanotubes by self-assembly or growing carbon nanotubes. In addition to reducing time and cost, it is possible to fabricate a semiconductor device having improved retrace time by preventing leakage current inside the contact plug.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060070957A KR20080010663A (en) | 2006-07-27 | 2006-07-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060070957A KR20080010663A (en) | 2006-07-27 | 2006-07-27 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080010663A true KR20080010663A (en) | 2008-01-31 |
Family
ID=39222618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060070957A KR20080010663A (en) | 2006-07-27 | 2006-07-27 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080010663A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101268458B1 (en) * | 2011-09-19 | 2013-06-04 | 국민대학교산학협력단 | Semiconductor device and method for forming the same |
| WO2014010809A1 (en) * | 2012-07-13 | 2014-01-16 | 서울대학교산학협력단 | Three-dimensional nanoparticle assembly structure and gas sensor using same |
| US9321633B2 (en) | 2012-07-13 | 2016-04-26 | Global Frontier Center For Multiscale Energy Systems | Process for producing 3-dimensional structure assembled from nanoparticles |
| US9349976B2 (en) | 2012-07-13 | 2016-05-24 | Snu R&Db Foundation | Process for preparing nanoparticle embedded electronic device |
-
2006
- 2006-07-27 KR KR1020060070957A patent/KR20080010663A/en not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101268458B1 (en) * | 2011-09-19 | 2013-06-04 | 국민대학교산학협력단 | Semiconductor device and method for forming the same |
| WO2014010809A1 (en) * | 2012-07-13 | 2014-01-16 | 서울대학교산학협력단 | Three-dimensional nanoparticle assembly structure and gas sensor using same |
| US9222190B2 (en) | 2012-07-13 | 2015-12-29 | Snu R&Db Foundation | 3-dimensional nanoparticle assembly structure and gas sensor using same |
| US9321633B2 (en) | 2012-07-13 | 2016-04-26 | Global Frontier Center For Multiscale Energy Systems | Process for producing 3-dimensional structure assembled from nanoparticles |
| US9349976B2 (en) | 2012-07-13 | 2016-05-24 | Snu R&Db Foundation | Process for preparing nanoparticle embedded electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7585548B2 (en) | Integrated compound nano probe card and method of making same | |
| US9484302B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| JP5372515B2 (en) | Method for forming laterally grown nanotubes | |
| US10103123B2 (en) | Semiconductor devices and processing methods | |
| US7989286B2 (en) | Electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof | |
| JP2011100957A (en) | Circuit substrate, and method of manufacturing the same | |
| US7608538B2 (en) | Formation of vertical devices by electroplating | |
| CN110383478A (en) | The manufacturing method and semiconductor device of the manufacturing method of contact pad and the semiconductor device using this method | |
| US20060237799A1 (en) | Carbon nanotube memory cells having flat bottom electrode contact surface | |
| KR20080010663A (en) | Method for manufacturing semiconductor device | |
| CN107026115A (en) | To the through-hole interconnection part for the groove being partially filled with | |
| US7183131B2 (en) | Process for producing a nanoelement arrangement, and nanoelement arrangement | |
| US7855144B2 (en) | Method of forming metal lines and bumps for semiconductor devices | |
| CN212257389U (en) | Semiconductor structure | |
| JP3623209B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN212570982U (en) | Semiconductor structure | |
| CN101308829A (en) | Semiconductor device and method for manufacturing BOAC/COA | |
| KR100667652B1 (en) | Method of forming a wire using the carbon nano-tube | |
| TW497212B (en) | Microelectronic interconnect structures and methods for forming the same | |
| CN114141698A (en) | Semiconductor structure and preparation method thereof | |
| US7030011B2 (en) | Method for avoiding short-circuit of conductive wires | |
| US20080067697A1 (en) | Integrated circuit wire patterns including integral plug portions and methods of fabricating the same | |
| WO2008069485A1 (en) | The electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof | |
| US11721610B2 (en) | Method for manufacturing semiconductor structure same | |
| KR101301737B1 (en) | Method for producing probe card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E601 | Decision to refuse application |