[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20070115068A - Organic light emitting display device - Google Patents

Organic light emitting display device Download PDF

Info

Publication number
KR20070115068A
KR20070115068A KR1020060048888A KR20060048888A KR20070115068A KR 20070115068 A KR20070115068 A KR 20070115068A KR 1020060048888 A KR1020060048888 A KR 1020060048888A KR 20060048888 A KR20060048888 A KR 20060048888A KR 20070115068 A KR20070115068 A KR 20070115068A
Authority
KR
South Korea
Prior art keywords
pads
light emitting
organic light
display device
emitting display
Prior art date
Application number
KR1020060048888A
Other languages
Korean (ko)
Other versions
KR100796145B1 (en
Inventor
곽원규
천해진
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060048888A priority Critical patent/KR100796145B1/en
Publication of KR20070115068A publication Critical patent/KR20070115068A/en
Application granted granted Critical
Publication of KR100796145B1 publication Critical patent/KR100796145B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/129Chiplets
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70Testing, e.g. accelerated lifetime tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

An organic luminescence display device is provided to reduce the number of pads of an FPC(Flexible Printed Circuit) by contacting commonly one pad of the FPC to at least two or more pads, which are formed in zigzag. An organic luminescence display device includes a substrate, first and second lines, plural organic luminescence elements, first and second drivers, and plural pads(128R,128G,128B). The first and second lines are formed on the substrate. The organic luminescence elements are connected to the first and second lines. The first and second drivers are connected to the first and second lines, respectively. The pads are used for inputting signals to the first and second drivers. At least adjacent two pads among the plural pads are disposed to be contacted to one pad formed on a substrate.

Description

유기전계발광 표시 장치 {Organic light emitting display device}Organic light emitting display device

도 1은 종래의 유기전계발광 표시 장치를 설명하기 위한 평면도.1 is a plan view illustrating a conventional organic light emitting display device.

도 2는 종래의 화소 검사용 회로를 설명하기 위한 회로도.2 is a circuit diagram for explaining a conventional pixel inspection circuit.

도 3은 도 1에 도시된 A 부분의 상세도.3 is a detailed view of the portion A shown in FIG. 1.

도 4는 본 발명에 따른 유기전계발광 표시 장치를 설명하기 위한 평면도.4 is a plan view illustrating an organic light emitting display device according to an exemplary embodiment of the present invention.

도 5는 도 4에 도시된 유기전계발광 소자를 설명하기 위한 단면도.FIG. 5 is a cross-sectional view for describing the organic light emitting display device illustrated in FIG. 4. FIG.

도 6은 본 발명의 화소 검사용 회로를 설명하기 위한 회로도.6 is a circuit diagram for explaining a pixel inspection circuit of the present invention.

도 7은 도 4에 도시된 B 부분의 상세도.FIG. 7 is a detail view of portion B shown in FIG. 4; FIG.

도 8은 본 발명에 따른 유기전계발광 표시 장치의 검사 과정을 설명하기 위한 평면도.8 is a plan view illustrating an inspection process of an organic light emitting display device according to the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10, 100: 기판 14, 114: 화소 영역10, 100: substrate 14, 114: pixel region

16, 116: 비화소 영역 20, 120: 유기전계발광 소자16, 116: non-pixel region 20, 120: organic electroluminescent device

22, 122: 주사 라인 24, 124: 데이터 라인22, 122: scan line 24, 124: data line

26, 27, 28, 126, 127, 128: 패드26, 27, 28, 126, 127, 128: pad

30, 130: 주사 구동부 40, 140: 데이터 구동부30, 130: scan driver 40, 140: data driver

101: 버퍼층 102: 반도체층101: buffer layer 102: semiconductor layer

103: 게이트 절연막 104: 게이트 전극103: gate insulating film 104: gate electrode

105: 층간 절연막 106a 및 106b: 소스 및 드레인105: interlayer insulating film 106a and 106b: source and drain

107: 평탄화막 108: 애노드 전극107: planarization film 108: anode electrode

109: 화소 정의막 110: 유기 박막층109: pixel defining layer 110: organic thin film layer

111: 캐소드 전극 1000: 원장 기판111: cathode electrode 1000: mother substrate

본 발명은 유기전계발광 표시 장치에 관한 것으로, 보다 상세하게는 패드부의 면적을 감소시킬 수 있도록 한 유기전계발광 표시 장치에 관한 것이다.The present invention relates to an organic light emitting display device, and more particularly, to an organic light emitting display device capable of reducing the area of a pad portion.

유기전계발광 표시 장치(Organic luminescence display device)는 자체발광 특성을 갖는 차세대 표시 장치로서, 액정 표시 장치(Liquid Crystal Display Device; LCD)에 비해 시야각, 콘트라스트(contrast), 응답속도, 소비전력 등의 측면에서 우수한 특성을 가지며, 백라이트가 필요하지 않아 경량 및 박형으로 제작이 가능하다. Organic luminescence display devices are the next generation display devices with self-luminous characteristics.They are in terms of viewing angle, contrast, response speed, power consumption, etc., compared to liquid crystal display devices (LCDs). It has excellent characteristics at, and can be manufactured in light weight and thinness because it does not need backlight.

도 1은 종래의 유기전계발광 표시 장치를 설명하기 위한 평면도로서, 기판(10)의 화소 영역(14)에는 주사 라인(scan line)(22) 및 데이터 라인(data line)(24)과, 주사 라인(22) 및 데이터 라인(24) 사이에 매트릭스 방식으로 연결되어 화소를 구성하는 유기전계발광 소자(20)가 형성되고, 비화소 영역(16)에는 화소 영역(14)의 주사 라인(22) 및 데이터 라인(24)으로부터 연장된 주사 라인(22) 및 데이터 라인(24), 유기전계발광 소자(20)의 동작을 위한 전원전압 공급 라인(도시안됨) 그리고 패드(26 내지 28)를 통해 외부로부터 제공된 신호를 처리하여 주사 라인(22) 및 데이터 라인(24)으로 공급하는 주사 구동부(30) 및 데이터 구동부(40)가 형성된다. 1 is a plan view illustrating a conventional organic light emitting display device. A scan line 22, a data line 24, and a scan line are formed in a pixel area 14 of a substrate 10. An organic light emitting display device 20 is connected between the line 22 and the data line 24 in a matrix manner to form a pixel, and the scan line 22 of the pixel area 14 is formed in the non-pixel area 16. And a power supply voltage supply line (not shown) for the operation of the scan line 22 and the data line 24 extending from the data line 24, the organic light emitting diode 20, and pads 26 to 28. The scan driver 30 and the data driver 40 are formed to process the signals provided from and supply them to the scan line 22 and the data line 24.

유기전계발광 소자(20)는 애노드(anode) 전극 및 캐소드(cathode) 전극과, 애노드 전극 및 캐소드 전극 사이에 형성된 유기 박막층으로 구성되며, 애노드 전극과 캐소드 전극에 소정의 전압이 인가되면 애노드 전극을 통해 주입되는 정공과 캐소드 전극을 통해 주입되는 전자가 유기 박막층에서 재결합하게 되고, 이 과정에서 발생되는 에너지 차이에 의해 빛을 방출한다. The organic electroluminescent device 20 is composed of an anode electrode and a cathode electrode, and an organic thin film layer formed between the anode electrode and the cathode electrode, and when a predetermined voltage is applied to the anode electrode and the cathode electrode, the anode electrode is used. Holes injected through the electrons and electrons injected through the cathode electrodes are recombined in the organic thin film layer, and light is emitted by the energy difference generated in the process.

상기와 같이 구성된 유기전계발광 표시 장치의 패드(26 내지 28)에는 필름 형태의 FPC(Flexible Printed Circuit; 도시안됨)가 전기적으로 접속되며, 외부로부터 FPC를 통해 신호(전원전압, 주사 신호, 데이터 신호 등)가 입력된다. A film-type flexible printed circuit (FPC) (not shown) is electrically connected to the pads 26 to 28 of the organic light emitting display device configured as described above, and signals (power voltage, scan signal, and data signal) are externally connected through the FPC. Etc.) is input.

패드(26 내지 28)를 통해 전원전압 공급 라인, 주사 구동부(30) 및 데이터 구동부(40)로 신호가 입력되면 주사 구동부(30) 및 데이터 구동부(40)는 주사 신호 및 데이터 신호를 각각 주사 라인(22) 및 데이터 라인(24)으로 공급한다. 따라서 주사 신호에 의해 선택된 화소의 유기전계발광 소자(20)가 데이터 신호에 상응하는 빛을 발광하게 된다.When signals are input to the power supply voltage supply line, the scan driver 30, and the data driver 40 through the pads 26 to 28, the scan driver 30 and the data driver 40 scan the scan signals and the data signals, respectively. And to the data line 24. Therefore, the organic light emitting display device 20 of the pixel selected by the scan signal emits light corresponding to the data signal.

상기와 같이 구성된 유기전계발광 표시 장치는 단위 표시 패널로 제작된 후 점등 검사 및 에이징(aging) 검사를 통해 불량 화소 및 신뢰성을 검사하게 된다. 이를 위해 주사 구동부(30)나 데이터 구동부(40) 하부와 같은 기판(10)의 비화소 영역(16)에는 도 2에 도시된 바와 같이 트랜지스터(QR, QG, QB)로 구성된 검사용 회로가 형성된다. 도 2는 R(적), G(녹), B(청) 컬러에 대응하는 유기전계발광 소자(20)들로 이루어진 하나의 화소를 검사하기 위한 회로의 개략적인 회로도이다.The organic light emitting display device configured as described above is manufactured as a unit display panel and then inspects defective pixels and reliability through a lighting test and an aging test. To this end, an inspection circuit including transistors QR, QG, and QB is formed in the non-pixel region 16 of the substrate 10 such as the scan driver 30 or the lower portion of the data driver 40. do. FIG. 2 is a schematic circuit diagram of a circuit for inspecting one pixel composed of organic electroluminescent elements 20 corresponding to R (red), G (green), and B (blue) colors.

도 3은 도 1에 도시된 A 부분의 상세도로서, 도 2의 검사용 회로에 연결된 패드부를 개략적으로 도시한다. 3 is a detailed view of a portion A shown in FIG. 1, schematically showing a pad portion connected to the inspection circuit of FIG. 2.

패드(28R, 28G, 28B)는 도 2에 도시된 트랜지스터(QR, QG, QB)를 통해 R, G, B 컬러에 대응하는 유기전계발광 소자(20)와 연결된 각 데이터 라인(24)으로 연결되며, 패드(28T)는 트랜지스터(QR, QG, QB)의 각 게이트에 공통으로 연결된다. 따라서 FPC의 각 패드를 패드(28R, 28G, 28B, 28T)에 전기적으로 접촉시킨 상태에서 신호를 공급하여 R, G, B 컬러에 대응하는 유기전계발광 소자(20)들로 이루어진 화소의 점등 상태 및 신뢰성을 검사한다.The pads 28R, 28G, and 28B are connected to respective data lines 24 connected to the organic light emitting diodes 20 corresponding to the R, G, and B colors through the transistors QR, QG, and QB shown in FIG. The pad 28T is commonly connected to the gates of the transistors QR, QG, and QB. Therefore, the lighting state of the pixel composed of the organic electroluminescent elements 20 corresponding to the R, G, and B colors is supplied by supplying a signal while the pads of the FPC are electrically contacted with the pads 28R, 28G, 28B, and 28T. And reliability.

종래에는 단위 표시 패널의 패드(28R, 28G, 28B, 28T)에 FPC의 패드를 수동으로 접촉시킨다. 따라서 오정렬로 인한 접촉 불량이 방지되도록 하기 위해 검사용 패드(28) 간의 간격(pitch)(P2)을 다른 패드(26 및 27) 간의 간격(P1)보다 넓게 형성한다. 그러므로 하나의 화소에 대해 4개의 검사용 패드(28R, 28G, 28B, 28T)가 필요하고, 각 검사용 패드(28R, 28G, 28B, 28T)의 폭과 간격이 다른 패드(26 및 27)보다 넓게 형성되어야 하기 때문에 패드부가 많은 면적을 차지하게 된다. 이러 한 문제점은 FPC 패드부의 경우에도 동일하며, 표시 패널의 크기가 감소될수록 패드부의 면적 확보에 많은 어려움이 따르게 된다.Conventionally, pads of an FPC are manually brought into contact with pads 28R, 28G, 28B, and 28T of a unit display panel. Therefore, in order to prevent contact failure due to misalignment, a pitch P2 between the test pads 28 is formed to be wider than a gap P1 between the other pads 26 and 27. Therefore, four inspection pads 28R, 28G, 28B, and 28T are required for one pixel, and the width and spacing of each inspection pad 28R, 28G, 28B, and 28T are different from those of the other pads 26 and 27. The pad portion occupies a large area because it must be formed wide. This problem is the same for the FPC pad part, and as the size of the display panel decreases, it becomes more difficult to secure the area of the pad part.

본 발명의 목적은 패드부의 면적을 감소시킬 수 있도록 한 유기전계발광 표시 장치를 제공하는 데 있다.An object of the present invention is to provide an organic light emitting display device capable of reducing the area of the pad portion.

상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 유기전계발광 표시 장치는 기판, 상기 기판 상에 형성된 제 1 라인 및 제 2 라인, 상기 제 1 라인 및 제 2 라인에 접속된 다수의 유기전계발광 소자, 상기 제 1 라인에 연결된 제 1 구동부, 상기 제 2 라인에 연결된 제 2 구동부, 상기 제 1 및 제 2 구동부로 신호를 입력하기 위한 다수의 패드를 포함하며, 상기 다수의 패드 중 인접하는 적어도 두 개 이상의 패드가 외부로부터 제공되는 기판에 형성된 하나의 패드에 접촉되도록 배열된다.An organic light emitting display device according to an aspect of the present invention for achieving the above object is a substrate, a plurality of organic field connected to the first line and the second line formed on the substrate, the first line and the second line A light emitting device, a first driver connected to the first line, a second driver connected to the second line, and a plurality of pads for inputting signals to the first and second drivers, wherein the pads are adjacent to each other. At least two or more pads are arranged to contact one pad formed on the substrate provided from the outside.

점등 검사 및 에이징 검사를 통과한 유기전계발광 표시 장치는 동작시 검사용 패드에 일정한 전압이 인가되어 검사용 회로의 트랜지스터가 턴 오프(turn off) 상태를 유지하도록 한다. 따라서 본 발명은 동일한 전압이 인가되는 패드들을 서로 인접하게 형성하고, 패드 간의 간격 및 폭을 최소화시켜 FPC에 형성된 하나의 패드 가 동일한 전압이 인가되는 패드에 공통으로 접촉될 수 있도록 한다. 이를 위해 본 발명은 점등 검사 및 에이징 검사가 단위 표시 패널로 분리되기 전의 원장 기판(mother glass) 상태에서 수행되도록 한다.In the organic light emitting display device having passed the lighting test and the aging test, a constant voltage is applied to the test pad during operation so that the transistor of the test circuit maintains a turn off state. Accordingly, the present invention forms pads to which the same voltage is applied adjacent to each other, and minimizes the spacing and width between the pads so that one pad formed in the FPC can be in common contact with the pad to which the same voltage is applied. To this end, the present invention allows the lighting test and the aging test to be performed in a mother glass state before being separated into the unit display panel.

그러면 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided to those skilled in the art to fully understand the present invention, and may be modified in various forms, and the scope of the present invention is limited to the embodiments described below. no.

도 4는 본 발명에 따른 유기전계발광 표시 장치를 설명하기 위한 평면도이다.4 is a plan view illustrating an organic light emitting display device according to an exemplary embodiment of the present invention.

기판(100)의 화소 영역(114)에는 주사 라인(122) 및 데이터 라인(124)과, 주사 라인(122) 및 데이터 라인(124) 사이에 매트릭스 방식으로 연결되어 화소를 구성하는 유기전계발광 소자(120)가 형성되고, 비화소 영역(116)에는 화소 영역(114)의 주사 라인(122) 및 데이터 라인(124)으로부터 연장된 주사 라인(122) 및 데이터 라인(124), 유기전계발광 소자(120)의 동작을 위한 전원전압 공급 라인(도시안됨) 그리고 패드(126 내지 128)를 통해 외부로부터 제공된 신호를 처리하여 주사 라인(122) 및 데이터 라인(124)으로 공급하는 주사 구동부(130) 및 데이터 구동부(140)가 형성된다. In the pixel region 114 of the substrate 100, the organic light emitting diode constituting the pixel is connected between the scan line 122 and the data line 124 and the scan line 122 and the data line 124 in a matrix manner. 120 is formed, and in the non-pixel region 116, the scan line 122 and the data line 124 extending from the scan line 122 and the data line 124 of the pixel region 114, the organic light emitting device The scan driver 130 processing a signal provided from the outside through the power supply voltage supply line (not shown) and the pads 126 to 128 for the operation of the 120 and supplying the signal to the scan line 122 and the data line 124. And a data driver 140 is formed.

유기전계발광 소자(120)는 애노드 전극 및 캐소드 전극과, 애노드 전극 및 캐소드 전극 사이에 형성된 유기 박막층으로 구성되며, 애노드 전극과 캐소드 전극 에 소정의 전압이 인가되면 애노드 전극을 통해 주입되는 정공과 캐소드 전극을 통해 주입되는 전자가 유기 박막층에서 재결합하게 되고, 이 과정에서 발생되는 에너지 차이에 의해 빛을 방출한다. 유기 박막층은 정공 수송층, 유기 발광층 및 전자 수송층이 적층된 구조로 형성되거나, 정공 주입층과 전자 주입층이 더 포함될 수 있다. The organic light emitting diode 120 is composed of an anode electrode and a cathode electrode, and an organic thin film layer formed between the anode electrode and the cathode electrode, and when a predetermined voltage is applied to the anode electrode and the cathode electrode, holes and cathodes injected through the anode electrode Electrons injected through the electrode recombine in the organic thin film layer, and emit light due to the energy difference generated in the process. The organic thin film layer may have a structure in which a hole transport layer, an organic light emitting layer, and an electron transport layer are stacked, or may further include a hole injection layer and an electron injection layer.

패시브 매트릭스(passive matrix) 방식의 경우 주사 라인(122) 및 데이터 라인(124) 사이에 유기전계발광 소자(120)가 매트릭스 방식으로 연결되고, 액티브 매트릭스(active matrix) 방식의 경우 주사 라인(122) 및 데이터 라인(124) 사이에 유기전계발광 소자(120)가 매트릭스 방식으로 연결되며, 유기전계발광 소자(120)의 동작을 제어하기 위한 박막 트랜지스터(Thin Film Transistor; TFT) 및 신호를 유지시키기 위한 캐패시터(capacitor)가 더 포함된다. In the case of the passive matrix method, the organic light emitting diode 120 is connected between the scan line 122 and the data line 124 in a matrix manner, and in the case of the active matrix method, the scan line 122 is performed. And a thin film transistor (TFT) for controlling an operation of the organic light emitting diode 120 and a signal for maintaining the signal between the organic light emitting diode 120 and the data line 124. Capacitors are further included.

또한, 주사 구동부(130) 및 데이터 구동부(140)는 유기전계발광 소자(120)의 제조 과정에서 비화소 영역(116)의 기판(100) 상에 형성되거나, 별도의 집적회로 반도체 칩(chip)으로 제조된 후 칩 온 글라스(Chip On Glass) 또는 와이어 본딩(wire bonding) 방법 등으로 주사 라인(122) 및 데이터 라인(124)과 연결되도록 기판(100)에 부착될 수 있다.In addition, the scan driver 130 and the data driver 140 may be formed on the substrate 100 of the non-pixel region 116 during the manufacturing of the organic light emitting diode 120, or may be a separate integrated circuit semiconductor chip. After the manufacturing process, the substrate 100 may be attached to the substrate 100 so as to be connected to the scan line 122 and the data line 124 by a chip on glass or a wire bonding method.

도 5는 유기전계발광 소자(120)를 보다 상세히 설명하기 위한 단면도로서, 액티브 매트릭스 방식으로 구성된 일 예를 개략적으로 도시한다.FIG. 5 is a cross-sectional view for describing the organic light emitting diode 120 in detail, and schematically illustrates an example configured in an active matrix method.

기판(100) 상에 버퍼층(101)이 형성되고, 버퍼층(101) 상에 활성층을 제공하는 반도체층(102)이 형성된다. 반도체층(102)은 박막 트랜지스터의 소스 및 드레 인 영역과 채널 영역을 제공한다. 반도체층(102)을 포함하는 전체 상부면에 게이트 절연막(103)이 형성되고, 반도체층(102) 상부의 게이트 절연막(103) 상에 게이트 전극(104)이 형성된다. 게이트 전극(104)을 포함하는 전체 상부면에 층간 절연막(105)이 형성되며, 층간 절연막(105)과 게이트 절연막(103)에는 반도체층(102)의 소정 부분이 노출되도록 콘택홀이 형성된다. 층간 절연막(105) 상에는 콘택홀을 통해 반도체층(102)과 연결되는 소스 및 드레인 전극(106a 및 106b)이 형성되고, 소스 및 드레인 전극(106a 및 106b)을 포함하는 전체 상부면에는 평탄화층(107)이 형성된다. 평탄화층(107)에는 소스 또는 드레인 전극(106a 또는 106b)이 노출되도록 비아홀이 형성되고, 평탄화층(107) 상에는 비아홀을 통해 소스 또는 드레인 전극(106a 또는 106b)과 연결되는 애노드 전극(108)이 형성된다. 또한, 평탄화층(107) 상에는 발광 영역의 애노드 전극(108)을 노출시키기 위한 화소 정의막(109)이 형성되고, 노출된 부분의 애노드 전극(108) 상에는 유기 박막층(110) 및 캐소드 전극(111)이 형성된다.  A buffer layer 101 is formed on the substrate 100, and a semiconductor layer 102 providing an active layer is formed on the buffer layer 101. The semiconductor layer 102 provides source and drain regions and channel regions of the thin film transistor. The gate insulating film 103 is formed on the entire upper surface including the semiconductor layer 102, and the gate electrode 104 is formed on the gate insulating film 103 on the semiconductor layer 102. An interlayer insulating layer 105 is formed on the entire upper surface including the gate electrode 104, and contact holes are formed in the interlayer insulating layer 105 and the gate insulating layer 103 so that a predetermined portion of the semiconductor layer 102 is exposed. The source and drain electrodes 106a and 106b are formed on the interlayer insulating layer 105 to be connected to the semiconductor layer 102 through contact holes, and the planarization layer is formed on the entire upper surface including the source and drain electrodes 106a and 106b. 107 is formed. Via holes are formed in the planarization layer 107 to expose the source or drain electrodes 106a or 106b, and anode electrodes 108 connected to the source or drain electrodes 106a or 106b through the via holes are formed on the planarization layer 107. Is formed. In addition, a pixel defining layer 109 for exposing the anode electrode 108 of the emission region is formed on the planarization layer 107, and the organic thin film layer 110 and the cathode electrode 111 are disposed on the exposed anode electrode 108. ) Is formed.

도 6은 R(적), G(녹), B(청) 컬러에 대응하는 유기전계발광 소자(120)들로 이루어진 하나의 화소를 검사하기 위한 검사용 회로의 회로도로서, 도 4에는 도시되지 않았지만, 주사 구동부(130)나 데이터 구동부(140) 하부와 같은 기판(100)의 비화소 영역(116)에는 다수의 트랜지스터(QR, QG, QB)로 구성된 검사용 회로가 형성된다. FIG. 6 is a circuit diagram of an inspection circuit for inspecting one pixel composed of organic electroluminescent elements 120 corresponding to R (red), G (green), and B (blue) colors, which is not shown in FIG. Although not included, an inspection circuit including a plurality of transistors QR, QG, and QB is formed in the non-pixel region 116 of the substrate 100 such as the scan driver 130 or the lower portion of the data driver 140.

도 7은 도 4에 도시된 B 부분의 상세도로서, 도 6의 검사용 회로에 연결된 패드부를 개략적으로 도시한다.FIG. 7 is a detailed view of the portion B shown in FIG. 4 and schematically shows a pad portion connected to the inspection circuit of FIG. 6.

패드(128R, 128G, 128B)는 도 6에 도시된 트랜지스터(QR, QG, QB)를 통해 R, G, B 컬러에 대응하는 유기전계발광 소자(120)에 연결된 각 데이터 라인(124)으로 연결되며, 패드(128T)는 트랜지스터(QR, QG, QB)의 각 게이트에 공통으로 연결된다. 이 때 패드(128R, 128G, 128B)는 간격 및 폭이 일정하고 서로 평행하게 예를 들어, "ㄷ"자, "ㄹ"자, 지그재그(zigzag) 형태와 같이 굴곡진 형태로 배열된다. The pads 128R, 128G, and 128B are connected to respective data lines 124 connected to the organic light emitting diodes 120 corresponding to the R, G, and B colors through the transistors QR, QG, and QB shown in FIG. The pad 128T is commonly connected to the gates of the transistors QR, QG, and QB. At this time, the pads 128R, 128G, and 128B have a constant spacing and a width, and are arranged in a curved shape such as, for example, "c", "d", and zigzag in parallel to each other.

도 7에는 검사용 회로에 연결된 일부의 패드(128R, 128G, 128B)만을 예시적으로 도시하였으나, 전원전압 공급 라인, 주사 구동부(130) 및 데이터 구동부(140)와 연결된 패드(126 및 127) 중 인접하는 적어도 두 개 이상의 패드가 패드(128R, 128G, 128B)와 같이 간격 및 폭이 일정하고 서로 평행하게 굴곡진 형태로 배열될 수 있다.In FIG. 7, only some of the pads 128R, 128G, and 128B connected to the test circuit are illustrated, but among the pads 126 and 127 connected to the power supply voltage supply line, the scan driver 130, and the data driver 140. At least two or more adjacent pads may be arranged in a curved shape with constant spacing and width and parallel to each other, such as pads 128R, 128G, and 128B.

이 때 굴곡진 형태로 배열된 패드들의 폭 및 패드들 간의 간격은 다른 패드들(126, 127)의 폭 및 패드들 간의 간격보다 작게 형성되는 것이 바람직하며, FPC와 같이 외부로부터 제공되는 기판에 형성된 하나의 패드가 공통으로 접촉될 수 있도록 형성한다. 즉, 미세한 폭과 간격을 가지는 여러 개의 패드들이 굴곡진 형태로 배열됨으로써 FPC의 하나의 패드와 접촉될 때 정렬이 용이하고 접촉 불량이 발생되지 않는다. 또한, 여러 개의 패드들이 다른 패드들의 폭 및 간격보다 작게 형성됨으로써 패드부의 면적이 감소될 수 있으므로 검사용 패드들 간의 간격(P12)을 다른 패드들 간의 간격(P11)보다 넓게 형성하여 FPC 패드와의 정렬 및 접촉을 용이하게 할 수 있다. 예를 들어, 간격(P11) 및 간격(P12)을 각각 200㎛ 및 400㎛ 정도가 되도록 할 수 있다.In this case, the widths of the pads arranged in a curved shape and the spacing between the pads are preferably smaller than the widths of the other pads 126 and 127 and the spacing between the pads, and are formed on a substrate provided from the outside, such as an FPC. One pad is formed to be in common contact. That is, since a plurality of pads having a fine width and spacing are arranged in a curved shape, alignment is easy when contacting one pad of the FPC, and contact failure does not occur. In addition, since the pads may be formed to be smaller than the widths and spacings of the other pads, the area of the pads may be reduced, so that the spacing P12 between the test pads is wider than the spacing P11 between the other pads. Alignment and contact can be facilitated. For example, the space | interval P11 and the space | interval P12 can be set to about 200 micrometers and 400 micrometers, respectively.

상기와 같이 구성된 유기전계발광 표시 장치의 패드(126 내지 128)에는 필름 형태의 FPC(도시안됨)가 전기적으로 접속되며, 외부로부터 FPC를 통해 신호(전원전압, 주사 신호, 데이터 신호 등)가 입력된다. 패드(126 및 127)를 통해 전원전압 공급 라인, 주사 구동부(130) 및 데이터 구동부(140)로 신호가 입력되면 주사 구동부(130) 및 데이터 구동부(140)는 주사 신호 및 데이터 신호를 각각 주사 라인(122) 및 데이터 라인(124)으로 공급한다. 따라서 주사 신호에 의해 선택된 화소의 유기전계발광 소자(120)가 데이터 신호에 상응하는 빛을 발광하게 된다. 이 때 검사용 패드(128R, 128G, 128B)에는 모두 동일한 전압이 인가되고, 패드(128T)에는 일정한 전압이 인가되어 검사용 회로의 트랜지스터(QR, QG, QB)가 턴 오프 상태를 유지하도록 한다.An FPC (not shown) in the form of a film is electrically connected to the pads 126 to 128 of the organic light emitting display device configured as described above, and a signal (power supply voltage, scan signal, data signal, etc.) is input from the outside through the FPC. do. When signals are input to the power supply voltage supply line, the scan driver 130, and the data driver 140 through the pads 126 and 127, the scan driver 130 and the data driver 140 scan the scan signal and the data signal, respectively. And to data line 124. Therefore, the organic light emitting diode 120 of the pixel selected by the scan signal emits light corresponding to the data signal. At this time, the same voltage is applied to the test pads 128R, 128G, and 128B, and a constant voltage is applied to the pads 128T so that the transistors QR, QG, and QB of the test circuit are turned off. .

한편, 상기와 같이 구성된 유기전계발광 표시 장치는 점등 검사 및 에이징 검사를 단위 표시 패널로 분리되기 전의 원장 기판 상태에서 수행할 수 있다.On the other hand, the organic light emitting display device configured as described above may perform the lighting test and the aging test in the state of the mother substrate before being separated into the unit display panel.

도 8은 본 발명에 따른 유기전계발광 표시 장치의 검사 과정을 설명하기 위한 평면도이다.8 is a plan view illustrating an inspection process of an organic light emitting display device according to an exemplary embodiment of the present invention.

원장 기판(1000)에는 도 4와 같이 구성된 다수의 단위 표시 패널(200)이 형성된다. 일렬로 배열된 다수의 단위 표시 패널(200) 사이의 원장 기판(1000)에는 각 단위 표시 패널(200)의 검사용 회로에 연결된 패드(128R, 128G, 128B, 128T)와 각각 연결되는 배선(128RL, 128GL, 128BL, 128TL)이 형성되고, 원장 기판(1000)의 일측에는 배선(128RL, 128GL, 128BL, 128TL)과 연결되는 패드(128RP, 128GP, 128BP, 128TP)가 형성된다. A plurality of unit display panels 200 configured as shown in FIG. 4 are formed on the mother substrate 1000. In the mother substrate 1000 between the plurality of unit display panels 200 arranged in a line, wirings 128RL connected to pads 128R, 128G, 128B, and 128T connected to the inspection circuits of the unit display panels 200, respectively. , 128GL, 128BL, and 128TL are formed, and pads 128RP, 128GP, 128BP, and 128TP connected to the wirings 128RL, 128GL, 128BL, and 128TL are formed on one side of the mother substrate 1000.

따라서 패드(128RP, 128GP, 128BP, 128TP)에 각각의 검사용 신호를 공급하면 배선(128RL, 128GL, 128BL, 128TL)을 통해 각각의 검사용 패드(128R, 128G, 128B, 128T)로 신호가 전달되고, 이에 따라 R, G, B 컬러에 대응하는 유기전계발광 소자(120)들로 이루어진 화소의 점등 검사 및 에이징 검사를 수행할 수 있게 된다. 이 때 검사용 패드(128R, 128G, 128B, 128T)에는 각기 서로 다른 전압을 인가할 수 있다.Therefore, when each test signal is supplied to the pads 128RP, 128GP, 128BP, and 128TP, the signals are transmitted to the test pads 128R, 128G, 128B, and 128T through the wirings (128RL, 128GL, 128BL, and 128TL). As a result, the lighting and aging tests of the pixels including the organic light emitting diodes 120 corresponding to the R, G, and B colors may be performed. In this case, different voltages may be applied to the test pads 128R, 128G, 128B, and 128T.

이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, the preferred embodiment of the present invention has been disclosed through the detailed description and the drawings. The terms are used only for the purpose of describing the present invention and are not used to limit the scope of the present invention as defined in the meaning or claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이 본 발명은 인접하는 적어도 두 개 이상의 패드가 서로 평행하게 굴곡진 형태로 배열되도록 한다. 서로 다른 검사용 전압을 선택적으로 인가하며 원장 기판 상태에서 점등 검사 및 에이징 검사를 수행할 수 있으므로 임의로 검사 패턴을 설정하기 용이하고 대량으로 검사가 가능해진다. 또한, 정상 동작시에 는 굴곡진 형태로 배열된 두 개 이상의 패드에 FPC의 하나의 패드가 공통으로 접촉되도록 함으로써 패드부의 면적을 최소화하고 FPC의 패드 수를 감소시킬 수 있다.As described above, the present invention allows at least two adjacent pads to be arranged in a curved form parallel to each other. Since different inspection voltages are selectively applied and lighting inspection and aging inspection can be performed in the state of the mother substrate, it is easy to set an inspection pattern arbitrarily and inspection can be performed in large quantities. In addition, in normal operation, one pad of the FPC may be commonly contacted with two or more pads arranged in a curved shape, thereby minimizing the pad area and reducing the number of pads of the FPC.

Claims (9)

기판,Board, 상기 기판 상에 형성된 제 1 라인 및 제 2 라인,First and second lines formed on the substrate, 상기 제 1 라인 및 제 2 라인에 접속된 다수의 유기전계발광 소자,A plurality of organic electroluminescent elements connected to the first line and the second line, 상기 제 1 라인에 연결된 제 1 구동부,A first driver connected to the first line, 상기 제 2 라인에 연결된 제 2 구동부,A second driver connected to the second line, 상기 제 1 및 제 2 구동부로 신호를 입력하기 위한 다수의 패드를 포함하며, A plurality of pads for inputting signals to the first and second drivers; 상기 다수의 패드 중 인접하는 적어도 두 개 이상의 패드가 외부로부터 제공되는 기판에 형성된 하나의 패드에 접촉되도록 배열된 유기전계발광 표시 장치.And at least two adjacent pads of the plurality of pads are in contact with one pad formed on a substrate provided from the outside. 제 1 항에 있어서, 상기 인접하는 적어도 두 개 이상의 패드의 폭이 다른 패드의 폭보다 작은 유기전계발광 표시 장치.The organic light emitting display device of claim 1, wherein a width of at least two adjacent pads is smaller than a width of another pad. 제 1 항에 있어서, 상기 인접하는 적어도 두 개 이상의 패드들 간의 간격이 다른 패드들 간의 간격보다 좁은 유기전계발광 표시 장치.The organic light emitting display device of claim 1, wherein a spacing between at least two adjacent pads is smaller than a spacing between other pads. 제 1 항에 있어서, 상기 인접하는 적어도 두 개 이상의 패드가 "ㄷ"자, "ㄹ"자 및 지그재그 중 하나의 형태로 배열된 유기전계발광 표시 장치.The organic light emitting display device of claim 1, wherein the at least two adjacent pads are arranged in a form of “c”, “d”, and zigzag. 제 1 항에 있어서, 상기 인접하는 적어도 두 개 이상의 패드에 동일 전압이 인가되는 유기전계발광 표시 장치.The organic light emitting display device of claim 1, wherein a same voltage is applied to at least two adjacent pads. 제 1 항에 있어서, 상기 기판 상에 형성되며, 상기 제 1 라인 및 제 2 라인 중 적어도 하나에 연결된 검사용 회로를 더 포함하는 유기전계발광 표시 장치.The organic light emitting display device of claim 1, further comprising an inspection circuit formed on the substrate and connected to at least one of the first line and the second line. 제 6 항에 있어서, 상기 검사용 회로가 다수의 트랜지스터로 구성된 유기전계발광 표시 장치.The organic light emitting display device according to claim 6, wherein the inspection circuit comprises a plurality of transistors. 제 6 항에 있어서, 상기 인접하는 적어도 두 개 이상의 패드들이 상기 검사용 회로에 연결된 유기전계발광 표시 장치.The organic light emitting display device of claim 6, wherein at least two adjacent pads are connected to the inspection circuit. 제 6 항에 있어서, 상기 인접하는 적어도 두 개 이상의 패드에 서로 다른 전압이 인가되는 유기전계발광 표시 장치.The organic light emitting display device of claim 6, wherein different voltages are applied to the at least two adjacent pads.
KR1020060048888A 2006-05-30 2006-05-30 Organic light emitting display device KR100796145B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060048888A KR100796145B1 (en) 2006-05-30 2006-05-30 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060048888A KR100796145B1 (en) 2006-05-30 2006-05-30 Organic light emitting display device

Publications (2)

Publication Number Publication Date
KR20070115068A true KR20070115068A (en) 2007-12-05
KR100796145B1 KR100796145B1 (en) 2008-01-21

Family

ID=39141581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060048888A KR100796145B1 (en) 2006-05-30 2006-05-30 Organic light emitting display device

Country Status (1)

Country Link
KR (1) KR100796145B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094306A (en) * 2011-11-03 2013-05-08 三星显示有限公司 Flexible display device
US8643016B2 (en) 2011-12-28 2014-02-04 Samsung Display Co., Ltd. Display device having a pad in electrical contact with a circuit board
KR20190081948A (en) * 2017-12-29 2019-07-09 엘지디스플레이 주식회사 Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220117969A (en) 2021-02-17 2022-08-25 삼성디스플레이 주식회사 Circuit board assembly and display device including the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5958740A (en) 1982-09-28 1984-04-04 Fujitsu Ltd Flat plate type display panel
JPS6196744A (en) 1984-10-17 1986-05-15 Nec Corp Test for wafer of semiconductor integrated circuit
KR100341128B1 (en) * 1999-06-30 2002-06-20 주식회사 현대 디스플레이 테크놀로지 method for testing display quality of LCD
KR100698696B1 (en) * 2004-11-10 2007-03-23 삼성에스디아이 주식회사 Fabricating Method of Light Emitting Display

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094306A (en) * 2011-11-03 2013-05-08 三星显示有限公司 Flexible display device
US8766271B2 (en) 2011-11-03 2014-07-01 Samsung Display Co., Ltd. Flexible display apparatus
US8643016B2 (en) 2011-12-28 2014-02-04 Samsung Display Co., Ltd. Display device having a pad in electrical contact with a circuit board
KR20190081948A (en) * 2017-12-29 2019-07-09 엘지디스플레이 주식회사 Display device

Also Published As

Publication number Publication date
KR100796145B1 (en) 2008-01-21

Similar Documents

Publication Publication Date Title
US8324916B2 (en) Electro-optical device
US8432334B2 (en) Organic light emitting display device
KR102411775B1 (en) Led display apparatus having tft substrate where led driving units formed
KR100444030B1 (en) The organic electro-luminescence device
KR101450796B1 (en) Display substrate and display panel having the same
KR102100261B1 (en) Organic light emitting diode display device and repairing method thereof
US11462523B2 (en) Display module having LED packages including connection substrate
TWI742705B (en) Display apparatus
US20180374828A1 (en) Micro led display panel
US10991301B2 (en) Organic light-emitting display device
US20110157114A1 (en) Electroluminescence device
CN113540172A (en) Display device
US11705440B2 (en) Micro LED display panel
US8129722B2 (en) Light emitting display and method of manufacturing the same
KR100796145B1 (en) Organic light emitting display device
KR20160083993A (en) Display device
KR100686343B1 (en) Organic electro luminescence display
US8836337B2 (en) Organic electroluminescence device and testing method thereof
KR102682193B1 (en) Array substrate and Display device including the same
CN113450685B (en) Array substrate inspection method and display device
US20230240105A1 (en) Display device
KR101294847B1 (en) Light Emitting Display
WO2022259416A1 (en) Display device
US20240274614A1 (en) Display apparatus
JP2004260133A (en) Wiring board, electro-optical device, manufacturing method thereof and electronic apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee