[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20070112702A - 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법 - Google Patents

전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법 Download PDF

Info

Publication number
KR20070112702A
KR20070112702A KR1020070015952A KR20070015952A KR20070112702A KR 20070112702 A KR20070112702 A KR 20070112702A KR 1020070015952 A KR1020070015952 A KR 1020070015952A KR 20070015952 A KR20070015952 A KR 20070015952A KR 20070112702 A KR20070112702 A KR 20070112702A
Authority
KR
South Korea
Prior art keywords
substrate
layer
electronic device
external connection
insulating film
Prior art date
Application number
KR1020070015952A
Other languages
English (en)
Other versions
KR100878649B1 (ko
Inventor
아끼라 진다
노부아끼 미야모또
고끼 히라사와
겐지 우찌다
Original Assignee
히다찌 케이블 리미티드
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다찌 케이블 리미티드, 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 히다찌 케이블 리미티드
Publication of KR20070112702A publication Critical patent/KR20070112702A/ko
Application granted granted Critical
Publication of KR100878649B1 publication Critical patent/KR100878649B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

무 코어 전자 장치는 전자 장치용 기판(10)을 이용하여 제조된다. 전자 장치용 기판(10)은 금속 코어 기판(11)과 상기 금속 코어 기판(11) 상에 제공되는 외부 접속 배선층(100)과, 외부 접속 배선층(100) 상에 제공되는 전자 부품 탑재층(110)을 포함한다. 외부 접속 배선층(100)은 외부 접속 단자로서의 제1 도금막(103)과, 전기 절연물로서의 PSR막(101)을 포함한다. 전자 부품 탑재층(110)은 내부 도전체 패턴으로서의 도전막(113)과 전기 절연물로서의 PSR막(111)을 포함한다. 도전막(113)의 표면은 PSR막(111)의 표면과 동일한 평면에 존재한다.
전자 장치, 접속 배선, 전자 부품, 도금, 기판

Description

전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그 제조 방법{ELECTRONIC DEVICE SUBSTRATE, ELECTRONIC DEVICE AND METHODS FOR FABRICATING THE SAME}
본 발명의 바람직한 실시예는 첨부된 도면을 참조하여 설명될 것이다.
도 1은 본 발명의 바람직한 제1 실시예에 따른 전자 장치용 기판의 단면도다.
도 2a 내지 도2n은 도 1의 전자 장치용 기판의 제조 플로우를 나타내는 설명도다.
도 3a 및 도 3b는 본 발명의 바람직한 제2 실시예에 따른 전자 장치의 단면도로서, 도 3a는 본 발명의 바람직한 제1 실시예에 따른 전자 장치용 기판을 이용한 전자 장치를 나타내는 단면도이고, 3b는 본 발명의 바람직한 제1 실시예에 따른 전자 장치용 기판의 변형예를 이용한 전자 장치를 나타낸다.
도 4a 내지 도 4e는 도 3a의 전자 장치의 제조 플로우를 나타내는 설명도다.
도 5는 본 발명의 바람직한 제3 실시예에 따른 전자 장치용 기판의 단면도다.
도 6a 내지 도 6n은 도 5의 전자 장치용 기판의 제조 플로우를 나타내는 설명도다.
도 7a 내지 7g는 본 발명의 바람직한 제3 실시예에 따른 전자 장치용 기판을 사용하는 본 발명에 따른 바람직한 제4 실시예에 따른 전자 장치의 제조 플로우를 나타내는 설명도이다.
도 8은 본 발명의 바람직한 제5 실시예에 따른 전자 장치용 기판의 단면도다.
도 9a 내지 9p는 도 8의 전자 장치용 기판의 제조 플로우를 나타내는 설명도다.
도 10은 본 발명의 바람직한 제5 실시예에 따른 전자 장치용 기판을 이용한, 본 발명의 바람직한 제6 실시예에 따른 전자 장치의 제조 플로우를 나타내는 설명도다.
도 11은 본 발명의 바람직한 제7 실시예에 따른 전자 장치용 기판의 단면도이다.
도 12a 내지 12q는 도 11의 전자 장치용 기판의 제조 플로우를 나타내는 설명도다.
도 13a 및 도 13b는 본 발명의 바람직한 제8 실시예에 따른 전자 장치의 단면도이며, 13a는 본 발명의 바람직한 제7 실시예에 따른 전자 장치용 기판을 이용한 전자 장치를 나타내고, 도 13b는 본 발명의 바람직한 제7 실시예에 따른 전자 장치용 기판의 변형예를 이용한 전자 장치를 나타낸다.
도 14a 및 14g는 본 발명의 바람직한 제7 실시예에 따른 전자 장치용 기판을 이용한 본 발명의 바람직한 제8 실시예에 따른 전자 장치의 제조 플로우를 나타내 는 설명도다.
도 15는 본 발명의 실시예에 따른 BGA형 전자 장치의 단면도다.
도 16은 본 발명의 실시예에 따른 와이어 본딩 접속 방식의 전자 장치의 단면도다.
도 17a 및 17b는 본 발명에 따른 실시예의 전자 장치용 기판의 단면도로서, 도 17a는 본 발명의 실시예에 따른 전자 장치용 기판(4층)의 단면도이며, 17b는 본 발명의 실시예에 따른 전자 장치용 기판(3층)의 단면도다.
도 18a 및 18d는, 전자 장치용 기판 내의 비아를 나타내는 설명도로서, 도 18a 내지 도 18c는 비아 가공과 도통 도금의 공정을 간략에 설명하기 위한 단면도이며, 18d는 비아 주변의 개략 평면도다.
<도면의 주요 부분에 대한 부호의 설명>
10, 20, 30, 40, 50A, 50B: 전자 장치용 기판
11: 금속 코어 기판
21: 캐리어 첨부 동박
22: 금속층
23: 박리층
24: 캐리어층
31: 테이프 부재
32: 접착제
33: 폴리이미드 테이프
61: 층간 절연층
62: 구리
63: 비아
64: 도금
65: 비아-랜드
66: 배선
100, 100A, 100B: 외부 접속 배선층
101: PSR막
102: 개구
103: 제1 도금막
104: 제2 도금막
105: 제3 도금막
107: 포토마스크
108: 자외선
110: 전자 부품 탑재층
111: PSR막
112: 개구
113: 도전막
114: 제4 도금막
115: 제5 도금막
116: 제6 도금막
122: 마스크
123: 포토마스크
130: 전자 부품 탑재층
131: 폴리이미드 재료
132: 동박
133: 마스크
134: 개구
135: 제7 도금막
136: 제8 도금막
137: 제9 도금막
200A, 200B, 300A, 300B: 전자 장치
201: 전자 부품
202: 범프
203: 접착제
204: 밀봉 수지
205: 솔더 볼
206: 금선
30la, 30lb: 롤
400, 500: 전자 장치
[특허 문헌1] 특개 2004-253674호 공보(도 3)
[특허 문헌2] 특개 2004-111536호 공보(도 1)
본 발명은 일본특허출원 제2006-141336호에 기초하며, 그 전체 내용은 본 명세서에 참조로 편입된다.
본 발명은, 전자 장치용 기판 및 그 제조 방법, 및 해당 전자 장치용 기판을 이용한 전자 장치 및 그 제조 방법에 관한 것으로, 특히, 물리적인 필링 오프(peeling off)와, 화학적 또는 전기 화학적 용해법 혹은 기계적 연마 작업을 병용하는 것에 의해 코어 기판 제거 공정의 부하를 경감한 무(無) 코어 기판 패키지(core substrate-less package)에서, 내부 전기 배선을 갖는 무 코어 기판 패키지를 가능하게 하는 전자 장치용 기판 및 그 제조 방법, 및 해당 전자 장치용 기판을 이용한 전자 장치 및 그 제조 방법에 관한 것이다.
최근의 기술의 발전에 수반하여, 전자 장치용의 패키지도 박형이 요구되고 있고, 이 때문에 무 코어 기판 패키지로 불리는 전자 장치가 실용화되어 있다.
일반적인 무 코어 기판 패키지의 예로서, 예를 들면, 특허 문헌 1(도 3)에 기재되어 있는 종래의 전자 장치가 있다. 이 전자 장치에서는, 코어 기판 위에 금속 전극을 접속한 기판을 이용하고, 이 기판 위에 전자 부품을 탑재하고, 금속 세 선에서 소정의 전극에 전기적으로 접속하고, 수지 밀봉을 행한다. 이에 따라, 코어 기판이 물리적으로 필링 오프되고, 금속 전극이 패키지의 하면(이면)에 노출되게 하는 공법을 채용하고 있다.
이 전자 장치는 밀봉 수지에 피복되어, 이면에는 금속 전극이 노출된 무 리드 구조(leadless structure)로 되어 있기 때문에, 기판에 해당하는 부분이 금속 전극뿐이며, 전자 장치는 매우 얇게 되어 있다.
또한, 그 외의 무 코어 기판 패키지의 예로서, 예를 들면, 특허 문헌 2(도 1)에 기재되어 있는 전자 장치도 제안되어 있다.
이 전자 장치에서는, 제1 층간 절연층 위에 제1 배선층을 배치하고, 또한 제2 층간 절연층을 배치하고, 이 층간 절연층의 소정의 위치에 천공을 해서 비아 도체를 배치하고, 이 위로 순차적으로 배선층과 비아 도체를 갖은 층간 절연층을 원하는 횟수만큼 배치하고, 층 상에 금속 지지 플레임체를 구성하는 기판 구조가 제공되어 있다.
또한, 특허 문헌 2([0038] 단락)에는, 그 후 이 기판에 반도체를, 금속 범프를 통해서 접속하는 일반적인 플립 칩의 제조 방법으로 전자 장치를 구성하는 것이 적혀 있다.
그러나, 특허 문헌 1에 기재된 구조에 따르면, 금속 전극의 주위에 유지물이 존재하지 않기 때문에, 배선을 다층화하는 것이 곤란하다는 문제가 있다.
또한, 특허 문헌 2에 기재된 구조에 따르면, 층간 절연막이 존재하기 때문에 다층 배선은 가능하다. 그러나, 특허 문헌 1에 있는 것 같이 매우 얇은 기판은 불 가능하다.
이와 같이, 일반적인 무 코어 기판 패키지에서와 같이 매우 얇은 기판을 갖는 것과 동시에, 다층 배선 구조를 채용하는 것이 양립하지 않는다는 제1 문제점이 있다. 이 원인은, 다층 배선 구조를 만드는 동시에, 비아 도체를 만드는 것에 기인한다. 그 이유를 이하에 설명한다.
전술한 바와 같이, 특허 문헌 2에 기재된 구조에서는 층간 절연층의 존재로 인해 다층 기판이 제조 가능하다. 그러나, 이 다층 기판은, 각 단층판의 층간 절연층의 상하면에 구리를 적층하고, 여기에 배선 패턴을 만드는 구조를 갖고 있기 때문에, 이 상하면에 제조된 배선 패턴간을 결선하기 위해 비아 도체가 필요해진다.
도 18a 내지 도 18c에 비아 가공과 도통 도금의 공정을 간략히 설명하기 위한 단면도가 도시되어 있다.
우선, 도 18a에 도시된 바와 같이, 층간 절연층(61)의 상하면에 구리(62)가 적층된 기판에, 도 18c에 도시된 바와 같이, 비아(63)를 형성 한다. 다음으로, 도 18(c)에 도시한 바와 같이, 비아(63)의 상하면에 있는 구리(62)(배선 패턴)을 결선하기 위해 도통 도금(64)을 실시하고 있다. 이것은, 각 단층판의 두께에는 이 층간 절연층(61)의 두께 외에, 상하의 배선 패턴의 두께가 필요한 것을 의미한다. 또한, 비아 도체 제조의 과정에서, 비아(63)의 측면에 도전물(통상은 구리)을 도금에서 만들 경우, 미소한 구멍 때문에 도금액의 순환이 좋지 않고, 절연물 위에 도금을 하기 때문에 도금 성장이 어렵다. 그러므로, 접속 신뢰도를 확보하기 위해서 그 도금 두께는 배선 패턴 상에서 두께 1O㎛ 정도는 필요하다. 따라서, 처음에 제공된 배선 패턴의 두께에 도금의 두께를 더한 결과로서, 배선 패턴의 전체 두께는, 통상적으로, 약 25∼30㎛가 된다. 다층기판을 제조하는 경우, 다수의 배선층에, 이 배선 패턴의 두께가 필요하다.
제2 문제점은, 배선 부분의 사이즈가 커진다는 것이다. 이 원인도 비아 도체에 기인한다. 그 이유는, 비아 천공 공정과 배선 패턴 형성 공정이 동일 공정이 아니며, 이 2개의 공정에서 형성물의 치수는 각각의 형성물의 위치 사이의 갭을 흡수하도록 해야하기 때문이다.
도 18d는 비아 주변의 개략 평면도를 나타낸다.
비아(63)의 주위를 둘러싸도록 도통부(비아-랜드(65))가 배치되고, 비아-랜드(65)의 일부로부터 도통되는 패턴이 배선되어 있을 경우(배선(66)), 비아 도체와 결선하는 배선 패턴을 확실하게 결선하기 위해, 비아 형성의 위치 정밀도와 패턴 형성의 위치 정밀도를 고려하여, 통상적으로, 비아 직경보다 일측에서 약 50㎛ 이상, 직경에서는 실제로 100㎛ 이상의 여유를 갖도록 한 비아-랜드(65)를 만들고 있다.
또한, 전자 장치의 소형화 및 박형화의 방법으로서, 범프를 통해서 전자 부품을 기판에 접속하는, 소위, 플립-칩법(flip-chip method)이 있다. 이 방법에 따르면, 전자 부품과 기판을 금속 세선에서 접속할 경우에 비해, 전자 부품의 내측에 기판의 접속 전극을 형성할 수 있기 때문에 소형화할 수 있다. 또한, 금속 세선에서 전술한 접속을 형성하는 경우, 금속 세선을 설치하기 위한 높이가 필요하다. 플립-칩법에서는 얇은 금속 세선을 설치하기 위한 상기 높이가 단지 범프를 설치하기 위한 높이므로, 소형화가 구현될 수 있다. 한편, 플립-칩법에서는, 전자 부품상의 전극은 그 미세 가공 때문에 작고, 전극간의 간격도 빽빽하게 되어 있다. 그러므로, 전자 장치로서는 사실상 기판에 내부 배선을 형성하고, 전자 장치가 실장되는 머더 보드 상에 실장 가능하도록 외부 전극의 위치를 구성할 필요가 있다. 이 때문에, 통상의 무 코어 기판 패키지와 유사한 박형 및 소형의 기판을 다층으로 제조하는 것은, 플립-칩법을 통상의 무 코어 기판 패키지에 채용할 수 있는 것을 의미하고, 전자 장치의 소형화 및 박형화를 추진하는 것은 매우 중요하다.
따라서, 본 발명의 목적은, 무 코어 기판 패키지에 있는 매우 얇은 기판을 가지면서 다층 배선이 가능한 전자 장치용 기판, 해당 전자 장치용 기판을 구비한 전자 장치, 및 그것들의 제조 방법을 제공하는 것에 있다.
본 발명의 제1 양태에 의하면, 코어 기판과, 상기 코어 기판 상에 설치되고, 외부 접속 단자 및 제1 전기 절연물을 포함해서 구성되는 외부 접속 배선층과, 상기 외부 접속 배선층 위에 설치되고, 내부 도체 패턴 및 제2 전기 절연물을 포함해서 구성되는 회로 배선층을 포함하는 전자 장치용 기판에서, 상기 회로 배선층은, 1층 또는 2층 이상 적층되어 있고, 상기 내부 도체 패턴의 표면이 상기 제2 전기 절연물의 표면과 동일 평면상인 것을 특징으로 하는 전자 장치용 기판이 제공된다.
상기 본 발명에 따른 전자 장치용 기판은, 하기의 1개 이상의 특징을 가지는 발명을 포함한다.
(1) 상기 회로 배선층은, 상기 제2 전기 절연물의 개구에 설치된 비아 홀 도체를 가지고 있고, 상기 비아 홀 도체는, 상기 내부 도체 패턴과 일체화되어 있다.
(2) 상기 비아 홀 도체는, 1층 이상의 도금막으로 구성되어 있다.
(3) 상기 회로 배선층의 최상층은, 전자 부품 탑재층이며, 해당 전자 부품 탑재층에 있어서의 상기 도금막의 최상층은 전자 부품과의 접속에 필요한 표면 처리가 이루어져 있다.
(4) 상기 회로 배선층의 최상층은, 전자 부품 탑재층이며, 전자 부품 탑재층의 표면 상에 외부 도체 패턴이 형성되어 있다.
(5) 상기 외부 도체 패턴은, 동박으로 구성되어 있다.
(6) 상기 코어 기판은, 동박, 스테인레스 박, 알루미늄 또는 그 합금 박, 니켈 또는 그 합금 박, 주석 또는 그 합금 박 중 어느 하나이다.
(7) 상기 코어 기판은, 금속을 소재로 이루어진 캐리어층과, 상기 캐리어층 상에 형성한 박리층과, 상기 박리층 상에 형성한 금속층을 포함하고, 상기 금속층이 상기 외부 접속 배선층측에 배치된다.
(8) 상기 박리층을 통한 상기 금속층과 상기 캐리어층과의 접착력이, 상기 금속층과 상기 외부 접속 배선층과의 접착력보다도 작다.
(9) 상기 박리층은, 유기계 박리층 또는 무기계 박리층이다.
(10) 상기 금속층은, 구리 또는 그 합금박, 스테인레스 박, 알루미늄 및 그 합금박, 니켈 또는 그 합금박, 주석 또는 그 합금박이다.
(11)전자 장치용 기판은 코어 기판이 부착된 지지 기판을 포함한다.
(12) 상기 지지 기판은 절연막이다.
(13) 상기 제2 전기 절연물은, 솔더 레지스트(solder resist) 또는 포토솔더 레지스트(photosolder resist)다.
(14) 상기 제2 전기 절연물은, 상기 코어 기판으로 반대인 최상층에서는 폴리이미드 또는 에폭시이며, 상기 최상층 이외의 층에서는 솔더 레지스트 또는 포토솔더 레지스트이다.
(15) 상기 내부 도체 패턴은, 구리, 동합금, 니켈 또는 니켈 합금이다.
(16) 상기 피어 홀 도체는, 금, 은, 구리, 동합금, 니켈, 니켈 합금 또는 팔라듐의 단층, 혹은 적층한 것이다.
(l7) 상기 외부 접속 단자는, 상기 제1 전기 절연물의 개구에 형성된 외부 접속용 도금막으로 구성되어 있다.
(18) 상기 외부 접속 배선층은, 상기 제1 전기 절연물의 개구에 형성된 주석확산 방지용 도금막을 가지고 있고, 상기 주석 확산 방지용 도금막은, 상기 외부 접속용 도금막과 일체화되어 있다.
(19) 상기 주석 확산 방지용 도금막은, 구리 또는 그 합금 도금을 5㎛ 이상,혹은 니켈 또는 그 합금 도금을 3㎛ 이상으로 하여 구성되어 있다.
또한, 본 발명의 다른 양태에 따르면, 전자 장치용 기판의 제조 방법은,
코어 기판의 한 면에 제1 전기 절연물을 형성하는 제1 공정과, 상기 제1 전기 절연물에 개구를 형성하는 제2 공정과,
상기 개구에 외부 접속 단자를 형성하는 제3 공정과,
상기 제1 전기 절연물 상에 내부 도체 패턴을 형성하는 제4 공정과,
상기 제1 전기 절연물 상에 제2 전기 절연물을 그 표면이 상기 내부 도체 패턴의 표면과 동일 평면 상에 형성하는 제5 공정을 포함하는 것을 특징으로 한다.
상기 본 발명에 따른 전자 장치용 기판의 제조 방법은, 하기의 1개 이상의 특징을 가지는 발명을 포함한다.
(1) 전자 장치용 기판의 제조 방법은,
상기 제2 전기 절연물에 개구를 설치하는 공정과,
해당 개구에 비아 홀 도체를 상기 내부 도체 패턴에 일체화시켜서 형성하는 공정을 더 포함한다.
(2) 전자 장치용 기판의 제조 방법은,
동박을 갖는 전기 절연 기판을 최상층에 적층하는 공정과,
상기 동박을 가공해서 외부 도체 패턴을 형성하는 공정을 포함한다.
(3) 상기 코어 기판은, 캐리어층, 박리층, 및 금속층을 적층해서 형성한 복합 기판 포함한다.
(4) 상기 코어 기판은, 캐리어층, 박리층, 및 금속층을 적층해서 형성한 복합 기판을 포함하고, 상기 복합 기판에 지지 기판이 일체화된다.
(5) 상기 지지 기판은, 접착제를 갖는 전기 절연막이며, 상기 접착제를 이용 해서 상기 복합 기판에 일체화된다.
(6) 상기 제1 전기 절연물은, 상기 코어 기판에 코팅 또는 압력 용접에 의해 접착된다.
또한, 본 발명의 제3 양태에 따르면, 전자 장치는,
외부 접속 단자 및 제1 전기 절연물을 포함하는 외부 접속 배선층과, 내부 도전체 패턴 및 제2 전기 절연물을 포함하는 하나 이상의 층에 대해 적층된 회로 배선층을 포함하는 전자 장치용 기판과 - 상기 내부 도전체 패턴의 표면은 제2 절연물의 표면과 동일한 평면상에 위치함 -,
해당 전자 장치용 기판 상에 설치된 전자 부품을 포함한다.
상기 본 발명에 따른 전자 장치는, 하기의 1개 이상의 특징과 가지는 발명을 포함한다.
(1) 상기 전자 장치용 기판의 상기 외부 접속 단자에는, 솔더 볼이 접속되어 있다.
(2) 상기 전자 부품은, 상기 전자 장치용 기판과 금속 세선을 통해서 전기적으로 접속되어 있다.
(3) 상기 전자 부품은, 상기 전자 장치용 기판과 범프를 통해서 전기적으로 접속되어 있다.
또한, 본 발명의 제4 양태에 따르면, 전자 장치용 기판을 사용한 전자 장치를 제조하는 방법은,
상기 전자 장치용 기판에 전자 부품을 탑재하는 공정과 - 상기 전자 장치용 기판은, 코어 기판과, 외부 접속 단자 및 제1 전기 절연물을 포함하는 코어 기판 상에 설치되는 외부 접속 배선층과, 내부 도전체 패턴 및 제2 전기 절연물을 포함하는 하나 이상의 층에 대해 적층된 회로 배선층을 포함하고, 내부 도전 패턴의 표면은 재2 전기 절연물과 동일한 평면에 위치함 -,
상기 전자 부품의 소정의 전극과 상기 외부 접속 배선층을 전기적으로 접속하는 공정과,
적어도 상기 전자 부품과 외부 접속 배선층과의 전기적 접속부를 절연성 피복 재료로 피복하는 공정과,
상기 전자 장치용 기판으로부터 상기 코어 기판을 제거하는 공정을 포함한다.
상기 본 발명에 따른 전자 장치의 제조 방법은, 하기의 1개 이상의 특징과 가지는 발명을 포함한다.
(1) 상기 코어 기판은, 화학적 용해, 전기 화학적 용해, 또는 기계적 연마, 혹은 이들의 조합에 의해 제거된다.
(2) 상기 코어 기판은, 적어도 캐리어층과 금속층 사이에 형성되는 박리층을 포함하는 복수의 층을 포함하고, 캐리어층 및 금속층을 포함하는 층은 물리적으로 금속층을 포함하는 다른 층과 격리되고, 금속층은 화학적 용해, 전기 화학적 용해,또는 기계적 연마, 혹은 이들의 조합에 의해 제거된다.
또한, 본 발명에서, 전자 부품은, IC 이외에 컨덴서, 트랜지스터, 다이오드, 전기적 필터 등의 각 칩 부품을 포함한다
본 발명에 따르면, 무 코어 기판 패키지에 있는 매우 얇은 기판을 가지면서, 다층 배선이 가능한 전자 장치용 기판 및 해당 전자 장치용 기판을 구비한 전자 장치를 얻는 것이 가능하다.
<발명을 실시하기 위한 최량의 형태>
이하, 전자 장치, 전자 장치용 기판, 및 해당 전자 장치용 기판을 이용한 전자 장치 및 그 제조 방법이 첨부되는 도면과 함께 보다 상세히 설명될 것이다.
〔본 발명의 제1 실시예〕
(전자 장치용 기판의 구성)
도 1은, 본 발명의 제1 실시예에 따른 전자 장치용 기판의 단면도다.
전자 장치용 기판(10)은, 박판형 금속 코어 기판(11)과, 코어 기판(11) 위에 설치된 외부 접속 배선층(100)과, 또한 외부 접속 배선층(100) 위에 설치된 전자 부품 탑재층(110)을 포함한다.
A. 금속 코어 기판(11)
금속 코어 기판(11)은, 입수의 용이함, 비용, 높은 전기 전도성, 최종 공정에 있어서의 제거의 용이함 등으로부터, 동박이 가장 좋지만, 스테인레스 박, 알루미늄 또는 그 합금박, 니켈 또는 그 합금박, 주석 또는 그 합금박 이어도 된다.
또한, 금속 코어 기판(11)은, 반송이나 가공에 있어서 기계적 내구성이 필요하기 때문에, 그 두께를 20㎛ 이상으로 할 필요가 있다. 한편, 전자 장치용 기판(10)을 이용해서 전자 장치를 제조하는 때는, 마지막으로 금속 코어 기판(11)을 제거할 필요가 있다. 그때 금속 코어 기판(11)이 두껍다면, 화학적 용해법에서도 기계적 연마법에서도, 처리에 긴 시간이 필요할 것이다. 이것을 해결하기 위해서, 외부 접속 배선층(100)(PSR막(101))을 보강함으로써, 금속 코어 기판(11)의 두께를 얇게 하고, 제거 시에 용해 또는 연마에 필요한 시간을 줄일 수 있다. 예를 들면, 두께 12㎛의 동박을 사용하여, 기계적 내구성과 제거 작업 시간의 단축을 도모할 수 있다.
B. 외부 접속 배선층(100)
외부 접속 배선층(100)은 금속 코어 기판(11) 위에 설치되고, 상기 막(101)에는 도체 도금(금속 코어 기판(11)의 측면에서 보았을 경우, 제1 도금막(103), 제2 도금막(104), 제3 도금막(105))이 적용되는 개구(102)가 제공되는 전기 절연물로 이루어진 포토솔더 레지스트(이하, PSR라 함) 막(101)을 포함한다. 도체 도금 최상부의 제3 도금막(105)은, 그 표면이 PSR막(101)의 표면과 동일평면에 있다.
제1 내지 제3 도금막(103 내지 105)과 PSR막(101)에 의한 조합은, 외부 접속 배선층(100)을 구성하고, 외부 접속 배선층(100)의 두께는, 전자 장치의 박형화가 가능하도록, 30㎛ 이하로 한다.
PSR막(l01)에는, 유기 레지스트 막, 예를 들면 불용해성 솔더 레지스트 또는 포토레지스트를 이용할 수 있다.
제1 도금막(103)에는, 전자 장치가 완성되었을 때에, 이 전자 장치와 외부와의 접속에 필요한 표면 처리가 실시되어 있다. 납땜에 의해 실장 하는 경우는, 금, 은, 팔라듐, 니켈, 주석, 솔더 도금 등이 적합하다. 이방성 도전 필름(ACF), 이방성 도전 페이스트(ACP), 비도전 페이스트(ACP), 비도전 필름(NCF), 비도전 페 이스트(NCP) 등으로 압력 용접해서 실장 하는 경우는, 금, 은, 팔라듐, 니켈 등이 적합하다.
제2 도금막(104)은, 본 실시예의 기판을 후술하는 제2 실시예 등에 기재된 방법에서 전자 장치를 제조한 후, 이 전자 장치를 실장용 기판과 접속할 때에 이용하는 솔더 중 주석이 금 등의 내부로 확산하는 것을 방지하는 배리어 층으로서 제공된다. 제2 도금막(104)의 재료로서, 구리 또는 그 합금 도금, 니켈 또는 그 합금 도금 등을 이용할 수 있다. 그 두께는, 예를 들면, 구리 또는 그 합금 도금의 경우에는 5㎛ 이상으로 하고, 니켈 또는 그 합금 도금의 경우에는 3㎛ 이상으로 한다.
제3 도금막(105)은, 후술하는 전자 부품 탑재층(110)의 최하부의 도전막(113)과 적어도 일부에 있어서 전기적인 접속을 가지도록 하기 위해서 설치된다. 이 재료로서는, 높은 전기 전도성, 비용 등의 점으로부터 구리가 가장 좋지만, 동합금, 니켈, 니켈 합금 등이어도 된다. 제3 도금막(105)은 제2 도금막(104)과 동일한 금속 재료일 수 있고, 제2 도금막(104)은 그 표면이 PSR막(10l)의 표면과 동일 평면이 될 때까지 형성될 수 있다.
C. 전자 부품 탑재층(110)
전자 부품 탑재층(110)은, 외부 접속 배선층(100) 위에 설치되고, PSR막(111)에 설치된 개구(112)에 도전막(113) 및 도체 도금막(제4 도금막(114), 제5 도금막(l15), 제6 도금막(116))이 실시된 구성을 가진다. 제4 내지 제6 도금막(114 내지 116)은, 전자 부품의 탑재나 금속 세선에 의한 전기적 접합을 고려하 여 구성된다.
도전막(113), 제4 내지 제6 도금막(114∼116) 및 PSR막(111)에 의한 조합은, 전자 부품 탑재층(l10)을 구성하고, 전자 부품 탑재층(l10)의 두께는, 전자 장치의 박형화가 가능하도록, 30㎛ 이하로 한다.
PSR막(111)에는, PSR(l01)막과 같이 유기 레지스트 막, 예를 들면 불용해성의 솔더 레지스트 또는 포토레지스트를 이용할 수 있다.
도전막(113)은, 외부 접속 배선층(100)의 최상부의 제3 도금막(105)과 적어도 일부에 있어서 전기적인 접속을 가지기 위해서 설치된다. 이 재료로서는, 높은 전기 전도성, 비용 등의 점으로부터 구리가 가장 좋지만, 동합금, 니켈, 니켈 합금 등이어도 된다.
제4 도금막(114)은, 도전막(113)과 제5 도금막(115)의 전기적인 접속을 위한 중간적인 도체 도금으로서 설치된다. 이 재료로서는, 높은 전기 전도성, 비용 등의 점에서 구리(예를 들면 두께 1O㎛)가 사용될 수 있다. 그 밖의 재료로서는, 동합금, 니켈, 니켈 합금 등 이어도 된다. 제4 도금막(114)은, 제5 도금막(115)과 동일한 금속종이라도 좋다.
제5 도금막(115)에는, 그 상층의 제6 도금막(116)에 전자 부품(201)의 범프(202)를 초음파, 열압착 혹은 그 복합을 이용해서 전기적인 접속을 하기 위해서, 딱딱한 재질을 이용하는 것이 요구된다. 이 재료로서는, 예를 들면 비교적 딱딱한 재료인 니켈을 이용한다(예를 들면 두께 0.75㎛). 제5 도금막(115)의 재료로서는, 니켈, 팔라듐이 적합하지만, 전자 부품의 접속 방법 등에 의해 다른 재료도 사용가 능하다.
제6 도금막(116)은, 전자 부품(201)을 탑재하는 전자 부품 탑재층(110)의 최상부가 된다. 제6 도금막(116)은, 전자 부품과의 접속에 필요한 표면 처리가 실시되고 있고, 전자 부품(201)의 범프(202)과 전기적인 접속을 잡기 위해서 설치된다. 이 재료로서는, 금, 은, 팔라듐 등을 이용할 수 있다. 또한, 금 범프나 솔더 범프가 형성되는 전자 부품이 플립-칩법에 의해 결속되는 경우는, 금, 주석, 팔라듐 혹은 솔더 도금 등이 필요하다.
(전자 장치용 기판의 제조 방법)
다음으로, 제1 실시예에 따른 전자 장치용 기판의 제조 방법에 대해서 설명한다.
도 2a 및 도 2n은, 도 1의 전자 장치용 기판의 제조 플로우를 나타내는 설명도다.
우선, 도 2a에 도시한 바와 같이 예를 들면, 두께 12㎛의 동박을 금속 코어 기판(11)로서 준비한다.
이 금속 코어 기판(11)의 한 면에, 도 2b에 도시한 바와 같이 스크린 인쇄법 등에 의해 PSR막(101)을, 예를 들면, 15㎛로 코팅한다. 코팅 대신에, 압력 용접에 의해 PSR막(101)을 접착하여도 된다.
다음으로, 도 2c에 도시한 바와 같이 PSR막(101) 위로 포토마스크(107)를 씌워 외부 접속 단자가 되는 위치에 자외선(108)을 조사한다.
현상 처리에 의해 도 2d에 도시한 바와 같이 PSR막(101)에 원하는 형상으로 개구(102)를 형성한다.
다음으로, 도 2e 및 도 2f에 도시한 바와 같이, 개구(102)에 제1 도금막(103), 제2 도금막(104), 제3 도금막(105)을 순차적으로 전해 도금한다. 제1 내지 제3 도금막(103∼105)을 포함하는 도체 도금막은, 개구(102)에 PSR(l01)의 표면과 동일 평면이 되는 두께까지 실시한다.
다음으로, 도 2g에 도시한 바와 같이 PSR막(101)과 제3 도금막(105)의 상면 전체면에 구리 등의 도전막(1l3)을 증착법에 의해 박 형상으로 형성한다. 이 증착 막을 형성한 후, 에칭 등에 의해 원하는 형상으로 가공한다. 도전막(113)의 형성에는, 증착법 외에, 도전성의 접착제를 이용해서 도전 박을 접합하는 방법도 좋고, 스퍼터법으로도 가능하다. 또한, 무전해 도금법을 이용해서 구리 박막을 전체 면에 성장시켜, 그 후에 전해 도금법에 의해 원하는 두께로 막을 형성하는 것도 가능하다.
다음으로, 도 2h 및 도 2i에 도시한 바와 같이, 도전막(113)을 마스크(122)에 의해 전자 부품 탑재를 행하는 소정의 형상으로 배선 형성한다.
그 후, 도 2j에 도시한 바와 같이 PSR막(101) 및 도전막(113)의 상면에 PSR막(111)을 도포한다.
다음으로, 도 2k 및 도 2l에 도시한 바와 같이, 외부 접속 배선층(110)의 개구 처리와 같이 하고, 포토마스크(123)를 이용하여, 도전막(113)의 위치에 개구(112)를 형성한다.
다음으로, 도 2m 및 도 2n에 도시한 바와 같이, 제4 도금막(114), 제5 도금 막(115), 제6 도금막(116)의 구성에 의해, 개구(112)에 도체 도금을 실시한다. 전술한 바와 같이, 전자 장치용 기판(10)을 제조한다.
(본 발명의 제1 실시예의 효과)
본 실시예에 따르면, 이하의 효과를 얻을 수 있다.
(1) 본 실시예에 따른 전자 장치용 기판은, 박판형의 전기 절연물을 제공하고, 도전체가 전기 절연물 내에 형성되고, 도체 패턴으로서 기능하는 비아 홀 도체를 형성함으로써 단층판이 제공되고, 유사하게 형성된 복수의 단층판이 적층되며, 전술한 상하층의 내의 도전체를 서로 접촉시킴으로써 상하 배선 간의 도통을 취하는 구조를 가지고 있다. 이러한 구조를 갖춘 것에 의해, 종래 전기 절연물의 상하면에서 만난 배선 패턴을 전기 절연층 내에 매설해서 있기 때문에, 전기 절연층의 두께만이 다층 기판을 구성하는 단층의 두께로 되기 때문에, 단층의 두께는, 통상의 기판과 비교해 배선 패턴의 두께와 동일하게 된다. 따라서, 통상의 무 코어 기판 패키지에서는 찾아볼 수 없었던 매우 얇은 기판을 갖는 것과, 다층 배선 구조를 모두 실현한, 매우 얇은 전자 장치를 제공할 수 있다.
(2) 상기한 바와 같은 단층판을 상하로 직접 적층하는 것으로, 상하층 간의 배선 패턴을 접속해서 있기 때문에, 비아 구조가 불필요해진다. 이 때문에, 전자 부품 탑재층과 외부 접속 배선층을 전기적으로 접속하기 위한 비아 홀용의 랜드도 불필요해진다. 그러므로, 다층기판을 사용하면서 배선 패턴의 면적을 축소할 수 있는, 보다 소형의 전자 장치의 제공을 할 수 있다.
(3) 종래의 다층기판의 구조에서는, 외부 접속 단자가 되는 층과 비아 홀이 되는 층이 각각 단독으로 필요했다. 그러나, 본 실시예에 의하면 하나로 하는 것이 가능해지고, 기판의 두께를 얇게 하는 효과가 있다.
〔본 발명의 제2 실시예〕
(전자 장치의 구성)
도 3은, 본 발명의 제2 실시예에 따른 전자 장치의 단면도로서, 도 3a는 제1 실시예에 따른 전자 장치용 기판을 이용한 전자 장치를 나타내고, 도 3b는 제1 실시예에 따른 전자 장치용 기판의 변형예를 이용한 전자 장치를 나타낸다.
제1 실시예에 따른 전자 장치용 기판의 변형예에서는, 외부 접속 배선층(100)의 도전 도금막(103∼105)의 폭을 넓게 하고, 전자 부품 탑재층(1l0)의 도전막(113)과 도전 도금막(114∼116)의 폭을 좁게 하고 있다. 또한, 도전막(113)과 도전 도금막들의 양 단부를 전자 장치의 양측으로부터 중심 근방으로 위치를 옮기는, 즉, 전자 장치의 양측으로부터의 거리가 도전막(133) 및 도전 도금막까지 넓어진다.
도 3a에 도시하는 전자 장치(200A)는, 제1 실시예에 따른 전자 장치용 기판(10)과, 해당 전자 장치용 기판(10)의 전자 부품 탑재층(110)에 범프(202)를 통해서 전기적 접속된 전자 부품(20l)을 포함한다. 단, 전자 장치용 기판(10)의 금속 코어 기판(11)은 제거되어 있다.
전자 부품(201)과 전자 부품 탑재층(110)은, 범프(202)와 전자 부품 탑재층(110)의 전기적 접속을 강화하기 위해서, 접착제(203)를 이용해서 고정되어 있다. 또한, 전자 부품(201)의 보호 때문에, 그 주위가 밀봉 수지(204)로 덮어져 있 다.
전자 장치용 기판(10)의 외부 접속 배선층(100)의 도체 도금은, 외부 접속에 사용되는 제1 도금막(103)과, 완성된 전자 장치를 외부 기판(실장 기판: 머더 보드)과 실장 할 때에 사용하는 솔더 내의 주석(Sn)이 이 외부 단자의 금속 내에 확산해서 접속 강도가 열화하는 문제를 방지하기 위한 배리어층으로서 기능하는 제2 도금막(104)과, 전자 부품 탑재층(110)의 전기적 접속에 사용되는 제3 도금막(105)을 공유한 일체물로 이루어진다.
전자 부품 탑재층(110)은, 제3 도금막(105)과 전기적으로 접속되는 도전막(l13)과, 비아 홀 도체로서의 제4 내지 제6 도금막(114∼116)을 포함하여, 일체물을 제공한다. 즉, 비아-홀 도전체는 도금막에 통합된다. 도전막(113)은 내부 회로 배선(도체 패턴)으로서의 기능 외에, 전기접속용 비아 홀 도체로서의 기능도 더갖는다. 즉, 전자 부품(201)의 전기적 신호는, 범프(202), 전자 부품 탑재층(110)의 도체 도금막(114 내지 116)과 도전막(113), 및 외부 접속 배선층(100)의 제3 도금막(105)과 제2 도금막(104)을 통해, 제1 도금막(103)에 전달되는 것이 가능하다.
도 3b에 도시하는 전자 장치(200B)도, 제1 실시예에 따른 전자 장치용 기판(10)의 변형예를 이용한 것 외에는, 상기 전자 장치(200A)와 같은 구성 및 기능을 가진다.
(전자 장치의 제조 방법)
다음으로, 도 4a 내지 도 4e를 참조해서 제2 실시예에 따른 전자 장치의 제 조 방법에 대해서 설명한다.
도 4a 내지 도 4e는, 도 3a의 전자 장치의 제조 플로우를 나타내는 설명도다.
우선, 제1 실시예에 따른 전자 장치용 기판(10)을 준비하고, 또한, 도 4a에 도시한 바와 같이 전자 부품(201)의 출력 전극에 범프(202)를 설치한다.
다음으로, 도 4b에 도시한 바와 같이 전자 장치용 기판(10)의 전자 부품 탑재층(l10)의 제6 도금막(l16)에 전자 부품(201)을 플립 칩법에 의해 접속한다.
범프(202)과 전자 부품 탑재층(1l0)의 전기적 접속을 강화하기 위해서, 도 4c에 도시한 바와 같이, 접착제(203)를 이용해서 전자 부품(201)과 전자 부품 탑재층(110)을 고정한다.
다음으로, 도 4d에 도시한 바와 같이, 전자 부품(201)의 보호를 위해, 트랜스퍼 몰드 등의 방법에 의해 밀봉 수지(204)로 전자 부품(201) 및 전자 부품 탑재층(110)의 전자 부품 탑재면 등을 피복한다.
마지막으로, 도 4e에 도시한 바와 같이, 금속 코어 기판(11)을 화학적 용해, 전기 화학적 용해 또는 기계적 연마, 혹은, 이들의 조합에 의해 제거하고, 무 코어 기판 다층 배선의 전자 장치(200A)를 얻는다.
도 3b 에 도시하는 전자 장치(200B)도, 상기 전자 장치(200A)와 같이 해서 제조할 수 있다.
(본 발명의 제2 실시예의 효과)
본 실시예에 따르면, 이하의 효과를 발휘한다.
(1) 제1 실시예에 따른 전자 장치용 기판을 사용한 것에 의해, 얇은 전자 장치를 얻을 수 있다. 또한, 소형의 전자 장치를 얻는 것이 가능하다.
(2) 제1 실시예에 따른 전자 장치용 기판을 사용함으로써, 무 코어 기판 패키지를 사용하면서 플립 칩 실장이 가능하게 된다. 이것은, 종래의 무 코어 기판 패키지에서는 외부 전극과 내부 배선이 동일하기 때문에 형성이 불가능했다(예를 들면, 특허 문헌 1의 도 1). 본 실시예에서는, 배선 부분을 무 코어 기판 패키지에서 2층 배선 구조로서 형성되어 있기 때문에, 외부 전극과 내부 배선을 분리할 수 있도록, 전자 부품 상의 좁은 피치(narrow pitch)의 전극으로부터 내부 배선을 이용해서 전자 장치 실장에 필요한 피치까지 외부 전극 간격을 변경할 수 있다.
(3) 전자 장치(200B) 특유한 효과로서, 전자 부품 탑재층(110)의 도전막(113)과 도전 도금막(114∼1l6)의 폭을 축소해 전자 장치단으로부터 중심으로 치우쳐서 있기 때문에, 전자 장치의 면적을 전자 장치(200A)에 비해 축소 가능하는 효과가 있다.
〔본 발명의 제3 실시예〕
(전자 장치용 기판의 구성)
도 5는, 본 발명의 제3 실시예에 따른 전자 장치용 기판의 단면도다.
전자 장치용 기판(20)은, 전술한 제1 실시예에 있어서의 코어 기판인 금속 코어 기판(11)을 캐리어 첨부 동박(21)으로 대체된 것이다. 그러므로, 외부 접속 배선층(100) 및 전자 부품 탑재층(110)의 구성은 제1 실시예의 경우와 동일하다.
캐리어 첨부 동박(21)은, 금속층(22)과 캐리어층(24)의 사이에 박리층(23)을 구비한 구성을 가진다. 금속층(22)은, 외부 접속 배선층(100)의 PSR막(101)과 제1 도금막(103)에 면접하고 있다.
(전자 장치용 기판의 제조 방법)
다음으로, 제3 실시예에 따른 전자 장치용 기판의 제조 방법에 대해서 설명한다.
도 6a 내지 6n은, 도 5의 전자 장치용 기판의 제조 플로우를 나타내는 설명도다.
우선, 도 6a에 도시한 바와 같이, 금속층(22)과 캐리어층(24)의 사이에 박리층(23)을 가지는 3층 구성의 캐리어 첨부 동박(21)을 준비한다.
또한, 도 6b에 도시한 바와 같이 금속층(22)측에, 전술한 제1 실시예와 마찬가지로, 스크린 인쇄법 등에 의해 전기 절연물인 PSR막(101)을, 예를 들면 15㎛로 형성한다.
캐리어 첨부 동박(21)은, 금속박(여기서는 동박)을 제공하기 위해, 18㎛ 이상의 두꺼운 금속박(여기서는 동박)인 금속층(22)에, 후공정에서 박리할 수 있는 정도로 약한 접착성을 가지는 박리층(23)을 형성한 후, 전해법에 의해 얇은(예를 들면 1∼5㎛) 금속박인 캐리어층(24)을 형성한 기재이다. 금속층(22)으로서는, 동박 외에도, 동합금박, 스테인레스박, 알루미늄 및 그 합금박, 주석 및 그 합금박을 이용할 수 있다.
또한, 박리층(23)과 캐리어층(24)의 밀착력을, 박리층(23)과 금속층(22)의 밀착력보다 크게 하는 것으로, 후의 공정에 있어서 금속층(22)과 박리층(23)의 사 이를 기계적인 박리에 의해 분리할 수 있다. 이 박리층(23)은, 상기 밀착력 차를 갖는 것이면, 유기계 박리층, 무기계 박리층의 어느 것이여도 좋다. 그러나, 전자 장치를 제조하는 동시에, 가열 공정을 포함하는 경우에는 내열성을 고려하고, 무기계 박리층을 선택하는 것이 바람직하다.
이 뒤의 제조 공정(도 6c 내지 6n)은, 전술한 제1 실시예와 마찬가지이기 때문에, 설명을 생략한다.
(본 발명의 제3 실시예의 효과)
본 실시예에 따르면, 본 발명의 제1 실시예의 효과와 마찬가지의 효과를 발휘한다.
또한, 본 실시예에서는 캐리어 부동박(21)을 이용하는 것으로, 코어 기판인 캐리어 첨부 동박(21)의 제거 공정에 물리적인 박리법을 사용할 수있고, 이 박리후에 남는 금속층(22)을 제거하는 시간을 단축할 수 있다.
〔본 발명의 제4 실시예〕
(전자 장치의 구성)
전자 장치용 기판(20)을 이용한 전자 장치는, 그 제조 공정에서, 코어 기판인 캐리어 첨부 동박(21)이 제거되기 때문에, 전술한 제2 실시예와 같은 구성의 전자 장치가 된다.
(전자 장치의 제조 방법)
다음으로, 도 7a 내지 7g를 참조해서 제4 실시예에 따른 전자 장치의 제조 방법에 대해서 설명한다.
도 7a 내지 7g는, 제3 실시예에 따른 전자 장치용 기판을 이용한 전자 장치의 제조 플로우를 나타내는 설명도다.
우선, 제3 실시예에 따른 전자 장치용 기판(20)을 준비한다.
또한, 도 7a에 도시한 바와 같이 전자 부품(201)의 출력 전극에 범프(202)를 설치한다.
제조 공정의 일부(도 7b 내지 도 7d)는, 전술한 제2 실시예와 마찬가지이기 있기 때문에, 설명을 생략한다.
다음으로, 도 7e에 도시한 바와 같이 캐리어 첨부 동박(21)의 금속층(22)로부터 박리층(23) 및 캐리어층(24)을 기계적인 박리에 의해 제거함으로써, 도 7f에 도시한 바와 같이 얇은 금속층(22)이 남는다.
다음으로, 도 7g에 도시된 바와 같이, 금속층(22)에 황산-과산화수소 혼합 수용액을 분사하고, 금속층(22)을 화학적으로 용해 제거한다. 금속층(22)의 에칭은, 외부 접속 배선층(100)의 제1 도금막(103)이 노출될 때까지 행한다. 제1 도금막(103)은, 금속층(22)의 에칭의 스톱퍼로서도 기능 하고 있다. 이상과 같이 해서, 무 코어 기판 다층 배선의 전자 장치(200A)를 얻는다. 마찬가지로 해서 전자 장치(200B)를 얻을 수도 있다.
(본 발명의 제4 실시예의 효과)
본 실시예에 따르면, 본 발명의 제2 실시예의 효과와 마찬가지의 효과를 발휘한다.
또한, 본 실시예에서는 캐리어 부동박(21)을 사용하기 위해서, 제3 실시예의 효과에서 설명한 대로, 코어 기판 제거 공정의 시간 단축을 꾀할 수 있다.
〔본 발명의 제5 실시예〕
(전자 장치용 기판의 구성)
도 8은, 본 발명의 제5 실시예에 따른 전자 장치용 기판의 단면도다.
전자 장치용 기판(30)은, 전술한 제3 실시예에서, 캐리어 첨부 동박(21)의 외부 접속 배선층(100)과 면하는 측과는 반대면에 테이프 부재(31)를 구비한 것이며, 그 밖의 구성은 제3 실시예와 같다. 또한, 도 8에서, 금속층(22)과 캐리어층(24)의 사이에 박리층(23)을 가지는 캐리어 첨부 동박(21)을 편의상, 일층으로서 도시했다.
테이프 부재(31)는, 절연막으로서의 폴리이미드 테이프(33)에, 접착제(32)를, 예를 들면, 12㎛의 두께로 코팅한 것이다. 테이프 부재(31)는, 지지 기판으로서의 기능(유지 기능)을 갖고, 전자 장치의 조립 제조에 있어서의 전자 장치용 기판의 반송을 쉽게 한다.
(전자 장치용 기판의 제조 방법)
다음으로, 제5 실시예에 따른 전자 장치용 기판의 제조 방법에 대해서 설명한다.
도 9a 및 도 9p는, 제5 실시예의 전자 장치용 기판의 제조 플로우를 나타내는 설명도다. 또한, 도 9a 내지 도 9p에서, 금속층(22)과 캐리어층(24)의 사이에 박리층(23)을 가지는 캐리어 첨부 동박(21)을 편의상, 일층으로서 도시하다.
우선, 도 9a에서와 같이, 금속층(22)/박리층(23)/캐리어층(24)의 3층 구성을 가지는 캐리어 첨부 동박(2l)을 준비한다.
또한, 도 9b에 도시한 바와 같이, 폴리이미드 테이프(33)에 접착제(32)를, 지지 기판으로서, 예를 들면, 12㎛의 두께로 코팅한다.
도 9c에 도시된 바와 같이, 캐리어 첨부 동박(21)의 테이프 부재(31)의 접착제(32)를 마주 대하도록 하여 중첩하고, 한쌍의 롤(301a, 301b) 사이에, 캐리어 첨부 동박(21)과 테이프 부재(31)를 롤 적층법에 의해 붙인다. 이에 의해, 테이프 부재(31)는, 접착제(32)가 캐리어층(24) 표면과 접합된 상태로 된다.
이 뒤의 제조 공정(도 9d 내지 9p)은, 전술한 제1 및 제3 실시예와 마찬가지이기 때문에, 설명을 생략한다.
(본 발명의 제5 실시예의 효과)
본 실시예에 따르면, 본 발명의 제1 실시예의 효과와 마찬가지의 효과를 발휘한다.
또한, 본 실시예에서는 캐리어 부동박(21)과 테이프 부재(31)를 코어 기판으로서 사용하고 있기 때문에, 기판 전체의 물리적 강도가 증가하고, 기판 제조 공정에 있어서의 기판에의 스트레스에 강해지고, 제조 공정 중의 기판의 취급이 용이해진다.
〔본 발명의 제6 실시예〕
(전자 장치의 구성)
전자 장치용 기판(30)을 이용한 전자 장치는, 그 제조 공정에서, 코어 기판인 캐리어 첨부 동박(21)과 지지 기판인 테이프 부재(31)가 제거되기 위해서, 전술 한 제2 실시예와 같은 구성의 전자 장치가 된다.
(전자 장치의 제조 방법)
다음으로, 도 10a 내지 10g를 참조해서 제6 실시예에 따른 전자 장치의 제조 방법에 대해서 설명한다.
도 10a 내지 10g는, 제5 실시예에 따른 전자 장치용 기판을 이용한 전자 장치의 제조 플로우를 나타내는 설명도다. 또한, 도 10a 내지 10g에서, 금속층(22)과 캐리어층(24) 사이에 박리층(23)을 가지는 캐리어 첨부 동박(21)을 편의상, 일층으로서 도시한다.
우선, 제5 실시예에 따른 전자 장치용 기판(30)을 준비한다. 또한, 도 10a에 도시한 바와 같이 전자 부품(201)의 출력 전극에 범프(202)를 설치한다.
제조 공정의 일부(도 10b 내지 도 10d)는, 전술한 제2 실시예와 마찬가지이기 때문에, 설명을 생략한다.
다음에, 도 10e에 도시한 바와 같이, 캐리어 첨부 동박(21)의 금속층(22)으로부터 박리층(23), 캐리어층(24) 및 테이프 부재(31)를 기계적인 박리에 의해 제거함으로써, 도 10f에 도시한 바와 같이 얇은 금속층(22)이 남는다.
도 10g의 제조 공정은, 전술한 제4 실시예와 마찬가지이기 때문에, 설명을 생략한다.
(본 발명의 제6 실시예의 효과)
본 실시예에 따르면, 본 발명의 제2 실시예의 효과와 마찬가지의 효과를 발휘한다.
또한, 캐리어 첨부 동박(21)을 이용하는 것으로 제4 실시의 공정에서 설명한 코어 기판 제거 시간의 단축을 도모한다. 동시에, 캐리어 첨부 동박(21)에 테이프 부재(31)가 적용되어 있기 때문에, 제5 실시예에서 설명한 기판의 물리 강도를 제공하고, 전자 장치 제조 공정 중의 스트레스로 인해 기판이 터지는 등의 문제점을 회피할 수 있다.
〔본 발명의 제7 실시예〕
(전자 장치용 기판의 구성)
도 11은, 본 발명의 제7 실시예에 따른 전자 장치용 기판의 단면도다.
전자 장치용 기판(40)은, 전술한 제5 실시예에서, 전술한 전자 부품 탑재층(110) 대신, 동박(132)이 부속된 폴리이미드 재료(131)를 이용한 전자 부품 탑재층(130)을 구비한 것이며, 그 밖의 구성은 제5 실시예와 같다. 또한, 도 11에서, 금속층(22)과 캐리어층(24)의 사이에 박리층(23)을 가지는 캐리어 첨부 동박(21)을 편의상, 일층으로서 도시했다.
전자 장치용 기판(40)은, 테이프 부재(31)를 지지 기판으로서 가지는 캐리어 첨부 동박(21)의 상부에 외부 접속 배선층(100)이 설치되고, 또한 그 상부에 전자 부품 탑재층(130)이 설치된 구조로 되어 있다.
전자 부품 탑재층(130)의 구성에 대해서 이하에 설명한다.
외부 접속 배선층(100) 위에, 도전막(113)과 상부에 동박(l32)을 가지는 폴리이미드 재료(13l)가 설치되고, 도전막(113) 위에 제7 도금막(135)이 형성되어 있다. 도전막(113)과 제7 도금막(l35)의 총 두께는 폴리이미드 재료(131)의 두께 이 하로 구성되어 있고, 도전막(113)은 외부 접속 배선층(100)의 최상부의 제3 도금막(105)과 적어도 일부가 전기적으로 접속되며, 제7 도금막(135)은 도전막(113)과 적어도 일부가 전기적으로 접속된 구성이다.
폴리이미드 재료(131)의 상부에는, 동박(132) 및 제7 도금막(135)과 같은 또는 그것보다 큰 범위로 제8 도금막(136)이 실시되고 있고, 동박(132)과 제7 도금막(135)은 전기적으로 접속되어 있다.
또한, 제8 도금막(136)을 피복하도록 제9 도금막(137)이 실시된 구성으로 되어 있다.
도전막(113), 제7 내지 제9 도금막(135∼137), 동박(132) 및 폴리이미드 재료(131)의 조합은, 전자 부품 탑재층(130)을 구성하고, 그 두께는, 전자 장치의 박형화가 가능하도록 50㎛ 이하로 한다.
제7 내지 제9 도금막(135∼l37)은, 전자 부품의 탑재나 금속 세선에 의한 전기적 접합을 고려한 구성으로 되어 있다.
제7 도금막(135)은, 도전막(113)과 제8 도금막(136)의 전기적인 접속을 잡기 위한 중간적인 도전 도금으로서 설치된다. 이 재료로서는, 높은 전기 전도성, 비용 등의 점에서 구리 도금이 바람직하다. 그 밖의 재료로서 동합금, 니켈, 니켈 합금등 이어도 된다. 그 두께는, 폴리이미드 재료(131)의 표면과 동일 평면이 되는 두께가 되도록 적층된다.
제8 도금막(136)은, 그 상층의 제9 도금막(137)에 전자 부품(201)의 범프(202)를 초음파, 열압착 혹은 그 복합을 이용해서 전기적은 접속을 하기 때문에, 딱딱한 재질이 요구된다. 이 재료로서는, 예를 들면 비교적 딱딱한 재료인 니켈을 이용한다(예를 들면, 두께 0.75㎛). 제8 도금막(136)의 재료로서는, 니켈, 팔라듐이 적합하지만, 전자 부품의 접속 방법 등에 따라 다른 재료도 가능하다.
제9 도금막(137)은, 전자 부품(201)을 탑재하는 전자 부품 탑재층(130)의 최상부가 되고, 전자 부품(201)의 범프(202)과 전기적인 접속을 잡기 위해서 설치된다. 이 재료로서는, 금, 은, 팔라듐 등을 이용할 수 있다. 또한, 금 범프나 솔더 범프를 형성되는 전자 부품을 플립-칩법에 의해 접속하는 경우는, 금, 주석, 팔라듐 혹은 솔더 도금 등이 필요하다.
(전자 장치용 기판의 제조 방법)
다음으로, 도 12a 내지 도 12q를 참조하여, 제7 실시예에 따른 전자 장치용 기판의 제조 방법에 대해서 설명한다.
도 12a 내지 도 12q는, 제6 실시예에 따른 기판의 제조 플로우를 나타내는 설명도다. 또한, 도 12a 내지 도 12q, 금속층(22)과 캐리어층(24)의 사이에 박리층(23)을 가지는 캐리어 첨부 동박(21)을 편의상, 일층으로서 도시한다.
제조 공정의 일부(도 12a 내지 도 12k)는, 전술한 제5 실시예와 마찬가지이기 때문에, 설명을 생략한다.
도 12l에 도시한 바와 같은, 절연막으로서의 폴리이미드 재료(131)에, 접착제 또는 증착법 등에 의해 동박(132)을 부속되게 하는 재료를 이용하여, 도전막(l13)을 포함시켜 외부 접속 배선층(100)의 표면을 피복한다. 계속해서, 열압착법에 의해, 외부 접속 배선층(100) 및 도전막(113)과 접촉하고 있는 폴리이미드 재 료(13l)를 융착(fusion-bond)한다.
다음으로, 도 12m 및 12n에 도시한 바와 같이 마스크(133)을 이용해서 개구(134)를 형성한다. 이 개구(134)를 형성하는 방법으로서 에칭법을 이용한다. 동박(132)과 폴리이미드 재료(131)의 에칭 액은 각각 상이하지만, 마스크(133)는 1개의 것을 유용할 수 있다. 그 밖의 방법으로서, 레이저에 의한 처리에서도 개구(134)의 형성도 가능하다. 단, 동박(132)의 두께는 한정될 것이다.
다음으로, 도 12o에 도시한 바와 같이 개구(134)이 형성된 동박(132)을 에칭 등에 의해, 전자 부품 탑재를 위해, 원하는 형상으로 형성한다.
다음으로, 도 12q 및 도 12q에 도시한 바와 같이, 제7 도금막(135), 제8 도금막(136), 제9 도금막(137)의 구성에 의해, 개구(134)에 도체 도금을 실시하고, 동박(132) 첨부 폴리이미드 재료(131)를 이용해서 구성한 전자 부품 탑재층(130)을 가지는 전자 장치용 기판(40)을 제조한다.
(본 발명의 제7 실시예의 효과)
본 실시예에 따르면, 본 발명의 제5 실시예의 효과와 마찬가지의 효과를 발휘한다.
또한, 동박(132) 첨부 폴리이미드 재료(131)를 이용하여 단층재를 적층함으로써, 전자 부품 탑재층(130)을 구성할 수 있기 때문에, 제5 실시예와 거의 같은 공법을 채용하여, 배선층의 층수를 1층 늘릴 수 있다.
〔본 발명의 제8 실시예〕
(전자 장치의 구성)
도 13a 및 도 13b는, 본 발명의 제8 실시예에 따른 전자 장치의 단면도로서, 도 13a는 제7 실시예에 따른 전자 장치용 기판을 이용한 전자 장치를 나타내고, 도 13b는 제7 실시예에 따른 전자 장치용 기판의 변형예를 이용한 전자 장치를 나타낸다.
제7 실시예에 따른 전자 장치용 기판의 변형예서는, 전자 부품 탑재층(130)의 도전막(1l3)의 폭을 좁게 해서 그 단부를 전자 장치단으로부터 중심 근방으로 옮기는, 즉, 전자 장치의 양단으로부터 도전막(113)까지의 거리가 확장된다.
도 13a 및 도 13b에서는, 도 11에 도시된 전자 장치용 기판과 동일한 참조 번호가 생략된다.
도 13a에 도시하는 전자 장치(300A)는, 제7 실시예에 따른 전자 장치용 기판(40)과, 해당 전자 장치용 기판(40)의 전자 부품 탑재층(130)에 범프(202)를 통해서 전기적 접속된 전자 부품(201)을 포함한다. 단, 전자 장치용 기판(40)의 캐리어 첨부 동박(21)과 테이프 부재(31)는 제거되어 있다.
전자 부품(201)과 전자 부품 탑재층(130)은, 범프(202)와 전자 부품 탑재층(130)의 전기적 접속을 강화하기 위해서, 접착제(203)를 이용해서 고정되어 있다. 또한, 전자 부품(201)를 위해, 그 주위가 밀봉 수지(204)로 덮어져 있다.
전자 장치용 기판(40)의 외부 접속 배선층(100)의 도체 도금은, 외부 접속에 사용되는 제1 도금막(103)과, 완성된 전자 장치를 외부 기판(실장 기판: 머더보드)과 실장 할 때에 사용하는 솔더 내에 주석(Sn)이 이 외부단자의 금속 내에 확산해서 접속 강도가 열화하는 문제를 방지하기 위한 배리어층으로서 기능하는 제2 도금 막(104)과, 전자 부품 탑재층(110)과의 전기적 접속에 사용되는 제3 도금막(105)를 공유한 일체물로 이루어진다.
전자 부품 탑재층(130)은, 제3 도금막(105)과 전기적으로 접속되는 도전막(113)과, 비아 홀 도체로서의 제7 도금막(135)을 공유한 일체물, 회로 배선(도체 패턴)으로서의 동박(132), 및 제7 도금막(135)과 동박(132)과 전기적으로 접속된 제8 및 제9 도금막(136 및 137)으로 형성된다. 또한, 도전막(113)은 내부 회로 배선(도체 패턴)으로서의 기능 외에도, 전기 접속용 비아 홀 도체로서의 기능도 더불어 갖는다. 즉, 전자 부품(201)의 전기적 신호는, 범프(202), 전자 부품 탑재층(130)의 도체 도금막(135∼137)과 도전막(113), 및 외부 접속 배선층(100)의 제3 도금막(105)과 제2 도금막(104)을 통해, 제1 도금막(103)에 전달되는 것이 가능하다.
도 13(b)에 도시하는 전자 장치(300B)도, 제7 실시예에 따른 전자 장치용 기판(40)의 변형예를 이용한 것 이외는, 상기 전자 장치(300A)와 같은 구성 및 기능을 가진다.
(전자 장치의 제조 방법)
다음으로, 도 14a 내지 14g를 참조해서 제8 실시예에 따른 전자 장치의 제조 방법에 대해서 설명한다.
도 14a 내지 14g는, 제7 실시예에 따른 전자 장치용 기판을 이용한 전자 장치의 제조 플로우를 나타내는 설명도다. 또한, 도 14a 내지 14g에서, 금속층(22)과 캐리어층(24) 사이에 박리층(23)을 가지는 캐리어 첨부 동박(21)을 편의상, 일 층으로서 도시한다.
제조 공정(도 14a 내지 14g)은, 전자 장치용 기판(30)이 전자 부품 탑재층(130)으로 대체되는 전자 장치용 기판(40)을 사용한 것 이외는 전술한 제6 실시예와 마찬가지이기 때문에, 설명을 생략한다.
(본 발명의 제8 실시예의 효과)
본 실시예에 따르면, 본 발명의 제2 실시예의 효과와 마찬가지의 효과를 발휘한다.
또한, 제7 실시예에서 설명한 바와 같이, 동박(132) 첨부 폴리이미드 재료(131)를 이용하여 단층재를 적층함으로써, 전자 부품 탑재층(130)을 구성할 수 있기 때문에, 보다 고기능한 전자 장치를 구성할 수 있게 된다.
또한, 전자 장치(300B)의 특유한 효과로서, 전자 부품 탑재층(130)의 도전막(113)의 폭이 축소되어 전자 장치단으로부터 중심으로 치우쳐서 있기 때문에, 전자 장치의 면적을 전자 장치(300A)에 비해 축소할 수 있는 효과가 있다.
〔본 발명의 그 밖의 실시예〕
본 발명은, 상기 각 실시예에 한정되지 않고, 본 발명의 기술 사상을 일탈 혹은 변경하지 않는 범위 내에서 여러 가지로 변형이 가능하다.
(1) 도 15는, 본 발명의 실시예에 따른 BGA형의 전자 장치의 단면도다. 상기 각 실시예에서, 외부 출력 단자는, 도금인 채로의 구성인 LGA(Land Grid Array) 구조의 전자 장치를 예로 나타냈다. 그러나, 도 15에 나타낸 전자 장치(400)과 같이, 외부 출력 단자에 솔더 볼(205)을 사용한 BGA(BallGridArray)의 형태가 이용될 수도 있다. 이 경우, 전자 장치와 실장 기판의 접속을 솔더 볼에 의해, 용이하게 실장할 수 있는 이점이 있다.
(2) 도 16은, 본 발명의 실시예에 따른 와이어 본딩 접속 방식의 전자 장치의 단면도다.
상기 각 실시예에서, 전자 부품(201)의 탑재에 범프(202)를 이용한 플립-칩법 이외에, 도 16에 나타낸 전자 장치(500)와 같이, 전자 부품 탑재층(110)에 전자 부품(201)을 다이 본딩하고, 금속 세선(예를 들면, 금선(206))을 사용한 와이어 본딩에 의한 전기 신호의 접속을 행해도 좋다. 이 경우, 플립-칩법보다 범용성이 높은 아이어 본딩법을 사용할 수 있는 이점이 있다.
(3) 상기 각 실시예에서, 1개의 전자 부품(201)을 이용한 예를 나타냈지만, 복수개의 부품을 탑재한 소위 멀티칩 패키지이여도 아무런 지장이 없다.
(4) 단위 영역에 복수개의 전자 부품을 어레이 형상으로 탑재하고, 일괄에서 수지 밀봉 한 후, 다이싱 등에 의해, 단위 장치에 상당하는 단일 피스로 절단하는 전자 장치에 대해서도 본 발명을 적용할 수 있다. 이 경우, 전자 장치 제조 공정은 배치 처리(batch-processing)가 가능해지고, 전자 장치를 각각 제조할 경우에 비해 1개당의 제조에 필요한 시간을 단축할 수 있다.
(5) 상기 각 실시예에서, 2배선층 기판의 구조의 예를 나타냈지만, 3배선층 이상의 적층도 가능해서 다층 배선 기판에 본 발명을 적용할 수 있다.
예를 들면, 도 17a 및 17b는, 본 발명의 실시예에 따른 전자 장치용 기판의 단면도로서, 도 17a는 전자 장치용 기판(4층)의 단면도이고, 도 17(b)은 전자 장치 용 기판(3층)의 단면도다.
도 17a 에 도시하는 전자 장치용 기판(4층)(50A)은, 외부 접속 배선층(100A)과 전자 부품 탑재층(110) 사이에, 내부 배선층(1) 및 내부 배선층(2)를 구비한다.
내부 배선층(l) 및 내부 배선층(2)는 각각, PSR막(111)의 개구에 회로 배선(배선 패턴)으로서의 도전막(1l3)과, 비아 홀 도체로서의 제4 도금막(114) 및 제5 도금막(115)을 가진다(제5 도금막(115)은 설치하지 않아도 좋다). 내부 배선층(1)과 전자 부품 탑재층(110)의 사이에 내부 배선층(2)이 존재하기 때문에, 내부 배선층(l)과 전자 부품 탑재층(110)의 배선은 시프트된(또는 비틀어진) 관계로 배치될 수 있어, 회로의 단락을 회피하면서, 전자 장치 면적의 증대화를 방지할 수 있다. 또한, 내부 배선층(1)을 외부 접속 배선층(100A) 사에 배치되기 때문에, 전자 장치의 하면(이면)에 회로 배선 부분이 노출되는 일이 없으며, 실장용의 솔더에서 배선이 단락되는 것을 방지할 수 있다.
한편, 도 17b에 도시하는 전자 장치용 기판(3층)(50B)은, 외부 접속 배선층(100B)과 전자 부품 탑재층(110)의 사이에, 내부 배선층(2)만을 구비한다. 외부 접속 배선층(100B)은, 상기 전자 장치용 기판(50A)에 있어서의 내부 배선층(1)과 외부 접속 배선층(100A)의 기능을 겸용시킨 구성으로 되어 있다. 따라서, 상기 전자 장치용 기판(50A)에 비해서 다층 구성에서의 1층이 줄어든다는 점에서 유리하다. 제1 도금막(103)은, 외부 접속 배선층(100B)의 중심 근방의 부분이 회로 배선을 구성하고 있고, 전자 장치 제조시에 해당 회로 배선이 노출되기 때문에, 실장시의 솔더 등에 의해 회로의 단락이 발생하는 것이 방지되는 처리가 실시되는 것이 바람직하다.
5층 이상에 대해서도 3층이나 4층인 경우와 마찬가지로, 내부 배선층을 쌓아 올려 가는 것에 의해 실현 가능하다.
(6) 상기 각 실시예에서는, 반도체 장치를 예로 들었지만, 반도체 장치 이외에 컨덴서, 저항, 코일 등의 전자 부품이나 센서, 마이크 등의 기능 부품에 이용하는 기판으로서도 이용을 할 수 있다. 특히, 박형 및 소형이 요구되는 휴대 전화나 IC 카드에 사용되는 전자 장치에 적합할 수 있다.
본 발명은, 완전하고 명료한 개시를 위해 특정 실시예를 중심으로 기재되어 있지만, 첨부된 청구항은, 본 명세서의 기본적 교시 내에 명백히 포함되는, 당업자에게 발생할 수 있는 모든 변형 및 대체물을 한정하는 것이 아니라, 구현할 수 있는 것으로서 해석되어야 한다.
본 발명에 따르면, 무 코어 기판 패키지에 있는 매우 얇은 기판을 가지면서 다층 배선이 가능한 전자 장치용 기판, 해당 전자 장치용 기판을 구비한 전자 장치, 및 그것들의 제조 방법을 제공하는 효과가 있다.

Claims (34)

  1. 코어 기판과,
    상기 코어 기판 상에 설치되고, 외부 접속 단자 및 제1 전기 절연막을 포함하는 외부 접속 배선층과,
    내부 도체 패턴 및 제2 전기 절연막을 포함하는 하나 이상의 층으로 적층되는 회로 배선층
    을 포함하고,
    상기 내부 도체 패턴의 표면은 상기 제2 전기 절연막의 표면과 동일 평면에 존재하는 전자 장치용 기판.
  2. 제1항에 있어서,
    상기 회로 배선층은, 상기 제2 전기 절연막의 개구에 설치된 비아 홀 도체를 더 포함하고,
    상기 비아 홀 도체는, 상기 내부 도체 패턴과 일체화 되어 있는 전자 장치용 기판.
  3. 제2항에 있어서,
    상기 비아 홀 도체는, 하나 이상의 도금막을 포함하는 전자 장치용 기판.
  4. 제3항에 있어서,
    상기 회로 배선층의 최상층은 전자 부품 탑재층이며, 상기 전자 부품 탑재층에 있어서의 상기 도금막의 최상층은 전자 부품과의 접속에 필요한 표면 처리가 이루어져 있는 전자 장치용 기판.
  5. 제1항에 있어서,
    상기 회로 배선층의 최상층은 전자 부품 탑재층이며, 전자 부품탑재측의 표면상에 외부 도체 패턴이 형성되어 있는 전자 장치용 기판.
  6. 제5항에 있어서,
    상기 외부 도체 패턴은 동박을 포함하는 전자 장치용 기판.
  7. 제1항에 있어서,
    상기 코어 기판은, 동박, 스테인레스 박, 알루미늄 또는 그 합금박, 니켈 또는 그 합금박, 주석 또는 그 합금박을 포함하는 전자 장치용 기판.
  8. 제1항에 있어서,
    상기 코어 기판은,
    금속으로 이루어진 캐리어층과,
    상기 캐리어 층 상에 형성된 박리층과,
    상기 박리 층 상에 형성되고, 상기 외부 접속 배선층측에 배치되는 금속층
    을 포함하는 전자 장치용 기판.
  9. 제8항에 있어서,
    상기 박리층을 통한 상기 금속층과 상기 캐리어층 사이의 접착력이, 상기 금속층과 상기 외부 접속 배선층 사이의 접착력보다도 작은 전자 장치용 기판.
  10. 제8항에 있어서,
    상기 박리층은, 유기계 박리층 또는 무기계 박리층을 포함하는 전자 장치용 기판.
  11. 제8항에 있어서,
    상기 금속층은, 구리 또는 그 합금박, 스테인레스 박, 알루미늄 또는 그 합금박, 니켈 또는 그 합금박, 주석 또는 그 합금박을 포함하는 전자 장치용 기판.
  12. 제1항에 있어서,
    상기 코어 기판에 접착되어 있는 지지 기판을 더 포함하는 전자 장치용 기판.
  13. 제12항에 있어서,
    상기 지지 기판은, 절연막을 포함하는 전자 장치용 기판.
  14. 제1항에 있어서,
    상기 제2 전기 절연막은, 솔더 레지스트 또는 포토솔더 레지스트를 포함하는 전자 장치용 기판.
  15. 제5항에 있어서,
    상기 제2 전기 절연막은, 상기 코어 기판에 반대측에 배치되는 최상층으로서 제공되는 경우에는 폴리이미드 또는 에폭시이며, 상기 최상층 이외의 층으로서 제공되는 경우에는 솔더 레지스트 또는 포토솔더 레지스트를 포함하는 전자 장치용 기판.
  16. 제1항에 있어서,
    상기 내부 도체 패턴은, 구리, 동합금, 니켈 또는 니켈 합금을 포함하는 전자 장치용 기판.
  17. 제2항에 있어서,
    상기 비아 홀 도체는, 금, 은, 구리, 동합금, 니켈, 니켈 합금 또는 팔라듐으로 구성되는 단층 혹은 적층인 전자 장치용 기판.
  18. 제1항에 있어서,
    상기 외부 접속 단자는, 상기 제1 전기 절연막의 개구에 형성된 외부 접속용 도금막을 포함하는 전자 장치용 기판.
  19. 제18항에 있어서,
    상기 외부 접속 배선층은, 상기 제1 전기 절연막의 개구에 형성된 주석 확산 방지용 도금막을 더 포함하고, 상기 주석 확산 방지용 도금막은, 상기 외부 접속용 도금 막과 일체화 되어 있는 전자 장치용 기판.
  20. 제19항에 있어서,
    상기 주석 확산 방지용 도금막의 두께는, 상기 주석 확산 방지용 도금막이 구리 또는 그 합금 도금을 포함하는 경우에는 5㎛ 이상이고, 상기 주석 확산 방지용 도금막이 니켈 또는 그 합금 도금을 포함하는 경우에는 3㎛ 이상인 전자 장치용 기판.
  21. 코어 기판의 한 면에 제1 전기 절연막을 형성하는 공정과,
    상기 제1 전기 절연막에 개구를 형성하는 공정과,
    상기 개구에 외부 접속 단자를 형성하는 공정과,
    상기 제1 전기 절연막 상에 내부 도체 패턴을 형성하는 공정과,
    상기 제1 전기 절연막 상에 제2 전기 절연막을 그 표면이 상기 내부 도체 패 턴의 표면과 동일 평면상에 존재하도록 형성하는 공정
    을 포함하는 전자 장치용 기판의 제조 방법.
  22. 제21항에 있어서,
    상기 제2 전기 절연막에 개구를 설치하는 공정과,
    상기 개구에 비아 홀 도체를 상기 내부 도체 패턴과 일체화시켜 형성하는 공정
    을 더 포함하는 전자 장치용 기판의 제조 방법.
  23. 제21항에 있어서,
    동박을 갖는 전기 절연 기판을 최상층 상에 적층하는 공정과,
    상기 동박을 가공함으로써 외부 도체 패턴을 형성하는 공정
    을 더 포함하는 전자 장치용 기판의 제조 방법.
  24. 제21항에 있어서,
    상기 코어 기판은, 캐리어층과, 박리층과, 금속층을 포함하는 복합 기판을 포함하는 전자 장치용 기판의 제조 방법.
  25. 제21항에 있어서,
    상기 코어 기판은, 캐리어층과, 박리층과, 금속층을 포함하는 복합 기판을 포함하고, 상기 지지 기판은 상기 복합 기판에 일체화된 전자 장치용 기판의 제조 방법.
  26. 제25항에 있어서,
    상기 지지 기판은, 접착제를 가진 전기 절연막을 포함하고, 상기 지지 기판은 상기 접착제를 이용해서 상기 복합 기판에 일체화되는 전자 장치용 기판의 제조 방법.
  27. 제21항에 있어서,
    상기 제1 전기 절연막은, 코팅 또는 압력 용접에 의해 상기 코어 기판에 접착되는 전자 장치용 기판의 제조 방법.
  28. 외부 접속 단자 및 제1 전기 절연막을 포함하는 외부 접속 배선층, 및
    내부 도체 패턴 및 제2 절연막을 포함하는 하나 이상의 층이 적층된 회로 배선층 - 상기 내부 도체 패턴의 표면은 상기 제2 전기 절연막의 표면과 동일한 평면에 존재함 -
    을 포함하는 전자 장치 기판과,
    상기 전자 장치 기판 상에 설치되는 전자 부품
    을 포함하는 전자 장치.
  29. 제28항에 있어서,
    상기 외부 접속 단자는 솔더 볼에 접속되는 전자 장치.
  30. 제28항에 있어서,
    상기 전자 부품은, 상기 전자 장치용 기판과 금속 세선을 통해 전기적으로 접속되는 전자 장치.
  31. 제28항에 있어서,
    상기 전자 부품은, 상기 전자 장치용 기판과 범프를 통해서 전기적으로 접속되는 전자 장치.
  32. 코어 기판과, 상기 코어 기판 상에 설치되고, 외부 접속 단자 및 제1 전기 절연막을 포함하는 외부 접속 배선층과, 내부 도체 패턴 및 제2 전기 절연막을 포함하는 하나 이상의 층으로 적층되는 회로 배선층을 포함하고, 상기 내부 도체 패턴의 표면은 상기 제2 전지 절연막의 표면과 동일 평면에 존재하는 상기 전자 장치용 기판 상에 전자 부품을 탑재하는 공정과,
    상기 전자 부품의 소정의 전극을 상기 외부 접속 배선층에 전기적으로 접속시키는 공정과,
    적어도 상기 전자 부품을 상기 외부 접속 배선층에 전기적으로 접속시키기 위한 일부를 절연성 피복 재료로 피복하는 공정과,
    상기 전자 장치용 기판으로부터 상기 코어 기판을 제거하는 공정
    을 포함하는 전자 장치의 제조 방법.
  33. 제32항에 있어서,
    상기 코어 기판은, 화학적 용해, 전기 화학적 용해, 또는 기계적 연마, 혹은 이들의 조합에 의해 제거되는 전자 장치의 제조 방법.
  34. 제32항에 있어서,
    상기 코어 기판은, 적어도 캐리어층 및 금속층 사이에 형성되는 박리층을 포함하는 복수의 층을 포함하고,
    상기 캐리어층 및 상기 금속층을 포함하는 층은 상기 금속층을 포함하는 다른 층으로부터 물리적으로 분리되고, 상기 금속층은 화학적 용해, 전기 화학적 용해, 또는 기계적 연마, 혹은 이들의 조합에 의해 제거되는 전자 장치의 제조 방법.
KR1020070015952A 2006-05-22 2007-02-15 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법 KR100878649B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00141336 2006-05-22
JP2006141336A JP4431123B2 (ja) 2006-05-22 2006-05-22 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20070112702A true KR20070112702A (ko) 2007-11-27
KR100878649B1 KR100878649B1 (ko) 2009-01-15

Family

ID=38711780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070015952A KR100878649B1 (ko) 2006-05-22 2007-02-15 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법

Country Status (3)

Country Link
US (1) US7939935B2 (ko)
JP (1) JP4431123B2 (ko)
KR (1) KR100878649B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101052867B1 (ko) * 2008-01-08 2011-07-29 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
JP5140565B2 (ja) * 2008-11-28 2013-02-06 三洋電機株式会社 素子搭載用基板、半導体モジュール、および携帯機器
TW201110275A (en) * 2009-05-13 2011-03-16 Seiko Instr Inc Electronic component, manufacturing method for electronic component, and electronic device
KR101153675B1 (ko) * 2009-09-14 2012-06-18 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8703546B2 (en) * 2010-05-20 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Activation treatments in plating processes
US20120139095A1 (en) * 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8810025B2 (en) * 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
US8628636B2 (en) * 2012-01-13 2014-01-14 Advance Materials Corporation Method of manufacturing a package substrate
JP5190553B1 (ja) * 2012-03-06 2013-04-24 フリージア・マクロス株式会社 キャリア付き金属箔
TWI637467B (zh) * 2012-05-24 2018-10-01 欣興電子股份有限公司 中介基材及其製作方法
JP6068175B2 (ja) * 2013-02-12 2017-01-25 新光電気工業株式会社 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
TWI474449B (zh) 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI474450B (zh) 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
JP2015130443A (ja) * 2014-01-08 2015-07-16 富士通株式会社 部品内蔵基板の製造方法
CN105140198B (zh) 2014-05-29 2017-11-28 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
JP6552811B2 (ja) * 2014-11-28 2019-07-31 マクセルホールディングス株式会社 パッケージ基板とその製造方法、および半導体装置
CN104465418B (zh) * 2014-12-24 2017-12-19 通富微电子股份有限公司 一种扇出晶圆级封装方法
CN107112289B (zh) * 2014-12-25 2020-01-07 大口电材株式会社 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法
US10515884B2 (en) 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
US10002843B2 (en) 2015-03-24 2018-06-19 Advanced Semiconductor Engineering, Inc. Semiconductor substrate structure, semiconductor package and method of manufacturing the same
US9997439B2 (en) * 2015-04-30 2018-06-12 Qualcomm Incorporated Method for fabricating an advanced routable quad flat no-lead package
KR20160132229A (ko) * 2015-05-07 2016-11-17 삼성전자주식회사 패키지 기판, 반도체 패키지 및 이를 제조하는 방법
CN105161436B (zh) * 2015-09-11 2018-05-22 柯全 倒装芯片的封装方法
KR102497595B1 (ko) * 2016-01-05 2023-02-08 삼성전자주식회사 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치
US9820386B2 (en) 2016-03-18 2017-11-14 Intel Corporation Plasma etching of solder resist openings
JP6512610B2 (ja) * 2016-05-20 2019-05-15 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP6512609B2 (ja) * 2016-05-20 2019-05-15 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
CN107920415B (zh) * 2016-10-06 2020-11-03 鹏鼎控股(深圳)股份有限公司 具厚铜线路的电路板及其制作方法
US10475666B2 (en) * 2017-04-21 2019-11-12 Asm Technology Singapore Pte Ltd Routable electroforming substrate comprising removable carrier
US12084766B2 (en) 2018-07-10 2024-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method, and tool of manufacture
CN109545691B (zh) * 2018-11-16 2021-03-26 华进半导体封装先导技术研发中心有限公司 一种超薄扇出型封装结构的制造方法
US10910336B2 (en) * 2019-01-29 2021-02-02 Shih-Chi Chen Chip package structure
JP7382175B2 (ja) * 2019-08-26 2023-11-16 ローム株式会社 半導体装置
US12044965B2 (en) * 2020-02-12 2024-07-23 Hutchinson Technology Incorporated Method for forming components without adding tabs during etching
US20220407199A1 (en) * 2021-06-22 2022-12-22 Intel Corporation Rf filters and multiplexers manufactured in the core of a package substrate using glass core technology

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
JP2004039867A (ja) 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP3983146B2 (ja) 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
US6743990B1 (en) * 2002-12-12 2004-06-01 Agilent Technologies, Inc. Volume adjustment apparatus and method for use
JP4245370B2 (ja) 2003-02-21 2009-03-25 大日本印刷株式会社 半導体装置の製造方法
JP4768994B2 (ja) * 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101052867B1 (ko) * 2008-01-08 2011-07-29 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법

Also Published As

Publication number Publication date
KR100878649B1 (ko) 2009-01-15
US7939935B2 (en) 2011-05-10
US20070268675A1 (en) 2007-11-22
JP4431123B2 (ja) 2010-03-10
JP2007311688A (ja) 2007-11-29

Similar Documents

Publication Publication Date Title
KR100878649B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
US7115818B2 (en) Flexible multilayer wiring board and manufacture method thereof
JP5026400B2 (ja) 配線基板及びその製造方法
US9258899B2 (en) Method of fabricating a wiring board
US7791206B2 (en) Semiconductor device and method of manufacturing the same
US8941016B2 (en) Laminated wiring board and manufacturing method for same
JP4271590B2 (ja) 半導体装置及びその製造方法
US7639473B2 (en) Circuit board structure with embedded electronic components
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
KR20020084158A (ko) 배선 기판, 반도체 장치 및 배선 기판의 제조 방법
JP4489821B2 (ja) 半導体装置及びその製造方法
JP2010147152A (ja) 配線基板及びその製造方法
US8120148B2 (en) Package structure with embedded die and method of fabricating the same
JP4950743B2 (ja) 積層配線基板及びその製造方法
JP2016207959A (ja) 配線基板及び配線基板の製造方法
JP5238182B2 (ja) 積層配線基板の製造方法
US20040106288A1 (en) Method for manufacturing circuit devices
JP2009146940A (ja) 積層配線基板及びその製造方法
JP2010087021A (ja) 混成回路装置及びその製造方法並びに混成回路積層体
JP2008182039A (ja) 多層配線板およびその製造方法
TWI752202B (zh) 貼附有支撐體的印刷電路板及該印刷電路板的製造方法
JP5285385B2 (ja) 積層配線基板の製造方法
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP2002076166A (ja) 樹脂封止型半導体装置及びその製造方法
JP2004288711A (ja) 電子部品内蔵型多層基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee