KR20070095043A - 표시 장치의 제조 방법 - Google Patents
표시 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20070095043A KR20070095043A KR1020060025217A KR20060025217A KR20070095043A KR 20070095043 A KR20070095043 A KR 20070095043A KR 1020060025217 A KR1020060025217 A KR 1020060025217A KR 20060025217 A KR20060025217 A KR 20060025217A KR 20070095043 A KR20070095043 A KR 20070095043A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon layer
- gate electrode
- amorphous silicon
- electrode wiring
- display device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 5
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000002425 crystallisation Methods 0.000 claims description 14
- 230000008025 crystallization Effects 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 230000001737 promoting effect Effects 0.000 claims description 6
- 239000010409 thin film Substances 0.000 abstract description 29
- 239000010408 film Substances 0.000 abstract description 10
- 239000013078 crystal Substances 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 36
- 229920002120 photoresistant polymer Polymers 0.000 description 27
- 239000012535 impurity Substances 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- -1 fluoro krypton Chemical compound 0.000 description 1
- VJVUOJVKEWVFBF-UHFFFAOYSA-N fluoroxenon Chemical compound [Xe]F VJVUOJVKEWVFBF-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- HGCGQDMQKGRJNO-UHFFFAOYSA-N xenon monochloride Chemical compound [Xe]Cl HGCGQDMQKGRJNO-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
Abstract
다결정 실리콘을 이용한 박막 트랜지스터는 비정질 실리콘을 이용한 박막 트랜지스터에 비해 전자 이동도가 커서 표시 기판 상에 구동 회로를 직접 실장할 수 있다. 그러나 바텀 게이트 적용 박막 트랜지스터의 경우 결정화 시 실리콘 층 하부의 게이트 전극을 통하여 결정화에 필요한 열이 손실되어 원하는 결정립의 크기 및 균일성을 갖는 다결정 실리콘을 형성하지 못하는 문제가 있었다.
이에 본 발명은 상기 게이트 전극을 통해 전류를 흘려 주어 저항 열을 발생 시켜 주면서 상기 결정화 공정을 수행한다.
이러한 방법에 의해 결정립의 크기가 크고 균일성이 우수한 바텀 게이트 적용 다결정 실리콘을 이용한 박막 트랜지스터를 포함하는 표시 장치를 제조할 수 있다.
다결정 실리콘, 결정화, 저항 열, 바텀 게이트
Description
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 개략 구성도이다.
도 2 내지 도 10은 본 발명의 일 실시 예에 따른 표시 장치 제조 방법의 각 단계별 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 표시 장치의 화소부 20 : 게이트 구동 회로부
30 : 데이터 구동 회로부 100: 기판
110 : 게이트 전극 용 금속 111 : 게이트 전극 배선
112 : 전류 인가부 120 : 게이트 절연막
130 : 비정질 실리콘 층 131 : 다결정 실리콘 층
132 : 불순물 도핑 영역 133 : 채널층
140 : 불순물 도핑 용 포토레지스트 150 : 데이터 전극 용 금속 151 : 데이터 전극 배선 160 : 패시베이션 층
170 : 화소 전극
200 : 레이져 빔
본 발명은 표시 장치를 제조하는 방법에 관한 것으로, 특히 표시 소자 기판상에 다결정 실리콘의 결정립을 안정적으로 성장시킬 수 있는 다결정 실리콘을 이용한 표시 장치의 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터(Thin Film Transistor, 이하 TFT)는 매트릭스 배열을 가지는 화소를 가지는 액정 표시 장치(Liquid Crystal Display, 이하 LCD) 또는 유기 발광 표시 장치(Organic Luminescent Emitting Device, 이하 OLED) 등의 표시 장치에 원하는 영상 신호를 인가하는 스위칭 소자로 사용된다
상기의 액정 표시 장치(LCD) 또는 유기 발광 표시 장치(OLED) 등의 표시 장치에 사용되는 가장 일반적인 박막 트랜지스터는 비정질 실리콘으로 이루어진 반도체층으로 사용한다. 이러한 비정질 실리콘 박막 트랜지스터는 대략 0.5 ~ 1 ㎠/Vsec 정도의 이동도(mobility)를 가지고 있어, 액정 표시 장치의 스위칭 소자로서 사용될 수 있지만 이동도가 작아 액정 표시 장치(LCD) 또는 유기 발광 표시 장치(OLED) 등의 표시 장치의 구동 회로를 기판상에 형성하기에는 부적합하였다. 이러한 이유로 보통 구동 회로를 기판상에 형성하는 대신 별도의 구동 IC(Intergrated Chip)를 비정질 실리콘을 사용한 표시 장치에 부착하여야 하며 이로 인해 공정을 단순화시킬 수 없어 생산성이 저하되고 제품 원가가 상승하는 문제점이 있다.
상기의 문제점을 해결하기 위하여 전자 이동도가 대략 20 ~ 150 ㎠/Vsec 정도가 되는 다결정 실리콘을 반도체층으로 사용하는 다결정 실리콘 박막 트랜지스터를 스위칭 소자 및 구동 회로로 이용하는 표시 장치가 개발되었다.
현재 낮은 융점을 가지는 유리 기판 상부에 다결정 실리콘 박막을 결정화하는 방법은 크게 비정질 실리콘 층에 레이저를 조사하여 결정화하는 기술과 결정화를 촉진하는 금속 원소를 상기 비정질 실리콘 층에 증착한 후, 열을 가하여 다결정 실리콘 박막을 형성하는 기술이 있다.
다결정 실리콘 박막 트랜지스터의 특성 향상에 중요한결정립의 충분한 성장과 결정립의 균일성을 확보하기 위해서는 비정질 실리콘 층이 용융된 후 냉각되어 재결정과정을 거쳐 다결정 실리콘이 형성될 때까지 냉각 속도가 중요한 공정 요소가 된다. 즉 용융된 실리콘 층이 너무 빨리 냉각되면 다수의 결정 핵이 생성되어 결정립의 크기가 작은 문제가 발생한다.
특히 이러한 문제는 게이트 전극이 반도체층 하부에 존재하는 바텀 게이트(bottom gate) 구조의 박막 트랜지스터 소자에서 많이 발생하는데, 이는 비정질 실리콘 층의 용융 및 재결정화되는데 필요한 열이 실리콘 층 하부의 게이트 전극 배선을 통해 소실되기 때문이다.
이러한 이유로 바텀 게이트(bottom gate) 적용 다결정 박막 트랜지스터는 탑 게이트(top gate) 적용 다결정 박막 트랜지스터보다 결정립의 크기가 작아 구동 회로를 기판 상에 직접 실장할 수 있을 정도의 충분한 전자 이동도를 확보하지 못하는 문제가 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 결정립의 크기가 크고 균일성이 우수한 다결정 실리콘 층을 포함하는 박막 트랜지스터를 이용한 표시 장치의 제조 방법을 제공한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시 예에 따른 표시 장치의 제조 방법은 기판 상에 게이트 전극 배선을 형성하는 단계, 상기 게이트 전극 배선 상부에 절연막을 형성하는 단계, 상기 절연막 상부에 비정질 실리콘 층을 형성하는 단계 및 상기 게이트 전극 배선에 전류를 흘려 주면서, 상기 비정질 실리콘 층을 결정화하는 단계를 포함한다.
상기 게이트 전극 배선은 Cr, Al, Mo 중 적어도 어느 한 물질을 포함하는 것을 특징으로 한다.
상기 비정질 실리콘 층을 형성하는 단계 이후에 상기 비정질 실리콘 층 및 상기 절연막의 일부를 식각하여 외부에 노출된 전류 인가부를 형성하는 공정을 포함한다.
이때 상기 전류 인가부는 서로 병렬로 연결된 상기 게이트 전극 배선과 연결되는 것을 특징으로 한다.
상기 비정질 실리콘 층을 결정화하는 공정은 상기 비정질 실리콘 층을 완전 용융 시킬 수 있는 에너지 밀도를 갖고 펄스형인 레이져를 이용하는 것을 특징으로 한다.
또는 상기 비정질 실리콘 층을 결정화하는 공정은 열을 이용하는 것을 특징으로 한다. 이때 상기 비정질 실리콘 층은 결정화를 촉진하는 금속 원소를 포함한다.
또한 레이져 또는 열을 이용하여 상기 비정질 실리콘 층을 결정화 한 후 상기 병렬로 연결된 게이트 전극 배선을 서로 분리하는 단계를 더 포함한다. 이때 레이져를 이용하여 상기 게이트 전극 배선을 서로 분리할 수 있다.
본 발명의 다른 실시 예에 의한 표시 장치의 제조 방법은 기판 상에 게이트 전극 배선을 형성하는 단계, 상기 게이트 전극 배선 상부에 절연막을 형성하는 단계, 상기 절연막 상부에 비정질 실리콘 층을 형성하는 단계, 상기 비정질 실리콘 층 및 상기 절연막의 일부를 식각하여 외부에 노출된 전류 인가부를 형성하는 공정을 포함 및 상기 게이트 전극 배선에 전류를 흘려 주면서, 상기 비정질 실리콘 층을 결정화하는 단계를 포함한다.
이때 상기 전류 인가부는 본 발명의 일 실시 예에 따른 전류 인가부와 달리 전기적으로 서로 분리된 복수의 게이트 전극 배선에 연결된 것을 특징으로 한다.
상기 비정질 실리콘 층을 결정화하는 공정은 본 발명의 일 실시 예와 동일하게 상기 비정질 실리콘 층을 완전 용융 시킬 수 있는 에너지 밀도를 갖고 펄스형인 레이져를 이용하거나 또는 상기 비정질 실리콘 층을 결정화하는 공정은 열을 이용하는 것을 특징으로 한다. 이때 상기 비정질 실리콘 층은 결정화를 촉진하는 금속 원소를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실기예에 한정되는 것이 아니라 서로 다른 다양한 형태 로 구현될 수 있으며, 단지 본 실시예를 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것으로 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 본 명세서에서 사용되는 “포함한다(comprise)” 및/또는 “포함하는(comprising)”은 언급된 구성 요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한 본 명세서에서 층 또는 막의 “위”,”상”,”상부” 또는 “아래”,”하부”로 지칭되는 것은 중간에 다른 층 또는 막을 개재한 경우를 포함한다. 또한, 본 명세서에서 사용되는 “중첩”은 하부 구조물과 상부 구조물이 서로 공통된 중심을 갖고 겹쳐져 있는 형상을 나타내고, 하부 구조물과 상부 구조물 사이에 다른 구조물이 개재한 경우를 포함하며, 상부 구조물과 하부 구조물 중 어느 하나의 구조물은 다른 구조물에 완전히 겹쳐지는 것을 의미한다. 이하 도 1 내지 도 10을 참조하여 본 발명의 일 실시 예에 따른 박막 트랜지스터 및 제조 방법에 대해 상세히 설명한다.
도 1을 참조하여, 본 발명의 일 실시 예에 따른 표시 장치에 대해 설명한다. 도 1은 본 발명의 일 실시 예에 따른 표시 장치의 개략 구성도이다. 영상 표시 패널은 도 1에서 도시된 것처럼 화소부(10), 게이트 구동부(20) 및 데이터 구동부 (30)을 포함한다.
화소부(10)는 다수의 게이트 전극 배선(G1 내지 Gn)과 다수의 데이터 전극 배선(D1 내지 Dn)에 연결되어 있는 다수의 화소들을 포함하며, 각 화소는 다수의 게이트 전극 배선(G1 내지 Gn)과 다수의 데이터 전극 배선(D1 내지 Dn)에 연결된 스위칭 소자(M)와 이에 연결된 액정 커패시터(Clc) 또는 스토리지 커패시터(Cst)를 포함한다.
행 방향으로 형성되어 있는 다수의 게이트 전극 배선(G1 내지 Gn)은 스위칭 소자(M)에 주사 신호를 전달하며, 열 방향으로 형성되어 있는 다수의 데이터 전극 배선(D1 내지 Dn)은 스위칭 소자(M)에 화상 신호에 해당하는 계조 전압을 전달한다. 그리고 스위칭 소자(M)는 삼 단자 소자로서 제어 단자는 게이트 전극 배선(G1 내지 Gn)에 연결되어 있고, 입력 단자는 데이터 전극 배선(D1 내지 Dn)에 연결되어 있으며, 출력 단자는 액정 커패시터(Clc) 또는 스토리지 커패시터(Cst)의 한 단자에 연결되어 있다. 액정 커패시터(Clc)는 스위칭 소자(M)의 출력단자와 공통 전극 사이에 연결되고, 스토리지 커패시터 (Cst)는 스위칭 소자(M)의 출력 단자와 공통 전극 사이에 연결(독립 배선 방식)되거나 스위칭 소자(M)의 출력 단자와 바로 위의 게이트 전극 배선(G1 내지 Gn) 사이에 연결(전단 게이트 방식) 될 수 있다.
게이트 구동부(20)는 다수의 게이트 전극 배선(G1 내지 Gn)에 연결되어 스위칭 소자(M)를 활성화 시키는 주사 신호를 다수의 게이트 전극 배선(G1 내지 Gn)으로 제공하며, 데이터 구동부(30)는 다수의 데이터 전극 배선(D1 내지 Dn)과 연결되어 스위칭 소자(M)에 화상 신호에 해당하는 계조 전압을 전달한다.
여기에서 스위칭 소자(M)는 모스(MOS) 트랜지스터가 이용되며, 이러한 모스 트랜지스터는 다결정 실리콘을 채널 영역으로 하는 박막 트랜지스터로 구현될 수 있다. 그리고 게이트 구동부(20)나 데이터 구동부(30)도 모스 트랜지스터로 구성되며, 이러한 모스 트랜지스터는 다결정 실리콘을 채널 영역으로 하는 박막 트랜지스터로 구현될 수 있다.
도 1에 도시된 영상 표시 패널은 액정을 이용한 액정 표시 장치 또는 자체 발광 하는 유기 발광 소자를 이용한 유기 발광 표시 장치의 하부 기판으로 이용될 수 있다. 또한 스위칭 소자(M)는 본 발명이 제공하는 제조 방법에 따른 다결정 실리콘을 반도체층으로 이용할 수 있다.
이하 도 2 내지 도 10을 참조하여 본 발명의 일 실시 예 및 다른 실시 예에 따른 표시 장치의 제조방법에 대해 상세히 설명한다.
도 2 내지 도 5a 및 도 6 내지 도 10은 본 발명의 일 실시 예에 따른 표시 장치의 제조 방법에 대해 도시한다.
먼저 도 2에 도시된 바와 같이 기판(100) 상에 게이트 전극 용 금속(110)을 증착한다. 상기 게이트 전극 용 금속(110)은 기판(100)과의 밀착성이 좋고, 저저항 특성을 가지는 재료를 사용하여야 하며, Cr, Al, Mo 중 적어도 하나를 포함한 게이트 전극 용 금속을 스퍼터링(sputtering)방법을 사용하여 형성할 수 있다.
그 후 상기 게이트 전극 용 금속(110) 상부에 포토 레지스트(Photo-Resist, 이하 PR)를 증착한다. 상기 포토 레지스트(PR)는 빛에 의해 노광된 부위가 패터닝 되는 포지티브 포토 레지스트(Positive PR)와 빛에 의해 노광되지 않는 부위가 패 터닝 되는 네거티브 포토 레지스트(Negative PR)로 분류된다.
본 발명의 일 실시 예에 따른 표시 장치는 상기 게이트 전극 용 금속(110) 상부에 포지티브 포토 레지스트(Positive PR)를 증착하고, 개구된 마스크(mask)를 통해 통과된 빛에 의해 상기 포토 레지스트(PR)를 원하는 형상으로 패터닝하는 노광 공정을 실시한다. 그리고 상기 패터닝된 포토 레지스트(PR)를 이용하여 상기 게이트 전극 용 금속(110)을 식각할 수 있는 식각액을 이용한 습식 식각(wet etching) 또는 플라즈마(Plasma)를 이용한 건식 식각(dry etching) 방법을 이용하여 도 3 및 도 5a에 도시된 바와 같이 게이트 전극 배선(111) 및 전류 인가부(112)를 형성한다.
본 발명의 일 실시 예에 따른 표시 장치의 상기 게이트 전극 배선(111)은 양 단부가 서로 병렬로 연결되어 있다. 또한 상기 게이트 전극 배선에 전류를 인가해주는 전류 인가부(112)는 상기 게이트 전극 배선(111)과 동일한 금속으로 형성되고 상기 병렬로 연결된 게이트 전극 배선(111)과 연결되어 있다. 이를 통해 하나의 전류 인가부(112)를 통하여 동일한 전류를 상기 게이트 전극 배선(111)에 인가해 줄 수 있다. 또한 상기 전류 인가부(112)는 게이트 전극 배선(111)의 적어도 일 측 단부에 형성되어야 한다. 게이트 전극 배선(111) 라인 별로 별도의 주사 신호를 인가해 주기 위해서는 상기 전류 인가부(112) 및 병렬 연결부는 비정질 실리콘 층(130)의 결정화 후 상기 게이트 전극 배선(111)으로부터 전기적으로 분리하는 작업이 필수적이다. 따라서 화면 표시 영역을 보다 넓게 형성하기 위해서는 상기 전류 인가부(112) 및 병렬 연결부가 화면의 비표시 영역 상에 형성됨이 바람직하다.
상기 게이트 전극 배선(111) 및 전류 인가부(112)를 형성한 후, 도 4에 도시된 바와 같이 게이트 절연막(120) 및 비정질 실리콘 층(130)을 증착한다.
상기 게이트 절연막(120)은 실리콘 산화물 또는 실리콘 질화물을 화학 기상 증착법(Chemical Vapor Deposition, 이하 CVD)을 이용하여 형성할 수 있다.
그 후 도 5a에 도시된 바와 같이 전류 인가부(112)가 외부로 노출 되도록 상기 게이트 절연막(120) 및 비정질 실리콘 층(130)을 식각한다. 상기 게이트 절연막(120) 및 비정질 실리콘 층(130)은 건식 식각(dry etching) 방법을 이용할 수 있다.
그리고 도 6에 도시된 바와 같이 상기 전류 인가부(112)를 통해 상기 게이트 전극 배선(111)에 전류를 흘려 주면서 상기 비정질 실리콘 층(130)을 결정화 한다.
상기 전류 인가부(112)를 통해 전류를 흘려줄 경우 하기의 수학식 1과 같이 상기 게이트 전극 배선(111)에 일정한 저항 열이 발생한다.
상기 저항 열은 인가해주는 전류의 양을 변화시켜 손쉽게 온도 조절이 가능하여 상기 게이트 전극 배선(111)을 원하는 온도까지 가열시킬 수 있다.
상기 저항열에 의해 가열된 게이트 전극 배선(111)은 상기 비정질 실리콘 층(130)을 결정화하는데 필요한 열의 손실량을 줄여주어 충분한 크기의 결정립을 갖는 다결정 실리콘 층이 성장될 수 있는 냉각 속도를 확보하게 해준다.
상기 비정질 실리콘 층(130)의 결정화는 크게 레이져 빔(200)을 이용한 방법과 결정화를 촉지하는 금속 원소를 상기 비정질 실리콘 층(130)의 전면 혹은 일부에 증착한 후 일절량의 열을 가해 결정화하는 방법이 있다.
전자의 레이져 빔(200)을 이용한 결정화 방법은 상기 비정질 실리콘 층(130)의 일부 영역 혹은 모든 영역을 용융 시키고 재 응고 되는 과정을 거쳐 다결정 실리콘 층으로 결정화된다. 상기 레이져 빔(200)은 일정한 주파수에 따라 발진하는 펄스(pulse) 형 레이져를 사용하고, 주로 레이져 발생원으로 플로오르 크립톤(KrF), 플로오르 제논(XeF), 염화 제논(XeCl)을 사용한다.
최근에는 비정질 실리콘 층의 모든 영역이 용융될 수 있는 에너지를 갖는 레이져를 사용하여 결정립의 크기 및 균일성이 우수한 다결정 실리콘 층을 사용하여 박막 트랜지스터를 제조하는 방법이 일반화되어 있다.
다음으로 후자인 열을 가해 결정화하는 방법은 상기 비정질 실리콘 층 상부에 결정화를 촉진하는 금속을 직접 접촉시킨 후 열을 가해 상기 비정질 실리콘 층과 상기 금속에 의해 유도되는 상 변화(Phase Shift)를 이용하여 다결정 실리콘 층을 형성하는 방법이다. 상기 결정화를 촉진하는 금속으로 니켈(Ni)을 일반적으로 사용한다.
상기 비정질 실리콘 층(130)을 결정화시켜 다결정 실리콘 층(131)으로 상변 화 시킨 후, 도 7에 도시된 바와 같이 전류 인가부(112) 및 병렬로 연결된 상기 게이트 전극 배선(111)을 전기적으로 단선 시켜주는 작업이 필요하다. 만일 상기 게이트 전극 배선(111)이 서로 단선되지 않을 경우 각 게이트 전극 배선 별로 박막 트랜지스터를 턴 온(Turn On) 시켜주는 주사 신호를 인가할 수 없기 때문이다. 상기 단선 작업은 높은 에너지를 발생 시킬 수 있는 레이져, 초음파 등을 이용한다.
상기 게이트 전극 배선(111)의 단선 작업 후, 도 8에 도시된 바와 같이 상기 다결정 실리콘 층(131)에서 소스/드레인 영역(132)이 될 부분에 불순물 이온을 도핑한다.
먼저 다결정 실리콘 층(131) 상부에 불순물 도핑용 포토 레지스트(140)를 형성한 후, 상기 다결정 실리콘 층(131)의 소스/드레인 영역(132) 형성 부위에 대응되는 개구를 갖는 불순물 도핑용 포토 레지스트(140)를 형성한다.
그 후 상기 개구를 통하여 소스/드레인 영역(132)에 불순물 이온을 도핑하여 불순물 도핑 영역(132)을 형성한다. 이때 박막 트랜지스터(TFT)는 전자(electron)가 다수 캐리어인 N형 박막 트랜지스터와 홀(hole)이 다수 캐리어인 P형 박막 트랜지스터로 분류된다. 상기 N 형 박막 트랜지스터는 원소 주기율표 상의 5족에 해당하는 질소(N), 인(P), 비소(As), 안티몬(Sb) 또는 비스무트(Bi) 중 어느 하나의 원소를 상기 다결정 실리콘 층의 소스/드레인 영역(132)에 도핑한다. 이에 반해, 상기 P형 박막 트랜지스터는 원소 주기율표 상의 3족에 해당하는 붕소(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 또는 탈륨(Ta) 중 어느 하나의 원소를 상기 다결정 실리콘 층의 소스/드레인 영역(132)에 도핑한다. 상기 불순물 도핑은 이온 샤워법(ion shower) 및 이온 임플란테이션법(ion implantation)에 의해 이루어질 수 있다.
그 후 상기 불순물 도핑용 포토 레지스트(140)를 제거한 후, 도 9에 도시된 바와 같이 불순물 도핑에 의해 형성된 소스/드레인 영역(132) 및 채널층(133)을 포함하는 다결정 실리콘 층(131) 상부에 데이터 전극 용 금속(150)을 증착한다.
상기 데이터 전극 용 금속(150) 상부에 포지티브 포토 레지스트(Positive PR)를 증착한 후, 슬릿 마스크(Slit Mask) 또는 투 톤 마스크(Two Mask)를 이용하여 박막 트랜지스터(TFT) 채널 형성 영역 상부의 포토 레지스트(PR)의 높이는 데이터 전극 배선(151)이 형성되는 영역 상부의 포토 레지스트(PR)의 높이보다 낮게 형성되게 상기 포토 레지스트(PR)를 패터닝한다.
이후, 상기 포토 레지스트(PR)를 이용하여 상기 다결정 실리콘 층(131) 및 상기 데이터 전극 용 금속(150)을 동시에 식각하여 데이터 전극 배선(미도시) 및 소스/드레인 전극(151), 박막 트랜지스터의 채널층(133)을 포함하는 다결정 실리콘 층 패턴을 형성한다. 이때 상기 채널층(133)을 포함하는 다결정 실리콘 층 패턴의 양 측 단부와 상기 소스/드레인 전극(151)의 양 측 단부는 서로 일치하는 단면을 갖게 된다.
그리고 채널층(133) 상부의 포토 레지스트 패턴을 제거하는 에치 백(etch back) 공정을 수행한 뒤, 채널층(133) 상부에 남아 있는 데이터 전극 용 금속을 제거하는 식각 공정을 행하여 도 10에 도시된 박막 트랜지스터(TFT)를 형성한다.
또는 상기 다결정 실리콘(131)과 상기 소스/드레인 영역(151)을 서로 다른 마스크로 형성할 수도 있다. 먼저 상기 다결정 실리콘 층(131)에 소스/드레인 영역 (151)을 형성한 후, 상기 다결정 실리콘 층(131)을 원하는 형상으로 패터닝한다. 그 후 상기 패터닝 된 다결정 실리콘 층(131) 상부에 데이터 전극 용 금속(150)을 증착한다. 그 후 상기 데이터 전극 용 금속(150) 상부에 포토 레지스트(PR)를 도포한 후 개구된 마스크를 이용하여 소스/드레인 전극(151)을 형성한다.
상기 소스/드레인 영역(132)과 채널층(133)을 포함하는 다결정 실리콘 층(131) 의 패터닝 및 상기 소스/드레인 전극(151)을 형성한 후 상기 박막 트랜지스터(TFT)의 상부에 패시베이션 층(160)을 화학 기상 증착법(CVD)에 의해 증착한다. 상기 패시베이션 층(160)은 실리콘 질화막(SiNx)으로 형성될 수 있다. 그리고 상기 소스/드레인 전극(151)의 일부가 외부로 노출되도록 컨택홀을 형성한다.
그 후 상기 패시베이션 층(160) 상부에 형성되고 상기 컨택홀을 통해 소스/드레인 전극(151)과 전기적으로 연결된 화소 전극(170)을 형성한다. 상기 화소 전극(170)은 인듐 틴 옥사이드(Indium Tin Oxide, 이하 ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide, 이하 IZO)로 형성할 수 있다.
이상에서 설명한 제조 방법에 의해 형성된 박막 트랜지스터(TFT)를 포함하는 하부 기판은 상기 하부 기판에 대응하고 컬러 필터 및 상기 화소 전극(170)에 대응하는 공통 전극을 포함하는 상부 기판을 합착한 후, 상기 상부 기판과 하부 기판 사이에 액정을 개재하는 공정을 더 포함하는 액정 표시 장치(LCD)의 제조 공정에 이용될 수 있다.
또한 이상에서 설명한 제조 방법에 의해 형성된 박막 트랜지스터(TFT)를 포함하는 하부 기판 상부에 외부 전류를 인가하면 자체적으로 발광하는 유기 발광 재 료를 증착하는 공정을 더 포함하는 유기 발광 표시 장치(OLED)의 제조 공정에 이용될 수 있다.
이하에서는 본 발명의 다른 실시 예에 따른 표시 장치의 제조 방법에 대해 설명한다. 도 2 내지 도 4, 도 5b 및 도 6 내지 도 10에 도시된 제조 방법에 의해 본 발명의 다른 실시 예에 따른 표시 장치를 제조한다.
먼저 도 2 내지 도 4에 도시된 바와 같이 본 발명의 일 실시 예에 따른 표시 장치의 제조 방법과 동일하게 기판(100) 상에 게이트 전극 배선(111)을 형성한다.
본 발명의 다른 실시 예에 따른 게이트 전극 배선(111)은 도 5b에 도시된 바와 같이 각각의 게이트 전극 배선(111)이 전기적으로 서로 분리되어 형성되고, 전류 인가부(112)는 상기 전기적으로 서로 분리된 게이트 전극 배선(111)에 연결되어 형성된다.
본 발명의 다른 실시 예에 따른 게이트 전극 배선(111) 및 전류 인가부(112)는 서로 전기적으로 분리되어 형성되어 각 게이트 전극 배선(111) 및 전류 인가부(112) 별로 전류를 인가할 수 있는 전류 인가 장치를 이용하여야 한다. 또한 상기 전류 인가부(112)는 본 발명의 일 실시 예에 따른 전류 인가부와 동일하게 상기 게이트 전극 배선(111)의 적어도 일 측 단부에 형성되고, 화면 표시 영역을 넓게 해 주기 위해 상기 전류 인가부(112)는 화면의 비표시 영역 상에 형성됨이 바람직하다.
상기 게이트 전극 배선(111) 상부에 게이트 절연막(120) 및 비정질 실리콘 층(130)을 형성한 후, 도 5b에 도시된 바와 같이 전류 인가부(112)가 외부로 노출 되도록 상기 게이트 절연막(120) 및 비정질 실리콘 층(130)을 식각한다.
그 후 도 6에 도시된 바와 같이 상기 전류 인가부(112)를 통해 상기 게이트 전극 배선(111)에 전류를 흘려 주면서 상기 비정질 실리콘 층(130)을 결정화 한다. 결정화 방법은 본 발명의 일 실시 예에 따른 표시 장치의 제조 방법과 동일하게 비정질 실리콘 층(130)에 레이져를 조사하는 방법 또는 결정화를 촉진하는 금속을 포함한 비정질 실리콘 층에 열을 가하는 방법에 의한다.
상기 결정화 공정 후 도 7에 도시된 바와 같이 상기 게이트 전극 용 배선(111)과 상기 전류 인가부(112)를 전기적으로 서로 단선하는 공정을 수행한다.
그 후 도 8에 도시된 바와 같이 다결정 실리콘 층(131)에 원하는 캐리어 종류에 따라 불순물을 도핑하여 소스/드레인 영역(132)을 형성한다. 불순물이 도핑된 상기 소스/드레인 영역(132) 및 불순물이 도핑되지 않은 채널 영역(133)을 포함하는 상기 다결정 실리콘 층(131) 상부에 데이터 전극 용 금속(150)을 증착한 후, 상기 다결정 실리콘 층(131)과 상기 데이터 전극 용 금속(150)을 동일한 마스크로 패터닝하여 박막 트랜지스터(TFT)를 형성한다. 또는 본 발명의 일 실시 예에 동일하게 서로 다른 마스크를 사용하여 소스/드레인 영역(132) 및 채널층(133)을 포함하는 다결정 실리콘 층(131)과 소스/드레인 전극(151)을 형성할 수 있다. 그 후 패시베이션 층(160) 및 상기 소스/드레인 전극(151) 중 어느 하나와 전기적으로 연결된 화소 전극(170)을 형성한다.
이상에서 설명한 본 발명의 다른 실시 예에 따른 박막 트랜지스터를 포함하는 하부 기판은 본 발명의 일 실시 예와 동일하게 액정 표시 장치(LCD) 또는 유기 발광 표시 장치(OLED) 등 표시 장치의 일 측 기판으로 사용될 수 있다.
이상에서 설명한 바와 같이 본 발명의 실시 예 및 다른 실시 예에 의한 표시 장치의 제조 방법에 의해 결정립의 크기가 크고 균일성이 좋은 다결정 실리콘 층을 포함하는 박막 트랜지스터를 제조할 수 있다.
Claims (15)
- 기판 상에 게이트 전극 배선을 형성하는 단계;상기 게이트 전극 배선 상부에 절연막을 형성하는 단계;상기 절연막 상부에 비정질 실리콘 층을 형성하는 단계; 및상기 게이트 전극 배선에 전류를 흘려 주면서, 상기 비정질 실리콘 층을 결정화하는 표시 장치의 제조 방법.
- 제 1 항에 있어서,상기 게이트 전극 배선은 Cr, Al, Mo 중 적어도 어느 한 물질을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 1 항에 있어서,상기 비정질 실리콘 층을 형성하는 단계 이후에상기 비정질 실리콘 층 및 상기 절연막의 일부를 식각하여 외부에 노출된 전류 인가부를 형성하는 공정을 포함하는 표시 장치의 제조 방법.
- 제 3 항에 있어서,상기 전류 인가부는 서로 병렬로 연결된 상기 게이트 전극 배선과 연결되는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 4 항에 있어서,상기 비정질 실리콘 층을 결정화하는 공정은 레이져를 이용하는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 5 항에 있어서,상기 레이져는 상기 비정질 실리콘 층을 완전 용융 시킬 수 있는 에너지 밀도를 갖고 펄스형인 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 4 항에 있어서,상기 비정질 실리콘 층을 결정화하는 공정은 열을 이용하는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 7 항에 있어서,상기 결정화된 실리콘 층은 결정화를 촉진하는 금속 원소를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 6 항 또는 제 8 항에 있어서,상기 비정질 실리콘 층을 결정화 한 후상기 병렬로 연결된 게이트 전극 배선을 서로 분리하는 단계를 더 포함하는 표시 장치의 제조 방법.
- 제 9 항에 있어서,레이져를 이용하여 상기 게이트 전극 배선을 서로 분리하는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 3 항에 있어서,상기 전류 인가부는 전기적으로 서로 분리된 복수의 게이트 전극 배선에 연결된 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 11 항에 있어서,상기 비정질 실리콘 층을 결정화하는 공정은 레이져를 이용하는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 12 항에 있어서,상기 레이져는 상기 비정질 실리콘 층을 완전 용융 시킬 수 있는 에너지 밀도를 갖고 펄스형인 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 11 항에 있어서,상기 비정질 실리콘 층을 결정화하는 공정은 열을 이용하는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 14 항에 있어서,상기 결정화된 실리콘 층은 결정화를 촉진하는 금속 원소를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060025217A KR20070095043A (ko) | 2006-03-20 | 2006-03-20 | 표시 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060025217A KR20070095043A (ko) | 2006-03-20 | 2006-03-20 | 표시 장치의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070095043A true KR20070095043A (ko) | 2007-09-28 |
Family
ID=38688471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060025217A KR20070095043A (ko) | 2006-03-20 | 2006-03-20 | 표시 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070095043A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8785910B2 (en) | 2009-12-04 | 2014-07-22 | Samsung Display Co., Ltd. | Thin film transistor, display device including the same, and method of manufacturing the display device |
| KR101535821B1 (ko) * | 2009-05-29 | 2015-07-13 | 엘지디스플레이 주식회사 | 박막 트랜지스터의 제조방법 및 박막 트랜지스터를 포함하는 표시장치의 제조방법 |
-
2006
- 2006-03-20 KR KR1020060025217A patent/KR20070095043A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101535821B1 (ko) * | 2009-05-29 | 2015-07-13 | 엘지디스플레이 주식회사 | 박막 트랜지스터의 제조방법 및 박막 트랜지스터를 포함하는 표시장치의 제조방법 |
| US8785910B2 (en) | 2009-12-04 | 2014-07-22 | Samsung Display Co., Ltd. | Thin film transistor, display device including the same, and method of manufacturing the display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7691545B2 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
| US7781765B2 (en) | Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask | |
| US7358528B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US7812895B2 (en) | Thin film transistor (TFT) array panel with TFTs having varying leakage currents | |
| US7011911B2 (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| EP3241239B1 (en) | Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus | |
| US8106409B2 (en) | Thin film transistor array panel | |
| KR101274697B1 (ko) | 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법 | |
| KR100946560B1 (ko) | 박막트랜지스터의 제조방법 | |
| US8535994B2 (en) | Thin-film transistor array device manufacturing method | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| KR20070095043A (ko) | 표시 장치의 제조 방법 | |
| KR101923190B1 (ko) | 정전기 보호 회로를 구비한 표시장치 및 그의 제조방법 | |
| US20090272979A1 (en) | Active Matrix Electronic Array Device | |
| KR20010087667A (ko) | 박막트랜지스터형 어레이기판의 액티브층 제조방법 | |
| US7622739B2 (en) | Thin film transistor for flat panel display and method of fabricating the same | |
| KR101338104B1 (ko) | 박막 트랜지스터 어레이기판 제조방법 | |
| KR20100055194A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100587374B1 (ko) | 폴리실리콘 결정화 방법 및 이를 이용한 액정표시소자의제조방법 | |
| KR20050122989A (ko) | 액정표시패널 및 그 제조방법 | |
| KR100788993B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 | |
| KR101544055B1 (ko) | 박막 트랜지스터, 이의 제조방법 및 이를 이용한 액정표시장치 | |
| US20060044484A1 (en) | Liquid crystal display device and fabrication method thereof | |
| KR20060029365A (ko) | 다결정용 마스크, 이를 이용한 박막 트랜지스터 표시판 및그의 제조 방법 | |
| KR20050062156A (ko) | 박막 트랜지스터 표시판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |