KR20070079615A - 액정표시장치 및 이의 리페어 방법 - Google Patents

Abstract

본 발명은 액정패널에 집적된 게이트 구동회로에 포함된 쉬프트 레지스터 각각에 출력 트랜지스터와 병렬 접속되는 리던던시 트랜지스터를 구비하여 쉬프트 레지스터 불량에 의한 표시불량을 방지한 액정표시장치 및 이의 리페어 방법에 관한 것이다.

이를 위하여 본 발명은 다수의 게이트 라인의 일측과 접속되어 상기 다수의 게이트 라인 각각을 구동하는 다수의 쉬프트 레지스터를 포함하는 제1 게이트 구동회로와, 상기 다수의 게이트 라인의 타측과 접속되어 상기 다수의 게이트 라인 각각을 구동하는 다수의 쉬프트 레지스터를 포함하는 제2 게이트 구동회로를 구비하고, 상기 다수의 쉬프트 레지스터 각각은 상기 각 게이트 라인을 구동하는 제1 트랜지스터와, 상기 제1 트랜지스터의 출력라인과 전기적으로 절연된 리던던시 트랜지스터를 포함하는 것을 특징으로 하는 액정표시장치를 제공한다. 그리고, 제1 게이트 구동회로에 포함된 n번째 쉬프트 레지스터에 불량이 발생하면, 불량 쉬프트 레지스터와 이와 접속된 게이트 라인을 단선시키는 단계와, 제2 게이트 구동회로에 포함된 n번째 쉬프트 레지지스터의 게이트 라인을 구동하는 제1 트랜지스터의 출력라인과 리던던시 트랜지스터의 출력라인을 전기적으로 연결시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 리페어 방법을 제공한다.

Description

액정표시장치 및 이의 리페어 방법{LIQUID CRYSTAL DISPLAY AND REPAIR METHOD OF THE SAME}

도 1은 본 발명의 실시 예에 따른 액정표시장치를 도시한 평면도이다.

도 2는 도 1에 도시된 게이트 구동회로에 포함된 각각의 쉬프트 레지스터를 도시한 블록도이다.

도 3은 도 2에 도시된 쉬프트 레지스터의 출력부를 도시한 블록도이다.

도 4는 본 발명의 제2 실시 예에 따른 액정표시장치를 도시한 블록도이다.

도 5는 본 발명의 제3 실시 예에 따른 액정표시장치를 도시한 블록도이다.

도 6은 불량 쉬프트 레지스터의 발생시 타측의 쉬프트 레지스터의 출력부를 도시한 블록도이다.

도 7은 불량 쉬프트 레지스터의 발생시 도 4에 도시된 액정표시장치를 리페어한 후의 액정표시장치를 도시한 도면이다.

도 8은 불량 쉬프트 레지스터의 발생시 도 5에 도시된 액정표시장치를 리페어한 후의 액정표시장치를 도시한 도면이다.

도 9는 본 발명의 실시 예에 따른 액정표시장치의 리페어 방법을 순차적으로 도시한 흐름도이다.

<도면부호의 간단한 설명>

10: 액정패널 20: 박막 트랜지스터 기판

30: 제1 게이트 구동회로 31: 제2 게이트 구동회로

41: 제어부 42: 출력부

44: 제1 출력라인 45: 리던던시 트랜지스터

46: 제2 출력라인 47: 제1 노드

48: 제2 노드 51: 제1 신호라인

52: 제2 신호라인 60: 제1 브리지 전극

90: 리페어 라인

61, 62, 91 내지 93, 101, 102: 쇼팅포인트

100: 제2 브리지 전극

본 발명은 액정표시장치에 관한 것으로, 특히 게이트 구동회로에 포함된 쉬프트 레지스터 각각에 출력 트랜지스터와 병렬 접속되는 리던던시 트랜지스터를 구비하여 쉬프트 레지스터 불량에 의한 표시불량을 방지한 액정표시장치 및 이의 리페어 방법에 관한 것이다.

일반적으로 액정표시장치는 광을 제공하는 백라이트유닛과, 백라이트유닛으로부터의 광의 투과율을 조절하여 화상을 표시하는 액정패널과, 액정패널의 게이트 라인을 구동하는 게이트 구동회로와, 게이트 구동회로를 구동하는 게이트 인쇄회로기판과, 액정패널의 데이터 라인을 구동하는 데이터 구동회로와, 데이터 구동회로를 구동하는 데이터 인쇄회로기판을 포함하고 있다.

상기의 구성을 갖는 종래의 액정표시장치에서 게이트 구동회로는 게이트 테이프캐리어패키지(Tape Carrier Package; 이하 'TCP'라 함)에 실장된 상태로 액정패널 및 게이트 인쇄회로기판에 접속된다. 또한, 데이터 구동회로는 데이터 TCP에 실장된 상태로 액정패널 및 데이터 인쇄회로기판에 접속된다.

그러나, 상기 종래의 액정표시장치는 게이트 구동회로, 게이트 TCP 및 게이트 인쇄회로기판 때문에 원가가 상승함과 아울러 액정표시장치의 크기가 커져 기구적으로 불리하게 된다.

이 때문에, 최근에는 액정패널에 게이트 구동회로를 집적(Integration)하는 에이에스지(Amorphous Silicon Gate; 이하 'ASG'라 함) 형태의 액정표시장치가 개발되고 있다.

ASG 형태의 액정표시장치는 광을 제공하는 백라이트유닛과, 백라이트유닛으로부터의 광의 투과율을 조절하여 화상을 표시함과 아울러 게이트 구동회로가 집적되는 액정패널과, 액정패널의 데이터 라인을 구동하는 데이터 구동회로와, 액정패널의 게이트 구동회로를 구동함과 아울러 데이터 구동회로를 구동하는 인쇄회로기판을 포함하고 있다.

이러한 ASG 형태의 액정표시장치는 게이트 TCP 및 이에 실장되는 게이트 구동회로와, 게이트 인쇄회로기판을 제거할 수 있으므로 액정표시장치의 원가 절감 및 크기를 감소시킬 수 있다. 그러나, ASG 형태의 액정표시장치는 게이트 구동회로 내에 형성된 쉬프트 레지스터의 불량 발생시 불량이 발생한 게이트 라인에서 정상적인 신호가 다음 게이트 라인으로 공급되지 못하거나 비정상적인 신호를 다음 게이트 라인으로 공급하게 되어 액정패널이 비정상적으로 동작하는 문제가 발생된다. 그리고, 이러한 불량이 발생한 경우 대부분의 액정패널을 폐기하므로 비용이 낭비되는 문제점이 있다.

따라서, 본 발명의 목적은 복수의 게이트 구동회로를 구비하고 각 게이트 구동회로에 포함된 각각의 쉬프트 레지스터의 출력 트랜지스터에 병렬로 접속되는 리던던시 트랜지스터를 구비하여 어느 일측의 쉬프트 레지스터에 불량이 발생하여도 타측의 쉬프트 레지스터를 이용하여 게이트 라인을 구동하여 표시불량을 방지한 액정표시장치 및 이의 리페어 방법을 제공하는 데 있다.

상기의 목적을 달성하기 위하여, 본 발명은 다수의 게이트 라인의 일측과 접속되어 상기 다수의 게이트 라인 각각을 구동하는 다수의 쉬프트 레지스터를 포함하는 제1 게이트 구동회로와, 상기 다수의 게이트 라인의 타측과 접속되어 상기 다 수의 게이트 라인 각각을 구동하는 다수의 쉬프트 레지스터를 포함하는 제2 게이트 구동회로를 구비하고, 상기 다수의 쉬프트 레지스터 각각은 상기 각 게이트 라인을 구동하는 제1 트랜지스터와, 상기 제1 트랜지스터의 출력라인과 전기적으로 절연된 리던던시 트랜지스터를 포함하는 것을 특징으로 하는 액정표시장치를 제공한다.

상기 제1 트랜지스터의 출력라인과 상기 제2 출력라인과 중첩되어 형성된 제1 브리지 전극을 더 구비한다.

상기 각 게이트 라인과 교차하고, 상기 각 게이트 라인과 접속된 이전단 및 다음단 쉬프트 레지스터의 입력라인들 각각과 중첩된 다수의 리페어 라인을 더 포함한다.

일측의 제1 게이트 구동회로와 접속된 제1 게이트 라인과, 타측의 제2 게이트 구동회로와 접속된 제2 게이트 라인이 전기적으로 절연되고, 상기 제1 및 제2 게이트 라인과 중첩되어 형성된 제2 브리지 전극을 더 포함한다.

그리고, 상기의 목적을 달성하기 위하여 본 발명은 다수의 게이트 라인의 일측과 접속되어 상기 다수의 게이트 라인 각각을 구동하는 다수의 쉬프트 레지스터를 포함하는 제1 게이트 구동회로와, 상기 다수의 게이트 라인의 타측과 접속되어 상기 다수의 게이트 라인 각각을 구동하는 다수의 쉬프트 레지스터를 포함하는 제2 게이트 구동회로를 구비하고, 상기 제1 게이트 구동회로에 포함된 n번째 쉬프트 레지스터가 불량인 경우, 상기 n번째 쉬프트 레지스터를 이와 접속된 게이트 라인과 분리되며, 상기 제2 게이트 구동회로에 포함된 n번째 쉬프트 레지지스터의 게이트 라인을 구동하는 제1 트랜지스터의 출력라인과 전기적으로 연결된 리던던시 트랜지 스터를 포함하는 것을 특징으로 하는 액정표시장치를 제공한다.

여기서, 상기 제1 트랜지스터의 출력라인과 상기 제2 출력라인과 중첩되어 형성된 제1 브리지 전극을 상기 제1 트랜지스터의 출력라인 및 상기 리던던시 트랜지스터의 출력라인과 접속한 것을 특징으로 한다.

또한, 상기 불량 쉬프트 레지스터와 접속된 n번째 게이트 라인은 단선되고, 상기 n번째 게이트 라인과 교차하는 리페어 라인은 상기 n번째 게이트 라인, 이전단 쉬프트 레지스터 및 다음단 쉬프트 레지스터의 입력라인과 접속된 것을 특징으로 한다.

일측의 제1 게이트 구동회로와 접속된 제1 게이트 라인과, 타측의 제2 게이트 구동회로와 접속된 제2 게이트 라인과 중첩되어 형성된 제2 브리지 전극을 제1 및 제2 게이트 라인과 접속하여 제1 게이트 라인과 제2 게이트 라인을 접속시킨 것을 더 포함한

그리고 상기의 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 리페어 방법은 제1 게이트 구동회로에 포함된 n번째 쉬프트 레지스터에 불량이 발생하면, 불량 쉬프트 레지스터와 이와 접속된 게이트 라인을 단선시키는 단계와, 제2 게이트 구동회로에 포함된 n번째 쉬프트 레지지스터의 게이트 라인을 구동하는 제1 트랜지스터의 출력라인과 리던던시 트랜지스터의 출력라인을 전기적으로 연결시키는 단계를 포함한다.

여거서, 상기 게이트 라인과 교차하여 형성된 리페어 라인을 상기 게이트 라인과 접속하는 단계 및 상기 리페어 라인과 중첩된 불량 쉬프트 레지스터의 이전단 및 다음단 쉬프트 레지스터의 신호라인들과 각각 접속하는 단계를 더 포함한다.

또한, 상기 제1 게이트 구동회로와 접속된 제1 게이트 라인의 일단 및 상기 제1 게이트 라인과 전기적을 절연되며 상기 제2 게이트 구동회로와 접속된 제2 게이트 라인의 일단과 각각 중첩되어 형성된 제2 브리지 전극을 제1 및 제2 게이트 라인과 접속하여, 제1 게이트 라인과 제2 게이트 라인을 전기적으로 연결시키는 단계를 더 포함한다.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 더욱 상세하게 설명하기로 한다.

도 1은 본 발명의 실시 예에 따른 액정표시장치를 도시한 평면도이고, 도 2는 도 1에 도시된 쉬프트 레지스터를 도시한 블록도이다.

도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 다수의 게이트 라인(GL)의 일측과 접속되어 다수의 게이트 라인(GL) 각각을 구동하는 다수의 쉬프트 레지스터(SCR)를 포함하는 제1 게이트 구동회로(30)와, 다수의 게이트 라인(GL)의 타측과 접속되어 다수의 게이트 라인(GL) 각각을 구동하는 다수의 쉬프트 레지스터(SCR)를 포함하는 제2 게이트 구동회로(31)를 구비하고, 다수의 쉬프트 레지스터(SCR) 각각은 각 게이트 라인(GL)을 구동하는 제1 트랜지스터(TR1)와, 제1 트랜지스터(TR1)의 제1 출력라인(44)와 전기적으로 절연된 리던던시 트랜지스터(45)를 포함한다.

구체적으로, 액정패널(10)은 박막 트랜지스터 어레이가 형성된 박박 트랜지스터 기판(20)과, 박박 트랜지스터 기판(20)과 마주하며 컬러 필터 어레이가 형성된 컬러필터기판 및 박박 트랜지스터 기판(20)과 컬러필터기판 사이에 개재된 액정을 구비한다.

컬러필터기판은 기판 상에 빛샘 방지를 위한 블랙매트릭스와, 색구현을 위한 컬러 필터 어레이 및 액정에 공통전압을 인가하기 위한 공통전극을 포함한다.

액정은 데이터 신호가 공급된 화소전극과 기준전압인 공통전압이 공급된 공통 전극 간의 전압차로 구동한다. 이에 따라, 유전율 이방성을 갖는 액정이 그 전압차에 따라 회전하여 광원으로부터 입사된 광의 투과율을 가변시키게 된다.

박막 트랜지스터 기판(20)은 하부 기판 상에 서로 교차되게 형성된 게이트 라인 및 데이타 라인과, 그들의 교차부에 형성된 박막 트랜지스터, 박막 트랜지스터와 접속된 화소전극을 포함한다.

박박 트랜지스터 기판(20)은 게이트 라인(GL) 및 데이터 라인(DL)과, 게이트 라인(GL) 및 데이터 라인(DL)이 교차하여 정의하는 화소영역과, 각각의 화소영역에 게이트 라인(GL)과 데이터 라인(DL)에 접속된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속된 화소전극이 형성된다. 그리고 게이트 라인(GL)을 구동하기 위한 제1 및 제2 게이트 구동회로(30, 31)가 집적되어 형성된다.

제1 및 제2 게이트 구동회로(30, 31)는 게이트 라인(GL)들의 양측부에 각각 형성된다. 이러한 제1 및 제2 게이트 구동회로(30, 31)는 게이트 라인(GL) 각각을 구동하는 쉬프트 레지스터(SCR)들을 포함한다. 쉬프트 레지스터(SCR)들은 각각의 게이트 라인(GL)의 양끝단에 접속되며 게이트 라인(GL)을 구동하는 게이트 구동신호를 양방향으로 공급한다.

쉬프트 레지스터(SCR)는 입력되는 클럭신호들에 의해 출력부(42)의 제1 및 제2 트랜지스터(TR1, TR2)들을 제어하는 제어부(41)와, 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 선택적으로 출력하는 출력부(42)을 구비한다. 그리고 이전단 쉬프트 레지스터(SCR) 및 다음단 쉬프트 레지스터(SCR)에 출력부(42)에서 출력되는 게이트 구동신호를 공급하는 제1 신호라인(51) 및 제2 신호라인(52)을 구비한다.

도 2에 도시된, 제어부(41)는 전원부(도시하지 않음)에서 입력된 게이트 오프 전압(Voff)과 타이밍 컨트롤러(도시하지 않음)로부터 입력된 제1 클럭신호(CKV), 제2 클럭신호(CKVB), 스타트 펄스와 이전단 쉬프트 레지스터(SCR)의 게이트 구동신호를 공급하는 제1 신호라인(51) 및 다음단 쉬프트 레지스터(SCR)의 게이트 구동신호를 공급하는 제2 신호라인(52)을 통해 각각 공급된 게이트 구동신호로 출력부(42)을 제어한다.

여기서, 제1 클럭신호(CKV)는 제어부(41)와 출력부(42)를 연결하는 제1 노드(47)를 통해 출력부(42)으로 입력된 게이트 온 전압(Von)과 동기하여 쉬프트 레지스터(SCR)에서 게이트 온 전압(Von)이 출력되도록 한다. 그리고 제2 클럭신호(CKVB)는 제1 클럭신호(CKV)가 반전된 형태로 입력되며 제어부(41)와 출력부(42)를 연결하는 제2 노드(48)를 통해 출력부(42)에서 게이트 온 전압(Von)이 출력되는 것을 중지하고 게이트 오프 전압(Voff)을 출력하도록 게이트 오프 전압(Voff)과 동기 하여 쉬프트 레지스터(SCR)에서 게이트 오프 전압(Voff)이 출력되도록 한다. 스타트 펄스는 첫번째 쉬프트 레지스터(SCR)들에 공급되어 첫번째 게이트 라인(GL)을 구동시킨다.

특히, 쉬프트 레지스터(SCR)의 게이트 오프 전압(Voff)의 출력 타이밍을 빠르게 하기 위하여 이전단 게이트 구동신호 및 다음단의 게이트 구동신호가 입력된다. 즉, n번째 쉬프트 레지스터(SCRn)가 n번째 게이트 라인(GLn)으로 게이트 온 전압(Von)을 출력할 때, n-1번째 쉬프트 레지스터(SCRn-1) 및 n+1번째 쉬프트 레지스터(SCRn+1)의 출력전압이 제1 및 제2 신호라인(51, 52)을 통해 n번째 쉬프트 레지스터(SCRn)의 제어부(41)로 입력된다. 제어부(41)로 입력된 입력된 n-1 및 n+1 쉬프트 레지스터(SCRn-1, SCRn+1)의 신호에 따라 n번째 쉬프트 레지스터(SCRn)의 출력부(42)에 포함된 제2 트랜지스터(TR2)를 턴오프 시킨다. 그리고 n+1 번째 쉬프트 레지스터(SCRn+1)가 구동되어 게이트 온 전압(Von)을 출력하는 경우 출력된 게이트 온 전압(Von)이 n번째 쉬프트 레지스터(SCRn)의 제어부(41)에 공급되어 제어부(41)에서 제2 트랜지스터(TR2)에 게이트 오프 전압(Voff)을 공급한다. 이 때, n번째 쉬프트 레지스터(SCRn)의 제어부(41)에서 제2 클력신호(CKVB)를 통해 제1 트랜지스터(TR1)를 턴오프 시키고 제2 트랜지스터(TR2)를 턴온시키는 신호를 제1 및 제2 노드(47, 78)를 통해 출력부(42)에 각각 공급한다.

도 3은 도 2에 도시된 쉬프트 레지스터의 출력부를 도시한 블록도이다.

도 3을 참조하면, 출력부(42)는 게이트 온 전압(Von)을 출력하는 제1 트랜지스터(TR1)와 게이트 오프 전압(Voff)을 출력하는 제2 트랜지스터(TR2)를 구비하고, 이들은 제어부(41)와 제1 및 제2 노드(47, 48)을 통해 각각 접속된다. 제1 및 제2트랜지스터(TR1, TR2)는 게이트 온 전압(Von)과 게이트 오프 전압(Voff) 사이에 출력라인이 직렬로 연결된다. 즉, 제1 트랜지스터(TR1)의 소스전극에는 게이트 온 전압(Von)이 인가되고, 제2 트랜지스터(TR2)의 드레인 전극에는 게이트 오프 전압(Voff)이 인가되며, 제1 및 제2 트랜지스터(TR1, TR2)의 출력라인은 직렬로 연결된다. 제1 및 제2트랜지스터(TR1, TR2)는 제어부(42)의 신호에 응답하여 각각 턴온/턴오프된다. 제어부(41)에 제1 클럭신호(CKV)가 입력되면 제1 트랜지스터(TR1)는 제1 노드(47)를 통해 출력되는 클럭신호를 통해 턴온되어 게이트 라인(GL)으로 게이트 온 전압(Von)을 공급한다. 이 때, 제2 트랜지스터(TR2)를 턴오프된다. 이와 반대로, 제어부(41)에 제1 클럭신호(CKV)의 반전신호인 제2 클럭신호(CKVB)가 입력되면 제2 트랜지스터(TR2)는 턴온되어 게이트 오프 전압(Voff)을 게이트 라인(GL)에 공급하고, 제1 트랜지스터(TR1)는 턴오프된다. 여기서, 출력부(42)는 제1 트랜지스터(TR1)와 병렬로 접속할 수 있는 리던던시 트랜지스터(45)를 구비한다. 리던던시 트랜지스터(45)는 제1 트랜지스터(TR1)와 동일한 구조로 형성된다. 그리고, 제1 및 제2 트랜지스터(TR1, TR2)와 리던던시 트랜지스터(45)는 다수의 박막 트랜지스터가 병렬로 접속되어 형성된다. 리던던시 트랜지스터(45)는 불량이 발생한 쉬프트 레지스터(SCR)의 타측 레지스터(SCR)에서 제1 트랜지스터(TR1)와 접속된다. 게이트 라인(GL) 양측의 쉬프트 레지스터(SCR)들에서 공급되는 게이트 구동신호가 어느 일측의 불량으로 나머지 하나의 쉬프트 레지스터(SCR)로 구동되면 게이트 라인(GL)에 공급되는 전류량이 줄어 해당 게이트 라인(GL)과 접속된 화소들의 휘도가 저하될 수 있으므로 이를 방지하고자 제1 트랜지스터(TR1)의 드레인 전극과 소스 전극간의 채널폭을 확장하여 충전율을 보상하게 된다.

이 때, 제1 트랜지스터(TR1)의 출력라인(44) 및 리던던시 트랜지스터(45)의 출력라인(46)과 각각 중첩되며 상시 오픈된 제1 브리지 전극(60)을 더 구비한다.

제1 브리지 전극(60)은 제1 트랜지스터(TR1) 및 리던던시 트랜지스터(45)의 제1 및 제2 출력라인(44, 46)들이 서로 분리된 상부에 중첩되어 형성된다. 그리고 쉬프트 레지스터(SCR)들이 불량이 발생되지 않을 경우 제1 및 제2 출력라인(44, 46)들은 전기적으로 절연된다. 제1 브리지 전극(60)은 제1 및 제2 출력라인(44, 46)들과 추후 전기적으로 연결될 수 있는 쇼트포인트(61, 62)를 더 구비한다. 그리고 제1 브리지 전극(60)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 전극으로 형성된다.

여기서, 제1 및 제2 트랜지스터(TR1, TR2)와 리던던시 트랜지스터(45)는 화소영역에 형성된 박막 트랜지스터(TFT)와 동일한 공정으로 형성되며 다수의 박막 트랜지스터가 직렬 또는 병렬 접속되거나 직병렬 접속되어 형성된다.

도 4는 본 발명의 제2 실시 예에 따른 액정표시장치를 도시한 평면도이다.

도 4를 참조하면, 본 발명의 제2 실시 예에 따른 액정표시장치는 다수의 게이트 라인(GL)의 일측과 접속되어 다수의 게이트 라인(GL) 각각을 구동하는 다수의 쉬프트 레지스터(SCR)를 포함하는 제1 게이트 구동회로(30)와, 다수의 게이트 라인(GL)의 타측과 접속되어 다수의 게이트 라인(GL) 각각을 구동하는 다수의 쉬프트 레지스터(SCR)를 포함하는 제2 게이트 구동회로(31)를 구비하고, 다수의 쉬프트 레 지스터(SCR) 각각은 각 게이트 라인(GL)을 구동하는 제1 트랜지스터(TR1)와, 제1 트랜지스터(TR1)의 제1 출력라인(44)과 전기적으로 절연된 리던던시 트랜지스터(45)를 포함하며, 각 게이트 라인(GL)과 교차하고, 각 게이트 라인(GL)과 접속된 이전단 및 다음단 쉬프트 레지스터(SCRn-1, SCRn+1)의 제1 및 제2 신호라인(51, 52)들 각각과 중첩된 다수의 리페어 라인(90)을 더 포함한다.

리페어 라인(90)은 게이트 라인(GL)과 교차하여 형성되고, 제1 및 제2 신호라인(51, 52)들과 중첩되어 형성된다. 그리고 리페어 라인(90)과 게이트 라인(GL)과 제1 및 제2 신호라인(51, 52)들 간의 교차부 또는 중첩부에 쇼팅포인트(91 내지 93)를 구비한다.

도 5는 본 발명의 제3 실시 예에 따른 액정표시장치를 도시한 평면도이다.

도 5는 도 4와 대비하여 분리된 제1 및 제2 게이트 라인(1GL, 2GL)과 이와 중첩되어 제1 및 제2 게이트 라인(1GL, 2GL)을 접속시키는 제2 브리지 전극(100)을 더 구비한 것을 제외하고는 동일한 구성요소를 구비한다. 따라서, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.

일측의 제1 게이트 구동회로(30)와 접속된 제1 게이트 라인(1GL)과, 타측의 제2 게이트 구동회로(31)와 접속된 제2 게이트 라인(2GL)과 중첩되어 형성된 제2 브리지 전극(100)을 구비한다.

구체적으로, 제1 및 제2 게이트 구동회로(30, 31)에 각각 접속된 제1 및 제2 게이트 라인(1GL, 2GL)은 중앙부가 서로 분리되어 형성된다. 그리고 제1 및 제2 게이트 라인(1GL, 2GL)의 일측단과 중첩된 제2 브리지 전극(100)을 구비한다. 제2 브리지 전극(100)은 제1 및 제2 게이트 라인(1GL, 2GL)과 다른 금속층으로 형성되며, 제1 및 제2 게이트 라인의 접속을 위한 쇼팅포인트(101, 102)를 더 구비한다. 그리고, 제 2 브리지 전극(100)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전물질로 형성된다.

여기서, 제1 게이트 라인(1GL)은 제1 게이트 구동회로(30)에서 공급되는 게이트 구동신호를 이와 연결된 박막 트랜지스터(TFT)의 게이트 전극에 공급하고, 제2 게이트 라인(2GL)은 제2 게이트 구동회로(31)에서 공급되는 게이트 구동신호를 이와 연결된 박막 트랜지스터의 게이트 전극에 공급한다.

다음은 불량 쉬프트 레지스터가 발생한 경우 리페어된 액정표시장치를 도6 내지 도 8을 참조하여 설명하도록 한다.

도 6은 불량 쉬프트 레지스터의 발생시 타측의 쉬프트 레지스터의 출력부를 도시한 블록도이다.

도 6을 참조하면, 제1 게이트 구동회로(30)의 n번째 쉬프트 레지스터(SCRn)에 불량이 발생하면 제2 게이트 구동회로(31)의 n번째 쉬프트 레지스터의 출력부(42)에 형성된 제1 트랜지스터의 제1 출력라인(44)과 리던던시 트랜지스터(45)의 제2 출력라인(46)이 전기적으로 접속된다. 제1 트랜지스터(TR1) 및 리던던시 트랜지스터는 제1 및 제2 출력라인(44, 46) 각각에 중첩되어 형성된 제1 브리지 전극(60)을 통해 전기적으로 접속된다. 즉, 제1 브리지 전극(60)과 제1 트랜지스터(TR1)가 중첩된 영역에 형성된 쇼팅포인트들(61, 62)과 제1 브리지 전극(60)과 리던던시 트랜지스터(45)가 중첩된 영역에 형성된 쇼팅포인트들(61, 62)을 레이져 쇼 팅법을 이용하여 전기적으로 접속한다. 따라서, 제1 트랜지스터(TR1)의 제1 출력라인(44)과 리던던시 트랜지스터(45)의 제2 출력라인(46)은 제1 브리지 전극(60)을 경유하여 서로 접속된다. 이를 통해, 제1 트랜지스터(TR1)와 리던던시 트랜지스터(45)가 접속되면 두 트랜지스터(TR1, 45)의 드레인 전극 및 소스 전극의 채널폭이 증가하여 충전율을 높일 수 있고 제2 게이트 구동회로(31)의 n번째 쉬프트 레지스터(SCRn)로 n번째 게이트 라인(GLn)을 구동하여 화질을 보상할 수 있다.

도 7은 불량 쉬프트 레지스터의 발생시 도 4에 도시된 액정표시장치를 리페어한 후의 액정표시장치를 도시한 도면이다.

도 7은 도 4에 도시된 액정표시장치와 동일한 구성요소를 구비하므로 구성요소에 대한 중복되는 설명은 생략하기로 한다.

도 7을 참조하면, 제1 게이트 구동회로(30)의 n번째 쉬프트 레지스터(SCRn)에 불량이 발생하면, 해당 쉬프트 레지스터(SCRn)는 게이트 라인(GL)과 단선되며, 이전단 및 다음단 쉬프트 레지스터의 입출력라인들과도 단선된다. 그리고 해당 쉬프트 레지스터(nSCRn)측에 리페어 라인(90)은 게이트 라인(GL)과 접속되고, 리페어 라인(90)의 일단은 n-1번째 쉬프트 레지스터(SCRn-1)의 제1 신호라인(51)과 접속되며, 타단은 n+1번째 쉬프트 레지스터(SCRn+1)의 제2 신호라인(52)과 접속된다. 다시 말하면, 불량이 발생한 n번째 쉬프트 레지스터(SCRn)측의 리페어 라인(90)과 게이트 라인(GL)이 중첩된 쇼팅포인트(91)에 레이저 쇼트를 하여 리페어 라인(90)과 게이트 라인(GL)을 접속한다. 그리고 제1 신호라인(51)과 리페어 라인(90)이 중첩된 쇼팅포인트(92)와 제2 신호라인(52)과 리페어 라인(90)이 중첩된 쇼팅포인트 (93)를 각각 레이져 쇼팅하여 제1 및 제2 신호라인(51, 52) 각각을 리페어 라인(90)과 접속한다. 이 때, 불량 쉬프트 레지스터(SCRn)는 게이트 라인(GL)에서 절단된다. 그리고 제2 게이트 구동회로(31)의 n번째 쉬프트 레지스터(SCRn)에서 공급되는 게이트 구동신호를 이용하여 해당 게이트 라인(GL)을 구동한다.

이렇게 리페어 라인(90)이 불량 쉬프트 레지스터(SCR)를 우회하여 이전단 및 다음단 쉬프트 레지스터(SCRn-1, SCRn+1)의 제1 및 제2 신호라인(51, 52)들과 접속되면 불량 쉬프트 레지스터와 접속된 게이트 라인(GLn)의 타측에 형성된 쉬프트 레지스터에서 공급되는 게이트 구동신호를 불량 쉬프트 레지스터의 이전단의 쉬프트 레지스터 및 다음단의 쉬프트 레지스터로 공급한다. 이를 통해 쉬프트 레지스터에 불량이 발생하여도 게이트 라인을 구동할 수 있게 된다.

도 8은 불량 쉬프트 레지스터의 발생시 도 5에 도시된 액정표시장치를 리페어한 후의 액정표시장치를 도시한 도면이다.

도 8을 참조하면, 제1 게이트 구동회로(30)의 n번째 쉬프트 레지스터에 불량이 발생하면, 제1 게이트 라인(1GL)에서 n번째 쉬프트 레지스터(SCRn)가 단선된다. 그리고 제1 게이트 라인(1GL)을 제2 게이트 라인(2GL)과 전기적으로 접속한다. 즉, 제1 및 제2 게이트 라인(1GL, 2GL)의 일단들과 각각 중첩하여 형성된 제2 브리지 전극(100)의 쇼팅포인트들(101, 102)을 레이저 쇼팅하여 제2 브리지 전극(100)을 경유하여 제1 및 제2 게이트 라인(1GL, 2GL)을 전기적으로 접속한다.

이를 통해 제2 게이트 구동회로의 n번째 쉬프트 레지스터만으로 제1 및 제2 게이트 라인(1GL, 2GL)을 모두 구동하여 표시불량을 방지할 수 있다.

도 9는 본 발명의 실시 예에 따른 액정표시장치의 리페어 방법을 순차적으로 도시한 흐름도이다.

도 9를 참조하면, 본 발명에 따른 액정표시장치의 리페어 방법은 제1 게이트 구동회로에 포함된 n번째 쉬프트 레지스터에 불량이 발생하면, 불량 쉬프트 레지스터와 이와 접속된 게이트 라인을 단선시키는 단계(S1)와, 제2 게이트 구동회로에 포함된 n번째 쉬프트 레지지스터와 접속된 게이트 라인을 구동하는 제1 트랜지스터의 출력라인과 리던던시 트랜지스터의 출력라인을 전기적으로 연결시키는 단계(S2)를 포함한다.

구체적으로, 제1 게이트 구동회로의 n번째 쉬프트 레지스터에 불량이 발생하면, 이와 접속된 n번째 게이트 라인(GLn)을 레이저 커팅하여 단선시킨다. 그리고 이전단 및 다음단 쉬프트 레지스터의 입출력라인들도 레이저 커팅하여 단선시킨다. 다음으로, 제2 게이트 구동회로의 n번째 쉬프트 레지스터의 출력부에 형성된 제1 트랜지스터(TR1)의 제1 출력라인과 리던던시 트랜지스터의 제2 출력라인과 중첩되어 형성된 제1 브리지 전극에 마련된 쇼트 포인트를 레이져 쇼팅하여 제1 출력라인과 제2 출력라인을 제1 브리지 전극을 경유하여 전기적으로 연결되도록 한다.

그리고, 본 발명에 따른 액정표시장치의 리페어 방법은 게이트 라인과 교차하여 형성된 리페어 라인을 게이트 라인과 접속하는 단계 및 리페어 라인과 중첩된 불량 쉬프트 레지스터의 이전단 및 다음단 쉬프트 레지스터의 신호라인들과 각각 접속하는 단계를 더 포함한다.

구체적으로, 제1 게이트 구동회로의 n번째 쉬프트 레지스터에 불량이 발생하 면, 이와 접속된 n번째 게이트 라인(GLn)을 레이저 커팅하여 단선시킨다. 그리고 이전단 및 다음단 쉬프트 레지스터의 입출력라인들도 레이저 커팅하여 단선시킨다. 다음으로, 게이트 라인과 리페어 라인의 교차부에 마련된 쇼팅포인트를 레이터 쇼트하여 게이트 라인과 리페어 라인을 접속한다. 그리고, 이전단 쉬프트 레지스터에 게이트 구동신호를 출력하는 제1 신호라인과 리페어 라인의 일단이 중첩되어 마련된 쇼팅포인트를 레이저 쇼트하여 제1 신호라인과 리페어 라인을 접속한다. 그리고 다음단 쉬프트 레지스터에 게이트 구동신호를 출력하는 제2 신호라인과 리페어 라인의 타단과 중첩되어 마련된 쇼팅포인트를 레이저 쇼트하여 제2 신호라인과 리페어 라인을 접속한다.

한편, 본 발명에 따른 액정표시장치의 리페어 방법은 일측의 제1 게이트 구동회로와 접속된 제1 게이트 라인과, 제1 게이트 라인과 전기적을 절연되며 타측이 제2 게이트 구동회로와 접속된 제2 게이트 라인과, 제1 및 제2 게이트 라인의 일단과 중첩되어 형성된 제2 브리지 전극을 제1 및 제2 게이트 라인과 각각 접속하여 제1 게이트 라인과 제2 게이트 라인을 전기적으로 연결시키는 단계를 더 포함한다.

구체적으로, 제1 게이트 구동회로의 n번째 쉬프트 레지스터에 불량이 발생하면, 제1 게이트 라인에서 n번째 쉬프트 레지스터가 단선된다. 제1 및 제2 게이트 라인의 일단들과 각각 중첩하여 형성된 제2 브리지 전극의 쇼팅포인트들을 레이저 쇼팅한다. 이에 따라, 제1 게이트 라인 및 제2 게이트 라인은 제2 브리지 전극을 경유하여 서로 전기적으로 연결된다.

본 발명에 따른 액정표시장치 및 이의 리페어 방법은 각 쉬프트 레지스터의 출력부에 제1 트랜지스터와 병렬 접속될 수 있는 리던던시 트랜지스터를 더 구비하여 제1 게이트 구동부에 포함된 n번째 쉬프트 레지스터에 불량이 발생하면, 제2 게이트 구동부에 포함된 n번째 쉬프트 레지스터의 제1 트랜지스터와 리던던시 트랜지스터를 접속하여 n번째 쉬프트 레지스터로 게이트 라인을 구동할 수 있다. 이 경우 제1 트랜지스터와 리던던시 트랜지스터가 병렬접속됨에 따라 충분한 충전율을 유지하여 화소영역에 마련된 박막 트랜지스터를 정상적으로 구동할 수 있다.

또한, 제1 및 제2 게이트 구동회로가 액정패널에 내장된 액정표지장치에서 제1 및 제2 게이트 구동회로에 포함된 각각의 쉬프트 레지스터를 우회하는 리페어 라인을 구비하여 어느 일측의 쉬프트 레지스터에 불량이 발생하여도 타측의 쉬프트 레지스터를 이용하여 게이트 라인을 구동하므로 액정표시장치의 표시품질이 저하되지 않는다.

그리고, 제1 게이트 구동회로와 접속된 제1 게이트 라인과 제1 게이트 라인과 절연되며 제2 게이트 구동회로와 접속된 제2 게이트 라인을 마련하여 어느 일측의 쉬프트 레지스터의 불량을 쉽게 검출하고 제1 및 제2 게이트 라인의 일단과 각각 중첩되어 형성된 제2 브리지 전극을 통해 불량 발생시 어느 일측의 게이트 구동회로를 통해 제1 및 제2 게이트 라인 모두를 구동할 수 있다.

이상에서 상술한 본 발명은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 여러 가지 치환, 변형 및 변경이 가능하다 할 것이다. 따라서 본 발명은 상술한 실시 예 및 첨부된 도면에 한정하지 않고 청구범위에 의해 그 권리가 정해져야 할 것이다.

Claims (11)

1. 다수의 게이트 라인의 일측과 접속되어 상기 다수의 게이트 라인 각각을 구동하는 다수의 쉬프트 레지스터를 포함하는 제1 게이트 구동회로와;

   상기 다수의 게이트 라인의 타측과 접속되어 상기 다수의 게이트 라인 각각을 구동하는 다수의 쉬프트 레지스터를 포함하는 제2 게이트 구동회로를 구비하고,

   상기 다수의 쉬프트 레지스터 각각은 상기 각 게이트 라인을 구동하는 제1 트랜지스터와;

   상기 제1 트랜지스터의 출력라인과 전기적으로 절연된 리던던시 트랜지스터를 포함하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 제1 트랜지스터의 출력라인과 상기 제2 출력라인과 중첩되어 형성된 제1 브리지 전극을 더 구비한 것을 특징으로 하는 액정표시장치.
3. 제 1 항에 있어서,

   상기 각 게이트 라인과 교차하고, 상기 각 게이트 라인과 접속된 이전단 및 다음단 쉬프트 레지스터의 입력라인들 각각과 중첩된 다수의 리페어 라인을 더 포함하는 것을 특징으로 하는 액정표시장치.
4. 제 1 내지 제 3 항 중 어느 한 항에 있어서,

   일측의 제1 게이트 구동회로와 접속된 제1 게이트 라인과;

   타측의 제2 게이트 구동회로와 접속된 제2 게이트 라인이 전기적으로 절연되고, 상기 제1 및 제2 게이트 라인과 중첩되어 형성된 제2 브리지 전극을 더 포함하는 것을 특징으로 하는 액정표시장치.
5. 다수의 게이트 라인의 일측과 접속되어 상기 다수의 게이트 라인 각각을 구동하는 다수의 쉬프트 레지스터를 포함하는 제1 게이트 구동회로와;

   상기 다수의 게이트 라인의 타측과 접속되어 상기 다수의 게이트 라인 각각을 구동하는 다수의 쉬프트 레지스터를 포함하는 제2 게이트 구동회로를 구비하고,

   상기 제1 게이트 구동회로에 포함된 n번째 쉬프트 레지스터가 불량인 경우, 상기 n번째 쉬프트 레지스터를 이와 접속된 게이트 라인과 분리되며, 상기 제2 게이트 구동회로에 포함된 n번째 쉬프트 레지지스터의 게이트 라인을 구동하는 제1 트랜지스터의 출력라인과 전기적으로 연결된 리던던시 트랜지스터를 포함하는 것을 특징으로 하는 액정표시장치.
6. 제 5 항에 있어서,

   상기 제1 트랜지스터의 출력라인과 상기 제2 출력라인과 중첩되어 형성된 제1 브리지 전극을 상기 제1 트랜지스터의 출력라인 및 상기 리던던시 트랜지스터의 출력라인과 접속한 것을 특징으로 하는 액정표시장치.
7. 제 1 항에 있어서,

   상기 불량 쉬프트 레지스터와 접속된 n번째 게이트 라인은 단선되고, 상기 n번째 게이트 라인과 교차하는 리페어 라인은 상기 n번째 게이트 라인, 이전단 쉬프트 레지스터 및 다음단 쉬프트 레지스터의 입력라인과 접속된 것을 특징으로 하는 액정표시장치.
8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,

   일측의 제1 게이트 구동회로와 접속된 제1 게이트 라인과;

   타측의 제2 게이트 구동회로와 접속된 제2 게이트 라인과 중첩되어 형성된 제2 브리지 전극을 제1 및 제2 게이트 라인과 접속하여 제1 게이트 라인과 제2 게이트 라인을 접속시킨 것을 더 포함하는 것을 특징으로 하는 액정표시장치.
9. 제1 게이트 구동회로에 포함된 n번째 쉬프트 레지스터에 불량이 발생하면, 불량 쉬프트 레지스터와 이와 접속된 게이트 라인을 단선시키는 단계와;

   제2 게이트 구동회로에 포함된 n번째 쉬프트 레지지스터의 게이트 라인을 구동하는 제1 트랜지스터의 출력라인과 리던던시 트랜지스터의 출력라인을 전기적으로 연결시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 리페어 방법.
10. 제 9 항에 있어서,

    상기 게이트 라인과 교차하여 형성된 리페어 라인을 상기 게이트 라인과 접속하는 단계; 및

    상기 리페어 라인과 중첩된 불량 쉬프트 레지스터의 이전단 및 다음단 쉬프트 레지스터의 신호라인들과 각각 접속하는 단계를 더 포함하는 액정표시장치의 리페어 방법.
11. 제 9 항 및 제 10 항 중 어느 한 항에 있어서,

    상기 제1 게이트 구동회로와 접속된 제1 게이트 라인의 일단 및 상기 제1 게이트 라인과 전기적을 절연되며 상기 제2 게이트 구동회로와 접속된 제2 게이트 라인의 일단과 각각 중첩되어 형성된 제2 브리지 전극을 제1 및 제2 게이트 라인과 접속하여, 제1 게이트 라인과 제2 게이트 라인을 전기적으로 연결시키는 단계를 더 포함하는 액정표시장치의 리페어 방법.

Images