KR20070077704A

KR20070077704A - Liquid crystal display apparatus

Info

Publication number: KR20070077704A
Application number: KR1020060007432A
Authority: KR
Inventors: 박진용
Original assignee: 삼성전자주식회사
Priority date: 2006-01-24
Filing date: 2006-01-24
Publication date: 2007-07-27

Abstract

An LCD(Liquid Crystal Display) is provided to control a liquid crystal layer formed at a display area by plural pixels, thereby controlling the degree of transmission of light. The first display substrate(100) includes the first base substrate(110). The first base substrate is divided into a display area(DA) for displaying an image, a peripheral area adjacent to the display area and a seal line area encapsulating the peripheral area and the display area. Plural pixels are equipped to the display area of the first base substrate. Plural dummy pixels are equipped to the peripheral area of the base substrate. The second display substrate(200) includes the second base substrate(210). A black matrix(220) is equipped to the second base substrate. The second display substrate is oppositely combined with the first display substrate. A sealant(350) is formed at the seal line area, interposed between the first and second substrates and bonds the first and second substrates. A liquid crystal layer(300) is interposed between the first and second substrates and controlled by plural pixels so that the transmission rate of light is controlled. The liquid crystal layer is aligned vertically by the dummy pixels so that the introduction of the sealant component within the display area is prevented.

Description

Liquid crystal display device {LIQUID CRYSTAL DISPLAY APPARATUS}

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 평면도이다.1 is a plan view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100 : 제1 표시기판 102 : 화소100: first display substrate 102: pixel

104 : 좌측 더미 화소 106 : 우측 더미 화소104: left dummy pixel 106: right dummy pixel

200 : 제2 표시기판 220 : 블랙 매트릭스200: second display substrate 220: black matrix

300 : 액정층 350 : 실런트300: liquid crystal layer 350: sealant

400 : 액정표시패널 510 : 데이터측 TCP400: liquid crystal display panel 510: data side TCP

521 ~ 527 : 제1 내지 제7 데이터 구동칩 610 : 게이트측 TCP521 to 527: first to seventh data driving chips 610: gate side TCP

620 : 게이트 구동칩 700 : 액정표시장치620: gate driving chip 700: liquid crystal display device

본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 표시품질을 개선할 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device that can improve the display quality.

일반적으로, 액정표시장치는 어레이 기판, 어레이 기판에 대향하는 컬러필터 기판 및 어레이 기판과 컬러필터기판과의 사이에 개재된 액정층으로 이루어져 영상을 표시하는 액정표시패널을 구비한다.In general, a liquid crystal display device includes a liquid crystal display panel configured to display an image including an array substrate, a color filter substrate facing the array substrate, and a liquid crystal layer interposed between the array substrate and the color filter substrate.

액정표시패널은 액정층에 인접하여 어레이 기판과 컬러필터기판과의 사이에 개재되어 두 기판을 서로 결합시키는 실런트를 더 구비한다. 실런트는 열 경화성 또는 광 경화성 물질로 이루어지므로, 두 기판을 결합시키기 위해서는 두 기판에 열을 가하거나 또는 자외선을 조사하여 실런트를 경화시키는 공정이 수행된다.The liquid crystal display panel further includes a sealant adjacent to the liquid crystal layer and interposed between the array substrate and the color filter substrate to bond the two substrates together. Since the sealant is made of a thermosetting or photocurable material, in order to bond the two substrates, a process of curing the sealant by applying heat to the two substrates or by irradiating ultraviolet rays is performed.

그러나, 공정이 완료된 후에도 실런트에 미 경화된 부분이 생기면, 실런트의 일부 성분이 인접하는 액정층으로 유입되고, 유입된 실런트의 성부는 액정을 오염시키는 오염원으로 작용한다.However, if an uncured portion of the sealant is formed even after the process is completed, some components of the sealant flow into the adjacent liquid crystal layer, and the portion of the introduced sealant serves as a contaminant that contaminates the liquid crystal.

이와 같이, 액정이 오염되면 액정표시패널의 테두리에 얼룩이 발생하거나, 액정표시패널에 잔상이 표시되어 액정표시장치의 표시품질이 저하된다.As such, when the liquid crystal is contaminated, stains may occur on the edges of the liquid crystal display panel, or afterimages are displayed on the liquid crystal display panel, thereby degrading display quality of the liquid crystal display device.

따라서, 본 발명의 목적은 액정층의 오염을 방지하기 위한 액정표시장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device for preventing contamination of the liquid crystal layer.

본 발명에 따른 액정표시장치는 제1 표시기판, 제2 표시기판, 실런트 및 액정층을 포함한다. 상기 제1 표시기판은 제1 베이스 기판, 다수의 화소 및 다수의 더미 화소로 이루어진다. 상기 제1 베이스 기판은 영상을 표시하는 표시영역, 상기 표시영역에 인접한 주변영역 및 상기 주변영역과 상기 표시영역을 감싸는 실라인 영역으로 구분된다. 상기 다수의 화소는 상기 제1 베이스 기판의 표시영역에 구비 되고, 상기 다수의 더미 화소는 상기 베이스 기판의 주변영역에 구비된다.The liquid crystal display according to the present invention includes a first display substrate, a second display substrate, a sealant, and a liquid crystal layer. The first display substrate includes a first base substrate, a plurality of pixels, and a plurality of dummy pixels. The first base substrate is divided into a display area for displaying an image, a peripheral area adjacent to the display area, and a seal line area surrounding the peripheral area and the display area. The plurality of pixels is provided in a display area of the first base substrate, and the plurality of dummy pixels is provided in a peripheral area of the base substrate.

상기 제2 표시기판은 제2 베이스 기판 및 상기 주변영역에 대응하여 상기 제2 베이스 기판 상에 구비된 블랙 매트릭스로 이루어지고, 상기 제1 표시기판과 대향하여 결합한다. 상기 실런트는 상기 실라인 영역에 대응하여 상기 제1 및 제2 표시기판과의 사이에 개재되어 상기 제1 및 제2 표시기판을 결합시킨다.The second display substrate is formed of a black matrix provided on the second base substrate corresponding to the second base substrate and the peripheral region, and is coupled to face the first display substrate. The sealant is interposed between the first and second display substrates corresponding to the seal line region to couple the first and second display substrates.

상기 액정층은 상기 제1 표시기판과 상기 제2 표시기판과의 사이에 개재된다. 상기 표시영역에 형성된 상기 액정층은 상기 다수의 화소에 의해서 제어되어 광의 투과도를 조절하고, 상기 주변영역에 형성된 상기 액정층은 상기 다수의 더미 화소에 의해서 수직 배향되어 상기 실런트의 성분이 상기 표시영역 내로 유입되는 것을 방지한다.The liquid crystal layer is interposed between the first display substrate and the second display substrate. The liquid crystal layer formed in the display area is controlled by the plurality of pixels to adjust the transmittance of light, and the liquid crystal layer formed in the peripheral area is vertically oriented by the plurality of dummy pixels so that the component of the sealant is formed in the display area. To prevent ingress.

이러한 액정표시장치에 따르면, 주변영역에 형성된 더미 화소는 주변영역에 형성된 액정층을 수직 배향시킴으로써, 실런트의 성분이 표시영역으로 침투하여 표시영역에 형성된 액정층을 오염시키는 것을 방지할 수 있고, 그 결과, 액정표시장치의 표시품질을 향상시킬 수 있다.According to such a liquid crystal display device, the dummy pixel formed in the peripheral region vertically aligns the liquid crystal layer formed in the peripheral region, thereby preventing the components of the sealant from penetrating into the display region and contaminating the liquid crystal layer formed in the display region. As a result, the display quality of the liquid crystal display device can be improved.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 평면도이고, 도 2는 도 1에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.1 is a plan view of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the cutting line I-I ′ of FIG. 1.

도 1 및 도 2를 참조하면, 액정표시장치(700)는 영상을 표시하는 액정표시패널(400)을 포함한다. 상기 액정표시패널(400)은 제1 표시기판(100), 상기 제1 표시 기판(100)과 대향하여 결합하는 제2 표시기판(200) 및 상기 제1 표시기판(100)과 상기 제2 표시기판(200)과의 사이에 개재된 액정층(300)으로 이루어진다.1 and 2, the liquid crystal display device 700 includes a liquid crystal display panel 400 for displaying an image. The liquid crystal display panel 400 includes a first display substrate 100, a second display substrate 200 coupled to the first display substrate 100, and the first display substrate 100 and the second display. The liquid crystal layer 300 is interposed between the substrate 200 and the substrate 200.

상기 제1 표시기판(100)은 제1 베이스 기판(110), 다수의 화소(102), 다수의 좌측 더미화소(104) 및 다수의 우측 더미화소(106)를 구비한다.The first display substrate 100 includes a first base substrate 110, a plurality of pixels 102, a plurality of left dummy pixels 104, and a plurality of right dummy pixels 106.

상기 제1 베이스 기판(110)은 영상을 표시하는 표시영역(DA), 상기 표시영역(DA)의 좌측에 인접한 제1 주변영역(PA1) 및 상기 표시영역(DA)의 우측에 인접한 제2 주변영역(PA2)으로 구분된다. 또한, 상기 제1 베이스 기판(110)에는 상기 표시영역(DA), 제1 및 제2 주변영역(PA1, PA2)을 감싸는 실라인 영역(SA)이 더 형성된다.The first base substrate 110 may include a display area DA displaying an image, a first peripheral area PA1 adjacent to the left side of the display area DA, and a second peripheral area adjacent to the right side of the display area DA. It is divided into an area PA2. In addition, the first base substrate 110 further includes a seal line area SA surrounding the display area DA and the first and second peripheral areas PA1 and PA2.

상기 제1 베이스 기판(110)의 상기 표시영역(DA)에는 상기 다수의 화소(102)가 구비되고, 상기 제1 주변영역(PA1)에는 상기 다수의 좌측 더미 화소(104)가 구비되며, 상기 제2 주변영역(PA2)에는 상기 다수의 우측 더미 화소(106)가 구비된다.The plurality of pixels 102 are provided in the display area DA of the first base substrate 110, and the plurality of left dummy pixels 104 are provided in the first peripheral area PA1. The plurality of right dummy pixels 106 is provided in the second peripheral area PA2.

상기 표시영역(DA)에는 제1 내지 제n 게이트 라인(GL1 ~ GLn), 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn)과 절연되게 교차하는 제1 내지 제m 데이터 라인(DL1 ~ DLm)이 더 구비된다. 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn)과 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)에 의해서 상기 표시영역(DA)에는 상기 다수의 화소(102)가 구비되는 다수의 화소영역이 매트릭스 형태로 형성된다. 상기 각 화소는 동일한 구조로 형성된다. 본 발명의 일 예로, 첫 번째 화소는 상기 제1 게이트 라인(GL1)과 제1 데이터 라인(DL1)에 전기적으로 연결된 박막 트랜지스터(101)와 상기 박막 트랜지스터(101)에 전기적으로 연결된 화소전극(151)으로 이루어진다.First to nth gate lines GL1 to GLn and first to mth data lines DL1 to DLm intersecting the display area DA to be insulated from the first to nth gate lines GL1 to GLn. This is further provided. A plurality of pixel areas in which the plurality of pixels 102 are provided in the display area DA by the first to nth gate lines GL1 to GLn and the first to mth data lines DL1 to DLm. It is formed in the form of a matrix. Each pixel is formed in the same structure. For example, the first pixel may include a thin film transistor 101 electrically connected to the first gate line GL1 and a first data line DL1 and a pixel electrode 151 electrically connected to the thin film transistor 101. )

상기 제1 데이터 라인(DL1)과 상기 화소전극(151)과의 사이에는 보호막(130) 및 유기 절연막(140)이 더 개재된다.A passivation layer 130 and an organic insulating layer 140 are further interposed between the first data line DL1 and the pixel electrode 151.

상기 제1 베이스 기판(110)의 상기 제1 주변영역(PA1)에는 제1 내지 제i 좌측 더미 데이터 라인(DLL-1 ~ DLL-i)이 구비되고, 상기 제2 주변영역(PA2)에는 제1 내지 제i 우측 더미 데이터 라인(DLR-1 ~ DLR-i)이 구비된다.First to i-th left dummy data lines DLL-1 to DLL-i are provided in the first peripheral area PA1 of the first base substrate 110, and a second peripheral area PA2 is formed in the first peripheral area PA1. First to i-th right dummy data lines DLR-1 to DLR-i are provided.

상기 제1 주변영역(PA1)에는 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn)과 제1 내지 제i 좌측 더미 데이터 라인(DLL-1 ~ DLL-i)에 의해서 다수의 좌측 더미 화소영역이 형성된다. 상기 다수의 좌측 더미 화소영역에는 상기 다수의 좌측 더미 화소(104)가 구비된다. 본 발명의 일 예로, 다수의 좌측 더미 화소(104) 중 첫번째 화소는 제1 좌측 더미 데이터 라인(DLL-1)과 제1 게이트 라인(GL1)에 전기적으로 연결된 좌측 더미 박막 트랜지스터(103)과 상기 좌측 더미 박막 트랜지스터(103)에 전기적으로 연결된 좌측 더미 화소전극(152)으로 이루어진다.A plurality of left dummy pixel areas are formed in the first peripheral area PA1 by the first to n-th gate lines GL1 to GLn and the first to i-th left dummy data lines DLL-1 to DLL-i. Is formed. The plurality of left dummy pixels 104 is provided in the plurality of left dummy pixel areas. For example, the first pixel of the plurality of left dummy pixels 104 may include the left dummy thin film transistor 103 electrically connected to the first left dummy data line DLL-1 and the first gate line GL1. The left dummy pixel electrode 152 is electrically connected to the left dummy thin film transistor 103.

상기 제1 베이스 기판(110)의 상기 제2 주변영역(PA2)에는 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn)과 제1 내지 제i 우측 더미 데이터 라인(DLR-1 ~ DLR-i)에 의해서 다수의 우측 더미 화소영역이 형성된다. 상기 다수의 우측 더미 화소영역에는 상기 다수의 우측 더미 화소(106)가 구비된다. 본 발명의 일 예로, 다수의 우측 더미 화소(106) 중 첫번째 화소는 제1 우측 더미 데이터 라인(DLR-1)과 제1 게이트 라인(GL1)에 전기적으로 연결된 우측 더미 박막 트랜지스터(105)과 상기 우측 더미 박막 트랜지스터(105)에 전기적으로 연결된 우측 더미 화소전극으로 이루 어진다.The first to n-th gate lines GL1 to GLn and the first to i-th right dummy data lines DLR-1 to DLR-i are disposed in the second peripheral area PA2 of the first base substrate 110. As a result, a plurality of right dummy pixel regions are formed. The plurality of right dummy pixels 106 are provided in the plurality of right dummy pixel areas. For example, the first pixel of the plurality of right dummy pixels 106 may include the right dummy thin film transistor 105 electrically connected to the first right dummy data line DLR-1 and the first gate line GL1. The right dummy pixel electrode is electrically connected to the right dummy thin film transistor 105.

결과적으로, 상기 좌측 및 우측 더미 화소(104, 106)는 상기 다수의 화소(102)와 서로 다른 데이터 라인에 전기적으로 연결되지만, 상기 다수의 화소와 동일한 게이트 라인에 공통적으로 연결된다.As a result, the left and right dummy pixels 104 and 106 are electrically connected to different data lines from the plurality of pixels 102, but are commonly connected to the same gate line as the plurality of pixels.

상기 액정표시장치(700)는 다수의 데이터측 테이프 캐리어 패키지(Tape Carrier Package: TCP)(510), 제1 내지 제7 데이터 구동칩(521, 522, 523, 524, 525, 526, 527), 다수의 게이트측 TCP(610) 및 다수의 게이트 구동칩(620)을 포함한다. 상기 다수의 데이터측 TCP(510)와 상기 다수의 게이트측 TCP(610)는 상기 제1 표시기판(100)에 부착된다. 상기 제1 내지 제7 데이터 구동칩(521 ~ 527)은 상기 다수의 데이터측 TCP(510) 상에 실장되고, 상기 다수의 게이트 구동칩(620)은 상기 다수의 게이트측 TCP(610) 상에 실장된다.The liquid crystal display 700 includes a plurality of data carrier tape carrier packages (TCP) 510, first to seventh data driving chips 521, 522, 523, 524, 525, 526, and 527. A plurality of gate side TCP 610 and a plurality of gate driving chip 620 is included. The plurality of data side TCPs 510 and the plurality of gate side TCPs 610 are attached to the first display substrate 100. The first to seventh data driving chips 521 to 527 are mounted on the plurality of data side TCPs 510, and the plurality of gate driving chips 620 are on the plurality of gate side TCPs 610. It is mounted.

상기 제1 내지 제7 데이터 구동칩(521 ~ 527)은 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)에 전기적으로 연결되고, 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)에 데이터 신호를 인가한다. 상기 제1 내지 제7 데이터 구동칩(521 ~ 527) 중 좌측 최외각에 위치하는 상기 제1 데이터 구동칩(521)은 상기 제1 내지 제i 좌측 더미 데이터 라인(DLL-1 ~ DLL-i)에 전기적으로 연결되고, 상기 제1 내지 제i 좌측 더미 데이터 라인(DLL-1 ~ DLL-i)에 더미 데이터 신호를 인가한다. 또한, 상기 제1 내지 제7 데이터 구동칩(521 ~ 527) 중 우측 최외각에 위치하는 상기 제7 데이터 구동칩(527)은 상기 제1 내지 제i 우측 더미 데이터 라인(DLR-1 ~ DLR-i)에 전기적으로 연결되고, 상기 제1 내지 제i 우측 더미 데이터 라인(DLR-1 ~ DLR-i)에 더미 데이터 신호를 인가한다.The first to seventh data driving chips 521 to 527 are electrically connected to the first to m th data lines DL1 to DLm, and a data signal is provided to the first to m th data lines DL1 to DLm. Apply. The first data driving chip 521 positioned at the outermost left side of the first to seventh data driving chips 521 to 527 may include the first to ith left dummy data lines DLL-1 to DLL-i. The dummy data signal is electrically connected to the first to i th left dummy data lines DLL-1 to DLL-i. In addition, the seventh data driving chip 527 positioned at the outermost right side of the first to seventh data driving chips 521 to 527 may include the first to i-th right dummy data lines DLR-1 to DLR-. It is electrically connected to i) and applies a dummy data signal to the first to i-th right dummy data lines DLR-1 to DLR-i.

따라서, 상기 좌측 및 우측 더미화소(104, 106)는 상기 게이트 신호에 응답하여 상기 더미 데이터 신호를 상기 좌측 및 우측 더미 화소전극(152)에 각각 인가한다. 본 발명의 일 예로, 상기 더미 데이터 신호는 블랙 계조에 해당하는 전압 레벨을 갖는다.Accordingly, the left and right dummy pixels 104 and 106 apply the dummy data signal to the left and right dummy pixel electrodes 152 in response to the gate signal. As an example of the present invention, the dummy data signal has a voltage level corresponding to black gradation.

한편, 상기 제2 표시기판(200)은 제2 베이스 기판(210), 블랙 맥트릭스(220), 컬러필터층(230) 및 공통전극(240)을 포함한다. 상기 블랙 매트릭스(220)는 상기 주변영역(PA)과 실라인 영역(SA)에 대응하여 상기 제2 베이스 기판(210) 상에 구비된다. 또한, 상기 블랙 매트릭스(220)는 상기 표시영역(DA) 중 상기 제1 데이터 라인(DL1)이 형성된 영역과 같은 비유효 표시영역에 형성된다. 상기 컬러필터층(230)은 레드, 그린 및 블루 색화소(R, G, B)로 이루어져 상기 표시영역(DA)에 형성된다. 상기 공통전극(240)은 상기 블랙 매트릭스(240)와 상기 컬러필터층(230) 상에 형성된다.The second display substrate 200 may include a second base substrate 210, a black matrix 220, a color filter layer 230, and a common electrode 240. The black matrix 220 is provided on the second base substrate 210 corresponding to the peripheral area PA and the seal line area SA. In addition, the black matrix 220 is formed in an ineffective display area such as an area in which the first data line DL1 is formed in the display area DA. The color filter layer 230 is formed of the red, green, and blue color pixels R, G, and B in the display area DA. The common electrode 240 is formed on the black matrix 240 and the color filter layer 230.

상기 제1 표시기판(100)과 상기 제2 표시기판(200)과의 사이에는 액정층(300)이 개재된다. 따라서, 상기 표시영역(DA)에는 상기 화소전극(151), 상기 액정층(300) 및 상기 공통전극(240)에 의해서 정의되는 액정 커패시터(C_LC)가 형성된다. 상기 제1 주변영역(PA1)에는 상기 좌측 더미 화소전극(512), 상기 액정층(300) 및 상기 공통전극(240)에 의해서 정의되는 좌측 더미 액정 커패시터(C_LC-L)가 형성된다. 또한, 상기 제2 주변영역(PA2)에는 상기 우측 더미 화소전극(미도시), 상기 액정층 (300) 및 상기 공통전극(240)에 의해서 정의되는 우측 더미 액정 커패시터(C_LC-R)가 형성된다. 여기서, 상기 액정층(300)은 트위스트 네마틱 액정으로 이루어진다.The liquid crystal layer 300 is interposed between the first display substrate 100 and the second display substrate 200. Accordingly, a liquid crystal capacitor C _LC defined by the pixel electrode 151, the liquid crystal layer 300, and the common electrode 240 is formed in the display area DA. A left dummy liquid crystal capacitor C _{LC -L} defined by the left dummy pixel electrode 512, the liquid crystal layer 300, and the common electrode 240 is formed in the first peripheral area PA1. In addition, a right dummy liquid crystal capacitor C _LC-R defined by the right dummy pixel electrode (not shown), the liquid crystal layer 300, and the common electrode 240 is formed in the second peripheral area PA2. do. Here, the liquid crystal layer 300 is made of a twisted nematic liquid crystal.

도 2에 도시된 바와 같이, 상기 표시영역(DA)에서 상기 화소전극(151)과 상기 공통전극(240)과의 사이에 개재된 액정층(300)은 노멀리 화이트 모드로 동작하는 경우 데이터 신호가 인가되지 않는 초기 상태에는 수평배향된다. 이후, 데이터 신호의 전압 레벨에 따라서 상기 액정층(300)의 틸트각이 변화되면서 상기 액정표시패널(400)의 후면으로부터 제공되는 광의 투과도를 제어한다. 따라서, 상기 표시영역(DA)에서는 영상이 표시될 수 있다.As illustrated in FIG. 2, the liquid crystal layer 300 interposed between the pixel electrode 151 and the common electrode 240 in the display area DA operates in a normally white mode. In the initial state where no is applied, it is horizontally aligned. Thereafter, the tilt angle of the liquid crystal layer 300 is changed according to the voltage level of the data signal to control the transmittance of light provided from the rear surface of the liquid crystal display panel 400. Therefore, an image may be displayed in the display area DA.

한편, 상기 좌측 더미 화소전극(152)에 블랙 계조에 해당하는 전압레벨을 갖는 데이터 신호가 인가되면, 상기 제1 주변영역(PA1)에서 상기 좌측 더미 화소전극(152)과 상기 공통전극(240)과의 사이에 개재된 액정층(300)은 수직배향된다.Meanwhile, when a data signal having a voltage level corresponding to a black gray level is applied to the left dummy pixel electrode 152, the left dummy pixel electrode 152 and the common electrode 240 in the first peripheral area PA1. The liquid crystal layer 300 interposed therebetween is vertically aligned.

상기 액정표시패널(40))은 상기 실라인 영역(SA)에서 상기 제1 표시기판(100)과 상기 제2 표시기판(200)과의 사이에 개재되는 실런트(350)를 더 포함한다. 상기 실런트(350)는 서로 대향하는 상기 제1 표시기판(100)과 상기 제2 표시기판(200)을 결합시킨다. 상기 실런트(350)는 광 경화성 물질 또는 열 경화성 물질로 이루어진다.The liquid crystal display panel 40 further includes a sealant 350 interposed between the first display substrate 100 and the second display substrate 200 in the seal line area SA. The sealant 350 couples the first display substrate 100 and the second display substrate 200 that face each other. The sealant 350 is made of a photocurable material or a thermosetting material.

도 2에 도시된 바와 같이, 상기 실런트(350)가 형성된 상기 실라인 영역(SA)과 상기 표시영역(DA)과의 사이에 존재하는 제1 주변영역(PA1)에서 상기 액정층(300)은 수직배향된다. 따라서, 상기 수직 배향된 액정층(300)은 미 경화된 실런트 (350)의 성분이 상기 표시영역(DA) 내로 침투하는 것을 방지한다. 따라서, 미 경화된 실런트(350) 성분에 의해서 상기 표시영역(DA)에 형성된 상기 액정층(300)이 오염되는 것을 방지할 수 있다. 결과적으로, 상기 액정층(300)의 오염으로 인해서 상기 액정표시장치(700)의 화면 상에 얼룩 및 잔상이 발생하는 것을 방지하여, 상기 액정표시장치(700)의 표시품질을 개선할 수 있다.As illustrated in FIG. 2, the liquid crystal layer 300 is disposed in the first peripheral area PA1 between the seal line area SA where the sealant 350 is formed and the display area DA. It is vertically oriented. Thus, the vertically aligned liquid crystal layer 300 prevents the uncured component of the sealant 350 from penetrating into the display area DA. Therefore, the liquid crystal layer 300 formed in the display area DA may be prevented from being contaminated by the uncured sealant 350 component. As a result, spots and afterimages may be prevented from occurring on the screen of the liquid crystal display device 700 due to contamination of the liquid crystal layer 300, thereby improving display quality of the liquid crystal display device 700.

이와 같은 액정표시장치에 따르면, 실라인 영역과 표시영역과의 사이에 형성된 주변영역에 더미 화소를 추가적으로 형성하고, 더미 화소에 블랙 계조에 해당하는 전압 레벨을 갖는 데이터 신호를 인가하여, 주변영역에 형성된 액정층을 수직 배향시킨다.According to such a liquid crystal display, a dummy pixel is additionally formed in a peripheral region formed between a seal line region and a display region, and a data signal having a voltage level corresponding to black gray is applied to the dummy pixel, thereby applying a data signal to the peripheral region. The formed liquid crystal layer is vertically aligned.

따라서, 수직 배향된 액정층은 실런트의 성분이 표시영역으로 침투하여 상기 표시영역에 형성된 액정층을 오염시키는 것을 방지한다. 그 결과, 액정층의 오염에 의한 잔상 및 얼룩을 방지하여 액정표시장치의 표시품질을 향상시킬 수 있다.Thus, the vertically aligned liquid crystal layer prevents components of the sealant from penetrating into the display area and contaminating the liquid crystal layer formed in the display area. As a result, afterimage and unevenness caused by contamination of the liquid crystal layer can be prevented, and the display quality of the liquid crystal display device can be improved.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.

Claims

A first base substrate divided into a display area displaying an image, a peripheral area adjacent to the display area, and a seal line area surrounding the display area and the display area, a plurality of pixels provided in the display area of the first base substrate; A first display substrate including a plurality of dummy pixels in a peripheral area of the base substrate;

A second display substrate formed of a black matrix on the second base substrate corresponding to the second base substrate and the peripheral region, the second display substrate being coupled to face the first display substrate;

A sealant interposed between the first and second display substrates to correspond to the seal line region, and to seal the first and second display substrates together; And

Interposed between the first display substrate and the second display substrate, controlled by the plurality of pixels in the display area to adjust light transmittance, and vertically oriented by the plurality of dummy pixels in the peripheral area. And a liquid crystal layer which prevents components of the sealant from flowing into the display area.

The method of claim 1, wherein the first display substrate,

A plurality of gate lines formed on the first base substrate and electrically connected to the plurality of pixels and the plurality of dummy pixels and receiving a gate signal;

A plurality of data lines formed on the first base substrate and electrically connected to the plurality of pixels and receiving data signals; And

And a plurality of dummy data lines formed on the first base substrate and electrically connected to the plurality of dummy pixels and receiving dummy data signals having voltage levels corresponding to black gradations. .

The method of claim 2, wherein each of the dummy pixels,

A dummy thin film transistor electrically connected to a corresponding gate line and a dummy data line and outputting the dummy data signal in response to the gate signal; And

And a dummy pixel electrode electrically connected to the dummy thin film transistor to receive the dummy data signal.

The method of claim 2, wherein each pixel,

A thin film transistor electrically connected to a corresponding gate line and a data line and outputting the data signal in response to the gate signal; And

And a pixel electrode electrically connected to the thin film transistor to receive the data signal.

The gate driving circuit of claim 2, further comprising: a gate driver configured to output a gate signal to the plurality of gate lines; And

And a data driver for outputting data signals to the plurality of data lines and outputting the dummy data signals to the plurality of dummy data lines.