[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20070077685A - 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법 - Google Patents

솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법 Download PDF

Info

Publication number
KR20070077685A
KR20070077685A KR1020060007402A KR20060007402A KR20070077685A KR 20070077685 A KR20070077685 A KR 20070077685A KR 1020060007402 A KR1020060007402 A KR 1020060007402A KR 20060007402 A KR20060007402 A KR 20060007402A KR 20070077685 A KR20070077685 A KR 20070077685A
Authority
KR
South Korea
Prior art keywords
wiring board
solder bumps
semiconductor package
chip
mold
Prior art date
Application number
KR1020060007402A
Other languages
English (en)
Inventor
염근대
정명기
최영신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060007402A priority Critical patent/KR20070077685A/ko
Publication of KR20070077685A publication Critical patent/KR20070077685A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및 그의 제조 방법에 관한 것으로, 솔더 범프의 접합 공정에서 작용하는 열적 스트레스에 따른 반도체 패키지의 휨 발생을 억제하면서 반도체 패키지의 두께를 보다 얇게 형성하기 위한 것이다. 본 발명은 솔더 범프가 미리 형성된 배선기판의 상부면에 반도체 칩이 실장되고, 솔더 범프의 일부가 노출되게 배선기판 상부면의 반도체 칩과 솔더 범프를 봉합하도록 수지 봉합부가 형성된 반도체 패키지 및 그의 제조 방법을 제공한다. 본 발명에 따르면, 배선기판에 미리 솔더 범프를 형성함으로써, 열적 스트레스에 따른 반도체 패키지의 휨 발생을 최소화할 수 있다. 그리고 반도체 칩이 실장되는 배선기판의 상부면에 솔더 범프가 형성되어 있고, 솔더 범프가 수지 봉합부에 의해 봉합되고 일부분이 외부에 노출되기 때문에, 반도체 패키지의 면적 증가를 최소하면서 두께를 얇게 형성할 수 있다.
솔더 볼, 솔더 범프, 수지 봉합부, 휨, 솔더 접합

Description

솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및 그의 제조 방법{Semiconductor package using substrate with solder bump and manufacturing method thereof}
도 1은 종래기술에 따른 반도체 패키지를 보여주는 단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지를 보여주는 단면도이다.
도 3 내지 도 8은 도 2의 반도체 패키지의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
도 9는 도 2의 반도체 패키지를 적층한 적층 패키지를 보여주는 단면도이다.
도 10은 본 발명의 제 2 실시예에 따른 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지를 보여주는 단면도이다.
도 11은 본 발명의 제 3 실시예에 따른 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
110 : 반도체 칩 112 : 칩 패드
120 : 배선기판 130 : 본딩 와이어
140 : 수지 봉합부 150 : 솔더 볼
160 : 성형 금형 161 : 하부 금형
162 : 캐버티 163 : 상부 금형
170 : 테이프 180 : 절단기
200 : 반도체 패키지
본 발명은 반도체 패키지 기술에 관한 것으로, 더욱 상세하게는 솔더 범프가 형성된 배선기판을 이용한 반도체 패키지 및 그의 제조 방법에 관한 것이다.
전자기기들의 경박단소화 추세에 따라 그의 핵심 소자인 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있으며, 또한 컴퓨터의 경우 기억 용량의 증가에 따른 대용량의 램(Random Access Memory ; RAM) 및 플래시 메모리(Flash Memory)와 같이 칩의 크기는 자연적으로 증대되지만 패키지는 상기의 요건에 따라 소형화되는 경향으로 연구되고 있다.
이에 따라 반도체 패키지를 구성하는 배선기판과 반도체 칩의 두께도 점점 얇게 가공되고 있다.
도 1은 종래기술에 따른 반도체 패키지(100)를 보여주는 단면도이다.
도 1을 참조하면, 종래기술에 따른 반도체 패키지(100)는 배선기판(20)의 상부면(21)에 반도체 칩(10)이 실장되고, 반도체 칩(10)이 실장된 배선기판(20)의 상부면(21)은 수지 봉합부(40)에 의해 봉합되어 보호된다. 그리고 배선기판(20)의 하 부면(23)의 가장자리 둘레에는 솔더 범프(50)들이 형성되어 있다.
이때 솔더 범프(50)를 배선기판(20)에 접합하는 공정은 수지 봉합부(40)를 형성하는 성형 공정 이후에 진행하게 되는데, 반도체 패키지(100)에 200℃이상의 열이 작용하게 된다.
그런데 반도체 패키지(100)를 구성하는 구성요소들 예컨대, 반도체 칩(10), 배선기판(20) 및 수지 봉합부(40)는 열팽창계수의 차이가 크기 때문에, 솔더 접합하는 과정에서 작용하는 열적 스트레스에 의해 반도체 패키지(100)의 휨(warpage)이 발생될 수 있다. 이와 같은 반도체 패키지(100)의 휨은 반도체 패키지(100)의 모기판에 대한 접합 신뢰성을 떨어뜨리고 공정 불량을 야기할 수 있다.
그리고 반도체 칩(10)이 부착되는 배선기판(20)의 상부면(21)에 반대되는 하부면(23)에 솔더 범프(50)가 형성되기 때문에, 반도체 패키지(100)의 두께를 박형화하는 데 어려움이 있다.
물론 반도체 칩이 부착되는 배선기판의 상부면에 솔더 범프를 형성할 경우, 전술된 바와 같은 문제는 어느 정도 해소할 수 있다. 하지만 수지 봉합부 외측에 솔더 범프를 형성해야 하기 때문에, 반도체 패키지의 전체 면적이 증가하는 문제가 발생될 수 있다. 그리고 반도체 칩이 외부로 노출될 경우, 반도체 패키지를 취급하는 과정에서 외력에 의한 반도체 칩의 손상이 발생될 수 있다.
따라서, 본 발명의 제 1 목적은 열적 스트레스를 줄여 반도체 패키지의 휨 발생을 최소화할 수 있도록 하는 데 있다.
본 발명의 제 2 목적은 패키지의 면적 증가를 최소하면서 두께를 얇게 형성할 수 있도록 하는 데 있다.
본 발명의 제 3 목적은 반도체 칩이 손상되는 것을 억제할 수 있도록 하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 미리 형성된 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지를 제공한다. 즉 배선기판은 상부면과 하부면을 가지며, 상부면의 가장자리 영역에 복수의 솔더 범프가 형성되어 있다. 상부 칩은 솔더 범프 사이의 배선기판의 상부면에 실장된다. 그리고 제 1 수지 봉합부는 배선기판의 상부면에 설치된 상부 칩과 솔더 범프를 봉합하여 보호하며, 솔더 범프의 일부가 노출되게 형성된다.
본 발명에 따른 반도체 패키지는 배선기판의 하부면에 실장된 하부 칩과, 하부 칩을 포함하여 배선기판의 하부면을 봉합하는 제 2 수지 봉합부를 더 포함한다.
본 발명은 반도체 패키지를 3차원으로 적층한 적층 패키지를 제공한다. 이때 하부 반도체 패키지의 솔더 범프가 상부 반도체 패키지의 배선기판의 하부면에 접합된다.
본 발명은 또한 반도체 패키지의 제조 방법을 제공한다. 즉 본 발명은 (a) 상부면과 하부면을 가지며, 상부면의 가장자리 영역에 형성된 복수의 솔더 범프를 갖는 배선기판을 준비하는 단계와, (b) 솔더 범프 사이의 배선기판의 상부면에 상부 칩을 실장하는 단계와, (c) 상부 칩을 포함하여 배선기판의 상부면을 봉합하되, 솔더 범프의 적어도 일부가 노출되게 제 1 수지 봉합부를 형성하는 단계 및 (d) 배선기판을 개별 반도체 패키지로 분리하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 제조 방법에 있어서, (c) 단계는 상부 금형과 하부 금형으로 구성된 성형 금형을 이용한 몰딩 방법으로 진행될 수 있다.
본 발명에 따른 제조 방법에 있어서, (c) 단계는 하부 금형의 캐버티를 포함한 하부면에 테이프를 위치시키고 하부 금형의 상부에 배선기판의 하부면을 흡착한 상부 금형을 준비한다. 다음으로 하부 금형의 캐버티에 상부 칩과 솔더 범프가 위치하게 하부 및 상부 금형이 맞물려 배선기판을 고정한다. 다음으로 액상의 성형수지를 하부 금형의 캐버티에 충전하여 수지 봉합부를 형성한다. 그리고 성형 금형에서 배선기판을 분리한 다음 테이프를 제거한다.
그리고 본 발명에 따른 제조 방법에 있어서, 하부 금형과 상부 금형이 맞물려 배선기판을 고정할 때, 배선기판의 솔더 범프의 일부분이 테이프에 묻혀 보호된다. 이때 테이프는 묻힌 솔더 범프를 보호할 수 있도록, 솔더 범프의 묻히는 깊이보다는 두꺼운 테이프를 사용하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
제 1 실시예
반도체 패키지
도 2는 본 발명의 제 1 실시예에 따른 솔더 범프(150)를 갖는 배선기판(120) 을 이용한 반도체 패키지(200)를 보여주는 단면도이다.
도 2를 참조하면, 제 1 실시예에 따른 반도체 패키지(200)는 솔더 범프(150)를 갖는 배선기판(120)의 상부면(121)에 반도체 칩(110)이 실장된 구조를 갖는다. 그리고 반도체 칩(110)과 솔더 범프(150)가 설치된 배선기판(120)의 상부면(121)은 수지 봉합부(140)에 의해 봉합되어 보호된다. 특히 수지 봉합부(140)는 상부면으로 솔더 범프(150)의 일부분이 노출되게 형성된다.
따라서 배선기판(120)에 미리 솔더 범프(150)를 형성함으로써, 열적 스트레스에 따른 반도체 패키지(200)의 휨 발생을 최소화할 수 있다. 그리고 반도체 칩(110)이 실장되는 배선기판(120)의 상부면(121)에 솔더 범프(150)가 형성되어 있고, 솔더 범프(150)가 수지 봉합부(140)에 의해 봉합되기 때문에, 반도체 패키지(200)의 면적 증가를 최소하면서 두께를 얇게 형성할 수 있다. 그리고 반도체 칩(110)이 수지 봉합부(140)에 의해 봉합되어 보호되기 때문에, 반도체 패키지(200)를 취급하는 과정에서 외력에 의해 손상되는 것을 방지할 수 있다.
제 1 실시예에 따른 반도체 패키지(200)에 대해서 구체적으로 설명하면 다음과 같다. 배선기판(120)은 상부면(121)과 하부면(123)을 가지며, 상부면(121)의 가장자리 영역에 복수의 솔더 범프(150)가 형성되어 있다.
이때 배선기판(120)으로는 인쇄회로기판, 테이프 배선기판, 세라믹 배선기판, 실리콘 배선기판 등이 사용될 수 있다. 솔더 범프(150)는 솔더 볼을 배치하는 방법이나 도금 방법으로 형성될 수 있으며, 솔더 범프(150) 대신에 니켈(Ni) 또는 금(Au) 범프가 사용될 수도 있다.
반도체 칩(110)은 솔더 범프(150) 사이의 배선기판(120)의 상부면(121)에 부착된다. 반도체 칩(110)은 가장자리 둘레에 칩 패드(112)들이 형성된 에지 패드(edge pad)형 반도체 칩으로, 칩 패드(112)와 배선기판(120)은 본딩 와이어(130)에 의해 전기적으로 연결된다.
한편 제 1 실시예에서는 와이어 본딩 방법으로 연결된 상태를 개시하였지만 플립 칩 본딩(flip chip bonding) 방법으로 직접 배선기판에 연결될 수 있다.
그리고 수지 봉합부(140)는 반도체 칩(110)과 솔더 범프(150)를 포함하여 배선기판(120)의 상부면(121)을 봉합하되, 솔더 범프(150)의 일부가 노출되게 형성된다. 수지 봉합부(150)를 형성하는 방법으로 성형 금형을 이용한 몰딩 방법이 사용될 수 있다.
반도체 패키지의 제조 방법
제 1 실시예에 따른 반도체 패키지(200)의 제조 방법의 일 예를 도 3 내지 도 8을 참조하여 설명하면 다음과 같다.
본 제조 방법은, 도 3에 도시된 바와 같이, 솔더 범프(150)가 형성된 배선기판(120)을 준비하는 단계로부터 출발한다. 즉 솔더 볼 배치 또는 도금 방법을 통하여 배선기판(120)의 상부면(121)에 솔더 범프(150)를 형성한다. 이때 배선기판(120)은 복수의 반도체 패키지를 함께 제조할 수 있는 스트립(strip) 형태로 제공된다. 솔더 범프(150)는 구형으로 형성된 예를 개시하였지만, 기둥(column) 형태로도 형성될 수 있다.
다음으로 도 4에 도시된 바와 같이, 반도체 칩(110)을 배선기판(120)의 상부면(121)에 부착한다. 즉 솔더 범프(150) 사이의 배선기판(120)의 상부면(121)에 반도체 칩(110)의 배면을 부착한다. 반도체 칩(110)으로 칩 패드(112)가 활성면의 가장자리 부분에 형성된 예를 개시하였지만 이에 한정되는 것은 아니다.
다음으로 도 5에 도시된 바와 같이, 와이어 본딩 단계가 진행된다. 즉 반도체 칩(110)의 칩 패드(112)와 배선기판(120)을 본딩 와이어(130)로 전기적으로 연결한다. 와이어 본딩 방법으로는 본딩 와이어(130)의 루프(loop)를 최소화할 수 있는 방법을 사용하는 것이 바람직하며, 예컨대 범프 리버스 본딩(bump reverse bonding) 방법이 사용될 수 있다.
다음으로 도 6a 및 도 6b에 도시된 바와 같이, 수지 봉합부(140)를 형성하는 성형 공정이 진행된다. 수지 봉합부(140)를 형성하는 방법으로 성형 금형(160)을 이용한 몰딩 방법이 사용될 수 있다.
성형 금형(160)을 이용한 성형 공정을 구체적으로 설명하면 다음과 같다. 먼저 일정 간격으로 이격된 하부 금형(161)과 상부 금형(163)이 준비된 상태에서, 하부 금형(161)의 캐버티(162; cavity)를 포함한 하부면에 테이프(170)를 위치시킨다. 이때 테이프(170)는 하부 금형(161)의 하부면에 진공 흡착으로 고정될 수 있다. 테이프(170)로는 성형 공정 이후에 수지 봉합부(140) 및 솔더 범프(150)에서 쉽게 제거할 수 있는 자외선 테이프(UV tape)가 사용될 수 있다. 캐버티(162)는 배선기판(120)의 상부면(121)에 설치된 반도체 칩(110)들과 솔더 범프(150)들을 포함할 수 있는 크기를 갖는다. 그리고 배선기판(120)은 상부 금형(163)의 하부면에 배 선기판(120)의 하부면(123)이 진공 흡착된 상태로 제공된다.
다음으로 하부 금형(161)의 캐버티(162)에 반도체 칩(110)들과 솔더 범프(150)들이 위치하게 하부 금형(161)과 상부 금형(163)이 맞물려 배선기판(120)을 고정한다. 이때 솔더 범프(150)의 일부분이 테이프(170) 묻힌다. 테이프(170)는 묻힌 솔더 범프(150)의 일부분을 보호할 수 있도록, 솔더 범프(150)의 묻히는 깊이보다는 두꺼운 테이프를 사용하는 것이 바람직하다.
그리고 액상의 성형수지가 하부 금형(161)의 캐버티(162)에 주입되어 캐버티(162)를 충전함으로써, 수지 봉합부(140)가 형성된다. 이때 솔더 범프(150)의 일부분은 테이프(170)에 묻혀있기 때문에, 수지 봉합부(140)에 의해 봉합되지 않는다. 성형수지로는 에폭시 수지가 사용될 수 있다. 특히 성형 공정을 진행할 때 솔더 범프(150)가 용융되는 것을 방지하기 위해서, 성형 공정의 온도는 솔더 범프(150)가 용융되는 온도보다는 낮은 온도에서 진행하는 것이 바람직하다.
한편 성형 공정이 완료된 이후에 하부 금형(161)과 상부 금형(163)은 분리되고, 상부 금형(163)에 흡착된 수지 봉합부(140)가 형성된 배선기판(120)은 이송 수단에 의해 성형 금형(160) 밖으로 언로딩된다.
다음으로 도 7에 도시된 바와 같이, 테이프(170)를 제거하는 단계가 진행된다. 즉 테이프(170)에 자외선을 조사(照射)하여 테이프(170)와 수지 봉합부(140) 및 솔더 범프(150) 사이의 접착력을 떨어뜨린다. 그리고 수지 봉합부(140) 및 솔더 범프(150)에서 테이프(170)를 벗겨낸다. 이때 테이프(170)에 묻힌 솔더 범프(150)의 일부분이 수지 봉합부(140)의 상부면으로 노출된다.
마지막으로 도 8에 도시된 바와 같이, 개별 반도체 패키지(200)로 분리하는 단계가 진행된다. 즉 절단기(180)를 이용하여 배선기판(120)을 절단함으로써 개별 반도체 패키지(200)로 분리할 수 있다.
따라서 종래의 수지 봉합부 형성 공정 이후에 진행된 솔더 범프 접합 공정을 제 1 실시예에서는 배선기판(120)이 제공되는 단계에서 미리 솔더 범프(150)를 형성함으로써, 반도체 패키지(200)가 열적 스트레스에 노출되는 것을 줄일 수 있기 때문에, 반도체 패키지(200)의 휨 발생을 억제할 수 있다.
반도체 패키지를 이용한 적층 패키지
이와 같은 반도체 패키지(200a, 200b)를 단위 패키지로 사용하여 도 9에 도시된 바와 같은 적층 패키지로 구현할 수 있다. 도 9를 참조하면, 적층 패키지는 두 개의 반도체 패키지(200a, 200b)가 3차원으로 적층된 구조를 갖는다. 이때 하부 반도체 패키지(200a)의 솔더 범프(150a)가 상부 반도체 패키지(200b)의 배선기판(120b)의 하부면(123b)에 솔더 접합된다. 상부 반도체 패키지(200b)의 솔더 범프(150b)는 적층 패키지의 외부접속단자로 사용된다.
한편 적층 패키지로 두 개의 반도체 패키지(200a, 200b)가 적층된 예를 개시하였지만 이에 한정되는 것은 아니며, 두 개 이상의 반도체 패키지를 적층할 수 있음은 물론이다.
제 2 실시예
제 1 실시예에서는 배선기판의 상부면에 반도체 칩의 배면이 부착된 예를 개시하였지만, 도 10에 도시된 바와 같이, 반도체 칩(210)의 활성면이 부착될 수 있다.
제 2 실시예에 따른 반도체 패키지(300)는 배선기판(220)의 상부면(221)에 반도체 칩(210)의 활성면이 부착된 보드 온 칩(Board On Chip; BOC) 타입의 반도체 패키지이다. 반도체 칩(210)의 칩 패드(212)는 배선기판(220)에 형성된 창(225)에 노출된다. 창(225)을 통하여 칩 패드(212)와 배선기판(220)은 본딩 와이어(230)로 연결된다.
이때 반도체 칩(210)으로는 칩 패드(212)가 활성면의 중심 부분에 형성된 센터 패드(center pad)형을 예시하였지만 이에 한정되는 것은 아니며, 에지 패드형 반도체 칩이 사용될 수 있다.
그리고 배선기판(220)의 상부면(221)에 설치된 반도체 칩(210)과 솔더 범프(250)는 제 1 수지 봉합부(240)에 의해 봉합되고, 창(225)에 노출된 칩 패드(212)와 본딩 와이어(230)는 창(225)을 봉합하는 제 2 수지 봉합부(241)에 의해 보호된다. 이때 제 1 수지 봉합부(240)와 제 2 수지 봉합부(241)는 함께 형성될 수도 있고, 개별적으로 형성될 수도 있다.
물론 제 1 수지 봉합부(240)의 상부면으로 솔더 범프(250)의 일부분이 노출되어 있다.
제 3 실시예
제 1 및 제 2 실시예에서는 배선기판의 상부면에 반도체 칩이 실장된 예를 개시하였지만, 도 11에 도시된 바와 같이, 배선기판(320)의 양면(321, 323)에 반도체 칩(310a, 310b)이 실장될 수도 있다.
제 3 실시예에 따른 반도체 패키지(400)는 상부면(321)에 솔더 범프(350)가 형성된 배선기판(320)의 양면(321, 323)에 반도체 칩(310a, 310b)이 실장된 멀티 칩 패키지로서, 반도체 칩(310a, 310b)은 전극 범프(312a, 312b)를 매개로 배선기판(320)에 플립 칩 본딩된다. 플립 칩 본딩된 부분은 반도체 칩(310a, 310b)과 배선기판(320) 사이에 충전된 언더필 소재(313a, 313b; undrtfill material)에 의해 보호된다.
그리고 배선기판(320)의 양면(321, 323)에 실장된 반도체 칩(310a, 310b)을 봉합하는 수지 봉합부(340, 341)가 형성된다. 수지 봉합부(340, 341)는 배선기판(320)의 상부면(321)의 상부 칩(310a)을 봉합하는 제 1 수지 봉합부(340)와, 배선기판(320)의 하부면(323)의 하부 칩(310b)을 봉합하는 제 2 수지 봉합부(341)로 구성된다. 이때 제 1 수지 봉합부(340)와 제 2 수지 봉합부(341)는 함께 형성될 수도 있고, 개별적으로 형성될 수도 있다.
물론 제 1 수지 봉합부(340)의 상부면으로 솔더 범프(350)의 일부분이 노출되어 있다.
한편 제 3 실시예에서는 배선기판(320)의 상부면(321)에만 솔더 범프(350)가 형성된 예를 개시하였지만, 배선기판의 하부면에도 솔더 범프가 형성될 수 있다. 그 외 솔더 범프의 일부분이 수지 봉합부 밖으로 노출되는 범위 내에서, 배선기판 의 상부면에 복수의 반도체 칩을 실장할 수도 있다.
따라서, 본 발명의 구조를 따르면 배선기판에 미리 솔더 범프를 형성함으로써, 열적 스트레스에 따른 반도체 패키지의 휨 발생을 최소화할 수 있다.
반도체 칩이 실장되는 배선기판의 상부면에 솔더 범프가 형성되어 있고, 솔더 범프가 수지 봉합부에 의해 봉합되고 일부분이 외부에 노출되기 때문에, 반도체 패키지의 면적 증가를 최소하면서 두께를 얇게 형성할 수 있다.
그리고 반도체 칩이 수지 봉합부에 의해 보호되기 때문에, 반도체 패키지를 취급하는 과정에서 반도체 칩이 손상되는 것을 방지할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (8)

  1. 상부면과 하부면을 가지며, 상기 상부면의 가장자리 영역에 형성된 복수의 솔더 범프를 갖는 배선기판과;
    상기 솔더 범프 사이의 상기 배선기판의 상부면에 실장된 상부 칩; 및
    상기 상부 칩을 포함하여 상기 배선기판의 상부면을 봉합하되, 상기 솔더 범프의 일부가 노출되게 형성된 제 1 수지 봉합부;를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서,
    상기 배선기판의 하부면에 실장된 하부 칩과;
    상기 하부 칩을 포함하여 상기 배선기판의 하부면을 봉합하는 제 2 수지 봉합부;를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 1항에 따른 상기 반도체 패키지를 3차원으로 적층한 적층 패키지로서,
    하부 반도체 패키지의 솔더 범프가 상부 반도체 패키지의 배선기판의 하부면에 접합되어 3차원으로 적층된 것을 특징으로 하는 적층 패키지.
  4. (a) 상부면과 하부면을 가지며, 상기 상부면의 가장자리 영역에 형성된 복수의 솔더 범프를 갖는 배선기판을 준비하는 단계와;
    (b) 상기 솔더 범프 사이의 상기 배선기판의 상부면에 상부 칩을 실장하는 단계와;
    (c) 상기 상부 칩을 포함하여 상기 배선기판의 상부면을 봉합하되, 상기 솔더 범프의 적어도 일부가 노출되게 제 1 수지 봉합부를 형성하는 단계; 및
    (d) 상기 배선기판을 개별 반도체 패키지로 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  5. 제 4항에 있어서, 상기 (c) 단계는 상부 금형과 하부 금형으로 구성된 성형 금형을 이용한 몰딩 방법으로 진행되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  6. 제 5항에 있어서, 상기 (c) 단계는,
    (c1) 상기 하부 금형의 캐버티를 포함한 하부면에 테이프를 위치시키고, 상기 하부 금형의 상부에 상기 배선기판의 하부면을 흡착한 상기 상부 금형을 준비하는 단계와;
    (c2) 상기 하부 금형의 캐버티에 상기 상부 칩과 솔더 범프가 위치하게 상기 하부 및 상부 금형이 맞물려 상기 배선기판을 고정하는 단계와;
    (c3) 액상의 성형수지를 상기 하부 금형의 캐버티에 충전하여 상기 수지 봉합부를 형성하는 단계; 및
    (c4) 상기 성형 금형에서 상기 배선기판을 분리한 다음 상기 테이프를 제거 하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 제 6항에 있어서, 상기 (c2) 단계에서 상기 배선기판의 솔더 범프의 일부분이 상기 테이프에 묻히는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  8. 제 7항에 있어서, 상기 테이프는 상기 솔더 범프의 묻히는 깊이보다는 두꺼운 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020060007402A 2006-01-24 2006-01-24 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법 KR20070077685A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060007402A KR20070077685A (ko) 2006-01-24 2006-01-24 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060007402A KR20070077685A (ko) 2006-01-24 2006-01-24 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070077685A true KR20070077685A (ko) 2007-07-27

Family

ID=38502203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060007402A KR20070077685A (ko) 2006-01-24 2006-01-24 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070077685A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020612B1 (ko) * 2008-05-13 2011-03-09 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지제조 방법
CN115172178A (zh) * 2022-08-04 2022-10-11 江苏中科智芯集成科技有限公司 一种利用载板的芯片垂直集成封装结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020612B1 (ko) * 2008-05-13 2011-03-09 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지제조 방법
CN115172178A (zh) * 2022-08-04 2022-10-11 江苏中科智芯集成科技有限公司 一种利用载板的芯片垂直集成封装结构及其制备方法

Similar Documents

Publication Publication Date Title
US7521285B2 (en) Method for fabricating chip-stacked semiconductor package
USRE39957E1 (en) Method of making semiconductor package with heat spreader
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP3339838B2 (ja) 半導体装置およびその製造方法
US7745262B2 (en) Heat dissipating package structure and method for fabricating the same
KR100477020B1 (ko) 멀티 칩 패키지
US7772685B2 (en) Stacked semiconductor structure and fabrication method thereof
JP3839323B2 (ja) 半導体装置の製造方法
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
US7911047B2 (en) Semiconductor device and method of fabricating the semiconductor device
US20070114677A1 (en) Semiconductor package with heat sink, stack package using the same and manufacturing method thereof
US7608915B2 (en) Heat dissipation semiconductor package
KR20100050750A (ko) 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
KR20100121231A (ko) 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
US20110074037A1 (en) Semiconductor device
JP2008277569A (ja) 半導体装置及びその製造方法
US20060097402A1 (en) Semiconductor device having flip-chip package and method for fabricating the same
JP2002110718A (ja) 半導体装置の製造方法
JP3547303B2 (ja) 半導体装置の製造方法
JP2001267470A (ja) 半導体装置およびその製造方法
US20050287713A1 (en) Method for fabricating semiconductor packages
KR20080095797A (ko) 릴리징층을 갖는 적층 패키지 및 그 형성 방법
TWI409932B (zh) 具凹槽之封裝結構及其製造方法
KR20070077685A (ko) 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination