KR20070056451A - Apparatus for baking wafer - Google Patents
Apparatus for baking wafer Download PDFInfo
- Publication number
- KR20070056451A KR20070056451A KR1020050115095A KR20050115095A KR20070056451A KR 20070056451 A KR20070056451 A KR 20070056451A KR 1020050115095 A KR1020050115095 A KR 1020050115095A KR 20050115095 A KR20050115095 A KR 20050115095A KR 20070056451 A KR20070056451 A KR 20070056451A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- chamber
- temperature
- plate
- heating
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
도 1은 본 발명의 실시예에 따른 웨이퍼 베이크 장치를 도시한 단면도.1 is a cross-sectional view showing a wafer baking apparatus according to an embodiment of the present invention.
도 2는 본 발명의 실시예에 따른 웨이퍼 베이크 장치의 일부를 도시한 평면도.2 is a plan view showing a portion of a wafer baking apparatus according to an embodiment of the present invention.
도 3은 본 발명의 변형 실시예에 따른 웨이퍼 베이크 장치를 도시한 단면도.3 is a cross-sectional view showing a wafer baking apparatus according to a modified embodiment of the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
100; 웨이퍼 베이크 장치 110; 플레이트100;
112,122; 히터 114,124; 온도센서112,122; Heater 114,124; temperature Senser
116,126; 컨트롤러 118,128; 열선116,126; Controller 118,128; thermic rays
120; 챔버리드 190; 챔버120;
본 발명은 반도체 제조 장치에 관한 것으로, 보다 상세하게는 웨이퍼 베이크 장치에 관한 것이다.The present invention relates to a semiconductor manufacturing apparatus, and more particularly to a wafer baking apparatus.
일반적으로 반도체 소자는 웨이퍼 상에 소정의 막을 형성시킨 후 소정의 막을 원하는 패턴을 형성함으로써 제조된다. 이러한 패턴의 형성은 주로 포토레지스 트(Photo Resist)를 이용한 사진 식각 공정으로 이루어진다. 사진 식각 공정은 웨이퍼 상에 포토레지스트를 도포시키는 도포 공정, 포토레지스트를 노광시키는 노광 공정 및 포토레지스트를 현상시키는 현상 공정 등으로 이루어진다. 사진 식각 공정의 수행에서는 웨이퍼를 장착하여 소정의 온도로 가열시킬 수 있는 포토 설비의 베이크 장치를 주로 이용한다.Generally, a semiconductor device is manufactured by forming a predetermined film on a wafer and then forming a desired pattern of the predetermined film. The formation of such a pattern is mainly performed by a photo etching process using a photo resist. The photolithography process includes a coating step of applying a photoresist on a wafer, an exposure step of exposing the photoresist, a developing step of developing the photoresist, and the like. In performing the photolithography process, a baking apparatus of a photo equipment which can mount a wafer and heat it to a predetermined temperature is mainly used.
구체적으로, 베이크 장치의 플레이트에 웨이퍼를 장착하고 그 웨이퍼를 소정의 온도로 가열함으로써 웨이퍼 상에 도포된 포토레지스트에 함유된 솔벤트를 제거시키는 것이다. 여기서, 솔벤트 제거를 위한 웨이퍼 가열시 온도의 균일도가 유지되어야 하고, 웨이퍼 상에 형성된 패턴이 미세화되어가는 최근의 반도체 소자의 제조에서는 온도 균일도의 유지는 임계치수(CD)를 제어하는데 중요한 요소로 작용한다.Specifically, the solvent contained in the photoresist applied on the wafer is removed by mounting the wafer on a plate of the baking apparatus and heating the wafer to a predetermined temperature. Here, the temperature uniformity should be maintained when heating the wafer for solvent removal, and in the recent manufacture of semiconductor devices in which the pattern formed on the wafer is miniaturized, maintaining the temperature uniformity is an important factor in controlling the critical dimension (CD). do.
그런데, 종래의 베이크 장치에 있어서 웨이퍼의 온도는 플레이트의 온도를 체크하고, 이를 타겟(target) 온도로 맞추기 위해 히터를 이용하여 플레이트를 가열하였다. 이러한 방식은 실제 웨이퍼의 온도가 아니라 플레이트의 온도이며, 타겟 온도로 맞추는 것도 플레이트를 가열하여 맞추는 것이므로 실제 웨이퍼 온도로 정확히 맞추기가 어려웠다. 베이크 온도 산포는 웨이퍼에 그려지는 패턴의 임계치수(CD) 산포에 큰 영향을 주게 되므로 베이크 온도 산포를 최소화하는 것이 필요하다. 향후 반도체 소자의 선폭이 더욱 미세해지게 되면 기존의 온도 산포로는 반도체 프로세스의 진행이 어려워지게 된다. However, in the conventional baking apparatus, the temperature of the wafer checks the temperature of the plate, and the plate is heated by using a heater to adjust it to a target temperature. This method is not the temperature of the actual wafer, but the temperature of the plate, and it is difficult to accurately match the actual wafer temperature because adjusting the target temperature also involves heating the plate. It is necessary to minimize the baking temperature spread, because the baking temperature spread will have a big impact on the CD distribution of the pattern drawn on the wafer. If the line width of the semiconductor device becomes finer in the future, the progress of the semiconductor process becomes difficult due to the existing temperature spread.
이에 본 발명은 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 웨이퍼의 온도 산포를 개선시킬 수 있는 웨이퍼 베이크 장치를 제공함에 있다.Accordingly, the present invention has been made to solve the problems of the prior art, an object of the present invention is to provide a wafer baking apparatus that can improve the temperature distribution of the wafer.
상기 목적을 달성하기 위한 본 발명에 따른 웨이퍼 베이크 장치는 플레이트에 의한 웨이퍼 가열 방식과 장치 내부의 분위기 온도를 조절하는 방식으로써 웨이퍼의 온도를 정확하게 맞출 수 있는 것을 특징으로 한다.Wafer baking apparatus according to the present invention for achieving the above object is characterized in that it is possible to accurately match the temperature of the wafer by the method of heating the wafer by the plate and the method of controlling the atmosphere temperature inside the device.
상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 웨이퍼 베이크 장치는, 밀폐된 공간을 정의하는 챔버; 상기 챔버 내에 설치되어 웨이퍼를 장착하고, 상기 웨이퍼에 열을 전달하는 열선이 구비된 플레이트; 상기 챔버의 상단부를 구성하며, 상기 챔버 내부의 분위기에 열을 전달하는 열선이 구비된 챔버리드를 포함하여, 상기 플레이트 및 챔버리드에 각각 구비된 열선들을 같이 가열하여 상기 웨이퍼를 특정의 타겟 온도로 셋팅시키는 것을 특징으로 한다.Wafer baking apparatus according to an embodiment of the present invention that can implement the above features, the chamber defining a closed space; A plate installed in the chamber to mount a wafer, the plate having a heating wire transferring heat to the wafer; A chamber lead including a heat wire configured to form an upper end of the chamber and to transfer heat to an atmosphere inside the chamber, and the heat wires provided in the plate and the chamber lead are heated together to heat the wafer to a specific target temperature. It is characterized by setting.
본 실시예에 있어서, 상기 플레이트의 열선을 가열시키는 제1 히터와 상기 플레이트의 온도를 감지하는 제1 센서; 및 상기 챔버리드의 열선을 가열시키는 제2 히터와 상기 챔버리드의 온도를 감지하는 제2 센서를 더 포함한다.In the present embodiment, the first heater for heating the heating wire of the plate and a first sensor for sensing the temperature of the plate; And a second heater that heats the heating wire of the chamber lid and a second sensor that senses a temperature of the chamber lid.
본 실시예에 있어서, 상기 제1 히터와 상기 제1 센서의 동작을 제어하는 제1 컨트롤러; 및 상기 제2 히터와 상기 제2 센서의 동작을 제어하는 제2 컨트롤러를 더 포함한다.In the present embodiment, a first controller for controlling the operation of the first heater and the first sensor; And a second controller controlling the operation of the second heater and the second sensor.
본 실시예에 있어서, 상기 제1 및 제2 히터와 상기 제1 및 제2 센서의 동작 을 동시에 제어하는 컨트롤러를 더 포함한다.In the present embodiment, the controller further includes a controller for simultaneously controlling operations of the first and second heaters and the first and second sensors.
본 실시예에 있어서, 상기 웨이퍼에 열을 전달하는 열선의 배치 형태는 상기 챔버 내부의 분위기에 열을 전달하는 열선의 배치 형태와 상이하다.In this embodiment, the arrangement of the heating wire to transfer heat to the wafer is different from the arrangement of the heating wire to transfer heat to the atmosphere inside the chamber.
상기 특징을 구현할 수 있는 본 발명의 변형 실시예에 따른 웨이퍼 베이크 장치는, 베이크 공정이 진행되는 장소를 제공하는 챔버; 상기 챔버 내에 설치되어 웨이퍼를 장착하고, 상기 웨이퍼에 열을 전달하는 제1 열선이 구비된 플레이트; 상기 챔버의 상단부를 구성하며, 상기 챔버 내부의 분위기에 열을 전달하는 제2 열선이 구비된 챔버리드; 상기 제1 및 제2 열선 각각을 가열시키는 제1 및 제2 히터; 상기 플레이트 및 챔버리드 각각의 온도를 감지하는 제1 및 제2 온도센서; 상기 제1 및 제2 히터와 상기 제1 및 제2 온도센서의 동작을 제어하는 컨트롤러를 포함하는 것을 특징으로 한다.Wafer baking apparatus according to a modified embodiment of the present invention that can implement the above features, the chamber providing a place where the baking process proceeds; A plate installed in the chamber to mount a wafer and having a first heating wire transferring heat to the wafer; A chamber lead constituting an upper end of the chamber and having a second heating wire to transfer heat to the atmosphere inside the chamber; First and second heaters respectively heating the first and second heating wires; First and second temperature sensors detecting a temperature of each of the plate and the chamber lid; And a controller for controlling the operation of the first and second heaters and the first and second temperature sensors.
본 변형 실시예에 있어서, 상기 컨트롤러는, 상기 제1 히터와 상기 제1 온도센서의 동작을 제어하는 제1 컨트롤러; 및 상기 제2 히터와 상기 제2 온도센서의 동작을 제어하는 제2 컨트롤러를 포함한다.In this modified embodiment, the controller, the first controller for controlling the operation of the first heater and the first temperature sensor; And a second controller controlling the operation of the second heater and the second temperature sensor.
본 변형 실시예에 있어서, 상기 제1 및 제2 열선 중 적어도 어느 하나는 다수개의 동심원상의 열선들을 포함한다.In this modified embodiment, at least one of the first and second heating wires includes a plurality of concentric hot wires.
본 변형 실시예에 있어서, 상기 제1 열선은 다수개의 동심원상의 열선들을 포함하고, 상기 제2 열선은 상기 제1 열선을 이루는 다수개의 동심원상의 열선들 사이에 대응하는 위치에 배치된 다수개의 동심원상의 열선들을 포함한다.In the present exemplary embodiment, the first heating wire includes a plurality of concentric hot wires, and the second heating wire includes a plurality of concentric hot wires disposed at a position corresponding to the plurality of concentric hot wires constituting the first heating wire. It includes hot wires.
본 발명에 의하면, 플레이트 뿐만아니라 챔버리드에도 열선을 배치함으로써 빠른 시간내에 정확하게 웨이퍼를 타겟 온도로 셋팅할 수 있게 된다. 게다가, 플레이트의 열선과 챔버리드의 열선 배치를 서로 상보적으로 디자인함으로써 베이크 및 웨이퍼의 온도 산포를 더욱 개선시킬 수 있게 된다.According to the present invention, by placing the hot wire not only on the plate but also on the chamber lid, it is possible to accurately set the wafer to the target temperature in a short time. In addition, by designing the hot wire arrangement of the plate and the hot wire arrangement of the chamber leads to each other, it is possible to further improve the temperature distribution of the bake and the wafer.
이하, 본 발명에 따른 웨이퍼 베이크 장치를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, a wafer baking apparatus according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.Advantages over the present invention and prior art will become apparent through the description and claims with reference to the accompanying drawings. In particular, the present invention is well pointed out and claimed in the claims. However, the present invention may be best understood by reference to the following detailed description in conjunction with the accompanying drawings. Like reference numerals in the drawings denote like elements throughout the various drawings.
(실시예)(Example)
도 1은 본 발명의 실시예에 따른 웨이퍼 베이크 장치를 도시한 것이고, 도 2는 본 발명의 실시예에 따른 웨이퍼 베이크 장치의 일부를 도시한 것이다.1 illustrates a wafer baking apparatus according to an embodiment of the present invention, and FIG. 2 illustrates a portion of a wafer baking apparatus according to an embodiment of the present invention.
본 실시예의 웨이퍼 베이크 장치(100;WAFER BAKE UNIT)는, 도 1에 도시된 바와 같이, 챔버(190;CHAMBER) 내에 웨이퍼(W)를 장착하는 플레이트(110;PLATE)가 구비되고, 챔버(190)의 상부를 이루는 챔버리드(120;CHAMBER LID)에 의해 챔버(190)는 밀폐된다.As shown in FIG. 1, the
플레이트(110)에는 웨이퍼로 열을 전달하여 웨이퍼를 특정의 온도로 셋팅하기 위하여, 도 2에 도시된 바와 같이, 열선(118)이 구비된다. 이 열선(118)은 히터 (112)에 의해 가열되며, 플레이트(110)의 온도는 온도센서(114)에 의해 감지된다. 열선(118)과 온도센서(114)는 컨트롤러(116)와 전기적으로 연결되어 있어서 플레이트(110)는 적정 온도, 가령 웨이퍼가 타겟 온도로 셋팅되기에 충분한 온도로 가열된다. 열선(118)은 원형의 웨이퍼(W)를 골고루 가열하기에 적합하도록 원형 형태로 디자인되는 것이 바람직하다. 열선(118)은 작은 직경의 원이 큰 직경의 원으로 둘러싸인 형태로 디자인되는 것이 더 바람직하다.The
플레이트(110)는 직접적으로 웨이퍼(W)를 가열한다. 그렇지만, 챔버(190) 내부의 분위기 온도도 역시 웨이퍼(W)의 온도에 영향을 미친다. 따라서, 본 발명의 실시예에서는 챔버(190) 내부의 분위기 온도를 조절할 수 있도록 챔버리드(120)에는, 도 2에 도시된 바와 같이, 플레이트(110)와 마찬가지로 열선(128)이 구비되어 있다. 열선(128)은 히터(122)에 의해 가열되며, 챔버리드(120)의 온도는 온도센서(124)에 의해 감지된다. 열선(128)과 온도센서(124)는 컨트롤러(126)와 전기적으로 연결되어 있어서 챔버리드(120)는 적정 온도, 가령 웨이퍼가 타겟 온도로 셋팅되기에 충분한 온도로 가열된다. 열선(128)은 챔버(190)내 분위기(공기)의 온도를 골고루 높이기에 적합하도록 원형 형태로 디자인되는 것이 바람직하며, 작은 직경의 원이 큰 직경의 원으로 둘러싸인 형태로 디자인되는 것이 더 바람직하다.The
플레이트(110)의 열선(118)과 챔버리드(120)의 열선(128)의 배치를 웨이퍼(W)의 온도 산포를 개선시키기에 적합하게 배치하는 것이 바람직할 것이다. 예를 들어, 도 2에 도시된 바와 같이, 열선(118)의 배치와 열선(128)의 배치가 서로 상보적인 영역별로 온도 제어가 가능한 배치, 즉 열선(118)이 열선(128) 사이에 배치 되도록 디자인한다. 한편, 열선들(118,128)의 배치시 특히 챔버(190) 내부의 배기 위치를 고려하여 배기되는 부위의 열선 배치를 강화하는 것이 그 부위에서의 온도 하락을 보완할 수 있을 것이다. It may be desirable to arrange the arrangement of the
이와 같이, 플레이트(110) 뿐만 아니라 챔버리드(120)에도 열선(128)을 배치하고 이를 동시에 가열하면 플레이트(110)는 웨이퍼(W)에 직접 열을 전달하고 챔버리드(120)는 챔버(190) 내의 분위기(공기)에 열을 전달하게 된다. 따라서, 웨이퍼(W)가 타겟 온도에 도달하는 시간을 기존과 대비하여 단축시킬 수 있고 더 정확하게 제어할 수 있게 된다.As such, when the
(변형 실시예)Modification Example
도 3은 본 발명의 변형 실시예에 따른 웨이퍼 베이크 장치를 도시한 것이다. 본 변형 실시예의 웨이퍼 베이크 장치(200)는 이하에서 설명한 것 이외에는 도 1 및 도 2에서 설명한 본 실시예의 웨이퍼 베이크 장치(100)의 구성과 대동소이하다. 따라서, 본 장치(200)의 설명에 있어서 상술한 장치(100)와의 상이한 점에 대해서 설명하고 동일한 점에 대해서는 개략적으로 설명하거나 생략하기로 한다.3 illustrates a wafer baking apparatus according to a modified embodiment of the present invention. The
도 3을 참조하면, 본 변형 실시예의 웨이퍼 베이크 장치(200)는 열선이 구비되어 웨이퍼(W)에 열을 전달하는 플레이트(210)과 챔버(290) 내에 구비되고, 챔버(290)의 상단부는 열선이 구비되어 챔버(290) 내의 분위기(공기)에 열을 전달하는 챔버리드(220)가 구비된다. 플레이트(210)에는 상술한 열선(118)과 같은 열선이 동심원상으로 배치되고, 챔버리드(220)에도 역시 상술한 열선(128)과 같은 열선이 동 심원상으로 배치되어 있다.Referring to FIG. 3, the
플레이트(210)에는 히터(212)와 온도센서(214)가 구비되고, 챔버리드(220)에도 역시 히터(222)와 온도센서(224)가 구비된다. 그런데, 히터(212,222)와 온도센서(214,224)는 개별적인 컨트롤러에 연결된 것이 아니라 하나의 컨트롤러(232)에 연결된다. 따라서, 하나의 컨트롤러(232)를 이용하여 플레이트(210)와 챔버리드(220)의 가열 동작을 동시에 그리고 동일한 조건으로 진행시킬 수 있게 된다.The
지금까지는 플레이트와 챔버리드 양쪽에 열선을 배치하여 챔버의 온도를 적절하게 제어할 수 있는 웨이퍼 베이크 장치에 대해서 설명하였지만, 챔버 및 기타 다양한 장치 내의 온도를 제어하는 임의의 장치에도 본 발명이 적용될 수 있음에 유의하여야 할 것이다.Although the wafer bake apparatus has been described so far that the temperature of the chamber can be properly controlled by placing a hot wire on both the plate and the chamber lid, the present invention can be applied to any apparatus for controlling the temperature in the chamber and various other apparatuses. It should be noted that
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 그리고, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.The foregoing detailed description illustrates the present invention. In addition, the foregoing description merely shows and describes preferred embodiments of the present invention, and the present invention can be used in various other combinations, modifications, and environments. And, it is possible to change or modify within the scope of the concept of the invention disclosed in this specification, the scope equivalent to the written description, and / or the skill or knowledge in the art. The above-described embodiments are for explaining the best state in carrying out the present invention, the use of other inventions such as the present invention in other state known in the art, and the specific fields of application and uses of the present invention. Various changes are also possible. Accordingly, the detailed description of the invention is not intended to limit the invention to the disclosed embodiments. Also, the appended claims should be construed to include other embodiments.
이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 플레이트 뿐만아니라 챔버리드에도 열선을 배치함으로써 빠른 시간내에 정확하게 웨이퍼를 타겟 온도로 셋팅할 수 있게 된다. 따라서, 베이크 온도의 산포를 개선시킬 수 있게 되고 웨이퍼의 온도 산포 또한 개선시켜 결과적으로 반도체 소자의 선폭을 타이트(tight)하게 관리할 수 있는 효과가 있다. 게다가, 플레이트의 열선과 챔버리드의 열선 배치를 서로 상보적으로 디자인함으로써 베이크 및 웨이퍼의 온도 산포를 더욱 개선시킬 수 있는 효과가 있다.As described in detail above, according to the present invention, by placing the hot wire not only on the plate but also on the chamber lid, it is possible to accurately set the wafer to the target temperature in a short time. Therefore, it is possible to improve the distribution of the baking temperature and to improve the temperature distribution of the wafer, resulting in the effect of tightly managing the line width of the semiconductor device. In addition, the complementary design of the hot wire arrangement of the plate and the hot wire arrangement of the chamber lid has the effect of further improving the temperature distribution of the bake and the wafer.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050115095A KR20070056451A (en) | 2005-11-29 | 2005-11-29 | Apparatus for baking wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050115095A KR20070056451A (en) | 2005-11-29 | 2005-11-29 | Apparatus for baking wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070056451A true KR20070056451A (en) | 2007-06-04 |
Family
ID=38354207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050115095A KR20070056451A (en) | 2005-11-29 | 2005-11-29 | Apparatus for baking wafer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070056451A (en) |
-
2005
- 2005-11-29 KR KR1020050115095A patent/KR20070056451A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7831135B2 (en) | Method and system for controlling bake plate temperature in a semiconductor processing chamber | |
US11087983B2 (en) | Thermal treatment apparatus, thermal treatment method, and non-transitory computer storage medium | |
US20080011737A1 (en) | Hot plate and process for producing the same | |
US20120275484A1 (en) | Temperature measuring device, temperature calibrating device and temperature calibrating method | |
JP2011108731A (en) | Photoresist coating and developing device, substrate transfer method, and interface device | |
JP4891139B2 (en) | Heat treatment plate temperature setting method, heat treatment plate temperature setting device, and computer-readable storage medium | |
TW200428505A (en) | Critical dimension variation compensation across a wafer by means of local wafer temperature control | |
JP2001274069A5 (en) | ||
KR20050121913A (en) | Apparatus for baking | |
US7425689B2 (en) | Inline physical shape profiling for predictive temperature correction during baking of wafers in a semiconductor photolithography process | |
WO2007032370A1 (en) | Substrate-processing apparatus, substrate-processing method, substrate-processing program, and computer-readable recording medium recorded with such program | |
JP4267809B2 (en) | Substrate processing apparatus and processing method | |
JP3619876B2 (en) | Heat treatment equipment | |
JP2008141071A (en) | Apparatus for heat-treating substrate | |
KR20070056451A (en) | Apparatus for baking wafer | |
JP2000180071A (en) | Heat-treating device | |
KR20190027027A (en) | Apparatus and method for treating substrate | |
JP4969304B2 (en) | Heat treatment plate temperature setting method, heat treatment plate temperature setting device, and computer-readable storage medium | |
US20060154479A1 (en) | Baking apparatus used in photolithography process, and method for controlling critical dimension of photoresist patterns using the same | |
JP3648150B2 (en) | Cooling processing apparatus and cooling processing method | |
JP3571634B2 (en) | Substrate processing equipment | |
KR100605482B1 (en) | Control method for semiconductor multi-zone heating system and its control apparatus | |
JP6313253B2 (en) | Heat treatment apparatus, heat treatment method, and computer storage medium | |
KR20100126893A (en) | Baking system and the method for magnetic thin film sensor manufacture | |
JP3793063B2 (en) | Processing method and processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |