[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20070010736A - Nitride semiconductor devices - Google Patents

Nitride semiconductor devices Download PDF

Info

Publication number
KR20070010736A
KR20070010736A KR20050065571A KR20050065571A KR20070010736A KR 20070010736 A KR20070010736 A KR 20070010736A KR 20050065571 A KR20050065571 A KR 20050065571A KR 20050065571 A KR20050065571 A KR 20050065571A KR 20070010736 A KR20070010736 A KR 20070010736A
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
type cladding
cladding layer
superlattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR20050065571A
Other languages
Korean (ko)
Other versions
KR100716792B1 (en
Inventor
심현욱
한상헌
강중서
이현진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20050065571A priority Critical patent/KR100716792B1/en
Publication of KR20070010736A publication Critical patent/KR20070010736A/en
Application granted granted Critical
Publication of KR100716792B1 publication Critical patent/KR100716792B1/en
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 질화물 반도체 소자에 관한 것으로서, 기판과, 상기 기판 상에 형성되어 있는 n형 클래드층과, 상기 n형 클래드층 상의 일부에, 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층되어 있는 다층 구조로 형성되어 있는 초격자층과, 상기 초격자층 상에 형성되어 있는 활성층과, 상기 활성층 상에 형성되어 있는 p형 클래드층과, 상기 p형 클래드층 상에 형성되어 있는 p형 전극 및 상기 초격자층이 형성되지 않은 n형 클래드층 상에 형성되어 있는 n형 전극을 포함하는 질화물 반도체 소자에 관한 것이다.The present invention relates to a nitride semiconductor device, wherein a substrate, an n-type cladding layer formed on the substrate, and a nitride semiconductor layer having different energy bands are sequentially stacked on a portion of the n-type cladding layer. A superlattice layer formed in a multilayer structure, an active layer formed on the superlattice layer, a p-type cladding layer formed on the active layer, a p-type electrode formed on the p-type cladding layer, and The present invention relates to a nitride semiconductor device including an n-type electrode formed on an n-type cladding layer in which the superlattice layer is not formed.

Description

질화물 반도체 소자{NITRIDE SEMICONDUCTOR DEVICE}Nitride Semiconductor Devices {NITRIDE SEMICONDUCTOR DEVICE}

도 1은 종래 기술에 따른 질화물 반도체 소자(LED)의 구조를 나타낸 단면도.1 is a cross-sectional view showing the structure of a nitride semiconductor device (LED) according to the prior art.

도 2는 본 발명의 일 실시예에 따른 질화물 반도체 소자(LED)의 구조를 나타낸 단면도.2 is a cross-sectional view showing the structure of a nitride semiconductor device (LED) according to an embodiment of the present invention.

도 3은 본 발명의 제1 실시예에 따른 초격자층을 나타낸 부분 단면도.3 is a partial cross-sectional view showing a superlattice layer according to a first embodiment of the present invention.

도 4는 도 3의 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프.4 is a graph schematically illustrating an example of an energy band gap profile of the superlattice layer of FIG. 3.

도 5는 본 발명의 제2 실시예에 따른 초격자층을 나타낸 부분 단면도.5 is a partial cross-sectional view showing a superlattice layer according to a second embodiment of the present invention.

도 6은 도 5의 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프.FIG. 6 is a graph schematically showing an example of an energy band gap profile of the superlattice layer of FIG. 5. FIG.

도 7은 본 발명의 제3 실시예에 따른 초격자층을 나타낸 부분 단면도7 is a partial cross-sectional view showing a superlattice layer according to a third embodiment of the present invention

도 8은 도 7의 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프.FIG. 8 is a graph schematically showing an example of an energy band gap profile of the superlattice layer of FIG. 7. FIG.

도 9는 본 발명의 제4 실시예에 따른 초격자층을 나타낸 부분 단면도9 is a partial cross-sectional view showing a superlattice layer according to a fourth embodiment of the present invention.

도 10은 도 9의 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프.FIG. 10 is a graph schematically showing an example of an energy band gap profile of the superlattice layer of FIG. 9. FIG.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 기판 110 : 버퍼층100 substrate 110 buffer layer

120 : n형 클래드층 130 : 활성층120: n-type cladding layer 130: active layer

140 : p형 클래드층 150 : 투명 도전체층140: p-type cladding layer 150: transparent conductor layer

160 : p형 전극 170 : n형 전극160: p-type electrode 170: n-type electrode

200 : 초격자층 210 : 스트레스 완충층200: superlattice layer 210: stress buffer layer

본 발명은 발광다이오드(LED), 레이저다이오드(LD) 등의 발광소자, 태양전지, 광센서 등의 수광소자, 또는 트랜지스터, 파워디바이스 등의 전자디바이스에 사용되는 질화물 반도체 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device such as a light emitting diode (LED), a laser diode (LD), a light emitting device such as a solar cell, an optical sensor, or a nitride semiconductor device used for electronic devices such as transistors and power devices.

최근, GaN 등의 Ⅲ-Ⅴ 질화물 반도체는, 우수한 물리적, 화화적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ 질화물 반도체 재료를 이용한 LED 혹은 LD는 청색 또는 녹색 파장대의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 이러한 발광 소자는 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. 상기 Ⅲ-Ⅴ 질화물 반도체는 통상 InXAlYGa1 -X- YN (0≤X, 0≤Y, X+Y≤1)의 조성식을 갖는 GaN계 물질 로 이루어져 있다.Recently, III-V nitride semiconductors such as GaN have been spotlighted as core materials of light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their excellent physical and chemical properties. LEDs or LDs using III-V nitride semiconductor materials are widely used in light emitting devices for obtaining light in the blue or green wavelength band, and these light emitting devices are applied to light sources of various products such as electronic displays and lighting devices. The III-V nitride semiconductor is generally made of a GaN-based material having a composition formula of In X Al Y Ga 1 -X- Y N (0≤X, 0≤Y, X + Y≤1).

그러면, 이하 도 1을 참조하여 상기와 같이 Ⅲ-Ⅴ 질화물 반도체를 사용한 종래의 질화물 반도체 소자(LED)를 상세하게 설명한다.Next, a conventional nitride semiconductor device (LED) using a III-V nitride semiconductor as described above will be described in detail with reference to FIG. 1.

도 1은 종래 기술에 따른 질화물 반도체 소자(LED)의 구조를 개략적으로 나타낸 단면도이다.1 is a cross-sectional view schematically showing a structure of a nitride semiconductor device (LED) according to the prior art.

도 1에 도시된 바와 같이, 종래 기술에 따라 질화물 반도체를 사용한 LED 소자는, 광투과성 기판인 사파이어 기판(100) 상에 GaN으로 된 버퍼층(110), n형 클래드층(120), 단일 양자 우물(SQW) 구조의 InGaN 또는 InGaN을 함유하는 다중 양자 우물(MQW) 구조의 활성층(130), p형 클래드층(140)이 순차 적층된 기본 구조를 가진다.As shown in FIG. 1, an LED device using a nitride semiconductor according to the related art includes a buffer layer 110 made of GaN, an n-type cladding layer 120, and a single quantum well on a sapphire substrate 100 that is a light transmissive substrate. An active layer 130 and a p-type cladding layer 140 of a multi-quantum well (MQW) structure containing InGaN or InGaN having an (SQW) structure are sequentially stacked.

그리고, 상기 p형 클래드층(140)과 활성층(130)은 일부 메사 식각(mesa etching) 공정에 의하여 그 일부 영역이 제거된 바, n형 클래드층(120)의 일부 상면이 노출되어 있다. 또한, 노출된 n형 클래드층(120)의 상면에는 n형 전극(170)이 형성되어 있고, p형 클래드층(160) 상에는 ITO 등으로 이루어진 투명 도전체층(150)과 p형 전극(160)이 순차 적층된 구조로 형성되어 있다.In addition, since some regions of the p-type cladding layer 140 and the active layer 130 are removed by some mesa etching process, some top surfaces of the n-type cladding layer 120 are exposed. In addition, an n-type electrode 170 is formed on the exposed n-type cladding layer 120, and on the p-type cladding layer 160, the transparent conductor layer 150 and the p-type electrode 160 made of ITO or the like. It is formed in this stacked structure.

상술한 바와 같이, 상기 질화물 반도체 소자(LED)는 InGaN으로 이루어진 우물층(well layer)을 갖는 단일 양자 우물 또는 다중 양자 우물 구조의 활성층(130)을 갖는 이중 헤테로 구조를 채용할 수 있다.As described above, the nitride semiconductor device (LED) may adopt a double heterostructure having an active layer 130 having a single quantum well structure or a multi quantum well structure having a well layer made of InGaN.

특히, 상기 질화물 반도체 소자(LED)에 있어서, 다중 양자 우물 구조는 다수개의 미니 밴드를 갖고 효율이 좋으며, 작은 전류에서도 발광이 가능하므로, 단일 양자 우물 구조보다 발광 출력이 높게 되는 등의 소자특성의 향상이 기대되고 있다. 이는 일본 특허공개공보 평10-135514호에서 발광 효율 및 발광 광도를 향상시키기 위해, 언도프(undoped) GaN의 장벽층과 언도프 InGaN의 우물층으로 이루어진 다중 양자 우물 구조를 갖는 활성층을 개시하고 있으며, 이와 더불어 상기 활성층의 장벽층보다도 큰 밴드갭을 갖는 클래드층을 포함하는 질화물 반도체 소자를 개시하고 있다.In particular, in the nitride semiconductor device (LED), the multi-quantum well structure has a large number of mini bands, has high efficiency, and can emit light even at a small current, so that the light emission output is higher than that of the single quantum well structure. Improvement is expected. This discloses an active layer having a multi-quantum well structure consisting of a barrier layer of undoped GaN and a well layer of undoped InGaN in order to improve luminous efficiency and luminous intensity in Japanese Patent Laid-Open No. 10-135514. In addition, a nitride semiconductor device including a cladding layer having a band gap larger than that of the barrier layer of the active layer is disclosed.

그런데, 상기 활성층을 다중 양자 우물 구조로하면, 높은 발광 효율 및 발광 광도는 얻을 수 있었으나, 질화물 반도체 소자를 조명용 광원이나 옥외 디스플레이의 광원으로 사용하기에는 발광 효율 및 발광 광도 즉, 광 출력에 있어서 한계가 있다. 또한, 상기 활성층을 다중 양자 우물 구조로하면, 단일 양자 우물 구조일때와 비교하여 활성층 전체의 두께가 두껍기 때문에, 종방향의 직렬저항이 높게 되고, 특히, LED 소자의 경우에는 동작전압(Vf)이 높아지는 문제가 있다.However, when the active layer has a multi-quantum well structure, high luminous efficiency and luminous intensity can be obtained, but there is a limit in luminous efficiency and luminous intensity, i.e., light output, for using a nitride semiconductor element as a light source for illumination or an outdoor display. have. In addition, when the active layer has a multi-quantum well structure, the thickness of the entire active layer is higher than that of the single quantum well structure, so that the series resistance in the longitudinal direction is high, and in particular, the operating voltage (V f ) in the case of an LED element. There is a problem of getting higher.

또한, 상기 질화물 반도체를 사용하는 발광 소자는 통상 정전기 방전(ESD)에 대한 내성이 약하기 때문에, 정전기 방전 특성을 개선시킬 필요가 있다. 특히, 질화물 반도체 LED 소자 또는 LD 소자는 이를 취급하거나 사용하는 과정에서, 사람이나 사물에서 쉽게 발생되는 정전기에 의해 파손될 수 있는 문제가 있다. In addition, since the light emitting device using the nitride semiconductor is generally poor in resistance to electrostatic discharge (ESD), it is necessary to improve the electrostatic discharge characteristics. In particular, the nitride semiconductor LED device or LD device has a problem that can be damaged by the static electricity easily generated in people or things in the process of handling or using the same.

이에 따라, ESD로 인한 질화물 반도체 소자의 손상을 억제하기 위해, 최근 다양한 연구들이 진행되고 있다. 예를 들어, 미국특허 제6,593,597호는, 동일 기판에 LED 소자와 쇼트키 다이오드를 집적하여 LED 소자와 쇼트키 다이오드를 병렬로 연결시켜 ESD로부터 LED 소자를 보호하는 기술을 개시하고 있다. 그 외에도, ESD 내성을 개선시키기 위해, LED 소자를 제너 다이오드(zenor diode)와 병렬 연결시키는 방법이 제시된 바 있다.Accordingly, in order to suppress damage of the nitride semiconductor device due to ESD, various studies have recently been conducted. For example, US Pat. No. 6,593,597 discloses a technique for protecting an LED device from ESD by integrating the LED device and the Schottky diode on the same substrate and connecting the LED device and the Schottky diode in parallel. In addition, in order to improve ESD resistance, a method of connecting an LED device in parallel with a Zener diode has been proposed.

그러나, 이와 같은 방안들은 별도의 제너 다이오드를 구입하여 조립하거나 쇼트키 접합을 형성시켜야 하는 번거로움을 초래하고, 그에 따라 소자의 전반적인 제조 비용을 증가시키는 문제가 있다.However, these methods have the problem of purchasing and assembling a separate zener diode or forming a Schottky junction, thereby increasing the overall manufacturing cost of the device.

본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 동작 전압(Vf)을 낮추고 전자억류 효과 및 전류분산 효과를 향상시켜 고출력 특성을 확보하는 질화물 반도체 소자를 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a nitride semiconductor device that ensures high output characteristics by lowering the operating voltage (V f ) and improving the electron retention effect and the current dispersion effect.

또한, 본 발명의 목적은, ESD 내성 향상을 위한 별도의 다른 소자를 구비할 필요없이 높은 ESD 내성을 구현할 수 있는 질화물 반도체 소자를 제공하는 데에 있다.In addition, an object of the present invention is to provide a nitride semiconductor device that can implement a high ESD resistance without having to provide a separate device for improving the ESD resistance.

상기한 목적을 달성하기 위해, 본 발명은 기판과, 상기 기판 상에 형성되어 있는 n형 클래드층과, 상기 n형 클래드층 상의 일부에, 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층되어 있는 다층 구조로 형성되어 있는 초격자층과, 상기 초격자층 상에 형성되어 있는 활성층과, 상기 활성층 상에 형성되어 있는 p형 클래드층과, 상기 p형 클래드층 상에 형성되어 있는 p형 전극 및 상기 초격자층이 형성되지 않은 n형 클래드층 상에 형성되어 있는 n형 전극을 포함하는 질화물 반도체 소자를 제공한다.In order to achieve the above object, the present invention provides a substrate, an n-type cladding layer formed on the substrate, and a nitride semiconductor layer having different energy bands are sequentially stacked on a portion of the n-type cladding layer. A superlattice layer formed in a multi-layered structure, an active layer formed on the superlattice layer, a p-type cladding layer formed on the active layer, and a p-type electrode formed on the p-type cladding layer And an n-type electrode formed on an n-type cladding layer in which the superlattice layer is not formed.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 초격자층을 구성하는 질화물 반도체층은, InXAlYGa1 -X- YN (0≤X, 0≤Y, X+Y≤1) 조성물로 이루어져 있으며, Al과 In의 조성비를 달리하여 서로 다른 에너지 밴드를 가지게 하는 것이 바람직하다.Further, in the nitride semiconductor device of the present invention, the nitride semiconductor layer constituting the superlattice layer is composed of In X Al Y Ga 1 -X- Y N (0≤X, 0≤Y, X + Y≤1) composition. Consisting of, it is preferable to have a different energy band by changing the composition ratio of Al and In.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 초격자층은, 상기 n형 클래드층의 에너지 밴드보다 더 높은 제1 질화물 반도체층과 상기 n형 클래드층의 에너지 밴드보다 더 낮은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성되어 있거나, 상기 초격자층은 상기 n형 클래드층의 에너지 밴드보다 더 낮은 제1 질화물 반도체층과 상기 n형 클래드층의 에너지 밴드보다 더 높은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성되어 있는 것이 바람직하다.Further, in the nitride semiconductor device of the present invention, the superlattice layer is a first nitride semiconductor layer higher than the energy band of the n-type cladding layer and a second nitride semiconductor layer lower than the energy band of the n-type cladding layer. The superlattice layer is formed by being repeatedly stacked one or more times alternately, or the superlattice layer is formed of a first nitride semiconductor layer lower than an energy band of the n-type cladding layer and a second nitride semiconductor higher than an energy band of the n-type cladding layer. It is preferable that layers are repeatedly laminated one or more times and formed.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 제1 질화물 반도체층과 상기 제2 질화물 반도체층 사이에 어느 일방으로 에너지 밴드가 순차적으로 증가하는 1층 이상의 질화물 반도체층을 포함하는 것이 바람직하다.Further, in the nitride semiconductor device of the present invention, it is preferable to include at least one nitride semiconductor layer in which an energy band is sequentially increased in either direction between the first nitride semiconductor layer and the second nitride semiconductor layer.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 p형 클래드층과 상기 p형 전극 사이에 형성된 투명 도전체층을 더 포함하는 것이 바람직하다. 상기 투명 도전체층은 상기 p형 전극을 통해 주입되는 전류의 주입 면적을 증가시켜 전류확산 효과를 더욱 향상시킬 수 있다.Further, in the nitride semiconductor device of the present invention, it is preferable to further include a transparent conductor layer formed between the p-type cladding layer and the p-type electrode. The transparent conductor layer may further increase the current diffusion effect by increasing the injection area of the current injected through the p-type electrode.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like reference numerals designate like parts throughout the specification.

이제 본 발명의 실시예에 따른 질화물 반도체 소자에 대하여 도면을 참고로 하여 상세하게 설명한다.A nitride semiconductor device according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

우선, 도 2를 참조하여 본 발명의 일 실시예에 따른 질화물 반도체 소자에 대하여 상세히 설명한다.First, a nitride semiconductor device according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 2.

도 2는 본 발명의 일 실시예에 따른 질화물 반도체 소자의 구조를 나타낸 평면도이다.2 is a plan view showing the structure of a nitride semiconductor device according to an embodiment of the present invention.

도 2에 도시한 바와 같이, 광투과성인 기판(100)과, 상기 기판(100) 상에 버퍼층(110), n형 클래드층(120), 초격자층(super lattice, 200), 활성층(130) 및 P형 클래드층(140)이 순차 적층되어 이루어진 발광 구조물을 포함한다.As shown in FIG. 2, a substrate 100 that is light transmissive, a buffer layer 110, an n-type cladding layer 120, a super lattice 200, and an active layer 130 are formed on the substrate 100. ) And the P-type cladding layer 140 are sequentially stacked.

상기 기판(100)은, 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 사파이어 기판 및 실리콘카바네이트(SiC) 기판과 같은 이종 기판 또는 질화물 기판과 같은 동종 기판일 수 있다.The substrate 100 is a substrate suitable for growing a nitride semiconductor single crystal, and may be a heterogeneous substrate such as a sapphire substrate and a silicon carbonate (SiC) substrate or a homogeneous substrate such as a nitride substrate.

상기 버퍼층(110)은, 상기 n형 클래드층(120)을 성장하기 전에 상기 사파이어 기판(110)과의 격자정합을 향상시키기 위한 층으로, 일반적으로 AlN/GaN으로 형성되어 있다.The buffer layer 110 is a layer for improving lattice matching with the sapphire substrate 110 before the n-type cladding layer 120 is grown, and is generally formed of AlN / GaN.

상기 n형 및 p형 클래드층(120, 140)과 활성층(130)은, InXAlYGa1 -X- YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다. 보다 구체적으로, 상기 n형 클래드층(120)은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 또한, 상기 p형 클래드층(140)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 도전형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. 그리고, 상기 활성층(130)은 다중 양자우물(Multi-Quantum Well) 구조의 InGaN/GaN층으로 이루어질 수 있다.The n-type and p-type cladding layers 120 and 140 and the active layer 130 have an In X Al Y Ga 1- X- Y N composition formula (where 0 ≦ X, 0 ≦ Y, and X + Y ≦ 1). It may be made of a semiconductor material having. More specifically, the n-type cladding layer 120 may be formed of a GaN layer or a GaN / AlGaN layer doped with n-type conductive impurities, for example, Si, Ge, Sn, etc. Is used, and preferably Si is mainly used. In addition, the p-type cladding layer 140 may be formed of a GaN layer or a GaN / AlGaN layer doped with a p-type conductive impurity. For example, Mg, Zn, Be, or the like may be used as the p-type conductive impurity. Preferably, Mg is mainly used. The active layer 130 may be formed of an InGaN / GaN layer having a multi-quantum well structure.

특히, 본 발명은 상기 n형 클래드층(120)과 상기 활성층(130) 사이 계면에는 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층되어 있는 다층 구조의 초격자층(200)이 형성되어 있다. 이는 상기 n형 클래드층(120)의 클래딩(cladding) 효과와 전류확산 효과를 높이고, 정전기 방전(ESD) 특성의 내성을 강화시키기 위한 것이다.Particularly, in the present invention, a superlattice layer 200 having a multilayer structure in which nitride semiconductor layers having different energy bands are sequentially stacked is formed at an interface between the n-type cladding layer 120 and the active layer 130. . This is to enhance the cladding effect and the current diffusion effect of the n-type cladding layer 120 and to enhance the resistance of the electrostatic discharge (ESD) characteristics.

그러면, 이하, 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차 적 층되어 있는 다층 구조의 초격자층(200)의 구체적인 종류에 대하여, 도 3 내지 및 도 10을 참조하여 설명하기로 한다.Next, specific types of the superlattice layer 200 having a multilayer structure in which nitride semiconductor layers having different energy bands are sequentially stacked will be described with reference to FIGS. 3 to 10.

실시예Example 1 One

도 3 및 도 4를 참조하여 본 발명의 제1 실시예에 따른 질화물 반도체 소자의 초격자층에 대하여 상세히 설명한다.The superlattice layer of the nitride semiconductor device according to the first embodiment of the present invention will be described in detail with reference to FIGS. 3 and 4.

도 3은 본 발명의 제1 실시예에 따른 초격자층을 나타낸 부분 단면도이고, 도 4는 도 3의 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프이다.3 is a partial cross-sectional view showing a superlattice layer according to a first embodiment of the present invention, and FIG. 4 is a graph schematically showing an example of an energy bandgap profile of the superlattice layer of FIG. 3.

도 3을 참조하면, n형 클래드층(120) 상에 서로 다른 에너지 밴드를 가지는 질화물 반도체층, 예를 들어, n형 클래드층(120)의 에너지 밴드를 기준으로 이보다 높은 에너지 밴드를 가지는 제1 질화물 반도체층(200a)과 이보다 낮은 에너지 밴드를 갖는 제2 질화물 반도체층(200b)이 교대로 다수회 반복 적층되어 이루어진 초격자층이 형성되어 있다. 이때, 상기 제1 및 제2 질화물 반도체층(200a, 200b)은 InXAlYGa1-X- YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어져 있으며, In과 Al의 서로 다른 조성비를 통해 서로 다른 에너지 밴드를 가지고 있다. 본 실시예에서는 상기 n형 클래드층(120)으로 GaN을 사용하고, 제1 질화물 반도체층(200a)으로 AlGaN을 사용하며, 제2 질화물 반도체층(200b)으로는 InGaN을 사용하였다.Referring to FIG. 3, a nitride semiconductor layer having different energy bands on the n-type cladding layer 120, for example, a first energy band having a higher energy band based on the energy band of the n-type cladding layer 120. A superlattice layer is formed in which the nitride semiconductor layer 200a and the second nitride semiconductor layer 200b having a lower energy band are alternately repeatedly stacked a plurality of times. In this case, the first and the second nitride semiconductor layer (200a, 200b) is a semiconductor material having an In X Al Y Ga 1-X- Y N composition formula (where 0≤X, 0≤Y, X + Y≤1) It consists of and has different energy bands through different composition ratios of In and Al. In the present embodiment, GaN is used as the n-type cladding layer 120, AlGaN is used as the first nitride semiconductor layer 200a, and InGaN is used as the second nitride semiconductor layer 200b.

이에 따라, 본 발명의 실시예에 따른 초격자층(200)은 상기 제1 질화물 반도체층(200a)과 상기 제2 질화물 반도체층(200b)의 서로 다른 에너지 밴드, 즉 도 5에 도시된 바와 같이, 상기 제1 질화물 반도체층(200a)과 제2 질화물 반도체층(200b)의 계면에서 에너지 밴드가 급격히 변화하는 에너지 밴드의 불연속성에 의해 그 계면에 이차원 전자가스층(도시하지 않음)을 형성하게 된다. Accordingly, the superlattice layer 200 according to the embodiment of the present invention has different energy bands of the first nitride semiconductor layer 200a and the second nitride semiconductor layer 200b, that is, as shown in FIG. 5. The discontinuity of the energy band in which the energy band changes rapidly at the interface between the first nitride semiconductor layer 200a and the second nitride semiconductor layer 200b forms a two-dimensional electron gas layer (not shown) at the interface.

따라서, 전압인가시에 상기 이차원 전자가스층을 통해 n+-p+접합으로 터널링 현상이 발생되어 n형 클래드층(120)의 클래딩(cladding) 효과를 향상시키고, 높은 캐리어 이동도를 확보하여 전류확산 효과를 향상시킬 수 있다. 이와 같이, 초격자층(200)에서 전류확산 효과가 향상되면, 동작 전압(Vf)가 낮아지게 되고, 발광 영역의 증가로 인해 발광 효율 또한 향상되므로, 광 출력을 확보하는 질화물 반도체 소자를 구현할 수 있다.Accordingly, when voltage is applied, a tunneling phenomenon occurs through the two-dimensional electron gas layer through n + -p + junctions, thereby improving the cladding effect of the n-type cladding layer 120 and ensuring high carrier mobility to spread current. The effect can be improved. As such, when the current diffusion effect in the superlattice layer 200 is improved, the operating voltage V f is lowered and the light emission efficiency is also improved due to the increase in the light emission area, thereby realizing a nitride semiconductor device that secures light output. Can be.

또한, 상기 초격자층(200)의 InGaN으로 이루어진 제2 질화물 반도체층(200b)은 GaN으로 이루어진 n형 클래드층(120)과 AlGaN으로 이루어진 활성층(130) 사이에 개재되어 상대적으로 높은 유전율을 갖게 되므로, 초격자층(200)은 일종의 커패시터로서의 역할을 수행할 수 있게 된다. 따라서, 상기 초격자층(200)은 급격한 서지(surge) 전압 또는 정전기 현상으로부터 질화물 반도체 소자를 보호할 수 있게 되고, 그로 인해 소자의 ESD 내성을 개선하는 것이 가능하다.In addition, the second nitride semiconductor layer 200b made of InGaN of the superlattice layer 200 is interposed between the n-type cladding layer 120 made of GaN and the active layer 130 made of AlGaN to have a relatively high dielectric constant. Therefore, the superlattice layer 200 may serve as a kind of capacitor. Accordingly, the superlattice layer 200 can protect the nitride semiconductor device from sudden surge voltage or electrostatic phenomenon, thereby improving the ESD resistance of the device.

실시예Example 2 2

도 5 및 도 6을 참고로, 본 발명의 제2 실시예에 대해 설명하기로 한다. 다만, 제2 실시예의 구성 중 제1 실시예와 동일한 부분에 대한 설명은 생략하고, 제2 실시예에서 달라지는 구성에 대해서만 상술하기로 한다.5 and 6, a second embodiment of the present invention will be described. However, the description of the same parts as those of the first embodiment of the configuration of the second embodiment will be omitted, and only the configuration that is different from the second embodiment will be described in detail.

도 5는 본 발명의 제2 실시예에 따른 초격자층을 나타낸 부분 단면도이고, 도 6은 도 5의 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프이다.5 is a partial cross-sectional view showing a superlattice layer according to a second embodiment of the present invention, and FIG. 6 is a graph schematically showing an example of an energy bandgap profile of the superlattice layer of FIG. 5.

도 5 및 도 6에 도시한 바와 같이, 제2 실시예에 따른 초격자층(200)은 제1 실시예에 따른 초격자층(200)과 대부분의 구성이 동일하고, 다만, 상기 n형 클래드층(120) 상에 형성되는 최하층의 질화물 반도체층이 n형 클래드층(120)의 에너지 밴드보다 높은 에너지 밴드를 가지는 제1 질화물 반도체층(200a)이 아닌 n형 클래드층(120)의 에너지 밴드보다 낮은 에너지 밴드를 가지는 제2 질화물 반도체(200b)라는 점에서만 제1 실시예와 다르다.5 and 6, the superlattice layer 200 according to the second embodiment has the same configuration as that of the superlattice layer 200 according to the first embodiment, except that the n-type cladding is provided. The energy band of the n-type cladding layer 120 other than the first nitride semiconductor layer 200a having the energy band higher than that of the n-type cladding layer 120 is formed on the lowermost layer of the nitride semiconductor layer formed on the layer 120. It differs from the first embodiment only in that it is a second nitride semiconductor 200b having a lower energy band.

즉, 제1 실시예는 상기 초격자층으로 상기 n형 클래드층의 에너지 밴드보다 더 높은 제1 질화물 반도체층과 상기 n형 클래드층의 에너지 밴드보다 더 낮은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성되어 있는 것을 예시한 것이며, 제2 실시예는 상기 초격자층으로 상기 n형 클래드층의 에너지 밴드보다 더 낮은 제1 질화물 반도체층과 상기 n형 클래드층의 에너지 밴드보다 더 높은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성되어 있는 것을 예시한 것이다.That is, in the first embodiment, the first nitride semiconductor layer higher than the energy band of the n-type cladding layer and the second nitride semiconductor layer lower than the energy band of the n-type cladding layer are alternately used as the superlattice layer. The above-described embodiment is repeatedly stacked and formed, and the second embodiment has the superlattice layer having a higher energy band than the first nitride semiconductor layer and the n-type cladding layer, which are lower than the energy band of the n-type cladding layer. It illustrates that the second nitride semiconductor layer is formed by alternately stacking one or more times.

따라서, 이러한 제2 실시예는 제1 실시예에서와 동일한 작용 및 효과를 얻을 수 있다.Thus, this second embodiment can achieve the same effects and effects as in the first embodiment.

실시예Example 3 3

이하, 도 7 및 도 8을 참고로, 본 발명의 제3 실시예에 대해 설명하기로 한다. 다만, 제3 실시예의 구성 중 제1 실시예와 동일한 부분에 대한 설명은 생략하고, 제3 실시예에서 달라지는 구성에 대해서만 상술하기로 한다.Hereinafter, a third embodiment of the present invention will be described with reference to FIGS. 7 and 8. However, the description of the same parts as those of the first embodiment of the configuration of the third embodiment will be omitted, and only the configuration that is different from the third embodiment will be described in detail.

도 7은 본 발명의 제3 실시예에 따른 초격자층을 나타낸 부분 단면도이고, 도 8은 도 7의 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프이다.7 is a partial cross-sectional view showing a superlattice layer according to a third embodiment of the present invention, and FIG. 8 is a graph schematically showing an example of an energy bandgap profile of the superlattice layer of FIG. 7.

도 7 및 도 8에 도시한 바와 같이, 제3 실시예에 따른 초격자층(200)은 제1 실시예에 따른 초격자층(200)과 대부분의 구성이 동일하고, 다만, 상기 제1 질화물 반도체층(200a)과 상기 제2 질화물 반도체층(200b) 사이에 어느 일방으로 에너지 밴드가 순차적으로 증가하는 1층 이상의 질화물 반도체층인 스트레스(stress) 완충층(300)을 더 포함한다는 점에서만 제1 실시예와 다르다. 이때, 상기 스트레스 완충층(300)은 InXAlYGa1 -X- YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어져 있으며, In과 Al의 서로 다른 조성비를 통해 제1 질화물 반도체층(200a)과 상기 제2 질화물 반도체층(200b) 사이의 에너지 밴드갭의 차이를 조절하는 역할을 한다.As shown in FIGS. 7 and 8, the superlattice layer 200 according to the third embodiment has the same structure as that of the superlattice layer 200 according to the first embodiment, except that the first nitride is used. A first buffer layer 300 may further include a stress buffer layer 300, which is one or more layers of a nitride semiconductor layer in which an energy band is sequentially increased between the semiconductor layer 200a and the second nitride semiconductor layer 200b. It differs from an Example. In this case, the stress buffer layer 300 is made of a semiconductor material having an In X Al Y Ga 1 -X- Y N composition formula (where 0≤X, 0≤Y, X + Y≤1), and In and Al The ratio of the energy band gap between the first nitride semiconductor layer 200a and the second nitride semiconductor layer 200b is controlled through different composition ratios.

따라서, 제3 실시예는 제1 실시예에서와 동일한 작용 및 효과를 얻을 수 있 을 뿐만 아니라, 제1 질화물 반도체층(200a)과 제2 질화물 반도체층(200b) 사이에 형성된 스트레스 완충층(300)을 통해 제1 질화물 반도체층(200a)과 제2 질화물 반도체층(200b)의 계면에서 급격히 변화하는 에너지 밴드갭을 완충시킴으로써, 소자에 특성을 보다 안정적으로 유지시킬 수 있는 이점이 있다.Accordingly, the third embodiment not only obtains the same functions and effects as in the first embodiment, but also the stress buffer layer 300 formed between the first nitride semiconductor layer 200a and the second nitride semiconductor layer 200b. By buffering a rapidly changing energy bandgap at the interface between the first nitride semiconductor layer 200a and the second nitride semiconductor layer 200b, there is an advantage that the characteristics of the device can be more stably maintained.

한편, 도시하지는 않았지만, 이러한 스트레스 완충층(300)은 본 발명의 제2 실시예에 기재된 초격자층에도 적용하는 것이 가능하다.On the other hand, although not shown, such a stress buffer layer 300 can be applied to the superlattice layer described in the second embodiment of the present invention.

실시예Example 4 4

이하, 도 9 및 도 10을 참고로, 본 발명의 제4 실시예에 대해 설명하기로 한다. 다만, 제4 실시예의 구성 중 제3 실시예와 동일한 부분에 대한 설명은 생략하고, 제3 실시예에서 달라지는 구성에 대해서만 상술하기로 한다.Hereinafter, a fourth embodiment of the present invention will be described with reference to FIGS. 9 and 10. However, the description of the same parts as those of the third embodiment in the configuration of the fourth embodiment will be omitted, and only the configuration that is different from the third embodiment will be described in detail.

도 9는 본 발명의 제4 실시예에 따른 초격자층을 나타낸 부분 단면도이고, 도 10은 도 9의 초격자층의 에너지 밴드갭 프로파일의 일례를 개략적으로 나타낸 그래프이다.9 is a partial cross-sectional view showing a superlattice layer according to a fourth embodiment of the present invention, and FIG. 10 is a graph schematically showing an example of an energy bandgap profile of the superlattice layer of FIG. 9.

도 9 및 도 10에 도시한 바와 같이, 제4 실시예에 따른 초격자층은 제3 실시예에 따른 초격자층과 대부분의 구성이 동일하고, 다만, 상기 제4 실시예에서는 제1 질화물 반도체층(200a)과 상기 제2 질화물 반도체층(200b) 및 제1 질화물 반도체층(200a)이 순차적으로 적층되어 있는 3층 구조를 하나의 주기로 다수회 반복 적층되어 있으며, 제1 질화물 반도체층(200a)과 제2 질화물 반도체층(200b) 사이 및 제2 질화물 반도체층(200b)과 제1 질화물 반도체층(200b) 사이에 어느 일방으로 에너 지 밴드가 순차적으로 증가하는 1층 이상의 질화물 반도체층인 스트레스(stress) 완충층(300)을 더 포함한다는 점에서만 제3 실시예와 다르다.9 and 10, the superlattice layer according to the fourth embodiment has the same structure as that of the superlattice layer according to the third embodiment, except that the first nitride semiconductor is used in the fourth embodiment. A three-layer structure in which the layer 200a, the second nitride semiconductor layer 200b, and the first nitride semiconductor layer 200a are sequentially stacked is repeatedly stacked a plurality of times in one cycle, and the first nitride semiconductor layer 200a. Stress), which is one or more layers of nitride semiconductor layers in which an energy band sequentially increases in either direction between the second nitride semiconductor layer 200b and between the second nitride semiconductor layer 200b and the first nitride semiconductor layer 200b. (stress) Different from the third embodiment only in that the buffer layer 300 is further included.

따라서, 제4 실시예는 제3 실시예에서와 동일한 작용 및 효과를 얻을 수 있는 이점이 있다.Therefore, the fourth embodiment has an advantage that the same operation and effect as in the third embodiment can be obtained.

또한, 본 발명에 따른 질화물 반도체 소자는, 상기 p형 클래드층(140)과 활성층(130)을 에칭하여 상기 n형 클래드층(120)의 일부 상면을 노출시킴으로써 형성된 복수의 메사와, 상기 복수의 메사 상의 상기 노출된 n형 클래드층(120) 상에 형성된 n형 전극(170)과, 전류를 확산시키기 위해 상기 p형 클래드층(140) 상에 형성된 투명 도전체층(150) 및 상기 투명 도전체층(150) 상에서 반사 메탈 역할 및 본딩 메탈 역할을 하는 p형 전극(160)이 포함되어 있다. In addition, the nitride semiconductor device according to the present invention includes a plurality of mesas formed by etching the p-type cladding layer 140 and the active layer 130 to expose a portion of the upper surface of the n-type cladding layer 120, and the plurality of mesas. The n-type electrode 170 formed on the exposed n-type cladding layer 120 on the mesa, and the transparent conductor layer 150 and the transparent conductor layer formed on the p-type cladding layer 140 to diffuse current. A p-type electrode 160 that serves as a reflective metal and a bonding metal on 150 is included.

이러한 본 실시예의 발광 구조물 구성에서, 상기 투명 도전체층(150)은, 전류 주입 면적을 증가시켜 전류확산 효과를 향상시키기 위한 층으로 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 TCO(Transparent Conductive Oxide)로 이루어진 그룹에서 선택된 어느 하나의 막으로 이루어짐이 바람직하다.In the light emitting structure of the present embodiment, the transparent conductor layer 150 is a layer for improving the current diffusion effect by increasing the current injection area, Indium Tin Oxide (ITO), Tin Oxide (TO), Indium Zinc (IZO) Oxide), ITZO (Indium Tin Zinc Oxide) and TCO (Transparent Conductive Oxide) is preferably made of any one film selected from the group consisting of.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.

상기한 바와 같이, 본 발명은 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층되어 형성된 다층 구조의 초격자층을, n형 클래드층과 활성층 사이에 구비하여 n형 클래드층의 클래딩(cladding) 효과 및 전류확산 효과를 향상시킬 수 있다. As described above, the present invention provides a multi-layered superlattice layer formed by sequentially stacking nitride semiconductor layers having different energy bands between an n-type cladding layer and an active layer, thereby cladding the n-type cladding layer. The effect and current spreading effect can be improved.

이와 같이, 본 발명은 전류확산 효과의 향상으로 인하여 동작 전압(Vf)을 낮추어 발광 효율 또한 향상시켜, 높은 광 출력을 얻을 수 있는 질화물 반도체 소자를 구현하게 된다.As described above, the present invention reduces the operating voltage (V f ) due to the improvement of the current diffusion effect to improve the luminous efficiency, thereby realizing a nitride semiconductor device that can obtain a high light output.

또한, 본 발명은 상기 초격자층의 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층되어 있는 구조가 일종의 커패시터 역할을 수행함으로써, ESD 내성 향상을 위한 별도의 다른 소자를 구비할 필요없이 ESD 내성을 개선시켜 고신뢰성의 질화물 반도체 소자를 구현하게 된다.In addition, in the present invention, since a structure in which nitride semiconductor layers having different energy bands of the superlattice layer are sequentially stacked serves as a kind of capacitor, ESD resistance is not required to include a separate device for improving ESD resistance. The nitride semiconductor device having high reliability can be realized by improving the efficiency.

Claims (6)

기판;Board; 상기 기판 상에 형성되어 있는 n형 클래드층;An n-type cladding layer formed on the substrate; 상기 n형 클래드층 상의 일부에, 서로 다른 에너지 밴드를 가지는 질화물 반도체층이 순차적으로 적층되어 있는 다층 구조로 형성되어 있는 초격자층;A superlattice layer having a multilayer structure in which nitride semiconductor layers having different energy bands are sequentially stacked on a portion of the n-type cladding layer; 상기 초격자층 상에 형성되어 있는 활성층;An active layer formed on the superlattice layer; 상기 활성층 상에 형성되어 있는 p형 클래드층;A p-type cladding layer formed on the active layer; 상기 p형 클래드층 상에 형성되어 있는 p형 전극; 및A p-type electrode formed on the p-type cladding layer; And 상기 초격자층이 형성되지 않은 n형 클래드층 상에 형성되어 있는 n형 전극을 포함하는 것을 특징으로 하는 질화물 반도체 소자.And an n-type electrode formed on the n-type cladding layer in which the superlattice layer is not formed. 제1항에 있어서,The method of claim 1, 상기 초격자층을 구성하는 서로 다른 에너지 밴드를 가지는 질화물 반도체층은, InXAlYGa1 -X- YN (0≤X, 0≤Y, X+Y≤1) 조성물로 이루어져 있으며, Al과 In의 조성비를 다르게 하여 형성된 것을 특징으로 하는 질화물 반도체 소자.The nitride semiconductor layer having different energy bands constituting the superlattice layer is composed of In X Al Y Ga 1 -X- Y N (0≤X, 0≤Y, X + Y≤1) composition, and Al A nitride semiconductor device, characterized in that formed by varying the composition ratio of and In. 제1항에 있어서,The method of claim 1, 상기 초격자층은, 상기 n형 클래드층의 에너지 밴드보다 더 높은 제1 질화물 반도체층과 상기 n형 클래드층의 에너지 밴드보다 더 낮은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성된 것을 특징으로 하는 질화물 반도체 소자.The superlattice layer is formed by alternately stacking the first nitride semiconductor layer higher than the energy band of the n-type cladding layer and the second nitride semiconductor layer lower than the energy band of the n-type cladding layer one or more times in turn. A nitride semiconductor element. 제1항에 있어서,The method of claim 1, 상기 초격자층은 상기 n형 클래드층의 에너지 밴드보다 더 낮은 제1 질화물 반도체층과 상기 n형 클래드층의 에너지 밴드보다 더 높은 제2 질화물 반도체층이 교대로 1회 이상 반복 적층되어 형성된 것을 특징으로 하는 질화물 반도체 소자.The superlattice layer is formed by alternately stacking the first nitride semiconductor layer lower than the energy band of the n-type cladding layer and the second nitride semiconductor layer higher than the energy band of the n-type cladding layer one or more times. A nitride semiconductor element. 제3항 또는 제4항에 있어서,The method according to claim 3 or 4, 상기 제1 질화물 반도체층과 상기 제2 질화물 반도체층 사이에 어느 일방으로 에너지 밴드가 순차적으로 증가하는 1층 이상의 질화물 반도체층을 포함하는 것을 특징으로 하는 질화물 반도체 소자.A nitride semiconductor device comprising at least one nitride semiconductor layer in which an energy band sequentially increases in either direction between the first nitride semiconductor layer and the second nitride semiconductor layer. 제1항에 있어서,The method of claim 1, 상기 p형 클래드층과 상기 p형 전극 사이에 형성되어 있는 투명 도전체층을 더 포함하는 것을 특징으로 하는 질화물 반도체 소자.And a transparent conductor layer formed between the p-type cladding layer and the p-type electrode.
KR20050065571A 2005-07-20 2005-07-20 Nitride semiconductor devices Active KR100716792B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20050065571A KR100716792B1 (en) 2005-07-20 2005-07-20 Nitride semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050065571A KR100716792B1 (en) 2005-07-20 2005-07-20 Nitride semiconductor devices

Publications (2)

Publication Number Publication Date
KR20070010736A true KR20070010736A (en) 2007-01-24
KR100716792B1 KR100716792B1 (en) 2007-05-14

Family

ID=38011903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050065571A Active KR100716792B1 (en) 2005-07-20 2005-07-20 Nitride semiconductor devices

Country Status (1)

Country Link
KR (1) KR100716792B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160149496A (en) * 2015-06-18 2016-12-28 엘지이노텍 주식회사 Light emitting device and lighting system having the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101000279B1 (en) 2008-04-15 2010-12-10 우리엘에스티 주식회사 Light emitting device using cladding layer composed of asymmetric unit units

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753147B1 (en) * 1998-03-12 2007-08-30 니치아 카가쿠 고교 가부시키가이샤 Nitride semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160149496A (en) * 2015-06-18 2016-12-28 엘지이노텍 주식회사 Light emitting device and lighting system having the same

Also Published As

Publication number Publication date
KR100716792B1 (en) 2007-05-14

Similar Documents

Publication Publication Date Title
KR100835116B1 (en) Nitride semiconductor light emitting device
KR100674862B1 (en) Nitride semiconductor light emitting device
KR100703096B1 (en) Nitride semiconductor light emitting device
KR100631971B1 (en) Nitride semiconductor light emitting device
CN102169935B (en) Luminescent device
KR20130106690A (en) White light emitting diode
KR101389348B1 (en) GaN-based semiconductor light emitting device
US20130015465A1 (en) Nitride semiconductor light-emitting device
KR100604406B1 (en) Nitride semiconductor devices
KR102019858B1 (en) Light emitting device and lighting system
KR20090104454A (en) Nitride Semiconductor Light Emitting Device
KR100604423B1 (en) Nitride semiconductor devices
KR101138947B1 (en) Light emitting device having zenor diode therein and method of fabricating the same
KR20240005814A (en) Red light-emitting semiconductor light-emitting device and method of manufacturing the same
KR100803246B1 (en) Nitride semiconductor devices
KR100850778B1 (en) Nitride semiconductor device
KR20100027407A (en) Nitride semiconductor light emitting device
KR100661606B1 (en) Nitride semiconductor devices
KR100716792B1 (en) Nitride semiconductor devices
KR100638729B1 (en) Group III nitride light emitting element
KR100836132B1 (en) Nitride-based Semiconductor Light-Emitting Diodes
KR20080038628A (en) Nitride Semiconductor Light Emitting Device
KR100721160B1 (en) Nitride semiconductor devices
KR100674709B1 (en) Nitride semiconductor devices
KR20010068552A (en) nitride light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050720

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060630

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20061226

Patent event code: PE09021S02D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070313

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070503

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070504

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100325

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110414

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120329

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130430

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140430

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150430

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160429

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170427

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180430

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190429

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20200429

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210428

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20220420

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20240424

Start annual number: 18

End annual number: 18