[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20060113179A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR20060113179A
KR20060113179A KR1020050036099A KR20050036099A KR20060113179A KR 20060113179 A KR20060113179 A KR 20060113179A KR 1020050036099 A KR1020050036099 A KR 1020050036099A KR 20050036099 A KR20050036099 A KR 20050036099A KR 20060113179 A KR20060113179 A KR 20060113179A
Authority
KR
South Korea
Prior art keywords
voltage
power supply
vdd
liquid crystal
data
Prior art date
Application number
KR1020050036099A
Other languages
Korean (ko)
Other versions
KR101128252B1 (en
Inventor
김승학
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050036099A priority Critical patent/KR101128252B1/en
Publication of KR20060113179A publication Critical patent/KR20060113179A/en
Application granted granted Critical
Publication of KR101128252B1 publication Critical patent/KR101128252B1/en

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B2/00—Walls, e.g. partitions, for buildings; Wall construction with regard to insulation; Connections specially adapted to walls
    • E04B2/84—Walls made by casting, pouring, or tamping in situ
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B2/00—Walls, e.g. partitions, for buildings; Wall construction with regard to insulation; Connections specially adapted to walls
    • E04B2/56—Load-bearing walls of framework or pillarwork; Walls incorporating load-bearing elongated members
    • E04B2/70—Load-bearing walls of framework or pillarwork; Walls incorporating load-bearing elongated members with elongated members of wood
    • E04B2/706—Load-bearing walls of framework or pillarwork; Walls incorporating load-bearing elongated members with elongated members of wood with supporting function

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A liquid crystal display is provided to increase reliability of a data driver and to reduce the cost of producing the data drivers by generating positive gamma voltages and negative gamma voltages by a power supply unit, which generates positive/negative power voltage of low level and supplying the power voltage to the data driver. A liquid crystal display includes a liquid crystal panel for displaying data; a power supply unit for generating first and second power voltages(VDD,-VDD) different from each other to display the data; and a gamma voltage generating unit for generating positive gamma voltages(GMA1~GMA5) and negative gamma voltages(GMA6~GMA10) by using the first and second power voltages, where first power voltage is a positive voltage and the second power voltage is a negative voltage.

Description

액정표시장치{Liquid Crystal Display device}Liquid crystal display device

도 1은 종래의 액정표시장치를 나타낸 도면.1 is a view showing a conventional liquid crystal display device.

도 2는 도 1의 감마전압 발생부를 상세히 나타낸 회로도.FIG. 2 is a circuit diagram illustrating in detail the gamma voltage generator of FIG. 1. FIG.

도 3은 본 발명에 따른 액정표시장치를 나타낸 도면.3 is a view showing a liquid crystal display device according to the present invention.

도 4는 도 3의 전원공급부를 상세히 나타낸 회로도.4 is a circuit diagram showing in detail the power supply of FIG.

도 5는 도 3의 감마전압 발생부를 상세히 나타낸 회로도.5 is a circuit diagram illustrating in detail the gamma voltage generator of FIG. 3.

<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

102:액정패널 104:게이트 드라이버102: liquid crystal panel 104: gate driver

106:데이터 드라이버 108:감마전압 발생부106: data driver 108: gamma voltage generator

109:DC/DC칩 110:타이밍 컨트롤러109: DC / DC chip 110: Timing controller

112:전원 공급부112: power supply

본 발명은 액정표시장치에 관한 것으로, 특히 양/음 감마전압을 생성하고 데이터 드라이버의 신뢰성을 향상시킬수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of generating a positive / negative gamma voltage and improving the reliability of a data driver.

정보통신분야의 급속한 발전으로 말미암아 원하는 정보를 표시해 주는 디스 플레이 산업의 중요성이 날로 증가하고 있으며, 현재까지 정보디스플레이 장치 중 CRT(Cathod Ray Tube)는 다양한 색을 표시할 수 있고, 화면의 밝기도 우수하다는 장점 때문에 지금까지 꾸준한 인기를 누려왔다. 하지만 대형, 휴대용, 고해상도 디스플레이에 대한 욕구 때문에 무게와 부피가 큰 CRT 대신에 평판디스플레이 개발이 절실이 요구되고 있다. 이러한 평판디스플레이는 컴퓨터 모니터에서 항공기 및 우주선등에 사용되는 디스플레이에 이르기까지 응용분야가 넓고 다양하다.Due to the rapid development of the information and communication field, the importance of the display industry for displaying desired information is increasing day by day.CRT (Cathod Ray Tube) among the information display devices can display various colors and the brightness of the screen is excellent. It has enjoyed steady popularity so far. However, the desire for large, portable and high-resolution displays is urgently needed to develop flat panel displays instead of CRTs, which are bulky and bulky. These flat panel displays have a wide range of applications from computer monitors to displays used in aircraft and spacecraft.

현재 생산 혹은 개발된 평판디스플레이는 액정표시장치(LCD), 전계발광 디스플레이(ELD), 전계방출디스플레이(FED), 플라즈마디스플레이(PDP)등이 있다, 이상적인 평판디스플레이가 되기 위해서는 경중량, 고휘도, 고효율, 고해상도, 고속응답특성, 저구동전압, 저소비전력, 저코스트 및 천연색 디스플레이 특성등이 요구된다.The flat panel displays currently produced or developed include liquid crystal displays (LCDs), electroluminescent displays (ELDs), field emission displays (FEDs), plasma displays (PDPs), and the like. High resolution, high speed response, low driving voltage, low power consumption, low cost and color display characteristics are required.

이하, 첨부된 도면을 참조하여 종래 액정표시장치의 감마전압 발생회로를 설명하기로 한다.Hereinafter, a gamma voltage generation circuit of a conventional liquid crystal display device will be described with reference to the accompanying drawings.

도 1은 종래의 액정표시장치를 나타낸 도면이다.1 is a view showing a conventional liquid crystal display device.

도 1에 도시된 바와 같이, 상기 액정표시장치는 복수개의 게이트라인들과 데이터 라인들, 그리고 그 교차부위에 형성된 박막트랜지스터(TFT) 및 화소전극으로 이루어져 화상을 디스플레이 하는 액정패널(2)과, 상기 액정패널(2)의 데이터라인들로 데이터 신호를 공급하는 데이터 드라이버(6)와, 상기 액정패널(2)의 게이트라인들로 상기 박막트랜지스터(TFT)의 구동신호인 스캔신호를 출력하는 게이트 드라이버(4)와, 복수개의 감마전압을 상기 데이터 드라이버(6)로 공급하는 감마전압 발 생부(8)와, 상기 게이트 드라이버(4)와 상기 데이터 드라이버(6)를 제어하는 제어신호들을 생성하는 타이밍 컨트롤러(10)를 구비한다.As shown in FIG. 1, the liquid crystal display includes a liquid crystal panel 2 including a plurality of gate lines and data lines, and a thin film transistor (TFT) and a pixel electrode formed at an intersection thereof to display an image; A data driver 6 for supplying a data signal to data lines of the liquid crystal panel 2 and a gate for outputting a scan signal which is a driving signal of the thin film transistor TFT to the gate lines of the liquid crystal panel 2; Generating a driver 4, a gamma voltage generator 8 for supplying a plurality of gamma voltages to the data driver 6, and generating control signals for controlling the gate driver 4 and the data driver 6; The timing controller 10 is provided.

상기 액정패널(2)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부에는 상기 데이터라인들(DL1 내지 DLm)로부터 입력되는 영상을 액정셀에 선택적으로 공급하기 위한 박막트랜지스터(TFT)가 형성된다. In the liquid crystal panel 2, liquid crystal is injected between two glass substrates, and at the intersection of the gate lines GL1 to GLn and the data lines DL1 to DLm on the lower glass substrate. A thin film transistor (TFT) for selectively supplying an image input from DL1 to DLm) is formed.

상기 데이터 드라이버(6)는 상기 타이밍 컨트롤러(10)로부터 비디오데이터(R, G, B)와 함께 도트클럭(Dclk)이 입력된다. 상기 데이터 드라이버(6)는 상기 도트클럭(Dclk)에 동기하여 디지털 비디오 데이터(R, G, B)를 래치한 후에, 래치된 데이터를 감마전압에 따라 보정하게 된다. The data driver 6 receives a dot clock Dclk together with the video data R, G, and B from the timing controller 10. The data driver 6 latches the digital video data R, G, and B in synchronization with the dot clock Dclk, and then corrects the latched data according to the gamma voltage.

상기 게이트 드라이버(4)는 상기 타이밍 컨트롤러(10)로부터 입력되는 게이트 쉬프트 펄스(GSP)에 응답하여 순차적으로 스캔펄스를 발생하는 쉬프트 레지스터(미도시)와, 스캔펄스의 전압을 액정셀의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터(미도시)등으로 구성된다.The gate driver 4 includes a shift register (not shown) that sequentially generates scan pulses in response to a gate shift pulse GSP input from the timing controller 10, and a voltage of the scan pulses to drive the liquid crystal cell. And a level shifter (not shown) for shifting to an appropriate level.

상기 타이밍 컨트롤러(10)는 시스템(미도시)로부터 입력되는 수평/수직 동기 신호를 이용하여 상기 데이터 드라이버(6)와 상기 게이트 드라이버(4)를 제어하는 제어신호들을 생성한다. 또한, 상기 타이밍 컨트롤러(10)는 상기 시스템으로부터 공급된 R, G, B 데이터를 정렬하여 상기 데이터 드라이버(6)로 공급한다. The timing controller 10 generates control signals for controlling the data driver 6 and the gate driver 4 by using a horizontal / vertical synchronization signal input from a system (not shown). The timing controller 10 also arranges and supplies the R, G, and B data supplied from the system to the data driver 6.

도 2는 도 1의 감마전압 발생부를 상세히 나타낸 회로도이다.FIG. 2 is a circuit diagram illustrating in detail the gamma voltage generator of FIG. 1.

도 2에 도시된 바와 같이, 상기 액정표시장치는 10개의 감마전원 입력을 가 지는 데이터 드라이버가 사용되고 상기 데이터 드라이버 외부에서 10개의 감마전압이 입력된다. As shown in FIG. 2, the liquid crystal display uses a data driver having ten gamma power inputs and ten gamma voltages are input from the outside of the data driver.

종래의 감마전압 발생부(8)는 상기 데이터 드라이버(6)의 외부에 구비된다. 일예로, 감마전압 발생부(8)는 데이터 PCB내에 실장될 수 있다. 각 감마전압은 전원전압단과 접지단 사이에 직렬로 구성된다.The conventional gamma voltage generator 8 is provided outside the data driver 6. As an example, the gamma voltage generator 8 may be mounted in a data PCB. Each gamma voltage is configured in series between the supply voltage terminal and the ground terminal.

각 감마전압은 복수개의 저항(R1 ~ R12)들이 직렬로 연결되어 각 저항에 의한 전압분배를 통해 복수레벨의 전압을 발생한다. Each gamma voltage is a plurality of resistors (R1 ~ R12) are connected in series to generate a plurality of levels of voltage through the voltage distribution by each resistor.

상기 감마전압 발생부(8)에서 감마전압을 생성하는 방법은 전원공급부(미도시)로부터 공급된 전원전압(Vdd)으로부터 복수개의 저항(R1 ~ R12)의 배열로 전압분배를 통해 이루어진다. 상기 감마전압은 상기 전원전압(Vdd)이 양의 전압을 갖고 있기 때문에 양의 전압으로 가지고 있다. The method for generating a gamma voltage in the gamma voltage generator 8 is performed by voltage distribution from the power supply voltage Vdd supplied from a power supply unit (not shown) to an array of a plurality of resistors R1 to R12. The gamma voltage has a positive voltage because the power supply voltage Vdd has a positive voltage.

기준전압이 되는 공통전압(Vcom)을 기준으로 하여 상기 공통전압(Vcom)보다 큰 전압은 Positive 감마전압으로 상기 공통전압(Vcom)보다 낮은 전압은 Negative 감마전압으로 나뉘게 된다. 상기 Positive/Negative 감마전압으로 동작시키기 위해서 상기 전원전압(Vdd)은 상당히 높은 전압을 이루게 된다. Based on the common voltage Vcom serving as a reference voltage, a voltage larger than the common voltage Vcom is divided into a positive gamma voltage, and a voltage lower than the common voltage Vcom is divided into a negative gamma voltage. In order to operate with the positive / negative gamma voltage, the power supply voltage Vdd becomes a very high voltage.

상기 전원전압(Vdd)은 상기 데이터 드라이버(6)로 공급되는데, 이때, 상기 데이터 드라이버(6)로 공급된 전원전압(Vdd)이 높아질수록 상기 데이터 드라이버(6)는 상기 전원전압(Vdd)으로 인해 열을 발생하게 된다. 상기 높은 전원전압(Vdd)이 공급되어 발생한 열로 인해 상기 데이터 드라이버(6)는 큰 손상을 입게 된다. 즉, 상기 데이터 드라이버(6)의 신뢰성이 저하된다.The power supply voltage Vdd is supplied to the data driver 6, and as the power supply voltage Vdd supplied to the data driver 6 increases, the data driver 6 returns to the power supply voltage Vdd. It generates heat. The heat generated by the high power supply voltage Vdd is severely damaged by the data driver 6. That is, the reliability of the data driver 6 is lowered.

따라서, 상기 양의 전압으로 Positive/Negative 감마전압으로 구분되어 동작되는 액정표시장치의 경우, 상기 전원전압(Vdd)이 높아질수록 상기 데이터 드라이버(6)에 손상을 입히게 되고, 상기 데이터 드라이버(6)가 상기 높은 전원전압(Vdd)에 영향을 받지 않도록 하기 위한 별도의 제조공정이 추가됨으로써 상기 데이터 드라이버(6)의 제조비용이 증가하게 된다.Accordingly, in the case of the liquid crystal display device operated by dividing the positive / negative gamma voltage by the positive voltage, the data driver 6 is damaged as the power supply voltage Vdd increases. As a separate manufacturing process is added so that is not affected by the high power supply voltage Vdd, the manufacturing cost of the data driver 6 is increased.

본 발명은 양의 전압값을 갖는 감마전압 뿐만아니라 음의 전압값을 갖는 감마전압을 생성하여 높은 전원전압(Vdd)인한 데이터 드라이버의 손실을 감소시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.It is an object of the present invention to provide a liquid crystal display device which can reduce the loss of data driver caused by high power supply voltage Vdd by generating a gamma voltage having a negative voltage value as well as a gamma voltage having a positive voltage value. .

상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 소정의 데이터가 표시되는 액정패널과, 상기 데이터를 표현하기 위해 서로 상이한 제 1 및 제 2 전원전압을 생성하는 전원공급부와, 상기 서로 상이한 제 1 및 제 2 전원전압을 이용하여 양의 감마전압과 음의 감마전압을 생성하는 감마전압 생성부를 포함한다.According to an aspect of the present invention, a liquid crystal display device includes: a liquid crystal panel in which predetermined data is displayed; a power supply unit generating first and second power voltages different from each other to express the data; And a gamma voltage generator configured to generate a positive gamma voltage and a negative gamma voltage using the first and second power voltages.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.

도 3은 본 발명에 따른 액정표시장치를 나타낸 도면이다.3 is a view showing a liquid crystal display according to the present invention.

도 3에 도시된 바와 같이, 상기 액정표시장치는 소정의 데이터를 표시하는 액정패널(102)과, 상기 액정패널(102)을 구동하기 위한 게이트 드라이버(104) 및 데이터 드라이버(106)와, 상기 게이트 드라이버(104) 및 데이터 드라이버(106)를 제어하는 타이밍 컨트롤러(110)와, 상기 데이터 드라이버(106)로 양의 감마전압과 음의 감마전압을 공급하는 감마전압 발생부(108)와, 상기 타이밍 컨트롤러(110)와, 게이트 드라이버(104)와, 데이터 드라이버(106) 및 감마전압 발생부(108)로 제 1 및 제 2 전원전압(Vdd, -Vdd)을 공급하는 전원 공급부(112)를 포함한다.As shown in FIG. 3, the liquid crystal display includes a liquid crystal panel 102 displaying predetermined data, a gate driver 104 and a data driver 106 for driving the liquid crystal panel 102, and A timing controller 110 that controls the gate driver 104 and the data driver 106, a gamma voltage generator 108 that supplies a positive gamma voltage and a negative gamma voltage to the data driver 106, and A power supply 112 for supplying the first and second power supply voltages Vdd and -Vdd to the timing controller 110, the gate driver 104, the data driver 106 and the gamma voltage generator 108 is provided. Include.

상기 액정패널(102)은 두 장의 유리기판 사이에 액정이 주입된다. 상기 액정패널(102)의 하부 유리기판 상에 형성된 복수개의 게이트라인 및 데이터라인은 서로 교차된다. 상기 복수개의 게이트라인 및 데이터라인의 교차부에 박막트랜지스터(TFT)가 형성된다.In the liquid crystal panel 102, liquid crystal is injected between two glass substrates. A plurality of gate lines and data lines formed on the lower glass substrate of the liquid crystal panel 102 cross each other. A thin film transistor (TFT) is formed at an intersection of the plurality of gate lines and data lines.

상기 박막트랜지스터(TFT)는 상기 복수개의 게이트라인으로부터 공급된 스캔신호에 응답하여 상기 복수개의 데이터라인 상의 데이터 전압을 픽셀(Pixel)에 공급한다.The thin film transistor TFT supplies data voltages on the plurality of data lines to the pixel in response to scan signals supplied from the plurality of gate lines.

상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(110)로부터 생성된 데이터 제어신호에 응답하여 디지털 비디오 데이터(R, G, B)를 계조값에 대응하는 아날로그 데이터 전압으로 변환하고 상기 아날로그 데이터 전압을 상기 복수개의 데이터라인으로 공급한다.The data driver 106 converts the digital video data R, G, and B into analog data voltages corresponding to grayscale values in response to data control signals generated from the timing controller 110, and converts the analog data voltages into the analog data voltages. Supply to a plurality of data lines.

또한, 상기 데이터 드라이버(106)의 출력단에는 도시하지 않은 버퍼부가 위치하게 되는데 상기 버퍼부에 상기 전원공급부(112)에서 생성된 제 1 및 제 2 전원전압(Vdd, -Vdd)이 공급된다.In addition, a buffer unit (not shown) is positioned at an output terminal of the data driver 106, and the first and second power voltages Vdd and -Vdd generated by the power supply unit 112 are supplied to the buffer unit.

상기 게이트 드라이버(104)는 상기 타이밍 컨트롤러(110)로부터 생성된 게이트 제어신호에 응답하여 스캔신호를 상기 게이트라인들로 순차적으로 공급한다. The gate driver 104 sequentially supplies a scan signal to the gate lines in response to the gate control signal generated from the timing controller 110.

또한, 상기 게이트 드라이버(104)는 상기 전원공급부(112)로부터 공급된 제 1 전원전압(Vdd)을 이용하여 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 생성한다.In addition, the gate driver 104 generates a gate high voltage VGH and a gate low voltage VGL using the first power voltage Vdd supplied from the power supply 112.

상기 타이밍 컨트롤러(110)는 시스템(미도시)으로부터 공급된 수직/수평 동기신호와 클럭신호를 이용하여 상기 게이트 드라이버(104) 및 데이터 드라이버(106)를 제어하는 게이트 제어신호 및 데이터 제어신호를 생성한다. The timing controller 110 generates a gate control signal and a data control signal for controlling the gate driver 104 and the data driver 106 by using a vertical / horizontal synchronization signal and a clock signal supplied from a system (not shown). do.

또한, 상기 타이밍 컨트롤러(110)는 상기 시스템으로부터 공급된 디지털 데이터 신호(R, G, B)를 정렬하여 상기 데이터 드라이버(106)로 공급한다.In addition, the timing controller 110 arranges and supplies the digital data signals R, G, and B supplied from the system to the data driver 106.

상기 전원공급부(112)는 시스템(미도시)의 전원으로부터 입력된 3.3V의 Vcc 전압을 승압 또는 감압하여 제 1 및 제 2 전원전압(Vdd, -Vdd)을 발생한다.The power supply 112 generates the first and second power supply voltages Vdd and -Vdd by boosting or reducing the Vcc voltage of 3.3 V input from a power supply of a system (not shown).

도 4는 도 3의 전원공급부를 상세히 나타낸 회로도이다.4 is a circuit diagram illustrating in detail the power supply of FIG. 3.

도 4에 도시된 바와 같이, 상기 전원공급부(112)는 시스템(미도시)으로부터 입력된 전압(Vcc)을 수신하는 제 1 노드(Nd1)와 전압(PWM)을 전송하는 제 2 노드(Nd2) 사이에 접속된 인덕터(L1)와, 상기 제 2 노드(Nd2)와 전원전압(Vdd)을 전송하는 제 3 노드(Nd3) 사이에 접속된 다이오드(D1)와, 상기 제 3 노드(Nd3)와 제 4 노드(Nd4) 사이에 접속된 저항(R1)과, 상기 제 4 노드(Nd4)와 접지전압(GND) 사이에 접속된 저항(R2)과, 상기 제 3 노드(Nd3)와 상기 접지전압(GND) 사이에 접속된 캐패시터(C1)와, 상기 제 1 노드(Nd1)로 입력된 전압(Vcc)을 이용하여 상기 제 2 노드(Nd2)로 전원전압(Vdd)을 발생하고, 상기 제 4 노드(Nd4)에서 생성된 기준전압(Vref)을 발생하여 피드백하는 DC/DC 칩(109)으로 구성되어 있다.As shown in FIG. 4, the power supply 112 has a first node Nd1 for receiving a voltage Vcc input from a system (not shown) and a second node Nd2 for transmitting a voltage PWM. A diode D1 connected between the inductor L1 connected between the second node Nd2 and the third node Nd3 transmitting the power supply voltage Vdd, and the third node Nd3 The resistor R1 connected between the fourth node Nd4, the resistor R2 connected between the fourth node Nd4 and the ground voltage GND, the third node Nd3 and the ground voltage The power source voltage Vdd is generated to the second node Nd2 using the capacitor C1 connected between the GNDs and the voltage Vcc input to the first node Nd1, and the fourth voltage is generated. The DC / DC chip 109 generates and feeds a reference voltage Vref generated at the node Nd4.

상기 전원공급부(112)는 다음과 같이 동작한다.The power supply 112 operates as follows.

시스템(미도시)으로부터 상기 DC/DC 칩(109)의 입력단으로 Vcc(3.3V)이 공급된다. 상기 Vcc(3.3V)으로 인해 상기 DC/DC 칩(109)을 구동시키면 전원전압(Vdd)이 생성된다.Vcc (3.3V) is supplied from the system (not shown) to the input terminal of the DC / DC chip 109. When the DC / DC chip 109 is driven due to the Vcc (3.3V), a power supply voltage Vdd is generated.

상기 전원전압(Vdd)을 저항 R1과 R2를 이용해 전압분배를 하면 상기 제 1 기준전압(Vref 1)이 발생하게 된다.When the voltage is distributed using the resistors R1 and R2, the first reference voltage Vref 1 is generated.

상기 제 1 기준전압(Vref 1)은 상기 DC/DC칩(109)의 피드백(FB)핀으로 입력된다. 상기 제 1 기준전압(Vref 1)으로 인해 상기 DC/DC칩(109)이 구동될때, 상기 인덕터(L1)와 다이오드(D1)에 의해서 제 1 전원전압(Vdd)이 생성된다.The first reference voltage Vref 1 is input to the feedback FB pin of the DC / DC chip 109. When the DC / DC chip 109 is driven due to the first reference voltage Vref 1, a first power supply voltage Vdd is generated by the inductor L1 and the diode D1.

따라서, 상기 제 1 전원전압(Vdd)은 저항(R1, R2)의 전압분배와 상기 DC/DC 칩(109)과 연결된 인덕터(L1)과 다이오드(D1)로 인해서 생성된다. 상기 제 1 기준전압(Vref 1) 값에 따라 상기 제 1 전원전압(Vdd)이 결정된다.Accordingly, the first power supply voltage Vdd is generated due to the voltage distribution of the resistors R1 and R2 and the inductor L1 and the diode D1 connected to the DC / DC chip 109. The first power supply voltage Vdd is determined according to the value of the first reference voltage Vref 1.

또한, 상기 DC/DC 칩(109)으로 시스템으로부터 입력된 Vcc전압이 공급되면 음의 전압값을 갖는 전원전압(-Vdd)이 생성된다.In addition, when the Vcc voltage input from the system is supplied to the DC / DC chip 109, a power supply voltage (-Vdd) having a negative voltage value is generated.

상기 음의 전압값을 갖는 전원전압(-Vdd)이 저항 R3와 R4를 통해 전압분배가 이루어지면 제 2 기준전압(Vref 2)을 발생하게 된다. When the power supply voltage (-Vdd) having the negative voltage value is divided by the resistors R3 and R4, the second reference voltage Vref 2 is generated.

상기 제 2 기준전압(Vref 2)은 상기 DC/DC 칩(109)의 피드백(FB)핀으로 입력되어 상기 제 2 기준전압(Vref 2)으로 인해 상기 DC/DC 칩(109)이 구동될때, 인덕터(L2)와 다이오드(D2)에 의해서 음의 전압값을 갖는 제 2 전원전압(-Vdd)이 생성된다.When the second reference voltage Vref 2 is input to the feedback FB pin of the DC / DC chip 109 to drive the DC / DC chip 109 due to the second reference voltage Vref 2, The second power supply voltage -Vdd having a negative voltage value is generated by the inductor L2 and the diode D2.

따라서, 상기 음의 전압값을 갖는 제 2 전원전압(-Vdd)은 저항(R3, R3)의 전 압분배와 상기 DC/DC 칩(109)과 연결된 인덕터(L2)와 다이오드(D2)로 인해서 생성된다. 상기 제 2 전원전압(-Vdd)은 제 2 기준전압(Vref 2)의 값에 따라 결정된다. Therefore, the second power supply voltage (-Vdd) having the negative voltage value is due to the voltage distribution of the resistors R3 and R3 and the inductor L2 and the diode D2 connected to the DC / DC chip 109. Is generated. The second power supply voltage -Vdd is determined according to the value of the second reference voltage Vref 2.

상기 전원공급부(112)에서 생성된 제 1 전원전압(Vdd)은 상기 타이밍 컨트롤러(110)와, 데이터 드라이버(106)와, 게이트 드라이버(104) 및 감마전압 발생부(108)로 공급된다.The first power voltage Vdd generated by the power supply 112 is supplied to the timing controller 110, the data driver 106, the gate driver 104, and the gamma voltage generator 108.

상기 전원공급부(112)에서 생성된 음의 전압값을 갖는 제 2 전원전압(-Vdd)은 상기 감마전압 발생부(108) 및 데이터 드라이버(106)로 공급된다.The second power supply voltage (-Vdd) having the negative voltage value generated by the power supply 112 is supplied to the gamma voltage generator 108 and the data driver 106.

도 5는 도 3의 감마전압 발생부를 상세히 나타낸 회로도이다.5 is a circuit diagram illustrating in detail the gamma voltage generator of FIG. 3.

도 5에 도시된 바와 같이, 상기 감마전압 발생부(108)는 복수개의 저항(R1 ~ R12)과 상기 저항으로 공급된 제 1 전원전압단과, 제 2 전원전압단과, 접지전원(GND)단으로 이루어져 있다.As shown in FIG. 5, the gamma voltage generator 108 includes a plurality of resistors R1 to R12, a first power voltage terminal supplied to the resistor, a second power voltage terminal, and a ground power supply GND terminal. consist of.

상기 제 1 전원전압단으로는 상기 전원공급부(112)에서 생성된 양의 전압값을 갖는 제 1 전원전압(Vdd)이 공급되고, 상기 제 2 전원전압단으로는 상기 전원공급부(112)에서 생성된 음의 전압값을 갖는 제 2 전원전압(-Vdd)이 공급된다. The first power voltage terminal is supplied with a first power voltage Vdd having a positive voltage value generated by the power supply 112, and the second power voltage terminal is generated by the power supply 112. The second power supply voltage (-Vdd) having the negative voltage value is supplied.

이때, 일예로 상기 제 1 전원전압(Vdd)를 8V로 하고 상기 제 2 전원전압(-Vdd)을 -8V로 한다.At this time, for example, the first power supply voltage Vdd is 8V and the second power supply voltage -Vdd is -8V.

상기 제 1 전원전압(Vdd)과 연결된 복수개의 저항(R1 ~ R6)은 전압분배를 통해 양의 전압값을 갖는 Positive 감마전압(GMA1 ~ GMA5)을 생성한다.The plurality of resistors R1 to R6 connected to the first power voltage Vdd generate positive gamma voltages GMA1 to GMA5 having positive voltage values through voltage division.

상기 제 2 전원전압(-Vdd)과 연결된 복수개의 저항(R7 ~ R12)은 전압분배를 통해 음의 전압값을 갖는 Negative 감마전압(GMA6 ~ GMA10)을 생성한다.The plurality of resistors R7 to R12 connected to the second power voltage (-Vdd) generate negative gamma voltages GMA6 to GMA10 having negative voltage values through voltage division.

상기 양의 전압값을 갖는 Positive 감마전압(GMA1 ~ GMA5)과 음의 전압값을 갖는 Negative 감마전압(GMA6 ~ GMA10)은 상기 데이터 드라이버(106)로 공급된다. 특히, 상기 데이터 드라이버(106)의 출력단에 위치하는 버퍼부에 공급된다.Positive gamma voltages GMA1 to GMA5 having the positive voltage values and negative gamma voltages GMA6 to GMA10 having negative voltage values are supplied to the data driver 106. In particular, it is supplied to a buffer unit located at the output end of the data driver 106.

상기 버퍼부는 opamp로 이루어져 있는데, 상기 버퍼부의 입력단에는 상기 Positive 감마전압과 Negative 감마전압을 이용해서 생성된 0 ~ 255 개의 계조전압 중에 상기 데이터 드라이버(106)로 공급된 디지털 데이터 신호에 해당하는 계조전압이 공급된다.The buffer part includes an opamp, and a gray level voltage corresponding to a digital data signal supplied to the data driver 106 is input to the buffer part among 0 to 255 gray voltages generated by using the positive gamma voltage and the negative gamma voltage. Is supplied.

이때, 상기 계조전압은 상기 Positive 감마전압과 Negative 감마전압을 복수개의 저항을 이용하여 전압분배하여 생성된 것으로, 상기 제 1 전원전압(Vdd)보다 크지 않고 상기 제 2 전원전압(-Vdd)보다 작은 값이 아니다.In this case, the gray voltage is generated by dividing the positive gamma voltage and the negative gamma voltage by using a plurality of resistors, and is not larger than the first power voltage Vdd but smaller than the second power voltage -Vdd. Not a value

따라서, 상기 버퍼부의 입력단에 공급된 계조전압이 상기 제 1 전원전압(Vdd)과 제 2 전원전압(-Vdd) 사이의 전압이면 상기 버퍼부의 출력단에는 상기 버퍼부의 입력단에 공급된 계조전압이 출력된다.Therefore, when the gray voltage applied to the input terminal of the buffer unit is a voltage between the first power supply voltage Vdd and the second power supply voltage -Vdd, the gray voltage supplied to the input terminal of the buffer unit is output to the output terminal of the buffer unit. .

상기 제 1 및 제 2 전원전압(Vdd, -Vdd)은 종래의 액정표시장치에서 생성된 전원전압(Vdd)보다 상당히 낮은 레벨의 전압값을 갖는다. 종래의 액정표시장치의 경우 1 ~ 10 개의 감마전압이 모두 양의 전압을 갖기 때문에 상당히 높은 레벨의 전원전압을 사용하여 복수개의 저항들로 전압분배를 하였다. The first and second power supply voltages Vdd and -Vdd have voltage values that are substantially lower than the power supply voltage Vdd generated in the conventional liquid crystal display. In the conventional liquid crystal display, since 1 to 10 gamma voltages all have positive voltages, voltage distribution is performed by using a plurality of resistors using a very high level of power supply voltage.

상기 높은 레벨의 전원전압은 데이터 드라이버의 출력단에 위치하는 버퍼부로 공급되는데, 상기 버퍼부로 높은 레벨의 전원전압이 공급되면, 상기 버퍼부는 상기 전원전압으로 인해 열을 발생하게 된다. The high level power supply voltage is supplied to a buffer unit located at an output terminal of the data driver. When a high level power supply voltage is supplied to the buffer unit, the buffer unit generates heat due to the power supply voltage.

상기 데이터 드라이버에 열이 발생하게 되면 상기 데이터 드라이버에서 출력되는 데이터 전압의 신뢰성이 떨어지게 되는 등의 문제점이 발생하였다. When heat is generated in the data driver, a problem occurs such that the reliability of the data voltage output from the data driver is deteriorated.

이를 극복하기 위해서 본 발명의 액정표시장치는 양과 음의 레벨을 갖는 제 1 및 제 2 전원전압(Vdd, -Vdd)을 생성하여 양과 음의 감마전압을 생성하는 전원공급부(112)를 구비한다. In order to overcome this, the liquid crystal display of the present invention includes a power supply 112 for generating first and second power supply voltages Vdd and -Vdd having positive and negative levels to generate positive and negative gamma voltages.

상기 전원공급부(112)에서 생성된 상기 제 1 및 제 2 전원전압(Vdd, -Vdd)은 데이터 드라이버(106)의 출력단에 위치하는 버퍼부로 공급되어 상기 버퍼부에 높은 전압으로 인해 열이 발생하여 발생하는 문제점 등을 극복할 수 있다. The first and second power voltages Vdd and -Vdd generated by the power supply 112 are supplied to a buffer located at an output terminal of the data driver 106 to generate heat due to the high voltage of the buffer. Problems that occur can be overcome.

상기 제 1 및 제 2 전원전압(Vdd, -Vdd)은 종래의 액정표시장치에서 생성된 전원전압보다 전압 레벨이 상당히 낮기 때문에, 상기 제 1 및 제 2 전원전압(Vdd, -Vdd)이 상기 데이터 드라이버(106)로 공급되어도 상기 데이터 드라이버(106)에서는 열을 발생하지 않는다. Since the first and second power supply voltages Vdd and -Vdd have a significantly lower voltage level than the power supply voltage generated in a conventional liquid crystal display, the first and second power supply voltages Vdd and -Vdd are the data. Even when supplied to the driver 106, the data driver 106 does not generate heat.

또한 기존의 액정표시장치의경우 전원전압이 10 ~ 15V 여서 데이터 드라이버로 공급되기 때문에, 상기 데이터 드라이버가 상기 전원전압으로 인해 열이 발생하지 않도록 별도의 공정을 추가하게 되어 비용 등이 증가되는 문제점이 발생하였다. In addition, in the case of the conventional liquid crystal display device, since the power supply voltage is 10 to 15V and is supplied to the data driver, the data driver adds an additional process so that heat is not generated due to the power supply voltage, thereby increasing the cost. Occurred.

본 발명의 액정표시장치는 전압 레벨이 낮은 양과 음의 전원전압을 생성하여 상기 데이터 드라이버로 공급함으로써 기존의 액정표시장치에서 발생한 문제점을 극복 할 수 있다.The liquid crystal display device of the present invention can overcome the problems caused in the existing liquid crystal display device by generating a positive and negative power supply voltage with a low voltage level to supply to the data driver.

위에서 언급한 바와 같이, 본 발명의 액정표시장치는 낮은 전압 레벨을 갖는 양의 전원전압(Vdd)과 음의 전원전압(-Vdd)을 생성하는 전원공급부를 구비하고, 상 기 양의 전원전압(Vdd)과 음의 전원전압(-Vdd)을 이용하여 양(Positive)의 감마전압과 음(Negative)의 감마전압을 생성하게 하고, 또한 상기 낮은 전압 레벨의 양의 전원전압(Vdd)과 음의 전원전압(-Vdd)을 데이터 드라이버로 공급함으로써, 종래의 높은 전압 레벨의 전원전압으로 인해 발생한 데이터 드라이버의 신뢰성 저하 및 비용 증가 등을 극복 할 수 있다. As mentioned above, the liquid crystal display of the present invention includes a power supply unit for generating a positive power supply voltage Vdd and a negative power supply voltage -Vdd having a low voltage level, and the positive power supply voltage ( Vdd) and a negative power supply voltage (-Vdd) to generate a positive gamma voltage and a negative gamma voltage, and also generate a positive power supply voltage (Vdd) and a negative voltage level. By supplying the power supply voltage (-Vdd) to the data driver, it is possible to overcome the decrease in reliability and cost of the data driver caused by the conventional high voltage power supply voltage.

본 발명에 따른 액정표시장치는 낮은 레벨을 갖는 양/음의 전원전압(Vdd/-Vdd)을 생성하는 전원공급부를 구비하여 양(Positive)의 감마전압과 음(Negative)의 감마전압이 생성되도록 하고 낮은 레벨의 양(Vdd)/음(-Vdd)의 전원전압이 데이터 드라이버로 공급되도록 하여 데이터 드라이버의 신뢰성을 증가시키고 상기 데이터 드라이버의 제조비용등을 감소할 수 있다. The liquid crystal display according to the present invention includes a power supply for generating a positive / negative power voltage (Vdd / -Vdd) having a low level so that a positive gamma voltage and a negative gamma voltage are generated. In addition, a low level positive (Vdd) / negative (-Vdd) power supply voltage is supplied to the data driver, thereby increasing the reliability of the data driver and reducing the manufacturing cost of the data driver.

Claims (5)

소정의 데이터가 표시되는 액정패널;A liquid crystal panel on which predetermined data is displayed; 상기 데이터를 표현하기 위해 서로 상이한 제 1 및 제 2 전원전압을 생성하는 전원공급부;A power supply unit for generating different first and second power voltages to represent the data; 상기 서로 상이한 제 1 및 제 2 전원전압을 이용하여 양의 감마전압과 음의 감마전압을 생성하는 감마전압 생성부를 포함하는 것을 특징으로 하는 액정표시장치.And a gamma voltage generator configured to generate a positive gamma voltage and a negative gamma voltage using the first and second power voltages different from each other. 제 1항에 있어서,The method of claim 1, 상기 제 1 전원전압은 양의 전압값인것을 특징으로 하는 액정표시장치.And the first power supply voltage is a positive voltage value. 제 1항에 있어서,The method of claim 1, 상기 제 2 전원전압은 음의 전압값인것을 특징으로 하는 액정표시장치.And the second power supply voltage is a negative voltage value. 제 1항에 있어서,The method of claim 1, 상기 양의 감마전압과 음의 감마전압을 이용하여 상이한 값을 갖는 복수개의 계조전압이 공급되는 데이터 드라이버를 더 포함하는 것을 특징으로 하는 액정표시장치. And a data driver supplied with a plurality of gradation voltages having different values by using the positive gamma voltage and the negative gamma voltage. 제 4항에 있어서,The method of claim 4, wherein 상기 데이터 드라이버로 상기 전원공급부에서 생성된 서로 상이한 제 1 및 제 2 전원전압이 공급되는 것을 특징으로 하는 액정표시장치.And first and second power voltages different from each other generated by the power supply unit are supplied to the data driver.
KR1020050036099A 2005-04-29 2005-04-29 Liquid Crystal Display device KR101128252B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050036099A KR101128252B1 (en) 2005-04-29 2005-04-29 Liquid Crystal Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036099A KR101128252B1 (en) 2005-04-29 2005-04-29 Liquid Crystal Display device

Publications (2)

Publication Number Publication Date
KR20060113179A true KR20060113179A (en) 2006-11-02
KR101128252B1 KR101128252B1 (en) 2012-03-23

Family

ID=37651577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050036099A KR101128252B1 (en) 2005-04-29 2005-04-29 Liquid Crystal Display device

Country Status (1)

Country Link
KR (1) KR101128252B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956173A (en) * 2011-08-17 2013-03-06 联咏科技股份有限公司 Display driving device and driving method thereof
EP2539881B1 (en) * 2010-03-22 2018-05-09 Apple Inc. Shared voltage divider generating reference voltages for the gamma and common electrode voltages

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105469769B (en) * 2016-02-01 2018-11-09 京东方科技集团股份有限公司 Liquid crystal display panel and the method for showing picture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788386B1 (en) * 2001-12-14 2007-12-31 엘지.필립스 엘시디 주식회사 Common voltage generation circuit of liquid crystal display device
KR100909054B1 (en) * 2002-12-31 2009-07-23 엘지디스플레이 주식회사 Driving circuit of liquid crystal display device
KR100909052B1 (en) * 2002-12-31 2009-07-23 엘지디스플레이 주식회사 Gamma Reference Voltage Circuit of LCD
KR100928486B1 (en) * 2002-12-31 2009-11-26 엘지디스플레이 주식회사 Driving circuit of liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2539881B1 (en) * 2010-03-22 2018-05-09 Apple Inc. Shared voltage divider generating reference voltages for the gamma and common electrode voltages
CN102956173A (en) * 2011-08-17 2013-03-06 联咏科技股份有限公司 Display driving device and driving method thereof

Also Published As

Publication number Publication date
KR101128252B1 (en) 2012-03-23

Similar Documents

Publication Publication Date Title
US10937370B2 (en) Data driving circuit, display panel and display
KR101281926B1 (en) Liquid crystal display device
JP5026744B2 (en) Liquid crystal display
US8044903B2 (en) Display device and driving method thereof
KR101219044B1 (en) DRIVING DEVICE, DISPLAY DEVICE having the same and DRIVING MATHOD of the same
US20050078076A1 (en) Scan driver, display device having the same, and method of driving display device
KR20200058847A (en) Data drivign circuit, display panel and display device
KR101080350B1 (en) Display device and method of driving thereof
US11270652B2 (en) Display device, data driving circuit, and data driving method having offset data voltage
KR101595464B1 (en) Large screen liquid crystal display device
US20150170594A1 (en) Data driver and display device using the same
KR20090090673A (en) Display device
JP2008122745A (en) Method for creating gamma correction table, driving circuit for display device, and electro-optical device
KR100604067B1 (en) Buffer and Light Emitting Display with Data integrated Circuit Using the same
KR101128252B1 (en) Liquid Crystal Display device
KR102419917B1 (en) Display Device And Method Of Driving The Same
KR101137844B1 (en) A liquid crystal display device
KR20070035298A (en) Apparatus driving for gate and image display using the same
KR102420492B1 (en) Level shifter device using serial interface and display device having the same
KR101159329B1 (en) Driving circuit of liquid crystal display and driving method of lcd
KR101023722B1 (en) Driving Circuit of Shift Registers
KR100909055B1 (en) Driving circuit of liquid crystal display
KR20060028905A (en) Liquid crystal display device
KR20220094669A (en) Display Device Including Data Driving Part And Gate Driving Part
KR20070065063A (en) Method for driving data line and flat penal display using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 9