[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20060064152A - 불휘발성 메모리 장치 및 그것의 프로그램 방법 - Google Patents

불휘발성 메모리 장치 및 그것의 프로그램 방법 Download PDF

Info

Publication number
KR20060064152A
KR20060064152A KR1020040102853A KR20040102853A KR20060064152A KR 20060064152 A KR20060064152 A KR 20060064152A KR 1020040102853 A KR1020040102853 A KR 1020040102853A KR 20040102853 A KR20040102853 A KR 20040102853A KR 20060064152 A KR20060064152 A KR 20060064152A
Authority
KR
South Korea
Prior art keywords
voltage
drain select
program
gate
select transistor
Prior art date
Application number
KR1020040102853A
Other languages
English (en)
Inventor
김병국
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040102853A priority Critical patent/KR20060064152A/ko
Publication of KR20060064152A publication Critical patent/KR20060064152A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은, 드레인 선택 트랜지스터의 게이트에 판독동작에 사용되었던 판독전압(Vcc+Vt의 전압 이상)을 인가하여 프로그램이 금지된 메모리 셀에 데이터가 프로그램되는 것을 방지하는 불휘발성 메모지 장치 및 그것의 프로그램 방법에 관한 것이다. 프로그램 동작시에 드레인 선택 트랜지스터의 게이트에 판독전압을 인가하여 상기 드레인 선택 트랜지스터의 소스 영역에서 전압 드롭이 발생하는 것을 제거한다. 그러면, 프로그램이 금지된 메모리 셀의 채널 영역이 셀프 부스팅되어 상기 채널 영역의 셀프 부스팅 전압이 상기 판독전압보다 높게 됨으로써 프로그램이 금지된 메모리 셀에 데이터가 프로그램되지 않게 된다. 그 후에 선택된 워드라인에 18V의 전압이 인가되고 선택되지 않은 워드라인에 10V의 전압이 인가되면, 전원전압(Vcc)이 인가된 비트라인으로 전하가 디스챠지되는 것을 방지하기 위해 드레인 선택 트랜지스터의 게이트에 상기 판독전압 대신에 전원전압(Vcc)이 인가된다.
드레인 선택 트랜지스터, Vread, Vcc

Description

불휘발성 메모리 장치 및 그것의 프로그램 방법{Non-volatile memory device and programming method thereof}
도 1은 종래의 낸드형 플래시 메모리의 프로그램 동작을 설명하기 위한 타이밍도이다.
도 2는 본 발명의 바람직한 실시예에 따른 낸드형 플래시 메모리를 도시한 회로도이다.
도 3은 도 2의 낸드 플래시 메모리의 프로그램 동작을 설명하기 위한 타이밍도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 메모리 셀 어레이
200 : Vread 발생기
300 : Vcc 발생기
본 발명은, 불휘발성 메모리 장치에 관한 것으로, 특히 프로그램 동작 시에 프로그램 금지 셀에 데이터가 프로그램되는 것을 방지하는 낸드형 플래시 메모리 장치 및 그것의 프로그램 방법에 관한 것이다.
최근, 전기적으로 프로그램과 소거가 가능하며 전원이 공급되지 않는 상태에서도 데이터가 소거되지 않고 저장 가능한 플래시 메모리의 수요가 증가하고 있다.
일반적으로 플래시 메모리는 워드라인과 비트라인 간에 접속된 다수의 메모리 셀로 이루어진 메모리 셀 어레이와, 메모리 셀 어레이의 각 메모리 셀에 데이터를 저장하거나 저장된 데이터를 독출하기 위한 여러개의 주변회로로 이루어진다.
메모리 셀 어레이는 다수의 블록으로 구분되며 메모리 셀의 접속형태에 따라 노아(NOR)형과 낸드(NAND)형으로 구분된다. 노아형의 메모리 셀 어레이는 워드라인과 비트라인 간의 메모리 셀이 매트릭스 방식으로 접속되고 낸드형의 메모리 셀 어레이는 다수의 메모리 셀이 직렬로 접속된 스트링(string) 형태를 이룬다.
도 1은 종래의 낸드형 플래시 메모리의 프로그램 동작을 설명하기 위한 타이밍도이다.
종래의 낸드형 플래시 메모리에서는 프로그램 동작시 도 1에 도시한 바와 같이 드레인 선택 라인(DSL)을 통해서 드레인 선택 트랜지스터의 게이트에 전원전압(Vcc)을 인가하고 비트라인(BL)에 전원전압(Vcc)을 인가하여 메모리 셀의 채널 영역을 셀프 부스팅(self boosting)시켜서 프로그램 금지 셀이 프로그램되는 것을 방지한다.
그런데, 드레인 선택 라인(DSL)과 비트라인(BL)에 동시에 전원전압(Vcc)이 인가됨으로써, 드레인 선택 라인(DSL)으로 인가되는 전원전압(Vcc)을 게이트로 인가받는 드레인 선택 트랜지스터의 소스 영역에서 드레인 선택 트랜지스터의 문턱전압(Vt)만큼의 전압 드롭이 발생하여 셀프 부스팅 레벨이 저하되게 된다.
이러한 셀프 부스팅 레벨의 저하는 프로그램 금지 셀을 프로그램시켜서 낸드형 플래시 메모리의 디스터브(disturb) 불량을 유발시키는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로서, 프로그램 동작시에 드레인 선택 트랜지스터의 게이트에 판독동작에 사용되었던 판독전압을 인가하여 프로그램이 금지된 메모리 셀에 데이터가 프로그램되는 것을 방지하는 불휘발성 메모리 장치 및 그것의 프로그램 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따르면, 각 워드라인에 접속되는 복수개의 메모리 셀들의 어레이를 포함하는 불휘발성 메모리 장치는 프로그램 동작시에 게이트로 제1 전압과 그것의 문턱전압을 더한 전압보다 높은 판독전압을 인가받고, 그 후에 상기 각 워드라인 중 선택된 워드라인에 제2 전압이 인가되고 선택되지 않은 워드라인에 제3 전압이 인가되면, 상기 게이트로 상기 제1 전압을 인가받는 드레인 선택 트랜지스터를 포함한다.
상술한 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따르면, 제1 드레인 선택 트랜지스터와 제1 소스 선택 트랜지스터 사이에 직렬 접속되고 각 게이트가 각 워드라인에 접속되는 복수개의 제1 메모리 셀들; 및 제2 드레인 선택 트랜지스터와 제2 소스 선택 트랜지스터 사이에 직렬 접속되고 각 게이트가 상기 각 워드라인에 접속되는 복수개의 제2 메모리 셀들을 포함하는 불휘발성 메모리 장치는, 프로그램 동작 시에, 상기 제1 및 제2 드레인 선택 트랜지스터의 게이트에, 제1 전압과 상기 드레인 선택 트랜지스터의 문턱전압을 더한 전압보다 높은 판독전압을 인가하는 단계; 및 상기 각 워드라인 중 선택된 워드라인에 제2 전압이 인가되고 선택되지 않은 워드라인에 제3 전압이 인가되면, 상기 드레인 선택 트랜지스터의 게이트에 상기 제1 전압을 인가하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.
도 2는 본 발명의 바람직한 실시예에 따른 낸드형 플래시 메모리를 나타낸 도면이고 도 3은 도 2의 낸드형 플래시 메모리의 프로그램 동작을 설명하기 위한 타이밍도이다.
도 2를 참조하면, 낸드형 플래시 메모리는 메모리 셀 어레이(100), 판독전압(Vread) 발생기(200), 및 전원전압(Vcc) 발생기(300)를 포함한다.
메모리 셀 어레이(100)는 스트링 형태로 직렬 접속되는 복수개의 메모리 셀(MC), 복수개의 드레인 선택 트랜지스터(TD), 및 복수개의 소스 선택 트랜지스터 (TS)를 포함한다. 메모리 셀(MC)은 부유 게이트와 제어 게이트가 적층되는 스택 게이트 구조의 MOSFET이다. 메모리 셀(MC)의 제어 게이트는 워드라인(WL)에 접속된다. 또한, 메모리 셀(MC)의 최상위 메모리 셀은 드레인 선택 트랜지스터(TD)를 통해서 비트라인(BL1, BL2)에 접속되고, 최하위 메모리 셀(MC)은 소스 선택 트랜지스터(SSL)를 통해서 공통 소스 라인(SL)에 접속된다. 드레인 선택 트랜지스터(TD)의 게이트는 드레인 선택 라인(DSL)에 연결되고, 소스 선택 트랜지스터(TS)의 게이트는 소스 선택 라인(SSL)에 연결된다.
Vread 발생기(200)는 낸드형 플래시 메모리가 판독동작을 할 때 사용하는 판독전압(Vread)을 발생시킨다. 본 발명에서는 이 판독전압(Vread)을 프로그램 동작에 적용하였는데, 이 판독전압(Vread)은 프로그램 동작 시에 드레인 선택 라인(DSL)을 통해서 드레인 선택 트랜지스터(TD)의 게이트에 인가된다.
Vcc 발생기(300)는 낸드형 플래시 메모리가 동작을 할 때 사용하는 전원전압(Vcc)을 발생시키는데, 이 전원전압(Vcc)은 3.3V, 2.5V, 혹은 1.8V로 프로그램 동작시에 드레인 선택 라인(DSL)을 통해서 드레인 선택 트랜지스터(TD)의 게이트에 인가된다.
프로그램 동작시 드레인 선택 트랜지스터(TD)의 게이트에는 드레인 선택 라인(DSL)을 통해서 기존의 전원전압(Vcc) 대신에 4V 이상의 판독전압(Vread)이 인가되고, 소스 선택 라인(SSL)에는 OV의 전압이 인가된다. 공통 소스 라인에도 0V의 전압이 인가된다. 비트라인(BL1)에도 0V의 전압이 인가되며, 비트라인(BL2)에는 전원전압(Vcc)이 인가된다. 선택되지 않은 워드라인(WL)에는 10V의 패스 전압(Vpass) 이 인가되고, 선택된 워드라인(WL)에는 18V의 프로그램 전압(Vpgm)이 인가된다. 여기서, 4V 이상의 판독전압(Vread)은 전원전압(Vcc)과 드레인 선택 트랜지스터(TD)의 문턱전압(Vt)을 더한 전압보다 더 큰 전압이다.
이하, 도 2 및 도 3을 참조하여 낸드형 플래시 메모리의 프로그램 동작을 간략히 설명한다.
도 3에 도시한 바와 같이 프로그램 동작 시에 드레인 선택 트랜지스터(TD)의 게이트에 종래의 전원전압(Vcc) 대신에 4V의 판독전압(Vread)을 인가하면, 드레인 선택 트랜지스터(TD)의 소스 영역에서는 전압 드롭(voltage drop)이 발생되지 않는다. 그로 인해 프로그램이 금지된 메모리 셀(MC)의 채널 영역은 셀프 부스팅되어 프로그램이 금지된 메모리 셀의 채널 영역의 셀프 부스팅 전압은 드레인 선택 트랜지스터의 게이트에 인가되는 판독전압(Vread)보다 높게 된다. 그 결과 프로그램이 금지된 메모리 셀에는 데이터가 프로그램되지 않게 된다.
그런 후에 도 3에 도시한 바와 같이 선택되지 않은 워드라인(WL)에 10V의 패스 전압(Vpass)이 인가되고 선택된 워드라인(WL)에 18V의 프로그램 전압(Vpgm)이 인가되면, 드레인 선택 라인(DSL)을 통해서 드레인 선택 트랜지스터(TD)의 게이트에 전원전압(Vcc)이 인가된다(도 3에서 점선으로 표시된 부분 참조). 이렇게 드레인 선택 트랜지스터(TD)의 게이트에 4V의 판독전압(Vread)을 인가하였다가 다시 판독전압(Vread)보다 낮은 전원전압(Vcc)을 인가하는 이유는 프로그램이 금지된 메모리 셀(MC)의 채널 영역을 셀프 부스팅시킨 후에 전원전압(Vcc)이 인가된 비트라인(BL2)으로 전하가 디스챠지되는 것을 방지하기 위함이다.
상술한 바와 같이, 본 발명에 따르면, 프로그램이 금지된 메모리 셀에 데이터가 프로그램되는 것이 방지되어, 프로그램 디스터브(program disturb) 특성이 개선되는 이점이 있다.
또한, 종래의 판독동작 시에 사용되었던 판독전압(Vread)을 프로그램 동작에 사용함으로써 추가적인 펌프회로가 필요하지 않아 칩 사이즈가 증가되지도 않는다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야에서 통상의 기술을 가진 자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (9)

  1. 각 워드라인에 접속되는 복수개의 메모리 셀들의 어레이를 포함하는 불휘발성 메모리 장치에 있어서,
    프로그램 동작시에 게이트로 제1 전압과 문턱전압을 더한 전압보다 높은 판독전압을 인가받고, 그 후에 상기 각 워드라인 중 선택된 워드라인에 제2 전압이 인가되고 선택되지 않은 워드라인에 제3 전압이 인가되면, 상기 게이트로 상기 제1 전압을 인가받는 드레인 선택 트랜지스터를 포함하는 불휘발성 메모리 장치.
  2. 제1 항에 있어서,
    상기 판독전압은 상기 복수개의 메모리 셀들의 데이터를 판독할 때 사용하는 전압을 발생시키는 판독 전압 발생기로부터 생성되는 불휘발성 메모리 장치.
  3. 제1 항에 있어서,
    상기 복수개의 메모리 셀들 중 프로그램이 금지된 셀에 데이터가 프로그램되는 것을 방지하기 위해서, 상기 드레인 선택 트랜지스터의 게이트에 상기 판독전압으로서 4V를 인가하여 상기 프로그램이 금지된 메모리 셀의 채널 영역을 셀프 부스팅시키는 불휘발성 메모리 장치.
  4. 제1 항에 있어서,
    상기 드레인 선택 트랜지스터는 상기 게이트로 상기 판독전압으로서 4V의 전압을 인가받고, 그 후에 상기 선택된 워드라인에 상기 제2 전압으로서 18V가 인가되고 상기 선택되지 않은 워드라인에 상기 제3 전압으로서 10V가 인가되면, 상기 게이트로 상기 제1 전압으로서 전원전압을 인가받는 불휘발성 메모리 장치.
  5. 제1 드레인 선택 트랜지스터와 제1 소스 선택 트랜지스터 사이에 직렬 접속되고 각 게이트가 각 워드라인에 접속되는 복수개의 제1 메모리 셀들; 및 제2 드레인 선택 트랜지스터와 제2 소스 선택 트랜지스터 사이에 직렬 접속되고 각 게이트가 상기 각 워드라인에 접속되는 복수개의 제2 메모리 셀들을 포함하는 불휘발성 메모리 장치에 있어서,
    프로그램 동작 시에, 상기 제1 및 제2 드레인 선택 트랜지스터의 게이트에, 제1 전압과 상기 드레인 선택 트랜지스터의 문턱전압을 더한 전압보다 높은 판독전압을 인가하는 단계; 및
    상기 각 워드라인 중 선택된 워드라인에 제2 전압이 인가되고 선택되지 않은 워드라인에 제3 전압이 인가되면, 상기 드레인 선택 트랜지스터의 게이트에 상기 제1 전압을 인가하는 단계를 포함하는 불휘발성 메모리 장치의 프로그램 방법
  6. 제5 항에 있어서,
    상기 판독전압은 상기 제1 및 제2 메모리 셀들의 데이터를 판독할 때 사용하는 전압을 발생시키는 판독 전압 발생기로부터 생성되는 불휘발성 메모리 장치의 프로그램 방법.
  7. 제5 항에 있어서,
    상기 복수개의 제1 및 제2 메모리 셀들 중 프로그램이 금지된 셀에 데이터가 프로그램되는 것을 방지하기 위해서, 상기 제1 및 제2 드레인 선택 트랜지스터의 게이트에 상기 판독전압으로서 4V를 인가하여 상기 제1 및 제2 메모리 셀들 중 프로그램이 금지된 메모리 셀의 채널 영역을 셀프 부스팅시키는 불휘발성 메모리 장치의 프로그램 방법.
  8. 제5 항에 있어서,
    상기 판독전압으로서 4V의 전압을 인가하는 불휘발성 메모리 장치의 프로그램 방법.
  9. 제5 항에 있어서,
    상기 선택된 워드라인에 상기 제2 전압으로서 18V의 전압이 인가되고 상기 선택되지 않은 워드라인에 상기 제3 전압으로서 10V가 인가되면, 상기 드레인 선택 트랜지스터의 게이트에 상기 제1 전압으로서 전원전압을 인가하는 불휘발성 메모리 장치의 프로그램 방법.
KR1020040102853A 2004-12-08 2004-12-08 불휘발성 메모리 장치 및 그것의 프로그램 방법 KR20060064152A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040102853A KR20060064152A (ko) 2004-12-08 2004-12-08 불휘발성 메모리 장치 및 그것의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040102853A KR20060064152A (ko) 2004-12-08 2004-12-08 불휘발성 메모리 장치 및 그것의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20060064152A true KR20060064152A (ko) 2006-06-13

Family

ID=37159766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040102853A KR20060064152A (ko) 2004-12-08 2004-12-08 불휘발성 메모리 장치 및 그것의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR20060064152A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100894784B1 (ko) * 2007-09-10 2009-04-24 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
KR100936876B1 (ko) * 2007-06-27 2010-01-14 주식회사 하이닉스반도체 플래시 메모리 장치의 프로그램 방법
KR100953047B1 (ko) * 2007-12-28 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
KR101458955B1 (ko) * 2008-01-04 2014-11-10 삼성전자주식회사 넓은 패스 전압 윈도우를 얻는 플래쉬 메모리 장치의프로그램 검증 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936876B1 (ko) * 2007-06-27 2010-01-14 주식회사 하이닉스반도체 플래시 메모리 장치의 프로그램 방법
KR100894784B1 (ko) * 2007-09-10 2009-04-24 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
US8625359B2 (en) 2007-09-10 2014-01-07 SK Hynix Inc. Programming method of flash memory device
KR100953047B1 (ko) * 2007-12-28 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
KR101458955B1 (ko) * 2008-01-04 2014-11-10 삼성전자주식회사 넓은 패스 전압 윈도우를 얻는 플래쉬 메모리 장치의프로그램 검증 방법

Similar Documents

Publication Publication Date Title
US7471565B2 (en) Reducing effects of program disturb in a memory device
US8059474B2 (en) Reducing read failure in a memory device
US8462548B2 (en) Non-volatile memory device capable of reducing floating gate-to-floating gate coupling effect during programming
US7596026B2 (en) Program method of non-volatile memory device
US7619933B2 (en) Reducing effects of program disturb in a memory device
US7257024B2 (en) Minimizing adjacent wordline disturb in a memory device
US8873297B2 (en) Select gate programming in a memory device
US7652931B2 (en) Nonvolatile memory device with NAND cell strings
US7852682B2 (en) Flash memory device and program method of flash memory device using different voltages
US20080089131A1 (en) Flash Memory Device Including Blocking Voltage Generator
KR20040036015A (ko) 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
JP2005038457A (ja) 不揮発性半導体記憶装置
US7196930B2 (en) Flash memory programming to reduce program disturb
JP2009205728A (ja) Ｎａｎｄ型不揮発性半導体メモリ
US7768833B2 (en) Method of programming non-volatile memory device
US7663930B2 (en) Programming a non-volatile memory device
KR20060108324A (ko) Ｎａｎｄ형 플래쉬 메모리 셀의 프로그램 방법
KR20060064152A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR100908540B1 (ko) 낸드 플래시 메모리 장치
KR100784864B1 (ko) 소거 동작 후에 포스트 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
KR20060099934A (ko) 불휘발성 메모리 소자의 프로그램 동작시 누설 전류 방지방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination