KR20060064860A

KR20060064860A - Wafer chuck of semiconductor manufacturing apparatus capable of controlling temperature locally

Info

Publication number: KR20060064860A
Application number: KR1020040103532A
Authority: KR
Inventors: 이성호
Original assignee: 삼성전자주식회사
Priority date: 2004-12-09
Filing date: 2004-12-09
Publication date: 2006-06-14

Abstract

본 발명은 반도체 제조 장치의 웨이퍼 척에 관한 것으로, 웨이퍼를 척킹하는 웨이퍼 척에 있어서, 상기 웨이퍼 척은 상기 웨이퍼 척의 상면에 척킹되는 웨이퍼의 온도를 조절하기 위한 열전반도체 소자를 포함하는 것을 특징으로 한다. 이에 의하면, 열전반도체 소자를 척 하단에 장착하여 열전소자의 부분 부분을 통해 척의 온도를 조절할 수 있다. 이에 따라, 척 상에 놓이는 웨이퍼를 센터부와 에지부뿐만 아니라 국부적인 부분까지 필요에 따라 조절할 수 있어서 공정에 적합한 최상의 온도로 설정할 수 있어서 공정의 균일성을 확보할 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer chuck of a semiconductor manufacturing apparatus, wherein the wafer chuck includes a thermoconductor element for adjusting a temperature of a wafer chucked on an upper surface of the wafer chuck. . According to this, the thermoelectric semiconductor element can be mounted on the lower end of the chuck to adjust the temperature of the chuck through a portion of the thermoelectric element. Accordingly, the wafer placed on the chuck can be adjusted not only to the center portion and the edge portion but also to the local portion as needed, so that the wafer can be set to the best temperature suitable for the process, thereby ensuring uniformity of the process.

Description

Wafer chuck of semiconductor manufacturing apparatus with local temperature control {WAFER CHUCK OF SEMICONDUCTOR MANUFACTURING APPARATUS CAPABLE OF CONTROLLING TEMPERATURE LOCALLY}

도 1은 종래 기술에 따른 반도체 제조 장치의 웨이퍼 척을 도시한 저면도.1 is a bottom view showing a wafer chuck of a semiconductor manufacturing apparatus according to the prior art.

도 2는 본 발명의 실시예에 따른 반도체 제조 장치의 웨이퍼 척을 도시한 저면도.2 is a bottom view illustrating a wafer chuck of a semiconductor manufacturing apparatus according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 반도체 제조 장치의 웨이퍼 척의 일부 단면을 도시한 단면도.3 is a cross-sectional view showing a partial cross section of a wafer chuck of a semiconductor manufacturing apparatus according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100; 정전척 110; 금속 배선100; Electrostatic chuck 110; Metal wiring

112; 상부 유전체층 114; 접착층112; Upper dielectric layer 114; Adhesive layer

116; 하부 유전체층 130; 열전반도체 소자116; Lower dielectric layer 130; Thermoelectric semiconductor elements

140; 개구140; Opening

본 발명은 반도체 제조 장치의 웨이퍼 척에 관한 것으로, 보다 상세하게는 국부적인 온도 조절이 가능하여 공정 균일도를 확보할 수 있는 반도체 제조 장치의 웨이퍼 척에 관한 것이다.The present invention relates to a wafer chuck of a semiconductor manufacturing apparatus, and more particularly, to a wafer chuck of a semiconductor manufacturing apparatus capable of local temperature control to ensure process uniformity.

반도체 산업에 있어서 웨이퍼 직경이 6인치에서 8인치로, 8인치에서 12인치로 점점 대구경화 되면서 웨이퍼 내 센터부에서 에지부까지 고르게 식각하는데 많은 어려움이 뒤따르는 것이 현재의 실정이다. 또한, 디바이스의 축소화 경향에 따른 공정 허용한도가 축소되어감에 따라 식각시 웨이퍼 내 센터부, 미들부, 및 에지부 간의 식각률 차이 및 각종 변수로 인해서 위와 같은 문제점이외에 다른 문제점도 대두되고 있다. 예를 들어, 웨이퍼의 센터부와 에지부 간의 임계치수(CD) 차이가 수율 향상에 걸림돌이 되는 것이 그것이다.In the semiconductor industry, as the wafer diameter is gradually enlarged from 6 inches to 8 inches and from 8 inches to 12 inches, there are many difficulties in evenly etching the center to the edge in the wafer. In addition, as the process allowance decreases due to the shrinking tendency of the device, there are other problems in addition to the above problems due to differences in etching rates and various variables between the center portion, the middle portion, and the edge portion in the wafer during etching. For example, the difference in the critical dimension (CD) between the center portion and the edge portion of the wafer is an obstacle to the yield improvement.

종래에는 이의 해결을 위해, 도 1에 도시된 바와 같이, 웨이퍼 척(10)의 하면에 냉각 라인(12)을 설치하고 냉매 유입구(12a)에서 냉매 유출구(12b)로 냉매를 순환하게 하였다. 이를 통해 웨이퍼의 센터부와 에지부 간의 온도 조절을 통해 식각률 차이 및 각종 공정 변수를 제어함으로써 공정 균일도를 향상시키려는 노력이 있었다. 그러나, 웨이퍼 척에 냉각 라인을 설치하는 것만으로는 웨이퍼의 국부적인 부분에까지의 온도 조절이 어려워 공정 균일도를 향상시키기에는 한계점이 있었다.Conventionally, to solve this problem, as shown in FIG. 1, the cooling line 12 is installed on the lower surface of the wafer chuck 10 and the refrigerant is circulated from the refrigerant inlet 12a to the refrigerant outlet 12b. Through this, there was an effort to improve process uniformity by controlling the etching rate difference and various process variables by controlling the temperature between the center portion and the edge portion of the wafer. However, only providing a cooling line in the wafer chuck makes it difficult to control the temperature to the localized portion of the wafer, and thus has a limitation in improving the process uniformity.

이에 본 발명은 상술한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 웨이퍼의 국부적인 부분에까지 온도 조절이 가능하여 공정 균일도를 확보할 수 있는 반도체 제조 장치의 웨이퍼 척을 제공함에 있다.Accordingly, the present invention has been made to solve the above-described problems in the prior art, an object of the present invention is to provide a wafer chuck of the semiconductor manufacturing apparatus capable of temperature control to the localized portion of the wafer to ensure process uniformity have.

상기 목적을 달성하기 위한 본 발명에 따른 웨이퍼 척은 웨이퍼의 센터부와 에지부의 온도 차이뿐만 아니라 그 외의 국부적인 부분까지 원하는 온도로 조절할 수 있는 것을 특징으로 한다.Wafer chuck according to the present invention for achieving the above object is characterized in that not only the temperature difference between the center portion and the edge portion of the wafer can be adjusted to a desired temperature to other local portions.

상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 웨이퍼 척은, 웨이퍼를 척킹하는 웨이퍼 척에 있어서, 상기 웨이퍼 척은 상기 웨이퍼 척의 상면에 척킹되는 웨이퍼의 온도를 조절하기 위한 열전반도체 소자를 포함하는 것을 특징으로 한다.A wafer chuck according to an embodiment of the present invention that can implement the above features, the wafer chuck chucking a wafer, the wafer chuck includes a thermoelectric element for adjusting the temperature of the wafer chucked on the upper surface of the wafer chuck It is characterized by.

본 발명의 실시예에 있어서, 상기 열전반도체 소자는 상기 웨이퍼 척의 하면 내부에 설치되는 것을 특징으로 한다.In an embodiment of the present invention, the thermoelectric semiconductor element is installed inside the lower surface of the wafer chuck.

본 발명의 실시예에 있어서, 상기 열전반도체 소자는 상기 웨이퍼 척의 국부적인 영역까지 온도 조절이 가능하도록 상기 웨이퍼 척의 하면 내부에 복수개 설치되는 것을 특징으로 한다.In an embodiment of the present invention, the thermoelectric semiconductor elements may be provided in plural in the lower surface of the wafer chuck so as to enable temperature control to a local region of the wafer chuck.

본 발명의 실시예에 있어서, 상기 복수개의 열전반도체 소자는 각각 개별적으로 전류를 인가받는 것을 특징으로 한다.In an embodiment of the present invention, each of the plurality of thermoelectric semiconductor elements is characterized in that the current is individually applied.

상기 특징을 구현할 수 있는 본 발명의 변형 실시예에 따른 웨이퍼 척은, 정전기력으로 웨이퍼를 척킹하는 상부 유전체층; 상기 상부 유전체층과는 접착층에 의해 하부 유전체층; 상기 하부 유전체층 상에 배치되어 상기 웨이퍼를 척킹하는데 소요되는 전기적 파워를 인가받는 금속 배선; 및 상기 하부 유전체층 내부에 형성되어 상기 상부 유전체층 상면에 척킹된 웨이퍼에 대해 냉각 작용을 하는 열전반도체 소자를 포함하는 것을 특징으로 한다. Wafer chuck according to a modified embodiment of the present invention that can implement the above features, the upper dielectric layer for chucking the wafer with electrostatic force; A lower dielectric layer, the lower dielectric layer being bonded to the upper dielectric layer; A metal wire disposed on the lower dielectric layer to receive electrical power for chucking the wafer; And a thermoelectric semiconductor element formed inside the lower dielectric layer and cooling to the wafer chucked on the upper dielectric layer.

본 발명의 변형 실시예에 있어서, 상기 열전반도체 소자는 상기 하부 유전체층 내부에 복수개 배열되고, 상기 복수개의 열전반도체 소자는 각각 개별적으로 냉각 작용을 하는 것을 특징으로 한다.In a modified embodiment of the present invention, the plurality of thermoconductor elements are arranged inside the lower dielectric layer, and the plurality of thermoconductor elements are individually cooled.

본 발명에 의하면, 열전반도체 소자를 웨이퍼 척 하단에 장착하여 열전소자의 부분 부분을 통해 척의 온도를 조절할 수 있다. 이에 따라, 척 상에 놓이는 웨이퍼를 센터부와 에지부뿐만 아니라 국부적인 부분까지 필요에 따라 조절할 수 있어서 공정에 적합한 최상의 온도로 설정할 수 있어서 공정의 균일성을 확보할 수 있다.According to the present invention, the thermoelectric semiconductor element can be mounted on the lower end of the wafer chuck to adjust the temperature of the chuck through a portion of the thermoelectric element. Accordingly, the wafer placed on the chuck can be adjusted not only to the center portion and the edge portion but also to the local portion as necessary, so that the wafer can be set to the best temperature suitable for the process, thereby ensuring uniformity of the process.

이하, 본 발명에 따른 웨이퍼 척을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, a wafer chuck according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.
Advantages over the present invention and prior art will become apparent through the description and claims with reference to the accompanying drawings. In particular, the present invention is well pointed out and claimed in the claims. However, the present invention may be best understood by reference to the following detailed description in conjunction with the accompanying drawings. Like reference numerals in the drawings denote like elements throughout the various drawings.

(실시예)(Example)

도 2는 본 발명의 실시예에 따른 반도체 제조 장치의 웨이퍼 척을 도시한 저면도이고, 도 3은 본 발명의 실시예에 따른 반도체 제조 장치의 웨이퍼 척의 일부 단면을 도시한 단면도이다. 2 is a bottom view illustrating a wafer chuck of a semiconductor manufacturing apparatus according to an embodiment of the present invention, and FIG. 3 is a cross-sectional view showing a partial cross section of the wafer chuck of the semiconductor manufacturing apparatus according to an embodiment of the present invention.

도 2 및 도 3을 참조하면, 웨이퍼 척(100)은 반도체 제조 장치에 있어서 웨이퍼를 장착하는 것이다. 본 실시예에선 웨이퍼 척(100)으로서 정전척(ESC)을 그 예로 들어 설명한다. 2 and 3, the wafer chuck 100 mounts a wafer in a semiconductor manufacturing apparatus. In this embodiment, the electrostatic chuck ESC is described as the wafer chuck 100 as an example.

정전척(100)은 반도체 제조용 전공정 장비중 실리콘 웨이퍼의 식각 및 증착공정에서 정전력을 이용해 웨이퍼를 고정시키는 소모성 부품이다. 기본적인 구조는 유전체층(112)과 웨이퍼 사이의 전위차에 따른 유전분극 현상으로 발생되는 정전기력을 제어하여 웨이퍼를 유전체층(112) 표면에 순간적으로 흡착 또는 이탈시키는 기능을 가진다. 유전체층(112)의 구성 성분으로서는 폴리이미드(POLYIMIDE)가 주로 쓰이나 알루미나도 유전체층(112)의 구성 성분으로서 쓰일 수 있다.The electrostatic chuck 100 is a consumable part that fixes the wafer using electrostatic force in the etching and deposition process of the silicon wafer in the preprocessing equipment for semiconductor manufacturing. The basic structure has a function of controlling the electrostatic force generated by the dielectric polarization phenomenon according to the potential difference between the dielectric layer 112 and the wafer to instantly adsorb or detach the wafer onto the surface of the dielectric layer 112. As the constituent of the dielectric layer 112, polyimide (POLYIMIDE) is mainly used, but alumina may be used as the constituent of the dielectric layer 112.

그리고, 정전척(100)의 유전체층(112)의 하면에는 또 다른 유전체층(116)이 있고 양 유전체층(112,116)은 소정의 접착층(114)에 의해 서로 결합되어 있다. 여기서, 하부 유전체층(116) 상에는 정전척(100)에 파워를 인가하기 위한 구리 배선과 같은 금속 배선(110)이 마련된다.Further, there is another dielectric layer 116 on the lower surface of the dielectric layer 112 of the electrostatic chuck 100 and both dielectric layers 112 and 116 are joined to each other by a predetermined adhesive layer 114. Here, a metal wiring 110 such as a copper wiring for applying power to the electrostatic chuck 100 is provided on the lower dielectric layer 116.

정전척(100)의 저면, 구체적으로는 하부 유전체층(116) 내부에는 정전척(100)의 국부적인 부분까지 온도 조절하기 위한 열전반도체 소자(130)가 복수개 설치된다. 열전반도체 소자(130)의 배열은 정전척(100) 전체를 모두 포괄하고 또한 국부적으로 온도 조절이 가능하도록 밀집된 형태를 이루는 것이 바람직하다. 그리고, 열전반도체 소자(130)는 각각 개별적으로 동작할 수 있도록 각 개별적으로 전류를 인가할 수 있도록 디자인되는 것이 바람직하다.In the bottom surface of the electrostatic chuck 100, specifically, inside the lower dielectric layer 116, a plurality of thermoelectric semiconductor elements 130 for controlling temperature to a local portion of the electrostatic chuck 100 are provided. It is preferable that the arrangement of the thermoelectric semiconductor elements 130 form a compact form to cover the entire electrostatic chuck 100 and to locally control the temperature. In addition, the thermoelectric semiconductor elements 130 are preferably designed to be able to apply a current to each of the individual to operate individually.

이와 같이, 본 실시예의 정전척(100)은 기존의 냉매를 이용한 냉각 방식 대 신에 열전반도체 소자(130)를 이용하여 정전척(130)을 냉각하고, 또한 정전척(100)의 국부적인 부분까지 온도를 조절하는 것이다. 이에 따라 정전척(100) 상에 장착되는 웨이퍼의 센터부와 에지부 및 국부적인 부분까지 열전반도체 소자(130)를 이용하여 온도를 조절할 수 있게 된다.As such, the electrostatic chuck 100 of the present embodiment cools the electrostatic chuck 130 using the thermoelectric semiconductor element 130 instead of the conventional cooling method using the refrigerant, and also local part of the electrostatic chuck 100. To control the temperature. Accordingly, the temperature can be adjusted using the thermoelectric semiconductor element 130 to the center portion, the edge portion, and the local portion of the wafer mounted on the electrostatic chuck 100.

한편, 정전척(100)에는 웨이퍼 척킹을 위해 헬류(He) 가스가 드나들 수 있는 개구(140)가 복수개 더 설치될 수 있다.On the other hand, the electrostatic chuck 100 may be further provided with a plurality of openings 140 through which a helium (He) gas can enter and exit for wafer chucking.

상기와 같이 구성된 정전척(100)은 다음과 같이 동작한다.The electrostatic chuck 100 configured as described above operates as follows.

정전척(100) 상에 웨이퍼가 장착되어 있다고 가정한다. 정전척(100) 내부에 마련된 금속 배선(110)에 파워를 인가하여 정전척(100)과 웨이퍼 사이에 발생하는 정전기력으로 웨이퍼를 정전척(100) 상에 밀착시킨다. 이때, 웨이퍼 척킹에 헬륨이 더 사용될 수 있다.Assume that a wafer is mounted on the electrostatic chuck 100. The power is applied to the metal wire 110 provided inside the electrostatic chuck 100 to closely adhere the wafer onto the electrostatic chuck 100 by the electrostatic force generated between the electrostatic chuck 100 and the wafer. At this time, helium may be further used for wafer chucking.

정전척(100)의 냉각은 정전척(100) 내부에 삽입된 복수개의 열전반도체 소자(130)를 이용한다. 열전반도체 소자(130) 각각은 개별적으로 전류가 인가될 수 있어서 개별적으로 정전척(100)의 국부적인 영역을 냉각시킬 수 있다. 따라서, 정전척(100) 상에 장착된 웨이퍼의 국부적인 영역의 온도를 조절할 수 있게 된다.Cooling of the electrostatic chuck 100 uses a plurality of thermoelectric semiconductor elements 130 inserted into the electrostatic chuck 100. Each of the thermoelectric semiconductor elements 130 may be individually supplied with current to individually cool the local region of the electrostatic chuck 100. Thus, it is possible to adjust the temperature of the local region of the wafer mounted on the electrostatic chuck 100.

그러므로, 웨이퍼 전체가 아닌 국부적인 영역의 온도를 필요에 따라 조절할 수 있게 됨으로써 공정에 적합한 최상의 온도를 찾을 수 있어서 공정 균일성을 확보할 수 있다.Therefore, the temperature of the local region rather than the entire wafer can be adjusted as needed, thereby finding the best temperature suitable for the process, thereby ensuring process uniformity.

이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 그리고, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.The foregoing detailed description illustrates the present invention. In addition, the foregoing description merely shows and describes preferred embodiments of the present invention, and the present invention can be used in various other combinations, modifications, and environments. And, it is possible to change or modify within the scope of the concept of the invention disclosed in this specification, the scope equivalent to the written description, and / or the skill or knowledge in the art. The above-described embodiments are for explaining the best state in carrying out the present invention, the use of other inventions such as the present invention in other state known in the art, and the specific fields of application and uses of the present invention. Various changes are also possible. Accordingly, the detailed description of the invention is not intended to limit the invention to the disclosed embodiments. Also, the appended claims should be construed to include other embodiments.

이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 열전반도체 소자를 척 하단에 장착하여 열전소자의 부분 부분을 통해 척의 온도를 조절할 수 있다. 이에 따라, 척 상에 놓이는 웨이퍼를 센터부와 에지부뿐만 아니라 국부적인 부분까지 필요에 따라 조절할 수 있어서 공정에 적합한 최상의 온도로 설정할 수 있어서 공정의 균일성을 확보할 수 있는 효과가 있다.As described in detail above, according to the present invention, the thermoelectric semiconductor element may be mounted at the lower end of the chuck to adjust the temperature of the chuck through a portion of the thermoelectric element. Accordingly, the wafer placed on the chuck can be adjusted not only to the center portion and the edge portion but also to the local portion as needed, so that the wafer can be set to the best temperature suitable for the process, thereby ensuring uniformity of the process.

Claims

A wafer chuck for chucking a wafer,

And the wafer chuck includes a thermoelectric semiconductor element for controlling the temperature of the wafer chucked on the top surface of the wafer chuck.

The method of claim 1,

The thermoelectric semiconductor element is a wafer chuck, characterized in that installed inside the lower surface of the wafer chuck.

The method according to claim 1 or 2,

And a plurality of thermoelectric semiconductor elements are installed in a lower surface of the wafer chuck so as to allow temperature adjustment to a local region of the wafer chuck.

The method of claim 3,

And the plurality of thermoelectric semiconductor elements are each individually supplied with a current.

An upper dielectric layer chucking the wafer with electrostatic force;

A lower dielectric layer, the lower dielectric layer being bonded to the upper dielectric layer;

A metal wire disposed on the lower dielectric layer to receive electrical power for chucking the wafer; And

A thermoelectric semiconductor element formed inside the lower dielectric layer and cooling the wafer chucked to an upper surface of the upper dielectric layer;

Wafer chuck comprising a.

The method of claim 5,

And a plurality of thermoelectric semiconductor elements are arranged inside the lower dielectric layer, and the plurality of thermoelectric semiconductor elements respectively cool.