KR20060039644A

KR20060039644A - Manufacturing method of semiconductor device

Info

Publication number: KR20060039644A
Application number: KR1020040088829A
Authority: KR
Inventors: 권기성
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-11-03
Filing date: 2004-11-03
Publication date: 2006-05-09

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 필드 이미지 정렬 시스템을 사용하는 노광공정에서 시스템의 정렬키를 싱글이나 더블 신호 발생 정렬키 모두를 정사각 형상의 패턴을 체크보드 방식으로 배치하고, 체크보드의 상하 모두를 적절하게 스캔하여 정렬 신호를 얻는 방법을 사용하였으므로, 체크보드 방식의 배열로 인하여 CMP 공정시 정렬키가 손상되는 것을 방지하고, 하나의 웨이퍼에 지역에 따라 싱글과 더블 신호 발생 정렬키를 공유하는 경우에도 콘트라스트 변화를 검출하는 시스템 방식으로 일정한 신호를 얻을 수 있어 정렬키 검출 실패나 오정렬을 방지하고, 중첩도의 악화를 방지하며, 웨이퍼-웨이퍼간이나, 로트-로트간의 공정에서도 동일한 신호를 얻을 수 있고, X, Y 방향 모두 신호 검출이 가능하여 스크라이브 라인내의 마크 사용 영역을 감소시켜 소자의 설계가 용이해 진다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. In particular, in an exposure process using a field image alignment system, a single pattern or a double signal generation alignment key may be arranged in a square pattern in a check board manner. Since the alignment signal is scanned by appropriately scanning both the upper and lower sides of the board, it is possible to prevent the alignment key from being damaged during the CMP process due to the arrangement of the check board, and to arrange single and double signals according to the region on one wafer. Even when the key is shared, a constant signal can be obtained using a system method that detects a change in contrast, preventing alignment key detection failure or misalignment, preventing deterioration of overlapping, and in wafer-wafer or lot-to-lot processes. The same signal can be obtained, and the signal can be detected in both X and Y directions, The design of the device is facilitated by reducing the mark usage area.

필드 이미지 정렬, 정렬키, 체크보드 방식 Field image sorting, sorting key, check board method

Description

Manufacturing method of semiconductor device

도 1은 종래 기술에 따른 싱글 신호 발생용 정렬키의 검출 방식을 설명하기 위한 개략도. 1 is a schematic diagram illustrating a detection method of an alignment key for generating a single signal according to the prior art.

도 2는 종래 기술에 따른 더블 신호 발생용 정렬키의 검출 방식을 설명하기 위한 개략도. 2 is a schematic diagram for explaining a detection method of an alignment key for generating a double signal according to the prior art;

도 3은 본 발명에 따른 싱글 신호 발생용 정렬키의 검출 방식을 설명하기 위한 개략도. 3 is a schematic diagram for explaining a detection method of an alignment key for generating a single signal according to the present invention;

도 4는 본 발명에 따른 싱글 신호 발생용 정렬키의 검출 방식을 설명하기 위한 개략도.
4 is a schematic diagram illustrating a detection method of an alignment key for generating a single signal according to the present invention.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>

10, 20 : 싱글신호 발생 정렬키 10, 20: Single signal generation alignment key

12, 22 : 더블신호 발생 정렬키
12, 22: alignment keys for double signal generation

본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 노광 공정시 사용되는 필드 이미지 정렬시스템의 정렬키를 체크보드 방식으로 구성하여 여러 형상의 패턴이 형성되어 있는 반도체기판에서의 중첩정밀도 측정을 용이하게 실시할 수 있는 반도체소자의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and in particular, an alignment key of a field image alignment system used in an exposure process is constructed in a check board manner to easily measure overlapping precision in a semiconductor substrate having various patterns. It relates to a method for manufacturing a semiconductor device that can be carried out.

최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다. The recent trend of high integration of semiconductor devices has been greatly influenced by the development of fine pattern formation technology, and the miniaturization of photoresist patterns, which are widely used as masks such as etching or ion implantation processes, are essential in the manufacturing process of semiconductor devices.

이러한 감광막 패턴의 분해능(R)은 감광막 자체의 재질이나 기판과의 접착력 등과도 밀접한 연관이 있으나, 일차적으로는 사용되는 축소노광장치의 광원 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture; NA, 개구수)에 반비례한다.
The resolution (R) of the photoresist pattern is closely related to the material of the photoresist itself or the adhesion to the substrate. It is inversely proportional to the lens aperture (NA, numerical aperture) of the device.

여기서 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를 들어 파장이 436 및 365㎚인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 라인/스페이스 패턴의 경우 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛ 이하의 미세 패턴을 형성하기 위해서는 이보다 파장이 더 작은 원자외선(deep ultra violet; DUV), 예를 들어 파장이 248㎚인 KrF 레이저나 193㎚인 ArF 레이저를 광원으로 사용하는 노광 장치를 이용하여야 한다. Here, the wavelength of the light source is reduced to improve the optical resolution of the reduced exposure apparatus. For example, the G-line and i-line reduced exposure apparatus having wavelengths of 436 and 365 nm have a process resolution of a line / space pattern. The limit is about 0.7 and 0.5 μm, respectively, and in order to form a fine pattern of 0.5 μm or less, deeper ultra violet (DUV) wavelengths, for example, KrF laser having a wavelength of 248 nm or 193 nm An exposure apparatus using an ArF laser as a light source should be used.

또한 축소노광장치와는 별도로 공정 상의 방법으로는 노광마스크(photo mask)로서 위상반전마스크(phase shift mask)를 사용하는 방법이나, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘(contrast enhancement layer; CEL) 방법이나, 두층의 감광막 사이에 에스.오.지(spin on glass; SOG)등의 중간층을 개재시킨 삼층레지스트(Tri layer resister; 이하 TLR이라 칭함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다. In addition to the reduction exposure apparatus, the process method includes a method of using a phase shift mask as a photo mask, or forming a separate thin film on the wafer to improve image contrast. A contrast enhancement layer (CEL) method or a tri layer resister (hereinafter referred to as a TLR) method in which an intermediate layer such as spin on glass (SOG) is interposed between two photoresist layers. In addition, a silicide method for selectively injecting silicon into the upper side of the photosensitive film has been developed to lower the resolution limit.

또한 일반적으로 고집적 반도체소자는 다수개의 노광 마스크가 중첩 사용되는 복잡한 공정을 거치게 되며, 단계별로 사용되는 노광 마스크들 간의 정렬은 특정 형상의 마크를 기준으로 이루어진다. 상기 마크들은 다른 마스크들간의 정렬(layer to layer alignment)이나, 하나의 마스크에 대한 다이간의 정렬에 사용되는 정렬 키(alignment key) 혹은 정렬마크와, 패턴간의 중첩 정밀도인 오버레이(overlay)를 측정하기 위한 중첩정밀도(오버레이) 측정마크등을 사용하기도 하고, 패턴 자체의 형상을 스캔하여 정렬 상태를 측정하기도 한다. In general, a highly integrated semiconductor device undergoes a complicated process in which a plurality of exposure masks are overlapped and used, and alignment between exposure masks used in stages is based on a mark of a specific shape. The marks measure layer to layer alignment, or an alignment key or alignment mark used to align between dies for one mask, and an overlay, the precision of the overlap between the patterns. For example, the overlap accuracy (overlay) measurement mark may be used, and the alignment state may be measured by scanning the shape of the pattern itself.

종래 니콘사의 정렬 시스템중 필드 이미지 정렬 시스템으로서, 반복되는 라인/스페이스 패턴을 CCD 카메라로 캡쳐한 후, 스캔 방식으로 콘트라스트 신호를 검출하여 정렬하는 장비이다. Field image alignment system of the conventional Nikon alignment system, it is a device for capturing a repeating line / space pattern with a CCD camera, then detect and align the contrast signal by a scan method.

도 1은 종래 기술에 따른 싱글 신호 발생 정렬키를 설명하기 위한 개략도로서, 필드 이미지 정렬 시스템의 싱글신호 발생 정렬키(10)인 라인/스페이스 패턴을 6 포인트를 정하여 순차적으로 필드 이미지 정렬 시스템의 카메라가 스캔하여, 콘트라스트가 변화되는 부분의 신호를 검출하며, 동일한 콘트라스트에서는 신호가 변 화되지 않는 상태가 되고, 그 평균값을 산출하여 그 신호를 기초로 정렬을 보정한다. 1 is a schematic diagram for explaining a single signal generation alignment key according to the related art, and the cameras of the field image alignment system are sequentially determined by setting 6 points of a line / space pattern that is the single signal generation alignment key 10 of the field image alignment system. Is scanned to detect the signal of the portion where the contrast is changed, and the signal is left unchanged at the same contrast, and the average value is calculated to correct the alignment based on the signal.

도 2는 도 1에 대비되는 것으로서, 더블 신호 발생 정렬키를 설명하기 위한 개략도로서, 더블 신호를 발생시키는 정렬키(12)인 라인/스페이스 패턴의 6곳을 순차적으로 필드 이미지 정렬 시스템이 스캔하여, 이미지가 발생되는 부분의 신호를 검출하되, 이미지의 콘트라스트가 변화되는 부분에서 신호가 발생되어 도 1에서 보다 두배의 신호가 검출되며, 그 평균값으로 정렬을 보정한다. FIG. 2 is a schematic diagram illustrating a double signal generation alignment key, in which the field image alignment system sequentially scans six locations of a line / space pattern, which is an alignment key 12 that generates a double signal. The signal is detected at the portion where the image is generated, but the signal is generated at the portion where the contrast of the image is changed, thereby detecting twice the signal as shown in FIG. 1, and correcting the alignment by the average value.

상기와 같은 종래 기술에 따른 필드 이미지 정렬 시스템의 이미지 스캔 방식은 하나의 마스크 공정에서 하나의 스캔만이 있는 경우에는 문제가 없으나, 하나의 마스크에서 싱글과 더블 신호의 두 가지 형태가 모두 발생되는 경우에는 오차가 증가되고, 오정렬이 일어나는 등의 문제점이 있다. The image scanning method of the field image alignment system according to the related art is not a problem when there is only one scan in one mask process, but when both types of single and double signals are generated in one mask. There are problems such as an increase in error and misalignment.

또한 웨이퍼-웨이퍼간이나 로트-로트간의 신호 형태가 다른 경우에도 정렬 불량으로 오중첩이 발생하여 공정이 불가능해지는 등의 문제점이 있다. In addition, even when the signal type between the wafer-wafer or the lot-lot is different, there is a problem such that misalignment occurs due to misalignment and the process becomes impossible.

또한 정렬키의 검출을 한 방향으로만 실시할 수 있어 정렬키 배치에 제한을 받을 수 있어 마스크의 설계가 어려워진다.
In addition, since the alignment key can be detected in only one direction, the arrangement of the alignment key can be restricted, which makes the mask design difficult.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 The present invention is to solve the above problems, the object of the present invention is

필드 이미지 정렬 시스템의 정렬키를 체크보드 방식으로 구성하여 싱글이나 더블 스캔 모두 동일한 신호로 검출되도록 하여 공정과 상관없이 정렬신호를 얻을 수 있고, CMP 공정시 정렬키가 손상되는 것을 방지하여 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 있다.
By configuring the alignment key of the field image alignment system using a check board method, both single and double scans can be detected as the same signal, so that the alignment signal can be obtained regardless of the process. It is to provide a method of manufacturing a semiconductor device that can improve the reliability of device operation.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 감광막 패턴 형성방법의 특징은, Features of the photosensitive film pattern forming method according to the present invention for achieving the above object,

노광 공정시 필드 이미지 정렬 시스템을 사용하여 정렬키를 스캔하여 신호를 검출하여 정렬을 보정하는 공정을 구비하는 반도체소자의 제조방법에 있어서, A method of manufacturing a semiconductor device, the method comprising: scanning an alignment key using a field image alignment system to detect a signal and correcting alignment during an exposure process;

정사각 형상의 정렬키를 체크보드 방식으로 다수개 배치하여 이를 스캔하는 것을 특징으로 한다. A plurality of square alignment keys may be arranged in a check board manner to scan them.

또한 본 발명의 다른 특징은, 상기 정렬키가 싱글 또는 더블 신호 발생 정렬키이며, 상기 정렬키가 1-10um 크기를 가지고, 상기 정렬키가 한 방향으로 3-20개 배치되는 것을 특징으로 한다. In addition, another feature of the present invention is that the sorting key is a single or double signal generating sorting key, the sorting key has a size of 1-10um, and the sorting keys are arranged in 3-20 pieces in one direction.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 제조방법에 대하여 상세히 설명을 하기로 한다. Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 필드 이미지 정렬 시스템의 싱글 신호 발생 정렬키를 설명하기 위한 개략도로서, 필드 이미지 정렬 시스템의 싱글 신호 발생 정렬키(20)를 정사각 형상의 체크보드 방식으로 배치하고, 정렬키(20)의 여러곳, 예를 들어 11 포인트를 정하되, 엇갈리게 배치된 체크보드의 상하 부분이 포함되도록 하여, 좌에서 우로, 위에서 아래로 순차적으로 필드 이미지 정렬 시스템의 카메라가 스캔 하여, 콘트라스트가 변화되는 부분의 신호를 검출하고, 이를 평균하면 체크보드의 경계 부분이 모두 검출되는 것을 알 수 있다. 3 is a schematic diagram illustrating a single signal generation alignment key of the field image alignment system according to the present invention, wherein the single signal generation alignment key 20 of the field image alignment system is arranged in a square check board manner, and the alignment key is arranged. A number of points (20), for example 11 points, are set so that the top and bottom portions of the staggered check boards are included so that the camera of the field image alignment system scans sequentially from left to right, top to bottom, and the contrast changes. By detecting the signal of the part and averaging it, it can be seen that all the boundary parts of the check board are detected.

도 4는 본 발명에 따른 필드 이미지 정렬 시스템의 더블 신호 발생 정렬키를 설명하기 위한 개략도로서, 더블 신호를 발생시키는 정렬키(22)를 정사각 형상의 체크보드 방식으로 배치하고, 도 3에서와 같이 엇갈리게 배치된 상하의 정렬키(22)가 모두 포함되도록 체크 포인트를 정하여, 순차적으로 필드 이미지 정렬 시스템의 카메라가 스캔하여, 콘트라스트가 변화되는 부분에서 신호가 발생되어, 이를 평균하여 정렬을 보정한다. 4 is a schematic diagram illustrating a double signal generation alignment key of the field image alignment system according to the present invention, in which an alignment key 22 for generating a double signal is arranged in a square check board manner, as shown in FIG. The check points are set to include all of the staggered upper and lower alignment keys 22, and the cameras of the field image alignment system are sequentially scanned to generate a signal at a portion where the contrast changes, and averaging them to correct the alignment.

여기서 도 3의 싱글과 도 4의 더블이 모두 같은 평균값을 가지는 것을 알 수 있다. Here, it can be seen that the single of FIG. 3 and the double of FIG. 4 all have the same average value.

또한 좌우로의 스캔만이 아니라 상하로의 스캔에서도 동일한 시호 평균값을 얻을 수 있다. In addition, the same time average value can be obtained not only in the scan from side to side but also from up and down.

상기 도 3 및 도 4의 정렬키들(20), (22)은 하나가 1-10um 정도의 크기를 가지며, 한 방향으로 3-20개 정도를 배치한다.
The alignment keys 20 and 22 of FIGS. 3 and 4 each have a size of about 1-10 um and arrange about 3-20 in one direction.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 제조방법은 필드 이미지 정렬 시스템을 사용하는 노광공정에서 시스템의 정렬키를 싱글이나 더블 신호 발생 정렬키 모두를 정사각 형상의 패턴을 체크보드 방식으로 배치하고, 체크보드의 상하 모두를 적절하게 스캔하여 정렬 신호를 얻는 방법을 사용하였으므로, 체 크보드 방식의 배열로 인하여 CMP 공정시 정렬키가 손상되는 것을 방지하고, 하나의 웨이퍼에 지역에 따라 싱글과 더블 신호 발생 정렬키를 공유하는 경우에도 콘트라스트 변화를 검출하는 시스템 방식으로 일정한 신호를 얻을 수 있어 정렬키 검출 실패나 오정렬을 방지하고, 중첩도의 악화를 방지하며, 웨이퍼-웨이퍼간이나, 로트-로트간의 공정에서도 동일한 신호를 얻을 수 있고, X, Y 방향 모두 신호 검출이 가능하여 스크라이브 라인내의 마크 사용 영역을 감소시켜 소자의 설계가 용이해 지는 등의 이점이 있다. As described above, in the method of manufacturing a semiconductor device according to the present invention, in the exposure process using the field image alignment system, a single pattern or a double signal generation alignment key is arranged in a square pattern in a check board manner. In order to obtain the alignment signal by appropriately scanning both the upper and lower sides of the check board, it is possible to prevent the alignment key from being damaged during the CMP process due to the check board type arrangement. Even when the double signal generation alignment key is shared, a constant signal can be obtained by a system method of detecting contrast change, which prevents misalignment detection and misalignment, deterioration of overlapping degree, and wafer-wafer or lot- The same signal can be obtained in the process between lots, and the signal can be detected in both X and Y directions. Reducing the mark area in the probe used to line there is an advantage such that by the design of the device easy.

Claims

A method of fabricating a semiconductor device, the method comprising: scanning an alignment key using a field image alignment system during an exposure process to detect a signal and correct alignment;

A method of manufacturing a semiconductor device, characterized in that a plurality of square alignment keys are arranged in a check board manner and scanned.

2. The method of claim 1, wherein the alignment key is a single or double signal generation alignment key.

The method of claim 1, wherein the alignment key has a size of about 1-10 μm.

The method of claim 1, wherein 3-20 alignment keys are arranged in one direction.