[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20060035360A - Pattern test system using low noise amplifier - Google Patents

Pattern test system using low noise amplifier Download PDF

Info

Publication number
KR20060035360A
KR20060035360A KR1020040084821A KR20040084821A KR20060035360A KR 20060035360 A KR20060035360 A KR 20060035360A KR 1020040084821 A KR1020040084821 A KR 1020040084821A KR 20040084821 A KR20040084821 A KR 20040084821A KR 20060035360 A KR20060035360 A KR 20060035360A
Authority
KR
South Korea
Prior art keywords
signal
defect
low noise
noise amplifier
inspection system
Prior art date
Application number
KR1020040084821A
Other languages
Korean (ko)
Inventor
정부양
이동훈
한성영
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020040084821A priority Critical patent/KR20060035360A/en
Publication of KR20060035360A publication Critical patent/KR20060035360A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명에 따른 패턴 검사 시스템은 교류 신호 발생기, 저잡음 증폭기, 및 제어부를 포함한다. 교류 신호 발생기는 설정 주파수 대역 안에서 변하는 주파수의 교류 신호를 발생시킨다. 저잡음 증폭기는, 교류 신호 발생기로부터의 교류 신호의 노이즈를 줄이고 교류 신호의 전압을 설정 전압까지 상승시켜서, 그 결과의 교류 신호를 회로 패턴의 일단에 인가한다. 제어부는, 저잡음 증폭기로부터의 출력 상태를 기준 무결함 상태와 비교하고, 그 결과에 따라 회로 패턴의 결함 여부, 결함 위치, 및 결함 상태를 판별한다.The pattern inspection system according to the present invention includes an AC signal generator, a low noise amplifier, and a controller. The AC signal generator generates an AC signal of varying frequency within a set frequency band. The low noise amplifier reduces the noise of the AC signal from the AC signal generator, raises the voltage of the AC signal to the set voltage, and applies the resulting AC signal to one end of the circuit pattern. The control unit compares the output state from the low noise amplifier with the reference defect state, and determines whether the circuit pattern is defective, the defect position, and the defect state according to the result.

Description

저잡음 증폭기를 사용한 패턴 검사 시스템{Pattern test system using low noise amplifier}Pattern test system using low noise amplifier

도 1은 본 발명의 제1 실시예에 따른 패턴 검사 시스템을 보여주는 블록도이다.1 is a block diagram showing a pattern inspection system according to a first embodiment of the present invention.

도 2는 도 1의 검사 시스템에서 마우스 바이트(mouse bite) 결함들을 가진 패턴들로부터 얻어진 차이-전압/주파수의 특성 그래프이다.FIG. 2 is a characteristic graph of the difference-voltage / frequency obtained from patterns with mouse bite defects in the inspection system of FIG. 1.

도 3은 도 1의 검사 시스템에서 인접 패턴과의 단락(short) 결함들을 가진 패턴들로부터 얻어진 차이-전압/주파수의 특성 그래프이다.3 is a characteristic graph of the difference-voltage / frequency obtained from patterns having short defects with an adjacent pattern in the inspection system of FIG. 1.

도 4는 도 1의 검사 시스템에서 단선(open) 결함들을 가진 패턴들로부터 얻어진 차이-전압/주파수의 특성 그래프이다.4 is a characteristic graph of difference-voltage / frequency obtained from patterns with open defects in the inspection system of FIG.

도 5는 도 1의 검사 시스템에서 마우스 바이트(mouse bite) 결함들을 가진 패턴들로부터 얻어진 차이-전압/시간의 특성 그래프이다.5 is a characteristic graph of difference-voltage / time obtained from patterns with mouse bite defects in the inspection system of FIG.

도 6은 도 1의 검사 시스템에서 인접 패턴과의 단락(short) 결함들을 가진 패턴들로부터 얻어진 차이-전압/시간의 특성 그래프이다.FIG. 6 is a characteristic graph of the difference-voltage / time obtained from patterns having short defects with an adjacent pattern in the inspection system of FIG. 1.

도 7은 도 1의 검사 시스템에서 단선(open) 결함들을 가진 패턴들로부터 얻어진 차이-전압/시간의 특성 그래프이다.7 is a characteristic graph of difference-voltage / time obtained from patterns with open defects in the inspection system of FIG.

도 8은 본 발명의 제2 실시예에 따른 패턴 검사 시스템을 보여주는 블록도이 다.8 is a block diagram illustrating a pattern inspection system according to a second exemplary embodiment of the present invention.

도 9는 도 1 및 9의 검사 시스템들에서 마우스 바이트(mouse bite) 결함들을 가진 패턴들로부터 얻어진 차이-전압/주파수의 특성 그래프이다.FIG. 9 is a characteristic graph of the difference-voltage / frequency obtained from patterns with mouse bite defects in the inspection systems of FIGS. 1 and 9.

도 10은 도 1 및 9의 검사 시스템들에서 인접 패턴과의 단락(short) 결함들을 가진 패턴들로부터 얻어진 차이-전압/주파수의 특성 그래프이다.10 is a characteristic graph of the difference-voltage / frequency obtained from patterns with short defects with an adjacent pattern in the inspection systems of FIGS. 1 and 9.

도 11은 도 1 및 9의 검사 시스템들에서 단선(open) 결함들을 가진 패턴들로부터 얻어진 차이-전압/주파수의 특성 그래프이다.FIG. 11 is a characteristic graph of the difference-voltage / frequency obtained from patterns with open defects in the inspection systems of FIGS. 1 and 9.

도 12는 본 발명의 제3 실시예에 따른 패턴 검사 시스템을 보여주는 블록도이다.12 is a block diagram illustrating a pattern inspection system according to a third exemplary embodiment of the present invention.

도 13은 본 발명의 제4 실시예에 따른 패턴 검사 시스템을 보여주는 블록도이다.13 is a block diagram illustrating a pattern inspection system according to a fourth exemplary embodiment of the present invention.

도 14는 본 발명의 제5 실시예에 따른 패턴 검사 시스템을 보여주는 블록도이다.14 is a block diagram illustrating a pattern inspection system according to a fifth exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>

1...교류 신호 발생기, 2, 2a, 2b...저잡음 증폭기,1 ... AC signal generator, 2, 2a, 2b ... low noise amplifier,

4...회로 기판, P1 내지 Pn...회로 패턴들,4 ... circuit board, P1 to Pn ... circuit patterns,

5, 6, PC, 13, 및 14...제어부, PC...개인용 컴퓨터.5, 6, PC, 13, and 14 ... control, PC ... personal computer.

본 발명은, 패턴 검사 시스템에 관한 것으로서, 보다 상세하게는, 반도체 집적 회로를 실장하는 회로 기판의 패턴들 각각의 결함 여부, 결함 위치, 및 결함 상태를 검사하는 패턴 검사 시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern inspection system, and more particularly, to a pattern inspection system for inspecting a defect, a defect position, and a defect state of each of patterns of a circuit board on which a semiconductor integrated circuit is mounted.

통상적인 패턴 검사 시스템 예를 들어, 미국 특허 6,111,414호의 패턴 검사 시스템은, 공진 회로를 통과한 교류 신호를 회로 패턴들에 인가하고, 상기 교류 신호의 상태를 기준 무결함 상태와 비교하며, 그 결과에 따라 상기 회로 패턴의 결함 여부, 결함 위치, 및 결함 상태를 판별한다.Conventional pattern inspection system For example, the pattern inspection system of US Pat. No. 6,111,414 applies an alternating current signal through a resonant circuit to circuit patterns, compares the state of the alternating signal with a reference zero defect state, Therefore, whether the circuit pattern is defective, the defect position, and the defect state are determined.

하지만, 최근의 회로 기판들이 점점 집적화됨에 따라, 회로 패턴들의 폭이 점점 좁아지고, 회로 패턴들 사이의 피치(pitch)가 점점 좁아진다. 따라서, 결함 상태의 전압과 기준 무결함 상태의 전압의 차이가 점점 줄어듬에 따라, 검사의 정밀도가 점점 떨어지는 문제점이 있다. However, as recent circuit boards are increasingly integrated, the width of the circuit patterns becomes narrower, and the pitch between the circuit patterns becomes narrower. Therefore, as the difference between the voltage in the defective state and the voltage in the reference defect state is gradually reduced, there is a problem that the accuracy of inspection is gradually decreased.

본 발명의 목적은, 결함 상태의 전압과 기준 무결함 상태의 전압의 차이를 효과적으로 높여서 검사의 정밀도를 높일 수 있는 패턴 검사 시스템을 제공하는 것이다. An object of the present invention is to provide a pattern inspection system which can increase the accuracy of inspection by effectively increasing the difference between the voltage in a defective state and the voltage in a reference defect state.

상기 목적을 이루기 위한 본 발명은, 적어도 한 회로 패턴의 결함 여부, 결함 위치, 및 결함 상태를 검사하는 패턴 검사 시스템으로서, 교류 신호 발생기, 저잡음 증폭기, 및 제어부를 포함한다. 상기 교류 신호 발생기는 설정 주파수 대역 안에서 변하는 주파수의 교류 신호를 발생시킨다. 상기 저잡음 증폭기는, 상기 교 류 신호 발생기로부터의 교류 신호의 노이즈를 줄이고 상기 교류 신호의 전압을 설정 전압까지 상승시켜서, 그 결과의 교류 신호를 상기 회로 패턴의 일단에 인가한다. 상기 제어부는, 상기 저잡음 증폭기로부터의 출력 상태를 기준 무결함 상태와 비교하고, 그 결과에 따라 상기 회로 패턴의 결함 여부, 결함 위치, 및 결함 상태를 판별한다.The present invention for achieving the above object is a pattern inspection system for inspecting whether at least one circuit pattern is defective, a defect position, and a defect state, and includes an AC signal generator, a low noise amplifier, and a controller. The AC signal generator generates an AC signal of a frequency varying within a set frequency band. The low noise amplifier reduces noise of an AC signal from the AC signal generator, raises the voltage of the AC signal to a set voltage, and applies the resulting AC signal to one end of the circuit pattern. The control unit compares the output state from the low noise amplifier with a reference defect state, and determines whether the circuit pattern is defective, the defect position, and the defect state according to the result.

본 발명의 상기 패턴 검사 시스템에 의하면, 상기 저잡음 증폭기에 의하여 상기 회로 패턴의 일단에 인가되는 전압을 효과적으로 높일 수 있다. 이에 따라, 결함 상태의 전압과 상기 기준 무결함 상태의 전압의 차이를 높여서 검사의 정밀도를 높일 수 있다.According to the pattern inspection system of the present invention, the voltage applied to one end of the circuit pattern by the low noise amplifier can be effectively increased. Accordingly, the accuracy of the inspection can be increased by increasing the difference between the voltage in the defective state and the voltage in the reference defect state.

이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.Hereinafter, preferred embodiments according to the present invention will be described in detail.

도 1을 참조하면, 본 발명의 제1 실시예에 따른 패턴 검사 시스템은 교류 신호 발생기(1), 저잡음 증폭기(2), 및 제어부(5, 6, PC, 13, 및 14)를 포함한다. Referring to FIG. 1, the pattern inspection system according to the first embodiment of the present invention includes an AC signal generator 1, a low noise amplifier 2, and a controller 5, 6, PC, 13, and 14.

교류 신호 발생기(1)는 설정 주파수 대역 안에서 변하는 주파수의 교류 신호를 발생시킨다. 저잡음 증폭기(2)는, 교류 신호 발생기로부터의 교류 신호의 노이즈를 줄이고 교류 신호의 전압을 설정 전압까지 상승시킨다. 저잡음 증폭기(2)로부터의 교류 신호는 주사 스위치들(SW1 내지 SWn) 및 프로브들(probes)을 통하여 회로 기판(4)의 각 패턴(P1 내지 Pn)의 일단에 인가된다. 이와 같은 저잡음 증폭기(2)에 의하면, 각 회로 패턴(P1 내지 Pn)의 일단에 인가되는 전압을 효과적으로 높일 수 있다. 이에 따라, 결함 상태의 전압과 기준 무결함 상태의 전압의 차이를 높여서 검사의 정밀도를 높일 수 있다. 주사 스위치들(SW1 내지 SWn)은 제어부(5, 6, PC, 13, 및 14)의 디멀티플렉서(14)로부터의 제어 신호에 따라 회로 패턴들(P1 내지 Pn) 각각을 저잡음 증폭기(2)의 출력단에 순차적으로 연결한다. 제어부(5, 6, PC, 13, 및 14)는, 저잡음 증폭기(2)로부터의 출력 상태를 기준 무결함 상태와 비교하고, 그 결과에 따라 각 회로 패턴(P1 내지 Pn)의 결함 여부, 결함 위치, 및 결함 상태를 판별한다.The AC signal generator 1 generates an AC signal of a frequency varying within a set frequency band. The low noise amplifier 2 reduces the noise of the AC signal from the AC signal generator and raises the voltage of the AC signal to the set voltage. The AC signal from the low noise amplifier 2 is applied to one end of each pattern P1 to Pn of the circuit board 4 through the scan switches SW1 to SWn and the probes. According to such a low noise amplifier 2, the voltage applied to one end of each circuit pattern P1 to Pn can be effectively increased. Accordingly, the accuracy of the inspection can be increased by increasing the difference between the voltage in the defective state and the voltage in the reference defect free state. The scan switches SW1 to SWn respectively output the circuit patterns P1 to Pn of the low noise amplifier 2 according to a control signal from the demultiplexer 14 of the controller 5, 6, PC, 13, and 14. Connect sequentially. The control unit 5, 6, PC, 13, and 14 compares the output state from the low noise amplifier 2 with a reference non-defective state and, according to the result, whether each circuit pattern P1 to Pn is defective or not Location and defect status are determined.

제어부(5, 6, PC, 13, 및 14)는 대역 통과 필터(5), 교류/직류 변환부(6), 개인용 컴퓨터(PC), 디지털/아날로그 변환부(13) 및 디멀티플렉서(14)를 포함한다. 대역 통과 필터(5)는 저잡음 증폭기(2)로부터의 출력 신호(SD1)가 설정 주파수 대역만을 갖게 한다. 교류/직류 변환부(6)는 대역 통과 필터(5)로부터의 출력 신호(SD2)를 직류 신호(SD3)로 변환시킨다. 개인용 컴퓨터(PC)는 교류/직류 변환부(6)로부터의 직류 신호(SD3)와 기준 무결함 상태의 직류 신호의 차이에 따라 대상 회로 패턴의 결함 여부, 결함 위치, 및 결함 상태를 판별하며, 주사 스위치들(SW1 내지 SWn)의 제어 신호들(DC2, SE2)을 발생시킨다. 디지털/아날로그 변환부(13)는 개인용 컴퓨터(PC)로부터의 제어 신호들(DC2, SE2)중에서 주사 스위치들(SW1 내지 SWn)의 선택 데이터(DC2)를 아날로그 선택 신호(SC)로 변환시킨다. 디멀티플렉서(14)는 개인용 컴퓨터(PC)로부터의 제어 신호들(DC2, SE2)중에서의 타이밍 제어 신호(SE2 ), 및 디지털/아날로그 변환부(13)로부터의 아날로그 선택 신호(SC)에 따라 주사 스위치들(SW1 내지 SWn)을 구동한다. The control unit 5, 6, PC, 13, and 14 is a band pass filter 5, AC / DC converter 6, personal computer (PC), digital / analog converter 13 and the demultiplexer (14) Include. The band pass filter 5 causes the output signal S D1 from the low noise amplifier 2 to have only a set frequency band. The AC / DC converter 6 converts the output signal S D2 from the band pass filter 5 into a DC signal S D3 . The personal computer PC determines whether the target circuit pattern is defective, the position of the defect, and the defect state according to the difference between the DC signal S D3 from the AC / DC converter 6 and the DC signal in the reference defect state. The control signals D C2 and S E2 of the scan switches SW1 to SWn are generated. The digital / analog converting unit 13 converts the selection data D C2 of the scan switches SW1 to SWn among the control signals D C2 and S E2 from the personal computer PC to the analog selection signal S C. To. The demultiplexer 14 includes a timing control signal S E2 among the control signals D C2 and S E2 from the personal computer PC, and an analog selection signal S C from the digital / analog converter 13. The scan switches SW1 to SWn are driven accordingly.

개인용 컴퓨터(PC)는 아날로그/디지털 변환부(7), 데이터 수신부(8), 이이피롬(Electrically Erasable and programmable read-only memory, 10), 중앙 처리 소자(9), 및 데이터 송신부(11)를 포함한다. 아날로그/디지털 변환부(7)는 교류/직류 변환부(6)로부터의 직류 신호(SD3)를 대상 데이터(DD1)로 변환시킨다. 데이터 수신부(8)는 아날로그/디지털 변환부(7)로부터의 대상 데이터(DD1)를 인터페이싱한다. 이이피롬(10)은 데이터 수신부(8)로부터의 대상 데이터(DD2)와 기준 무결함 상태의 기준 데이터의 차이에 따른 회로 패턴의 결함 판단 정보를 저장한다. 중앙 처리 소자(9)는 데이터 수신부(8)로부터의 대상 데이터(DD2)와 기준 무결함 상태의 기준 데이터의 차이를 연산하고, 그 연산 결과 및 이이피롬(10)으로부터의 결함 판단 정보에 따라 대상 회로 패턴의 결함 여부, 결함 위치, 및 결함 상태를 판별하여 출력하며, 스위치 선택 데이터(DC1) 및 타이밍 제어 신호(DC1)를 발생시킨다. 여기에서, 중앙 처리 소자(9)로부터 출력된 검사 결과 데이터는 모니터(12)에 디스플레이된다. 데이터 송신부(11)는 중앙 처리 소자(9)로부터의 스위치 선택 데이터(DC1) 및 타이밍 제어 신호(DC1)를 인터페이싱하여 상기 디지털/아날로그 변환부(13)로 출력한다.A personal computer (PC) includes an analog / digital converter 7, a data receiver 8, an electrically erasable and programmable read-only memory 10, a central processing element 9, and a data transmitter 11. Include. The analog / digital converter 7 converts the DC signal S D3 from the AC / DC converter 6 into the target data D D1 . The data receiving section 8 interfaces the target data D D1 from the analog / digital converting section 7. The Y pyrom 10 stores defect determination information of a circuit pattern according to a difference between the target data D D2 from the data receiving unit 8 and the reference data in a reference defect state. The central processing element 9 calculates a difference between the target data D D2 from the data receiving unit 8 and the reference data in the reference zero defect state, and according to the result of the calculation and the defect determination information from the Y pyrom 10. The defect status, the defect position, and the defect state of the target circuit pattern are discriminated and output, and the switch selection data DCl and the timing control signal DCl are generated. Here, the test result data output from the central processing element 9 is displayed on the monitor 12. Data transmission unit 11 outputs to the switch selected data (D C1) and the timing control signal (D C1), said digital / analog converter 13 to the interface from the central processing device 9.

도 2는 도 1의 검사 시스템에서 마우스 바이트(mouse bite) 결함들을 가진 패턴들로부터 얻어진 차이-전압/주파수의 특성 그래프이다. 이하, 마우스 바이트(mouse bite)라 함은 불완전한 단선(open) 상태를 의미한다. 이 실험에서 교류 신 호 발생기(1)로부터의 교류 전압은 2 볼트(V)이다. 도 2에서 참조 부호 Cf1은 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 가까운 위치에서 마우스 바이트(mouse bite) 결함이 발생된 경우에 해당된다. 참조 부호 Cf2는 대상 패턴의 중앙 위치에서 마우스 바이트(mouse bite) 결함이 발생된 경우에 해당된다. 참조 부호 Cf3은 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 먼 위치에서 마우스 바이트(mouse bite) 결함이 발생된 경우에 해당된다. 도 2의 그래프에 의하면, 통상적인 패턴 검사 시스템에 의한 특성 곡선들에 비하여 도 1의 검사 시스템에 의한 특성 곡선들 사이의 평균 간격이 보다 큼을 확인할 수 있었다. 즉, 마우스 바이트(mouse bite) 결함 상태의 전압과 기준 무결함 상태의 전압의 차이가 높아져서 검사의 정밀도가 높아질 수 있다. FIG. 2 is a characteristic graph of the difference-voltage / frequency obtained from patterns with mouse bite defects in the inspection system of FIG. 1. Hereinafter, the mouse bite refers to an incomplete open state. In this experiment, the AC voltage from the AC signal generator (1) is 2 volts (V). In FIG. 2, reference numeral Cf1 corresponds to a case where a mouse bite defect occurs at a position close to a point where an AC signal from the low noise amplifier 2 is applied. Reference numeral Cf2 corresponds to a case where a mouse bite defect occurs at the center position of the target pattern. Reference numeral Cf3 corresponds to a case where a mouse bite defect occurs at a position far from the point where the AC signal from the low noise amplifier 2 is applied. According to the graph of FIG. 2, the average interval between the characteristic curves of the inspection system of FIG. 1 is larger than that of the conventional pattern inspection system. That is, the difference between the voltage of the mouse bite defective state and the voltage of the reference non-defective state may be increased, thereby increasing the accuracy of the inspection.

도 3은 도 1의 검사 시스템에서 인접 패턴과의 단락(short) 결함들을 가진 패턴들로부터 얻어진 차이-전압/주파수의 특성 그래프이다. 이 실험에서 교류 신호 발생기(1)로부터의 교류 전압은 2 볼트(V)이다. 도 3에서 참조 부호 Cf4는 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 가까운 위치에서 단락 결함이 발생된 경우에 해당된다. 참조 부호 Cf5는 대상 패턴의 중앙 위치에서 단락 결함이 발생된 경우에 해당된다. 참조 부호 Cf6은 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 먼 위치에서 단락 결함이 발생된 경우에 해당된다. 도 3의 그래프에 의하면, 통상적인 패턴 검사 시스템에 의한 특성 곡선들에 비하여 도 1의 검사 시스템에 의한 특성 곡선들 사이의 평균 간격이 보다 큼을 확인할 수 있었다. 즉, 단락 결함 상태의 전압과 기준 무결함 상태의 전압의 차이가 높아져서 검사의 정밀도가 높아질 수 있다. 3 is a characteristic graph of the difference-voltage / frequency obtained from patterns having short defects with an adjacent pattern in the inspection system of FIG. 1. In this experiment, the AC voltage from the AC signal generator 1 is 2 volts (V). In Fig. 3, reference numeral Cf4 corresponds to a case where a short circuit fault occurs at a position close to the point where the AC signal from the low noise amplifier 2 is applied. Reference numeral Cf5 corresponds to a case where a short circuit defect occurs at the center position of the target pattern. Reference numeral Cf6 corresponds to a case where a short circuit fault occurs at a position far from the point where the AC signal from the low noise amplifier 2 is applied. According to the graph of FIG. 3, the average interval between the characteristic curves of the inspection system of FIG. 1 is larger than that of the conventional pattern inspection system. That is, the difference between the voltage in the short-circuit defect state and the voltage in the reference defect state may be increased, thereby increasing the accuracy of the inspection.

도 4는 도 1의 검사 시스템에서 단선(open) 결함들을 가진 패턴들로부터 얻어진 차이-전압/주파수의 특성 그래프이다. 이 실험에서 교류 신호 발생기(1)로부터의 교류 전압은 2 볼트(V)이다. 도 4에서 참조 부호 Cf7은 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 가까운 위치에서 단선 결함이 발생된 경우에 해당된다. 참조 부호 Cf8은 대상 패턴의 중앙 위치에서 단선 결함이 발생된 경우에 해당된다. 참조 부호 Cf9는 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 먼 위치에서 단선 결함이 발생된 경우에 해당된다. 도 4의 그래프에 의하면, 통상적인 패턴 검사 시스템에 의한 특성 곡선들에 비하여 도 1의 검사 시스템에 의한 특성 곡선들 사이의 평균 간격이 보다 큼을 확인할 수 있었다. 즉, 단선 결함 상태의 전압과 기준 무결함 상태의 전압의 차이가 높아져서 검사의 정밀도가 높아질 수 있다. 4 is a characteristic graph of difference-voltage / frequency obtained from patterns with open defects in the inspection system of FIG. In this experiment, the AC voltage from the AC signal generator 1 is 2 volts (V). In Fig. 4, reference numeral Cf7 corresponds to a case where a disconnection defect occurs at a position close to the point where the AC signal from the low noise amplifier 2 is applied. Reference numeral Cf8 corresponds to a case where a disconnection defect occurs at the center position of the target pattern. Reference numeral Cf9 corresponds to a case where a disconnection defect occurs at a position far from the point where the AC signal from the low noise amplifier 2 is applied. According to the graph of FIG. 4, the average interval between the characteristic curves of the inspection system of FIG. 1 is larger than that of the conventional pattern inspection system. That is, the difference between the voltage in the disconnection defect state and the voltage in the reference defect state may be increased, thereby increasing the accuracy of the inspection.

도 5는 도 1의 검사 시스템에서 마우스 바이트(mouse bite) 결함들을 가진 패턴들로부터 얻어진 차이-전압/시간의 특성 그래프이다. 도 5에서 참조 부호 Ct1은 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 가까운 위치에서 마우스 바이트(mouse bite) 결함이 발생된 경우에 해당된다. 참조 부호 Ct2는 대상 패턴의 중앙 위치에서 마우스 바이트(mouse bite) 결함이 발생된 경우에 해당된다. 참조 부호 Ct3은 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 먼 위치에서 마우스 바이트(mouse bite) 결함이 발생된 경우에 해당된다. 도 5의 그래프에 의하면, 통상적인 패턴 검사 시스템에 의한 특성 곡선들에 비하여 도 1의 검사 시스템에 의한 특성 곡선들 사이의 평균 간격이 보다 큼을 확인할 수 있었다. 즉, 마우스 바이트(mouse bite) 결함 상태의 전압과 기준 무결함 상태의 전압의 차이가 높아져서 검사의 정밀도가 높아질 수 있다. 5 is a characteristic graph of difference-voltage / time obtained from patterns with mouse bite defects in the inspection system of FIG. In FIG. 5, reference numeral Ct1 corresponds to a case where a mouse bite defect occurs at a position close to a point where an AC signal from the low noise amplifier 2 is applied. Reference numeral Ct2 corresponds to a case where a mouse bite defect occurs at the center position of the target pattern. Reference numeral Ct3 corresponds to a case where a mouse bite defect occurs at a position far from the point where the AC signal from the low noise amplifier 2 is applied. According to the graph of FIG. 5, the average interval between the characteristic curves of the inspection system of FIG. 1 is larger than that of the conventional pattern inspection system. That is, the difference between the voltage of the mouse bite defective state and the voltage of the reference non-defective state may be increased, thereby increasing the accuracy of the inspection.

도 6은 도 1의 검사 시스템에서 인접 패턴과의 단락(short) 결함들을 가진 패턴들로부터 얻어진 차이-전압/시간의 특성 그래프이다. 도 6에서 참조 부호 Ct4는 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 가까운 위치에서 단락 결함이 발생된 경우에 해당된다. 참조 부호 Ct5는 대상 패턴의 중앙 위치에서 단락 결함이 발생된 경우에 해당된다. 참조 부호 Ct6은 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 먼 위치에서 단락 결함이 발생된 경우에 해당된다. 도 6의 그래프에 의하면, 통상적인 패턴 검사 시스템에 의한 특성 곡선들에 비하여 도 1의 검사 시스템에 의한 특성 곡선들 사이의 평균 간격이 보다 큼을 확인할 수 있었다. 즉, 단락 결함 상태의 전압과 기준 무결함 상태의 전압의 차이가 높아져서 검사의 정밀도가 높아질 수 있다. FIG. 6 is a characteristic graph of the difference-voltage / time obtained from patterns having short defects with an adjacent pattern in the inspection system of FIG. 1. In Fig. 6, reference numeral Ct4 corresponds to a case where a short circuit fault occurs at a position close to the point where the AC signal from the low noise amplifier 2 is applied. Reference numeral Ct5 corresponds to a case where a short circuit defect occurs at the center position of the target pattern. Reference numeral Ct6 corresponds to a case where a short circuit fault occurs at a position far from the point where the AC signal from the low noise amplifier 2 is applied. According to the graph of FIG. 6, the average interval between the characteristic curves of the inspection system of FIG. 1 is larger than that of the conventional pattern inspection system. That is, the difference between the voltage in the short-circuit defect state and the voltage in the reference defect state may be increased, thereby increasing the accuracy of the inspection.

도 7은 도 1의 검사 시스템에서 단선(open) 결함들을 가진 패턴들로부터 얻어진 차이-전압/시간의 특성 그래프이다. 도 7에서 참조 부호 Ct7은 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 가까운 위치에서 단선 결함이 발생된 경우에 해당된다. 참조 부호 Ct8은 대상 패턴의 중앙 위치에서 단선 결함이 발생된 경우에 해당된다. 참조 부호 Ct9는 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 먼 위치에서 단선 결함이 발생된 경우에 해당된다. 도 7의 그래프에 의하면, 통상적인 패턴 검사 시스템에 의한 특성 곡선들에 비하여 도 1의 검사 시스템에 의한 특성 곡선들 사이의 평균 간격이 보다 큼을 확인할 수 있었다. 즉, 단선 결함 상태의 전압과 기준 무결함 상태의 전압의 차이가 높아져서 검사의 정밀도가 높아질 수 있다. 7 is a characteristic graph of difference-voltage / time obtained from patterns with open defects in the inspection system of FIG. In FIG. 7, reference numeral Ct7 corresponds to a case where a disconnection defect occurs at a position close to the point where the AC signal from the low noise amplifier 2 is applied. Reference numeral Ct8 corresponds to a case where a disconnection defect occurs at the center position of the target pattern. Reference numeral Ct9 corresponds to a case where a disconnection defect occurs at a position far from the point where the AC signal from the low noise amplifier 2 is applied. According to the graph of FIG. 7, the average interval between the characteristic curves of the inspection system of FIG. 1 is larger than that of the conventional pattern inspection system. That is, the difference between the voltage in the disconnection defect state and the voltage in the reference defect state may be increased, thereby increasing the accuracy of the inspection.

도 8은 본 발명의 제2 실시예에 따른 패턴 검사 시스템을 보여준다. 도 8에서 도 1과 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 도 1의 패턴 검사 시스템에 대한 도 8의 패턴 검사 시스템의 차이점은, 각 패턴(P1 내지 Pn)의 타단들이 접지되는 것이다. 이로 인하여 본 발명의 상기 효과가 보다 커짐을 확인할 수 있었다. 이를 도 9 내지 11을 참조하여 설명하기로 한다.8 shows a pattern inspection system according to a second embodiment of the present invention. In FIG. 8, the same reference numerals as used in FIG. 1 indicate objects of the same function. The difference between the pattern inspection system of FIG. 8 and the pattern inspection system of FIG. 1 is that the other ends of the patterns P1 to Pn are grounded. This confirmed that the above effects of the present invention is greater. This will be described with reference to FIGS. 9 to 11.

도 9는 도 1 및 9의 검사 시스템들에서 마우스 바이트(mouse bite) 결함들을 가진 패턴들로부터 얻어진 차이-전압/주파수의 특성 그래프이다. 이 실험에서 교류 신호 발생기(1)로부터의 교류 전압은 10 볼트(V)이다. 도 9에서 좌측 블록의 특성 곡선들(Cf11 내지 Cf13)은 도 1의 검사 시스템에서 마우스 바이트(mouse bite) 결함들을 가진 패턴들로부터 얻어진 것들이다. 도 9에서 우측 블록의 특성 곡선들(Cf14 내지 Cf15)은 도 9의 검사 시스템에서 마우스 바이트(mouse bite) 결함들을 가진 패턴들로부터 얻어진 것들이다. 참조 부호들 Cf10 및 Cf13은 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 가까운 위치에서 마우스 바이트(mouse bite) 결함이 발생된 경우에 해당된다. 참조 부호들 Cf11 및 Cf14는 대상 패턴의 중앙 위치에서 마우스 바이트(mouse bite) 결함이 발생된 경우에 해당된다. 참조 부호들 Cf12 및 Cf15는 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 먼 위치에서 마우스 바이트(mouse bite) 결함이 발생된 경우에 해당된다. 도 9 를 참조하면, 도 1의 검사 시스템에서 얻어진 특성 곡선들(Cf11 내지 Cf13)에 비하여 도 9의 검사 시스템에서 얻어진 특성 곡선들(Cf13 내지 Cf15) 사이의 평균 간격이 보다 큼을 확인할 수 있었다. 즉, 마우스 바이트(mouse bite) 결함 상태의 전압과 기준 무결함 상태의 전압의 차이가 보다 높아져서 검사의 정밀도가 보다 높아질 수 있다. FIG. 9 is a characteristic graph of the difference-voltage / frequency obtained from patterns with mouse bite defects in the inspection systems of FIGS. 1 and 9. In this experiment, the AC voltage from the AC signal generator 1 is 10 volts (V). Characteristic curves Cf11 to Cf13 of the left block in FIG. 9 are those obtained from patterns with mouse bite defects in the inspection system of FIG. 1. Characteristic curves Cf14 to Cf15 of the right block in FIG. 9 are those obtained from patterns with mouse bite defects in the inspection system of FIG. 9. Reference numerals Cf10 and Cf13 correspond to the case where a mouse bite defect occurs at a position close to the point where the AC signal from the low noise amplifier 2 is applied. Reference numerals Cf11 and Cf14 correspond to cases where a mouse bite defect occurs at the center position of the target pattern. Reference numerals Cf12 and Cf15 correspond to the case where a mouse bite defect occurs at a position far from the point where the AC signal from the low noise amplifier 2 is applied. 9, the average interval between the characteristic curves Cf13 to Cf15 obtained in the inspection system of FIG. 9 was greater than that of the characteristic curves Cf11 to Cf13 obtained in the inspection system of FIG. 1. That is, the difference between the voltage of the mouse bite defective state and the voltage of the reference non-defective state becomes higher, so that the accuracy of the inspection may be higher.

도 10은 도 1 및 9의 검사 시스템들에서 인접 패턴과의 단락(short) 결함들을 가진 패턴들로부터 얻어진 차이-전압/주파수의 특성 그래프이다. 이 실험에서 교류 신호 발생기(1)로부터의 교류 전압은 10 볼트(V)이다. 도 10에서 좌측 블록의 특성 곡선들(Cf16 내지 Cf18)은 도 1의 검사 시스템에서 단락 결함들을 가진 패턴들로부터 얻어진 것들이다. 도 10에서 우측 블록의 특성 곡선들(Cf19 내지 Cf21)은 도 9의 검사 시스템에서 단락 결함들을 가진 패턴들로부터 얻어진 것들이다. 참조 부호들 Cf16 및 Cf19는 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 가까운 위치에서 단락 결함이 발생된 경우에 해당된다. 참조 부호들 Cf17 및 Cf20은 대상 패턴의 중앙 위치에서 단락 결함이 발생된 경우에 해당된다. 참조 부호들 Cf18 및 Cf21은 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 먼 위치에서 단락 결함이 발생된 경우에 해당된다. 도 9를 참조하면, 도 1의 검사 시스템에서 얻어진 특성 곡선들(Cf16 내지 Cf18)에 비하여 도 9의 검사 시스템에서 얻어진 특성 곡선들(Cf19 내지 Cf21) 사이의 평균 간격이 보다 큼을 확인할 수 있었다. 즉, 단락 결함 상태의 전압과 기준 무결함 상태의 전압의 차이가 보다 높아져서 검사의 정밀도가 보다 높아질 수 있다. 10 is a characteristic graph of the difference-voltage / frequency obtained from patterns with short defects with an adjacent pattern in the inspection systems of FIGS. 1 and 9. In this experiment, the AC voltage from the AC signal generator 1 is 10 volts (V). Characteristic curves Cf16 to Cf18 of the left block in FIG. 10 are those obtained from patterns with short circuit defects in the inspection system of FIG. 1. Characteristic curves Cf19 to Cf21 of the right block in FIG. 10 are those obtained from patterns with short circuit defects in the inspection system of FIG. 9. Reference numerals Cf16 and Cf19 correspond to cases where a short circuit fault occurs at a position close to the point where the AC signal from the low noise amplifier 2 is applied. Reference numerals Cf17 and Cf20 correspond to cases where a short circuit defect occurs at the center position of the target pattern. Reference numerals Cf18 and Cf21 correspond to cases where a short circuit fault occurs at a position far from the point where the AC signal from the low noise amplifier 2 is applied. Referring to FIG. 9, the average intervals between the characteristic curves Cf19 to Cf21 obtained in the inspection system of FIG. 9 are greater than those of the characteristic curves Cf16 to Cf18 obtained in the inspection system of FIG. 1. In other words, the difference between the voltage in the short-circuit defect state and the voltage in the reference defect state is higher, so that the accuracy of the inspection can be higher.                     

도 11은 도 1 및 9의 검사 시스템들에서 단선(open) 결함들을 가진 패턴들로부터 얻어진 차이-전압/주파수의 특성 그래프이다. 이 실험에서 교류 신호 발생기(1)로부터의 교류 전압은 10 볼트(V)이다. 도 11에서 좌측 블록의 특성 곡선들(Cf22 내지 Cf24)은 도 1의 검사 시스템에서 단락 결함들을 가진 패턴들로부터 얻어진 것들이다. 도 10에서 우측 블록의 특성 곡선들(Cf25 내지 Cf27)은 도 9의 검사 시스템에서 단선 결함들을 가진 패턴들로부터 얻어진 것들이다. 참조 부호들 Cf22 및 Cf25는 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 가까운 위치에서 단선 결함이 발생된 경우에 해당된다. 참조 부호들 Cf23 및 Cf26은 대상 패턴의 중앙 위치에서 단선 결함이 발생된 경우에 해당된다. 참조 부호들 Cf24 및 Cf27은 저잡음 증폭기(2)로부터의 교류 신호가 인가되는 지점과 먼 위치에서 단선 결함이 발생된 경우에 해당된다. 도 9를 참조하면, 도 1의 검사 시스템에서 얻어진 특성 곡선들(Cf22 내지 Cf24)에 비하여 도 9의 검사 시스템에서 얻어진 특성 곡선들(Cf25 내지 Cf27) 사이의 평균 간격이 보다 큼을 확인할 수 있었다. 즉, 단선 결함 상태의 전압과 기준 무결함 상태의 전압의 차이가 보다 높아져서 검사의 정밀도가 보다 높아질 수 있다. FIG. 11 is a characteristic graph of the difference-voltage / frequency obtained from patterns with open defects in the inspection systems of FIGS. 1 and 9. In this experiment, the AC voltage from the AC signal generator 1 is 10 volts (V). Characteristic curves Cf22 to Cf24 of the left block in FIG. 11 are those obtained from patterns with short circuit defects in the inspection system of FIG. 1. Characteristic curves Cf25 to Cf27 of the right block in FIG. 10 are those obtained from patterns with disconnection defects in the inspection system of FIG. 9. Reference numerals Cf22 and Cf25 correspond to a case where a disconnection defect occurs at a position close to a point where an AC signal from the low noise amplifier 2 is applied. Reference numerals Cf23 and Cf26 correspond to cases where a disconnection defect occurs at the center position of the target pattern. Reference numerals Cf24 and Cf27 correspond to a case where a disconnection defect occurs at a position far from the point where the AC signal from the low noise amplifier 2 is applied. 9, the average interval between the characteristic curves Cf25 to Cf27 obtained in the inspection system of FIG. 9 was greater than that of the characteristic curves Cf22 to Cf24 obtained in the inspection system of FIG. 1. That is, the difference between the voltage in the disconnection defect state and the voltage in the reference defect state is higher, so that the accuracy of the inspection can be higher.

도 12는 본 발명의 제3 실시예에 따른 패턴 검사 시스템을 보여준다. 도 12에서 도 1과 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 도 1의 패턴 검사 시스템에 대한 도 12의 패턴 검사 시스템의 차이점은, 각 패턴(P1 내지 Pn)의 타단들에 설정 직류 전압(VDC)이 인가되는 것이다. 반복적인 실험에 의하면, 도 1 의 검사 시스템에서 얻어진 특성 곡선들에 비하여 도 12의 검사 시스템에서 얻어진 특성 곡선들 사이의 평균 간격이 보다 큼을 확인할 수 있었다. 즉, 결함 상태의 전압과 기준 무결함 상태의 전압의 차이가 보다 높아져서 검사의 정밀도가 보다 높아질 수 있다. 12 shows a pattern inspection system according to a third embodiment of the present invention. In FIG. 12, the same reference numerals as used in FIG. 1 indicate objects of the same function. The difference between the pattern inspection system of FIG. 12 and the pattern inspection system of FIG. 1 is that the set DC voltage V DC is applied to the other ends of the patterns P1 to Pn. As a result of repeated experiments, it was confirmed that the average interval between the characteristic curves obtained in the inspection system of FIG. 12 was larger than that of the characteristic curves obtained in the inspection system of FIG. That is, the difference between the voltage in the defective state and the voltage in the reference defect state is higher, so that the accuracy of the inspection can be higher.

도 13은 본 발명의 제4 실시예에 따른 패턴 검사 시스템을 보여준다. 도 13에서 도 1과 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 도 1의 패턴 검사 시스템에 대한 도 13의 패턴 검사 시스템의 차이점은, 자기장 발생 회로(cMG)로부터의 자기장이 각 패턴(P1 내지 Pn)의 타단들에 인가되는 것이다. 반복적인 실험에 의하면, 도 1의 검사 시스템에서 얻어진 특성 곡선들에 비하여 도 13의 검사 시스템에서 얻어진 특성 곡선들 사이의 평균 간격이 보다 큼을 확인할 수 있었다. 즉, 결함 상태의 전압과 기준 무결함 상태의 전압의 차이가 보다 높아져서 검사의 정밀도가 보다 높아질 수 있다. 또한, 직류 바이어싱을 위하여 프로빙을 하지 않아도 되는 추가적 장점이 있다. 13 shows a pattern inspection system according to a fourth embodiment of the present invention. In FIG. 13, the same reference numerals as used in FIG. 1 indicate objects of the same function. The difference between the pattern inspection system of FIG. 13 and the pattern inspection system of FIG. 1 is that a magnetic field from the magnetic field generating circuit c MG is applied to the other ends of the patterns P1 to Pn. As a result of repeated experiments, it was confirmed that the average interval between the characteristic curves obtained in the inspection system of FIG. 13 was larger than that of the characteristic curves obtained in the inspection system of FIG. That is, the difference between the voltage in the defective state and the voltage in the reference defect state is higher, so that the accuracy of the inspection can be higher. In addition, there is an additional advantage that does not require probing for DC biasing.

도 14는 본 발명의 제5 실시예에 따른 패턴 검사 시스템을 보여준다. 도 14에서 도 1과 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 도 1의 패턴 검사 시스템에 대한 도 14의 패턴 검사 시스템의 차이점은, 제1 저잡음 증폭기(2a)의 출력단과 제어부(5, 6, PC, 13, 및 14)의 대역 통과 필터(5) 사이에 제2 저잡음 증폭기(2b)가 연결되는 것이다. 반복적인 실험에 의하면, 도 1의 검사 시스템에서 얻어진 특성 곡선들에 비하여 도 14의 검사 시스템에서 얻어진 특성 곡선들 사이의 평균 간격이 보다 큼을 확인할 수 있었다. 즉, 결함 상태의 전압과 기준 무결함 상태의 전압의 차이가 보다 높아져서 검사의 정밀도가 보다 높아질 수 있다. 14 shows a pattern inspection system according to a fifth embodiment of the present invention. In FIG. 14, the same reference numerals as used in FIG. 1 indicate objects of the same function. The difference between the pattern inspection system of FIG. 14 and the pattern inspection system of FIG. 1 is that between the output of the first low noise amplifier 2a and the band pass filter 5 of the controllers 5, 6, PC, 13, and 14. The second low noise amplifier 2b is connected. As a result of repeated experiments, it was confirmed that the average interval between the characteristic curves obtained in the inspection system of FIG. 14 was larger than that of the characteristic curves obtained in the inspection system of FIG. 1. That is, the difference between the voltage in the defective state and the voltage in the reference defect state is higher, so that the accuracy of the inspection can be higher.

이상 설명된 바와 같이, 본 발명에 따른 패턴 검사 시스템에 의하면, 저잡음 증폭기에 의하여 회로 패턴의 일단에 인가되는 전압을 효과적으로 높일 수 있다. 이에 따라, 결함 상태의 전압과 기준 무결함 상태의 전압의 차이를 높여서 검사의 정밀도를 높일 수 있다.As described above, according to the pattern inspection system according to the present invention, it is possible to effectively increase the voltage applied to one end of the circuit pattern by the low noise amplifier. Accordingly, the accuracy of the inspection can be increased by increasing the difference between the voltage in the defective state and the voltage in the reference defect free state.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다. The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

Claims (9)

적어도 한 회로 패턴의 결함 여부, 결함 위치, 및 결함 상태를 검사하는 패턴 검사 시스템에 있어서,A pattern inspection system for inspecting at least one circuit pattern for defects, defect locations, and defect states, 설정 주파수 대역 안에서 변하는 주파수의 교류 신호를 발생시키는 교류 신호 발생기;An alternating current signal generator for generating alternating current signals of varying frequencies within a set frequency band; 상기 교류 신호 발생기로부터의 교류 신호의 노이즈를 줄이고 상기 교류 신호의 전압을 설정 전압까지 상승시켜서, 그 결과의 교류 신호를 상기 회로 패턴의 일단에 인가하는 저잡음 증폭기; 및A low noise amplifier which reduces noise of the AC signal from the AC signal generator and raises the voltage of the AC signal to a set voltage and applies the resulting AC signal to one end of the circuit pattern; And 상기 저잡음 증폭기로부터의 출력 상태를 기준 무결함 상태와 비교하고, 그 결과에 따라 상기 회로 패턴의 결함 여부, 결함 위치, 및 결함 상태를 판별하는 제 어부를 포함한 패턴 검사 시스템.And a control unit for comparing the output state from the low noise amplifier with a reference defect state, and determining whether the circuit pattern is defective, a defect position, and a defect state according to the result. 제1항에 있어서,The method of claim 1, 상기 제어부로부터의 제어 신호에 따라 회로 패턴들 각각을 상기 저잡음 증폭기의 출력단에 순차적으로 연결하는 주사 스위치들을 더 포함한 패턴 검사 시스템.And a scan switch for sequentially connecting each of the circuit patterns to an output terminal of the low noise amplifier according to a control signal from the controller. 제2항에 있어서, 상기 제어부가,The method of claim 2, wherein the control unit, 상기 저잡음 증폭기로부터의 출력 신호가 상기 설정 주파수 대역만을 갖게 하는 대역 통과 필터, A band pass filter for causing the output signal from the low noise amplifier to have only the set frequency band, 상기 대역 통과 필터로부터의 출력 신호를 직류 신호로 변환시키는 교류/직류 변환부; 및An AC / DC converter for converting an output signal from the band pass filter into a DC signal; And 상기 교류/직류 변환부로부터의 직류 신호와 상기 기준 무결함 상태의 직류 신호의 차이에 따라 대상 회로 패턴의 결함 여부, 결함 위치, 및 결함 상태를 판별하며, 상기 주사 스위치들의 제어 신호들을 발생시키는 개인용 컴퓨터를 포함한 패턴 검사 시스템.According to the difference between the DC signal from the AC / DC converter and the DC signal of the reference defect state, whether the target circuit pattern is defective or not, the defect position, and the defect state are determined, and the personal signals generating control signals of the scan switches. Pattern inspection system including computer. 제3항에 있어서, The method of claim 3, 상기 개인용 컴퓨터로부터의 제어 신호들중에서 상기 주사 스위치들의 선택 데이터를 아날로그 선택 신호로 변환시키는 디지털/아날로그 변환부; 및A digital / analog converter for converting selection data of the scan switches into an analog selection signal among control signals from the personal computer; And 상기 개인용 컴퓨터로부터의 제어 신호들중에서의 타이밍 제어 신호, 및 상기 디지털/아날로그 변환부로부터의 아날로그 선택 신호에 따라 상기 주사 스위치들을 구동하는 디멀티플렉서를 더 포함한 패턴 검사 시스템.And a demultiplexer for driving the scan switches in accordance with a timing control signal among control signals from the personal computer and an analog selection signal from the digital / analog converter. 제4항에 있어서, 상기 개인용 컴퓨터가,The method of claim 4, wherein the personal computer, 상기 교류/직류 변환부로부터의 직류 신호를 대상 데이터로 변환시키는 아날로그/디지털 변환부;An analog / digital converter for converting a DC signal from the AC / DC converter into target data; 상기 아날로그/디지털 변환부로부터의 대상 데이터를 인터페이싱하는 데이터 수신부;A data receiver for interfacing target data from the analog / digital converter; 상기 데이터 수신부로부터의 대상 데이터와 상기 기준 무결함 상태의 기준 데이터의 차이에 따른 상기 회로 패턴의 결함 판단 정보를 저장하는 메모리;A memory configured to store defect determination information of the circuit pattern according to a difference between the target data from the data receiver and the reference data in the reference defect state; 상기 데이터 수신부로부터의 대상 데이터와 상기 기준 무결함 상태의 기준 데이터의 차이를 연산하고, 그 연산 결과 및 상기 메모리로부터의 결함 판단 정보에 따라 대상 회로 패턴의 결함 여부, 결함 위치, 및 결함 상태를 판별하여 출력하며, 상기 선택 데이터 및 상기 타이밍 제어 신호를 발생시키는 중앙 처리 소자; 및Compute the difference between the target data from the data receiving unit and the reference data in the reference defect state, and determine whether the target circuit pattern is defective, the defect position, and the defect state according to the operation result and the defect determination information from the memory. A central processing element to output the selected data and the timing control signal; And 상기 중앙 처리 소자로부터의 상기 선택 데이터 및 상기 타이밍 제어 신호를 인터페이싱하여 상기 디지털/아날로그 변환부로 출력하는 데이터 송신부를 포함한 패턴 검사 시스템.And a data transmitter for interfacing the selection data and the timing control signal from the CPU and outputting the timing control signal to the digital / analog converter. 제1항에 있어서, The method of claim 1, 상기 적어도 한 회로 패턴의 타단을 접지시키는 패턴 검사 시스템.And a pattern inspection system for grounding the other end of the at least one circuit pattern. 제1항에 있어서, The method of claim 1, 상기 적어도 한 회로 패턴의 타단에 설정 직류 전압을 인가하는 패턴 검사 시스템.And a set DC voltage is applied to the other end of the at least one circuit pattern. 제1항에 있어서, The method of claim 1, 상기 적어도 한 회로 패턴의 타단에 자기장을 인가하는 패턴 검사 시스템.The pattern inspection system for applying a magnetic field to the other end of the at least one circuit pattern. 제1항에 있어서, The method of claim 1, 상기 저잡음 증폭기의 출력단과 상기 제어부 사이에 제2 저잡음 증폭기가 연결된 패턴 검사 시스템.And a second low noise amplifier connected between an output terminal of the low noise amplifier and the controller.
KR1020040084821A 2004-10-22 2004-10-22 Pattern test system using low noise amplifier KR20060035360A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040084821A KR20060035360A (en) 2004-10-22 2004-10-22 Pattern test system using low noise amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040084821A KR20060035360A (en) 2004-10-22 2004-10-22 Pattern test system using low noise amplifier

Publications (1)

Publication Number Publication Date
KR20060035360A true KR20060035360A (en) 2006-04-26

Family

ID=37143934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040084821A KR20060035360A (en) 2004-10-22 2004-10-22 Pattern test system using low noise amplifier

Country Status (1)

Country Link
KR (1) KR20060035360A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11460502B2 (en) * 2017-06-20 2022-10-04 Phosphil Inc. Processor-based measuring method for testing device under test, and measuring device using same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11460502B2 (en) * 2017-06-20 2022-10-04 Phosphil Inc. Processor-based measuring method for testing device under test, and measuring device using same

Similar Documents

Publication Publication Date Title
KR100846633B1 (en) Method and apparatus for detecting defects of patterns
KR101264120B1 (en) Obtaining test data for a device
CN1470881A (en) Time-domain reflectometer for connecting network cable at test end
JP2005345470A (en) Inspection system of electronic device
JPH04194608A (en) Inspecting method for pattern of printed circuit board
KR20020065000A (en) Inspecting apparatus and inspecting method for circuit board
JP6474362B2 (en) Printed circuit board deterioration detection device
JP5177851B2 (en) Insulation inspection method and insulation inspection apparatus
US7518377B2 (en) Measurement apparatus, test apparatus, and measurement method
US7728601B2 (en) Method of inspecting electronic circuit
KR20060035360A (en) Pattern test system using low noise amplifier
JP5154196B2 (en) Circuit board inspection equipment
JP5921169B2 (en) Electromagnetic noise distribution detector
US7902835B2 (en) Transmission line driving circuit
JP7075121B2 (en) Evaluation method and evaluation device for electronic products
JP5105442B2 (en) Printed circuit board inspection apparatus and inspection method
JPWO2004049564A1 (en) Power supply apparatus, method, program, recording medium, network analyzer, and spectrum analyzer
US7808291B2 (en) Jitter generating circuit
KR100712090B1 (en) Semiconductor integrated circuit and test system thereof
JP5291289B2 (en) Test apparatus and detection method
JP2005098785A (en) Method and system for detecting short circuiting for multipole terminal
JP4924231B2 (en) Semiconductor test equipment
KR102627922B1 (en) Method and apparatus for detecting circuit defects using high-frequency input waves and reflected waves
JP2007333492A (en) Method and device for inspecting condition of electric contact
KR100780685B1 (en) Method for measuring impedance in semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application